JP2007019535A - Manufacturing apparatus for semiconductor device - Google Patents

Manufacturing apparatus for semiconductor device Download PDF

Info

Publication number
JP2007019535A
JP2007019535A JP2006246088A JP2006246088A JP2007019535A JP 2007019535 A JP2007019535 A JP 2007019535A JP 2006246088 A JP2006246088 A JP 2006246088A JP 2006246088 A JP2006246088 A JP 2006246088A JP 2007019535 A JP2007019535 A JP 2007019535A
Authority
JP
Japan
Prior art keywords
semiconductor device
stage
semiconductor chip
semiconductor
roller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006246088A
Other languages
Japanese (ja)
Other versions
JP2007019535A5 (en
JP4710768B2 (en
Inventor
Takao Yamazaki
隆雄 山崎
Hidehiko Kuroda
英彦 黒田
Ichiro Hazeyama
一郎 枦山
Sadamichi Sokawa
禎道 曽川
Sakae Hojo
栄 北城
Masahiro Kubo
雅洋 久保
Hirobumi Inoue
博文 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006246088A priority Critical patent/JP4710768B2/en
Publication of JP2007019535A publication Critical patent/JP2007019535A/en
Publication of JP2007019535A5 publication Critical patent/JP2007019535A5/ja
Application granted granted Critical
Publication of JP4710768B2 publication Critical patent/JP4710768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing apparatus for a semiconductor device capable of remarkably increasing adhesiveness when it holds the semiconductor device. <P>SOLUTION: This manufacturing apparatus has a heater stage 203 that can be heated, and four rollers 205 that can move while applying pressure to the front surface of the heater stage 203. In the part of the heater stage 203 where a semiconductor device 204 is mounted, a minute hole 206 for vacuum absorption is formed to fix the semiconductor device 204. The semiconductor device 204 is fixed to the heater stage 203 by attracting the semiconductor device 204 through the minute hole 206 after the heater stage 203 and a vacuum pump are connected with a metallic pipe of a small diameter or the like. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体装置の製造装置に関し、特にベアチップを当該ベアチップと略同サイズにパッケージしたチップサイズパッケージ（Chip Size Package；ＣＳＰ）の製造に好適の半導体装置の製造装置に関する。   The present invention relates to a semiconductor device manufacturing apparatus, and more particularly to a semiconductor device manufacturing apparatus suitable for manufacturing a chip size package (CSP) in which a bare chip is packaged in substantially the same size as the bare chip.

従来の半導体用パッケージ技術と比較して、パッケージの小型化及び軽量化が容易で高密度実装を実現でき、製造コストも抑制できるＣＳＰ技術の開発が急速に進められている。特に、小型の半導体装置を垂直に積層して構成される３次元積層型の半導体装置は、最近、小型軽量化の要求が高まっている携帯電話、携帯情報端末、ノート型パーソナルコンピューター及びデジタルカメラ等の機器を小型軽量化する技術として必須である。例えば、特開平８−３３５６６３号公報（特許公報１）には、実装されるベアチップの特性及び動作状態を高い信頼性で検査することができ、キャリアの種類が異なる半導体チップを搭載する場合においてもショート破壊する危険性がなく積層することができ、３次元半導体装置として高密度に実装することができるＣＳＰ技術が開示されている。図４７は、この従来のＣＳＰ技術による半導体装置を示す断面図であり、図４８は、同じ従来技術による３次元半導体装置を示す断面図である。また、図４９及び図５０は、この従来技術による３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第１の従来技術による半導体装置１００は、図４７に示すように、半導体チップ１０１の回路面及び側面上に接着層である絶縁性樹脂１０９が配置されと共に、この半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に絶縁フィルム１１０を接着して形成されるインターポーザー基板１０２が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３を介して接続されている。半導体チップ１０１の回路面と反対側の面である裏面においては、この半導体チップ１０１とインターポーザー基板１０２とを接着するための絶縁性樹脂１０９が塗布形成されている。また、半導体チップ１０１の回路面側及び裏面側に形成されたインターポーザー基板１０２には、外部と接続するための複数個の電極パッド１０４が形成されており、半導体チップ１０１の回路面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。このようにして、この従来のＣＳＰ技術においては、べアチップと略同サイズの小型半導体装置１００が構成されている。   Compared with conventional semiconductor package technology, development of CSP technology that can easily reduce the size and weight of the package, realize high-density mounting, and can suppress the manufacturing cost has been promoted rapidly. In particular, three-dimensional stacked semiconductor devices configured by vertically stacking small semiconductor devices are mobile phones, portable information terminals, notebook personal computers, digital cameras, and the like that have recently been increasingly required to be small and light. This is essential as a technology for reducing the size and weight of these devices. For example, Japanese Patent Application Laid-Open No. 8-335663 (Patent Publication 1) can check the characteristics and operation state of a bare chip to be mounted with high reliability, and even when a semiconductor chip having a different carrier type is mounted. There has been disclosed a CSP technology that can be stacked without risk of short circuit breakage and can be mounted at high density as a three-dimensional semiconductor device. FIG. 47 is a cross-sectional view showing a semiconductor device according to the conventional CSP technique, and FIG. 48 is a cross-sectional view showing a three-dimensional semiconductor device according to the same conventional technique. 49 and 50 are cross-sectional views showing a process of secondary mounting the three-dimensional semiconductor device according to the prior art on a motherboard substrate. In the semiconductor device 100 according to the first prior art, as shown in FIG. 47, an insulating resin 109 as an adhesive layer is disposed on the circuit surface and side surface of the semiconductor chip 101, and the peripheral side surface of the semiconductor chip 101 is An interposer substrate 102 formed by adhering an insulating film 110 to both surfaces of the wiring pattern 105 is formed so as to surround the entire circumference. The wiring pattern 105 and the circuit on the surface of the semiconductor chip 101 are connected via a conductor 103. On the back surface, which is the surface opposite to the circuit surface of the semiconductor chip 101, an insulating resin 109 for bonding the semiconductor chip 101 and the interposer substrate 102 is applied and formed. In addition, a plurality of electrode pads 104 for connecting to the outside are formed on the interposer substrate 102 formed on the circuit surface side and the back surface side of the semiconductor chip 101, and formed on the circuit surface side of the semiconductor chip 101. Solder bumps 107 are formed on the respective electrode pads 104. In this way, in this conventional CSP technology, the small semiconductor device 100 having the same size as the bear chip is configured.

このようにして形成される従来の半導体装置１００は、図４８に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。   As shown in FIG. 48, the conventional semiconductor device 100 formed in this manner is a small three-dimensional semiconductor that is approximately the same size as a bare chip by stacking and mounting a plurality of electrodes via electrode pads 104 and solder bumps 107. A device can be formed.

このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、図４９に示すように、最下段に配置される半導体装置１００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置１００との間には、図５０に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、最下段の半導体装置１００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７に熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。   As shown in FIG. 49, the small three-dimensional semiconductor device having the same size as the bare chip formed in this way is connected via solder bumps 107 formed on the circuit surface side of the semiconductor device 100 arranged at the lowest level. Secondarily mounted on the motherboard substrate 111. As shown in FIG. 50, an underfill resin 108 made of a thermosetting resin is inserted between the motherboard substrate 111 and the lowermost semiconductor device 100 of the three-dimensional semiconductor device. As a result, the solder bumps 107 of the lowermost semiconductor device 100 are sealed. Therefore, the solder bumps 107 are caused by a difference in linear expansion coefficient between the semiconductor chip 101 and the motherboard 111 in an environment where temperature changes are applied. Thus, the fatigue life of the solder bump 107 generated by applying thermal stress to the solder bump 107 is improved, and the solder bump 107 is not cracked and disconnected.

一方、特開２００１−１９６５０４号公報には、第１の従来技術による半導体装置の製造方法を、より容易にするような別のＣＳＰ技術が開示されている。図５１は、この第２の従来技術による半導体装置２００を示す断面図であり、図５２は、同じ第２の従来技術による３次元半導体装置を示す断面図である。また、図５３及び図５４は、この３次元半導体装置をマザーボード基板に２次実装する工程を示す断面図である。この第２の従来技術による半導体装置２００は、図５１に示すように、半導体チップ１０１の周側面を１周に亘って取り囲むように、配線パターン１０５の両面に熱可塑性絶縁樹脂１１２を接着して形成されるフレキシブルインターポーザー基板１０６が形成されて構成されている。配線パターン１０５と半導体チップ１０１表面の回路とは、導電体１０３及び電極パッド１０４を介して接続されている。半導体チップ１０１の回路面側及び裏面側を覆うフレキシブルインターポーザー基板１０６には、外部と接続するために，複数個の電極パッド１０４が形成されており、半導体チップ１０１の裏面側に形成された電極パッド１０４上には、夫々はんだバンプ１０７が形成されている。この第２の従来技術においては、フレキシブルインターポーザー基板１０６を形成するために、熱可塑性絶縁樹脂１１２を採用している。このため、フレキシブルインターポーザー基板１０６と半導体チップ１０１とを導電体１０３を介して接続した後、このフレキシブルインターポーザー基板１０６を、半導体チップ１０１周側面に加熱しながら密着させることによって、フレキシブルインターポーザー１０６と半導体チップ１０１とを容易に接着させることができる。また、熱可塑性絶縁樹脂１１２は加熱により弾性係数が小さくなること、また、この素材自身が加熱による接着性を有していることから、フレキシブルインターポーザー基板１０６を半導体チップ１０１周側面に沿って折り曲げて接着させる工程は、第１の従来技術と比較して極めて容易となる。また、第１の従来技術において、インターポーザー基板１０２と半導体チップ１０１との接着層として挿入されている絶縁性樹脂１０９は必要ない。よって、この第２の従来技術による半導体装置１０２においては、製造工程を短縮化することができ、製造コストも抑制することができる。   On the other hand, Japanese Patent Laid-Open No. 2001-196504 discloses another CSP technology that makes the semiconductor device manufacturing method according to the first prior art easier. FIG. 51 is a cross-sectional view showing a semiconductor device 200 according to the second prior art, and FIG. 52 is a cross-sectional view showing the same three-dimensional semiconductor device according to the second prior art. 53 and 54 are cross-sectional views showing a process of secondary mounting the three-dimensional semiconductor device on the motherboard. In the semiconductor device 200 according to the second prior art, as shown in FIG. 51, a thermoplastic insulating resin 112 is adhered to both surfaces of the wiring pattern 105 so as to surround the circumferential side surface of the semiconductor chip 101 over one circumference. A flexible interposer substrate 106 to be formed is formed. The wiring pattern 105 and the circuit on the surface of the semiconductor chip 101 are connected via the conductor 103 and the electrode pad 104. A plurality of electrode pads 104 are formed on the flexible interposer substrate 106 covering the circuit surface side and the back surface side of the semiconductor chip 101 for connection to the outside, and the electrodes formed on the back surface side of the semiconductor chip 101. Solder bumps 107 are formed on the pads 104, respectively. In the second prior art, the thermoplastic insulating resin 112 is used to form the flexible interposer substrate 106. For this reason, after connecting the flexible interposer substrate 106 and the semiconductor chip 101 via the conductor 103, the flexible interposer substrate 106 is brought into close contact with the peripheral side surface of the semiconductor chip 101 while being heated. And the semiconductor chip 101 can be easily bonded. Further, since the elastic coefficient of the thermoplastic insulating resin 112 is reduced by heating and the material itself has adhesiveness by heating, the flexible interposer substrate 106 is bent along the peripheral side surface of the semiconductor chip 101. The bonding process is extremely easy as compared with the first prior art. In the first prior art, the insulating resin 109 inserted as an adhesive layer between the interposer substrate 102 and the semiconductor chip 101 is not necessary. Therefore, in the semiconductor device 102 according to the second prior art, the manufacturing process can be shortened and the manufacturing cost can be suppressed.

このようにして形成される第２の従来技術による半導体装置２００においても、第１の従来技術による半導体装置１００と同様にして、図５２に示すように、電極パッド１０４及びはんだバンプ１０７を介して複数個を垂直に積層実装することによって、ベアチップと略同サイズの小型３次元半導体装置を形成することができる。   In the semiconductor device 200 according to the second prior art formed as described above, similarly to the semiconductor device 100 according to the first prior art, the electrode pad 104 and the solder bump 107 are interposed as shown in FIG. By stacking and mounting a plurality of pieces vertically, a small three-dimensional semiconductor device having substantially the same size as a bare chip can be formed.

このようにして形成されるベアチップと略同サイズの小型３次元半導体装置は、第１の従来技術による３次元半導体装置と同様に、図５３に示すように、最下段に配置される半導体装置２００の回路面側に形成されるはんだバンプ１０７を介して、マザーボード基板１１１上に２次実装される。そして、このマザーボード基板１１１と３次元半導体装置の最下段の半導体装置２００との間には、図５４に示すように、熱硬化性樹脂からなるアンダーフィル樹脂１０８が挿入される。これによって、第１の従来技術と同様に、最下段の半導体装置２００のはんだバンプ１０７は封止されるため、温度変化が加わる環境下において、半導体チップ１０１とマザーボード基板１１１との間の線膨張率差に起因し、はんだバンプ１０７へ熱応力が加わることにより発生するはんだバンプ１０７の疲労寿命が改善され、はんだバンプ１０７にクラックが入り断線するようなことがなくなるような構成となっている。   As shown in FIG. 53, the small three-dimensional semiconductor device having the same size as the bare chip formed in this way is the same as the first conventional three-dimensional semiconductor device, as shown in FIG. Secondarily mounted on the mother board 111 through solder bumps 107 formed on the circuit surface side. Then, as shown in FIG. 54, an underfill resin 108 made of a thermosetting resin is inserted between the mother board 111 and the lowermost semiconductor device 200 of the three-dimensional semiconductor device. As a result, as in the first prior art, the solder bump 107 of the lowermost semiconductor device 200 is sealed, so that the linear expansion between the semiconductor chip 101 and the motherboard 111 is performed in an environment where a temperature change is applied. Due to the difference in rate, the fatigue life of the solder bump 107 generated by applying thermal stress to the solder bump 107 is improved, and the solder bump 107 is not cracked and disconnected.

特開平８−３３５６６３号公報JP-A-8-335663 特開２００１−１９６５０４号公報JP 2001-196504 A

しかしながら、このような熱硬化性樹脂からなるアンダーフィル樹脂１０８を、半導体装置２００とマザーボード基板１１１との間に充填してしまうと、半導体装置２００のマザーボード基板１１１への２次実装後に実施される半導体チップ１０１に対する特性評価のためのテスト及びこの半導体装置２００の品質評価のためのテスト等において不具合が検出されるような場合にリペアができない。また、半導体装置とマザーボード基板との間に熱硬化性樹脂からなるアンダーフィル樹脂を挿入し加熱して熱硬化させる工程は、半導体製造装置の製造コストを高くする要因ともなっている。   However, if the underfill resin 108 made of such a thermosetting resin is filled between the semiconductor device 200 and the motherboard 111, it is performed after the secondary mounting of the semiconductor device 200 on the motherboard 111. Repair cannot be performed when a defect is detected in a test for evaluating the characteristics of the semiconductor chip 101 and a test for evaluating the quality of the semiconductor device 200. In addition, the process of inserting and heating an underfill resin made of a thermosetting resin between the semiconductor device and the mother board is a factor that increases the manufacturing cost of the semiconductor manufacturing apparatus.

本発明はかかる問題点に鑑みてなされたものであって、マザーボード基板とのフリップチップ実装の際に、熱硬化性樹脂からなるアンダーフィル樹脂によるはんだバンプの封止工程が必要なく、マザーボード基板との接続信頼性が高く、安価で、且つ、不具合が発生した場合においても極めて容易にリペアすることができるＣＳＰ技術によるベアチップと略同サイズの小型半導体装置及び前記半導体装置を複数個積層して構成される半導体装置を製造するために好適で、半導体装置を保持する際の密着性を著しく高めることができる半導体装置の製造装置を提供することを目的とする。   The present invention has been made in view of such a problem, and when flip chip mounting with a motherboard substrate, a solder bump sealing step with an underfill resin made of a thermosetting resin is not necessary, and the motherboard substrate and A plurality of small semiconductor devices and a plurality of the semiconductor devices that are approximately the same size as a bare chip by CSP technology that can be repaired very easily even when a failure occurs. An object of the present invention is to provide an apparatus for manufacturing a semiconductor device, which is suitable for manufacturing a semiconductor device to be manufactured and can remarkably improve the adhesion when holding the semiconductor device.

本願第１発明に係る半導体装置の製造装置は、表面上に半導体装置を載置するステージと、前記ステージ上の半導体装置の表面を加圧しながら前記ステージ上を移動できるローラと、を有し、前記ステージには、その表面に微小孔が設けられていてこの微小孔を介して真空吸引することにより前記半導体装置を真空吸着によって固定できると共に、前記ステージ及び前記ローラにはいずれもその加熱部材が設けられていることを特徴とする。   The semiconductor device manufacturing apparatus according to the first invention of the present application includes a stage for mounting the semiconductor device on a surface, and a roller capable of moving on the stage while pressing the surface of the semiconductor device on the stage. The stage is provided with micro holes on the surface, and the semiconductor device can be fixed by vacuum suction by vacuum suction through the micro holes, and both the stage and the roller have heating members. It is provided.

この半導体装置の製造装置において、ステージ表面の材料として多孔質材料を使用することができる。また、ステージ表面の微小な孔は、前記半導体装置を真空吸着するために使用されると共に、はんだボールが実装されている半導体装置を組み立てる際に、はんだボールとステージ表面とを接触させないための逃げ用の孔としても機能するように構成することができる。更に、前記多孔質材料の微小孔以外に、はんだボール逃げ用の孔を設けることができる。   In this semiconductor device manufacturing apparatus, a porous material can be used as a material for the stage surface. Further, the minute holes on the stage surface are used for vacuum-adsorbing the semiconductor device, and when assembling the semiconductor device on which the solder ball is mounted, a clearance for preventing the solder ball and the stage surface from contacting each other. It can be configured so as to function as a hole for use. Furthermore, in addition to the fine holes of the porous material, holes for escaping solder balls can be provided.

本願第２発明に係る半導体装置の製造装置は、表面上に半導体装置を載置するステージと、前記ステージ上の半導体装置の表面を加圧しながら前記ステージ上を移動できるローラと、下降して前記半導体装置の上から加圧して半導体装置をステージに固定すると共に、上昇して前記ローラの動きを妨げないように配置された加圧装置とを有し、前記ステージ及び前記ローラにはいずれもその加熱部材が設けられていることを特徴とする。   A semiconductor device manufacturing apparatus according to a second invention of the present application includes a stage for mounting a semiconductor device on a surface, a roller capable of moving on the stage while pressing the surface of the semiconductor device on the stage, A pressure device arranged so as not to interfere with the movement of the roller by raising the pressure from above the semiconductor device to fix the semiconductor device to the stage, and both the stage and the roller have the same A heating member is provided.

この半導体装置の製造装置において、前記加圧装置を構成する材料の少なくとも表面が弾性を有する耐熱材料であることが好ましい。また、前記ステージの表面に微小な孔が設けられ、半導体装置を真空吸着できる機能を備えているように構成することができる。更に、前記ステージの表面に多孔質材料を使用することができる。更にまた、ステージ表面の微小な孔は、前記半導体装置を真空吸着するために使用されると共に、はんだボールが実装されている半導体装置を組み立てる際に、はんだボールとステージ表面とを接触させないための逃げ用の孔としても機能するように構成することができる。   In this semiconductor device manufacturing apparatus, it is preferable that at least the surface of the material constituting the pressure device is a heat-resistant material having elasticity. Further, a minute hole is provided on the surface of the stage, and the semiconductor device can be configured to have a function capable of vacuum suction. Furthermore, a porous material can be used for the surface of the stage. Furthermore, the minute holes on the stage surface are used for vacuum-adsorbing the semiconductor device, and for preventing the solder ball from contacting the stage surface when assembling the semiconductor device on which the solder ball is mounted. It can also be configured to function as a escape hole.

また、前記半導体装置の製造装置は、ステージの表面に多孔質材料の微小孔以外に、はんだボールが実装されている半導体装置を組み立てる際に必要なはんだボールとステージ表面とを接触させないための逃げ用の孔を備えているように構成することができる。更に、加圧力を付加するために、前記ローラを支持するアームに弾性体が連結されているように構成することができる。更にまた、ローラを支持するアームに弾性体を連結し、更に伸縮可能なアクチュエータを連結することによって前記弾性体の圧縮量を可変とすることにより、ローラによる加圧の強度を制御できるようにすることができる。   Further, the semiconductor device manufacturing apparatus has a clearance for preventing the contact between the solder ball and the stage surface, which is necessary when assembling the semiconductor device on which the solder ball is mounted, in addition to the microscopic holes of the porous material on the surface of the stage. It can comprise so that it may be provided with the hole for. Furthermore, in order to apply a pressing force, an elastic body may be connected to an arm that supports the roller. Furthermore, by connecting an elastic body to an arm that supports the roller, and further connecting an extendable actuator, the amount of compression of the elastic body can be made variable so that the pressure applied by the roller can be controlled. be able to.

前記ローラに使用される材料は、例えば、弾性を有する耐熱材料である。また、例えば、ステージ装置の表面に非粘着性を付加する加工が施してある。更に、例えば、ステージの中心部又は最外周部に溝が設けられている。更にまた、ステージ表面の形状が凸形状を有し、加圧すると表面形状が平坦になるような弾性装置を備えていることが好ましい。   The material used for the roller is, for example, a heat resistant material having elasticity. Further, for example, the surface of the stage apparatus is processed to add non-adhesiveness. Further, for example, a groove is provided in the center or outermost periphery of the stage. Furthermore, it is preferable that the stage surface has a convex shape and is provided with an elastic device that makes the surface shape flat when pressed.

ステージ表面の材料が形状記憶材料であり、加熱前は表面形状が凸形状であるが、ローラの加熱によって平坦になる装置を備えているように構成することができる。また、加熱部材として、例えば、ステージ、ローラ以外に、非接触で加熱できる赤外線ヒーター装置を備えている。   The material of the stage surface is a shape memory material, and the surface shape is convex before heating, but it can be configured to include a device that becomes flat by heating the roller. Moreover, as a heating member, the infrared heater apparatus which can be heated non-contactingly other than a stage and a roller is provided, for example.

そして、本発明においては、その製造プロセス中に半導体チップ、インターポーザー基板に接触するローラの位置に応じて、ローラの動作速度、動作パターン、加圧強度、加熱温度を設定して可変に制御できる制御装置を備えることができる。   In the present invention, the operation speed, operation pattern, pressure intensity, and heating temperature of the roller can be set and variably controlled according to the position of the roller that contacts the semiconductor chip and the interposer substrate during the manufacturing process. A control device can be provided.

以上詳述したように、本発明の半導体装置の製造装置によれば、半導体装置を保持する際の密着性を著しく高めることができる。   As described above in detail, according to the semiconductor device manufacturing apparatus of the present invention, it is possible to remarkably improve the adhesion when holding the semiconductor device.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の製造装置により製造することができる半導体装置について説明する。図１は第１の半導体装置を示す断面図であり、図２乃至図５はこの第１半導体装置の製造方法を示す断面図である。また、図６乃至図８は、本第１半導体装置の別の製造方法を示す断面図である。本第１半導体装置は、図１に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が密着して配置され、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a semiconductor device that can be manufactured by the manufacturing apparatus of the present invention will be described. FIG. 1 is a sectional view showing a first semiconductor device, and FIGS. 2 to 5 are sectional views showing a method for manufacturing the first semiconductor device. 6 to 8 are cross-sectional views showing another method for manufacturing the first semiconductor device. As shown in FIG. 1, the first semiconductor device has a flat plate 6 having an outer shape substantially the same size as that of the semiconductor chip 1 on a back surface side which is a surface opposite to a circuit forming surface of the semiconductor chip 1. Between these resin layers and the insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side. A flexible interposer substrate 11 composed of a wiring pattern 10 that is adhered to the semiconductor chip 1 is formed so as to cover the peripheral side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured.

次に、図２乃至図５を参照して、本第１半導体装置の製造方法を説明する。本第１半導体装置の製造方法においては、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。導電体４は、Ａｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎはんだ等で形成されたバンプであり、この導電体４を形成する材料の種類に応じて、約１５０乃至３５０℃の温度範囲において、公知の熱圧着法及びリフロー法等を適用することによって、導電体４と電極パッド５とは、容易にフリップチップ接続させることができる。例えば、導電体４を形成する材料がＡｕバンプである場合においては、加熱最高温度を３００乃至３５０℃とし、導電体４となる夫々のバンプにかかる荷重を１バンプについて４０乃至１００ｇとし、フリップチップボンダーにより電極パッド５上に熱圧着することによって、これらのＡｕバンプからなる導電体４と電極パッド５とを容易にフリップチップ接続することができる。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。   Next, the manufacturing method of the first semiconductor device will be described with reference to FIGS. In the manufacturing method of the first semiconductor device, first, a UV-YAG laser, a carbon dioxide gas laser, or an insulating resin 3 comprising a thermoplastic resin 2 and a thermoplastic resin or a thermosetting resin constituting a flexible interposer substrate is used. A plurality of holes reaching the wiring pattern 10 are formed at a desired location by using an excimer laser or the like, and by forming these holes, Ni is formed on the exposed portion of the wiring pattern 10 by a known plating method or sputtering method. An electrode pad 5 made of a conductive material such as / Au and Pd is formed. Thus, after forming the electrode pads 5 on both surfaces of the flexible interposer substrate, the electrode pads 5 formed on the thermoplastic resin 2 are placed on the circuit surface of the semiconductor chip 1 as shown in FIG. The conductor 4 formed on the electrode pad (not shown) is connected by a known flip chip technique such as a thermocompression bonding method using a flip chip bonder or the like. The conductor 4 is a bump formed of Au, Sn—Pb, Sn—Ag, Sn—Cu, Sn—Ag—Cu, Sn—Bi, Sn—Zn solder or the like, and a material for forming the conductor 4 Depending on the type, the conductor 4 and the electrode pad 5 can be easily flip-chip connected by applying a known thermocompression bonding method, reflow method, or the like in a temperature range of about 150 to 350 ° C. . For example, when the material for forming the conductor 4 is an Au bump, the maximum heating temperature is 300 to 350 ° C., the load applied to each bump that becomes the conductor 4 is 40 to 100 g per bump, and flip chip By thermocompression bonding onto the electrode pad 5 with a bonder, the conductor 4 made of these Au bumps and the electrode pad 5 can be easily flip-chip connected. In addition, the thermoplastic resin 2 seals the periphery of the conductor 4 and adheres to the circuit surface of the semiconductor chip 1 by the thermocompression bonding process for the flip chip connection.

次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図２（ｂ）に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、半導体チップ１上には平板６を配置する。次に、図３に示すように、平板６が半導体チップ１上からずれないように、テフロン（登録商標）等の耐熱性に優れた材料で作製された材料固定用治具１６で１００乃至５００ｇ程度の荷重を加えて、平板６を半導体チップ１上に固定する。そして、ヒーター１５の温度を１５０℃程度に設定し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図４に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着することができる。また、材料固定用治具１６は、フレキシブルインターポーザー基板１１と平板６とを接着させるために、平板６側に配置されるフレキシブルインターポーザー基板１１上でローラ１７を動かす際には、このローラ１７の動作を妨げないように上部へ移動させることができるようにすると良い。このようにして、図５（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図５（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。なお、このはんだバンプ８を形成する際のリフロー温度は、用いるはんだボールの材料により２００乃至２６０℃程度を最高温度とすると良い。また、この本実施形態に係る半導体装置を、図１に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。   Next, the flexible interposer substrate 11 connected to the semiconductor chip 1 via the conductor 4 and the electrode pad 5 is connected to the insulating resin 3 side to which the semiconductor chip 1 is not connected as shown in FIG. Is placed in contact with the heater 15, and the flat plate 6 is disposed on the semiconductor chip 1. Next, as shown in FIG. 3, 100 to 500 g of the material fixing jig 16 made of a material having excellent heat resistance such as Teflon (registered trademark) so that the flat plate 6 is not displaced from the semiconductor chip 1 is used. Applying a certain amount of load, the flat plate 6 is fixed on the semiconductor chip 1. Then, the temperature of the heater 15 is set to about 150 ° C., and the flexible interposer substrate 11 is bent along the side surface and the back surface of the semiconductor chip 1 while heating. When the flexible interposer substrate 11 is bent in this way, as shown in FIG. 4, the roller 17 made of a material having excellent heat resistance such as silicon and Teflon (registered trademark) is used from the outside of the flexible interposer substrate. The flexible interposer substrate 11 can be bonded to the surface of the semiconductor chip 1 by applying a load of about 0.5 to 3 kg. The material fixing jig 16 moves the roller 17 on the flexible interposer substrate 11 arranged on the flat plate 6 side in order to bond the flexible interposer substrate 11 and the flat plate 6. It is good to be able to move to the upper part so as not to interfere with the operation of. In this way, as shown in FIG. 5A, the flexible interposer substrate 11 is bonded to the semiconductor chip 1 so as to cover the peripheral side surface of the semiconductor chip 1 so that the semiconductor device according to the present embodiment is formed. Complete. Finally, as shown in FIG. 5B, in order to secondarily mount this semiconductor device on a mother board or the like which is an external substrate, it is formed on the insulating resin 3 of the flexible interposer substrate 11 on the flat plate 6 side. A solder ball formed of Sn—Pb, Sn—Ag, Sn—Cu, Sn—Ag—Cu, Sn—Bi, Sn—Zn or the like is reflowed on the electrode pad 5 to form solder bumps 8. The reflow temperature when forming the solder bumps 8 is preferably about 200 to 260 ° C. depending on the material of the solder balls used. When the semiconductor device according to this embodiment is secondarily mounted on the motherboard 9 as shown in FIG. 1, the solder bumps 8 formed on the semiconductor device 9 and the motherboard 9 are formed. After the alignment with the electrode pad 5 is carried out, they are preferably connected by the reflow method.

なお、上述の製造方法においては、ヒーター１５の温度を１５０℃に設定し、半導体チップ１、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。この場合、ヒーター１５を用意する必要がなく、且つ、ローラ１７内部に挿入された抵抗体に与える電流量を変更することによりフレキシブルインターポーザー基板１１を加熱する温度を容易に変更でき好都合である。また、フレキシブルインターポーザー基板１１外側に用いる絶縁性樹脂３を熱可塑性樹脂とする場合、ヒーター１５による加熱においては、絶縁性樹脂３がヒーター１５に付着する可能性を排除するために、ヒーター１５の温度を正確に設定する必要があるが、ローラ１７による加熱ではこのような必要がなく、より簡便にフレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着させることができる。   In the above manufacturing method, the temperature of the heater 15 is set to 150 ° C., and the semiconductor chip 1 and the flat plate 6 are heated by the heater 15 while the semiconductor chip 1, the flat plate 6 and the flexible interposer substrate 11 are heated by the flexible interposer. Although it is bonded to the substrate 11, the roller 17 is made of a material having excellent heat resistance such as silicon rubber or Teflon (registered trademark), a resistor is inserted therein, and a current is passed through the resistor to generate heat. Thus, the same effect can be obtained by heating the roller 17 from the outside of the flexible interposer substrate 11. In this case, it is not necessary to prepare the heater 15, and the temperature at which the flexible interposer substrate 11 is heated can be easily changed by changing the amount of current applied to the resistor inserted in the roller 17. Further, when the insulating resin 3 used on the outside of the flexible interposer substrate 11 is a thermoplastic resin, in the heating by the heater 15, in order to eliminate the possibility that the insulating resin 3 adheres to the heater 15, Although it is necessary to set the temperature accurately, such heating is not necessary in the heating by the roller 17, and the flexible interposer substrate 11, the semiconductor chip 1, and the flat plate 6 can be bonded more easily.

次に、図７乃至図８を参照して、本第１半導体装置の別の製造方法を説明する。この別の製造方法においては、上述の製造方法と同様に、先ず、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図７（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。また、このフリップチップ接続のための熱圧着工程によって、熱可塑性樹脂２は導電体４周辺を封止すると共に、半導体チップ１の回路面と接着する。次に、半導体チップ１裏面に仮接着剤１４を塗布し、平板６を半導体チップ１裏面に接着固定する。なお、この仮接着剤１４には、例えば、エチレン酢酸ビニル共重合樹脂（EVA）、ポリアミド、ポリエステル若しくはアタクチックポリプロピレン等のホットメルト接着剤又はフェノール樹脂系接着剤、ユリア樹脂系接着剤、メラミン樹脂系接着剤、レゾルシン系接着剤、α−オレフィン樹脂接着剤、酢酸ビニル樹脂系接着剤若しくはシアノアクリレート系接着剤等を用いると、１５０乃至２５０℃程度の高温領域に曝す工程を経ることにより接着力を消失させることができ好適である。   Next, another method for manufacturing the first semiconductor device will be described with reference to FIGS. In this other manufacturing method, similarly to the above-described manufacturing method, first, a UV-YAG laser is applied to the thermoplastic resin 2 and the insulating resin 3 made of a thermoplastic resin or a thermosetting resin that constitute the flexible interposer substrate. A plurality of holes reaching the wiring pattern 10 are formed at a desired location using a carbon dioxide gas laser or an excimer laser, and a known plating method and An electrode pad 5 made of a conductive material such as Ni / Au and Pd is formed by sputtering or the like. After forming the electrode pads 5 on both surfaces of the flexible interposer substrate in this way, the electrode pads 5 formed on the thermoplastic resin 2 are placed on the circuit surface of the semiconductor chip 1 as shown in FIG. The conductor 4 formed on the electrode pad (not shown) is connected by a known flip chip technique such as a thermocompression bonding method using a flip chip bonder or the like. In addition, the thermoplastic resin 2 seals the periphery of the conductor 4 and adheres to the circuit surface of the semiconductor chip 1 by the thermocompression bonding process for the flip chip connection. Next, the temporary adhesive 14 is applied to the back surface of the semiconductor chip 1, and the flat plate 6 is bonded and fixed to the back surface of the semiconductor chip 1. Examples of the temporary adhesive 14 include hot-melt adhesives such as ethylene vinyl acetate copolymer resin (EVA), polyamide, polyester, or atactic polypropylene, phenol resin adhesives, urea resin adhesives, and melamine resins. Adhesive using adhesive, resorcin-based adhesive, α-olefin resin adhesive, vinyl acetate resin adhesive, cyanoacrylate adhesive, etc. Can be eliminated.

次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図７（ｂ）に示すように、ヒーター１５上に設置し、フレキシブルインターポーザー基板１１を加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにフレキシブルインターポーザー基板１１を折り曲げる際には、図８（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着し、図８（ｂ）に示すように、本実施形態に係る半導体装置を完成する。なお、ヒーター１５の温度は１５０℃程度に設定し、フレキシブルインターポーザー基板１１を半導体チップ１側面と平板６とに接着した後に、仮接着剤１４の接着力が消失する程度の高温領域、例えば２００℃程度にヒーター温度を上げることによって、半導体チップ１の裏面と平板６とを接着させないような構造を実現することができる。また、半導体チップ１の裏面と平板６とを接着させないような構造を実現するために、エタノール、イソプロピルアルコール又はメチルエチルケトン等の有機溶剤で洗浄することにより仮接着剤１４を除去しても良いし、後工程のはんだバンプ８形成工程において実施される２００℃以上の加熱工程を利用しても良い。更にまた、仮接着剤１４にポリビニルアルコール（PVA）等の水溶性接着剤を用いる場合、半導体装置の組み立て工程終了後に、水又はエタノール等の溶剤で洗浄することにより仮接着剤１４を容易に除去することができるため、ヒーター１５の温度を途中で高温領域に変更する必要がない。このようにして、図８（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図８（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上に、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｂｉ又はＳｎ−Ｚｎ等で形成されるはんだボールをリフローし、はんだバンプ８を形成する。   Next, the flexible interposer substrate 11 connected to the semiconductor chip 1 via the conductor 4 and the electrode pad 5 is installed on the heater 15 as shown in FIG. The semiconductor chip 1 is bent along the side and back surfaces while being heated. When the flexible interposer substrate 11 is bent in this way, as shown in FIG. 8A, the flexible interposer is made of a roller 17 made of a material having excellent heat resistance such as silicon and Teflon (registered trademark). By applying a load of about 0.5 to 3 kg from the outside of the substrate, the flexible interposer substrate 11 is adhered to the surface of the semiconductor chip 1, and the semiconductor device according to the present embodiment is completed as shown in FIG. 8B. . The temperature of the heater 15 is set to about 150 ° C., and after the flexible interposer substrate 11 is bonded to the side surface of the semiconductor chip 1 and the flat plate 6, a high temperature region where the adhesive force of the temporary adhesive 14 disappears, for example, 200 By raising the heater temperature to about 0 ° C., it is possible to realize a structure in which the back surface of the semiconductor chip 1 and the flat plate 6 are not bonded. Further, in order to realize a structure in which the back surface of the semiconductor chip 1 and the flat plate 6 are not bonded, the temporary adhesive 14 may be removed by washing with an organic solvent such as ethanol, isopropyl alcohol, or methyl ethyl ketone, You may utilize the heating process of 200 degreeC or more implemented in the solder bump 8 formation process of a post process. Furthermore, when a water-soluble adhesive such as polyvinyl alcohol (PVA) is used for the temporary adhesive 14, the temporary adhesive 14 can be easily removed by washing with a solvent such as water or ethanol after the assembly process of the semiconductor device. Therefore, it is not necessary to change the temperature of the heater 15 to a high temperature region on the way. In this way, as shown in FIG. 8B, the flexible interposer substrate 11 is bonded to the semiconductor chip 1 so as to cover the peripheral side surface of the semiconductor chip 1 so that the semiconductor device according to the present embodiment is formed. Complete. Finally, as shown in FIG. 8C, the semiconductor device is formed on the insulating resin 3 of the flexible interposer substrate 11 on the flat plate 6 side in order to secondary-mount this semiconductor device on a mother board as an external substrate. A solder ball formed of Sn—Pb, Sn—Ag, Sn—Cu, Sn—Ag—Cu, Sn—Bi, Sn—Zn or the like is reflowed on the electrode pad 5 to form solder bumps 8.

なお、この製造方法においても、ヒーター１５により加熱する方法を用いずに、ローラ１７内部に抵抗体を挿入し、このローラ１７でフレキシブルインターポーザー基板１１を外側から加熱しながら、フレキシブルインターポーザー基板１１と半導体チップ１及び平板６とを接着する方法を用いても同じ効果が得られる。   Also in this manufacturing method, without using the method of heating by the heater 15, a resistor is inserted into the roller 17, and the flexible interposer substrate 11 is heated from the outside with the roller 17, while the flexible interposer substrate 11 is heated. The same effect can be obtained even if a method of bonding the semiconductor chip 1 and the flat plate 6 is used.

本第１半導体装置においては、半導体チップ１の裏面に平板６を固定せずに接して配置することによって、温度変化のある環境下において、半導体チップ１及びマザーボード基板９が異なる線膨張率を有することに起因して発生する熱応力を緩和させることができる。一般に、半導体チップ１は、線膨張率が３乃至４ｐｐｍである半導体基板から製造される。一方、このような半導体チップ１を２次実装するマザーボード基板９等のような外部基板は、線膨張率が１５ｐｐｍ程度であるエポキシ樹脂等の材料で製造される。このため、半導体チップ１をＣＳＰ等のような小型半導体装置として１次実装し、これをマザーボード基板９に２次実装するような場合、この半導体チップ１の駆動時における発熱及びこの半導体装置を使用する環境条件によって、半導体チップ１とマザーボード基板９とが異なる線膨張率の基に熱膨張及び冷却収縮を繰返すことになる。このような熱膨張及び冷却収縮によって、半導体チップ１を搭載した半導体装置とマザーボード基板９との接点であるはんだバンプ８には熱応力が繰返し加わるため、はんだバンプ８は疲労し寿命が短くなる。本実施形態においては、マザーボード基板９による熱膨張及び冷却収縮を平板６が緩和する。平板６と半導体チップ１とは接着固定されていないため、温度変化によりマザーボード基板９が熱膨張又は冷却収縮し、従来の半導体装置においては半導体チップ１との間に発生したような熱応力を平板６が吸収する。このため、本実施形態に係る半導体装置をマザーボード基板９上に２次実装する場合においても、従来技術においては必要とされたアンダーフィル樹脂は必要ない。よって、本実施形態に係る半導体装置は製造工程が少ないため、製造期間が短く、製造コストも抑制できる。また、アンダーフィル樹脂によるはんだバンプ８の封止がないため、後の検査工程において不具合が検出されるような場合においても、容易にリペアすることができる。更にまた、熱応力によるはんだバンプ８の疲労そのものが排除されるため、半導体装置とマザーボード基板９とのフリップチップ接続の信頼性そのものを著しく向上させることができる。   In the first semiconductor device, the semiconductor chip 1 and the motherboard 9 have different linear expansion coefficients in an environment with a temperature change by disposing the flat plate 6 in contact with the back surface of the semiconductor chip 1 without being fixed. The thermal stress generated due to this can be alleviated. In general, the semiconductor chip 1 is manufactured from a semiconductor substrate having a linear expansion coefficient of 3 to 4 ppm. On the other hand, an external substrate such as a motherboard 9 on which the semiconductor chip 1 is secondarily mounted is manufactured with a material such as an epoxy resin having a linear expansion coefficient of about 15 ppm. For this reason, when the semiconductor chip 1 is primarily mounted as a small semiconductor device such as a CSP and is secondarily mounted on the motherboard 9, the heat generated when the semiconductor chip 1 is driven and the semiconductor device is used. Depending on the environmental conditions, the semiconductor chip 1 and the mother board 9 repeat thermal expansion and cooling contraction based on different linear expansion coefficients. Due to such thermal expansion and cooling contraction, thermal stress is repeatedly applied to the solder bump 8 which is a contact point between the semiconductor device on which the semiconductor chip 1 is mounted and the motherboard 9, so that the solder bump 8 is fatigued and its life is shortened. In the present embodiment, the flat plate 6 relaxes thermal expansion and cooling contraction caused by the mother board 9. Since the flat plate 6 and the semiconductor chip 1 are not bonded and fixed, the motherboard 9 is thermally expanded or contracted by temperature change, and in the conventional semiconductor device, the thermal stress generated between the semiconductor chip 1 and the flat plate 6 is flat. 6 absorbs. For this reason, even when the semiconductor device according to the present embodiment is secondarily mounted on the motherboard 9, the underfill resin required in the prior art is not necessary. Therefore, since the semiconductor device according to the present embodiment has few manufacturing processes, the manufacturing period is short and the manufacturing cost can be suppressed. Further, since the solder bumps 8 are not sealed with the underfill resin, repair can be easily performed even when a defect is detected in a later inspection process. Furthermore, since the fatigue of the solder bumps 8 due to thermal stress is eliminated, the reliability of the flip chip connection between the semiconductor device and the motherboard 9 can be significantly improved.

なお、本第１半導体装置においては、平板６を形成する材料を特に限定するものではないが、平板６はマザーボード基板９の熱膨張及び冷却収縮を吸収及び緩和することができるように、マザーボード基板９と同程度の線膨張率を有することが望ましい。例えば、半導体チップ１の線膨張率が３乃至４程度であり、マザーボード基板９の線膨張率が１５ｐｐｍ程度である場合においては、平板６は、セラミックス、ガラスエポキシ及びビスマレイミドトリアジン（ＢＴ）レジン等のような線膨張率が９乃至１５ｐｐｍ程度の材料で形成されると好適である。   In the first semiconductor device, the material for forming the flat plate 6 is not particularly limited. However, the flat plate 6 can absorb and relax the thermal expansion and cooling contraction of the motherboard 9. It is desirable to have a linear expansion coefficient comparable to 9. For example, when the linear expansion coefficient of the semiconductor chip 1 is about 3 to 4 and the linear expansion coefficient of the motherboard 9 is about 15 ppm, the flat plate 6 is made of ceramic, glass epoxy, bismaleimide triazine (BT) resin, or the like. It is preferable to be formed of a material having a linear expansion coefficient of about 9 to 15 ppm.

次に、第２半導体装置について説明する。図９は、この第２半導体装置を示す断面図である。本実施形態に係る半導体装置は、第１半導体装置と同様に、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。   Next, the second semiconductor device will be described. FIG. 9 is a cross-sectional view showing the second semiconductor device. Similar to the first semiconductor device, the semiconductor device according to the present embodiment is substantially the same size as that of the semiconductor chip 1 on the back surface, which is the surface opposite to the circuit formation surface of the semiconductor chip 1. A certain flat plate 6 is arranged without being fixed, and a non-adhesive 18 is applied to the side surface of the semiconductor chip 1. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured.

本第２半導体装置の製造方法は、第１半導体装置の製造方法と同様であって、半導体チップ１周側面にフレキシブルインターポーザー基板１１を接着する工程を実施する前に、半導体チップ１側面に、四フッ化エチレン樹脂（PTFE）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（PFA）、四フッ化エチレン・六フッ化プロピレン共重合体樹脂（FEP）等のようなフッ素樹脂等からなる非粘着剤１８を塗布する。この後、第１の実施形態の製造方法と同様の方法によって、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着し、フレキシブルインターポーザー基板１１上の電極パッド５上にはんだバンプ８を実装する。   The manufacturing method of the second semiconductor device is the same as the manufacturing method of the first semiconductor device, and before the step of bonding the flexible interposer substrate 11 to the peripheral side surface of the semiconductor chip 1 is performed, From fluorine resin such as tetrafluoroethylene resin (PTFE), tetrafluoroethylene / perfluoroalkoxyethylene copolymer resin (PFA), tetrafluoroethylene / hexafluoropropylene copolymer resin (FEP), etc. A non-adhesive 18 is applied. Thereafter, the semiconductor chip 1 and the flat plate 6 are bonded to the flexible interposer substrate 11 by a method similar to the manufacturing method of the first embodiment, and the solder bumps 8 are formed on the electrode pads 5 on the flexible interposer substrate 11. Implement.

なお、第２半導体装置においては、非粘着剤１８を半導体チップ１側面に塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１との接着面積を少なくしているが、第１の実施形態で詳述したような仮接着剤１４を非粘着剤１８の代わりに半導体チップ１側面に塗布し、この半導体装置を完成した後に過熱することによって、この仮接着剤１４の接着力を消失させる方法によっても同じ効果が得られる。   In the second semiconductor device, the adhesive area between the semiconductor chip 1 and the flexible interposer substrate 11 is reduced by applying the non-adhesive 18 to the side surface of the semiconductor chip 1, but in the first embodiment, By applying the temporary adhesive 14 as described in detail to the side surface of the semiconductor chip 1 instead of the non-adhesive 18 and overheating after completing the semiconductor device, the adhesive force of the temporary adhesive 14 is lost. The same effect can be obtained.

この第２半導体装置においては、半導体チップ１の側面に非粘着剤１８を塗布することによって、半導体チップ１は、この裏面だけではなく側面もフレキシブルインターポーザー基板１１と接着固定されていない。このため、フレキシブルインターポーザー基板１１と半導体チップ１との接着面積がより少ない構成となっている。よって、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１の実施形態よりも信頼性の高い２次実装を実現することができる。   In this second semiconductor device, the non-adhesive 18 is applied to the side surface of the semiconductor chip 1 so that the semiconductor chip 1 is not bonded and fixed to the flexible interposer substrate 11 not only on the back surface but also on the side surface. For this reason, it has a configuration in which the bonding area between the flexible interposer substrate 11 and the semiconductor chip 1 is smaller. Therefore, in the semiconductor device according to the present embodiment, when the motherboard 9 repeats thermal expansion and cooling according to temperature changes, the flexible interposer substrate 11 causes the solder bumps 8 to expand and contract with the motherboard 9. And the flexible interposer substrate 11 itself expands and contracts, thereby preventing the generation of thermal stress due to the expansion and contraction motion of the motherboard substrate, which is more reliable than the first embodiment. High secondary mounting can be realized.

次に、第３半導体装置について説明する。図１０は、第３半導体装置を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。また、本実施形態に係る半導体装置は、半導体チップ１よりも平面視での外形が小さい平板６を用いて、第１の実施形態と同様の方法により製造される。   Next, the third semiconductor device will be described. FIG. 10 is a cross-sectional view showing the third semiconductor device. In the semiconductor device according to the present embodiment, a flat plate 6 having an outer shape smaller than that of the semiconductor chip 1 in a plan view is disposed in contact with the back surface, which is the surface opposite to the circuit formation surface of the semiconductor chip 1, without being fixed. Has been. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured. In addition, the semiconductor device according to the present embodiment is manufactured by the same method as that of the first embodiment, using the flat plate 6 whose outer shape in plan view is smaller than that of the semiconductor chip 1.

この第３半導体装置においては、半導体チップ１裏面に固定されずに接しており、フレキシブルインターポーザー基板１１とは接着されている平板６の平面視での外形が、第１の実施形態における平板６のサイズよりも小さい。このため、フレキシブルインターポーザー基板１１は、平板６の温度変化に基づく熱膨張及び冷却収縮による影響を受け難く、マザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することが、より容易となる。よって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、第１半導体装置よりも信頼性の高い２次実装を実現することができる。   In this third semiconductor device, the outer shape of the flat plate 6 in contact with the back surface of the semiconductor chip 1 without being fixed and bonded to the flexible interposer substrate 11 is the flat plate 6 in the first embodiment. Smaller than the size of. For this reason, the flexible interposer substrate 11 is not easily affected by thermal expansion and cooling contraction due to the temperature change of the flat plate 6, and the flexible interposer substrate 11 is synchronized with the expansion / contraction motion of the motherboard substrate 9 via the solder bumps 8. It becomes easier for the flexible interposer substrate 11 itself to expand and contract. Therefore, it is possible to prevent the generation of thermal stress due to the expansion / contraction motion of the motherboard, and it is possible to realize secondary mounting with higher reliability than the first semiconductor device.

次に、第４半導体装置について説明する。図１１は、第４半導体装置を示す断面図である。本第４半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１よりも平面視での外形が小さい平板６が固定されずに接して配置され、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置の製造方法は、第２の実施形態に係る半導体装置の製造方法と同様であって、且つ、第３の実施形態に係る半導体装置と同様に、半導体チップ１よりも小さなサイズの平板６を用いる。   Next, the fourth semiconductor device will be described. FIG. 11 is a cross-sectional view showing the fourth semiconductor device. In the fourth semiconductor device, a flat plate 6 having an outer shape smaller than that of the semiconductor chip 1 in a plan view is disposed in contact with the back surface, which is the surface opposite to the circuit formation surface of the semiconductor chip 1, without being fixed, A non-adhesive 18 is applied to the side surface of the semiconductor chip 1. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured. The semiconductor device manufacturing method according to the present embodiment is the same as the semiconductor device manufacturing method according to the second embodiment, and the semiconductor chip 1 is similar to the semiconductor device according to the third embodiment. A flat plate 6 having a smaller size is used.

この第４半導体装置においては、第２半導体装置及び第３半導体装置の効果を併せ持つ半導体装置を製造することができる。よって、本第４半導体装置は、より接続信頼性の高い２次実装を実現することができる。   In the fourth semiconductor device, a semiconductor device having both the effects of the second semiconductor device and the third semiconductor device can be manufactured. Therefore, the fourth semiconductor device can realize secondary mounting with higher connection reliability.

次に、第５半導体装置及びその製造方法について説明する。図１２は第５半導体装置を示す断面図であり、図１３乃至図１６は第５半導体装置の製造方法を示す断面図である。本第５半導体装置は、図１２に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本第５半導体装置は構成されている。   Next, a fifth semiconductor device and a manufacturing method thereof will be described. FIG. 12 is a sectional view showing a fifth semiconductor device, and FIGS. 13 to 16 are sectional views showing a method for manufacturing the fifth semiconductor device. As shown in FIG. 12, the fifth semiconductor device has a flat plate 6 on the back surface side opposite to the circuit forming surface of the semiconductor chip 1 and whose outer shape in plan view is substantially the same as that of the semiconductor chip 1. Is fixed by an adhesive 12 in an extremely small area. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the fifth semiconductor device is configured.

次に、図１３乃至図１６を参照して、本第５半導体装置の製造方法を説明する。本第５半導体装置の製造方法においては、第１半導体装置と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図１３（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。   Next, with reference to FIGS. 13 to 16, a method for manufacturing the fifth semiconductor device will be described. In the fifth semiconductor device manufacturing method, similarly to the first semiconductor device, UV-YAG is applied to the thermoplastic resin 2 and the insulating resin 3 made of a thermoplastic resin or a thermosetting resin constituting the flexible interposer substrate. A plurality of holes reaching the wiring pattern 10 are formed at a desired location using a laser, a carbon dioxide laser, an excimer laser, or the like, and a known plating method is applied to a portion where the wiring pattern 10 is exposed by forming these holes. Then, an electrode pad 5 made of a conductive material such as Ni / Au and Pd is formed by sputtering or the like. After the electrode pads 5 are thus formed on both surfaces of the flexible interposer substrate, the electrode pads 5 formed on the thermoplastic resin 2 are placed on the circuit surface of the semiconductor chip 1 as shown in FIG. The conductor 4 formed on the electrode pad (not shown) is connected by a known flip chip technique such as a thermocompression bonding method using a flip chip bonder or the like.

次に、図１３（ｂ）に示すように、半導体チップ１裏面側の中央部の極めて狭い面積に接着剤１２を塗布する。そして、図１３（ｃ）に示すように、この半導体チップ１裏面上に平板６を載せ、この平板６を接着剤１２を介して半導体チップ１に固定する。   Next, as shown in FIG. 13B, the adhesive 12 is applied to a very narrow area in the center of the back side of the semiconductor chip 1. Then, as shown in FIG. 13C, a flat plate 6 is placed on the back surface of the semiconductor chip 1, and the flat plate 6 is fixed to the semiconductor chip 1 with an adhesive 12.

次に、導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、図１４に示すように、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置する。次に、図１５に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げる。このようにして、図１６（ａ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本第５半導体装置が完成する。最後に、図１６（ｂ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。また、この第５半導体装置を、図１２に示すように、マザーボード基板９上に２次実装する場合においては、この半導体装置に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせを実施した後、これらをリフロー法により接続すると良い。   Next, as shown in FIG. 14, the flexible interposer substrate 11 connected to the semiconductor chip 1 through the conductor 4 and the electrode pad 5 is connected to the insulating resin 3 side to which the semiconductor chip 1 is not connected. Install so that it touches the top. Next, as shown in FIG. 15, the flexible interposer substrate 11 is bent along the side surface and the back surface of the semiconductor chip 1 while being heated on the heater 15. In this way, as shown in FIG. 16A, the flexible interposer substrate 11 is bonded to the semiconductor chip 1 so as to cover the peripheral side surface of the semiconductor chip 1 to complete the fifth semiconductor device. . Finally, as shown in FIG. 16 (b), the semiconductor device is formed on the insulating resin 3 of the flexible interposer substrate 11 on the flat plate 6 side in order to secondary-mount this semiconductor device on a mother board as an external substrate. Solder bumps 8 are formed on the electrode pads 5. When the fifth semiconductor device is secondarily mounted on the motherboard 9 as shown in FIG. 12, the solder bumps 8 formed on the semiconductor device 9 and the electrode pads formed on the motherboard 9 are used. After performing alignment with 5, it is good to connect these by the reflow method.

なお、上述の製造方法においては、平板６及びフレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１及び平板６をフレキシブルインターポーザー基板１１に接着しているが、第１半導体装置と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。   In the above-described manufacturing method, the semiconductor chip 1 and the flat plate 6 are bonded to the flexible interposer substrate 11 while the flat plate 6 and the flexible interposer substrate 11 are heated by the heater 15, but the same as the first semiconductor device. In addition, the roller 17 is made of a material having excellent heat resistance such as silicon rubber or Teflon (registered trademark), a resistor is inserted therein, and a current is passed through the resistor to generate heat so that the roller 17 can be used as a flexible interface. The same effect can be obtained by heating from the outside of the poser substrate 11.

なお、接着剤１２には、エポキシ樹脂系接着剤及びシリコン系接着剤等のような、フレキシブルインターポーザー基板１１を接着する際の加熱温度である１５０℃程度においても接着力が低下しないような材料からなる接着剤を用いると良い。また、この接着剤１２の塗布方法は、平板６の中央部分に接着剤１２を予め塗布し、この接着剤１２が塗布された面を半導体チップ１裏面に接するようにして、平板６を半導体チップ１上に載せる方法によっても、上述の製造方法と同じ効果が得られる。   The adhesive 12 is a material such as an epoxy resin adhesive and a silicon adhesive that does not decrease the adhesive force even at a heating temperature of about 150 ° C. when the flexible interposer substrate 11 is bonded. It is preferable to use an adhesive made of The adhesive 12 is applied in such a manner that the adhesive 12 is applied in advance to the central portion of the flat plate 6, and the surface on which the adhesive 12 is applied is in contact with the back surface of the semiconductor chip 1. The same effect as the manufacturing method described above can also be obtained by the method of placing on 1.

本第５半導体装置においては、半導体チップ１裏面の極一部に接着剤１２を塗布し、半導体チップ１と平板６とを接着固定することによって、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができる。このため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。また、第１の半導体装置の製造方法のように、フレキシブルインターポーザー基板１１を半導体チップ１及び平板６に接着する際に、材料固定用治具１６を用いて平板６を半導体チップ１の裏面に固定する必要がなくなり、より容易な製造方法を実現することもできる。   In the fifth semiconductor device, the adhesive 12 is applied to a part of the back surface of the semiconductor chip 1 and the semiconductor chip 1 and the flat plate 6 are bonded and fixed. The possibility that the back surface and the flat plate 6 are displaced can be reduced. For this reason, a semiconductor device having a high yield in the semiconductor manufacturing process and higher connection reliability in the secondary mounting with the motherboard 9 can be realized. Further, when the flexible interposer substrate 11 is bonded to the semiconductor chip 1 and the flat plate 6 as in the first semiconductor device manufacturing method, the flat plate 6 is attached to the back surface of the semiconductor chip 1 using the material fixing jig 16. There is no need for fixing, and an easier manufacturing method can be realized.

次に、第６の半導体装置について説明する。図１７は、第６半導体装置を示す断面図である。本第６半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１と平面視での外形が略同サイズである平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。   Next, a sixth semiconductor device will be described. FIG. 17 is a cross-sectional view showing a sixth semiconductor device. In the sixth semiconductor device, a flat plate 6 whose outer shape in plan view is substantially the same as that of the semiconductor chip 1 on the back surface side opposite to the circuit formation surface of the semiconductor chip 1 is extremely narrow due to the adhesive 12. The non-adhesive 18 is applied to the side surface of the semiconductor chip 1. A non-adhesive 18 is applied to the side surface of the semiconductor chip 1. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured.

本実施形態の製造方法は第１の半導体装置の製造方法と同様である。また、第５の半導体装置の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の半導体装置と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。   The manufacturing method of this embodiment is the same as the manufacturing method of the first semiconductor device. Further, a step of applying an adhesive 12 between the back surface of the semiconductor chip 1 and the flat plate 6 is provided in the same manner as in the fifth method of manufacturing a semiconductor device. Before the step of bonding the chip 1 and the flat plate 6 to the flexible interposer substrate 11, a step of applying the non-adhesive 18 to the side surface of the semiconductor chip 1 is provided.

本第６半導体装置においては、第２半導体装置と第５半導体装置の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。   In the sixth semiconductor device, the effects of the second semiconductor device and the fifth semiconductor device can be realized together. That is, when the motherboard 9 repeats thermal expansion and cooling according to temperature changes, the flexible interposer substrate 11 synchronizes with the expansion and contraction movement of the motherboard 9 via the solder bumps 8, and the flexible interposer When the substrate 11 itself expands and contracts, it is possible to prevent the occurrence of thermal stress due to the expansion and contraction movement of the motherboard substrate, and the back surface and the flat plate 6 of the semiconductor chip 1 in the subsequent assembly process of the semiconductor device. Therefore, a semiconductor device having a high yield in the semiconductor manufacturing process and a higher connection reliability in the secondary mounting with the motherboard 9 can be realized.

次に、第７の半導体装置について説明する。本第７半導体装置は、図１８に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて小さな面積で接着固定されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、第７半導体装置は構成されている。   Next, a seventh semiconductor device will be described. In the seventh semiconductor device, as shown in FIG. 18, a flat plate 6 having an outer shape in plan view smaller than that of the semiconductor chip 1 is formed on the back surface side opposite to the circuit forming surface of the semiconductor chip 1. Is bonded and fixed in an extremely small area. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. In this way, the seventh semiconductor device is configured.

本第７半導体装置においては、第２の半導体装置と第５の半導体装置の有する効果を併せて実現することができる。即ち、平板６の外形サイズが半導体チップ１よりも小さいため、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性がより高い半導体装置を実現することができる。   In the seventh semiconductor device, the effects of the second semiconductor device and the fifth semiconductor device can be realized together. That is, since the outer size of the flat plate 6 is smaller than that of the semiconductor chip 1, the flexible interposer substrate is subjected to the expansion and contraction movement of the motherboard 9 when the motherboard 9 repeats thermal expansion and cooling according to the temperature change. 11 is synchronized via the solder bumps 8 and the flexible interposer substrate 11 itself expands and contracts, so that it is possible to prevent the generation of thermal stress due to the expansion and contraction movement of the motherboard substrate, and the later semiconductor In the assembly process of the device, the possibility that the back surface of the semiconductor chip 1 and the flat plate 6 are displaced can be reduced, so that the yield in the semiconductor manufacturing process is high and the connection reliability in the secondary mounting with the motherboard 9 is higher. A semiconductor device can be realized.

次に、第８の半導体装置について説明する。図１９は、第８の半導体装置を示す断面図である。本第８半導体装置は、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１より平面視での外形が小さい平板６が接着剤１２により極めて狭い面積で接着固定されており、半導体チップ１の側面には非粘着剤１８が塗布されている。また、半導体チップ１側面には非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、第８半導体装置は構成されている。   Next, an eighth semiconductor device will be described. FIG. 19 is a cross-sectional view showing an eighth semiconductor device. In the eighth semiconductor device, a flat plate 6 having an outer shape smaller than that of the semiconductor chip 1 in a plan view is bonded and fixed to the back surface side opposite to the circuit formation surface of the semiconductor chip 1 with an adhesive 12 in an extremely narrow area. The non-adhesive 18 is applied to the side surface of the semiconductor chip 1. A non-adhesive 18 is applied to the side surface of the semiconductor chip 1. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the eighth semiconductor device is configured.

この第８半導体装置の製造方法は第１の半導体装置の製造方法と同様である。また、第５の半導体装置の製造方法と同様にして、半導体チップ１の裏面と平板６との間に接着剤１２を塗布する工程が設けられ、また、第２の半導体装置と同様に、半導体チップ１及び平板６とフレキシブルインターポーザー基板１１とを接着する工程の前に、半導体チップ１側面に非粘着剤１８を塗布する工程が設けられる。   The manufacturing method of the eighth semiconductor device is the same as the manufacturing method of the first semiconductor device. Further, a step of applying an adhesive 12 between the back surface of the semiconductor chip 1 and the flat plate 6 is provided in the same manner as in the fifth method of manufacturing a semiconductor device. Before the step of bonding the chip 1 and the flat plate 6 to the flexible interposer substrate 11, a step of applying the non-adhesive 18 to the side surface of the semiconductor chip 1 is provided.

第８半導体装置においては、第５の半導体装置と第７の半導体装置の有する効果を併せて実現することができる。即ち、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができ、且つ、後の半導体装置の組立工程において、半導体チップ１の裏面と平板６とがずれる可能性を低くすることができるため、半導体製造工程における歩留まりが高く、マザーボード基板９との２次実装における接続信頼性が極めて高い半導体装置を実現することができる。   In the eighth semiconductor device, the effects of the fifth semiconductor device and the seventh semiconductor device can be realized together. That is, when the motherboard 9 repeats thermal expansion and cooling according to temperature changes, the flexible interposer substrate 11 synchronizes with the expansion and contraction movement of the motherboard 9 via the solder bumps 8, and the flexible interposer When the substrate 11 itself expands and contracts, it is possible to prevent the occurrence of thermal stress due to the expansion and contraction movement of the motherboard substrate, and the back surface and the flat plate 6 of the semiconductor chip 1 in the subsequent assembly process of the semiconductor device. Therefore, a semiconductor device having a high yield in the semiconductor manufacturing process and extremely high connection reliability in the secondary mounting with the motherboard 9 can be realized.

次に、第９の半導体装置及びその製造方法について説明する。図２０は第９の半導体装置を示す断面図であり、図２１乃至図２４は第９半導体装置の製造方法を示す断面図である。第９の半導体装置は、図２０に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１中央部の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、第９半導体装置は構成されている。   Next, a ninth semiconductor device and a manufacturing method thereof will be described. FIG. 20 is a sectional view showing a ninth semiconductor device, and FIGS. 21 to 24 are sectional views showing a method for manufacturing the ninth semiconductor device. As shown in FIG. 20, in the ninth semiconductor device, the non-adhesive 18 is left on the back surface side opposite to the circuit forming surface of the semiconductor chip 1 leaving a very narrow area at the center of the semiconductor chip 1. It has been applied. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. The flexible interposer substrate 11 is bonded to the semiconductor chip 1 by the thermoplastic resin 2 in a portion where the non-adhesive 18 on the back surface side of the semiconductor chip 1 is not applied. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the ninth semiconductor device is configured.

次に、図２１乃至図２４を参照して、第９半導体装置の製造方法を説明する。第９半導体装置の製造方法においては、第１の実施形態と同様に、フレキシブルインターポーザー基板を構成する熱可塑性樹脂２及び熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３に、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー又はエキシマレーザー等を用いて配線パターン１０に達する複数個の孔を所望の場所に形成し、これらの孔を形成することにより配線パターン１０が露出した部分に、公知のメッキ法及びスパッタ法等によりＮｉ／Ａｕ及びＰｄ等の導電性の材料からなる電極パッド５を形成する。このようにして、フレキシブルインターポーザー基板の両面に電極パッド５を形成した後、図２１（ａ）に示すように、熱可塑性樹脂２に形成された電極パッド５を、半導体チップ１の回路面上の電極パッド（図示せず）上に形成された導電体４と、フリップチップボンダー等による熱圧着法等のような公知のフリップチップ技術により接続する。   Next, a method for manufacturing the ninth semiconductor device will be described with reference to FIGS. In the ninth method for manufacturing a semiconductor device, as in the first embodiment, the thermoplastic resin 2 and the insulating resin 3 made of a thermoplastic resin or a thermosetting resin are included in the UV-YAG. A plurality of holes reaching the wiring pattern 10 are formed at a desired location using a laser, a carbon dioxide laser, an excimer laser, or the like, and a known plating method is applied to a portion where the wiring pattern 10 is exposed by forming these holes. Then, an electrode pad 5 made of a conductive material such as Ni / Au and Pd is formed by sputtering or the like. After the electrode pads 5 are thus formed on both surfaces of the flexible interposer substrate, the electrode pads 5 formed on the thermoplastic resin 2 are placed on the circuit surface of the semiconductor chip 1 as shown in FIG. The conductor 4 formed on the electrode pad (not shown) is connected by a known flip chip technique such as a thermocompression bonding method using a flip chip bonder or the like.

次に、図２１（ｂ）に示すように、半導体チップ１の裏面上に、半導体チップ１裏面側の中央部の極めて狭い面積を残して非粘着剤１８を塗布する。そして導電体４及び電極パッド５を介して半導体チップ１と接続されたフレキシブルインターポーザー基板１１を、半導体チップ１を接続していない絶縁性樹脂３側をヒーター１５上に接するようにして設置し、真空吸着により固定する。次に、図２２に示すように、フレキシブルインターポーザー基板１１を，ヒーター１５上で加熱しながら半導体チップ１の側面及び裏面に沿って折り曲げ、図２３（ａ）に示すように、シリコン及びテフロン（登録商標）等の耐熱性に優れた材料で作製されたローラ１７で、フレキシブルインターポーザー基板外側から０．５乃至３ｋｇ程度の荷重を加えることによって、フレキシブルインターポーザー基板１１を半導体チップ１表面に接着する。このようにして、図２３（ｂ）に示すように、半導体チップ１の周側面を１周して覆うようにフレキシブルインターポーザー基板１１を半導体チップ１に接着し、本実施形態に係る半導体装置が完成する。最後に、図２３（ｃ）に示すように、この半導体装置を外部基板であるマザーボード基板等に２次実装するために、平板６側のフレキシブルインターポーザー基板１１の絶縁性樹脂３に形成された電極パッド５上にはんだバンプ８を形成する。   Next, as shown in FIG. 21B, the non-adhesive 18 is applied on the back surface of the semiconductor chip 1, leaving a very narrow area at the center of the back surface side of the semiconductor chip 1. Then, the flexible interposer substrate 11 connected to the semiconductor chip 1 via the conductor 4 and the electrode pad 5 is installed so that the insulating resin 3 side not connected to the semiconductor chip 1 is in contact with the heater 15. Fix by vacuum suction. Next, as shown in FIG. 22, the flexible interposer substrate 11 is bent along the side surface and the back surface of the semiconductor chip 1 while being heated on the heater 15, and as shown in FIG. 23 (a), silicon and Teflon ( The flexible interposer substrate 11 is adhered to the surface of the semiconductor chip 1 by applying a load of about 0.5 to 3 kg from the outside of the flexible interposer substrate with a roller 17 made of a material having excellent heat resistance such as a registered trademark). To do. In this way, as shown in FIG. 23B, the flexible interposer substrate 11 is bonded to the semiconductor chip 1 so as to cover the peripheral side surface of the semiconductor chip 1 so as to cover the semiconductor chip 1, and the semiconductor device according to the present embodiment is obtained. Complete. Finally, as shown in FIG. 23C, the semiconductor device is formed on the insulating resin 3 of the flexible interposer substrate 11 on the flat plate 6 side in order to secondary-mount this semiconductor device on a mother board or the like which is an external substrate. Solder bumps 8 are formed on the electrode pads 5.

なお、上述の製造方法においては、フレキシブルインターポーザー基板１１をヒーター１５によって加熱しながら、半導体チップ１をフレキシブルインターポーザー基板１１に接着しているが、第１の実施形態と同様に、ローラ１７をシリコンゴム又はテフロン（登録商標）等の耐熱性に優れた材料で作製して内部に抵抗体を挿入し、この抵抗体に電流を流して発熱させることによりローラ１７でフレキシブルインターポーザー基板１１外側から加熱することによっても同じ効果が得られる。   In the above-described manufacturing method, the semiconductor chip 1 is bonded to the flexible interposer substrate 11 while the flexible interposer substrate 11 is heated by the heater 15. However, as in the first embodiment, the roller 17 is replaced with the roller 17. It is made of a material having excellent heat resistance such as silicon rubber or Teflon (registered trademark), a resistor is inserted inside, and current is passed through the resistor to generate heat, so that the roller 17 can be used from the outside of the flexible interposer substrate 11. The same effect can be obtained by heating.

なお、半導体チップ１の裏面に非粘着剤１８を塗布する方法としては、図２４（ａ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させない所望の部分に、非粘着剤１８を塗布しておく方法によっても同じ効果が得られる。また、図２４（ｂ）に示すように、フレキシブルインターポーザー基板１１の半導体チップ１裏面側に形成される熱可塑性樹脂２の表面において、半導体チップ１と接着させる所望の部分を金属平板等からなるマスク材１９により覆って保護した後、半導体チップ１と接着させない所望の部分を公知のプラズマエッチング法等によりプラズマ２０に曝すことによって、半導体チップ１と接着させない部分の熱可塑性樹脂２の接着力を消失させる方法によっても同じ効果が得られる。   As a method of applying the non-adhesive 18 to the back surface of the semiconductor chip 1, as shown in FIG. 24A, the surface of the thermoplastic resin 2 formed on the back surface side of the semiconductor chip 1 of the flexible interposer substrate 11 is used. In this case, the same effect can be obtained by applying the non-adhesive 18 to a desired portion that is not bonded to the semiconductor chip 1. Further, as shown in FIG. 24B, a desired portion to be bonded to the semiconductor chip 1 on the surface of the thermoplastic resin 2 formed on the back side of the semiconductor chip 1 of the flexible interposer substrate 11 is made of a metal flat plate or the like. After covering and protecting with the mask material 19, a desired portion that is not bonded to the semiconductor chip 1 is exposed to the plasma 20 by a known plasma etching method or the like, whereby the adhesive strength of the portion of the thermoplastic resin 2 that is not bonded to the semiconductor chip 1 is increased. The same effect can be obtained by the method of eliminating.

本実施形態においては、半導体チップ１の裏面の極めて狭い面積とフレキシブルインターポーザー基板１１とを接着固定することによって、他の第１乃至第８の実施形態で用いた平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、他の実施形態と同様に、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止することができる。   In the present embodiment, an extremely narrow area on the back surface of the semiconductor chip 1 and the flexible interposer substrate 11 are bonded and fixed, so that the flat plate 6 used in the other first to eighth embodiments is not used, and Thus, it is possible to realize a configuration in which the semiconductor chip 1 and the flexible interposer substrate 11 are not bonded and fixed while maintaining the flatness of the flexible interposer substrate 11. For this reason, similarly to the other embodiments, when the motherboard 9 repeatedly repeats thermal expansion and cooling according to temperature changes, the flexible interposer substrate 11 causes the solder bumps 8 to expand and contract. Thus, the flexible interposer substrate 11 itself can be expanded and contracted to prevent thermal stress caused by expansion and contraction of the motherboard substrate.

次に、第１０の半導体装置について説明する。図２５は、第１０半導体装置を示す断面図である。第１０半導体装置は、図２５に示すように、この半導体チップ１裏面中央部分の極めて狭い面積を残した裏面全面及び半導体チップ１側面に、非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態に係る半導体装置は、第９の実施形態と同様の方法により製造することができる。   Next, a tenth semiconductor device will be described. FIG. 25 is a sectional view showing the tenth semiconductor device. In the tenth semiconductor device, as shown in FIG. 25, a non-adhesive 18 is applied to the entire back surface and the side surface of the semiconductor chip 1 leaving a very narrow area at the center of the back surface of the semiconductor chip 1. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. The flexible interposer substrate 11 is bonded to the semiconductor chip 1 by the thermoplastic resin 2 in a portion where the non-adhesive 18 on the back surface side of the semiconductor chip 1 is not applied. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured. Note that the semiconductor device according to the present embodiment can be manufactured by the same method as in the ninth embodiment.

第１０半導体装置においては、半導体チップ１裏面中央部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、第１０半導体装置は、第９半導体装置と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。更に、半導体チップ１の側面とフレキシブルインターポーザー基板１１とが接着されていないため、本実施形態に係る半導体装置は、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果が、より大きい。   In the tenth semiconductor device, the semiconductor chip 1 and the flexible interposer substrate 11 are not bonded to each other by applying the non-adhesive material 18 to the entire back surface and the side surface of the semiconductor chip 1 except for the extremely narrow area of the central portion of the back surface of the semiconductor chip 1. The configuration is realized. For this reason, the tenth semiconductor device is similar to the ninth semiconductor device in that the semiconductor chip 1 and the flexible interposer substrate 11 do not use the flat plate 6 and maintain the flatness of the flexible interposer substrate 11. A configuration that is not bonded and fixed can be realized. Further, since the side surface of the semiconductor chip 1 and the flexible interposer substrate 11 are not bonded, the semiconductor device according to the present embodiment is used in the case where the motherboard 9 repeats thermal expansion and cooling contraction according to the temperature change. When the flexible interposer substrate 11 is synchronized with the expansion / contraction motion of the motherboard substrate 9 via the solder bumps 8 and the flexible interposer substrate 11 expands / contracts, thermal stress due to the expansion / contraction motion of the motherboard substrate is generated. The effect of preventing this is greater.

次に、第１１半導体装置について説明する。図２６は、第１１半導体装置を示す断面図である。この第１１半導体装置は、図２６に示すように、半導体チップ１の回路形成面とは逆の面である裏面側に、この半導体チップ１周縁部分の極めて狭い面積を残して非粘着剤１８が塗布されている。また、半導体チップ１側の面に配置された熱可塑性樹脂２と逆の面に配置された熱可塑性樹脂又は熱硬化性樹脂からなる絶縁性樹脂３とこれらの樹脂層の間に接着されて配置された配線パターン１０とで構成されるフレキシブルインターポーザー基板１１が、この半導体チップ１と平板６との周側面を１周に亘って覆うようにして形成されている。フレキシブルインターポーザー基板１１は、半導体チップ１の裏面側の非粘着剤１８を塗布されていない部分において、半導体チップ１と熱可塑性樹脂２によって接着されている。半導体チップ１上にウエハ工程において形成された電極パッド（図示せず）上には導電体４が夫々形成されており、半導体チップ１は、この導電体４と、この半導体チップ１と接着された熱可塑性樹脂２に形成された電極パッド５とを介して、フレキシブルインターポーザー基板内部の配線パターン１０とフリップチップ接続されている。また、外部に面して形成された絶縁性樹脂３には、半導体チップ１の裏面側に形成された部分に、外部との接続用の複数個の電極パッド５が形成されている。これらの外部接続用の電極パッド５上にはバンプ８が形成され、これらのはんだバンプ８は、外部基板であるマザーボード基板９上に形成された電極パッド５と夫々フリップチップ接続されている。このようにして、本実施形態に係る半導体装置は構成されている。なお、本実施形態は、第９の実施形態と同様にして製造することができる。   Next, the eleventh semiconductor device will be described. FIG. 26 is a cross-sectional view showing the eleventh semiconductor device. As shown in FIG. 26, the eleventh semiconductor device has a non-adhesive agent 18 on the back surface side opposite to the circuit forming surface of the semiconductor chip 1, leaving a very narrow area of the peripheral portion of the semiconductor chip 1. It has been applied. Further, an insulating resin 3 made of a thermoplastic resin or a thermosetting resin disposed on the surface opposite to the thermoplastic resin 2 disposed on the surface on the semiconductor chip 1 side is disposed between these resin layers. A flexible interposer substrate 11 composed of the wiring pattern 10 thus formed is formed so as to cover the circumferential side surfaces of the semiconductor chip 1 and the flat plate 6 over one circumference. The flexible interposer substrate 11 is bonded to the semiconductor chip 1 by the thermoplastic resin 2 in a portion where the non-adhesive 18 on the back surface side of the semiconductor chip 1 is not applied. Conductors 4 are respectively formed on electrode pads (not shown) formed in the wafer process on the semiconductor chip 1. The semiconductor chip 1 is bonded to the conductor 4 and the semiconductor chip 1. The wiring pattern 10 inside the flexible interposer substrate is flip-chip connected via the electrode pad 5 formed on the thermoplastic resin 2. In addition, in the insulating resin 3 formed facing the outside, a plurality of electrode pads 5 for connection to the outside are formed in a portion formed on the back surface side of the semiconductor chip 1. Bumps 8 are formed on these external connection electrode pads 5, and these solder bumps 8 are flip-chip connected to electrode pads 5 formed on a mother board 9 as an external substrate. Thus, the semiconductor device according to the present embodiment is configured. Note that this embodiment can be manufactured in the same manner as the ninth embodiment.

本第１１半導体装置においては、半導体チップ１裏面周縁部分の極めて狭い面積を除く裏面全面及び半導体チップ１側面に非粘着材１８を塗布することによって、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない構成を実現している。このため、本第１１半導体装置は、第９の半導体装置と同様に、平板６を用いずに、且つ、フレキシブルインターポーザー基板１１の平坦性を維持しながら、半導体チップ１とフレキシブルインターポーザー基板１１とが接着固定されない構成を実現することができる。このため、第１１半導体装置においては、マザーボード基板９が温度変化に応じて熱膨張及び冷却収縮を繰り返すような場合において、このマザーボード基板９の膨張収縮運動にフレキシブルインターポーザー基板１１がはんだバンプ８を介して同調し、フレキシブルインターポーザー基板１１自身が伸縮することによって、マザーボード基板の膨張収縮運動に起因する熱応力が発生することを防止する効果を得ることができる。   In the eleventh semiconductor device, the semiconductor chip 1 and the flexible interposer substrate 11 are bonded to each other by applying the non-adhesive material 18 to the entire back surface and the side surface of the semiconductor chip 1 except for the extremely small area of the peripheral portion of the back surface of the semiconductor chip 1. The structure which is not done is realized. Therefore, the eleventh semiconductor device, like the ninth semiconductor device, does not use the flat plate 6 and maintains the flatness of the flexible interposer substrate 11 while maintaining the flatness of the flexible interposer substrate 11. It is possible to realize a configuration in which and are not bonded and fixed. For this reason, in the eleventh semiconductor device, when the motherboard 9 repeatedly repeats thermal expansion and cooling in response to temperature changes, the flexible interposer substrate 11 causes the solder bumps 8 to move due to the expansion and contraction movement of the motherboard 9. And the flexible interposer substrate 11 itself expands and contracts, thereby obtaining an effect of preventing thermal stress caused by the expansion and contraction motion of the motherboard substrate.

なお、第９の半導体装置においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面中央部分の極めて狭い面積であり、第１１の半導体装置においては、半導体チップ１とフレキシブルインターポーザー基板１１とが接着されない部分は、半導体チップ１裏面周縁部分の極めて狭い面積である。この半導体チップ１とフレキシブルインターポーザー基板１１との接着部は、特に限定されるものではなく、フレキシブルインターポーザー基板１１の自由度が大きくなりすぎず、後のマザーボード基板９への２次実装工程において、このフレキシブルインターポーザー基板１１上に形成されたはんだバンプ８とマザーボード基板９上に形成された電極パッド５との位置合わせに支障がでない程度に半導体チップ１とフレキシブルインターポーザー基板１１とが固定される位置及び面積であり、フレキシブルインターポーザー基板１１が、２次実装工程における接続信頼性を維持できる程度に平坦性を維持できるような接着部及び接着面積であれば良い。   In the ninth semiconductor device, the portion where the semiconductor chip 1 and the flexible interposer substrate 11 are not bonded is an extremely small area at the center of the back surface of the semiconductor chip 1. In the eleventh semiconductor device, the semiconductor chip 1 The portion where the flexible interposer substrate 11 is not bonded is a very narrow area of the peripheral portion of the back surface of the semiconductor chip 1. The bonding portion between the semiconductor chip 1 and the flexible interposer substrate 11 is not particularly limited, and the degree of freedom of the flexible interposer substrate 11 does not become too large, and in the subsequent secondary mounting process on the motherboard 9. The semiconductor chip 1 and the flexible interposer substrate 11 are fixed to such an extent that they do not hinder the alignment of the solder bumps 8 formed on the flexible interposer substrate 11 and the electrode pads 5 formed on the motherboard substrate 9. The bonding portion and the bonding area that can maintain the flatness to the extent that the flexible interposer substrate 11 can maintain the connection reliability in the secondary mounting process may be used.

次に、第１２の半導体装置について説明する。図２７は、第１２の半導体装置を示す断面図である。第１２半導体装置においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、第４の半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。   Next, a twelfth semiconductor device will be described. FIG. 27 is a cross-sectional view showing a twelfth semiconductor device. In the twelfth semiconductor device, a three-dimensional semiconductor device configured by vertically stacking four semiconductor devices by the CSP technology is secondarily mounted on the motherboard 9. In this three-dimensional semiconductor device, the semiconductor device 200 according to the second prior art constitutes the first to third stages, and the fourth semiconductor device constitutes the fourth stage, which is the lowest stage. Yes. Each semiconductor device is connected via the solder bumps 8 that connect the electrode pads 5 formed on each flexible interposer substrate 11, and is formed in the fourth semiconductor device arranged at the lowest level. Solder bumps 8 are connected to the electrode pads 5 on the motherboard 9.

この第１２の半導体装置においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、第４の半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、第１２半導体装置においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。   In the twelfth semiconductor device, the fourth semiconductor device is used as the semiconductor device that is arranged at the lowest stage of the three-dimensional semiconductor device and is affected by the thermal stress from the motherboard 9, thereby causing the thermal stress. A decrease in connection reliability due to fatigue failure of the solder bumps 8 can be suppressed. In the twelfth semiconductor device, a three-dimensional semiconductor device composed of four semiconductor devices is taken as an example. However, the number of semiconductor devices constituting the three-dimensional semiconductor device is not particularly limited. It can be configured by a desired number of pieces or more.

次に、第１３の半導体装置について説明する。図２８は、第１３の半導体装置を示す断面図である。第１３の半導体装置においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、第６の半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。   Next, a thirteenth semiconductor device will be described. FIG. 28 is a sectional view showing a thirteenth semiconductor device. In the thirteenth semiconductor device, a three-dimensional semiconductor device configured by vertically stacking four semiconductor devices by CSP technology is secondarily mounted on the motherboard 9. In this three-dimensional semiconductor device, the semiconductor device 200 according to the second prior art constitutes the first to third stages, and the sixth semiconductor device constitutes the fourth stage, which is the lowest stage. Yes. Each semiconductor device is connected via the solder bumps 8 that connect the electrode pads 5 formed on each flexible interposer substrate 11, and is formed in the fourth semiconductor device arranged at the lowest level. Solder bumps 8 are connected to the electrode pads 5 on the motherboard 9.

この第１３の半導体装置においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、第６の半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、第６の半導体装置においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。   In the thirteenth semiconductor device, the sixth semiconductor device is used as the semiconductor device that is arranged at the lowest stage of the three-dimensional semiconductor device and is affected by the thermal stress from the motherboard 9, thereby causing the thermal stress. A decrease in connection reliability due to fatigue failure of the solder bumps 8 can be suppressed. In the sixth semiconductor device, a three-dimensional semiconductor device composed of four semiconductor devices is taken as an example, but the number of semiconductor devices constituting the three-dimensional semiconductor device is not particularly limited. It can be configured with a desired number of two or more.

次に、第１４の半導体装置について説明する。図２９は、第１４の半導体装置を示す断面図である。第１４の半導体装置においては、ＣＳＰ技術による４個の半導体装置が垂直に積層されることにより構成される３次元半導体装置が、マザーボード基板９上に２次実装されている。この３次元半導体装置においては、第２の従来技術による半導体装置２００が第１段目乃至第３段目までを構成し、第１０の半導体装置が最下段である第４段目を構成している。夫々の半導体装置は、夫々のフレキシブルインターポーザー基板１１に形成された電極パッド５間を接続するはんだバンプ８を介して接続されており、最下段に配置される第４の半導体装置に形成されたはんだバンプ８がマザーボード基板９上の電極パッド５に接続されている。   Next, a fourteenth semiconductor device will be described. FIG. 29 is a sectional view showing a fourteenth semiconductor device. In the fourteenth semiconductor device, a three-dimensional semiconductor device configured by vertically stacking four semiconductor devices by CSP technology is secondarily mounted on the motherboard 9. In this three-dimensional semiconductor device, the semiconductor device 200 according to the second prior art constitutes the first to third stages, and the tenth semiconductor device constitutes the fourth stage, which is the lowest stage. Yes. Each semiconductor device is connected via the solder bumps 8 that connect the electrode pads 5 formed on each flexible interposer substrate 11, and is formed in the fourth semiconductor device arranged at the lowest level. Solder bumps 8 are connected to the electrode pads 5 on the motherboard 9.

この第１４の半導体装置においては、３次元半導体装置の最下段に配置されてマザーボード基板９からの熱応力による影響を受ける半導体装置に、第１０の半導体装置を用いることによって、この熱応力に起因するはんだバンプ８の疲労破壊による接続信頼性の低下を抑制することができる。なお、第１４の半導体装置においては、４個の半導体装置で構成される３次元半導体装置を例としているが、この３次元半導体装置を構成する半導体装置の個数は特に限定されルものではなく、２個以上の所望の個数で構成することができる。   In the fourteenth semiconductor device, the tenth semiconductor device is used as the semiconductor device that is arranged at the lowest stage of the three-dimensional semiconductor device and is affected by the thermal stress from the motherboard 9, thereby causing the thermal stress. A decrease in connection reliability due to fatigue failure of the solder bumps 8 can be suppressed. In the fourteenth semiconductor device, a three-dimensional semiconductor device composed of four semiconductor devices is taken as an example. However, the number of semiconductor devices constituting the three-dimensional semiconductor device is not particularly limited. Two or more desired numbers can be used.

なお、第１２乃至第１４の半導体装置においては、マザーボード基板９にはんだバンプ８を介して直接接続される最下段の半導体装置以外の上段に配置される半導体装置は、マザーボード基板９との線膨張率の差に起因する熱応力の影響をほとんど受けないため、第２の従来技術による半導体装置を用いて３次元半導体装置を構成しているが、この３次元半導体装置を構成する半導体装置の種類は特に限定されるものではなく、最下段に配置される半導体装置が第１乃至第１１の半導体装置でありマザーボード基板９からの温度変化による膨張及び収縮運動を吸収及び緩和することができる半導体装置であれば、この最下段に配置される半導体装置以外の上段に配置される半導体装置は、どのような半導体装置であっても同じ効果を得ることができる。例えば、３次元半導体装置を構成する全ての半導体装置を第１乃至第１１の半導体装置で構成することもできる。このとき、この３次元半導体装置を構成する夫々の半導体装置が同じ種類の半導体装置である必要はなく、全て異なる種類であっても良い。また、３次元半導体装置において、最下段及び下段から２段目を構成する半導体装置を第１乃至１１の半導体装置とし、他の上段を構成する半導体装置を従来技術による半導体装置としても良い。   In the twelfth to fourteenth semiconductor devices, the semiconductor device disposed in the upper stage other than the lowermost semiconductor device directly connected to the mother board 9 via the solder bumps 8 is linearly expanded with the mother board 9. Since the semiconductor device according to the second prior art is configured by using the semiconductor device according to the second prior art because it is hardly affected by the thermal stress caused by the difference in rate, the type of the semiconductor device configuring the three-dimensional semiconductor device Is not particularly limited, and the semiconductor device arranged at the bottom is the first to eleventh semiconductor devices, and can absorb and relieve expansion and contraction motions due to temperature changes from the motherboard 9 If this is the case, the semiconductor device disposed in the upper stage other than the semiconductor device disposed in the lowermost stage can obtain the same effect regardless of the semiconductor device. It can be. For example, all the semiconductor devices constituting the three-dimensional semiconductor device can be constituted by the first to eleventh semiconductor devices. At this time, the semiconductor devices constituting the three-dimensional semiconductor device do not have to be the same type of semiconductor device, and may be of different types. In the three-dimensional semiconductor device, the semiconductor devices constituting the lowest and second stages may be the first to eleventh semiconductor devices, and the semiconductor devices constituting the other upper stages may be conventional semiconductor devices.

本発明に係る半導体装置及び３次元積層型半導体装置は、この用途を特に限定されるものではないが、特に機器の小型化及び軽量化の要求が最近高まりつつある携帯電話、携帯情報端末、ノート型パーソナルコンピューター及びデジタルカメラ等の電子機器等に搭載するのに好適である。また、本発明に係る半導体装置及び３次元積層型半導体装置は、上述のような電子機器等の内部に搭載されるプリント基板、ビルドアップ基板及び多層基板等の外部基板に高密度に２次実装されるのに好適である。   The semiconductor device and the three-dimensional stacked semiconductor device according to the present invention are not particularly limited in this application, but in particular, there has been a recent demand for miniaturization and weight reduction of devices, cellular phones, portable information terminals, notebooks. It is suitable for mounting on electronic devices such as a personal computer and a digital camera. In addition, the semiconductor device and the three-dimensional stacked semiconductor device according to the present invention are secondarily mounted with high density on an external substrate such as a printed circuit board, a build-up substrate, and a multilayer substrate mounted inside the electronic device as described above. It is suitable to be done.

次に、本発明の半導体装置の製造装置の実施形態、即ち上述の第１乃至第１４の半導体装置を製造する製造装置の実施形態について説明する。図３０は本発明の第１実施形態に係る半導体装置の製造装置を示す模式的斜視図である。本実施例の半導体装置の製造装置は、主に銅、アルミニウム若しくはこれらの合金又はステンレス鋼等の材料を使用して加工された加熱可能なヒータステージ２０３と、ヒータステージ２０３の表面を加圧しながら移動できるローラ２０５とで構成されている。ローラ２０５は、４個配置されており、夫々、その回転軸がヒータステージ２０３の矩形をなす表面の各辺に平行且つ水平になるように、配置されている。ヒータステージ２０３のうち、半導体装置２０４が載置される部分には、半導体装置２０４を固定するための真空吸着用の微小孔２０６が設けられている。ヒータステージ２０３と真空ポンプとを小径の金属製パイプ等により連結することによって、微小孔２０６から半導体装置２０４を吸引して半導体装置２０４をヒータステージ２０３に固定するようになっている。この吸着強度は、真空ポンプの排気能力又は微小孔２０６の大きさを調整することにより制御することができる。   Next, an embodiment of a semiconductor device manufacturing apparatus of the present invention, that is, an embodiment of a manufacturing apparatus for manufacturing the first to fourteenth semiconductor devices described above will be described. FIG. 30 is a schematic perspective view showing the semiconductor device manufacturing apparatus according to the first embodiment of the present invention. The semiconductor device manufacturing apparatus of the present embodiment mainly includes a heatable heater stage 203 processed using a material such as copper, aluminum, an alloy thereof, or stainless steel, and pressurizing the surface of the heater stage 203. It is comprised with the roller 205 which can move. Four rollers 205 are arranged such that their rotation axes are parallel and horizontal to each side of the rectangular surface of the heater stage 203. A portion of the heater stage 203 on which the semiconductor device 204 is placed is provided with a vacuum suction micro hole 206 for fixing the semiconductor device 204. By connecting the heater stage 203 and the vacuum pump with a small-diameter metal pipe or the like, the semiconductor device 204 is sucked from the minute holes 206 and fixed to the heater stage 203. This adsorption strength can be controlled by adjusting the exhaust capacity of the vacuum pump or the size of the micro holes 206.

組み立てる半導体装置２０４に用いられているインターポーザー基板２０２を構成する絶縁材料が、例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料のような熱可塑性樹脂である場合は、ヒータステージ２０３の表面に、半導体装置２０４とヒータステージ２０３とが接着しないように、ヒータステージの表面に、予め四フッ化エチレン樹脂（ＰＴＦＥ）、四フッ化エチレン・パーフルオロアルコキシエチレン共重合体樹脂（ＰＦＡ）、又は四フッ化エチレン・六フッ化プロピレン共重合体樹脂（ＦＥＰ）等のフッ素樹脂加工又はシリコン樹脂加工等、非粘着性を付加する加工を施すことが望ましい。インターポーザー基板２０２を構成する絶縁材料に熱可塑性樹脂を使用することは、半導体チップ２０１にクラックを発生させずにインターポーザー基板２０２を折り曲げやすくすることに効果的である。加熱することによって熱可塑性樹脂の弾性係数（ヤング率）が小さくなるため、インターポーザー基板２０２の折り曲げ工程で半導体チップ２０１に無理な応力をかけずに済む。   When the insulating material constituting the interposer substrate 202 used in the semiconductor device 204 to be assembled is a thermoplastic resin such as a material in which a silicone-modified polyimide and a flexible epoxy resin are combined, for example, a heater stage In order to prevent the semiconductor device 204 and the heater stage 203 from adhering to the surface of the 203, the surface of the heater stage is preliminarily provided with tetrafluoroethylene resin (PTFE), tetrafluoroethylene / perfluoroalkoxyethylene copolymer resin (PFA). ), Or fluorine resin processing such as tetrafluoroethylene / hexafluoropropylene copolymer resin (FEP) or silicon resin processing, or the like, is preferable. Using a thermoplastic resin as the insulating material constituting the interposer substrate 202 is effective in facilitating the bending of the interposer substrate 202 without causing cracks in the semiconductor chip 201. Since the elastic modulus (Young's modulus) of the thermoplastic resin is reduced by heating, it is not necessary to apply excessive stress to the semiconductor chip 201 in the bending process of the interposer substrate 202.

また、ローラ２０５の材料はシリコンゴム又はフッ素ゴム等の弾性を持った高耐熱性材料であることが好ましい。半導体装置２０４に使用しているインターポーザー基板２０２を構成する絶縁材料が例えばシリコーン変性のポリイミドと可撓性エポキシ樹脂とを複合させた材料である場合は、本実施形態の製造装置を使用してインターポーザー基板２０２と半導体チップ２０１の裏面とを１５０℃〜２５０℃に加熱しながら接着させる必要があるため、ローラ２０５の構成材料は、高温に耐えられる材料である必要がある。それに加えて、シリコンゴム及びフッ素ゴム等の弾性を持った材料とすることにより、ローラの表面形状が半導体装置２０４の微小な凹凸形状に対しても柔軟に変形できるため、インターポーザー基板２０２と半導体チップ２０１の裏面との間の密着不良を防止することができる。   The material of the roller 205 is preferably a highly heat-resistant material having elasticity such as silicon rubber or fluorine rubber. When the insulating material constituting the interposer substrate 202 used in the semiconductor device 204 is a material in which, for example, a silicone-modified polyimide and a flexible epoxy resin are combined, the manufacturing apparatus of this embodiment is used. Since it is necessary to bond the interposer substrate 202 and the back surface of the semiconductor chip 201 while heating to 150 ° C. to 250 ° C., the constituent material of the roller 205 needs to be a material that can withstand high temperatures. In addition, by using elastic materials such as silicon rubber and fluorine rubber, the surface shape of the roller can be flexibly deformed even with respect to the minute uneven shape of the semiconductor device 204, so that the interposer substrate 202 and the semiconductor It is possible to prevent poor adhesion with the back surface of the chip 201.

ローラ２０５は図３１に示すように、耐熱性のある弾性体２０８、発熱体２０７、及びアーム２０９で主に構成されている。ローラ２０５は加熱を可能にするために高耐熱性を有するシリコンゴムチューブ又はフッ素ゴムチューブ等の弾性体２０８の中に発熱体２０７を通してある。発熱体２０７は、例えばステンレス鋼、銅などの金属管の中に絶縁体を介してニクロム線などの抵抗線が通っているものである。   As shown in FIG. 31, the roller 205 is mainly composed of a heat-resistant elastic body 208, a heating element 207, and an arm 209. The roller 205 passes through a heating element 207 in an elastic body 208 such as a silicon rubber tube or a fluorine rubber tube having high heat resistance to enable heating. The heating element 207 is such that a resistance wire such as a nichrome wire passes through a metal tube such as stainless steel or copper through an insulator.

また、ローラの加圧装置は、図３２に示すように支持体２１１に一端を支持されたアーム２０９が弾性バネ２１０によって斜め下方に向けて引っ張られている構造となっており、電動シリンダー２１２によってステージ装置２０３が上下することによって、半導体装置２０４の側面及び裏面を加圧しながら移動できるようになっている。例えば、バネの設置角度を地面に対して４５°とすることで、加圧強度をバネ強度の約０．７倍に制御することができる。バネ強度を変えることによって、加圧強度を制御できる。   The roller pressing device has a structure in which an arm 209 supported at one end by a support 211 is pulled obliquely downward by an elastic spring 210 as shown in FIG. By moving the stage device 203 up and down, the side surface and the back surface of the semiconductor device 204 can be moved while being pressed. For example, the pressure strength can be controlled to about 0.7 times the spring strength by setting the spring installation angle to 45 ° with respect to the ground. The pressure strength can be controlled by changing the spring strength.

この方法よりも更に容易に加圧強度を可変にするためには、図３３に示すように、弾性バネ２１０と、伸縮可能な直動型電動アクチュエータ、連動型電動アクチュエータ、又は電動油圧式アクチュエータ等の電動式アクチュエータ２１３とを連結することが望ましい。電動式アクチュエータ２１３によってバネ２１０の伸縮をあらかじめ調整することにより、バネ２１０の強度を自由にコントロールできる。   In order to make the pressure strength variable more easily than this method, as shown in FIG. 33, as shown in FIG. 33, an elastic spring 210, a telescopic electric actuator, an interlocking electric actuator, an electric hydraulic actuator, etc. It is desirable to connect the electric actuator 213. By adjusting the expansion and contraction of the spring 210 in advance by the electric actuator 213, the strength of the spring 210 can be freely controlled.

ヒータステージ２０３の温度調節器、ヒータステージの電動シリンダー２１２、ローラ２０５の電動式アクチュエータ２１３をパーソナルコンピューターで制御するシステムを構築することにより、半導体装置２０４の製造プロセス中に半導体チップ２０１、インターポーザー基板２０２に接触するローラ２０５の動作速度、動作パターン、加圧強度、加熱温度、ヒータの加熱温度を予めプログラミングして可変に制御することが可能となり、半導体装置２０４の開発装置及び量産製造装置として有効なものとなる。   By constructing a system for controlling the temperature controller of the heater stage 203, the electric cylinder 212 of the heater stage, and the electric actuator 213 of the roller 205 with a personal computer, the semiconductor chip 201 and the interposer substrate are manufactured during the manufacturing process of the semiconductor device 204. It is possible to variably control the operation speed, operation pattern, pressure intensity, heating temperature, and heater heating temperature of the roller 205 in contact with the 202 in advance, and it is effective as a development device and a mass production manufacturing device for the semiconductor device 204. It will be something.

次に、図３４を参照して、本発明の第２実施形態に係る半導体装置の製造装置について説明する。本実施形態の半導体装置の製造装置は、図３０の半導体装置の製造装置とほぼ同じ構造であるが、ヒータステージ２０３の表面の構造のみが異なる。即ち、本実施形態においては、ヒータステージ表面の材料及びステージ材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。多孔質材料２１４は、材料全体に微小な孔２０６が開いているため、後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を吸着させることができるという利点がある。このように、表面に多孔質材料２１４を使用していること以外は、図３０に示す第１５実施形態と構成が同一である。   Next, with reference to FIG. 34, a semiconductor device manufacturing apparatus according to a second embodiment of the present invention will be described. The semiconductor device manufacturing apparatus of the present embodiment has substantially the same structure as the semiconductor device manufacturing apparatus of FIG. 30, but only the surface structure of the heater stage 203 is different. That is, in the present embodiment, a porous material 214 such as a porous material using a fluorine resin such as a trifluorochloroethylene resin as a main component, or a porous material 214 such as a porous ceramic material is used as the heater stage surface material and the stage material. Is used. Since the porous material 214 has minute holes 206 in the entire material, there is an advantage that the semiconductor device 204 can be adsorbed without performing a process for forming a hole for vacuum adsorption later. As described above, the configuration is the same as that of the fifteenth embodiment shown in FIG. 30 except that the porous material 214 is used on the surface.

図３５は、本発明の第３実施形態に係る半導体装置の製造装置を示す図である。本実施形態は、図３０に示す半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置に、はんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なる。   FIG. 35 is a diagram showing a semiconductor device manufacturing apparatus according to the third embodiment of the present invention. This embodiment has substantially the same structure as the semiconductor device manufacturing apparatus shown in FIG. 30, except that the semiconductor device before assembly is an apparatus that can be assembled even when solder balls are mounted. .

具体的には、図３５に示すように本実施形態のヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げ用の孔としての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６は、はんだボール２１６の直径より大きくなるように、予め設計されて加工されている。   Specifically, as shown in FIG. 35, the minute holes 206 provided on the surface of the heater stage 203 of the present embodiment are not only used for vacuum suction but also for preventing the solder balls 216 from contacting the stage surface. It also serves as a escape hole. The micro hole 206 on the surface of the stage corresponding to the position where the solder ball 216 is disposed is designed and processed in advance so as to be larger than the diameter of the solder ball 216.

本第３実施形態の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に設けられた微小孔２０６が、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きくなるように加工されているところ以外は、図３０に示す第１実施形態の製造装置と同じ構造を有する。   By using the manufacturing apparatus of the third embodiment, the semiconductor device 204 on which the solder balls 216 are mounted can be assembled. 30 except that the micro holes 206 provided on the stage surface are processed so as to be larger than the diameter of the solder balls 216 only at the positions corresponding to the positions where the solder balls 216 are disposed. It has the same structure as the manufacturing apparatus of the embodiment.

図３６は、本発明の第４実施形態に係る半導体装置の製造装置を示す図である。本実施形態は、図３４に示す本発明の第２実施形態の半導体装置の製造装置とほぼ同じ構造であるが、組み立て前の半導体装置にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。   FIG. 36 is a diagram showing a semiconductor device manufacturing apparatus according to the fourth embodiment of the present invention. This embodiment has substantially the same structure as the semiconductor device manufacturing apparatus of the second embodiment of the present invention shown in FIG. 34, but can be assembled even when solder balls are mounted on the semiconductor device before assembly. Is different.

具体的には、図３６に示すように、ヒータステージ２０３の表面に使用されている多孔質材料２１４と半導体装置２０４に実装されているはんだボール２１６とが接触しないように、多孔質材料２１４の表面には、はんだボール２１６の直径よりも大きい孔が設けられている。   Specifically, as shown in FIG. 36, the porous material 214 is formed so that the porous material 214 used on the surface of the heater stage 203 does not contact the solder balls 216 mounted on the semiconductor device 204. A hole larger than the diameter of the solder ball 216 is provided on the surface.

この第４実施形態の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面に予めはんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図３４に示す本発明の第２実施形態の製造装置と同じ構造である。   By using the manufacturing apparatus according to the fourth embodiment, the semiconductor device 204 on which the solder balls 216 are mounted can be assembled. The manufacturing apparatus according to the second embodiment of the present invention shown in FIG. 34 except that a hole larger than the diameter of the solder ball 216 is provided only at a position corresponding to the position where the solder ball 216 is previously arranged on the stage surface. Is the same structure.

多孔質材料２１４がステージの側面にまである場合は、側面の孔が半導体装置２０４の吸着には不要であり、且つ吸着力を弱める原因となるので、側面には、例えば、耐熱性のあるシリコン樹脂、フッ素樹脂などを主成分とするシール又はカバー２１８が設けられていることが好ましい。   When the porous material 214 is located on the side surface of the stage, the holes on the side surface are not necessary for the adsorption of the semiconductor device 204 and cause the adsorption force to be weakened. It is preferable that a seal or cover 218 whose main component is resin, fluororesin, or the like is provided.

図３７は、本発明の第５実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、図３０に示す第１実施形態の製造装置と類似しているが、第１実施形態と異なり、ステージ装置２０３の真上から半導体装置２０４を加圧できる装置２１９を備えている。また、この加圧装置２１９が設けられているので、第１実施形態のようにステージ表面に半導体装置２０４を固定するための真空吸着用微小孔２０６が設けられていない。加圧装置２１９は、上下自由に動くことが可能となっており、ローラ２０５が半導体装置２０４が載置されているステージ２０３の表面上を移動する際に、ローラ２０５の動きを妨げないように、上方向へ逃げるようになっている。   FIG. 37 is a view showing a semiconductor device manufacturing apparatus according to the fifth embodiment of the present invention. The semiconductor device manufacturing apparatus of the present embodiment is similar to the manufacturing apparatus of the first embodiment shown in FIG. 30, but unlike the first embodiment, the semiconductor device 204 can be pressurized from directly above the stage device 203. A device 219 is provided. Further, since the pressurizing device 219 is provided, the vacuum suction microhole 206 for fixing the semiconductor device 204 to the stage surface is not provided as in the first embodiment. The pressure device 219 can move freely up and down, so that the movement of the roller 205 is not hindered when the roller 205 moves on the surface of the stage 203 on which the semiconductor device 204 is placed. , To escape upwards.

加圧装置２１９は、半導体装置２０４を固定する機能だけでなく、半導体装置２０４をローラで組み立てた後、半導体チップ２０１とインターポーザー基板２０２との間の密着不良を改善するためにも有効的な手段となる。そのため、図３８（ａ）に示すように、加圧装置２１９の材料自体、又は図３８（ｂ）に示すように、加圧装置２１９の表面を構成する材料には、シリコンゴム又はフッ素ゴム等の弾性を持った耐熱材料２０８を使用することが好ましい。   The pressure device 219 is effective not only for fixing the semiconductor device 204 but also for improving poor adhesion between the semiconductor chip 201 and the interposer substrate 202 after the semiconductor device 204 is assembled with rollers. It becomes a means. Therefore, as shown in FIG. 38 (a), the material itself of the pressurizing device 219, or the material constituting the surface of the pressurizing device 219 as shown in FIG. It is preferable to use a heat-resistant material 208 having the elasticity of

図３９は、本発明の第６実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、図３７に示す本発明の第５実施形態とほぼ同じ構造であるが、第５実施形態と異なり、ステージ２０３の表面に半導体装置２０４を真空吸着で固定するための微小孔２０６が設けられている点のみが異なっている。半導体装置２０４に使用される半導体チップ２０１が極薄（厚さ１００μｍ以下）になった場合、半導体チップ２０１の反りの影響で加圧装置２１９だけでは半導体装置２０４を十分に固定できず、組み立て途中でステージから離れてしまい、それが原因で半導体チップ２０１の外周部にクラックが入り易くなるという不具合がある。これを防止するためにステージ表面に真空吸着用の微小孔２０６を設けることは効果的である。   FIG. 39 shows a semiconductor device manufacturing apparatus according to the sixth embodiment of the present invention. The semiconductor device manufacturing apparatus of this embodiment has substantially the same structure as that of the fifth embodiment of the present invention shown in FIG. 37, but unlike the fifth embodiment, the semiconductor device 204 is fixed to the surface of the stage 203 by vacuum suction. The only difference is that a minute hole 206 is provided. When the semiconductor chip 201 used for the semiconductor device 204 is extremely thin (thickness of 100 μm or less), the semiconductor device 204 cannot be sufficiently fixed by the pressurizing device 219 alone due to the warp of the semiconductor chip 201, and the assembly is in progress. As a result, there is a problem that the outer periphery of the semiconductor chip 201 is easily cracked. In order to prevent this, it is effective to provide the vacuum holes 206 for vacuum suction on the stage surface.

図４０は、本発明の第７実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、図３７に示す本発明の第５実施形態とほぼほぼ同じ構造であるが、第５実施形態と異なり、ステージ２０３の表面の材料又はステージ２０３自体の材料に、例えば主成分に三フッ化塩化エチレン樹脂等のフッ素樹脂を使用した多孔質材料、又は多孔質セラミックス材料等の多孔質材料２１４を使用している。この多孔質材料２１４を用いることにより、図３９に示す本発明の第６実施形態と同様な効果が得られる。しかし、第６実施形態と異なり、ステージ装置２０３の表面全体に微小な孔２０６が開いているため、ステージ表面に後から真空吸着用の孔を開ける加工をしなくても半導体装置２０４を真空吸着させる強度を補強することができるという利点がある。   FIG. 40 is a diagram showing a semiconductor device manufacturing apparatus according to the seventh embodiment of the present invention. The semiconductor device manufacturing apparatus of this embodiment has substantially the same structure as that of the fifth embodiment of the present invention shown in FIG. 37, but unlike the fifth embodiment, the material of the surface of the stage 203 or the material of the stage 203 itself. In addition, for example, a porous material 214 using a fluororesin such as ethylene trifluoride chloride resin as a main component or a porous ceramic material such as a porous ceramic material is used. By using this porous material 214, an effect similar to that of the sixth embodiment of the present invention shown in FIG. 39 is obtained. However, unlike the sixth embodiment, since the minute holes 206 are opened on the entire surface of the stage device 203, the semiconductor device 204 can be vacuum-sucked without performing processing for making a vacuum suction hole on the stage surface later. There is an advantage that the strength can be reinforced.

図４１は、本発明の第８実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、図３９に示す本発明の第６実施形態の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。   FIG. 41 shows a semiconductor device manufacturing apparatus according to the eighth embodiment of the present invention. The semiconductor device manufacturing apparatus of the present embodiment has substantially the same structure as the semiconductor device manufacturing apparatus of the sixth embodiment of the present invention shown in FIG. 39, but solder balls are mounted on the semiconductor device 204 before assembly. The difference is that it is a device that can be assembled even if it is.

具体的には、図４１に示すように、ヒータステージ２０３の表面に設けられている微小な孔２０６が真空吸着の役割だけでなく、はんだボール２１６とステージ表面とを接触させないための逃げとしての役割も果たしている。はんだボール２１６が配置される位置に対応するステージ表面の微小孔２０６に関しては、はんだボール２１６の直径よりは大きくなるように、つまりはんだボール２１６の逃げ用の孔２１７となるように予め設計されて孔加工されている。   Specifically, as shown in FIG. 41, the minute holes 206 provided on the surface of the heater stage 203 not only serve as vacuum suction but also serve as escapes to prevent the solder balls 216 from contacting the stage surface. It also plays a role. The micro hole 206 on the surface of the stage corresponding to the position where the solder ball 216 is disposed is designed in advance so as to be larger than the diameter of the solder ball 216, that is, the escape hole 217 of the solder ball 216. It has been drilled.

この第８実施形態の製造装置を用いることにより、はんだボール２１６が実装されている半導体装置２０４の組み立ても可能となる。ステージ表面に設けられた微小孔２０６に関して、はんだボール２１６が配置される位置に対応するところだけ、はんだボール２１６が逃げられる孔２１７となっている点以外は、図３９に示す本発明の第６実施形態と同じ構造である。   By using the manufacturing apparatus of the eighth embodiment, it is possible to assemble the semiconductor device 204 on which the solder balls 216 are mounted. With respect to the minute hole 206 provided on the surface of the stage, the sixth embodiment of the present invention shown in FIG. The structure is the same as that of the embodiment.

図４２は、本発明の第９実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、図４０に示す本発明の第７実施形態の半導体装置の製造装置とほぼ同様な構造であるが、組み立て前の半導体装置２０４にはんだボールが実装されている場合でも組み立てが可能な装置となっている点が異なっている。   FIG. 42 is a view showing a semiconductor device manufacturing apparatus according to the ninth embodiment of the present invention. The semiconductor device manufacturing apparatus of the present embodiment has substantially the same structure as the semiconductor device manufacturing apparatus of the seventh embodiment of the present invention shown in FIG. 40, but solder balls are mounted on the semiconductor device 204 before assembly. The difference is that it is a device that can be assembled even if it is.

具体的には、図４２に示すように、ヒータステージ装置２０３の表面に用いられている多孔質材料２１４と、半導体装置２０４に実装されているはんだボール２１６とが接触しないように、はんだボール２１６の直径よりも大きい孔２１７が設けられている。   Specifically, as shown in FIG. 42, the solder balls 216 are prevented so that the porous material 214 used on the surface of the heater stage device 203 does not contact the solder balls 216 mounted on the semiconductor device 204. A hole 217 larger than the diameter is provided.

この第９実施形態の製造装置を使用することにより、はんだボール２１６が実装されている半導体装置２０４の組み立てが可能となる。ステージ表面におけるはんだボール２１６が配置される位置に対応する部分に、はんだボール２１６の直径よりも大きい孔が設けられている点以外は、図４０に示す本発明の第７実施形態と同じ構造である。   By using the manufacturing apparatus according to the ninth embodiment, the semiconductor device 204 on which the solder balls 216 are mounted can be assembled. The structure is the same as that of the seventh embodiment of the present invention shown in FIG. 40 except that a hole larger than the diameter of the solder ball 216 is provided in a portion corresponding to the position where the solder ball 216 is disposed on the stage surface. is there.

図４３は、本発明の第１０実施形態に係る半導体装置の製造装置におけるステージ装置表面の形状を示す図である。組み立て途中の半導体装置２０４は、例えば半導体チップ２０１とインターポーザー基板２０２とを導体バンプ２２１で接続した構造を有する。導体バンプ２２１がフェースダウンの形でステージ表面側を向いているので、ローラが半導体チップ２０１の裏面上を移動する際に、導体バンプ２２１がインターポーザー基板２０２又はステージ２０３の表面から応力を受けて、導体バンプ２２１と半導体チップ２０１の電極パッドとの接続箇所にクラックを生じさせてしまったり、電極パッドにクラックを生じさせるという不具合が発生する場合がある。これを防止するために、図４３に示す第２４実施形態の製造装置のステージ表面における導体バンプが位置する場所には、溝２２０が設けられている。半導体チップ２０１の電極パッドのレイアウトがセンターパッド配置ならば、溝２２０はステージの中心に、外周パッド配置ならば、ステージの外周部に溝２２０が設けられている。溝２２０があることで、半導体装置２０４を組み立てる際に、導体バンプが外力を受けることによる不具合を防止することができる。   FIG. 43 is a diagram showing the shape of the surface of the stage device in the semiconductor device manufacturing apparatus according to the tenth embodiment of the present invention. The semiconductor device 204 being assembled has a structure in which, for example, the semiconductor chip 201 and the interposer substrate 202 are connected by the conductor bumps 221. Since the conductor bump 221 faces the stage surface side in a face-down manner, the conductor bump 221 receives stress from the surface of the interposer substrate 202 or the stage 203 when the roller moves on the back surface of the semiconductor chip 201. There may be a problem that a crack is generated at a connection portion between the conductor bump 221 and the electrode pad of the semiconductor chip 201 or a crack is generated in the electrode pad. In order to prevent this, a groove 220 is provided at a position where the conductor bump is located on the stage surface of the manufacturing apparatus of the twenty-fourth embodiment shown in FIG. If the electrode pad layout of the semiconductor chip 201 is a center pad arrangement, the groove 220 is provided in the center of the stage, and if the outer peripheral pad arrangement is provided, the groove 220 is provided in the outer periphery of the stage. Due to the presence of the groove 220, it is possible to prevent a problem caused by the conductor bump receiving an external force when the semiconductor device 204 is assembled.

図４４は、本発明の第１１実施形態に係る半導体装置の製造装置におけるステージ装置の表面状態を示す図である。ステージ表面の形状は薄い銅若しくはアルミニウム又はその合金又はステンレス鋼等の金属薄板、又はテフロン（登録商標）等の弾性のある耐熱材料２２２を使用して、予め数μｍ〜１０μｍ程の凸形状に加工されており、インターポーザー基板２０２上をローラ２０５が移動する際に、上からローラによって半導体装置２０４を加圧することにより、ステージ２０３の表面形状が平坦に変化するようになっている。このように表面形状を変化させることは、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在する微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。   FIG. 44 is a view showing the surface state of the stage device in the semiconductor device manufacturing apparatus according to the eleventh embodiment of the present invention. The shape of the stage surface is processed into a convex shape of several μm to 10 μm in advance using thin copper or aluminum, an alloy thereof, a thin metal plate such as stainless steel, or an elastic heat resistant material 222 such as Teflon (registered trademark). Thus, when the roller 205 moves on the interposer substrate 202, the surface shape of the stage 203 changes flatly by pressing the semiconductor device 204 from above with the roller. Changing the surface shape in this way can reduce the adhesion failure by extruding the minute air present in the adhesion failure location to the outside when the adhesion failure location originally exists between the semiconductor chip 201 and the interposer substrate 202. It is effective to improve.

図４５は、本発明の第１２実施形態に係る半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。ステージ表面を構成する材料には、Ｃｒ−Ｎｉ−Ｔｉ合金、Ｃｏ−Ｎｉ−Ａｌ合金、Ｎｉ−Ｍｎ−Ｇａ合金、Ｎｉ−Ｍｎ−Ａｌ合金等の形状記憶材料を使用しており、常温での形状を予め数μｍ〜１０μｍ程の凸形状としておき、インターポーザー基板２０２上をローラ２０５が加熱しながら移動する際に、ローラ２０５による加熱によって形状記憶材料２２３が加熱され、予め記憶されていた平坦の形状に戻るようになっている。   FIG. 45 is a view showing another surface state of the stage device in the semiconductor device manufacturing apparatus according to the twelfth embodiment of the present invention. The material constituting the stage surface uses a shape memory material such as Cr—Ni—Ti alloy, Co—Ni—Al alloy, Ni—Mn—Ga alloy, Ni—Mn—Al alloy, etc. The shape is set to a convex shape of about several μm to 10 μm in advance, and when the roller 205 moves while being heated on the interposer substrate 202, the shape memory material 223 is heated by the heating by the roller 205, and the previously stored flatness It is designed to return to the shape.

このように表面形状を変化させることは、本発明の第１１実施形態と同様で、元々半導体チップ２０１とインターポーザー基板２０２との間に密着不良箇所があるときに、密着不良箇所に存在していた微小な空気を外部に押し出して、密着不良を改善させるのに効果的である。   Changing the surface shape in this way is the same as in the eleventh embodiment of the present invention, and originally exists in the poorly contacted part when there is a poorly contacted part between the semiconductor chip 201 and the interposer substrate 202. It is effective to push out minute air to the outside and improve poor adhesion.

図４６は、本発明の第１３実施形態に係る半導体装置の製造装置を示す図である。本実施形態の半導体装置の製造装置は、第１５乃至２６実施形態とほぼ同じ構造であるが、半導体装置２０４を加熱する装置として、ヒータステージ及びローラの他に、赤外線ヒーター２２４を備えている点が異なっている。赤外線ヒーター２２４は、半導体装置２０４の組み立て途中において、特にインターポーザー基板２０２をローラ２０５と接触する前に予め加熱しておくことができるという効果がある。赤外線ヒーター２２４によって、予めインターポーザー基板２０２を十分に加熱しておくことで、インターポーザー基板２０２と半導体チップ２０１との密着力を高め、密着不良を解消することができるという効果がある。   FIG. 46 shows a semiconductor device manufacturing apparatus according to the thirteenth embodiment of the present invention. The semiconductor device manufacturing apparatus of the present embodiment has substantially the same structure as that of the fifteenth to twenty-sixth embodiments, but includes an infrared heater 224 as a device for heating the semiconductor device 204 in addition to a heater stage and a roller. Is different. The infrared heater 224 has an effect that the interposer substrate 202 can be heated in advance during the assembly of the semiconductor device 204 and before the interposer substrate 202 comes into contact with the roller 205. By sufficiently heating the interposer substrate 202 with the infrared heater 224 in advance, there is an effect that the adhesion force between the interposer substrate 202 and the semiconductor chip 201 can be increased and the adhesion failure can be eliminated.

本発明の実施形態の製造装置で製造することができる第１の半導体装置を示す断面図である。It is sectional drawing which shows the 1st semiconductor device which can be manufactured with the manufacturing apparatus of embodiment of this invention. （ａ）、（ｂ）は第１の半導体装置の製造工程を示す断面図である。(A), (b) is sectional drawing which shows the manufacturing process of a 1st semiconductor device. 図２に続く製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing step that follows FIG. 2. 図３に続く製造工程を示す断面図である。FIG. 4 is a cross-sectional view showing a manufacturing process subsequent to FIG. 3. （ａ）、（ｂ）は図４に続く製造工程を示す断面図である。(A), (b) is sectional drawing which shows the manufacturing process following FIG. （ａ）、（ｂ）は第１の半導体装置の別の製造工程を示す断面図である。(A), (b) is sectional drawing which shows another manufacturing process of the 1st semiconductor device. （ａ）、（ｂ）は図６に続く製造工程を示す断面図である。(A), (b) is sectional drawing which shows the manufacturing process following FIG. （ａ）乃至（ｃ）は図７に続く製造工程を示す断面図である。(A) thru | or (c) are sectional drawings which show the manufacturing process following FIG. 第２の半導体装置を示す断面図である。It is sectional drawing which shows a 2nd semiconductor device. 第３の半導体装置を示す断面図である。It is sectional drawing which shows a 3rd semiconductor device. 第４の半導体装置を示す断面図である。It is sectional drawing which shows a 4th semiconductor device. 第５の半導体装置を示す断面図である。It is sectional drawing which shows a 5th semiconductor device. （ａ）乃至（ｃ）は第５の半導体装置の製造工程を示す断面図である。(A) thru | or (c) are sectional drawings which show the manufacturing process of a 5th semiconductor device. 図１３に続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. 図１４に続く製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process following FIG. （ａ）、（ｂ）は図１５に続く製造工程を示す断面図である。(A), (b) is sectional drawing which shows the manufacturing process following FIG. 第６の半導体装置を示す断面図である。It is sectional drawing which shows a 6th semiconductor device. 第７の半導体装置を示す断面図である。It is sectional drawing which shows a 7th semiconductor device. 第８の半導体装置を示す断面図である。It is sectional drawing which shows the 8th semiconductor device. （ａ）、（ｂ）は第９の半導体装置を示す断面図である。(A), (b) is sectional drawing which shows the 9th semiconductor device. 第９の半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a 9th semiconductor device. 図２１に続く製造工程を示す断面図である。FIG. 22 is a cross-sectional view showing a manufacturing step that follows FIG. 21; （ａ）乃至（ｃ）は図２２に続く製造工程を示す断面図である。(A) thru | or (c) is sectional drawing which shows the manufacturing process following FIG. （ａ）、（ｂ）は第９の半導体装置の別の製造工程を示す断面図である。(A), (b) is sectional drawing which shows another manufacturing process of the 9th semiconductor device. 第１０の半導体装置を示す断面図である。It is sectional drawing which shows a 10th semiconductor device. 第１１の半導体装置を示す断面図である。It is sectional drawing which shows the 11th semiconductor device. 第１２の半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of a 12th semiconductor device. 第１３の半導体装置を示す断面図である。It is sectional drawing which shows a 13th semiconductor device. 第１４の半導体装置を示す断面図である。It is sectional drawing which shows a 14th semiconductor device. 本発明の第１実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置の製造装置におけるローラを説明する図である。It is a figure explaining the roller in the manufacturing apparatus of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置の製造装置におけるローラの加圧装置を説明する図である。It is a figure explaining the pressure apparatus of the roller in the manufacturing apparatus of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置の製造装置におけるローラの加圧装置を説明する図である。It is a figure explaining the pressure apparatus of the roller in the manufacturing apparatus of the semiconductor device which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 2nd Embodiment of this invention. （ａ）、（ｂ）は本発明の第３実施形態に係る半導体装置の製造装置を示す図である。(A), (b) is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 3rd Embodiment of this invention. （ａ）、（ｂ）は本発明の第４実施形態に係る半導体装置の製造装置を示す図である。(A), (b) is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 5th Embodiment of this invention. （ａ）、（ｂ）は加圧装置を構成する材料について説明する図である。(A), (b) is a figure explaining the material which comprises a pressurization apparatus. 本発明の第６実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 7th Embodiment of this invention. （ａ）、（ｂ）は本発明の第８実施形態に係る半導体装置の製造装置を示す図である。(A), (b) is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 8th Embodiment of this invention. （ａ）、（ｂ）は本発明の第９実施形態に係る半導体装置の製造装置を示す図である。(A), (b) is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 9th Embodiment of this invention. （ａ）、（ｂ）は本発明の第１０実施形態に係る半導体装置の製造装置におけるステージ装置の表面形状を示す図である。(A), (b) is a figure which shows the surface shape of the stage apparatus in the manufacturing apparatus of the semiconductor device which concerns on 10th Embodiment of this invention. （ａ）、（ｂ）は本発明の第１１実施形態に係る半導体装置の製造装置におけるステージ装置の表面状態を示す図である。(A), (b) is a figure which shows the surface state of the stage apparatus in the manufacturing apparatus of the semiconductor device which concerns on 11th Embodiment of this invention. （ａ）、（ｂ）は本発明の第１２実施形態に係る半導体装置の製造装置におけるステージ装置の他の表面状態を示す図である。(A), (b) is a figure which shows the other surface state of the stage apparatus in the manufacturing apparatus of the semiconductor device which concerns on 12th Embodiment of this invention. 本発明の第１３実施形態に係る半導体装置の製造装置を示す図である。It is a figure which shows the manufacturing apparatus of the semiconductor device which concerns on 13th Embodiment of this invention. 第１の従来技術による半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device by 1st prior art. 第１の従来技術による３次元半導体装置を示す断面図である。It is sectional drawing which shows the three-dimensional semiconductor device by 1st prior art. 第１の従来技術による３次元半導体装置の２次実装工程を示す断面図である。It is sectional drawing which shows the secondary mounting process of the three-dimensional semiconductor device by 1st prior art. 図４９に続く実装工程を示す断面図である。FIG. 50 is a cross-sectional view showing a mounting process following FIG. 49. 第２の従来技術による半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device by a 2nd prior art. 第２の従来技術による３次元半導体装置を示す断面図である。It is sectional drawing which shows the three-dimensional semiconductor device by a 2nd prior art. 第２の従来技術による３次元半導体装置の２次実装工程を示す断面図である。It is sectional drawing which shows the secondary mounting process of the three-dimensional semiconductor device by 2nd prior art. 図５３に続く実装工程を示す断面図である。FIG. 54 is a cross-sectional view showing a mounting process following FIG. 53.

符号の説明Explanation of symbols

１，１０１；半導体チップ
２；熱可塑性樹脂
３，１０９；絶縁性樹脂
４，１０３；導電体
５，１０４；電極パッド
６；平板
８，１０７；はんだバンプ
９，１１１；マザーボード基板
１０，１０５；配線パターン
１１；フレキシブルインターポーザー基板
１２；接着剤
１３；接着部
１４；仮接着剤
１５；ヒーター
１６；材料固定用治具
１７；ローラ
１８；非粘着剤
１９；マスク
２０；プラズマ
１０２；インターポーザー基板
１０６；フレキシブルインターポーザー基板
１０８；アンダーフィル樹脂
１１０；絶縁フィルム
１１２；熱可塑性絶縁樹脂
２０１；半導体チップ
２０２；インターポーザー基板
２０３；ヒータステージ
２０４；半導体装置
２０５；ローラ
２０６；微細孔
２０７；発熱体
２０８；高耐熱、弾性材料
２０９；アーム
２１０；ばね
２１１；支持体
２１２；電動シリンダー
２１３；アクチュエータ
２１４；多孔質材料
２１５；真空引き
２１６；はんだボール
２１７；はんだボールの逃げ孔
２１８；多孔質孔ふさぎ用カバー
２１９；加圧装置
２２０；溝
２２１；導体バンプ
２２２；凸形状の金属薄板、または弾性のある耐熱材料
２２３；形状記憶材料
２２４；赤外線ヒーター
２２５；赤外線 1, 101; Semiconductor chip 2; Thermoplastic resin 3, 109; Insulating resin 4, 103; Conductor 5, 104; Electrode pad 6; Flat plate 8, 107; Solder bump 9, 111; Flexible interposer substrate 12; Adhesive 13; Adhesive portion 14; Temporary adhesive 15; Heater 16; Material fixing jig 17; Roller 18; Non-adhesive 19; Mask 20; Flexible interposer substrate 108; Underfill resin 110; Insulating film 112; Thermoplastic insulating resin 201; Semiconductor chip 202; Interposer substrate 203; Heater stage 204; Semiconductor device 205; Roller 206; Micro hole 207; High heat resistance, elastic material 209; arm 210; 211; Support 212; Electric cylinder 213; Actuator 214; Porous material 215; Vacuum 216; Solder ball 217; Solder ball relief hole 218; Porous hole blocking cover 219; Pressurizer 220; Groove 221; Bump 222; convex metal thin plate or elastic heat-resistant material 223; shape memory material 224; infrared heater 225; infrared

Claims (19)

表面上に半導体装置を載置するステージと、前記ステージ上の半導体装置の表面を加圧しながら前記ステージ上を移動できるローラと、を有し、前記ステージには、その表面に微小孔が設けられていてこの微小孔を介して真空吸引することにより前記半導体装置を真空吸着によって固定できると共に、前記ステージ及び前記ローラにはいずれもその加熱部材が設けられていることを特徴とする半導体装置の製造装置。 A stage for mounting the semiconductor device on the surface; and a roller capable of moving on the stage while pressurizing the surface of the semiconductor device on the stage. The stage has a microhole on the surface. The semiconductor device can be fixed by vacuum suction by vacuum suction through the minute holes, and the stage and the roller are both provided with heating members. apparatus. ステージ表面の材料として多孔質材料が使用されていることを特徴とする請求項１に記載の半導体装置の製造装置。 2. The semiconductor device manufacturing apparatus according to claim 1, wherein a porous material is used as a material for the stage surface. ステージ表面の微小な孔は、前記半導体装置を真空吸着するために使用されると共に、はんだボールが実装されている半導体装置を組み立てる際に、はんだボールとステージ表面とを接触させないための逃げ用の孔としても機能することを特徴とする請求項１に記載の半導体装置の製造装置。 The minute holes on the stage surface are used for vacuum-adsorbing the semiconductor device, and are used to prevent the solder ball from contacting the stage surface when assembling the semiconductor device on which the solder ball is mounted. The semiconductor device manufacturing apparatus according to claim 1, wherein the apparatus also functions as a hole. 前記多孔質材料の微小孔以外に、はんだボール逃げ用の孔が設けられていることを特徴とする請求項２に記載の半導体装置の製造装置。 3. The apparatus for manufacturing a semiconductor device according to claim 2, wherein a hole for escaping a solder ball is provided in addition to the minute hole of the porous material. 表面上に半導体装置を載置するステージと、前記ステージ上の半導体装置の表面を加圧しながら前記ステージ上を移動できるローラと、下降して前記半導体装置の上から加圧して半導体装置をステージに固定すると共に、上昇して前記ローラの動きを妨げないように配置された加圧装置とを有し、前記ステージ及び前記ローラにはいずれもその加熱部材が設けられていることを特徴とする半導体装置の製造装置。 A stage for mounting the semiconductor device on the surface; a roller capable of moving on the stage while pressurizing the surface of the semiconductor device on the stage; And a pressing device disposed so as not to hinder the movement of the roller while being fixed, and the stage and the roller are each provided with a heating member. Equipment manufacturing equipment. 前記加圧装置を構成する材料の少なくとも表面が弾性を有する耐熱材料であることを特徴とする請求項５に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 5, wherein at least a surface of a material constituting the pressurizing device is a heat-resistant material having elasticity. 前記ステージの表面に微小な孔が設けられ、この孔を介して前記半導体装置を真空吸着することを特徴とする請求項５又は６に記載の半導体装置の製造装置。 7. The semiconductor device manufacturing apparatus according to claim 5, wherein a minute hole is provided on the surface of the stage, and the semiconductor device is vacuum-sucked through the hole. 前記ステージの表面に多孔質材料が使用されていることを特徴とする請求項７に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 7, wherein a porous material is used on a surface of the stage. ステージ表面の微小な孔は、前記半導体装置を真空吸着するために使用されると共に、はんだボールが実装されている半導体装置を組み立てる際に、はんだボールとステージ表面とを接触させないための逃げ用の孔としても機能することを特徴とする請求項７に記載の半導体装置の製造装置。 The minute holes on the stage surface are used for vacuum-adsorbing the semiconductor device, and are used to prevent the solder ball from contacting the stage surface when assembling the semiconductor device on which the solder ball is mounted. The semiconductor device manufacturing apparatus according to claim 7, wherein the apparatus also functions as a hole. ステージの表面に多孔質材料の微小孔以外に、はんだボールが実装されている半導体装置を組み立てる際にはんだボールとステージ表面とを接触させないようにするための逃げ用の孔を備えていることを特徴とする請求項８に記載の半導体装置の製造装置。 In addition to the micro-holes in the porous material on the surface of the stage, there must be escape holes to prevent the solder balls from contacting the stage surface when assembling the semiconductor device on which the solder balls are mounted. The semiconductor device manufacturing apparatus according to claim 8, wherein the apparatus is a semiconductor device manufacturing apparatus. 加圧力を付加するために、前記ローラを支持するアームに弾性体が連結されていることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造装置。 11. The apparatus for manufacturing a semiconductor device according to claim 1, wherein an elastic body is connected to an arm that supports the roller in order to apply a pressing force. ローラを支持するアームに弾性体を連結し、更に伸縮可能なアクチュエータを連結させることによって前記弾性体の圧縮量を可変とすることにより、ローラによる加圧の強度を制御できるようにしたことを特徴とする請求項１１に記載の半導体装置の製造装置。 The strength of the pressure applied by the roller can be controlled by connecting an elastic body to an arm that supports the roller, and further connecting an elastic actuator to make the amount of compression of the elastic body variable. An apparatus for manufacturing a semiconductor device according to claim 11. 前記ローラに使用される材料が弾性を有する耐熱材料であることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 1, wherein a material used for the roller is a heat-resistant material having elasticity. ステージ装置の表面に非粘着性を付加する加工が施してあることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 1, wherein the surface of the stage device is subjected to a process for adding non-adhesiveness. ステージの中心部又は最外周部に溝が設けられていることを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置の製造装置。 The semiconductor device manufacturing apparatus according to claim 1, wherein a groove is provided in a center portion or an outermost peripheral portion of the stage. ステージ表面の形状が凸形状を有し、加圧すると表面形状が平坦になるような弾性装置を備えていることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置の製造装置。 16. The method of manufacturing a semiconductor device according to claim 1, further comprising an elastic device having a convex shape on the surface of the stage and flattened when pressed. apparatus. ステージ表面の材料が形状記憶材料であり、加熱前は表面形状が凸形状であるが、ローラの加熱によって平坦になる装置を備えていることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置の製造装置。 The stage surface material is a shape memory material, and the surface shape is a convex shape before heating, but the apparatus has a device for flattening by heating the roller. The manufacturing apparatus of the semiconductor device as described in 2. above. 加熱部材として、ステージ、ローラ以外に、非接触で加熱できる赤外線ヒーター装置を備えていることを特徴とする請求項１乃至１７のいずれか１項に記載の半導体装置の製造装置。 The apparatus for manufacturing a semiconductor device according to claim 1, further comprising an infrared heater device capable of heating in a non-contact manner in addition to the stage and the roller as the heating member. その製造プロセス中に半導体チップ、インターポーザー基板に接触するローラの位置に応じて、ローラの動作速度、動作パターン、加圧強度、加熱温度を設定して可変に制御できる制御装置を備えていることを特徴とする請求項１乃至１８のいずれか１項に記載の半導体装置の製造装置。 A control device that can be variably controlled by setting the operation speed, operation pattern, pressure intensity, and heating temperature of the roller according to the position of the roller that contacts the semiconductor chip and interposer substrate during the manufacturing process. The apparatus for manufacturing a semiconductor device according to claim 1, wherein:
JP2006246088A 2002-08-30 2006-09-11 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Expired - Fee Related JP4710768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006246088A JP4710768B2 (en) 2002-08-30 2006-09-11 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002255530 2002-08-30
JP2002255530 2002-08-30
JP2006246088A JP4710768B2 (en) 2002-08-30 2006-09-11 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002331411A Division JP4085788B2 (en) 2002-08-30 2002-11-14 SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRONIC DEVICE

Publications (3)

Publication Number Publication Date
JP2007019535A true JP2007019535A (en) 2007-01-25
JP2007019535A5 JP2007019535A5 (en) 2009-02-12
JP4710768B2 JP4710768B2 (en) 2011-06-29

Family

ID=37756347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006246088A Expired - Fee Related JP4710768B2 (en) 2002-08-30 2006-09-11 Semiconductor device manufacturing apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4710768B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220945A (en) * 1983-05-31 1984-12-12 Sony Corp Method of sticking semiconductor substrate
JPH0199216A (en) * 1987-10-13 1989-04-18 Fujitsu Ltd Manufacture of semiconductor device
JPH03206636A (en) * 1990-01-08 1991-09-10 Nec Corp Bonding apparatus
JPH08335663A (en) * 1995-06-08 1996-12-17 Sony Corp Semiconductor device and manufacture of semiconductor device
JPH0922976A (en) * 1995-07-05 1997-01-21 Shinko Electric Ind Co Ltd Semiconductor device
JP2002164305A (en) * 2000-11-24 2002-06-07 Sharp Corp Pick-up device of semiconductor chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220945A (en) * 1983-05-31 1984-12-12 Sony Corp Method of sticking semiconductor substrate
JPH0199216A (en) * 1987-10-13 1989-04-18 Fujitsu Ltd Manufacture of semiconductor device
JPH03206636A (en) * 1990-01-08 1991-09-10 Nec Corp Bonding apparatus
JPH08335663A (en) * 1995-06-08 1996-12-17 Sony Corp Semiconductor device and manufacture of semiconductor device
JPH0922976A (en) * 1995-07-05 1997-01-21 Shinko Electric Ind Co Ltd Semiconductor device
JP2002164305A (en) * 2000-11-24 2002-06-07 Sharp Corp Pick-up device of semiconductor chip

Also Published As

Publication number Publication date
JP4710768B2 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4085788B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRONIC DEVICE
US8748229B2 (en) Manufacturing method including deformation of supporting board to accommodate semiconductor device
US6730541B2 (en) Wafer-scale assembly of chip-size packages
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
JP5208205B2 (en) Flip chip mounting method, flip chip mounting apparatus, and tool protection sheet used therefor
JP2833326B2 (en) Electronic component mounted connector and method of manufacturing the same
JP4450113B2 (en) Semiconductor device and manufacturing method thereof
US8053284B2 (en) Method and package for circuit chip packaging
US6432744B1 (en) Wafer-scale assembly of chip-size packages
TWI447882B (en) Interconnect structure including hybrid frame panel
US6559388B1 (en) Strain relief for substrates having a low coefficient of thermal expansion
JP4710768B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US6797530B2 (en) Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
JPS6114798A (en) Method of forming solder mutual connection
JP2002231765A (en) Semiconductor device
JP2010103270A (en) Semiconductor device and manufacturing method thereof
JP2009218621A (en) Method of manufacturing semiconductor integrated circuit device
JP2006013553A (en) Semiconductor ic device
JP2011187699A (en) Semiconductor device and method of manufacturing the same
JP2003037210A (en) Semiconductor device and method of manufacturing the same
JPH11145345A (en) Semiconductor device and its manufacture
JP2001176925A (en) Semiconductor device
TWI661518B (en) Method for bonding electric element

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

LAPS Cancellation because of no payment of annual fees