JP2007019197A - Wiring board, underfill method and semiconductor device - Google Patents

Wiring board, underfill method and semiconductor device Download PDF

Info

Publication number
JP2007019197A
JP2007019197A JP2005198192A JP2005198192A JP2007019197A JP 2007019197 A JP2007019197 A JP 2007019197A JP 2005198192 A JP2005198192 A JP 2005198192A JP 2005198192 A JP2005198192 A JP 2005198192A JP 2007019197 A JP2007019197 A JP 2007019197A
Authority
JP
Japan
Prior art keywords
semiconductor chip
underfill
resin
opening
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005198192A
Other languages
Japanese (ja)
Inventor
Kazuhiko Kobayashi
一彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2005198192A priority Critical patent/JP2007019197A/en
Publication of JP2007019197A publication Critical patent/JP2007019197A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board which can easily be subjected to underfill at the time of loading a semiconductor chip where a bump is formed with high density by flip chip connection. <P>SOLUTION: The wiring board 10 loading the semiconductor chip 20 by flip chip connection is provided with a vent 16 where one opening 16a and the other opening 16b are opened inside and outside the loading region of the semiconductor chip 20, and one opening 16a and the other opening 16b are communicated by a communication path 16c installed by making it pass through the board 10. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体チップをフリップチップ接続によって実装する配線基板、およびこの配線基板に搭載した半導体チップをアンダーフィルする方法ならびに、基板に半導体チップを搭載してアンダーフィルした半導体装置に関する。   The present invention relates to a wiring board on which a semiconductor chip is mounted by flip-chip connection, a method for underfilling a semiconductor chip mounted on the wiring board, and a semiconductor device in which the semiconductor chip is mounted on the substrate and underfilled.

フリップチップ接続による実装方法においては、基板に半導体チップをフリップチップ接続した後、半導体チップと基板との隙間部分（アンダーフィル部）に樹脂を充填し、半導体チップを基板に一体的に接合する操作（アンダーフィル）が行われる。アンダーフィル樹脂は半導体チップと基板との接合部を封止して保護する作用と、半導体チップと基板との間で生じる熱応力を緩和して半導体チップを確実に基板に搭載する作用を有する。   In the mounting method by flip-chip connection, after the semiconductor chip is flip-chip connected to the substrate, the gap portion (underfill portion) between the semiconductor chip and the substrate is filled with resin, and the semiconductor chip is integrally bonded to the substrate. (Underfill) is performed. The underfill resin has an action of sealing and protecting a joint portion between the semiconductor chip and the substrate, and an action of securely mounting the semiconductor chip on the substrate by relaxing the thermal stress generated between the semiconductor chip and the substrate.

半導体チップを基板にフリップチップ接続した後にアンダーフィルする場合は、ディスペンサを用いて半導体チップと基板との隙間部分にアンダーフィル樹脂を注入するのであるが、半導体チップが多ピンとなり電極パッドの配置間隔が狭くなるとともに、アンダーフィル部に樹脂を注入する操作が難しくなってきた。すなわち、アンダーフィル部が狭間隔になるためにアンダーフィル部に樹脂が入り難く、アンダーフィル部を完全に樹脂によって充填するまでに時間がかかり、アンダーフィル部への樹脂の注入時間を短縮させるために、たとえばアンダーフィル部の四辺から樹脂を注入させるようにすると、アンダーフィル部の中央にエアが残ってアンダーフィル部にボイドが生じてしまうといった問題がある。   When underfilling a semiconductor chip after flip-chip connection to the substrate, the underfill resin is injected into the gap between the semiconductor chip and the substrate using a dispenser. However, the operation of injecting resin into the underfill portion has become difficult. In other words, because the underfill portion is narrow, it is difficult for the resin to enter the underfill portion, and it takes time to completely fill the underfill portion with the resin, thereby shortening the time for injecting the resin into the underfill portion. In addition, for example, if resin is injected from the four sides of the underfill portion, there is a problem that air remains in the center of the underfill portion and voids are generated in the underfill portion.

特許文献１に開示されているアンダーフィル方法は、基板の半導体チップ搭載部の中央部に基板を貫通する通気孔を設け、アンダーフィル部の四辺からアンダーフィル樹脂を注入した際にアンダーフィル部の中央に残るエアを通気孔から排出させることによってアンダーフィル部にエアがトラップされることを防止するものである。また、特許文献２では、モールド金型を用いて樹脂モールドする方法を利用して、アンダーフィル部に強制的に樹脂を充填させるとともに、半導体チップを搭載する基板に排気孔を設けてアンダーフィル部を基板側から排気して樹脂モールドしている。
特開平９−１７２０３５号公報 特開２００１−２６７３４５号公報 The underfill method disclosed in Patent Document 1 is provided with a vent hole penetrating the substrate at the center of the semiconductor chip mounting portion of the substrate, and when the underfill resin is injected from the four sides of the underfill portion, By discharging the air remaining in the center from the vent hole, the air is prevented from being trapped in the underfill portion. Further, in Patent Document 2, a method of resin molding using a mold is used to forcibly fill the underfill part with resin, and an exhaust hole is provided in the substrate on which the semiconductor chip is mounted to provide the underfill part. Is exhausted from the substrate side and resin molded.
Japanese Patent Laid-Open No. 9-172035 JP 2001-267345 A

半導体チップを搭載する基板に通気孔を設けて、通気孔からアンダーフィル部を排気しながらアンダーフィルする方法は、アンダーフィル部にボイドを生じさせずにアンダーフィルする方法として有効であり、また、通気孔からアンダーフィル部を排気してアンダーフィル部を負圧にしながらアンダーフィルする方法も、より短時間にアンダーフィルすることができる点で有効である。樹脂モールド金型を用いて、アンダーフィル部に強制的に樹脂を充填してアンダーフィルする方法も同様である。   A method of providing a vent hole in a substrate on which a semiconductor chip is mounted and exhausting the underfill portion from the vent hole is effective as a method of underfilling without generating a void in the underfill portion. The method of underfilling while exhausting the underfill portion from the vent hole and setting the underfill portion to a negative pressure is also effective in that the underfill can be performed in a shorter time. The method of forcibly filling the underfill portion with resin by using a resin mold is the same.

しかしながら、基板に通気孔を形成する方法は、基板の実装面側での外部接続端子の配置や、基板の内部パターンの配置を制約することになるため、製品によってはそのような通気孔を形成することができず、必ずしも的確なアンダーフィルができるとは限らないという問題がある。
本発明は、これらの課題を解決すべくなされたものであり、バンプが高密度に形成されてアンダーフィルが困難な製品であっても、容易にアンダーフィルすることができ、かつ半導体チップを搭載する基板の配線パターン等の構成が制約を受けることがない配線基板およびこの配線基板を用いたアンダーフィル方法並びに半導体装置を提供することを目的とする。 However, the method of forming a vent hole in the board restricts the arrangement of the external connection terminals on the mounting surface side of the board and the arrangement of the internal pattern of the board. Therefore, depending on the product, such a vent hole is formed. However, there is a problem that accurate underfill is not always possible.
The present invention has been made to solve these problems, and even a product in which bumps are formed at a high density and difficult to underfill can be easily underfilled, and a semiconductor chip is mounted. It is an object of the present invention to provide a wiring board, an underfill method using the wiring board, and a semiconductor device in which the configuration of the wiring pattern or the like of the board is not restricted.

本発明は、上記目的を達成するため次の構成を備える。
すなわち、フリップチップ接続により半導体チップを搭載する配線基板であって、前記半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられていることを特徴とする。 The present invention has the following configuration in order to achieve the above object.
That is, a wiring board on which a semiconductor chip is mounted by flip-chip connection, wherein one opening and the other opening are opened inside and outside the mounting area of the semiconductor chip, and the one opening and the other opening A vent hole is provided in which the opening communicates with a communication channel provided through the inside of the substrate.

また、前記半導体チップの搭載領域内に設けられた一方の開口部に、複数の連通流路が連通して設けられていることにより、アンダーフィル部に滞留するエアを効率的に排出させてアンダーフィルすることができる。
また、前記一方の開口部が、前記半導体チップの搭載領域の中央に配置されていることにより、エアが滞留しやすい半導体チップの搭載領域の中央付近から効果的にエアを排出させてアンダーフィルすることができる。
また、前記配線基板の前記半導体チップが搭載される面がソルダーレジスト膜によって被覆され、前記連通流路が、前記ソルダーレジスト膜の膜厚内に、基板の表面に沿ってトンネル状に形成されていることを特徴とする。 In addition, a plurality of communication flow paths are provided in one opening provided in the semiconductor chip mounting area so that the air staying in the underfill portion can be efficiently discharged to underflow. You can fill.
Further, since the one opening is arranged at the center of the semiconductor chip mounting area, air is effectively discharged from the vicinity of the center of the semiconductor chip mounting area where air is likely to stay to underfill. be able to.
Further, a surface of the wiring substrate on which the semiconductor chip is mounted is covered with a solder resist film, and the communication channel is formed in a tunnel shape along the surface of the substrate within the thickness of the solder resist film. It is characterized by being.

また、半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、ディスペンス方法によりアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、前記配線基板にフリップチップ接続された前記半導体チップの、前記通気孔が配された側とは反対側の辺にアンダーフィル樹脂を供給し、前記アンダーフィル部に滞留するエアを前記通気孔から排出させて前記アンダーフィル部にアンダーフィル樹脂を充填することを特徴とする。   In addition, one opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with a flow path, and then the underfill resin is filled in the underfill portion by a dispensing method, the flip-chip connection is made to the wiring board. In addition, an underfill resin is supplied to the side of the semiconductor chip opposite to the side on which the vent hole is disposed, and air staying in the underfill portion is discharged from the vent hole to cause the underfill portion to underflow. It is characterized by filling with a fill resin.

また、半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、樹脂モールド方法により半導体チップを樹脂モールドするとともにアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、前記配線基板に前記半導体チップがフリップチップ接続された被成形品に樹脂を供給し、前記被成形品を金型により樹脂とともにクランプして前記半導体チップを樹脂モールドするとともに、前記アンダーフィル部に滞留するエアをキャビティ外へ排出させて前記アンダーフィル部に樹脂を充填することを特徴とする。
また、半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、樹脂モールド方法により半導体チップを樹脂モールドするとともにアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、前記配線基板に前記半導体チップがフリップチップ接続された被成形品を金型によりクランプし、ポットからキャビティに樹脂を圧送して前記半導体チップを樹脂モールドするとともに、前記アンダーフィル部に滞留するエアを前記通気孔から排出させて前記アンダーフィル部に樹脂を充填することを特徴とする。 In addition, one opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with a flow path, and then the semiconductor chip is resin-molded by a resin molding method and an underfill resin is filled in an underfill portion. Resin is supplied to a molded product in which the semiconductor chip is flip-chip connected to the wiring board, the molded product is clamped with a resin by a mold to mold the semiconductor chip, and stays in the underfill portion The air to be discharged is discharged out of the cavity, and the underfill portion is filled with resin.
In addition, one opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with a flow path, and then the semiconductor chip is resin-molded by a resin molding method and an underfill resin is filled in an underfill portion. Clamp the molded product in which the semiconductor chip is flip-chip connected to the wiring board with a mold, press the resin from the pot to the cavity to mold the semiconductor chip, and air staying in the underfill portion The underfill part is filled with resin by discharging from the vent hole.

また、前記配線基板に半導体チップを搭載してなる半導体装置であって、半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップがフリップチップ接続され、該半導体チップのアンダーフィル部にアンダーフィル樹脂が充填されていることを特徴とする。   Further, in the semiconductor device in which a semiconductor chip is mounted on the wiring board, one opening and the other opening are respectively opened inside and outside the semiconductor chip mounting region, and the one opening and the other The semiconductor chip is flip-chip connected to the wiring substrate provided with a vent hole that communicates with the opening of the substrate through a communication channel provided through the inside of the substrate, and the underfill portion of the semiconductor chip is underfilled. It is filled with resin.

本発明に係る配線基板によれば、フリップチップ接続により半導体チップを搭載した後、アンダーフィルする際に、通気孔を介してアンダーフィル部に滞留するエアをアンダーフィル部から外部に排出させてアンダーフィルすることができ、バンプが高密度に配された半導体チップを搭載した製品であっても、アンダーフィル部にボイドを生じさせずに確実にアンダーフィルすることができる。通気孔は配線基板の内部を通過するように設けたことによって、配線基板に設ける配線パターンに制約を受けずに形成することができる。また、本発明に係るアンダーフィル方法によれば、通気孔を設けた配線基板にフリップチップ接続により搭載した半導体チップを確実にアンダーフィルすることができる。また、本発明に係る半導体装置は、アンダーフィル部にボイドのない信頼性の高い製品として提供できる。   According to the wiring board of the present invention, when the semiconductor chip is mounted by flip chip connection and then underfilled, the air staying in the underfill part is discharged from the underfill part to the outside through the vent hole. Even a product on which a semiconductor chip having bumps arranged at high density can be filled, and underfill can be reliably underfilled without causing voids. By providing the vent hole so as to pass through the inside of the wiring board, it can be formed without being restricted by the wiring pattern provided on the wiring board. Further, according to the underfill method of the present invention, it is possible to reliably underfill a semiconductor chip mounted on a wiring board provided with a vent hole by flip chip connection. The semiconductor device according to the present invention can be provided as a highly reliable product having no voids in the underfill portion.

以下、本発明に係る配線基板１０、および配線基板１０にフリップチップ接続によって半導体チップ２０を実装した半導体装置の実施の形態について説明する。
図１は、配線基板１０に半導体チップ２０をフリップチップ接合した状態で、アンダーフィルする前の状態を示す。配線基板１０の半導体チップ２０の搭載面には、半導体チップ２０に形成されているバンプ２２の配置にしたがって接続パッド１２が形成され、接続パッド１２が配置されている部位を除いて保護膜であるソルダーレジスト膜１４によって被覆されている。 Hereinafter, embodiments of a wiring board 10 according to the present invention and a semiconductor device in which a semiconductor chip 20 is mounted on the wiring board 10 by flip chip connection will be described.
FIG. 1 shows a state before underfilling in a state where a semiconductor chip 20 is flip-chip bonded to a wiring board 10. A connection pad 12 is formed on the mounting surface of the semiconductor chip 20 of the wiring substrate 10 in accordance with the arrangement of the bumps 22 formed on the semiconductor chip 20, and is a protective film except for the portion where the connection pad 12 is arranged. The solder resist film 14 is covered.

配線基板１０の半導体チップ搭載面とは反対側の面には、はんだボール等の外部接続端子を接合するランドが形成され、配線基板の表面および内層には所要の配線パターンが設けられる。これらの配線基板１０に設けられる配線パターンおよび配線基板１０の構成については従来の配線基板の構成と同様であるので、説明を省略する。
本実施形態の配線基板１０において特徴とする構成は、配線基板１０の半導体チップを搭載する面に、半導体チップ２０を搭載する平面領域の内外を連通する通気孔１６を設けたことにある。本実施形態では、この通気孔１６を配線基板１０の表面を被覆するソルダーレジスト膜１４にトンネル状に連通するように設けている。 Lands for joining external connection terminals such as solder balls are formed on the surface of the wiring substrate 10 opposite to the semiconductor chip mounting surface, and a required wiring pattern is provided on the surface and inner layer of the wiring substrate. Since the wiring pattern provided on these wiring boards 10 and the configuration of the wiring board 10 are the same as those of the conventional wiring board, description thereof will be omitted.
A characteristic feature of the wiring board 10 of the present embodiment is that a ventilation hole 16 is provided on the surface of the wiring board 10 on which the semiconductor chip is mounted so as to communicate the inside and outside of the planar area on which the semiconductor chip 20 is mounted. In the present embodiment, the vent holes 16 are provided so as to communicate with the solder resist film 14 covering the surface of the wiring substrate 10 in a tunnel shape.

図２は、配線基板１０に設けた通気孔１６の平面配置を示すために、配線基板１０に半導体チップ２０を搭載した状態を平面方向から見た様子を説明的に示す。半導体チップ２０にはアレイ状配置にバンプ２２が配置されている。通気孔１６は、半導体チップ２０が搭載される平面領域の略中央で一端が開口し、半導体チップ２０の搭載領域外で他端が開口するように設けられる。図２では、連通流路１６ｃは直線的に配置されているが、配線基板１０に形成される接続パッド１２や配線パターンの配置と干渉しないように、適宜配置とすることができる。   FIG. 2 illustrates a state in which the semiconductor chip 20 is mounted on the wiring board 10 as viewed from the plane direction in order to show the planar arrangement of the air holes 16 provided in the wiring board 10. The semiconductor chip 20 has bumps 22 arranged in an array. The vent hole 16 is provided so that one end is opened substantially at the center of the planar area where the semiconductor chip 20 is mounted and the other end is opened outside the mounting area of the semiconductor chip 20. In FIG. 2, the communication channel 16 c is linearly arranged, but can be appropriately arranged so as not to interfere with the connection pads 12 and the wiring pattern formed on the wiring substrate 10.

図３は、通気孔１６をその長手方向に沿った断面で見た状態を示す。上述したように、通気孔１６は、半導体チップ２０の搭載領域内に一方の開口部１６ａが開口し、半導体チップ２０の搭載領域外に他方の開口部１６ａが開口する。開口部１６ａ、１６ｂを連通する連通流路１６ｃは、配線基板１０の表面に沿ってソルダーレジスト膜１４の膜厚内で、ソルダーレジスト膜１４の下側を通過するようにして連通している。   FIG. 3 shows a state in which the vent hole 16 is seen in a cross section along its longitudinal direction. As described above, in the vent hole 16, one opening 16 a is opened in the mounting area of the semiconductor chip 20, and the other opening 16 a is opened outside the mounting area of the semiconductor chip 20. The communication channel 16 c that communicates with the openings 16 a and 16 b communicates so as to pass under the solder resist film 14 within the film thickness of the solder resist film 14 along the surface of the wiring substrate 10.

図４は、上述した通気孔１６を備えた配線基板１０の製造方法、とくに配線基板１０の半導体チップを搭載する搭載面に通気孔１６を形成する工程を示す。
図４(a)は、配線基板１０の基板本体に所要の配線パターン等を形成した後、配線基板１０の表面に、半導体チップ２０に形成されたバンプ２２と電気的に接続される接続パッド１２を形成するための導体層３０を形成した状態を示す。導体層３０は、下層の配線パターンと電気的に導通した状態で、電解めっき等により配線基板１０の表面の全面に形成する。図４(a)は、次いで、サブトラクト法により接続パッド１２を形成するため、レジストフィルムをラミネートしてレジストパターン３２を形成した状態を示す。 FIG. 4 shows a method of manufacturing the wiring board 10 provided with the vent hole 16 described above, in particular, a process of forming the vent hole 16 on the mounting surface of the wiring board 10 on which the semiconductor chip is mounted.
4A shows a connection pad 12 that is electrically connected to the bumps 22 formed on the semiconductor chip 20 on the surface of the wiring substrate 10 after a required wiring pattern or the like is formed on the substrate body of the wiring substrate 10. The state which formed the conductor layer 30 for forming is shown. The conductor layer 30 is formed on the entire surface of the wiring board 10 by electrolytic plating or the like in a state of being electrically connected to the lower wiring pattern. FIG. 4A shows a state in which a resist film 32 is laminated to form a resist pattern 32 in order to form the connection pad 12 by the subtract method.

レジストパターン３２は、配線基板１０の表面に形成する配線パターンと上述した通気孔１６の平面配置のパターンにしたがって、配線パターンおよび通気孔１６として形成する部分を被覆するパターンとして形成される。３２ａは配線パターンのうち半導体チップ２０のバンプ２２が接合される接続パッド１２となる部位、３２ｂは通気孔１６となる部位を示す。   The resist pattern 32 is formed as a pattern that covers the wiring pattern and the portion to be formed as the vent hole 16 in accordance with the wiring pattern formed on the surface of the wiring board 10 and the above-described plane arrangement pattern of the vent hole 16. Reference numeral 32 a denotes a part of the wiring pattern that becomes the connection pad 12 to which the bump 22 of the semiconductor chip 20 is bonded, and 32 b denotes a part that becomes the vent hole 16.

図４(b)は、レジストパターン３２をマスクとして導体層３０を化学的にエッチングした状態を示す。１２はエッチングによって形成された配線パターンのうち接続パッド１２として形成された部位、３４は通気孔形成パターンとして形成された部位を示す。この通気孔形成パターン３４は、図２に示す通気孔１６のうち連通流路１６ｃとなる部位であり、この連通流路１６ｃの平面配置に合わせて形成される。連通流路１６ｃの平面配置が曲線配置となる場合は、その連通流路１６ｃの平面配置に合わせてレジストパターン３２ｂを形成すればよい。このように通気孔形成パターン３４は任意の形状に形成することができる。   FIG. 4B shows a state in which the conductor layer 30 is chemically etched using the resist pattern 32 as a mask. Reference numeral 12 denotes a portion formed as the connection pad 12 in the wiring pattern formed by etching, and 34 denotes a portion formed as the vent hole formation pattern. The vent hole formation pattern 34 is a portion of the vent hole 16 shown in FIG. 2 that becomes the communication channel 16c, and is formed in accordance with the planar arrangement of the communication channel 16c. When the planar arrangement of the communication channel 16c is a curved arrangement, the resist pattern 32b may be formed in accordance with the planar arrangement of the communication channel 16c. Thus, the vent hole formation pattern 34 can be formed in an arbitrary shape.

図４(c)は、次に、配線基板１０の表面をソルダーレジスト膜１４により被覆し、露光および現像して、配線パターンのうち接続パッド１２となる部位１２ａを露出させ、ソルダーレジスト膜１４に形成する通気孔１６のうち開口部１６ａ、１６ｂとなる部位を露出させた状態を示す。開口部１６ａ、１６ｂは、図２に示す通気孔１６の平面配置からもわかるように、通気孔形成パターン３４の両端に接続する配置に設けられる。本実施形態では、ソルダーレジスト膜１４に開口部１６ａ、１６ｂを形成した際に、通気孔形成パターン３４の端部が開口部１６ａ、１６ｂ内にわずかに延出し、通気孔形成パターン３４の端部が開口部１６ａ、１６ｂと重複配置するように設けている。   4C, next, the surface of the wiring substrate 10 is covered with the solder resist film 14, exposed and developed, and the portion 12a that becomes the connection pad 12 in the wiring pattern is exposed, and the solder resist film 14 is exposed. The state which exposed the site | part used as opening part 16a, 16b among the ventilation holes 16 to form is shown. The openings 16a and 16b are provided in an arrangement connected to both ends of the vent hole formation pattern 34, as can be seen from the planar arrangement of the vent holes 16 shown in FIG. In the present embodiment, when the openings 16 a and 16 b are formed in the solder resist film 14, the end of the vent hole forming pattern 34 slightly extends into the openings 16 a and 16 b, and the end of the vent hole forming pattern 34 is Is provided so as to overlap with the openings 16a and 16b.

図４(d)、(e)は、通気孔形成パターン３４をエッチングして除去することにより通気孔１６を形成する工程を示す。
図４(d)は、マスク板３６、３７により配線基板１０を厚さ方向にクランプした状態を示す。マスク板３６にはソルダーレジスト膜１４に設けた開口部１６ａ、１６ｂを開口させる開口孔３６ａ、３６ｂのみが設けられ、マスク板３７は配線基板１０の下面の全面を被覆する。
マスク板３６、３７により配線基板１０をクランプした状態で、開口孔３６ａ、３６ｂに向けてエッチング液を噴射することにより、開口部１６ａ、１６ｂから侵入したエッチング液によって通気孔形成パターン３４がエッチングされて除去される。 4D and 4E show a process of forming the air hole 16 by etching and removing the air hole formation pattern 34. FIG.
FIG. 4D shows a state in which the wiring board 10 is clamped in the thickness direction by the mask plates 36 and 37. Only the opening holes 36 a and 36 b for opening the openings 16 a and 16 b provided in the solder resist film 14 are provided in the mask plate 36, and the mask plate 37 covers the entire lower surface of the wiring substrate 10.
In a state where the wiring board 10 is clamped by the mask plates 36 and 37, the etching liquid is sprayed toward the opening holes 36a and 36b, so that the vent hole formation pattern 34 is etched by the etching liquid that has entered from the openings 16a and 16b. Removed.

図４(e)に、通気孔形成パターン３４がエッチングされ、配線基板１０の表面に沿って通気孔１６が形成された状態を示す。通気孔形成パターン３４が配線基板１０の表面に沿って所定の厚さに形成され、通気孔形成パターン３４の表面を被覆するようにソルダーレジスト膜１４が形成されているから、通気孔１６はソルダーレジスト膜１４によって被覆された状態に、トンネル状に連通する。こうして、通気孔１６を備えた配線基板１０が得られる。
なお、本実施形態の配線基板１０ではソルダーレジスト膜１４に通気孔１６を形成したが、通気孔１６はソルダーレジスト膜１４に形成する場合に限るものではなく、基板の内部を通過する形態であればその配置が限定されるものではない。 FIG. 4E shows a state in which the vent hole formation pattern 34 is etched and the vent holes 16 are formed along the surface of the wiring board 10. The air hole forming pattern 34 is formed to a predetermined thickness along the surface of the wiring board 10, and the solder resist film 14 is formed so as to cover the surface of the air hole forming pattern 34. The tunnel is communicated with the state covered with the resist film 14. Thus, the wiring board 10 provided with the vent holes 16 is obtained.
In the wiring substrate 10 of the present embodiment, the air holes 16 are formed in the solder resist film 14, but the air holes 16 are not limited to being formed in the solder resist film 14, and may be a form that passes through the inside of the substrate. For example, the arrangement is not limited.

（ディスペンス方法によるアンダーフィル方法）
図５、６は、配線基板１０に半導体チップ２０をフリップチップ接合したワークにアンダーフィル樹脂をディスペンスしてアンダーフィルする方法を示す。
図５は、半導体チップ２０の一辺にディスペンサによりアンダーフィル樹脂４０を供給してアンダーフィルする例である。アンダーフィル樹脂４０は配線基板１０で通気孔１６が設けられている辺とは反対側の辺部分にディスペンスする。アンダーフィル樹脂４０は半導体チップ２０の辺部分から徐々にアンダーフィル部に進入していく。アンダーフィル部にアンダーフィル樹脂４０が徐々に進入していくにしたがって、半導体チップ２０と配線基板１０との間に挟まれた空間部分のエアはアンダーフィル樹脂４０によって押し出され、アンダーフィル部が徐々にアンダーフィル樹脂４０によって充填される。 (Underfill method by dispensing method)
5 and 6 show a method of underfilling a work in which a semiconductor chip 20 is flip-chip bonded to a wiring board 10 by dispensing an underfill resin.
FIG. 5 shows an example in which underfill resin 40 is supplied to one side of the semiconductor chip 20 by a dispenser to underfill. The underfill resin 40 is dispensed on the side of the wiring board 10 opposite to the side where the vent holes 16 are provided. The underfill resin 40 gradually enters the underfill portion from the side portion of the semiconductor chip 20. As the underfill resin 40 gradually enters the underfill portion, the air in the space portion sandwiched between the semiconductor chip 20 and the wiring substrate 10 is pushed out by the underfill resin 40, and the underfill portion is gradually moved. The underfill resin 40 is filled.

本実施形態の配線基板１０ではソルダーレジスト膜１４の下面に通気孔１６を設けているから、仮に、半導体チップ２０が搭載されている平面領域内の中央部を囲むようにアンダーフィル樹脂４０が入り込んだ場合でも、通気孔１６から開口部１６ｂへ向けてエアが排出され、半導体チップ２０の搭載領域の中央部にエアがトラップされてボイドが発生することを防止する。
図５の例では、アンダーフィル樹脂４０が供給された半導体チップ２０の一辺側から他辺側に向けてアンダーフィル樹脂４０が充填されていく際に、半導体チップ２０の搭載領域の中央部分については、通気孔１６がバイパス路となって半導体チップ２０の中央部にエア溜まりが生じることを防止し、半導体チップ２０の全面に均等にアンダーフィル樹脂４０が充填される。 In the wiring substrate 10 of the present embodiment, since the air holes 16 are provided on the lower surface of the solder resist film 14, the underfill resin 40 enters to surround the central portion in the planar area where the semiconductor chip 20 is mounted. Even in this case, air is discharged from the vent hole 16 toward the opening 16b, and air is trapped in the central portion of the mounting region of the semiconductor chip 20 to prevent generation of voids.
In the example of FIG. 5, when the underfill resin 40 is filled from one side of the semiconductor chip 20 supplied with the underfill resin 40 toward the other side, the central portion of the mounting region of the semiconductor chip 20 is The air holes 16 serve as bypass paths to prevent air accumulation in the central portion of the semiconductor chip 20 and the entire surface of the semiconductor chip 20 is evenly filled with the underfill resin 40.

図６は、半導体チップ２０の隣接する２辺にディスペンサからアンダーフィル樹脂４０を供給してアンダーフィルする例である。
本実施形態では、半導体チップ２０の搭載領域の一つのコーナー部の近傍に３個の通気孔１６１、１６２、１６３を設けている。通気孔１６１、１６２は半導体チップ２０の搭載領域の中央近傍に設けた開口部１６ａを共通にして２つの辺部分に向けて連通流路１６ｃを設けたものであり、通気孔１６３は、半導体チップ２０の一つのコーナー部近傍に開口部１６ａを設け、対角方向に連通流路１６ｃを配置したものである。
アンダーフィル樹脂４０は、通気孔１６１、１６２、１６３を設けたコーナー部とは反対側のコーナー部を挟む２辺に供給する。 FIG. 6 is an example in which underfill resin 40 is supplied from a dispenser to two adjacent sides of the semiconductor chip 20 to underfill.
In the present embodiment, three vent holes 161, 162, 163 are provided in the vicinity of one corner portion of the mounting region of the semiconductor chip 20. The vent holes 161 and 162 are provided with a communication channel 16c toward two side portions with a common opening 16a provided in the vicinity of the center of the mounting region of the semiconductor chip 20, and the vent hole 163 is a semiconductor chip. An opening 16a is provided in the vicinity of one corner portion of 20, and the communication flow path 16c is arranged in a diagonal direction.
The underfill resin 40 is supplied to two sides sandwiching the corner portion opposite to the corner portion provided with the vent holes 161, 162, and 163.

アンダーフィル樹脂４０は半導体チップ２０の隣接する２辺から、対向する辺に向けて徐々にアンダーフィル部に進入していく。半導体チップ２０と配線基板１０との間をアンダーフィル樹脂４０が徐々に充填していくとともに、半導体チップ２０と配線基板１０との間に残留するエアは、対向する辺側に押し出されるが、本実施形態の場合は、２つの通気孔１６１、１６２を設けたことによって、残留エアの排気が効率的になされること、最終的にアンダーフィル樹脂４０が充填されることになるコーナー部の近傍にさらに通気孔１６３を設けたことによって、エア溜まりが生じる可能性が高い部位からエアを排出しながらアンダーフィルすることが可能となっている。   The underfill resin 40 gradually enters the underfill portion from the two adjacent sides of the semiconductor chip 20 toward the opposite sides. While the underfill resin 40 is gradually filled between the semiconductor chip 20 and the wiring substrate 10, the air remaining between the semiconductor chip 20 and the wiring substrate 10 is pushed out to the opposite side. In the case of the embodiment, by providing the two vent holes 161 and 162, the residual air is efficiently exhausted, and in the vicinity of the corner portion where the underfill resin 40 is finally filled. Further, by providing the vent hole 163, it is possible to underfill while discharging air from a portion where air accumulation is likely to occur.

図６に示すように、半導体チップ２０の搭載領域内に形成する通気孔１６は一つに限られるものではなく、適宜配置に複数、設けることができる。また、通気孔１６に接続する連通流路１６ｃも１つに限らず複数、設けることができる。前述したソルダーレジスト膜１４に通気孔１６を形成する方法であれば、任意の位置に任意の形状、任意の数だけ通気孔１６を形成することは容易である。   As shown in FIG. 6, the number of air holes 16 formed in the mounting region of the semiconductor chip 20 is not limited to one, and a plurality of air holes 16 can be provided in an appropriate arrangement. Further, the number of communication channels 16c connected to the vent hole 16 is not limited to one, and a plurality of communication channels 16c can be provided. With the above-described method of forming the air holes 16 in the solder resist film 14, it is easy to form the air holes 16 in any shape and in any number at any position.

（樹脂モールド方法によるアンダーフィル方法）
図７および図８は、配線基板１０に半導体チップ２０をフリップチップ接続により搭載した被成形品５０を下型６０と上型６２とでクランプして、被成形品５０を圧縮成形するとともにアンダーフィルする方法を示す。
図７(a)は、型開きした状態で下型６０に被成形品５０をセットし、被成形品５０に成形用の樹脂４２を供給した状態を示す。なお、樹脂４２は金型外で被成形品５０に供給してから金型内に搬入してもよいし、下型６０に被成形品５０をセットした後に供給してもよい。 (Underfill method by resin molding method)
7 and FIG. 8 show that the molded product 50 in which the semiconductor chip 20 is mounted on the wiring substrate 10 by flip chip connection is clamped by the lower mold 60 and the upper mold 62, and the molded product 50 is compression molded and underfilled. How to do.
FIG. 7A shows a state in which the molded product 50 is set on the lower mold 60 in a state where the mold is opened, and the molding resin 42 is supplied to the molded product 50. The resin 42 may be supplied to the molded product 50 outside the mold and then carried into the mold, or may be supplied after the molded product 50 is set on the lower mold 60.

なお、上型６２は、キャビティを形成するキャビティブロック６３と下型６０との間で被成形品５０をクランプするクランプブロック６４を備える。下型６０と上型６２は、一方が固定型、他方が可動型としてプレス機構（不図示）に固設される。
図７(b)は、下型６０に被成形品５０をセットし、半導体チップ２０の外面を覆うように液体状（ペースト状）の樹脂４２が供給した状態の平面図である。通気孔１６の開口部１６ｂは、樹脂４２が供給される領域外となるように配置されている。 The upper mold 62 includes a clamp block 64 that clamps the molded product 50 between a cavity block 63 that forms a cavity and a lower mold 60. One of the lower mold 60 and the upper mold 62 is fixed to a press mechanism (not shown) with one being a fixed mold and the other being a movable mold.
FIG. 7B is a plan view of a state in which the molded product 50 is set on the lower mold 60 and the liquid (paste-like) resin 42 is supplied so as to cover the outer surface of the semiconductor chip 20. The opening 16b of the vent hole 16 is disposed outside the region where the resin 42 is supplied.

図８(a)は、図７に示す状態から下型６０と上型６２とを型締めして被成形品５０を圧縮成形した状態を示す。クランプブロック６４のクランプ面が被成形品５０の配線基板１０に当接することによりキャビティ６３ａが形成され、キャビティ６３ａに樹脂４２が充填されるとともに、型締力により半導体チップ２０と配線基板１０との間のアンダーフィル部に樹脂４２が充填される。   FIG. 8A shows a state in which the molded product 50 is compression-molded by clamping the lower die 60 and the upper die 62 from the state shown in FIG. A cavity 63a is formed by the clamp surface of the clamp block 64 coming into contact with the wiring substrate 10 of the molded product 50, and the cavity 63a is filled with the resin 42, and the semiconductor chip 20 and the wiring substrate 10 are clamped by the clamping force. The resin 42 is filled in the underfill portion in between.

図８(b)は、圧縮成形時に半導体チップ２０のアンダーフィル部に樹脂４２が充填されていく状態を説明的に示している。金型の型締力により樹脂４２は半導体チップ２０の外縁側から半導体チップ２０の搭載領域の中央部へ進入していく。この結果、半導体チップ２０の搭載領域の中央部には半導体チップ２０と配線基板１０との隙間部分のエアがトラップされる。４２ａがエア溜まりである。
しかしながら、本実施形態の配線基板１０には、半導体チップ２０の搭載領域の中央部に通気孔１６の開口部１６ａが開口して設けられているから、半導体チップ２０の中央部にトラップされたエアは、樹脂４２が充填されるとともに通気孔１６から金型外に排出され、アンダーフィル部にエアをトラップさせることなくアンダーフィルすることが可能になる。 FIG. 8B illustrates a state where the resin 42 is filled in the underfill portion of the semiconductor chip 20 during compression molding. The resin 42 enters the central portion of the mounting area of the semiconductor chip 20 from the outer edge side of the semiconductor chip 20 by the mold clamping force of the mold. As a result, air in the gap between the semiconductor chip 20 and the wiring substrate 10 is trapped in the center of the mounting area of the semiconductor chip 20. 42a is an air reservoir.
However, since the wiring board 10 of this embodiment is provided with the opening 16a of the vent hole 16 at the center of the mounting region of the semiconductor chip 20, air trapped in the center of the semiconductor chip 20 is provided. Is filled with the resin 42 and discharged from the vent 16 to the outside of the mold, so that underfill can be performed without trapping air in the underfill portion.

実際の樹脂モールド操作では、キャビティ６３ａに樹脂が充填される際に、余分の樹脂４２は開口部１６ａから部分的に通気孔１６に入り込んだ状態で樹脂成形される。これによって、半導体チップ２０と配線基板１０とのフリップチップ接続による接合部が完全に樹脂４２によって封止され、半導体チップ２０が配線基板１０に一体的に接合される。
なお、図８(a)では、配線基板１０に形成された通気孔１６を金型外と連通させる構成とするため、上型６２のクランプ面にポーラス部６５を設け、被成形品５０を下型６０と上型６２とでクランプした際に、配線基板１０に設けた開口部１６ｂがポーラス部６５と重複配置となるように設けた。ポーラス部６５を金型外に連通させて設け、あるいはポーラス部６５から積極的に真空吸引することにより、圧縮成形時に半導体チップ２０と配線基板１０との間のアンダーフィル部に滞留するエアを外部に排出して、アンダーフィル部にエアによるボイドを生じさせずに樹脂成形することができる。 In an actual resin molding operation, when the cavity 63a is filled with resin, the excess resin 42 is molded with the resin partially entering the vent hole 16 from the opening 16a. As a result, the joint portion formed by flip chip connection between the semiconductor chip 20 and the wiring substrate 10 is completely sealed with the resin 42, and the semiconductor chip 20 is integrally bonded to the wiring substrate 10.
In FIG. 8A, a porous portion 65 is provided on the clamp surface of the upper mold 62 so that the vent hole 16 formed in the wiring substrate 10 communicates with the outside of the mold, and the molded product 50 is placed on the lower side. When the mold 60 and the upper mold 62 were clamped, the opening 16b provided in the wiring board 10 was provided so as to overlap the porous portion 65. Porous portion 65 is provided in communication with the outside of the mold, or by actively sucking vacuum from porous portion 65, air staying in the underfill portion between semiconductor chip 20 and wiring substrate 10 during compression molding is externally provided. The resin can be molded without causing voids due to air in the underfill portion.

上述した樹脂モールド方法によるアンダーフィル方法は、被成形品５０を圧縮成形する際にアンダーフィル部についてもアンダーフィルする方法である。樹脂モールド方法による場合は、被成形品５０を圧縮成形する他、図９に示すようにトランスファモールド方法による場合にも適用できる。
図９(a)は、被成形品５０を下型７０と上型７２とでクランプし、ポット７４内で溶融した樹脂４４をプランジャ７６によりキャビティ７２ａに充填するように構成した例を示す。 The underfill method by the resin molding method described above is a method of underfilling an underfill portion when the molded product 50 is compression-molded. In the case of using the resin molding method, the present invention can be applied to the case of using the transfer molding method as shown in FIG.
FIG. 9A shows an example in which the molded product 50 is clamped by the lower mold 70 and the upper mold 72 and the resin 44 melted in the pot 74 is filled into the cavity 72 a by the plunger 76.

図９(b)は、下型７０に被成形品５０をセットした状態とゲート７３からキャビティ７２ａに樹脂４４が充填されている状態を示す平面図である。図のように、トランスファモールド方法による場合は、通気孔１６をポット７４とは逆側に配置する。ポット７４からゲート７３を介してキャビティ７２ａに注入される際に、樹脂４４はキャビティ７２ａでゲート７３が接続された側から徐々に充填されていく。通気孔１６はキャビティ７２ａに樹脂４４が充填される際に、キャビティ７２ａに残留するエアを金型外に排出する作用をなすから、キャビティ７２ａが樹脂４４によって充填される際に、キャビティ７２ａ内にエアによるボイドを生じさせずに樹脂成形することができる。   FIG. 9B is a plan view showing a state in which the molded product 50 is set in the lower mold 70 and a state in which the resin 44 is filled from the gate 73 to the cavity 72a. As shown in the figure, in the case of the transfer molding method, the air holes 16 are arranged on the side opposite to the pot 74. When being injected from the pot 74 into the cavity 72a through the gate 73, the resin 44 is gradually filled from the side where the gate 73 is connected in the cavity 72a. The vent hole 16 serves to discharge the air remaining in the cavity 72a to the outside of the mold when the cavity 72a is filled with the resin 44. Therefore, when the cavity 72a is filled with the resin 44, the air hole 16 enters the cavity 72a. Resin molding can be performed without causing voids due to air.

キャビティ７２ａに樹脂４４が注入される際には、半導体チップ２０と配線基板１０との間のアンダーフィル部のように、キャビティ７２ａの他の部位にくらべて樹脂４４が充填されにくい部位については、樹脂４４の充填が最後になることがあり得る。したがって、アンダーフィル部の中央部に通気孔１６の開口部１６ａを設ける構成とした場合は、最終的にエア溜まりとなる部位については通気孔１６から外部にエアを排出させることができ、アンダーフィル部を含むキャビティ７２ａ内にボイドを生じさせずに好適に樹脂成形することが可能になる。   When the resin 44 is injected into the cavity 72a, such as an underfill part between the semiconductor chip 20 and the wiring substrate 10, a part that is less likely to be filled with the resin 44 than the other part of the cavity 72a. The filling of the resin 44 may be last. Therefore, when the opening 16a of the vent hole 16 is provided at the center of the underfill portion, air can be discharged from the vent hole 16 to the outside of the portion that eventually becomes an air reservoir. It is possible to suitably mold the resin without generating a void in the cavity 72a including the portion.

なお、図９(b)では、通気孔１６の他端側の開口部１６ｂをキャビティ７２ａの外部に配置し、ポーラス部７５を介して金型外に連通させて設けている。キャビティ７２ａに樹脂４４を充填する際に、ポーラス部７５を介して通気孔１６からキャビティ７２ａ内を真空排気することによって、より積極的に樹脂成形部にボイドを生じさせずに樹脂成形することができる。   In FIG. 9B, the opening 16b on the other end side of the vent hole 16 is disposed outside the cavity 72a and is provided in communication with the outside of the mold via the porous portion 75. When the cavity 44a is filled with the resin 44, the cavity 72a is evacuated from the vent hole 16 through the porous portion 75, so that the resin molding can be more actively performed without causing voids in the resin molding portion. it can.

図９(c)は、通気孔１６の他端側の開口部をキャビティ７２ａの内部に開口させた例である。金型に設けるキャビティ７２ａの形状や、使用する樹脂４４の特性によっては、トランスファモールド方法によってキャビティ７２ａに樹脂４４を充填する際に、半導体チップ２０と配線基板１０とのアンダーフィル部がキャビティ７２ａの他の部位よりも先に充填されることがあり得る。たとえば、被成形品５０の半導体チップ２０の裏面にキャビティ７２ａの内底面がほとんど接触する状態で樹脂モールドされる場合、あるいはリリースフィルムを用いる樹脂モールド方法において、上型７２の樹脂モールド部の内面をリリースフィルムにより被覆し、半導体チップ２０の裏面にリリースフィルムを押接して半導体チップ２０の裏面には樹脂４４が回り込まないようにして樹脂モールドするといった場合である。   FIG. 9C is an example in which the opening on the other end side of the vent hole 16 is opened inside the cavity 72a. Depending on the shape of the cavity 72a provided in the mold and the characteristics of the resin 44 to be used, when the cavity 72a is filled with the resin 44 by the transfer molding method, the underfill portion between the semiconductor chip 20 and the wiring substrate 10 may be in the cavity 72a. It may be filled before other parts. For example, when resin molding is performed with the inner bottom surface of the cavity 72a almost in contact with the back surface of the semiconductor chip 20 of the molded product 50, or in the resin molding method using a release film, the inner surface of the resin mold portion of the upper mold 72 is In this case, the release film is covered, the release film is pressed against the back surface of the semiconductor chip 20, and the resin 44 is molded so that the resin 44 does not go around the back surface of the semiconductor chip 20.

このような樹脂モールド方法による場合は、アンダーフィル部の中央部あるいはエア溜まり部からエアを逃がすために、通気孔１６の他端側の開口部１６ｂをキャビティ７２ａの内部に開口させることによってアンダーフィル部にエアをトラップさせることなく樹脂モールドすることができ、アンダーフィル部にボイドを発生させずに樹脂モールドすることが可能になる。
通気孔１６を経由して開口部１６ｂからキャビティ７２ａの他の空間に移動したエアは、本来キャビティ７２ａに存在していたエアであり、金型に設けたエアベント部等からキャビティ７２ａ外に排出させるようにして樹脂モールドすればよい。 In the case of such a resin molding method, in order to allow air to escape from the center portion of the underfill portion or the air reservoir portion, the opening portion 16b on the other end side of the vent hole 16 is opened inside the cavity 72a. The resin molding can be performed without trapping air in the portion, and the resin molding can be performed without generating a void in the underfill portion.
The air that has moved from the opening 16b to the other space of the cavity 72a via the vent hole 16 is air that originally existed in the cavity 72a, and is discharged out of the cavity 72a from an air vent portion or the like provided in the mold. In this way, resin molding may be performed.

以上説明したように、配線基板１０に半導体チップ２０をフリップチップ接続した被成形品５０を樹脂モールド装置を用いて樹脂モールドする場合も、配線基板１０に前述した通気孔１６を設けておくことは半導体チップ２０と配線基板１０とのアンダーフィル部を樹脂によって充填する方法として有効に利用することができ、信頼性の高い半導体装置として提供することが可能となる。   As described above, when the molded product 50 in which the semiconductor chip 20 is flip-chip connected to the wiring substrate 10 is resin-molded using the resin molding apparatus, the above-described air holes 16 are provided in the wiring substrate 10. The underfill portion between the semiconductor chip 20 and the wiring substrate 10 can be effectively used as a method of filling with resin, and can be provided as a highly reliable semiconductor device.

本発明に係る配線基板１０は、配線基板１０の半導体チップ２０の搭載面側に通気孔１６を設けるものであって、配線基板１０を貫通するように通気孔を設けるものではないから、配線基板に設ける配線パターンによって通気孔を形成することが制約されないという利点がある。また、配線基板１０を貫通する通気孔を設けた場合は、アンダーフィル時あるいは樹脂モールド時に通気孔に樹脂が入り込むことによって製品の信頼性が損なわれるおそれがあるが、本発明に係る配線基板１０の場合には、配線基板１０の半導体チップ２０の搭載面側に通気孔１６を設けるから、配線基板１０に設ける配線パターンの配置等を制約することがなく、製品に応じて最も適当な位置に通気孔１６を設けることが可能である。また、アンダーフィル時あるいは樹脂モールド時に通気孔１６に樹脂が入り込んだ場合でも製品の特性に悪影響を及ぼすことがないという利点がある。   The wiring board 10 according to the present invention is provided with the vent hole 16 on the mounting surface side of the semiconductor chip 20 of the wiring board 10 and does not provide the vent hole so as to penetrate the wiring board 10. There is an advantage that the formation of the vent hole is not restricted by the wiring pattern provided in the case. Further, when a vent hole penetrating the wiring board 10 is provided, there is a risk that the reliability of the product may be impaired due to the resin entering the vent hole during underfill or resin molding. However, the wiring board 10 according to the present invention may be impaired. In this case, since the ventilation hole 16 is provided on the mounting surface side of the semiconductor chip 20 of the wiring board 10, the arrangement of the wiring pattern provided on the wiring board 10 is not restricted, and the most suitable position according to the product. Vent holes 16 can be provided. In addition, there is an advantage that even if the resin enters the vent hole 16 during underfill or resin molding, the product characteristics are not adversely affected.

また、上記実施形態においては、連通流路１６ｃを直線状に配置した例について示したが、連通流路１６ｃは配線パターンの配置等により、屈曲した平面形態に形成する場合もある。このように通気孔を屈曲した形態に形成した場合には、通気孔の両端の開口部１６ａ、１６ｂの配置間距離が短い場合でも通気孔の長さを長く確保することができ、通気孔に入り込んだ樹脂が通気孔の中途で止まりやすくなるという利点もある。   In the above embodiment, the communication channel 16c is linearly arranged. However, the communication channel 16c may be formed in a bent flat form depending on the layout of the wiring pattern. When the vent hole is formed in a bent shape as described above, the vent hole can have a long length even when the distance between the openings 16a and 16b at both ends of the vent hole is short. There is also an advantage that the resin that has entered easily stops in the middle of the air hole.

配線基板に半導体チップをフリップチップ接続した状態の正面断面図である。It is front sectional drawing of the state which carried out the flip chip connection of the semiconductor chip to the wiring board. 配線基板に半導体チップを搭載した状態の平面図である。It is a top view of the state which mounted the semiconductor chip on the wiring board. 通気孔の断面構造を示す説明図である。It is explanatory drawing which shows the cross-sectional structure of a vent hole. 配線基板の製造方法を示す説明図である。It is explanatory drawing which shows the manufacturing method of a wiring board. ディスペンス方法によってアンダーフィルする方法を示す説明図である。It is explanatory drawing which shows the method of underfilling by the dispensing method. ディスペンス方法によってアンダーフィルする他の方法を示す説明図である。It is explanatory drawing which shows the other method of underfilling with the dispensing method. 樹脂モールド方法（圧縮成形）を利用してアンダーフィルする方法を示す説明図である。It is explanatory drawing which shows the method of underfilling using the resin mold method (compression molding). 樹脂モールド方法（圧縮成形）を利用してアンダーフィルする方法を示す説明図である。It is explanatory drawing which shows the method of underfilling using the resin mold method (compression molding). 樹脂モールド方法（トランスファモールド方法）を利用してアンダーフィルする方法を示す説明図である。It is explanatory drawing which shows the method of underfilling using the resin mold method (transfer mold method).

符号の説明Explanation of symbols

１０ 配線基板
１２ 接続パッド
１４ ソルダーレジスト膜
１６ 通気孔
１６ａ、１６ｂ 開口部
１６ｃ 連通流路
２０ 半導体チップ
２２ バンプ
３０ 導体層
３２ レジストパターン
３４ 通気孔形成パターン
３６、３７ マスク板
４０ アンダーフィル樹脂
４２、４４ 樹脂
５０ 被成形品
６０、７０ 下型
６２、７２ 上型
６３ａ 、７２ａキャビティ
１６１、１６２、１６３ 通気孔 DESCRIPTION OF SYMBOLS 10 Wiring board 12 Connection pad 14 Solder resist film 16 Vent hole 16a, 16b Opening part 16c Communication flow path 20 Semiconductor chip 22 Bump 30 Conductor layer 32 Resist pattern 34 Vent hole formation pattern 36, 37 Mask board 40 Underfill resin 42, 44 Resin 50 Molded product 60, 70 Lower mold 62, 72 Upper mold 63a, 72a Cavity 161, 162, 163 Vent

Claims (8)

フリップチップ接続により半導体チップを搭載する配線基板であって、
前記半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられていることを特徴とする配線基板。 A wiring board on which a semiconductor chip is mounted by flip chip connection,
One opening and the other opening are opened inside and outside the mounting area of the semiconductor chip, and the one opening and the other opening are provided through the inside of the substrate. A wiring board comprising a vent hole communicating with a path. 前記半導体チップの搭載領域内に設けられた一方の開口部に、複数の連通流路が連通して設けられていることを特徴とする請求項１記載の配線基板。   2. The wiring board according to claim 1, wherein a plurality of communication channels are provided in communication with one opening provided in the mounting region of the semiconductor chip. 前記一方の開口部が、前記半導体チップの搭載領域の中央に配置されていることを特徴とする請求項１または２記載の配線基板。   3. The wiring board according to claim 1, wherein the one opening is disposed in the center of the mounting area of the semiconductor chip. 前記配線基板の前記半導体チップが搭載される面がソルダーレジスト膜によって被覆され、
前記連通流路が、前記ソルダーレジスト膜の膜厚内に、基板の表面に沿ってトンネル状に形成されていることを特徴とする請求項１記載の配線基板。 The surface of the wiring board on which the semiconductor chip is mounted is covered with a solder resist film,
2. The wiring board according to claim 1, wherein the communication channel is formed in a tunnel shape along the surface of the substrate within the film thickness of the solder resist film. 半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、ディスペンス方法によりアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、
前記配線基板にフリップチップ接続された前記半導体チップの、前記通気孔が配された側とは反対側の辺にアンダーフィル樹脂を供給し、前記アンダーフィル部に滞留するエアを前記通気孔から排出させて前記アンダーフィル部にアンダーフィル樹脂を充填することを特徴とするアンダーフィル方法。 One opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with vent holes communicating with each other, and then an underfill resin is filled in an underfill portion by a dispensing method.
Underfill resin is supplied to the side of the semiconductor chip flip-chip connected to the wiring board on the side opposite to the side where the vent hole is disposed, and air staying in the underfill portion is discharged from the vent hole. And filling the underfill part with an underfill resin. 半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、樹脂モールド方法により半導体チップを樹脂モールドするとともにアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、
前記配線基板に前記半導体チップがフリップチップ接続された被成形品に樹脂を供給し、前記被成形品を金型により樹脂とともにクランプして前記半導体チップを樹脂モールドするとともに、前記アンダーフィル部に滞留するエアをキャビティ外へ排出させて前記アンダーフィル部に樹脂を充填することを特徴とするアンダーフィル方法。 One opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with the resin substrate, and then the semiconductor chip is resin-molded by a resin molding method and an underfill resin is filled in an underfill portion.
Resin is supplied to a molded product in which the semiconductor chip is flip-chip connected to the wiring board, the molded product is clamped with a resin by a mold to mold the semiconductor chip, and stays in the underfill portion The underfill method is characterized in that the air to be discharged is discharged out of the cavity and the underfill portion is filled with resin. 半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップをフリップチップ接続した後、樹脂モールド方法により半導体チップを樹脂モールドするとともにアンダーフィル部にアンダーフィル樹脂を充填するアンダーフィル方法において、
前記配線基板に前記半導体チップがフリップチップ接続された被成形品を金型によりクランプし、ポットからキャビティに樹脂を圧送して前記半導体チップを樹脂モールドするとともに、前記アンダーフィル部に滞留するエアを前記通気孔から排出させて前記アンダーフィル部に樹脂を充填することを特徴とするアンダーフィル方法。 One opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. In an underfill method in which a semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with the resin substrate, and then the semiconductor chip is resin-molded by a resin molding method and an underfill resin is filled in an underfill portion.
Clamp the molded product in which the semiconductor chip is flip-chip connected to the wiring board with a mold, press the resin from the pot to the cavity to mold the semiconductor chip, and air staying in the underfill portion An underfill method, wherein the underfill portion is filled with resin by discharging from the vent hole. 半導体チップの搭載領域の内外で一方の開口部と他方の開口部とが各々開口し、前記一方の開口部と前記他方の開口部とが、基板の内部を通過して設けられた連通流路により連通する通気孔が設けられた配線基板に、半導体チップがフリップチップ接続され、
該半導体チップのアンダーフィル部にアンダーフィル樹脂が充填されていることを特徴とする半導体装置。 One opening and the other opening are opened inside and outside the semiconductor chip mounting area, and the one opening and the other opening are provided through the inside of the substrate. A semiconductor chip is flip-chip connected to a wiring board provided with a vent hole communicating with
A semiconductor device, wherein an underfill portion of the semiconductor chip is filled with an underfill resin.
JP2005198192A 2005-07-07 2005-07-07 Wiring board, underfill method and semiconductor device Pending JP2007019197A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005198192A JP2007019197A (en) 2005-07-07 2005-07-07 Wiring board, underfill method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005198192A JP2007019197A (en) 2005-07-07 2005-07-07 Wiring board, underfill method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2007019197A true JP2007019197A (en) 2007-01-25

Family

ID=37756101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005198192A Pending JP2007019197A (en) 2005-07-07 2005-07-07 Wiring board, underfill method and semiconductor device

Country Status (1)

Country Link
JP (1) JP2007019197A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382975B1 (en) * 2007-08-29 2014-04-09 엘지이노텍 주식회사 Structure for Mounting Semiconductor Device on PCB and Method for Manufacturing Thereof
KR101804568B1 (en) * 2015-12-22 2017-12-05 한국과학기술원 Semiconductor package and method of fabricating the same
CN115632033A (en) * 2022-09-16 2023-01-20 北京七星华创微电子有限责任公司 Chip flip-chip bonding structure, preparation method thereof and chip packaging structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172035A (en) * 1995-12-04 1997-06-30 Motorola Inc Method of performing underfill for flip chip semiconductor element and element manufactured thereby
JPH10163370A (en) * 1996-12-03 1998-06-19 Nec Corp Bare chip mounting board
JP2001267345A (en) * 2000-03-21 2001-09-28 Apic Yamada Corp Resin-sealing apparatus and resin-sealing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172035A (en) * 1995-12-04 1997-06-30 Motorola Inc Method of performing underfill for flip chip semiconductor element and element manufactured thereby
JPH10163370A (en) * 1996-12-03 1998-06-19 Nec Corp Bare chip mounting board
JP2001267345A (en) * 2000-03-21 2001-09-28 Apic Yamada Corp Resin-sealing apparatus and resin-sealing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101382975B1 (en) * 2007-08-29 2014-04-09 엘지이노텍 주식회사 Structure for Mounting Semiconductor Device on PCB and Method for Manufacturing Thereof
KR101804568B1 (en) * 2015-12-22 2017-12-05 한국과학기술원 Semiconductor package and method of fabricating the same
CN115632033A (en) * 2022-09-16 2023-01-20 北京七星华创微电子有限责任公司 Chip flip-chip bonding structure, preparation method thereof and chip packaging structure

Similar Documents

Publication Publication Date Title
JP4243177B2 (en) Manufacturing method of semiconductor device
US7445969B2 (en) Method of manufacturing a semiconductor device
JP5579402B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
US6521980B1 (en) Controlling packaging encapsulant leakage
KR100435051B1 (en) Semiconductor device, method for manufacturing semiconductor device, resin sealing mold and system for manufacturing semiconductor
US6717279B2 (en) Semiconductor device with recessed portion in the molding resin
KR0167800B1 (en) Semiconductor device and method of producing the same
TWI415235B (en) Semiconductor device and manufacturing method thereof
US8368235B2 (en) Resin sealing method of semiconductor device
US9013028B2 (en) Integrated circuit package and method of making
US8338236B1 (en) Vented substrate for semiconductor device
CN100568498C (en) Semiconductor device and manufacture method thereof
JP3194917B2 (en) Resin sealing method
JPH10321672A (en) Semiconductor device and its manufacture
JP2001250889A (en) Mounting structure of optical element and its manufacturing method
WO2006035541A1 (en) Semiconductor device
JP3866033B2 (en) Manufacturing method of semiconductor device
JP2004528729A (en) A resin package having a plurality of semiconductor chips and a wiring board, and a method of manufacturing the resin package using an injection mold
US20060079029A1 (en) Flexible circuit board processing method
US20060103021A1 (en) BGA package having substrate with exhaust hole
TW201401459A (en) Method for manufacturing semiconductor device and semiconductor device
TWI452660B (en) Flip-chip molded package having non-array bumps
JP2007019197A (en) Wiring board, underfill method and semiconductor device
US20090087947A1 (en) Flip chip package process
JP2006073586A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Effective date: 20100616

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Effective date: 20110118

Free format text: JAPANESE INTERMEDIATE CODE: A02