JP2007018420A - Power-saving device - Google Patents

Power-saving device Download PDF

Info

Publication number
JP2007018420A
JP2007018420A JP2005201413A JP2005201413A JP2007018420A JP 2007018420 A JP2007018420 A JP 2007018420A JP 2005201413 A JP2005201413 A JP 2005201413A JP 2005201413 A JP2005201413 A JP 2005201413A JP 2007018420 A JP2007018420 A JP 2007018420A
Authority
JP
Japan
Prior art keywords
voltage
power
load
circuit
trigger pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005201413A
Other languages
Japanese (ja)
Other versions
JP4603944B2 (en
Inventor
Hiroyuki Kawaguchi
博行 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2005201413A priority Critical patent/JP4603944B2/en
Publication of JP2007018420A publication Critical patent/JP2007018420A/en
Application granted granted Critical
Publication of JP4603944B2 publication Critical patent/JP4603944B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To supply power to a voltage set to a load, regardless of the increase in the voltage of a commercial AC power source. <P>SOLUTION: A thyristor control part 100 is added between an input and a load, and the voltage supplied to the load is detected by a rectifier circuit 110. A voltage, to be applied to the load, is set by a setting part 130. A trigger pulse, corresponding to the error as a result of the comparison by a comparison circuit 120, is generated, and phase control is implemented by the thyristor control part 100. Thereby, the power corresponding to the voltage set by the setting part 130 can be always supplied to the load. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は電力消費を自動的に制御するようにした節電装置に関するものである。   The present invention relates to a power saving apparatus that automatically controls power consumption.

従来、商用交流電源の電力を制御するための電力コントローラとして、トライアック等を用いて位相制御を行い、使用する電力量を例えば正常値の80%や90%等に設定する電力コントローラが示されている。このような電力コントローラでは、電源投入後に負荷を正常に働かせるために一定時間経過後に徐々に電力を低下させ、所定の負荷とするフェーダ回路等が用いられている。   Conventionally, as a power controller for controlling the power of a commercial AC power supply, a power controller that performs phase control using a triac or the like and sets the amount of power to be used to, for example, 80% or 90% of a normal value is shown. Yes. In such a power controller, a fader circuit or the like that uses a predetermined load by gradually reducing the power after a lapse of a certain time in order to make the load work normally after the power is turned on.

しかしながらこのような装置では、電源の状態が変化し、例えば需要家が多くの電力を消費することに伴い、供給電圧が規定の100Vから低下した場合にもそのまま電力コントローラが動作するため、電力レベルが低下する。即ち従来の電力コントローラでは、商用交流電源の供給電圧の変動に対応して電力を制御できないという欠点があった。   However, in such a device, the power controller operates as it is even when the supply voltage drops from the specified 100 V due to the change in the power supply state, for example, as the consumer consumes a lot of power, so the power level Decreases. That is, the conventional power controller has a drawback that it cannot control the power corresponding to the fluctuation of the supply voltage of the commercial AC power supply.

又特許文献1に負荷に供給する電力を調整し消費電力の低減と安定した電力の供給を図る装置が示されている。しかしこの装置は太陽光発電装置を用いて負荷に供給する電力を適正値とするものであり、商用交流電源の変動に対応したものではない。
特開2003−3017公報
Patent Document 1 discloses an apparatus that adjusts the power supplied to a load to reduce power consumption and supply stable power. However, this apparatus sets the power supplied to the load using the solar power generation apparatus to an appropriate value, and does not cope with fluctuations in the commercial AC power supply.
JP 2003-3017 A

本発明はこのような従来の問題点に着目してなされたものであって、商用交流電源として供給される電圧に応じて負荷に印加される電圧の位相制御を行い、これによって規定の電圧に相当する電力消費となるように自動的に調整することを目的とする。   The present invention has been made paying attention to such a conventional problem, and performs phase control of a voltage applied to a load in accordance with a voltage supplied as a commercial AC power supply, thereby obtaining a specified voltage. The purpose is to automatically adjust the power consumption to be equivalent.

この課題を解決するために、本発明の節電装置は、商用交流電源の入力端と負荷との間に接続され、位相制御を行うサイリスタ制御部と、前記負荷に加わる電力に応じた検出電圧を得る電圧検出回路と、前記電圧検出回路で検出された電圧を分圧し、前記負荷に加わる交流電圧レベルを任意に設定する設定部と、前記設定部から得られる設定電圧と基準電圧とを比較し、その電圧差を出力する比較回路と、前記比較回路より得られる電圧差に応じたタイミングのトリガパルスを発生し、前記サイリスタ制御部に加えるトリガパルス発生部と、を具備することを特徴とするものである。   In order to solve this problem, a power saving device according to the present invention is connected between an input terminal of a commercial AC power supply and a load, and performs a phase control and a detection voltage corresponding to the power applied to the load. A voltage detection circuit to obtain, a setting unit that divides the voltage detected by the voltage detection circuit and arbitrarily sets an AC voltage level applied to the load, and compares a setting voltage obtained from the setting unit with a reference voltage A comparator circuit that outputs the voltage difference; and a trigger pulse generator that generates a trigger pulse at a timing corresponding to the voltage difference obtained from the comparator circuit and applies the trigger pulse to the thyristor controller. Is.

ここで前記トリガパルス発生部は、前記比較回路より得られる電圧差に応じた抵抗値を得る可変抵抗回路と、前記サイリスタ制御部の両端の電圧が与えられ、前記可変抵抗回路より得られる抵抗値によって定まるタイミングのトリガパルスを発生し、前記サイリスタ制御部に加えるトリガパルス発生回路と、を具備するようにしてもよい。   Here, the trigger pulse generation unit is provided with a variable resistance circuit that obtains a resistance value corresponding to a voltage difference obtained from the comparison circuit, and a resistance value obtained from the variable resistance circuit by receiving a voltage across the thyristor control unit. A trigger pulse generating circuit that generates a trigger pulse at a timing determined by the above-described timing and applies the trigger pulse to the thyristor control unit.

ここで前記サイリスタ制御部は、トライアックを用いるようにしてもよい。   Here, the thyristor control unit may use a triac.

このような特徴を有する本発明によれば、設定部で設定された消費電力となるように負荷に供給する電流の位相制御を行っている。このため商用交流電源が例えば100Vを超える場合であっても負荷に実際に供給される電力は設定値の電圧に相当する電力とすることができ、節電をすることができるという効果が得られる。又負荷の種類によっては100Vを超えた電圧が印加された場合に負荷の寿命が短くなることがあるが、本発明によって設定値を適宜設定しておくことによって負荷の寿命を長くすることができる。又従来の交流電源の電圧を低下させる節電装置では、入力電圧が低下する場合に節電装置を外さなければならなかったが、本発明では90°以内の位相制御をしている限り、交流電源のピーク値は下がらないため、節電装置を外す必要がなくなる。   According to the present invention having such characteristics, the phase of the current supplied to the load is controlled so that the power consumption set by the setting unit is obtained. For this reason, even when the commercial AC power supply exceeds 100 V, for example, the power actually supplied to the load can be set to a power corresponding to the set value voltage, and an effect of saving power can be obtained. Depending on the type of load, the life of the load may be shortened when a voltage exceeding 100 V is applied. However, by appropriately setting the set values according to the present invention, the life of the load can be extended. . Further, in the conventional power saving device for reducing the voltage of the AC power supply, the power saving device had to be removed when the input voltage was reduced. However, in the present invention, as long as the phase control is within 90 °, the AC power supply Since the peak value does not decrease, it is not necessary to remove the power saving device.

図1は本発明の第1の実施の形態を示すブロック図である。本図においてサイリスタ制御部100には入力端子INに商用交流電源が入力として接続される。サイリスタ制御部100は商用交流電源に対して後述するように位相制御するもので、制御後の出力が出力端子OUTより出力される。このサイリスタ制御部100の出力側の両端の電圧は整流回路110に供給される。整流回路110は出力側の交流電流を整流し平滑することによって、負荷に加えられた電圧に対応する直流の検出電圧を得る電圧検出回路である。整流回路110の出力側には、比較回路120及び設定部130が接続される。設定部130は検出電圧を分圧することにより、例えば100V相当、97.5V相当、95V相当のように、複数段階で電圧を設定するものである。ここで100V相当とは、位相制御することなく実効電圧100Vの交流電圧が負荷に加わった状態と同様の電力消費となるよう制御することを意味する。又比較回路120は設定部130で得られた設定電圧と基準電圧とを比較し、誤差信号を得るものであって、その出力は可変抵抗回路140に与えられる。可変抵抗回路140は比較回路120の出力に相当する抵抗値を得るもので、その出力はトリガパルス発生回路150に与えられる。トリガパルス発生回路150にはサイリスタ制御部100のサイリスタの両端からの電源が供給されている。トリガパルス発生回路150は可変抵抗回路140で設定される抵抗値に応じた位相のトリガパルスを発生してサイリスタ制御部100に加えることにより、交流電源の位相制御を行うものであり、可変抵抗回路140と共にトリガパルス発生部を構成している。   FIG. 1 is a block diagram showing a first embodiment of the present invention. In this figure, a commercial AC power source is connected to the input terminal IN as an input to the thyristor control unit 100. The thyristor control unit 100 controls the phase of the commercial AC power supply as will be described later, and the output after control is output from the output terminal OUT. The voltage across the output side of the thyristor controller 100 is supplied to the rectifier circuit 110. The rectifier circuit 110 is a voltage detection circuit that obtains a DC detection voltage corresponding to the voltage applied to the load by rectifying and smoothing the AC current on the output side. The comparison circuit 120 and the setting unit 130 are connected to the output side of the rectifier circuit 110. The setting unit 130 divides the detection voltage to set the voltage in a plurality of stages, for example, equivalent to 100V, equivalent to 97.5V, and equivalent to 95V. Here, “corresponding to 100 V” means that control is performed such that an AC voltage having an effective voltage of 100 V is consumed in the same manner as in a state in which the load is applied without performing phase control. The comparison circuit 120 compares the set voltage obtained by the setting unit 130 with a reference voltage to obtain an error signal, and its output is given to the variable resistance circuit 140. The variable resistance circuit 140 obtains a resistance value corresponding to the output of the comparison circuit 120, and the output is given to the trigger pulse generation circuit 150. The trigger pulse generation circuit 150 is supplied with power from both ends of the thyristor of the thyristor control unit 100. The trigger pulse generation circuit 150 generates a trigger pulse having a phase corresponding to the resistance value set by the variable resistance circuit 140 and applies it to the thyristor control unit 100 to control the phase of the AC power source. 140 and the trigger pulse generating unit are configured.

次に図2,図3はこの実施の形態による節電装置を更に具体化した回路図であり、以下これらの図に基づいて説明する。サイリスタ制御部100は,図3に示すように入力端子SI、RIと出力端子SO、ROに接続されており、その間にトライアック101が設けられる。トライアック101のアノードとカソード端間には、抵抗R1及びコンデンサC1の直列接続体が接続されている。又これに並列にスイッチS11が接続され、更にトライアック101に直列にスイッチS12が接続される。スイッチS11,S12は連動しており、常にいずれか一方のスイッチがオンとなる。スイッチS11をオンとするのは、この節電装置を使用しないとき、又は故障時に入力端子から出力端子に直接電力を供給するときである。スイッチS12はこの節電装置を動作させるときにオンとする。   Next, FIG. 2 and FIG. 3 are circuit diagrams further embodying the power saving device according to this embodiment, which will be described below with reference to these drawings. As shown in FIG. 3, the thyristor control unit 100 is connected to input terminals SI and RI and output terminals SO and RO, and a triac 101 is provided therebetween. A series connection body of a resistor R1 and a capacitor C1 is connected between the anode and the cathode terminal of the triac 101. In addition, a switch S11 is connected in parallel to this, and a switch S12 is further connected in series to the triac 101. The switches S11 and S12 are interlocked, and one of the switches is always on. The switch S11 is turned on when the power saving device is not used or when power is directly supplied from the input terminal to the output terminal at the time of failure. The switch S12 is turned on when operating this power saving device.

次に図2において、整流回路110には出力端子の両端の電圧が供給されるトランス11及びその出力側のダイオードブリッジ112が設けられる。トランス111は入力電圧を適宜低下させるものであり、その出力はダイオードブリッジ112により全波整流される。更に抵抗R2、コンデンサC2による平滑回路が接続されている。   Next, in FIG. 2, the rectifier circuit 110 is provided with a transformer 11 to which a voltage across the output terminal is supplied and a diode bridge 112 on the output side thereof. The transformer 111 reduces the input voltage as appropriate, and its output is full-wave rectified by the diode bridge 112. Further, a smoothing circuit comprising a resistor R2 and a capacitor C2 is connected.

次に比較回路120はトランジスタQ1,Q2の差動増幅回路と整流回路110の出力から基準電圧を得る抵抗R3、ツェナダイオードZ1が設けられる。基準電圧はトランジスタQ1のベース端に供給される。トランジスタQ1,Q2のエミッタは共通接続されて抵抗R4を介して接地されており、コレクタは夫々抵抗R5,R6を介して電源端に接続される。そして他方のトランジスタQ2のベースが設定部130に接続される。設定部130は抵抗R7,R8と可変抵抗が直列に接続されている。可変抵抗は3つの可変抵抗器VR1,VR2,VR3をスイッチS2によって切換えるものであり、夫々100V相当、97.5V相当、95V相当の設定とする。これらの設定は単に100V相当のみと固定していてもよく、更に細かく設定してもよい。抵抗R7,R8とVR1〜VR3に代えて、抵抗分圧回路の分圧比を適宜切換えるものであれば足りる。   Next, the comparison circuit 120 is provided with a differential amplifier circuit of transistors Q1 and Q2, a resistor R3 for obtaining a reference voltage from the output of the rectifier circuit 110, and a Zener diode Z1. The reference voltage is supplied to the base terminal of the transistor Q1. The emitters of the transistors Q1 and Q2 are commonly connected and grounded via a resistor R4, and the collectors are connected to the power supply terminals via resistors R5 and R6, respectively. The base of the other transistor Q2 is connected to the setting unit 130. In the setting unit 130, resistors R7 and R8 and a variable resistor are connected in series. The variable resistor switches three variable resistors VR1, VR2 and VR3 by the switch S2, and is set to correspond to 100V, 97.5V and 95V, respectively. These settings may be fixed to just equivalent to 100V, or may be set more finely. Instead of the resistors R7, R8 and VR1 to VR3, it is sufficient if the voltage dividing ratio of the resistor voltage dividing circuit is appropriately switched.

さてこの差動増幅器の出力は図3に示す可変抵抗回路140からのダーリントン接続されたトランジスタQ3,Q4に接続される。又トランジスタQ3のベースには可変抵抗回路140からの電源から抵抗R7が接続されている。このトランジスタQ3,Q4とその周辺の抵抗R9〜R11はトリガパルス発生回路150の負荷抵抗となるもので、可変抵抗回路140を構成している。ここで抵抗R9は最初の動作を開始するために用いられる。トリガパルス発生回路150はトライアック101の両端の電源が供給され、これを整流するブリッジ回路151及びその出力を制限する抵抗R12、ツェナダイオードZ2が設けられる。このツェナダイオードZ2の両端の電圧がユニジャンクショントランジスタQ5とパルストランス152の一次側の直列接続体に加わる。ユニジャンクショントランジスタQ5は抵抗とコンデンサC4との時定数によってトリガパルスを発生するものであり、パルス発振出力がパルストランス152とダイオードD1、抵抗R13を介してトライアック101のゲート端子に与えられる。   The output of the differential amplifier is connected to Darlington-connected transistors Q3 and Q4 from the variable resistance circuit 140 shown in FIG. A resistor R7 from the power source from the variable resistor circuit 140 is connected to the base of the transistor Q3. The transistors Q3 and Q4 and the peripheral resistors R9 to R11 serve as a load resistance of the trigger pulse generation circuit 150, and constitute a variable resistance circuit 140. Here, the resistor R9 is used to start the first operation. The trigger pulse generation circuit 150 is supplied with power at both ends of the triac 101, and is provided with a bridge circuit 151 for rectifying the trigger pulse, a resistor R12 for limiting its output, and a Zener diode Z2. The voltage across the Zener diode Z2 is applied to the serial connection body on the primary side of the unijunction transistor Q5 and the pulse transformer 152. The uni-junction transistor Q5 generates a trigger pulse by the time constant of the resistor and the capacitor C4, and the pulse oscillation output is given to the gate terminal of the triac 101 through the pulse transformer 152, the diode D1, and the resistor R13.

この実施の形態の動作について波形図を用いて説明する。まず設定部130は例えば電圧100V相当に設定しているものとする。さて図4(a)は入力端子S1R1に加わる商用交流電源の電圧波形を示している。この場合には入力電圧が100Vよりわずかに大きく、例えば105Vの実効値を有するものとする。従ってピーク値は±148.5Vとなる。この場合にはトライアック101によって位相制御がなされ、負荷には図4(b)に示すような電圧が印加される。図4(c)はトライアックの両端の電圧を示している。この負荷の両端の電圧は整流回路110によって変圧、整流及び平滑され、入力電力に対応した直流の検出電圧が得られる。設定部130ではこの電圧を分圧し、設定電圧を得る。そして比較回路120で比較することによって基準電圧との差に相当する出力が抵抗値となる。この抵抗値を時定数としてあるレベルにまでユニジャンクショントランジスタQ5のゲート電圧が上昇したときにトリガパルス発生回路150によって図4(d)に示すようなトリガパルスを発生する。このトリガパルスによってパルストランス152を介してトライアック101にゲート信号が加わり、トライアック101が導通する。このような動作が交流の半サイクル毎に繰り返され、位相制御が行われる。従ってトライアック101の両端には、図4(c)に示すように商用交流電源の0Vからトリガパルスが加わる時点までの電圧が得られることとなる。   The operation of this embodiment will be described with reference to waveform diagrams. First, it is assumed that the setting unit 130 is set to a voltage equivalent to 100V, for example. FIG. 4A shows the voltage waveform of the commercial AC power applied to the input terminal S1R1. In this case, it is assumed that the input voltage is slightly larger than 100V, for example, has an effective value of 105V. Therefore, the peak value is ± 148.5V. In this case, phase control is performed by the triac 101, and a voltage as shown in FIG. 4B is applied to the load. FIG. 4C shows the voltage across the triac. The voltage at both ends of the load is transformed, rectified and smoothed by the rectifier circuit 110, and a DC detection voltage corresponding to the input power is obtained. The setting unit 130 divides this voltage to obtain a set voltage. Then, by comparing with the comparison circuit 120, the output corresponding to the difference from the reference voltage becomes the resistance value. When the gate voltage of the unijunction transistor Q5 rises to a certain level with this resistance value as a time constant, the trigger pulse generation circuit 150 generates a trigger pulse as shown in FIG. By this trigger pulse, a gate signal is applied to the triac 101 via the pulse transformer 152, and the triac 101 becomes conductive. Such an operation is repeated every half cycle of alternating current, and phase control is performed. Therefore, as shown in FIG. 4C, a voltage from 0 V of the commercial AC power source to the time when the trigger pulse is applied is obtained at both ends of the triac 101.

さて入力電圧が100V以下となれば、図5(a)〜(d)に示すように商用交流電源はそのまま負荷に加わり、トライアック101による位相制御がなくなる。入力電圧が100Vを超える、電圧の上昇に伴い徐々に流通角が小さくなり、位相制御が行われる。100V以下では、入力電圧はそのまま負荷に加わる。   If the input voltage is 100 V or less, the commercial AC power supply is directly applied to the load as shown in FIGS. 5A to 5D, and phase control by the triac 101 is lost. As the input voltage exceeds 100V, the flow angle gradually decreases with increasing voltage, and phase control is performed. Below 100V, the input voltage is directly applied to the load.

図6は入力電圧に対する消費電力の関係を示すグラフである。この場合には標準的な負荷としてシリカ電球を用い、電球から所定の位置での照度を測定したものである。さてこの図において、曲線Nは節電装置を使わない通常時の状態を示している。又曲線Aは本実施の形態による節電装置を用い、設定部130で100V相当とした場合、曲線Bは97.5V相当、曲線Cは95V相当とした場合を示す。この図より明らかなように、本実施の形態による節電装置を用いることによって、入力電圧が上昇しても負荷に供給される電力はクリップされており、例えば設定部で100V相当と設定すると、入力電圧が100Vを超えても入力電圧にかかわらず負荷レベルはほぼ一定であることが示される。又設定部130で97.5V相当、95V相当に設定した場合にも、同様にして100Vの場合よりも夫々低いレベルで負荷に供給される電力がクリップされ負荷レベルがほぼ一定となる。   FIG. 6 is a graph showing the relationship of power consumption to input voltage. In this case, a silica bulb is used as a standard load, and the illuminance at a predetermined position is measured from the bulb. In this figure, a curve N indicates a normal state where no power saving device is used. Curve A shows the case where the power saving device according to the present embodiment is used and the setting unit 130 corresponds to 100 V, curve B corresponds to 97.5 V, and curve C corresponds to 95 V. As is clear from this figure, by using the power saving device according to the present embodiment, even if the input voltage rises, the power supplied to the load is clipped. It is shown that the load level is almost constant regardless of the input voltage even when the voltage exceeds 100V. Even when the setting unit 130 is set to correspond to 97.5V or 95V, similarly, the power supplied to the load is clipped at a lower level than the case of 100V, and the load level becomes substantially constant.

これによって入力電圧が規定値を超えたときの負荷に加わる電力を制限し、これによって消費電力を節約することができる。又負荷となっているシリカ電球は100V以上の電圧で使用すると、寿命が短くなる。従って電力を制限することによって電球等を長寿命化することが可能となる。   This limits the power applied to the load when the input voltage exceeds a specified value, thereby saving power consumption. Moreover, if the silica bulb as a load is used at a voltage of 100 V or more, its life is shortened. Therefore, it is possible to extend the life of a light bulb or the like by limiting the power.

尚この実施の形態では、設定部130によって複数段階で電圧を設定するようにしているが、例えば100V相当のみとするように設定してもよい。又本実施の形態では、可変抵抗回路140にダーリントン接続したトランジスタを用いているが、1つのトランジスタであってもよい。   In this embodiment, the setting unit 130 sets the voltage in a plurality of stages. However, for example, the voltage may be set only to 100V. In the present embodiment, a Darlington-connected transistor is used for the variable resistance circuit 140, but a single transistor may be used.

本明の実施の形態による節電装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power saving apparatus by embodiment of this invention. 本実施の形態による節電装置の回路図(その1)である。It is the circuit diagram (the 1) of the power saving apparatus by this Embodiment. 本実施の形態による節電装置の回路図(その2)である。It is a circuit diagram (the 2) of the power saving apparatus by this Embodiment. 本実施の形態の動作を示す波形図(その1)である。It is a wave form diagram (the 1) which shows operation | movement of this Embodiment. 本実施の形態の動作を示す波形図(その2)である。It is a wave form diagram (the 2) which shows operation | movement of this Embodiment. 本実施の形態の入力電圧の実効値に対する負荷での電力消費を示すグラフである。It is a graph which shows the power consumption in the load with respect to the effective value of the input voltage of this Embodiment.

符号の説明Explanation of symbols

100 サイリスタ制御部
110 整流回路
120 比較回路
130 設定部
140 可変抵抗回路
150 トリガパルス発生回路
101 トライアック
111 トランス
112,151 ダイオードブリッジ
152 パルストランス
DESCRIPTION OF SYMBOLS 100 Thyristor control part 110 Rectifier circuit 120 Comparison circuit 130 Setting part 140 Variable resistance circuit 150 Trigger pulse generation circuit 101 Triac 111 transformer 112,151 Diode bridge 152 Pulse transformer

Claims (3)

商用交流電源の入力端と負荷との間に接続され、位相制御を行うサイリスタ制御部と、
前記負荷に加わる電力に応じた検出電圧を得る電圧検出回路と、
前記電圧検出回路で検出された電圧を分圧し、前記負荷に加わる交流電圧レベルを任意に設定する設定部と、
前記設定部から得られる設定電圧と基準電圧とを比較し、その電圧差を出力する比較回路と、
前記比較回路より得られる電圧差に応じたタイミングのトリガパルスを発生し、前記サイリスタ制御部に加えるトリガパルス発生部と、を具備することを特徴とする節電装置。
A thyristor control unit that is connected between an input end of a commercial AC power supply and a load and performs phase control;
A voltage detection circuit for obtaining a detection voltage corresponding to the power applied to the load;
A setting unit that divides the voltage detected by the voltage detection circuit and arbitrarily sets an AC voltage level applied to the load;
A comparison circuit that compares the set voltage obtained from the setting unit with a reference voltage and outputs the voltage difference;
A power-saving device, comprising: a trigger pulse generation unit that generates a trigger pulse at a timing according to a voltage difference obtained from the comparison circuit and applies the trigger pulse to the thyristor control unit.
前記トリガパルス発生部は、
前記比較回路より得られる電圧差に応じた抵抗値を得る可変抵抗回路と、
前記サイリスタ制御部の両端の電圧が与えられ、前記可変抵抗回路より得られる抵抗値によって定まるタイミングのトリガパルスを発生し、前記サイリスタ制御部に加えるトリガパルス発生回路と、を具備する請求項1記載の節電装置。
The trigger pulse generator is
A variable resistance circuit for obtaining a resistance value corresponding to a voltage difference obtained from the comparison circuit;
2. A trigger pulse generation circuit that receives a voltage across the thyristor control unit, generates a trigger pulse determined by a resistance value obtained from the variable resistance circuit, and applies the trigger pulse to the thyristor control unit. Power saving device.
前記サイリスタ制御部は、トライアックを用いることを特徴とする請求項1記載の節電装置。   The power saving apparatus according to claim 1, wherein the thyristor control unit uses a triac.
JP2005201413A 2005-07-11 2005-07-11 Power saving device Expired - Fee Related JP4603944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005201413A JP4603944B2 (en) 2005-07-11 2005-07-11 Power saving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201413A JP4603944B2 (en) 2005-07-11 2005-07-11 Power saving device

Publications (2)

Publication Number Publication Date
JP2007018420A true JP2007018420A (en) 2007-01-25
JP4603944B2 JP4603944B2 (en) 2010-12-22

Family

ID=37755518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201413A Expired - Fee Related JP4603944B2 (en) 2005-07-11 2005-07-11 Power saving device

Country Status (1)

Country Link
JP (1) JP4603944B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959646B1 (en) * 2008-04-22 2010-05-26 (주)도성산업기계 AC Rectifier and Method thereof
JP2014030336A (en) * 2012-06-25 2014-02-13 Ricoh Co Ltd Power supply device, power supply control device, and image forming apparatus
KR20220036149A (en) * 2020-09-15 2022-03-22 정태화 Device for extending the life of solar modules

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990843U (en) * 1972-11-27 1974-08-07
JPS63255715A (en) * 1987-04-13 1988-10-24 Mitsubishi Electric Corp Ac constant voltage device
JPH11161347A (en) * 1997-11-28 1999-06-18 Matsushita Electric Works Ltd Control circuit of phase controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990843U (en) * 1972-11-27 1974-08-07
JPS63255715A (en) * 1987-04-13 1988-10-24 Mitsubishi Electric Corp Ac constant voltage device
JPH11161347A (en) * 1997-11-28 1999-06-18 Matsushita Electric Works Ltd Control circuit of phase controller

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959646B1 (en) * 2008-04-22 2010-05-26 (주)도성산업기계 AC Rectifier and Method thereof
JP2014030336A (en) * 2012-06-25 2014-02-13 Ricoh Co Ltd Power supply device, power supply control device, and image forming apparatus
KR20220036149A (en) * 2020-09-15 2022-03-22 정태화 Device for extending the life of solar modules
KR102591711B1 (en) 2020-09-15 2023-10-19 정태화 Device for extending the life of solar modules

Also Published As

Publication number Publication date
JP4603944B2 (en) 2010-12-22

Similar Documents

Publication Publication Date Title
US9055629B2 (en) SCR dimming circuit and method
JP6070164B2 (en) Switching power supply
JP2011108529A (en) Power supply circuit for led
US9231485B2 (en) Power supply
JP2008278679A (en) Power factor improvement circuit
JP2009296840A (en) Switching power supply
JP6555612B2 (en) Light control device
WO2017038097A1 (en) Light-dimming device
JP2005137084A (en) Switching power supply
JP5062440B2 (en) Power circuit
JP5528883B2 (en) LED drive circuit
JP4494763B2 (en) Switching signal modulation circuit
JP2005522177A (en) Line frequency switching regulator
JP4603944B2 (en) Power saving device
JPH0622541A (en) Control power supply
JP5222587B2 (en) Power factor correction circuit
JP2000341957A (en) Power supply unit
JP2011070883A (en) Power supply circuit for led lighting device and led lighting device
JP6562352B2 (en) Light control device
JP4114047B2 (en) Switching power supply circuit
KR101393746B1 (en) LED current control circuit
JP2012050168A (en) Switching power supply circuit
JP2719369B2 (en) Charging device
JPH08111931A (en) Over-load detecting apparatus and incandescence lamp control apparatus
JP6499118B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees