JP2007013002A - Semiconductor laser device - Google Patents
Semiconductor laser device Download PDFInfo
- Publication number
- JP2007013002A JP2007013002A JP2005194094A JP2005194094A JP2007013002A JP 2007013002 A JP2007013002 A JP 2007013002A JP 2005194094 A JP2005194094 A JP 2005194094A JP 2005194094 A JP2005194094 A JP 2005194094A JP 2007013002 A JP2007013002 A JP 2007013002A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- solder
- laser element
- electrode
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は半導体レーザー装置、特に詳細には、半導体レーザー素子と、それをジャンクションダウン構造で固定したヒートシンクとからなる半導体レーザー装置に関するものである。 The present invention relates to a semiconductor laser device, and more particularly to a semiconductor laser device including a semiconductor laser element and a heat sink in which the semiconductor laser element is fixed with a junction down structure.
従来、例えば特許文献1に記載されているように、窒化物半導体レーザー素子等において、基板に対してP電極およびN電極を同じ側に形成する構造が採用されている。この種の半導体レーザー素子を実装するに当たっては、素子からの放熱性を高めるために、P電極およびN電極が形成された側の素子表面をヒートシンクに接合する、いわゆるジャンクションダウンと言われる構造が採用されることが多い。なお上記ヒートシンクは、大きな放熱ブロックに半導体レーザーを実装する上で、それら両者の間に介設されるサブマウントの形態を取ることも多い。
Conventionally, as described in
この引用文献1には、上述のようにP電極およびN電極が形成された側の素子表面をヒートシンクに接合する場合、その接合に用いる半田を、半導体レーザー素子の光導波路部分の直下部分において不連続となるように2つに分割し、その2つの半田によってそれぞれP電極部分、N電極部分をヒートシンクに接合することも記載されている。
In this cited
上述の半田を用いた固定構造においては、半導体レーザー素子の静特性を損なうことがないように、発光領域である光導波路部分に半田接合に起因する大きな応力が生じないようにすることが肝要である。 In the above-described fixing structure using solder, it is important to prevent large stress caused by solder bonding from occurring in the optical waveguide portion that is the light emitting region so as not to impair the static characteristics of the semiconductor laser element. is there.
このように、半導体レーザー素子をヒートシンク等に接合固定する構造において、半導体レーザー素子に生じる応力を低減するための構造として、従来、特許文献1や特許文献2に示されるものが公知となっている。
As described above, in the structure in which the semiconductor laser element is bonded and fixed to a heat sink or the like, the structures shown in
特許文献1に示される構造は、半導体レーザー素子を銅系材料の台座上に固定する構造において、半導体レーザー素子の幅寸法並びに、半導体レーザーチップとサブマウントとの合計厚さ寸法を適正化して、半導体レーザー素子の発光領域にかかる応力を低減しようとするものである。
The structure shown in
また特許文献2に示される構造は、半導体レーザー素子を半田により台座上に固定する構造において、サブマウントの幅寸法と厚さとの比を適正化して、半導体レーザー素子の発光領域にかかる応力を低減しようとするものである。
引用文献1に示されるように、2つに分割した半田により半導体レーザー素子をジャンクションダウン構造でヒートシンクに実装する半導体レーザー装置は、実装応力を低減し、実装精度を向上できるものであるが、半導体レーザー素子の静特性を向上させる上で改善の余地が残されている。
As shown in
一方、引用文献2や引用文献3に示される構造は、半導体レーザー素子に生じる応力を十分に低減することは難しく、これらの構造を採用した半導体レーザー装置を熱サイクル試験にかけると、高い確率で不良品が発生することが確認されている。
On the other hand, it is difficult to sufficiently reduce the stress generated in the semiconductor laser element in the structures shown in the cited
また引用文献2や引用文献3に示される構造は、前述のジャンクションダウン構造を持つ半導体レーザー装置に適用した場合でも、半導体レーザー素子に生じる応力を低減する効果が得られるのかどうか明らかではない。
Further, even when the structures shown in the cited
本発明は上記の事情に鑑みてなされたものであり、半導体レーザー素子を半田によりジャンクションダウン構造でヒートシンクに固定してなる半導体レーザー装置において、発光領域に生じる応力を十分に低減することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to sufficiently reduce stress generated in a light emitting region in a semiconductor laser device in which a semiconductor laser element is fixed to a heat sink with a junction down structure by solder. To do.
本発明による半導体レーザー装置は、
基板上に複数の半導体層が形成されるとともに、該層の基板と反対側の表面に電極が形成されてなる半導体レーザー素子と、
この半導体レーザー素子が、前記電極が形成された表面側から(つまりジャンクションダウン構造により)半田で接合されたヒートシンクとを備えてなる半導体レーザー装置において、
融解後に固化した前記半田によって半導体レーザー素子がヒートシンクに接合された状態において、該半田と半導体レーザー素子の光導波路との距離が20μm以上となっていることを特徴とするものである。
A semiconductor laser device according to the present invention comprises:
A semiconductor laser device in which a plurality of semiconductor layers are formed on a substrate and an electrode is formed on the surface of the layer opposite to the substrate;
In this semiconductor laser device, comprising a heat sink joined with solder from the surface side on which the electrodes are formed (that is, with a junction-down structure),
In the state where the semiconductor laser element is bonded to the heat sink by the solder solidified after melting, the distance between the solder and the optical waveguide of the semiconductor laser element is 20 μm or more.
なお上記の距離とは、光導波路の半田側の側端部から、半田層と平行な面に向かって直角に降ろした面と、半田端部との距離のことである(以下、同様)。 The above-mentioned distance is the distance between the solder end of the optical waveguide from the solder side end and the surface that is lowered perpendicularly to the plane parallel to the solder layer (hereinafter the same).
なお上記半田の融解前のパターンは、半導体レーザー素子の前記電極より小さく、かつ、離散的もしくはくびれ状の形状となっていることが望ましい。またこの半田の融解前のパターンは、半導体レーザー素子のP電極から、光導波路と反対側にはみ出した形状となっていることが望ましい。 The pattern before melting of the solder is preferably smaller than the electrode of the semiconductor laser element and has a discrete or constricted shape. Further, it is desirable that the pattern before melting of the solder has a shape protruding from the P electrode of the semiconductor laser element to the side opposite to the optical waveguide.
一方、上記半導体レーザー素子の発光領域の電極最上層は、Pt、Mo、TiもしくはPd等のバリヤメタルを用いて形成されていることが望ましい。 On the other hand, it is desirable that the uppermost electrode layer in the light emitting region of the semiconductor laser element is formed using a barrier metal such as Pt, Mo, Ti or Pd.
従来、サブマウント等の形態をとるヒートシンクに半導体レーザー素子を接合するに当たっては、素子の光導波路部分が発熱し、動作温度があがると劣化しやすくなることから、通常は光導波路部分をサブマウントに直接接着させて放熱性を向上させている。それに対して、特許文献1に示された構造は、半導体レーザー素子の実装位置精度向上を目的として、光導波路部分をサブマウントに直接接着しないようにしたものであるが、静特性不良の問題が発生することが新たに判明した。以下、その点について詳しく説明する。
Conventionally, when a semiconductor laser element is bonded to a heat sink that takes the form of a submount or the like, the optical waveguide part of the element generates heat and tends to deteriorate as the operating temperature rises. Adhesion directly improves heat dissipation. On the other hand, the structure shown in
引用文献1に記載された半導体レーザー装置、すなわち、P電極およびN電極が基板に対して同じ側に形成されてなるGaN系半導体レーザー素子を半田によりヒートシンクに接合し、そして該半田は、半導体レーザー素子の光導波路部分の直下部分において不連続となるように2つに分割し、その2つの半田によってそれぞれP電極部分、N電極部分をヒートシンクに接合するようにした半導体レーザー装置を数百時間の通電試験にかけ、その後、−40℃と85℃との間で環境温度を変化させる温度サイクル試験にかけて半導体レーザー素子の静特性を評価したところ、静特性不良が発生した。本発明者は、この試験結果を検討した結果、図8に示すように、接合時に融解した半田が発光領域により近づいているほど静特性の不良率が高くなることを発見した。より具体的には、半田と光導波路との距離が20μmを下回ると、この不良率は顕著に高くなる。
The semiconductor laser device described in the cited
本発明者はこの現象について、半田が光導波路部分へ広がり、それにより光導波路部分に応力がかかり、静特性不良発生を招いているのではないかと推測した。そこで、半田と光導波路との距離と、半導体レーザー素子の光導波路にかかる応力との関係を計算機によりシミュレーションしたところ、図9のような結果となった。なおこのシミュレーションは、ヒートシンクの厚さを0.25mmとし、その材料の熱膨張率(線膨張率)を図中表示の5通りとして、各場合について行った。 The present inventor speculated that the solder spreads to the optical waveguide portion, and stress is applied to the optical waveguide portion, thereby causing the occurrence of poor static characteristics. Therefore, when the relationship between the distance between the solder and the optical waveguide and the stress applied to the optical waveguide of the semiconductor laser element was simulated by a computer, the result shown in FIG. 9 was obtained. This simulation was performed in each case with the thickness of the heat sink being 0.25 mm and the thermal expansion coefficient (linear expansion coefficient) of the material being five as shown in the figure.
この図9に示される通り、融解後に固化した半田と光導波路との距離が20μmを下回ると、上記応力は急激に上がる。このことと図8に示した試験結果に基づくと、半田が光導波路に与える応力により、前述の静特性不良が引き起こされていると推測される。そこで実際に、後述する各実施の形態において上記距離を20μm以上に設定したところ、いずれの場合も、半導体レーザー装置作製の歩留まりは95%以上となった。これにより、本発明において半田と光導波路との距離を20μmとすることにより、発光領域である光導波路に生じる応力を十分に低減できることが裏付けられた。 As shown in FIG. 9, when the distance between the solder solidified after melting and the optical waveguide is less than 20 μm, the stress rapidly increases. Based on this and the test result shown in FIG. 8, it is estimated that the above-described static characteristic failure is caused by the stress applied to the optical waveguide by the solder. Therefore, when the distance is set to 20 μm or more in each embodiment described later, the yield of manufacturing the semiconductor laser device is 95% or more in any case. As a result, it was confirmed that the stress generated in the optical waveguide as the light emitting region can be sufficiently reduced by setting the distance between the solder and the optical waveguide to 20 μm in the present invention.
なお上記半田の融解前のパターンが、半導体レーザー素子の電極より小さく、かつ、離散的もしくはくびれ状の形状となっている場合は、該半田が融解した際に、隣接する部分どうし(離散的形状にあってはその離散している部分どうしであり、くびれ状の形状にあっては、くびれよりも大きくなっている部分どうし)が融合し、PNジャンクション部やP型エピタキシャル層まで到達してショートを招くことが防止される。 In addition, when the pattern before melting of the solder is smaller than the electrode of the semiconductor laser element and has a discrete or constricted shape, when the solder is melted, adjacent portions (discrete shapes) In the case of a constricted shape, the portions larger than the constriction are fused to reach the PN junction and the P-type epitaxial layer. Is prevented.
また、上記半田の融解前のパターンが、半導体レーザー素子のP電極から光導波路と反対側にはみ出した形状となっている場合は、該半田が融解するとき光導波路と反対側に流れる傾向となり、そこでこの場合も、半田がPNジャンクション部やP型エピタキシャル層まで到達してショートを招くことが防止される。 In addition, when the pattern before melting of the solder has a shape protruding from the P electrode of the semiconductor laser element to the side opposite to the optical waveguide, the solder tends to flow to the side opposite to the optical waveguide when melting. Therefore, in this case as well, it is possible to prevent the solder from reaching the PN junction and the P-type epitaxial layer and causing a short circuit.
一方、半導体レーザー素子の発光領域の電極最上層が、Pt、Mo、TiもしくはPd等のバリヤメタルを用いて形成されている場合は、融解した半田がこのバリヤメタルの上で流れて発光領域側に、つまり光導波路側に進むことが防止されるので、半田と半導体レーザー素子の光導波路との距離を20μm以上に保つ上で効果的である。 On the other hand, when the uppermost electrode layer of the light emitting region of the semiconductor laser element is formed using a barrier metal such as Pt, Mo, Ti, or Pd, the molten solder flows on the barrier metal to the light emitting region side. That is, since it is prevented from proceeding to the optical waveguide side, it is effective to keep the distance between the solder and the optical waveguide of the semiconductor laser element at 20 μm or more.
以下、図面を参照して本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の第1の実施形態による半導体レーザー装置10の概略正面形状を示すものである。図示の通りこの半導体レーザー装置10は、一例としてGaN系半導体レーザー素子であるチップ状態の半導体レーザー素子1が、ヒートシンクであるAlN(窒化アルミニウム)サブマウント2を介してAlN放熱ブロック3上に実装されてなるものである。なお本実施形態では図2に示すように、AlN放熱ブロック3の上に複数(例えば7個)の半導体レーザー素子1が並べて取り付けられ、それらにより、複数のレーザービームを発するレーザー光源装置が構成されている。
FIG. 1 shows a schematic front shape of a
またAlN放熱ブロック3の上面には、複数の半導体レーザー素子1に対して共通となる1つのN極用電気配線層18と、各半導体レーザー素子1に対して個別に形成されたP電極用電気配線層19と、半導体レーザー素子1を位置決めするためのアライメントマーク20とが形成されている。
In addition, on the upper surface of the AlN heat dissipation block 3, one N-pole
半導体レーザー素子1は、サファイア基板1sの上に(図1中では下側になる)図示外のGaN層、およびN型半導体からなるコンタクト層1a等が順次形成され、該コンタクト層1aの一部領域の上にN電極1bが形成されるとともに、コンタクト層1aのそれ以外の領域上に、N型半導体からなる下部クラッド層並びに下部光ガイド層、活性層、P型半導体からなる上部光ガイド層並びにクラッド層、およびコンタクト層等が順次積層されてなる半導体層1cが形成され、この半導体層1cの上に(直接的にはP型半導体からなるコンタクト層の上に)P電極1dが形成されてなるものである。
In the
この半導体レーザー素子1の実装は、下記の通りにしてなされる。本実施形態では、後述のように切断されてAlNサブマウント2を構成するAlN基板2sの表面が研磨加工されて、例えば基板厚さが0.25mm、表面粗さ:Raが0.05μm以下となるように仕上げられる。そしてこのAlN基板2sの下表面には、Ti/Pt/Auメタライズ層4が形成される。なおAlN基板2sとしては、熱伝導率が170W/mK以上のものが用いられ、それにより良好な放熱性が確保される。
The
またAlN基板2sの上表面には、電極配線機能層としての1対のTi/Pt/Auメタライズ層5、15が形成される。これらのメタライズ層5、15は、例えばAlN基板2sの上表面全域にスパッタ成膜によりTi/Pt/Au膜を形成し、その上に所定形状のレジストをパターニングし、イオンミリングによりレジストの無い部分のTi/Pt/Au膜を除去する等によって形成される。
A pair of Ti / Pt / Au metallization layers 5 and 15 as electrode wiring functional layers are formed on the upper surface of the
次に、メタライズ層5、15の上にそれぞれ濡れ改善層並びに高さ調整層として機能する、互いに厚さの異なるAu厚膜からなるメタライズ層6、16が形成される。これらのAuメタライズ層6、16の厚さの差は、例えば0.3μmとされる。そのように互いに厚さの異なるメタライズ層6、16は、例えばリフトオフ法を用いて蒸着により形成することができる。
Next, metallized layers 6 and 16 made of Au thick films having different thicknesses are formed on the metallized
次に、これらのメタライズ層6、16上の半田が成膜される領域に、濡れ改善層としてのPt膜26、36がそれぞれ形成される。それらのPt膜26、36は、例えばリフトオフ法を用いて、スパッタによりパターニング成膜される。
Next,
次いで上記Pt膜26、36の上に、それぞれAuSn半田(以下、単に半田という)7、17が成膜される。P電極1dを接合する方の半田7は、例えば直径30μm、厚さ1.75±0.25μmの円形ドットが4個、半導体レーザー素子1の共振器軸方向(P電極1dおよびN電極1bの並び方向と直交する方向)に90μmピッチで並設されてなるパターンとされている。一方、N電極1bを接合する方の半田17は、一例として半導体レーザー素子1の共振器軸方向の長さが700μm、それと直角な方向の幅が350μmである長方形のパターンとされて、Pt膜36の表面全領域を覆うように形成される。なお半田7、17は、例えばAuとSnの二元蒸着法により、目的の組成比(例えばAu組成が73±10wt%)となるように成膜される。
Next, AuSn solder (hereinafter simply referred to as solder) 7 and 17 are formed on the
その後AlN基板2sが切断されて、AlNサブマウント2が複数形成される。本実施形態においてAlNサブマウント2は基本的に、AlN基板2s、Ti/Pt/Auメタライズ層4、Ti/Pt/Auメタライズ層5、15、Auメタライズ層6、16およびPt膜26、36から構成されている。
Thereafter, the
次に、上述のようにして1個ずつに切断されたAlNサブマウント2の上に、外形が概略350×700×100μmのサイズに形成されているチップ状半導体レーザー素子1が、そのP電極1dが半田7の上に位置し、N電極1bが半田17の上に位置する状態に位置決め配置される。そして所定の荷重を加えることにより、半導体レーザー素子1がAlNサブマウント2に圧接され、この状態のままそれら全体が310℃に加熱される。それにより半田7、17が融解し、半導体レーザー素子1がP電極1dおよびN電極1b側からAlNサブマウント2に接合される。なお上記P電極1dおよびN電極1bは同一面に形成され、サイズは前者が150×600μm、後者が100×600μmとされている。
Next, the chip-shaped
上記半導体レーザー素子1の位置決め配置に際しては、図1中において紙面に直角な方向に延びるリッジ状光導波路(発光領域)Qが、メタライズ層5および6と、メタライズ層15および16との間に構成されている溝状部分内に位置し、かつ、光導波路Qの側端部(図1中の右側端部)から半田7の層と平行な面に向かって降ろした面から、ドット状半田7の中心までの距離が75μmとなる状態に、該素子1がP電極幅方向に位置決めされる。このように位置決めすることにより、ドット状半田7が融解してから固化した状態において、光導波路Qとドット状半田7との間の距離Lは30μm以上となる。なおこの距離Lとは、前述した通り、光導波路Qの上記側端部から半田7の層と平行な面に向かって直角に降ろした面と、ドット状半田7の端部との距離である。
When the
以上の通り本実施形態では、光導波路Qとドット状半田7との間の距離Lが、前述した20μmを超える30μm以上となっており、それにより、光導波路Qに生じる応力が小さく抑えられる。実際、この半導体レーザー装置10の作製の歩留まりは95%以上となった。
As described above, in the present embodiment, the distance L between the optical waveguide Q and the dot-
また上記半田7の融解前のパターンは、半導体レーザー素子1のP電極1dより小さく、かつ、離散的な形状となっているので、隣接する部分どうしが融合し、PNジャンクション部やP型エピタキシャル層まで到達してショートを招くことが防止される。
Further, since the pattern before melting of the
なお半導体レーザー素子1は、導波路長さ方向に関しては、その光出射端面がAlNサブマウント2の端面から100±30μm突き出す状態に(図2参照)位置決めされる。またAlNサブマウント2には、互いに厚さが異なるAuメタライズ層6、16によって段部が形成されているので、半導体レーザー素子1のP電極1dとN電極1bとの段差は、この段部によって吸収される。
The
次いで、図1に示すように上表面にTi/Pt/Auメタライズ層8および濡れ改善層としてのPt層9が形成されているAlN放熱ブロック3を150℃に加熱し、その上に半田11を配置し、その上にTi/Pt/Auメタライズ層4を下にしてAlNサブマウント2を配置し、両者を200〜500gf(≒1.96〜4.9N)の力で圧接させながら300℃に加熱して半田11を融解させることにより、AlNサブマウント2がAlN放熱ブロック3に接合される。その後、P電極1dと電気的に導通可能となったメタライズ層5が前記P電極用電気配線層19に、またN電極1bと電気的に導通可能となったメタライズ層15が前記N極用電気配線層18に、それぞれワイヤーボンドによって接続される。
Next, as shown in FIG. 1, the AlN heat dissipating block 3 in which the Ti / Pt / Au metallized layer 8 and the
以上により、半導体レーザー素子1がAlNサブマウント2を介してAlN放熱ブロック3に実装される。これまでの説明から明らかな通り、本実施形態において半導体レーザー素子1は、サファイア基板1s側が上に位置する向きに配置され、素子形成面側(PN接合側)がAlN放熱ブロック3側に固定されて、いわゆるジャンクションダウン構造で実装がなされる。
As described above, the
なお、上記のようにAlNサブマウント2をAlN放熱ブロック3に接合させる際には、AlN放熱ブロック3に対してAlNサブマウント2を高い位置決め精度の下に所定位置に配することが必要であり、その際に前述のアライメントマーク20が位置決め基準として利用される。この位置決めは、例えば画像認識機能を備えた実装機にAlN放熱ブロック3をセットした後、AlNサブマウント2の半導体レーザー素子1が固定されていない部分をコレットにより吸着保持して、該AlNサブマウント2を実装機に供給し、その画像認識機能を利用して行うことができる。この画像認識機能はより詳しくは、ワークの表面画像を撮像するとともに、撮像されたワークの表面画像から、予め記憶手段に登録されたマーク画像の特徴と一致するマークをサーチ検出し、その検出されたマークについて、指定された特定位置からの位置を求める機能である。
When the
次に、AlN放熱ブロック3の形成について詳しく説明する。まず、後述のように切断されてAlN放熱ブロック3を構成するAlN基板の表面が、研磨加工により、例えば厚さが8mm、表面粗さ:Raが0.05μm以下となるように仕上げられる。そしてこのAlN基板の上表面に、Ti/Pt/Au層がスパッタにより形成される。なおAlN基板の熱伝導率は140W/mK以上であり、良好な放熱性が確保される。 Next, the formation of the AlN heat dissipation block 3 will be described in detail. First, the surface of the AlN substrate that forms the AlN heat dissipation block 3 by cutting as described later is finished by polishing so that the thickness is, for example, 8 mm and the surface roughness Ra is 0.05 μm or less. A Ti / Pt / Au layer is formed on the upper surface of the AlN substrate by sputtering. The thermal conductivity of the AlN substrate is 140 W / mK or more, and good heat dissipation is ensured.
次に上記Ti/Pt/Au層の上に所定のレジストパターンが形成され、イオンミリングによりレジストの無い部分のTi/Pt/Au膜を除去することにより、図1に示したTi/Pt/Auメタライズ層8および、図2に示した電気配線層18、19並びにアライメントマーク20が形成される。そしてTi/Pt/Auメタライズ層8の上に、リフトオフによってPt層9が形成される。さらにその上に前述の半田11が、例えばAuとSnの二元蒸着法により、目的の組成比(例えばAu組成が73±10wt%)となるように成膜される。その後AlN基板が切断されて、AlN放熱ブロック3が複数形成される。
Next, a predetermined resist pattern is formed on the Ti / Pt / Au layer, and the Ti / Pt / Au film having no resist is removed by ion milling, whereby the Ti / Pt / Au shown in FIG. The metallized layer 8, the electric wiring layers 18 and 19 and the
なお本実施形態においては、図2に示す通りAlN放熱ブロック3の前面3aに、ガラス製のレンズホルダ25が接着固定される。このレンズホルダ25はその上面に、複数の半導体レーザー素子1から射出されたレーザービームを各々平行光化するコリメートレンズが複数並設されてなるコリメートレンズアレイを接着固定するためのものである。AlN基板は、まず上記前面3aとなる部分で切断され、この切断面が表面粗さ:Ra=0.1〜0.2μmとなるように研磨された後、さらにこの切断面と直交する複数の面で切断されて、複数のAlN放熱ブロック3が形成される。
In the present embodiment, a
P電極用の半田は、以上説明した複数のドット状のパターンからなるものに限らず、図4に示す第2の実施形態におけるように、多角形状(この場合は四角形状)の複数のドット状部分と、該部分を連絡するそれらよりも細幅の部分とからなるパターンの半田7′を採用することもできる。本実施形態の半導体レーザー装置は、上記半田7′のパターンが異なる点を除いては、基本的に、前述した第1の実施形態の装置と同様に形成されている。なおこの図4において、図1〜3中の要素と同等の要素には同番号を付してあり、それらについての重複した説明は省略する(以下、同様)。
The solder for the P electrode is not limited to the above-described plurality of dot-shaped patterns, and as in the second embodiment shown in FIG. 4, a plurality of dot-shaped polygonal shapes (in this case, quadrangular shapes). It is also possible to employ a
このように、部分的にくびれが入った半田パターンを採用する場合も、半導体レーザー素子の実装時、光導波路Qの側端部から半田7′の層と平行な面に向かって降ろした面と、四角形が連なるパターンの半田7′の長軸との距離が75μmとなる状態に該素子を位置決めする。それにより、半田7′が融解してから固化した状態において、光導波路Qと半田7′との間の距離は、前述した20μmを超える30μm以上となって、光導波路Qに生じる応力が小さく抑えられる。この場合も、半導体レーザー装置の作製の歩留まりは95%以上となった。 As described above, even when the solder pattern partially constricted is adopted, when the semiconductor laser element is mounted, the surface lowered from the side end portion of the optical waveguide Q toward the plane parallel to the layer of the solder 7 '. The element is positioned in a state where the distance from the long axis of the solder 7 'having a pattern of quadrangular squares is 75 μm. As a result, in the state where the solder 7 'is melted and solidified, the distance between the optical waveguide Q and the solder 7' becomes 30 μm or more, which exceeds 20 μm, and the stress generated in the optical waveguide Q is kept small. It is done. Also in this case, the production yield of the semiconductor laser device was 95% or more.
また上記半田7′の融解前のパターンは、半導体レーザー素子1のP電極1dより小さく、かつ、くびれを持つ形状となっているので、くびれの両側の大きい部分どうしが融合し、PNジャンクション部やP型エピタキシャル層まで到達してショートを招くことが防止される。
Further, the pattern before melting of the solder 7 'is smaller than the
なお、P電極用の半田としては、図5に示す第3の実施形態におけるように、全体的に四角形状のパターンとされた半田7″を採用することもできる。本実施形態の半導体レーザー装置も、上記半田7″のパターンが異なる点を除いては、基本的に、前述した第1の実施形態の装置と同様に形成されている。
Incidentally, as the solder for the P electrode, as in the third embodiment shown in FIG. 5, it is also possible to employ a
このような半田パターンを採用する場合は、半導体レーザー素子の実装時、光導波路Qの側端部から半田7″の層と平行な面に向かって降ろした面と、半田7″の側端部(半田17側の側端部)との距離が30μm以上となる状態に該素子を位置決めする。それにより、半田7″が融解してから固化した状態において、光導波路Qと半田7″との間の距離は、前述した20μmを超える25μm以上となって、光導波路Qに生じる応力が小さく抑えられる。この場合も、半導体レーザー装置の作製の歩留まりは95%以上となった。
When such a solder pattern is employed, when the semiconductor laser element is mounted, a surface lowered from the side end portion of the optical waveguide Q toward a plane parallel to the layer of the
また、上記半田7″の融解前のパターンは、半導体レーザー素子1のP電極1dから光導波路Qと反対側にはみ出した形状となっているので、該半田7″が融解するとき光導波路Qと反対側に流れる傾向となる。そこでこの場合も、半田7″がPNジャンクション部やP型エピタキシャル層まで到達してショートを招くことが防止される。
Further, since the pattern before melting of the
次に図6および図7を参照して、本発明の第4の実施形態について説明する。本実施形態の半導体レーザー装置は、図1〜3に示した第1の実施形態のものと比べると、チップ状態のGaN系半導体レーザー素子1の構成が一部異なり、その他の点は基本的に第1の実施形態の装置と同様に形成されたものである。
Next, a fourth embodiment of the present invention will be described with reference to FIGS. The semiconductor laser device of the present embodiment is partially different from the first embodiment shown in FIGS. 1 to 3 in the configuration of the GaN-based
すなわち、これらの図に示される通りP電極の最上層は、光導波路Qの側端部(図6中の左側端部)から所定距離の位置まではPtメタライズ層1eから形成され、それよりも外側の部分はAuメタライズ層1fから形成されている。半田との濡れ性は、Ptに比べAuの方が良い。そこで、このような構成においてP電極1dを接合する方の半田7が融解したとき、該半田7は、最上層がAuメタライズ層1fとなっている部分では容易に流れるが、最上層がPtメタライズ層1eとなっている部分には容易に流れ出さない。
That is, as shown in these figures, the uppermost layer of the P electrode is formed from the Pt metallized
したがって、光導波路Qの上記側端部から、Ptメタライズ層1eの端部までの距離を所定値に設定しておくことにより、融解後に固化する半田7の端部と光導波路Qの側端部との距離を、20μm以上の所望値に制御することが可能になる。なお、上記Ptメタライズ層1eに代えて、MoやあるいはPdなどからなるメタライズ層を設けても、同様の効果を得ることができる。
Therefore, by setting the distance from the side end portion of the optical waveguide Q to the end portion of the Pt metallized
1 半導体レーザー素子
1b N電極
1d P電極
2 AlNサブマウント
3 AlN放熱ブロック
7、7′、7″ P電極用半田
17 N電極用半田
Q 光導波路
DESCRIPTION OF
17 N electrode solder Q Optical waveguide
Claims (5)
この半導体レーザー素子が、前記電極が形成された表面側から半田で接合されたヒートシンクとを備えてなる半導体レーザー装置において、
融解後に固化した前記半田によって半導体レーザー素子がヒートシンクに接合された状態において、該半田と半導体レーザー素子の光導波路との距離が20μm以上となっていることを特徴とする半導体レーザー装置。 A semiconductor laser device in which a plurality of semiconductor layers are formed on a substrate and an electrode is formed on the surface of the layer opposite to the substrate;
In this semiconductor laser device, comprising a heat sink joined with solder from the surface side on which the electrodes are formed,
A semiconductor laser device, wherein a distance between the solder and the optical waveguide of the semiconductor laser element is 20 μm or more in a state where the semiconductor laser element is bonded to a heat sink by the solder solidified after melting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005194094A JP2007013002A (en) | 2005-07-01 | 2005-07-01 | Semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005194094A JP2007013002A (en) | 2005-07-01 | 2005-07-01 | Semiconductor laser device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007013002A true JP2007013002A (en) | 2007-01-18 |
Family
ID=37751080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005194094A Withdrawn JP2007013002A (en) | 2005-07-01 | 2005-07-01 | Semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007013002A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099655A (en) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | Lead-free soldering method of wide-gap semiconductor chip |
JP2010067868A (en) * | 2008-09-12 | 2010-03-25 | Sanyo Electric Co Ltd | Semiconductor laser apparatus and method of manufacturing the same |
WO2017163927A1 (en) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | Chip size package, production method, electronic apparatus, and endoscope |
WO2020230874A1 (en) * | 2019-05-16 | 2020-11-19 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor laser device and method for manufacturing semiconductor laser device |
WO2021199532A1 (en) * | 2020-03-30 | 2021-10-07 | 古河電気工業株式会社 | Sub-mount, light-emitting device, and optical module |
-
2005
- 2005-07-01 JP JP2005194094A patent/JP2007013002A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099655A (en) * | 2007-10-15 | 2009-05-07 | National Institute Of Advanced Industrial & Technology | Lead-free soldering method of wide-gap semiconductor chip |
JP2010067868A (en) * | 2008-09-12 | 2010-03-25 | Sanyo Electric Co Ltd | Semiconductor laser apparatus and method of manufacturing the same |
WO2017163927A1 (en) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | Chip size package, production method, electronic apparatus, and endoscope |
US10872998B2 (en) | 2016-03-24 | 2020-12-22 | Sony Corporation | Chip size package, method of manufacturing the same, electronic device, and endoscope |
WO2020230874A1 (en) * | 2019-05-16 | 2020-11-19 | パナソニックセミコンダクターソリューションズ株式会社 | Semiconductor laser device and method for manufacturing semiconductor laser device |
WO2021199532A1 (en) * | 2020-03-30 | 2021-10-07 | 古河電気工業株式会社 | Sub-mount, light-emitting device, and optical module |
JP7420625B2 (en) | 2020-03-30 | 2024-01-23 | 古河電気工業株式会社 | Submounts, light emitters, and optical modules |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688317B1 (en) | Semiconductor light-emitting device and method of manufacturing the same and mounting plate | |
KR101142561B1 (en) | Laser light source module | |
EP3583667B1 (en) | Bonded laser with solder-free laser active stripe in facing relationship with submount | |
JPH11340581A (en) | Laser diode packaging | |
TW202333395A (en) | Light emitting device | |
US20150349487A1 (en) | Method For Producing Semiconductor Laser Elements And Semi-Conductor Laser Element | |
US20020172244A1 (en) | Self-separating laser diode assembly and method | |
JP2007013002A (en) | Semiconductor laser device | |
JP6320372B2 (en) | Laser ablation process for manufacturing laser diode submounts and laser diode units | |
KR100764393B1 (en) | Method of fabricating a high power array type semiconductor laser device | |
JP2008205326A (en) | Submount and semiconductor device using it | |
JP2005005681A (en) | Semiconductor light emitting device and its manufacturing method | |
JP2006332521A (en) | Semiconductor laser | |
JP2006185931A (en) | Semiconductor laser device and its fabrication process | |
JP5867026B2 (en) | Laser equipment | |
JP2006332329A (en) | Semiconductor laser | |
GB2293687A (en) | Semiconductor laser device and method of fabrication semiconductor laser device | |
JP4536429B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2009158644A (en) | Laser module | |
JPH07307520A (en) | Method for assembling of stacked semiconductor laser device | |
JP2008124152A (en) | Solder sheet, semiconductor device, and semiconductor device manufacturing method | |
WO2021261192A1 (en) | Method for manufacturing semiconductor laser element, semiconductor laser element, and semiconductor laser device | |
WO2021059752A1 (en) | Laser emission element and laser emission device | |
JP2008091768A (en) | Semiconductor laser device, and electronic instrument | |
JP2005038970A (en) | Sub-mount and semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061211 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |