JP2007011152A - Flat display device - Google Patents

Flat display device Download PDF

Info

Publication number
JP2007011152A
JP2007011152A JP2005194436A JP2005194436A JP2007011152A JP 2007011152 A JP2007011152 A JP 2007011152A JP 2005194436 A JP2005194436 A JP 2005194436A JP 2005194436 A JP2005194436 A JP 2005194436A JP 2007011152 A JP2007011152 A JP 2007011152A
Authority
JP
Japan
Prior art keywords
photosensor
pixel
precharge voltage
pixels
processing block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005194436A
Other languages
Japanese (ja)
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005194436A priority Critical patent/JP2007011152A/en
Publication of JP2007011152A publication Critical patent/JP2007011152A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flat display device which has no variance in characteristic and can precisely input an image thereinto. <P>SOLUTION: A photosensor processing circuit (1) applies a precharge voltage to a photosensor pixel 27 from a precharge voltage supply line and also reads the potential of a photosensor signal output line varying depending upon the on/off state of a second TFT 64b as a photosensor signal when a third TFT 64c is on, and (2) counts photosensors 64 which are on or off by processing blocks and judges whether a photosensor 64 of a processing block 881 is on or off from the counted value. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、画像取込み機能を備えた平面表示装置に関するものである。   The present invention relates to a flat display device having an image capturing function.

最近、液晶表示装置のアレイ基板上に、画像取込みを行う密着型エリアセンサを配置した表示装置が提案されている(例えば、特許文献1,2参照)。   Recently, a display device has been proposed in which a contact area sensor for capturing an image is arranged on an array substrate of a liquid crystal display device (see, for example, Patent Documents 1 and 2).

この従来の液晶表示装置は、センサに接続されたキャパシタの電荷量をセンサでの受光量に応じて変化させるようにし、キャパシタの両端電圧を検出することで、画像取込みを行っている。
特開2001−292276号公報 特開2001−339640号公報
This conventional liquid crystal display device captures an image by changing the charge amount of a capacitor connected to the sensor in accordance with the amount of light received by the sensor and detecting the voltage across the capacitor.
JP 2001-292276 A JP 2001-339640 A

しかしながら、密着型エリアセンサを構成するトランジスタなどは特性バラツキが大きい。そのため、同一の外部光がセンサなどに照射されても、オフ状態となるトランジスタもあれば、オフ状態を保持するものもある。   However, the transistors and the like that constitute the contact area sensor have large characteristic variations. Therefore, some transistors are turned off even when the same external light is irradiated to the sensor or the like, and some transistors are kept off.

そこで本発明は、このような点に鑑みてなされたものであり、特性のバラツキがなく精度よく画像取込みを行うことができる平面表示装置提供する。   Therefore, the present invention has been made in view of such a point, and provides a flat display device capable of accurately capturing an image without variation in characteristics.

本発明は、アレイ基板上に互いに直交して配置される複数本の信号線及び第1ゲート信号線と、前記信号線と前記第1ゲート信号線との交点近傍に設けられた表示用スイッチング素子と、この表示用スイッチング素子に接続された画素電極とを含む表示画素と、前記信号線に映像信号を供給すると共に前記第1ゲート信号線にゲート信号を供給して映像を表示する表示用制御手段と、を有する平面表示装置において、前記アレイ基板上に複数のホトセンサ画素がマトリックス状に設けられ、前記各ホトセンサ画素からのホトセンサ信号を読み取るホトセンサ処理手段が設けられ、前記ホトセンサ画素は、前記第1ゲート信号線と平行に配された第2ゲート信号線からの第2ゲート信号によってオン/オフする第1スイッチング素子と、前記第1スイッチング素子がオン状態のときに、前記信号線と平行に配されたプリチャージ電圧供給線から所定のプリチャージ電圧が印加されて電荷が蓄積されるコンデンサと、前記コンデンサにより蓄積された電荷を光の強弱に応じて光リーク量を変化させて放電するホトセンサと、前記コンデンサからの放電電圧に基づいてオン/オフする第2スイッチング素子と、前記第1ゲート信号線と平行に配された第3ゲート信号線からの第3ゲート信号によって、前記第2スイッチング素子とホトセンサ信号出力線との間をオン/オフする第3スイッチング素子と、を有し、前記マトリックス状に配された複数のホトセンサ画素で一つの処理ブロックを構成し、前記ブロックが前記アレイ基板上に複数設けられ、前記ホトセンサ処理手段は、(1)前記プリチャージ電圧供給線から前記プリチャージ電圧を印加すると共に、前記第3スイッチング素子がオン状態のときに、前記第2スイッチング素子のオン/オフ状態によって変化する前記ホトセンサ信号出力線の電位をホトセンサ信号として読み取り、(2)前記処理ブロック毎にオン状態、または、オフ状態の前記ホトセンサの数をカウントし、前記カウントした数によって前記処理ブロックにおける前記ホトセンサがオン状態、または、オフ状態であるかを判断することを特徴とする平面表示装置である。   The present invention relates to a plurality of signal lines and first gate signal lines arranged orthogonally to each other on an array substrate, and a display switching element provided in the vicinity of the intersection of the signal line and the first gate signal line A display pixel including a pixel electrode connected to the display switching element, and a display control for supplying a video signal to the signal line and supplying a gate signal to the first gate signal line to display an image. A plurality of photosensor pixels are provided in a matrix on the array substrate, and a photosensor processing means for reading a photosensor signal from each photosensor pixel is provided. A first switching element that is turned on / off by a second gate signal from a second gate signal line disposed in parallel with the first gate signal line; When the switching element is in an ON state, a capacitor for storing a charge by applying a predetermined precharge voltage from a precharge voltage supply line arranged in parallel with the signal line, and a charge stored by the capacitor for light A photosensor that discharges by changing the amount of light leakage according to the intensity of the light, a second switching element that is turned on / off based on a discharge voltage from the capacitor, and a third sensor that is arranged in parallel with the first gate signal line. A plurality of photosensor pixels arranged in a matrix having a third switching element for turning on / off between the second switching element and the photosensor signal output line by a third gate signal from the gate signal line And a plurality of the blocks are provided on the array substrate, and the photosensor processing means includes: (1) front When the precharge voltage is applied from the precharge voltage supply line and the third switching element is in the on state, the potential of the photosensor signal output line that changes depending on the on / off state of the second switching element is a photosensor signal. (2) The number of the photosensors in the on state or the off state is counted for each processing block, and whether the photosensors in the processing block are in the on state or the off state according to the counted number. It is a flat display device characterized by judging.

本発明によれば、処理ブロック毎にオン状態、または、オフ状態のホトセンサの数をカウントし、カウントした数によって処理ブロックにおけるホトセンサがオン状態、または、オフ状態であるかを判断するので、特性のバラツキを排除できる。   According to the present invention, the number of photo sensors in the on state or the off state is counted for each processing block, and it is determined whether the photo sensor in the processing block is in the on state or the off state based on the counted number. Can be eliminated.

以下、本発明の一実施形態の液晶表示装置について説明する。   Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described.

[1]液晶表示装置の回路構成
まず、液晶表示装置の回路構成の詳細について説明する。
[1] Circuit Configuration of Liquid Crystal Display Device First, details of the circuit configuration of the liquid crystal display device will be described.

(1)液晶表示装置の構成
本実施形態の液晶表示装置の構成について図1に基づいて説明する。
(1) Configuration of Liquid Crystal Display Device The configuration of the liquid crystal display device of this embodiment will be described with reference to FIG.

図1は、アレイ基板11と回路基板17とを示している。   FIG. 1 shows the array substrate 11 and the circuit board 17.

液晶表示装置は、水平方向320画素x垂直方向240画素の表示解像度を有する。なお、画素16とは、表示画素26とホトセンサ画素27とを合わせて表現するときの名称である。   The liquid crystal display device has a display resolution of 320 pixels in the horizontal direction and 240 pixels in the vertical direction. The pixel 16 is a name used when the display pixel 26 and the photosensor pixel 27 are expressed together.

アレイ基板上には、320xR,G,B=960本のソース信号線21が縦方向に配線され、340本の表示用ゲート信号線22aが配線されている。これらソース信号線21と表示用ゲート信号線22aの交点近傍に画素16が設けられている。   On the array substrate, 320 × R, G, B = 960 source signal lines 21 are wired in the vertical direction, and 340 display gate signal lines 22a are wired. A pixel 16 is provided in the vicinity of the intersection of the source signal line 21 and the display gate signal line 22a.

また、960本のプリチャージ電圧信号線24、340本の第2ゲート信号線22c、340本の第3ゲート信号線22b、340本の共通信号線31、960本のホトセンサ出力信号線25を有している。プリチャージ電圧信号線24、ホトセンサ出力信号線25は、信号線23と平行に配線され、第2ゲート信号線22c、第3ゲート信号線22b、共通信号線31は、表示用ゲート信号線22aと平行に配線されている。   Also, 960 precharge voltage signal lines 24, 340 second gate signal lines 22c, 340 third gate signal lines 22b, 340 common signal lines 31, 960 photosensor output signal lines 25 are provided. is doing. The precharge voltage signal line 24 and the photosensor output signal line 25 are wired in parallel with the signal line 23, and the second gate signal line 22c, the third gate signal line 22b, and the common signal line 31 are connected to the display gate signal line 22a. Wired in parallel.

また、アレイ基板11上には、ソース信号線23が接続されているソースドライバ回路14と、プリチャージ電圧信号線24が接続されているホトセンサ処理回路18と、表示用ゲート信号線22aを駆動する表示用ゲートドライバ回路12と、第3ゲート信号線22b、第2ゲート信号線22c、共通信号線31が接続されている読み取り用ゲートドライバ回路12bと、ホトセンサ出力信号線25が接続されているホトセンサ出力処理回路18とが設けられている。これらの回路は、例えば低温ポリシリコンTFTにより形成されている。   On the array substrate 11, the source driver circuit 14 to which the source signal line 23 is connected, the photo sensor processing circuit 18 to which the precharge voltage signal line 24 is connected, and the display gate signal line 22a are driven. The display gate driver circuit 12, the read gate driver circuit 12b to which the third gate signal line 22b, the second gate signal line 22c, and the common signal line 31 are connected, and the photosensor to which the photosensor output signal line 25 is connected. An output processing circuit 18 is provided. These circuits are formed by, for example, a low-temperature polysilicon TFT.

(2)各回路の構成
回路基板17上には、アレイ基板11上の各回路を制御するコントロールIC(図示せず)、画像データ等を記憶するメモリ(図示せず)と、アレイ基板11及び回路基板17で使用する各種の直流電圧を出力する電源回路(図示せず)とを実装している。また、回路基板17上には、表示制御及び画像取込制御を行う映像信号処理回路21が実装されている。アレイ基板11と回路基板17とは、例えばフレキシブル基板(FPC)20を介して各種信号の送受を行う。映像信号処理回路21からの出力映像信号はソースドライバ回路14に印加される。
(2) Configuration of Each Circuit On the circuit board 17, a control IC (not shown) for controlling each circuit on the array board 11, a memory (not shown) for storing image data, and the like, A power supply circuit (not shown) for outputting various DC voltages used on the circuit board 17 is mounted. A video signal processing circuit 21 that performs display control and image capture control is mounted on the circuit board 17. The array substrate 11 and the circuit substrate 17 transmit and receive various signals via, for example, a flexible substrate (FPC) 20. The output video signal from the video signal processing circuit 21 is applied to the source driver circuit 14.

ソースドライバ回路14は、映像信号処理回路21から入力するデジタル画素データを液晶表示素子の駆動に適したアナログ電圧に変換するD/A変換回路を有する。   The source driver circuit 14 includes a D / A conversion circuit that converts digital pixel data input from the video signal processing circuit 21 into an analog voltage suitable for driving a liquid crystal display element.

表示用ゲートドライバ回路12aは、表示用ゲート信号線22aを順次選択し、ソースドライバ回路14と同期をとって表示画素26に映像データを書き込む動作を行う。   The display gate driver circuit 12 a sequentially selects the display gate signal lines 22 a and performs an operation of writing video data to the display pixels 26 in synchronization with the source driver circuit 14.

読み込み用ゲートドライバ回路12bは、第3ゲート信号線22b及び第2ゲート信号線22cを順次選択し、ソースドライバ回路14と同期をとってホトセンサ画素27にプリチャージ電圧を印加し、また、ホトセンサ画素27から出力電圧を取り出す動作を行う。   The reading gate driver circuit 12b sequentially selects the third gate signal line 22b and the second gate signal line 22c, applies a precharge voltage to the photosensor pixel 27 in synchronization with the source driver circuit 14, and also detects the photosensor pixel. The operation of taking out the output voltage from 27 is performed.

ホトセンサ処理回路18は、プリチャージ電圧をプリチャージ電圧信号線24に印加する。また、ホトセンサ処理回路18は、ホトセンサ画素27からの出力電圧をホトセンサ出力信号線25を介して取り込む。このホトセンサ処理回路18は、アレイ基板11に直接形成されている。基本的な構成部品は、コンパレータ回路233をスイッチからなる選択回路である。   The photosensor processing circuit 18 applies a precharge voltage to the precharge voltage signal line 24. The photo sensor processing circuit 18 takes in the output voltage from the photo sensor pixel 27 via the photo sensor output signal line 25. The photo sensor processing circuit 18 is directly formed on the array substrate 11. A basic component is a selection circuit including a switch for the comparator circuit 233.

そして、ホトセンサ信号処理回路15は、読み取り用ゲートドライバ回路12b及びホトセンサ処理回路18を制御する。また、ホトセンサ処理回路18からの出力データを演算あるいは比較処理などを施し、光が照射あるいは遮光されているホトセンサ位置を判断し、その座標位置を出力する。   The photosensor signal processing circuit 15 controls the reading gate driver circuit 12b and the photosensor processing circuit 18. Further, the output data from the photosensor processing circuit 18 is subjected to calculation or comparison processing, etc., the photosensor position where light is irradiated or shielded is determined, and the coordinate position is output.

(3)画素16の構成
図2は画素16(表示画素26+ホトセンサ画素27)を中心として詳細に示した本実施形態の液晶表示装置のブロック図である。なお、画素16は1つしか図示していないが、図1に図示したように、画素はマトリックス状に形成されている。
(3) Configuration of Pixel 16 FIG. 2 is a block diagram of the liquid crystal display device of the present embodiment, which is shown in detail centering on the pixel 16 (display pixel 26 + photosensor pixel 27). Although only one pixel 16 is shown, the pixels are formed in a matrix as shown in FIG.

(3−1)表示画素26の構成
表示画素26は、縦横に列設されるソース信号線23及び表示用ゲート信号線22aの各交点近傍に形成される。表示画素26は、低温ポリシリコン薄膜トランジスタ(以下、表示用TFTという)32と(図3参照)、表示用TFT32の一端に形成された画素電極61と対向電極36間に構成される液晶容量34、共通信号線31との間に接続される表示用補助容量35から構成される。
(3-1) Configuration of Display Pixel 26 The display pixel 26 is formed in the vicinity of each intersection of the source signal line 23 and the display gate signal line 22a arranged in rows and columns. The display pixel 26 includes a low-temperature polysilicon thin film transistor (hereinafter referred to as a display TFT) 32 (see FIG. 3), a liquid crystal capacitor 34 formed between a pixel electrode 61 formed at one end of the display TFT 32 and a counter electrode 36, The auxiliary storage capacitor 35 is connected to the common signal line 31.

(3−2)ホトセンサ画素27の構成
ホトセンサ画素27は図6に示されるように、TFTからなるホトセンサ64と、プリチャージ電圧を保持するコンデンサ63と、ソースフォロワとして動作する第2TFT62bと、プリチャージ電圧をコンデンサ63に印加するスイッチング素子として動作する第1TFT62aと、第2TFT62bのソースフォロワ出力をホトセンサ出力信号線25に選択して出力する第3TFT62cとから構成される。ホトセンサ64などの一端子は、共通信号線31に接続され接地されている。なお、第1TFT62a、第2TFT62b、第3TFT62c、ホトセンサ64とは、表示用TFT32と共にアレイプロセスの同一工程で形成する。
(3-2) Configuration of Photosensor Pixel 27 As shown in FIG. 6, the photosensor pixel 27 includes a photosensor 64 made of TFT, a capacitor 63 that holds a precharge voltage, a second TFT 62b that operates as a source follower, and a precharge. The first TFT 62a operates as a switching element that applies a voltage to the capacitor 63, and a third TFT 62c that selects and outputs the source follower output of the second TFT 62b to the photosensor output signal line 25. One terminal such as the photosensor 64 is connected to the common signal line 31 and grounded. The first TFT 62a, the second TFT 62b, the third TFT 62c, and the photosensor 64 are formed together with the display TFT 32 in the same array process.

(2−3)ホトセンサ画素27の配置
図3では、ホトセンサ画素27は画素16のそれぞれに形成されている。つまり、表示画素26の形成数とホトセンサ画素27の形成数とは同一である。
(2-3) Arrangement of Photosensor Pixel 27 In FIG. 3, the photosensor pixel 27 is formed in each of the pixels 16. That is, the number of display pixels 26 and the number of photosensor pixels 27 are the same.

しかし、ホトセンサ画素27は、図4に示すように、RGBの画素16(16R、16G、16B)に1つのホトセンサ画素27を配してもよい。   However, as shown in FIG. 4, the photosensor pixel 27 may include one photosensor pixel 27 for each of the RGB pixels 16 (16R, 16G, and 16B).

また、図5に示すように、2画素に1つのホトセンサ画素27を配置または形成してもよい。好ましくは、図5に示すように、偶数画素行の奇数画素列にホトセンサ画素27を配置し、奇数画素行の偶数画素列にホトセンサ画素27を配置するように構成する。   Further, as shown in FIG. 5, one photosensor pixel 27 may be arranged or formed for every two pixels. Preferably, as shown in FIG. 5, the photo sensor pixel 27 is arranged in the odd pixel column of the even pixel row, and the photo sensor pixel 27 is arranged in the even pixel column of the odd pixel row.

上記したように、ホトセンサ画素27は全ての表示画素26に対応して形成することには限定されない。   As described above, the photosensor pixels 27 are not limited to be formed corresponding to all the display pixels 26.

また、ホトセンサ画素27の位置は、表示領域10内に限定するものではなく、表示領域外に構成してもよい。   The position of the photosensor pixel 27 is not limited to the display area 10 and may be configured outside the display area.

また、画素16に形成するホトセンサ画素27は1つに限定するものではなく、複数のホトセンサ画素27を形成してもよい。   Further, the number of photosensor pixels 27 formed in the pixel 16 is not limited to one, and a plurality of photosensor pixels 27 may be formed.

(4)ホトセンサ画素27の等価回路の構成
ホトセンサ画素27の等価回路について図6、7に基づいて説明する。
(4) Configuration of Equivalent Circuit of Photosensor Pixel 27 An equivalent circuit of the photosensor pixel 27 will be described with reference to FIGS.

ホトセンサ画素27の等価回路は、ホトセンサ64、コンデンサ63、第1TFT62a、第2TFT62b、第3TFT62cから構成されている。   The equivalent circuit of the photosensor pixel 27 includes a photosensor 64, a capacitor 63, a first TFT 62a, a second TFT 62b, and a third TFT 62c.

ホトセンサ64は、ホトダイオードとして動作するTFTからなる。本実施形態ではホトセンサ64をTFTのNチャンネルのダイオード接続で形成している。TFTをNチャンネルのダイオード接続することにより、構成が容易になり、電荷の保持特性も向上する。このホトセンサ64に光が照射されると、ホトセンサ64は光の強度に応じてリークする。このリークによりホトセンサ64の両端子間の電位が低下する。したがって、ホトセンサ64の両端子間電位を検出することにより、ホトセンサ64に光が照射されたこと、ホトセンサ64に照射された光の相対的な強度を把握できる。   The photosensor 64 is composed of a TFT that operates as a photodiode. In this embodiment, the photosensor 64 is formed by N-channel diode connection of TFT. By connecting the TFT with an N-channel diode, the configuration becomes easy and the charge retention characteristics are improved. When the photosensor 64 is irradiated with light, the photosensor 64 leaks according to the intensity of the light. Due to this leakage, the potential between both terminals of the photosensor 64 decreases. Therefore, by detecting the potential between both terminals of the photosensor 64, it is possible to grasp that the photosensor 64 is irradiated with light and the relative intensity of the light irradiated to the photosensor 64.

コンデンサ63は、プリチャージ電圧を保持するものであり、ゲート絶縁膜を用いて構成する。ゲート絶縁膜を利用することにより小面積で容量の大きな補助容量を構成できる。   The capacitor 63 holds a precharge voltage and is configured using a gate insulating film. By using the gate insulating film, an auxiliary capacitor having a small area and a large capacitance can be configured.

第2TFT62bは、ソースフォロワとして動作するものであり、ゲート端子にはホトセンサ64の一端子が接続され、また、コンデンサ63の一端子が接続される。第2TFT62bのゲート端子電圧がVt電圧になると、第2TFT62bはオフする。Vt電圧以上であると、第2TFT62bはオンする。   The second TFT 62b operates as a source follower, and one terminal of the photosensor 64 is connected to the gate terminal, and one terminal of the capacitor 63 is connected. When the gate terminal voltage of the second TFT 62b becomes the Vt voltage, the second TFT 62b is turned off. If it is equal to or higher than the Vt voltage, the second TFT 62b is turned on.

第1TFT62aは、プリチャージ電圧信号線24に印加されたプリチャージ電圧をコンデンサ63の一端子に印加する。第2ゲート信号線22cにオン電圧が印加されると、第1TFT62aがオンする。プリチャージ電圧は、第2TFT62bがオンする電圧(Vt電圧以上)である。第1TFT62aはゲートドライバ回路12bで制御され、第1TFT62aのゲート端子は第2ゲート信号線22cに接続されている。   The first TFT 62 a applies the precharge voltage applied to the precharge voltage signal line 24 to one terminal of the capacitor 63. When a turn-on voltage is applied to the second gate signal line 22c, the first TFT 62a is turned on. The precharge voltage is a voltage at which the second TFT 62b is turned on (Vt voltage or more). The first TFT 62a is controlled by the gate driver circuit 12b, and the gate terminal of the first TFT 62a is connected to the second gate signal line 22c.

第3TFT62cはゲートドライバ回路12bで制御され、第3TFT62cのゲート端子は第3ゲート信号線22bに接続されている。第3ゲート信号線22bにオン電圧が印加されると、第3TFT62cがオンする。   The third TFT 62c is controlled by the gate driver circuit 12b, and the gate terminal of the third TFT 62c is connected to the third gate signal line 22b. When a turn-on voltage is applied to the third gate signal line 22b, the third TFT 62c is turned on.

(5)ホトセンサ画素27の等価回路の動作内容
以下、上記構成のホトセンサ画素27の等価回路の動作内容について説明する。
(5) Operation Contents of Equivalent Circuit of Photosensor Pixel 27 Hereinafter, operation contents of an equivalent circuit of the photosensor pixel 27 having the above-described configuration will be described.

(5−1)第1動作
第2ゲート信号線22cにオン電圧が印加されると、第1TFT62aがオンする。すると、プリチャージ電圧信号線24に印加されたプリチャージ電圧をコンデンサ63の一端子に印加する。プリチャージ電圧は、1フレーム(1画面の書き換え周期)毎に印加される。もちろん、複数フレームに1回印加してもよい。
(5-1) First Operation When a turn-on voltage is applied to the second gate signal line 22c, the first TFT 62a is turned on. Then, the precharge voltage applied to the precharge voltage signal line 24 is applied to one terminal of the capacitor 63. The precharge voltage is applied every frame (one screen rewrite cycle). Of course, it may be applied once to a plurality of frames.

(5−2)第2動作
コンデンサ63は、プリチャージ電圧を蓄積する。
(5-2) Second Operation The capacitor 63 stores a precharge voltage.

(5−3)第3動作
ホトセンサ64に光が照射されると、コンデンサ63に蓄積された電荷がホトセンサ64のチャンネル間を通じて放電される。この放電された放電電圧値によって、第2TFT62bがオンまたはオフ状態となる。この放電電圧値は、ホトセンサ64は光の強度に応じた光リーク量により決まる。
(5-3) Third Operation When the photosensor 64 is irradiated with light, the electric charge accumulated in the capacitor 63 is discharged between the channels of the photosensor 64. The second TFT 62b is turned on or off depending on the discharged discharge voltage value. The discharge voltage value of the photosensor 64 is determined by the amount of light leak corresponding to the light intensity.

(5−4)第4動作
第3ゲート信号線22bにオン電圧が印加されると、第3TFT62cがオンする。第3TFT62cをオンさせるタイミングは、プリチャージ電圧を印加するタイミングと同期をとって実施される。
(5-4) Fourth Operation When a turn-on voltage is applied to the third gate signal line 22b, the third TFT 62c is turned on. The timing for turning on the third TFT 62c is performed in synchronization with the timing for applying the precharge voltage.

このときに、第2TFT62bがオン状態であれば、ホトセンサ出力信号線25の電荷は、第3TFT62c、62bを介して、共通信号線31に放電される。なお、共通信号線31の電位によっては充電される場合もあるが、例えば、共通信号線31は接地しておく。   At this time, if the second TFT 62b is in an ON state, the charge of the photosensor output signal line 25 is discharged to the common signal line 31 via the third TFTs 62c and 62b. For example, the common signal line 31 is grounded although it may be charged depending on the potential of the common signal line 31.

一方、第3TFT62cがオンしても、第2TFT62bがオフ状態であれば、ホトセンサ出力信号線25の電荷は変化しない。   On the other hand, even if the third TFT 62c is turned on, the charge of the photosensor output signal line 25 does not change if the second TFT 62b is turned off.

(5−5)等価回路における露光時間の定義
ここで、以下で使用する「露光時間」について定義しておく。露光時間とは、第1TFT62aをオン状態にして第2TFT62bのゲート端子にプリチャージ電圧を印加した時刻から、第3TFT62cをオン状態にしてホトセンサ出力信号線25に出力を取り出すまでの時間である。
(5-5) Definition of Exposure Time in Equivalent Circuit Here, “exposure time” used below is defined. The exposure time is the time from when the first TFT 62a is turned on and the precharge voltage is applied to the gate terminal of the second TFT 62b to when the third TFT 62c is turned on and the output is taken out to the photosensor output signal line 25.

(5−6)等価回路のまとめ
以上のように、ホトセンサ出力信号線25の電荷の変化を検出すれば、第2TFT62bがオン状態か、中間的なオン状態か、もしくはオフ状態かを検出することができる。つまり、この検出は第2TFT62bのゲート端子の電位を検出していることになる。第2TFT62bのゲート端子電圧は、プリチャージ電圧の大きさと、ホトセンサ64に照射された光の強度及び露光時間により変化する。すなわち、プリチャージ電圧の大きさ、露光時間の長さ、ホトセンサ64の光リーク量からホトセンサ64に照射されている光の強弱を検出することができる。
(5-6) Summary of Equivalent Circuit As described above, if a change in the charge of the photosensor output signal line 25 is detected, it is detected whether the second TFT 62b is in an on state, an intermediate on state, or an off state. Can do. That is, this detection detects the potential of the gate terminal of the second TFT 62b. The gate terminal voltage of the second TFT 62b varies depending on the magnitude of the precharge voltage, the intensity of light applied to the photosensor 64, and the exposure time. That is, it is possible to detect the intensity of light applied to the photosensor 64 from the magnitude of the precharge voltage, the length of the exposure time, and the amount of light leakage of the photosensor 64.

そして、光の強弱の検出は、イメージスキャナのように画像の読み取りに動作に該当する。本実施形態は、マトリックス状にホトセンサ画素27を形成している。したがって、各ホトセンサ画素27の第2TFT62bのオン/オフ状態を検出することにより、表示領域10に結像あるいは照明された画像イメージを取り込むことができる。また、物体の影、物体で反射した光を検出できる。   The light intensity detection corresponds to an operation for reading an image like an image scanner. In the present embodiment, the photosensor pixels 27 are formed in a matrix. Therefore, by detecting the on / off state of the second TFT 62b of each photosensor pixel 27, an image image formed or illuminated on the display region 10 can be captured. In addition, the shadow of the object and the light reflected by the object can be detected.

(6)ホトセンサ処理回路18の構成
図8は、画素16の周辺部を図示した構成図である。
(6) Configuration of Photosensor Processing Circuit 18 FIG. 8 is a configuration diagram illustrating the peripheral portion of the pixel 16.

ホトセンサ出力信号線25は、ホトセンサ処理回路18と接続されている。ホトセンサ処理回路18は、主として、コンパレータ回路233と選択回路81から構成される。選択回路31は一例としてアナログスイッチである。また、選択回路81はスイッチングあるいは選択回路の他、シフトレジスタ回路などを有している。   The photosensor output signal line 25 is connected to the photosensor processing circuit 18. The photo sensor processing circuit 18 mainly includes a comparator circuit 233 and a selection circuit 81. The selection circuit 31 is an analog switch as an example. The selection circuit 81 includes a shift register circuit in addition to the switching or selection circuit.

ホトセンサ画素27とコンパレータ回路233の接続状態は図7に示している。コンパレータ回路233はオペアンプ回路あるいは差動アンプなどでもよい。つまり、一端子に比較電圧あるいは比較対照に対して回路233の出力が変化するものであればいずれでもよい。   The connection state between the photosensor pixel 27 and the comparator circuit 233 is shown in FIG. The comparator circuit 233 may be an operational amplifier circuit or a differential amplifier. In other words, any one may be used as long as the output of the circuit 233 changes with respect to the comparison voltage or the comparison reference at one terminal.

コンパレータ回路233は、比較電圧Vrefに対して、大きいあるいは小さいかを判定し、ロジック的にHまたはLを出力(2値化)する。したがって、出力がロジック信号に変換されるため、以降のロジック処理が容易になる。   The comparator circuit 233 determines whether it is larger or smaller than the comparison voltage Vref, and outputs (binarizes) H or L logically. Therefore, since the output is converted into a logic signal, the subsequent logic processing becomes easy.

(7)コンパレータ回路233の機能
次に、コンパレータ回路233について図8に基づいて説明する。
(7) Function of Comparator Circuit 233 Next, the comparator circuit 233 will be described with reference to FIG.

図8に示すように、プリチャージ電圧信号線24にはプリチャージ電圧端子83からプリチャージ電圧Vprが印加される。プリチャージ電圧はソースドライバ回路14が出力する映像信号と同期をとって印加される。プリチャージ電圧は全てのプリチャージ電圧信号線24に同一のプリチャージ電圧を印加する。   As shown in FIG. 8, a precharge voltage Vpr is applied to the precharge voltage signal line 24 from a precharge voltage terminal 83. The precharge voltage is applied in synchronization with the video signal output from the source driver circuit 14. As the precharge voltage, the same precharge voltage is applied to all the precharge voltage signal lines 24.

全てのコンパレータ回路233の入力端子の一端子には、コンパレータ電圧端子83から比較電圧Vrefが印加される。比較電圧Vrefは全てのコンパレータ回路233に同一の電圧を印加する。   The comparison voltage Vref is applied from the comparator voltage terminal 83 to one terminal of the input terminals of all the comparator circuits 233. The comparison voltage Vref applies the same voltage to all the comparator circuits 233.

ホトセンサ出力信号線25の一端にはコンパレータ回路233の入力端子に接続されている。また、コンパレータ回路233の出力端子には選択回路81が接続されている。選択回路81のスイッチSk(k=1〜n、nは画素列数)が形成され、一つのスイッチSkが選択される。選択されたコンパレータ回路233の出力は電圧出力端子に接続されている。したがって、出力電圧端子82には出力電圧を出力する。スイッチSk(k=1〜n)は1水平走査期間に1回以上選択されるように構成されている。つまり、ゲートドライバ回路12bが1水平走査期間(以下、「1H」という)クロックに同期して第3ゲート信号線22bを選択し、ホトセンサ出力信号線25に第3TFT62cの出力電圧を出力する(図10参照)。   One end of the photosensor output signal line 25 is connected to the input terminal of the comparator circuit 233. A selection circuit 81 is connected to the output terminal of the comparator circuit 233. A switch Sk (k = 1 to n, where n is the number of pixel columns) of the selection circuit 81 is formed, and one switch Sk is selected. The output of the selected comparator circuit 233 is connected to the voltage output terminal. Therefore, an output voltage is output to the output voltage terminal 82. The switch Sk (k = 1 to n) is configured to be selected at least once in one horizontal scanning period. That is, the gate driver circuit 12b selects the third gate signal line 22b in synchronization with one horizontal scanning period (hereinafter referred to as “1H”) clock, and outputs the output voltage of the third TFT 62c to the photosensor output signal line 25 (FIG. 10).

(8)表示方法と読み取り方法
表示方法と読み取り方法について図10に基づいて説明する。
(8) Display Method and Reading Method The display method and reading method will be described with reference to FIG.

映像信号は表示画像に対応して1H単位でソース信号線23に印加される。映像信号の極性は1H毎に反転する。また、各画素行に印加される極性は1フレーム毎に反転される。   The video signal is applied to the source signal line 23 in units of 1H corresponding to the display image. The polarity of the video signal is inverted every 1H. The polarity applied to each pixel row is inverted every frame.

表示用ゲート信号線22aは1Hのクロックに同期して画素行を順次選択し、選択された画素16のTFT32はソース信号線23に印加された映像信号を画素電極61に書き込む。   The display gate signal line 22 a sequentially selects pixel rows in synchronization with the 1H clock, and the TFT 32 of the selected pixel 16 writes the video signal applied to the source signal line 23 to the pixel electrode 61.

読み取り用ゲートドライバ回路12bは、1H周期でゲート信号線22aを選択し、また順次選択する第2ゲート信号線22cの位置をシフトさせる。シフトの方法は、ゲート信号線22aのシフト方向と一致させている。第2ゲート信号線22cにオン電圧が印加されると、この第2ゲート信号線22cに接続された画素行に対応する第1TFT62aはオンとなる。したがって、プリチャージ電圧信号線83に印加されている。プリチャージ電圧がホトセンサ64に印加される。プリチャージ電圧は1H毎に変化させてもよいが、一定電圧とすることが好ましい。   The read gate driver circuit 12b selects the gate signal line 22a in the 1H cycle and shifts the position of the second gate signal line 22c to be sequentially selected. The shifting method is matched with the shift direction of the gate signal line 22a. When an on voltage is applied to the second gate signal line 22c, the first TFT 62a corresponding to the pixel row connected to the second gate signal line 22c is turned on. Therefore, it is applied to the precharge voltage signal line 83. A precharge voltage is applied to the photosensor 64. The precharge voltage may be changed every 1H, but is preferably a constant voltage.

ホトセンサ64に光が照射されると、ホトセンサ64を介して電荷が放電し、ホトセンサ64の端子電圧がプリチャージ電圧より低下していく。低下は、ホトセンサ64に照射される光の強度と時間で決定される。印加されたプリチャージ電圧の低下が第2TFT62bのVt電圧以下であれば第2TFT62bはオフ動作となり、Vt電圧以上であればオン状態となる。   When the photosensor 64 is irradiated with light, the electric charge is discharged through the photosensor 64, and the terminal voltage of the photosensor 64 is lowered from the precharge voltage. The decrease is determined by the intensity and time of the light applied to the photosensor 64. If the applied precharge voltage drops below the Vt voltage of the second TFT 62b, the second TFT 62b is turned off, and if it is above the Vt voltage, the second TFT 62b is turned on.

同様に、ゲートドライバ回路12bは第3ゲート信号線22bを1Hのクロックに同期して画素行を順次選択し、選択されたホトセンサ画素27のスイッチング用第3TFT62cは第2TFT62bの出力を電圧出力信号線25に出力する。ホトセンサ64に光が照射されると、ホトセンサ64を介して電荷が放電し、ホトセンサ64の端子電圧がプリチャージ電圧より低下していく。先にも説明したように、電圧低下(電荷の放電)は、ホトセンサ64に照射される光の強度と時間で決定される。また、コンデンサ63の容量で決定される。もちろん、プリチャージ電圧の大きさでも決定される。印加されたプリチャージ電圧が低下し、第2TFT62bのVt電圧以下であれば第2TFT62bはオフ動作となり、Vt電圧以上であればオン状態となる。したがって、第3TFT62cをオン状態にすることにより、第2TFT62bの動作状態を電圧出力信号線25に出力することができる。   Similarly, the gate driver circuit 12b sequentially selects the third gate signal line 22b in synchronization with the 1H clock, and sequentially selects pixel rows. The switching third TFT 62c of the selected photosensor pixel 27 outputs the output of the second TFT 62b to the voltage output signal line. To 25. When the photosensor 64 is irradiated with light, the electric charge is discharged through the photosensor 64, and the terminal voltage of the photosensor 64 is lowered from the precharge voltage. As described above, the voltage drop (discharge of electric charge) is determined by the intensity and time of light applied to the photosensor 64. Further, it is determined by the capacity of the capacitor 63. Of course, it is also determined by the magnitude of the precharge voltage. When the applied precharge voltage decreases and is equal to or lower than the Vt voltage of the second TFT 62b, the second TFT 62b is turned off, and when it is equal to or higher than the Vt voltage, the second TFT 62b is turned on. Therefore, the operating state of the second TFT 62b can be output to the voltage output signal line 25 by turning on the third TFT 62c.

(9)露光時間
次に、露光時間について説明する。露光時間については、上記でも説明したが、さらに詳しく説明する。
(9) Exposure time Next, the exposure time will be described. The exposure time has been described above, but will be described in more detail.

図10に示すように、第2ゲート信号線22cを選択してから、A期間経過後に第3ゲート信号線22bを選択する。このA期間を「露光時間」と呼ぶ。つまり、露光時間とは、任意のホトセンサ画素27にプリチャージ電圧を印加した時刻から、読み出すまでの時刻である。正確にはホトセンサ64に印加したプリチャージ電圧が確定してからホトセンサ出力信号線82に電圧などが出力され、その出力状態が安定となり、電圧出力端子82から呼び出せるまでの時間である。しかし、一般的にはプリチャージ電圧がホトセンサ画素27に印加されたタイミングから、この印加されたホトセンサ画素27のホトセンサ64の保持電圧が読み出すタイミングまでの時間を露光時間とする。第3ゲート信号線22bと第2ゲート信号線22cの選択タイミングは同期を取っているため、露光時間を調整してもホトセンサ64の端子電圧を検出する時間は相対的に比例する。したがって、精度よく、外光強度を把握することができる。また、ホトセンサ64がアレイ基板11のロットにより異なっていても問題ない。   As shown in FIG. 10, after selecting the second gate signal line 22c, the third gate signal line 22b is selected after the A period has elapsed. This period A is called “exposure time”. That is, the exposure time is the time from when the precharge voltage is applied to an arbitrary photosensor pixel 27 until reading. To be precise, this is the time from when the precharge voltage applied to the photosensor 64 is determined until the voltage is output to the photosensor output signal line 82 and the output state becomes stable and can be called from the voltage output terminal 82. However, generally, the time from the timing at which the precharge voltage is applied to the photosensor pixel 27 to the timing at which the holding voltage of the photosensor 64 of the applied photosensor pixel 27 is read is defined as the exposure time. Since the selection timing of the third gate signal line 22b and the second gate signal line 22c is synchronized, the time for detecting the terminal voltage of the photosensor 64 is relatively proportional even if the exposure time is adjusted. Therefore, the external light intensity can be grasped with high accuracy. Further, there is no problem even if the photosensor 64 differs depending on the lot of the array substrate 11.

露光時間は、図12に示すように調整できる。   The exposure time can be adjusted as shown in FIG.

図12(a)は、第2ゲート信号線22cの選択信号である。1Hの一定期間、第2ゲート信号線22cにオン電圧が印加され、ホトセンサ画素27にプリチャージ電圧が印加される。図12(b)は、第3ゲート信号線22bの選択信号である。1Hの一定期間、第3ゲート信号線22bにオン電圧が印加され、ホトセンサ画素27からホトセンサ出力信号線25に電圧などが取り出される。図12(b1)は、露光時間が1H以内の場合である。図12(b2)は露光時間が1H以上(図では2H近傍)の場合の実施形態である。図12(b3)は露光時間がnH(nは整数)の場合の実施形態である。   FIG. 12A shows a selection signal for the second gate signal line 22c. An on-voltage is applied to the second gate signal line 22c for a fixed period of 1H, and a precharge voltage is applied to the photosensor pixel 27. FIG. 12B shows a selection signal for the third gate signal line 22b. An ON voltage is applied to the third gate signal line 22b for a certain period of 1H, and a voltage or the like is extracted from the photosensor pixel 27 to the photosensor output signal line 25. FIG. 12B1 shows a case where the exposure time is within 1H. FIG. 12B2 shows an embodiment when the exposure time is 1H or more (near 2H in the figure). FIG. 12B3 shows an embodiment when the exposure time is nH (n is an integer).

図12は1H単位であるが、1H以下単位でもよい。また、1フレーム単位で露光時間を調整してもよい。プリチャージ電圧、露光時間は最適に電圧出力端子82から出力されるように調整する。   Although FIG. 12 shows a unit of 1H, a unit of 1H or less may be used. Further, the exposure time may be adjusted in units of one frame. The precharge voltage and the exposure time are adjusted so as to be optimally output from the voltage output terminal 82.

露光時間を1H以内の時間設定を実現する図13のようにゲートドライバ回路12bにイネーブル(OEV)回路を付加することが好ましい。イネーブル端子(OEV)端子にHロジック電圧が印加されている期間と、ゲートドライバ回路12bが第3ゲート信号線22bを選択するHロジック電圧を出力している期間がANDされる期間にのみ、第3ゲート信号線22bにオン電圧が印加される。   It is preferable to add an enable (OEV) circuit to the gate driver circuit 12b as shown in FIG. 13 which realizes the exposure time setting within 1H. Only when the H logic voltage is applied to the enable terminal (OEV) terminal and the period during which the gate driver circuit 12b outputs the H logic voltage for selecting the third gate signal line 22b is ANDed. A turn-on voltage is applied to the three gate signal line 22b.

図8などのゲートドライバ回路12bの構成では、イネーブル端子(OEV)端子がない。したがって、ゲートドライバ回路12bが第3ゲート信号線22bを選択するHロジック電圧を出力している期間が第2ゲート信号線22cにオン電圧(選択電圧)が印加される。   In the configuration of the gate driver circuit 12b shown in FIG. 8 and the like, there is no enable terminal (OEV) terminal. Therefore, the ON voltage (selection voltage) is applied to the second gate signal line 22c during the period in which the gate driver circuit 12b outputs the H logic voltage for selecting the third gate signal line 22b.

しかし、図13の構成ではイネーブル端子(OEV)のロジック電圧の制御により、第3ゲート信号線22bにオン電圧を印加する期間を1H以下とすることができる。   However, in the configuration of FIG. 13, the period during which the ON voltage is applied to the third gate signal line 22b can be reduced to 1H or less by controlling the logic voltage of the enable terminal (OEV).

したがって、ゲートドライバ回路22bにより、1H期間において、同一ホトセンサ画素27に形成された第3ゲート信号線22b、22cを選択し、プリチャージ電圧を印加するときは第3ゲート信号線22bをOEV端子の制御により非選択状態にする。つまり、シフトレジスタ回路により第3ゲート信号線22bを選択しているが、OEV端子によりオフ電圧が第3ゲート信号線22bに印加されるようにする。ホトセンサ64にプリチャージ電圧を印加後、1H以内の露光時間経過した後に、第3ゲート信号線22bに接続されたOEV端子の制御により選択状態にする。つまり、OEV端子によりオン電圧が第3ゲート信号線22bに印加されるようにする。したがって、第3TFT62cがオンし、第2TFT62bの出力がホトセンサ出力信号線25に出力される。   Therefore, when the gate driver circuit 22b selects the third gate signal lines 22b and 22c formed in the same photosensor pixel 27 in the 1H period and applies the precharge voltage, the third gate signal line 22b is connected to the OEV terminal. Unselected by control. That is, the third gate signal line 22b is selected by the shift register circuit, but the off voltage is applied to the third gate signal line 22b by the OEV terminal. After the precharge voltage is applied to the photosensor 64, after the exposure time within 1H has elapsed, the selected state is established by controlling the OEV terminal connected to the third gate signal line 22b. That is, the ON voltage is applied to the third gate signal line 22b by the OEV terminal. Accordingly, the third TFT 62c is turned on, and the output of the second TFT 62b is output to the photosensor output signal line 25.

以上のOEVに関する構成あるいは動作は、ゲートドライバ回路12に適用できる。また、ゲート信号線22a、第2ゲート信号線22cにも適用することが好ましい。   The configuration or operation related to the OEV described above can be applied to the gate driver circuit 12. It is also preferable to apply to the gate signal line 22a and the second gate signal line 22c.

(10)ホトセンサ64の端子電圧
ホトセンサ64の端子電圧は、ホトセンサ64に印加するプリチャージ電圧の大きさと、ホトセンサ64に照射される外光の強度などによって変化する。この変化を図11に示している。図11のA期間にプリチャージ電圧が印加される。
(10) Terminal voltage of the photosensor 64 The terminal voltage of the photosensor 64 varies depending on the magnitude of the precharge voltage applied to the photosensor 64, the intensity of external light applied to the photosensor 64, and the like. This change is shown in FIG. A precharge voltage is applied during period A in FIG.

図11(1)はプリチャージ電圧Vprc=3.5Vの場合である。プリチャージ電圧Vprcが3.5V印加した後、ホトセンサ64に照射される外光が弱い場合は、aの直線でホトセンサ64の端子電圧が変化する。ホトセンサ64に照射される外光が強い場合は、bの直線でホトセンサ64の端子電圧が変化する。B期間後に、第3TFT62cがオンされ、ホトセンサ出力信号線25に電圧などが取り出される。図11(1)のb直線の場合は、1.0Vがホトセンサ出力信号線25に取り出される。B期間が短ければ、ホトセンサ出力信号線25の電圧は、1.0V以上となる。B期間が長ければ、ホトセンサ出力信号線25の電圧は、1.0V以下となる。   FIG. 11A shows the case where the precharge voltage Vprc = 3.5V. After the precharge voltage Vprc of 3.5 V is applied, when the external light applied to the photosensor 64 is weak, the terminal voltage of the photosensor 64 changes along the straight line a. When the external light irradiated to the photosensor 64 is strong, the terminal voltage of the photosensor 64 changes along the straight line b. After the period B, the third TFT 62c is turned on, and a voltage or the like is taken out to the photosensor output signal line 25. In the case of the b straight line in FIG. 11 (1), 1.0 V is taken out to the photosensor output signal line 25. If the B period is short, the voltage of the photosensor output signal line 25 becomes 1.0 V or more. If the period B is long, the voltage of the photosensor output signal line 25 is 1.0 V or less.

図11(2)はプリチャージ電圧Vprc=4.0Vの場合である。プリチャージ電圧Vprcが4.0V印加した後、ホトセンサ64に照射される外光が弱い場合は、aの直線でホトセンサ64の端子電圧が変化する。ホトセンサ64に照射される外光が強い場合は、bの直線でホトセンサ64の端子電圧が変化する。B期間後に、スイッチング第3TFT62cがオンされ、ホトセンサ出力信号線25に電圧などが取り出される。光照射強度に対するホトセンサ64のインピーダンス変化が比例するのであれば、図11(1)のb直線の傾きと図11(2)のb直線の傾きは同一である。図11(1)のa直線の傾きと図11(2)のa直線の傾きは同一である。但し、1.0Vがホトセンサ出力信号線25に取り出される。   FIG. 11B shows the case where the precharge voltage Vprc = 4.0V. After the precharge voltage Vprc of 4.0 V is applied, when the external light applied to the photosensor 64 is weak, the terminal voltage of the photosensor 64 changes along the straight line a. When the external light irradiated to the photosensor 64 is strong, the terminal voltage of the photosensor 64 changes along the straight line b. After the period B, the switching third TFT 62c is turned on, and a voltage or the like is taken out to the photosensor output signal line 25. If the change in impedance of the photosensor 64 with respect to the light irradiation intensity is proportional, the slope of the b line in FIG. 11 (1) and the slope of the b line in FIG. 11 (2) are the same. The inclination of the a line in FIG. 11 (1) is the same as the inclination of the a line in FIG. 11 (2). However, 1.0 V is taken out to the photosensor output signal line 25.

図11(3)はプリチャージ電圧Vprc=4.5Vの場合であり、図11(4)はプリチャージ電圧Vprc=5.0Vの場合である。   FIG. 11 (3) shows the case where the precharge voltage Vprc = 4.5V, and FIG. 11 (4) shows the case where the precharge voltage Vprc = 5.0V.

(11)露光時間とプリチャージ電圧の関係
プリチャージ電圧を変化させることにより、外光に対する感度を調整している。また、露光時間に対してもプリチャージ電圧を変化させることにより感度を調整している。
(11) Relationship between exposure time and precharge voltage The sensitivity to external light is adjusted by changing the precharge voltage. Also, the sensitivity is adjusted by changing the precharge voltage with respect to the exposure time.

図9はこの説明図である。ホトセンサ64のリーク量は、外光が強いほどリーク量が大きくなる。また、略露光時間に比例して電荷が放電する。プリチャージ電圧は一定の電圧を印加するとし、第2TFT62bのVtに変化するように調整するためには、ホトセンサ64への外光が強い時は、露光時間を短くする。ホトセンサ64への外光が弱いときは露光時間を長くする。以上の関係は図9に図示される。したがって、外光が非常に強い時は、露光時間をきわめて短くする。また、ホトセンサ64の感度が外光に対して非常によいときは、露光時間をきわめて短くする。   FIG. 9 is an explanatory diagram of this. The leak amount of the photosensor 64 increases as the outside light increases. Further, the electric charge is discharged substantially in proportion to the exposure time. In order to adjust the precharge voltage so that it is changed to Vt of the second TFT 62b, the exposure time is shortened when the external light to the photosensor 64 is strong. When the external light to the photosensor 64 is weak, the exposure time is lengthened. The above relationship is illustrated in FIG. Therefore, when the external light is very strong, the exposure time is extremely shortened. In addition, when the sensitivity of the photosensor 64 is very good with respect to outside light, the exposure time is extremely shortened.

露光時間を短くしても第2TFT62bのゲート端子電圧がVt電圧以下にすぐに到達してしまい、ホトセンサ出力信号線25への変化信号が判別できない場合は、プリチャージ電圧Vprcを電子ボリウム261aにより高く設定する。すなわち、全画面の第2TFT62bの出力がオフ状態として出力される場合、つまり、本実施形態の表示パネルからの出力が同一撮像データを得ることができない状態では、プリチャージ電圧Vprcを電子ボリウム261aにより高く設定する。プリチャージ電圧Vprcを高く設定することにより、第2TFT62bのVt電圧に到達するまでの時間が長くなるから、撮像データ(撮像された画像データ、物体の影など)を得ることができる。   Even if the exposure time is shortened, if the gate terminal voltage of the second TFT 62b immediately reaches the Vt voltage or less, and the change signal to the photosensor output signal line 25 cannot be determined, the precharge voltage Vprc is increased by the electronic volume 261a. Set. That is, when the output of the second TFT 62b of the full screen is output in the off state, that is, in the state where the output from the display panel of the present embodiment cannot obtain the same imaging data, the precharge voltage Vprc is set by the electronic volume 261a. Set high. By setting the precharge voltage Vprc high, it takes a long time to reach the Vt voltage of the second TFT 62b, so that imaging data (captured image data, shadow of an object, etc.) can be obtained.

露光時間を長くしても第2TFT62bのゲート端子電圧がVt電圧以下に全く遠く、ホトセンサ出力信号線25への変化信号が判別できない場合は、プリチャージ電圧Vprcを電子ボリウム261aにより低く設定する。すなわち、全画面の第2TFT62bの出力がオン状態として出力される場合、つまり、本実施形態の表示パネルからの出力が同一撮像データを得ることができない状態では、プリチャージ電圧Vprcを電子ボリウム261aにより低く設定する。プリチャージ電圧Vprc電圧を低く設定することにより、第2TFT62bのVt電圧に到達するまでの時間が短くなるから、撮像データ(撮像された画像データ、物体の影など)を得ることができる。   If the gate terminal voltage of the second TFT 62b is quite far below the Vt voltage even if the exposure time is extended, and the change signal to the photosensor output signal line 25 cannot be determined, the precharge voltage Vprc is set lower by the electronic volume 261a. That is, when the output of the second TFT 62b of the full screen is output in the ON state, that is, in the state where the output from the display panel of the present embodiment cannot obtain the same imaging data, the precharge voltage Vprc is set by the electronic volume 261a. Set low. By setting the precharge voltage Vprc voltage low, the time to reach the Vt voltage of the second TFT 62b is shortened, so that imaging data (captured image data, object shadow, etc.) can be obtained.

なお、露光時間は1フレーム以内とする方が良好な結果が得られる。映像信号が印加されたソース信号線23からのカップリングの影響を受けにくいためと思われる。映像データは1フレーム毎に極性が反転し、この反転の影響によりホトセンサ64の電位がゆれてしまうからである。   A better result is obtained when the exposure time is within one frame. This is presumably because it is not easily affected by the coupling from the source signal line 23 to which the video signal is applied. This is because the polarity of the video data is inverted every frame, and the potential of the photosensor 64 fluctuates due to the influence of this inversion.

以上のように、本実施形態は、露光時間とプリチャージ電圧を調整することにより、撮像データを得ることを特徴としている。また、基本的にコンパレータ電圧Vrefは固定値に設定することを特徴としている。   As described above, the present embodiment is characterized in that imaging data is obtained by adjusting the exposure time and the precharge voltage. Also, the comparator voltage Vref is basically set to a fixed value.

(12)マトリックス処理
ホトセンサ64は、画素26と同一工程で形成される。使用するプロセスはポリシリコン技術である。ポリシリコン技術による半導体膜は、レーザーアニール技術で形成する。したがって、レーザー光の温度分布により特性が大きくばらつく。この課題に対して本実施形態は、図14に示すように、マトリックス処理を実施している。
(12) Matrix Processing The photosensor 64 is formed in the same process as the pixel 26. The process used is polysilicon technology. The semiconductor film by polysilicon technology is formed by laser annealing technology. Therefore, the characteristics vary greatly depending on the temperature distribution of the laser beam. In response to this problem, the present embodiment performs matrix processing as shown in FIG.

詳細については、[4]特性のバラツキの補正の項目で述べるが、ここでは概略を説明する。   Details will be described in [4] Characteristic variation correction, but an outline will be described here.

マトリックス処理とは、マトリックス状に配された複数のホトセンサ画素27を組み合わせて一つのブロックを構成し、この一つのブロック内のホトセンサ画素27の出力をカウントし、カウント値により信号処理を実施する・
レーザーアニ−ル方法では、第2TFT62b、ホトセンサ64の特性は表示領域の一方の方向から他方の方向に傾きを持った特性分布となる。この特性分布を補正するためには、ホトセンサ64が形成された領域に均一な外光を照射し、露光時間を一定にし、かつプリチャージ電圧を一定にして、一つのブロック毎に第2TFT62bの出力をカウントして加算する。また、電圧出力端子82からの出力はコンパレータ回路233により2値のデータ(オン(1)、オフ(0))に変換されている。
Matrix processing is a combination of a plurality of photosensor pixels 27 arranged in a matrix to form one block, counts the output of the photosensor pixels 27 in this one block, and performs signal processing based on the count value.
In the laser annealing method, the characteristics of the second TFT 62b and the photosensor 64 are characteristic distributions having an inclination from one direction of the display area to the other direction. In order to correct this characteristic distribution, the area where the photosensor 64 is formed is irradiated with uniform external light, the exposure time is constant, the precharge voltage is constant, and the output of the second TFT 62b for each block. Are counted and added. The output from the voltage output terminal 82 is converted into binary data (on (1), off (0)) by the comparator circuit 233.

例えば、10x10のブロックでは、カウント値は0から100までの範囲である。このカウント値をブロック内のホトセンサ64毎に集計してメモリする。すなわち、キャリブレーションしたカウント値をメモリする。   For example, in a 10 × 10 block, the count value ranges from 0 to 100. This count value is totaled and stored for each photosensor 64 in the block. That is, the calibrated count value is stored in memory.

液晶表示装置で撮像したデータも同一のブロック区分で処理を行い、処理を行ったカウント値から、先のキャリブレーションしたカウント値を一定比率で差分処理を行う。この行ったデータには、ホトセンサ64などの特性分布が減算されているため、良好な撮像データを得る。   Data picked up by the liquid crystal display device is also processed in the same block section, and the previously calibrated count value is subjected to difference processing at a constant ratio from the processed count value. Since the characteristic distribution of the photo sensor 64 and the like is subtracted from the performed data, good imaging data is obtained.

以上のように、差分処理を行った結果のデータは、ホトセンサ64、第2TFT62bの分布の影響が除去あるいは軽減されている。また、小領域の特性分布によるバラツキは、ブロック処理を行い、ブロックの出力データを1つのデータとして取り扱うため(結果的に平均化されたことになる)、小領域の特性分布の影響を受けない。例えば、レーザーショットが弱く、Vt電圧が高い第2TFT62bがブロック内に少数分布していても他のホトセンサ画素27の第2TFT62bが良好であれば、Vt電圧が高い第2TFT62bが少数であれば、全体として影響はない。   As described above, the influence of the distribution of the photosensor 64 and the second TFT 62b is removed or reduced in the data resulting from the difference processing. In addition, the variation due to the characteristic distribution of the small area is not affected by the characteristic distribution of the small area because the block processing is performed and the output data of the block is handled as one data (which is consequently averaged). . For example, if the second TFT 62b of another photosensor pixel 27 is good even if the second TFT 62b having a low laser shot and a high Vt voltage is distributed in the block, if the second TFT 62b having a high Vt voltage is good, There is no effect.

なお、ブロックの概念はこれに限定されるものではない。例えば、図14(b)に示すように、縦方向に区分している。図14(b)では、3画素列単位でブロック状に区分している。なお、横方向(画素行方向)にブロック状に区分してもよい。   The concept of the block is not limited to this. For example, as shown in FIG. In FIG. 14B, it is divided into blocks in units of 3 pixel columns. It may be divided into blocks in the horizontal direction (pixel row direction).

[2]液晶表示装置の構造
以下、図21〜24を参照しながら、液晶表示装置の構造と読み込み方法について説明する。
[2] Structure of Liquid Crystal Display Device Hereinafter, the structure of the liquid crystal display device and the reading method will be described with reference to FIGS.

(1)液晶表示装置の構造
アレイ基板11は、ガラス基板または有機材料から構成される。
(1) Structure of liquid crystal display device The array substrate 11 is made of a glass substrate or an organic material.

表示画素26には、カラーフィルタが形成される。また、カラーフィルタ間にはブラックマトリックス(以下、BMと呼ぶ)が形成される。   A color filter is formed on the display pixel 26. A black matrix (hereinafter referred to as BM) is formed between the color filters.

アレイ基板11と偏光板145間には1枚あるいは複数の位相フィルムが配置される。   One or a plurality of phase films are arranged between the array substrate 11 and the polarizing plate 145.

アレイ基板11には画素16(表示画素26+ホトセンサ画素27)がマトリックス状に配置されている。アレイ基板11と対向基板144とは、封止壁142を挟持されている。対向基板144には対向電極147(36)が形成されている。アレイ基板11には偏光板145aが配置されており、対抗基板144には偏光板145bが配置されている。バックライト146から出射された光151は対向基板144側から入射し、液晶層143で変調されてアレイ基板11側から表示画素26を透過して出射される。   Pixels 16 (display pixels 26 + photosensor pixels 27) are arranged in a matrix on the array substrate 11. The array substrate 11 and the counter substrate 144 sandwich the sealing wall 142. A counter electrode 147 (36) is formed on the counter substrate 144. A polarizing plate 145 a is disposed on the array substrate 11, and a polarizing plate 145 b is disposed on the opposing substrate 144. Light 151 emitted from the backlight 146 enters from the counter substrate 144 side, is modulated by the liquid crystal layer 143, and is transmitted through the display pixels 26 from the array substrate 11 side.

(2)物体141の第1の読み取り動作
図22に示すように、アレイ基板11側に指あるいはイメージスキャナ対象物(画像紙)である物体141が配置されているとする。
(2) First Reading Operation of Object 141 As shown in FIG. 22, it is assumed that an object 141 that is a finger or an image scanner object (image paper) is arranged on the array substrate 11 side.

物体141がない箇所から出射された光151aはそのまま透過する。物体141があると物体で反射される。反射された光151bはB位置のホトセンサ画素27に入射する。光151bが入射したホトセンサ画素27は、光151bの強度及び露光時間に対応して電荷がリークする。電荷のリーク量に対応して第2TFT62bのゲート端子電圧が変化し、第2TFT62bのオン/オフ状態が決定される。物体141で反射される光は部分毎に強弱分布があるので、強弱にあわせて各ホトセンサ画素27が反応し、物体141に対応するイメージ分布を形成できる。   Light 151a emitted from a place where the object 141 is not present is transmitted as it is. When there is an object 141, it is reflected by the object. The reflected light 151b is incident on the photosensor pixel 27 at the B position. The photosensor pixel 27 on which the light 151b is incident leaks electric charge in accordance with the intensity of the light 151b and the exposure time. The gate terminal voltage of the second TFT 62b changes corresponding to the amount of charge leakage, and the on / off state of the second TFT 62b is determined. Since the light reflected by the object 141 has an intensity distribution for each part, each photosensor pixel 27 reacts according to the intensity, and an image distribution corresponding to the object 141 can be formed.

以上は、バックライト146からの光151を物体141に照射してホトセンサ64によるイメージ分布を形成する実施形態である。   The above is an embodiment in which the image 151 is formed by the photosensor 64 by irradiating the object 141 with the light 151 from the backlight 146.

(3)物体141の第2の読み取り動作
図23は、物体141で外光151aを遮光し、ホトセンサ64で影と、光照射部を形成し、物体141の影のイメージ分布を形成するものである。外光151とは室内光、太陽光などである。
(3) Second Reading Operation of Object 141 FIG. 23 is a diagram in which external light 151a is blocked by the object 141, a shadow and a light irradiation unit are formed by the photosensor 64, and an image distribution of the shadow of the object 141 is formed. is there. The outside light 151 is room light, sunlight, or the like.

図23に示すように、物体141がない箇所の外光151aはそのまま、ホトセンサ画素27に入射する。入射したホトセンサ画素27のホトセンサ64は外光151aの強度に応じて電荷をリークする。ほとんどの場合が、前記外光151aが入射したホトセンサ画素27は電荷を放電し、第2TFT62bはオフ状態となる。   As shown in FIG. 23, the outside light 151 a where there is no object 141 enters the photosensor pixel 27 as it is. The photosensor 64 of the incident photosensor pixel 27 leaks electric charge according to the intensity of the external light 151a. In most cases, the photosensor pixel 27 on which the external light 151a is incident discharges the charge, and the second TFT 62b is turned off.

一方、図23に示すように、物体141がある箇所には外光151aが入射しないので、B位置には外光は入射しない。したがって、B位置のホトセンサ画素27のホトセンサ64はほとんど電荷をリークしない。ほとんどの場合が、ホトセンサ画素27は電荷を保持し、第2TFT62bはオン状態となる。したがって、物体141で外光151aを遮光し、ホトセンサ64で影と、光照射部を形成し、物体141の影のイメージ分布を形成することができる。   On the other hand, as shown in FIG. 23, since the external light 151a does not enter the place where the object 141 exists, the external light does not enter the B position. Therefore, the photosensor 64 of the photosensor pixel 27 at the B position hardly leaks charges. In most cases, the photosensor pixel 27 holds electric charge, and the second TFT 62b is turned on. Accordingly, the external light 151a can be blocked by the object 141, the shadow and the light irradiation unit can be formed by the photosensor 64, and the shadow image distribution of the object 141 can be formed.

(4)光ペンによる読み取り動作
図24は光を発生する光ペン171からの光151bをホトセンサ画素27に照射し、照射された箇所をホトセンサ64で座標検出するものである。
(4) Reading operation by optical pen FIG. 24 irradiates the photosensor pixel 27 with the light 151b from the optical pen 171 that generates light, and the photosensor 64 detects coordinates.

[3]液晶表示装置の画像取り込み方法
次に、液晶表示装置における画像取り込み方法について説明をする。
[3] Image Capture Method of Liquid Crystal Display Device Next, an image capture method in the liquid crystal display device will be described.

本実施形態の画像取り込み方法では、液晶表示装置のアレイ基板11を指などの対象物で接触または覆った場合に、その位置に影ができる。そのため、この影をアレイ基板11上のマトリックス状で配された複数のホトセンサ画素27で検出して、その位置を特定する方法である。   In the image capturing method of this embodiment, when the array substrate 11 of the liquid crystal display device is touched or covered with an object such as a finger, a shadow is formed at that position. For this reason, this shadow is detected by a plurality of photosensor pixels 27 arranged in a matrix on the array substrate 11, and the position thereof is specified.

(1)オン出力領域とオフ出力領域
まず、説明の前提となるオン出力領域とオフ出力領域について図15に基づいて説明する。
(1) ON output region and OFF output region First, the ON output region and OFF output region which are the premise of the description will be described with reference to FIG.

図15(a)に示すように、ホトセンサ画素27が指などの対象物に覆われた時は影ができて、ホトセンサ64からのリークがなくなりコンデンサ63が充電され、TFT64bのゲート端子電圧が上昇して、TFT64bがオン状態となる。このようなオン状態となったTFT64bを有するホトセンサ画素27が集合した平面的な領域をオン出力領域という。   As shown in FIG. 15A, when the photosensor pixel 27 is covered with an object such as a finger, a shadow is formed, the leak from the photosensor 64 is eliminated, the capacitor 63 is charged, and the gate terminal voltage of the TFT 64b increases. Then, the TFT 64b is turned on. A planar region in which the photosensor pixels 27 having the TFTs 64b in the on state are gathered is referred to as an on output region.

図15(b)に示すように、ホトセンサ画素27が指などの対象物に覆われておらす、外光が入射すると、ホトセンサ64からリークがありコンデンサ63からのプリチャージ電圧が放電され、TFT64bのゲート端子電圧が下降して、TFT64bがオフ状態となる。このようなオフ状態となったTFT64bを有するホトセンサ画素27が集合した平面的な領域をオフ出力領域という。   As shown in FIG. 15B, when external light enters the photosensor pixel 27 covered with an object such as a finger, there is a leak from the photosensor 64, the precharge voltage from the capacitor 63 is discharged, and the TFT 64b The gate terminal voltage of the TFT 64b drops, and the TFT 64b is turned off. A planar region in which the photosensor pixels 27 having the TFT 64b in the off state are gathered is referred to as an off output region.

(2)オン出力領域と影
図16は、指671で表示領域10、すなわち、ホトセンサ画素27の形成領域を触れた状態を示している。また、図16のように、外光151を指671で遮光し、指の影を検出した状態を例として説明している。図16(a1)では、オン出力領域601a、601bが発生している。一方、図16(b1)はオン出力領域601が全く発生していない。
(2) ON Output Area and Shadow FIG. 16 shows a state where the finger 671 touches the display area 10, that is, the formation area of the photosensor pixel 27. In addition, as illustrated in FIG. 16, an example in which the external light 151 is shielded by the finger 671 and the shadow of the finger is detected is described as an example. In FIG. 16A1, ON output regions 601a and 601b are generated. On the other hand, the ON output region 601 does not occur at all in FIG.

図16(a1)のオン出力領域601aが実際の指671aの影である。指671によりホトセンサ画素27がブロック状に形成された表示領域10に、外光151が照射される領域と、指671による遮光領域が発生する。遮光された領域のホトセンサ画素27のNチャンネルトランジスタである第2TFT62bがオン状態となり、オン出力が出力されている。この範囲が前記したオン出力領域601となる。図16(a1)では、本来の指671にも、外光151の強弱分布がありオン出力領域601bが発生している。オン出力領域601a、601bもほぼ円状であるため、オン出力領域601aは中心座標602aを持ち、オン出力領域601bは中心座標602bを持つ。中心座標602はオン出力領域601の輪郭を円として近似し、複数の直径の線分から求める。   The ON output area 601a in FIG. 16A1 is the shadow of the actual finger 671a. In the display area 10 in which the photosensor pixels 27 are formed in a block shape by the finger 671, an area irradiated with the external light 151 and a light shielding area by the finger 671 are generated. The second TFT 62b, which is the N-channel transistor of the photosensor pixel 27 in the shaded region, is turned on, and an on output is output. This range is the above-described ON output area 601. In FIG. 16 (a1), the original finger 671 also has an intensity distribution of the external light 151, and the ON output region 601b is generated. Since the ON output areas 601a and 601b are also substantially circular, the ON output area 601a has a center coordinate 602a, and the ON output area 601b has a center coordinate 602b. The center coordinates 602 are obtained from line segments having a plurality of diameters by approximating the outline of the ON output area 601 as a circle.

(3)キャリブレーション
本実施形態では、オン出力領域601を1つにして、その位置を特定するため、キャリブレーションを実施する。
(3) Calibration In the present embodiment, calibration is performed in order to specify one ON output region 601 and specify its position.

図16(a1)において、プリチャージ電圧Vprcを低下させる。露光時間は一定値を維持する。図17に示すようにプリチャージ電圧Vprcは電子ボリウム261aにより、ホトセンサ処理回路18により制御する。プリチャージ電圧Vprcは0.1V刻みというように一定の刻みで変化させる。変化の割合はオン出力領域601の面積から判断する。   In FIG. 16A1, the precharge voltage Vprc is lowered. The exposure time is kept constant. As shown in FIG. 17, the precharge voltage Vprc is controlled by the photosensor processing circuit 18 by the electronic volume 261a. The precharge voltage Vprc is changed in constant increments, such as in increments of 0.1V. The rate of change is determined from the area of the ON output region 601.

プリチャージ電圧Vprcの刻み数は64段階以上にする。可変範囲は1V以上とする。また、3V以下にする。オン出力領域601が大きい場合は、1度に変化させるプリチャージ電圧Vprcの可変幅は大きくする。オン出力領域601が小さい場合は、1度に変化させるプリチャージ電圧Vprcの可変幅は小さくする。   The number of steps of the precharge voltage Vprc is set to 64 steps or more. The variable range is 1V or more. Moreover, it is 3V or less. When the ON output region 601 is large, the variable width of the precharge voltage Vprc that is changed at a time is increased. When the ON output region 601 is small, the variable width of the precharge voltage Vprc that is changed at a time is reduced.

オン出力領域601の面積は、表示領域10内のホトセンサ画素27の第2TFT62bのオンしている個数である。つまり、オン出力領域601の面積は、表示領域10内のホトセンサ画素27の第2TFT62bのオンしている個数をカウントすることにより得ることができる。オンしている個数をカウントすることは容易である。各ホトセンサ出力信号線25のコンパレータ233の出力をカウントすればよいからである。   The area of the ON output region 601 is the number of ONs of the second TFTs 62 b of the photosensor pixels 27 in the display region 10. That is, the area of the ON output region 601 can be obtained by counting the number of ONs of the second TFTs 62b of the photosensor pixels 27 in the display region 10. It is easy to count the number that is on. This is because the output of the comparator 233 of each photosensor output signal line 25 may be counted.

(4)コンパレータによるデータ化
本実施形態は、ホトセンサ出力信号線25に印加されたデータ信号がコンパレータ233により出力が2値化されているため、個数カウントが容易である。
(4) Data conversion by the comparator In this embodiment, since the output of the data signal applied to the photosensor output signal line 25 is binarized by the comparator 233, the number counting is easy.

なお、図16において、表示領域10にオン出力領域601が表示されているように図示しているが、これは説明を容易にするためである。図16の表示領域10とは、ホトセンサ27の出力をブロック状に配置して処理を行ったデータ配列である。このデータ配列を表示領域10と一致させて説明することにより、影の状況あるいは発生状態が理解しやすくなる。   In FIG. 16, the ON output area 601 is displayed in the display area 10, but this is for ease of explanation. The display area 10 in FIG. 16 is a data array obtained by processing the output of the photosensor 27 in a block shape. By explaining this data arrangement in conformity with the display area 10, it becomes easy to understand the situation or occurrence of shadows.

(5)プリチャージ電圧による操作と処理
プリチャージ電圧Vprcを低下させて、オン出力領域601を測定する。プリチャージ電圧Vprcの低下によりオン出力領域601の面積は縮小する。プリチャージ電圧Vprcの低下は、オン出力領域601bが消去するまで実施する。また、好ましくは、図16(a2)に図示するように、オン出力領域601bが消去し、オン出力領域601aが単独孤立の略円状になるまで、プリチャージ電圧Vprcを低下させる。
(5) Operation and processing by precharge voltage The precharge voltage Vprc is lowered and the ON output region 601 is measured. The area of the ON output region 601 is reduced by the decrease of the precharge voltage Vprc. The precharge voltage Vprc is lowered until the ON output region 601b is erased. Further, preferably, as shown in FIG. 16A2, the precharge voltage Vprc is decreased until the ON output region 601b is erased and the ON output region 601a becomes a single isolated substantially circular shape.

例えば、図18に示すように、オン出力領域601aはプリチャージ電圧Vprcの大きさにより変化する。プリチャージ電圧Vprcが高い場合は、図18(a)に図示するように、指671の影により、大きな面積のオン出力領域601aが形成されている。また、オン出力領域601aは表示領域10の一辺に接触している。   For example, as shown in FIG. 18, the ON output region 601a varies depending on the magnitude of the precharge voltage Vprc. When the precharge voltage Vprc is high, an ON output region 601a having a large area is formed by the shadow of the finger 671 as shown in FIG. Further, the ON output area 601 a is in contact with one side of the display area 10.

プリチャージ電圧Vprcを低下させると、オン出力領域601aの面積は縮小していく。オン出力領域601aが縮小すると図18(b)のように、オン出力領域601aは表示領域10の一辺から離れ、孤立領域となる。図18(b)のオン出力領域601aでは、座標中心は602aと602bの2点が発生する。   When the precharge voltage Vprc is lowered, the area of the ON output region 601a is reduced. When the on-output area 601a is reduced, the on-output area 601a is separated from one side of the display area 10 as shown in FIG. In the ON output area 601a of FIG. 18B, two points of the coordinate center 602a and 602b are generated.

さらにプリチャージ電圧Vprcを低下させると、オン出力領域601aの面積はさらに縮小していく。オン出力領域601aがさらに縮小すると図18(c)のように、オン出力領域601aは円状に近くなり、座標中心は602aの一点となる。   When the precharge voltage Vprc is further reduced, the area of the ON output region 601a is further reduced. When the ON output area 601a is further reduced, as shown in FIG. 18C, the ON output area 601a becomes nearly circular and the coordinate center becomes one point of 602a.

以上の図18(c)の状態までプリチャージ電圧Vprcを低下させて時点で、キャリブレーションが完了となる。以上の実施形態はプリチャージ電圧Vprcを変化させてキャリブレーションとする。   When the precharge voltage Vprc is lowered to the state shown in FIG. 18C, the calibration is completed. In the above embodiment, calibration is performed by changing the precharge voltage Vprc.

なお、プリチャージ電圧Vprcは、図11で説明したように、外光151の強さに対応して変化させる。特に初期値は外光の強さに基づいて設定する。また、前回のキャリブレーションでの値(プリチャージ電圧Vprc、露光時間Tcなど)をメモリしておき、この値を初期値として使用する。   Note that the precharge voltage Vprc is changed in accordance with the intensity of the external light 151 as described with reference to FIG. In particular, the initial value is set based on the intensity of outside light. Further, values (precharge voltage Vprc, exposure time Tc, etc.) obtained in the previous calibration are stored in memory, and these values are used as initial values.

(6)ホトセンサ処理回路15の処理
ホトセンサ処理回路15は、表示領域10からコンパレータ233を介してホトセンサ出力情報を入手し、オン出力領域601の面積、中心座標値602を検出する。また、キャリブレーションを実施する。
(6) Processing of Photo Sensor Processing Circuit 15 The photo sensor processing circuit 15 obtains photo sensor output information from the display area 10 via the comparator 233, and detects the area of the ON output area 601 and the center coordinate value 602. Also, calibration is performed.

図19(a)に図示するように、ホトセンサ処理回路15は中心座標値(X座標値、Y座標値:X、Yは各8ビットである)をマイコン(図示せず)に送る。また、状態の信号ISTの8ビットをマイコンに送る。ISTの情報としては、図19(b)に図示するように、コード1のキャリブレーション中、コード2の座標検出中などである。   As shown in FIG. 19A, the photo sensor processing circuit 15 sends a center coordinate value (X coordinate value, Y coordinate value: X and Y are 8 bits each) to a microcomputer (not shown). Also, 8 bits of the status signal IST are sent to the microcomputer. As shown in FIG. 19B, the IST information includes the calibration of the code 1 and the detection of the coordinates of the code 2.

また、図20(b)に図示するように、オン出力領域601に関する情報もマイコンに送出する。例えば、コード0はオン出力領域601がなかったことである。コード1はオン出力領域601の面積が所定値よりも大きかったことである。コード2はオン出力領域601の面積が所定値の範囲内であったことを示す。コード3はオン出力領域601の面積が所定値よりも小さく、したがって、キャリブレーションを実施すべきという情報である。コード4は中心座標が複数存在するという情報である。   Further, as shown in FIG. 20B, information related to the ON output area 601 is also sent to the microcomputer. For example, the code 0 is that there is no ON output area 601. Code 1 is that the area of the ON output region 601 is larger than a predetermined value. Code 2 indicates that the area of the ON output region 601 is within a predetermined value range. Code 3 is information that the area of the ON output region 601 is smaller than a predetermined value, and therefore calibration should be performed. Code 4 is information that there are a plurality of center coordinates.

[4]特性のバラツキの補正
(1)課題と補正の概略
ホトセンサ画素27のホトセンサ64、第2TFT62bなどは特性バラツキが大きい。そのため、同一の外部光がホトセンサ64などに照射されても、オフ状態となる第2TFT62bもあれば、オフ状態を保持する第2TFT62bもある。
[4] Correction of characteristic variation (1) Problem and outline of correction Photosensor 64 of photosensor pixel 27, second TFT 62b, and the like have large characteristic variations. Therefore, even when the same external light is irradiated to the photosensor 64 or the like, there is a second TFT 62b that is in an off state and a second TFT 62b that is kept in an off state.

この課題を解決するために、図25に図示するようにホトセンサ画素64が形成された表示領域10を複数の処理ブロック881に区分し、各処理ブロックを1つの変化として処理を実施している。例えば、横240RGBx320ドットからなる表示画面10では、横16RGB、縦16ドットずつの処理ブロックに分解する。つまり、240RGB/16RGB=15、縦320/16=20となるから、表示領域10には15x20=300の処理ブロック881が構成されていることになる。   In order to solve this problem, as shown in FIG. 25, the display area 10 in which the photosensor pixels 64 are formed is divided into a plurality of processing blocks 881, and processing is performed with each processing block as one change. For example, in the display screen 10 composed of horizontal 240 RGB × 320 dots, it is decomposed into processing blocks of horizontal 16 RGB and vertical 16 dots. That is, since 240RGB / 16RGB = 15 and 320/16 = 20 in the vertical direction, a processing block 881 of 15 × 20 = 300 is configured in the display area 10.

したがって、1つの処理ブロック881には、16RGBx16ドットの画素がある。ホトセンサ27をRGBで1つ形成しているとすると、1つの処理ブロック881では、16x16のホトセンサが形成されていることになる。   Accordingly, one processing block 881 has pixels of 16 RGB × 16 dots. Assuming that one photosensor 27 is formed of RGB, one processing block 881 forms a 16 × 16 photosensor.

以下の説明は、説明を容易にするため、RGBで1つのホトセンサ27が形成されているとして説明する。つまり、240RGBx320ドットであれば、ホトセンサは240x320個のホトセンサが形成されていることになる。   In the following description, for ease of explanation, it is assumed that one photosensor 27 is formed of RGB. That is, if 240 RGB × 320 dots, 240 × 320 photosensors are formed.

(2)処理ブロック881の画素数
処理ブロック881の画素数は、2の乗数となるようにすることが好ましい。例えば、処理ブロックが16x16=256であれば、これは2の乗数であり条件に適合する。
(2) Number of pixels in processing block 881 The number of pixels in processing block 881 is preferably a power of two. For example, if the processing block is 16 × 16 = 256, this is a multiplier of 2 and meets the condition.

また、1つの処理ブロックの縦横のドット数は、2の乗数となるようにすることが好ましい。特に4の倍数とすることが好ましい。例えば、4、8、16である。つまり、1つの処理ブロック881は、4x4、8x8、16x16のように分割する。もちろん、8x4、16x8などでもよい。4の倍数とすることにより、表現するビット数の使用効率がよくなるからである。例えば、16x16では、16x16=256であるので、オンまたはオフするホトセンサ64の個数は、0〜255である。したがって、8ビットで表現することができる。また、8x16=128であるので、7ビットで表現できる。各状態でのビット長に占める空きが少なくなるように構成することによりメモリサイズを削減でき、ICサイズを小さくできる。   Further, it is preferable that the number of vertical and horizontal dots of one processing block be a multiplier of 2. In particular, a multiple of 4 is preferable. For example, 4, 8, and 16. That is, one processing block 881 is divided into 4x4, 8x8, and 16x16. Of course, 8x4, 16x8, etc. may be used. This is because by using a multiple of 4, the use efficiency of the number of bits to be expressed is improved. For example, in 16 × 16, since 16 × 16 = 256, the number of photosensors 64 that are turned on or off is 0 to 255. Therefore, it can be expressed by 8 bits. Since 8 × 16 = 128, it can be expressed by 7 bits. By configuring so that the space occupied in the bit length in each state is reduced, the memory size can be reduced, and the IC size can be reduced.

しかし、本実施形態はこれに限定するものではなく、1つの処理ブロック881は、4x4、6x6、8x8、10x10、12x12、16x16のように分割してもよい。   However, the present embodiment is not limited to this, and one processing block 881 may be divided into 4 × 4, 6 × 6, 8 × 8, 10 × 10, 12 × 12, and 16 × 16.

(2)処理ブロックの実施形態
図25(b)は、処理ブロックが16x16の実施形態である。本実施形態では、この処理ブロックを1つの判断値として用いる。例えば、判断値が50であり、16x16構成の処理ブロック内でオン動作しているホトセンサ27の個数が50以上あれば、この処理ブロック881はオンとして扱う。49以下であれば、この処理ブロック881はオフとして扱う。したがって、表示領域10内に15x20の処理ブロックが構成されていれば、オン数とオフ数を加えた個数が15x20=300なる。また、各処理ブロック881単位で、指671が接触したか否かの判断を実施する。
(2) Processing Block Embodiment FIG. 25B is an embodiment in which the processing block is 16 × 16. In this embodiment, this processing block is used as one judgment value. For example, if the determination value is 50 and the number of photosensors 27 that are turned on in a processing block of 16 × 16 configuration is 50 or more, this processing block 881 is treated as ON. If it is 49 or less, this processing block 881 is treated as OFF. Therefore, if a processing block of 15 × 20 is configured in the display area 10, the number obtained by adding the ON number and the OFF number is 15 × 20 = 300. Further, it is determined whether or not the finger 671 has touched in each processing block 881 unit.

ホトセンサ27などは特性がばらついているため、ホトセンサ画素単位では、同一の光が照射されてもオンとなるかオフになるかは、ホトセンサなどの特性に左右される。しかし、図25に図示するように処理ブロック881単位で処理することにすれば、各処理ブロック881内には多数のホトセンサ画素27が形成されているため、平均化される。したがって、処理ブロック881単位では、ホトセンサ画素27などの特性に左右されず、安定したオン、オフ判断を行うことができる。   Since the characteristics of the photosensor 27 and the like vary, whether the photosensor 27 is turned on or off even when the same light is irradiated depends on the characteristics of the photosensor or the like. However, if processing is performed in units of the processing block 881 as shown in FIG. 25, since many photosensor pixels 27 are formed in each processing block 881, they are averaged. Therefore, in the unit of the processing block 881, stable on / off determination can be performed regardless of the characteristics of the photosensor pixel 27 and the like.

(3)処理ブロック881のホトセンサ画素27の数の調整
(3−1)外光強度への依存
処理ブロック881のホトセンサ画素27の数は、検出する光(以下、外光強度という)により、変化させてもよい。図26は、その実施形態である。
(3) Adjustment of the number of photosensor pixels 27 in the processing block 881 (3-1) Dependence on external light intensity The number of photosensor pixels 27 in the processing block 881 varies depending on the light to be detected (hereinafter referred to as external light intensity). You may let them. FIG. 26 shows an embodiment thereof.

図26では、処理ブロック881のホトセンサ画素27の最大数は10x10、最少の個数は4x4の実施形態である。図26では、外光強度が強くなるほど、1つの処理ブロック881を構成するホトセンサ数を低減させている。外光強度が弱くなるほど、1つの処理ブロック881を構成するホトセンサ数を増大させている。処理ブロック881は仮想的なものである。演算処理を変化させることにより、容易に処理ブロック881のホトセンサ画素27の数を変化させることができる。また、処理ブロック881のホトセンサ画素27の数の変化により、表示領域10の処理ブロック881数は変化する。外光強度が強くなるほど、表示領域10の処理ブロック881数は多くなる。外光強度が弱くなるほど、表示領域10の処理ブロック881は少なくなる。   In FIG. 26, the maximum number of photosensor pixels 27 in the processing block 881 is 10 × 10, and the minimum number is 4 × 4. In FIG. 26, the number of photosensors constituting one processing block 881 is reduced as the external light intensity increases. As the external light intensity becomes weaker, the number of photosensors constituting one processing block 881 is increased. The processing block 881 is virtual. By changing the arithmetic processing, the number of photosensor pixels 27 in the processing block 881 can be easily changed. Further, the number of processing blocks 881 in the display area 10 changes due to a change in the number of photosensor pixels 27 in the processing block 881. As the external light intensity increases, the number of processing blocks 881 in the display area 10 increases. As the external light intensity decreases, the number of processing blocks 881 in the display area 10 decreases.

(3−1)指入力と光ペン入力への依存
もちろん、外光強度に依存せず、1つの処理ブロック881におけるホトセンサ画素27を変化させてもよい。
(3-1) Dependence on Finger Input and Light Pen Input Of course, the photo sensor pixel 27 in one processing block 881 may be changed without depending on the external light intensity.

例えば、光ペン171で入力を行う場合は、処理ブロック881を4x4などのように小さくし、指671で入力を行う場合は、処理ブロック881を16x16のように大きくする。   For example, when inputting with the light pen 171, the processing block 881 is reduced to 4 × 4 or the like, and when inputting with the finger 671, the processing block 881 is increased to 16 × 16.

図24に示すように、光ペン171入力の場合は、文字入力などを実施するから解像度が必要である。したがって、処理ブロック881の大きさを小さくして解像度を増大させる。   As shown in FIG. 24, in the case of the input of the light pen 171, resolution is necessary because character input or the like is performed. Therefore, the size of the processing block 881 is reduced to increase the resolution.

図22、図23に示すように指671入力の場合は、指671の影あるいは反射光の有無を検出するだけであるから、解像度は不要である。確実に指671などの有無を検出することが重要である。したがって、処理ブロック881を大きくしてホトセンサ64の特性バラツキの影響を低減する。   As shown in FIGS. 22 and 23, when the finger 671 is input, only the presence or absence of the shadow or reflected light of the finger 671 is detected, and therefore no resolution is required. It is important to reliably detect the presence or absence of the finger 671 or the like. Therefore, the processing block 881 is enlarged to reduce the influence of the characteristic variation of the photosensor 64.

光ペン171のように光151の照射により入力を行う場合は、処理ブロック881の大きさL1を小さくし、指671のように影入力あるいは反射光の検出を行う場合は、処理ブロック881の大きさL2を大きくする。つまり、L1<L2なる関係にする。なお、L1及びL2は外光などの強度により、可変できるように構成することが好ましい。   When the input is performed by irradiation with the light 151 like the light pen 171, the size L1 of the processing block 881 is reduced, and when the shadow input or the reflected light is detected like the finger 671, the size of the processing block 881. Increase the length L2. That is, a relationship of L1 <L2 is established. Note that L1 and L2 are preferably configured to be variable depending on the intensity of external light or the like.

(3−3)位置による補正
また、表示領域10の中央部と周辺部で処理ブロック881が占めるホトセンサ画素27の数を変化させてもよい。
(3-3) Correction by Position In addition, the number of photosensor pixels 27 occupied by the processing block 881 may be changed in the central portion and the peripheral portion of the display area 10.

例えば、表示領域10の中央部では、処理ブロック881を4x4(ホトセンサ画素数は16個)とし、表示領域10の周辺部では、処理ブロック881を16x16(ホトセンサ画素数は256個)とする。表示領域10の中央部では解像度が必要であり、表示領域10の周辺部では解像度が必要でないからである。また、表示領域10の周辺部ではバックライト146からの回りこみ光の影響があり、処理ブロック81が占めるホトセンサ画素27を多くする必要があるからである。   For example, the processing block 881 is 4 × 4 (the number of photosensor pixels is 16) in the central portion of the display area 10, and the processing block 881 is 16 × 16 (the number of photosensor pixels is 256) in the peripheral portion of the display area 10. This is because a resolution is required at the center of the display area 10 and no resolution is required at the periphery of the display area 10. Further, the peripheral portion of the display area 10 is affected by the sneak light from the backlight 146, and it is necessary to increase the number of photosensor pixels 27 occupied by the processing block 81.

また、表示領域10において、指671の入力が必要な領域の処理ブロック881の解像を高くし、他の箇所の処理ブロック881の解像度を低下させるように構成してもよい。つまり、必要な箇所と、重要でない箇所の処理ブロック881のサイズ、解像度などを変化させる。   Further, in the display area 10, the resolution of the processing block 881 in the area where the input of the finger 671 is required may be increased, and the resolution of the processing block 881 in other places may be decreased. That is, the size, resolution, and the like of the processing block 881 at a necessary part and an unimportant part are changed.

以上のように、表示領域10の中央部の処理ブロック881の大きさL1を小さくし、表示領域10の周辺部の処理ブロック881の大きさL2を大きくする。つまり、L1<L2なる関係にする。なお、L1、L2はL1とL2間に境目を有することなく、あるいは複数の境目を構成してもよい。例えば、表示領域10の中央部の処理ブロック881のホトセンサ画素27の数を4x4とし、表示領域10の最周辺部の処理ブロック881のホトセンサ画素27の数を16x16とし、16x16と4x14間の処理ブロック881が、12x12、8x8と変化させる。また、L1及びL2は外光などの強度により、可変できるように構成することが好ましい。   As described above, the size L1 of the processing block 881 at the center of the display area 10 is reduced, and the size L2 of the processing block 881 at the periphery of the display area 10 is increased. That is, a relationship of L1 <L2 is established. Note that L1 and L2 may have no boundary between L1 and L2, or may form a plurality of boundaries. For example, the number of the photosensor pixels 27 in the processing block 881 in the center of the display area 10 is 4 × 4, the number of the photosensor pixels 27 in the processing block 881 in the outermost periphery of the display area 10 is 16 × 16, and a processing block between 16 × 16 and 4 × 14 881 changes to 12 × 12 and 8 × 8. Further, it is preferable that L1 and L2 be configured to be variable depending on the intensity of external light or the like.

(3−4)解像度の補正
また、表示領域10のホトセンサ画素27の解像度を異ならせてもよい。
(3-4) Resolution Correction The resolution of the photosensor pixel 27 in the display area 10 may be varied.

例えば、表示領域10の中央部は図3のように、RGBそれぞれの画素16にホトセンサ画素27を形成する。表示領域10の周辺部は、図4のように、RGB画素16で1つのホトセンサ画素27を形成する。処理ブロック881が占めるホトセンサ画素27の数は、表示領域10の画面の中央部と周辺部で一致させてもよいし、処理ブロック881の面積を一致させてもよい。また、以上の事項を表示領域10の各領域で変化させてもよい。但し、モアレの発生を防止するため、ホトセンサ画素27を被覆するブラックマトリックスの配置、形状などは表示領域10内で一致させる。ホトセンサ画素27が形成されていない箇所にも他の箇所と同様にブラックマトリックスを形成する。   For example, the photosensor pixel 27 is formed in each of the RGB pixels 16 in the central portion of the display area 10 as shown in FIG. In the periphery of the display area 10, one photosensor pixel 27 is formed by the RGB pixels 16 as shown in FIG. 4. The number of the photosensor pixels 27 occupied by the processing block 881 may be the same in the central portion and the peripheral portion of the screen of the display region 10, or the area of the processing block 881 may be the same. Further, the above items may be changed in each area of the display area 10. However, in order to prevent the occurrence of moiré, the arrangement and shape of the black matrix covering the photosensor pixels 27 are matched in the display area 10. A black matrix is also formed at a location where the photosensor pixel 27 is not formed, as with other locations.

(3−6)感度の補正
また、表示領域10のホトセンサ画素27の感度を異ならせてもよい。
(3-6) Correction of sensitivity The sensitivity of the photosensor pixels 27 in the display area 10 may be varied.

例えば、表示領域10の中央部は、ホトセンサ画素27のホトセンサ64のサイズを大きくし、感度を高くする。表示領域10の周辺部は、ホトセンサ画素27のホトセンサ64のサイズを小さくし、感度を低くする。また、以上の事項を表示領域10の各領域で変化させてもよい。また、ホトセンサ画素27ごと、あるいは処理ブロック881ごとに重み付け処理を行ってもよい。   For example, the size of the photosensor 64 of the photosensor pixel 27 is increased at the center of the display area 10 to increase the sensitivity. In the periphery of the display area 10, the size of the photosensor 64 of the photosensor pixel 27 is reduced, and the sensitivity is lowered. Further, the above items may be changed in each area of the display area 10. Further, a weighting process may be performed for each photosensor pixel 27 or for each processing block 881.

(3−7)外光による補正
外光が弱くなると、ホトセンサ画素27に入射する光束量が低減し、外光に対するホトセンサ64の特性バラツキが大きくなる。
(3-7) Correction by External Light When the external light becomes weak, the amount of light incident on the photosensor pixel 27 is reduced, and the characteristic variation of the photosensor 64 with respect to the external light is increased.

したがって、外光が弱い時は処理ブロック881のホトセンサ画素27の数を増大させることにより、オン/オフ判定は安定させることができる。   Therefore, when the external light is weak, the on / off determination can be stabilized by increasing the number of the photosensor pixels 27 in the processing block 881.

外光が強くなると、ホトセンサ画素27に入射する光束量が増大し、外光に対するホトセンサ64の特性バラツキが小さくなる。したがって、外光が強い時は処理ブロック881のホトセンサ画素27の数を減少させても、オン/オフ判定は安定させることができる。   When the external light becomes strong, the amount of light flux incident on the photo sensor pixel 27 increases, and the characteristic variation of the photo sensor 64 with respect to the external light decreases. Therefore, when the outside light is strong, the on / off determination can be stabilized even if the number of the photosensor pixels 27 in the processing block 881 is decreased.

(4)処理ブロック881のオン/オフ判断
(4−1)基本的な判断方法
処理ブロック881のオン/オフ判断は、図28のように実施する。図28(a)は、処理ブロック881は8x8のホトセンサ画素27から構成されている。つまり、ホトセンサのオン数は、0〜64となる。0を例外とすれば、0〜63の6ビットで表現できる。図28(a)の各処理ブロック881に記載されている数字はホトセンサ画素27がオン状態の個数である。
(4) ON / OFF determination of processing block 881 (4-1) Basic determination method The ON / OFF determination of processing block 881 is performed as shown in FIG. In FIG. 28A, the processing block 881 is composed of 8 × 8 photosensor pixels 27. That is, the photosensor ON number is 0 to 64. If 0 is an exception, it can be expressed by 6 bits from 0 to 63. The number described in each processing block 881 in FIG. 28A is the number of photosensor pixels 27 in the on state.

図28では、55以上でオン(1)として判定している。つまり、オンしているホトセンサ画素27が55個以上で処理ブロック881としては、オン(1)である。それ以下ではオフ(0)である。なお、上記55個などとしている値を「判断数」と呼ぶ。また、第2TFT62bがオンとなる判断数を「オン判断数」と呼び、第2TFT62bがオフとなる判断数を「オフ判断数」と呼ぶ。   In FIG. 28, it is determined as ON (1) at 55 or more. That is, 55 or more photosensor pixels 27 are on, and the processing block 881 is on (1). Below that, it is off (0). The above 55 values are referred to as “judgment numbers”. In addition, the number of determinations that turn on the second TFT 62b is referred to as “on determination number”, and the number of determinations that turn off the second TFT 62b is referred to as “off determination number”.

(4−2)判断数の変更例
なお、オン判断数あるいはオフ判断数は1つではない。多段階に設定してもよいことはいうまでもない。
(4-2) Example of changing the number of judgments The number of on judgments or the number of off judgments is not one. Needless to say, it may be set in multiple stages.

例えば、オン判断数が10未満は、処理ブロック881の値は0とし、オン判断数10以上20未満は1とし、オン判断数20以上30未満は2とし、オン判断数30以上40未満は3とし、オン判断数40以上63以下は4とするなどが例示される。つまり、図28の各処理ブロック81の値は、0〜4の値が設定される。   For example, when the number of ON judgments is less than 10, the value of the processing block 881 is 0, the number of ON judgments 10 or more and less than 20 is 1, the number of ON judgments 20 or more and less than 30 is 2, and the number of ON judgments 30 or more and less than 40 is 3. For example, the number of ON determinations of 40 or more and 63 or less is 4, for example. That is, a value of 0 to 4 is set as the value of each processing block 81 in FIG.

(4−3)外光による補正
処理ブロック881のオンまたはオフとして判定するホトセンサ画素27の数も、外光強度により変化させることが好ましい。外光が強い時は、1つの処理ブロック881のオン判断数を小さく設定する。外光が弱い時は、1つの処理ブロック881のオン判断数を大きく設定する。
(4-3) Correction by External Light It is preferable that the number of photosensor pixels 27 determined as the processing block 881 being turned on or off is also changed by the external light intensity. When the outside light is strong, the number of ON judgments of one processing block 881 is set small. When the outside light is weak, the number of ON judgments of one processing block 881 is set large.

外光が強い時は、ホトセンサ64のリークが大きく、第2TFT62bがオフとなるからである。したがって、外光が強くなるほど、オン判断数は小さく設定し、逆にオフ判断数は大きく設定する。   This is because when the outside light is strong, the leak of the photo sensor 64 is large and the second TFT 62b is turned off. Therefore, the stronger the outside light is, the smaller the ON judgment number is set, and conversely, the OFF judgment number is set larger.

外光が弱い時は、ホトセンサ64のリークが少なく、第2TFT62bのオン状態が保持される。したがって、外光が弱くなるほど、オン判断数は大きく設定し、逆にオフ判断数は小さく設定する。以上のように本実施形態は、外光(バックライト146などの光、太陽光など)の強弱に対応して、オン判断数あるいはオフ判断数を可変する。   When the outside light is weak, there is little leakage of the photosensor 64, and the ON state of the second TFT 62b is maintained. Therefore, as the external light becomes weaker, the ON determination number is set larger, and conversely, the OFF determination number is set smaller. As described above, according to the present embodiment, the number of ON determinations or the number of OFF determinations is varied in accordance with the intensity of external light (light from the backlight 146, sunlight, etc.).

(4−4)カウントする領域
ホトセンサ画素27のオン状態あるいはオフ状態をカウントする領域は限定することが好ましい。
(4-4) Counting Area It is preferable to limit the area where the photo sensor pixel 27 is counted in the on state or the off state.

例えば、図29に示めすように、処理ブロック881の中央部のホトセンサ画素27b(黒表示で示している)を検出画素とし、その周辺のホトセンサ画素28a(白表示で示している)を非検出画素としている。つまり、処理ブロック881の中央部のホトセンサ画素27bが反応し、他のホトセンサ27aは反応しない。反応するかしないかは制御用信号処理IC15で指定する。   For example, as shown in FIG. 29, the photosensor pixel 27b (shown in black) at the center of the processing block 881 is set as a detection pixel, and the surrounding photosensor pixel 28a (shown in white) is not detected. It is a pixel. That is, the photo sensor pixel 27b at the center of the processing block 881 reacts, and the other photo sensors 27a do not react. Whether to react or not is designated by the control signal processing IC 15.

なお、ホトセンサ画素27aは反応しないとしたが、これに限定するものではない。   Although the photo sensor pixel 27a does not react, the present invention is not limited to this.

例えば、ホトセンサ画素27aとホトセンサ画素27bの感度を異ならせてもよい。ホトセンサ画素27aの感度を高感度に設定し、ホトセンサ画素27bを低感度に設定する。感度の設定は、オン判断数あるいはオフ判断数をホトセンサ画素27aとホトセンサ画素27bで異ならせることにより容易に設定できる。また、ホトセンサ画素27a、27bでプリチャージ電圧Vprcを変化させてもよい。コンパレータ電圧を変化させてもよい。また、予めホトセンサ画素27aと27bでホトセンサ64のサイズを変化させて形成してもよい。   For example, the sensitivity of the photosensor pixel 27a and the photosensor pixel 27b may be different. The sensitivity of the photosensor pixel 27a is set to high sensitivity, and the photosensor pixel 27b is set to low sensitivity. The sensitivity can be easily set by making the number of ON judgments or the number of OFF judgments different between the photosensor pixel 27a and the photosensor pixel 27b. Further, the precharge voltage Vprc may be changed in the photosensor pixels 27a and 27b. The comparator voltage may be changed. Further, the size of the photo sensor 64 may be changed in advance by the photo sensor pixels 27a and 27b.

(4−5)中央部のみの反応
処理ブロック881の中央部のみに反応するホトセンサ画素27bを配置すれば、指671が中央部に触れない限り反応しないようにすることができる。
(4-5) Reaction of only the central portion If the photosensor pixel 27b that reacts only to the central portion of the processing block 881 is arranged, it is possible to prevent the reaction unless the finger 671 touches the central portion.

図30(a)(b)(c)に図示するように、検出するホトセンサ27bの形成範囲あるいはホトセンサを可変できるように構成する。   As shown in FIGS. 30A, 30B, and 30C, the photo sensor 27b forming range to be detected or the photo sensor can be varied.

図30(a)は、処理ブロック881の中央部の小領域のホトセンサ画素27bが反応する。   In FIG. 30A, the photosensor pixel 27b in the small area at the center of the processing block 881 reacts.

図30(c)は、処理ブロック881の広範囲の領域のホトセンサ画素27bが反応する。   In FIG. 30C, the photo sensor pixel 27b in a wide area of the processing block 881 reacts.

なお、図30(d)に図示するように、反応するホトセンサ画素27bを分散させて配置してもよい。   In addition, as illustrated in FIG. 30D, the photosensor pixels 27b that react may be dispersedly arranged.

図30(e)に図示するように、複数の処理ブロック881で反応するホトセンサ画素27bを形成してもよい。また、複数の処理ブロック881で反応箇所を構成あるいは形成する場合は、ある処理ブロック881の全ホトセンサ画素を反応するホトセンサ画素27bとしてもよい。   As shown in FIG. 30E, a photo sensor pixel 27b that reacts in a plurality of processing blocks 881 may be formed. Further, when a reaction location is configured or formed by a plurality of processing blocks 881, all the photosensor pixels of a certain processing block 881 may be used as the photosensor pixels 27b that react.

(5)映像信号の影響のキャンセル
映像信号の影響をキャンセルあるいは軽減するためには、プリチャージ電圧Vprcを変化させるとよい。映像信号(階調信号)は、第2TFT62bなどの出力値に影響を与える。したがって、図27に図示するように、映像信号に対するプリチャージ電圧Vprcを変化させることが好ましい。図27では横軸を階調番号としている。
(5) Canceling the influence of the video signal In order to cancel or reduce the influence of the video signal, the precharge voltage Vprc may be changed. The video signal (gradation signal) affects the output value of the second TFT 62b and the like. Therefore, it is preferable to change the precharge voltage Vprc for the video signal as shown in FIG. In FIG. 27, the horizontal axis is the gradation number.

(6)コンパレータ233の配置
処理ブロック881は図34に図示するように、それぞれの処理ブロック881に対応するコンパレータ233が配置される。
(6) Arrangement of Comparator 233 In the processing block 881, comparators 233 corresponding to the respective processing blocks 881 are arranged as shown in FIG.

もちろん、コンパレータ233は処理ブロック881のホトセンサ画素27ごとに配置してもよい。処理ブロック881に対応するコンパレータ233を配置する場合は、処理ブロック881のホトセンサ画素27を選択して前記コンパレータ233に接続する選択回路を構成する。各コンパレータ233の出力は切替え回路81で選択し、Vout端子から出力される。   Of course, the comparator 233 may be arranged for each photosensor pixel 27 of the processing block 881. When the comparator 233 corresponding to the processing block 881 is disposed, a selection circuit that selects the photosensor pixel 27 of the processing block 881 and connects to the comparator 233 is configured. The output of each comparator 233 is selected by the switching circuit 81 and output from the Vout terminal.

(7)処理ブロック881の形状
図39に図示するように、処理ブロック881は横方向に処理ブロック881A、881B、881Cと区分してもよい。処理ブロック881は複数の画素行から構成される。
(7) Shape of Processing Block 881 As shown in FIG. 39, the processing block 881 may be divided into processing blocks 881A, 881B, 881C in the horizontal direction. The processing block 881 is composed of a plurality of pixel rows.

複数の画素行は連続している必要はなく、奇数または偶数画素行で構成されていてもよい。   The plurality of pixel rows need not be continuous, and may be composed of odd or even pixel rows.

また、縦方向に区分してもよい。つまり、処理ブロック881は複数の画素列から構成される。処理ブロック881は、図41(a)(b)に示すように、サイズを可変できるように構成することが好ましい。   Moreover, you may divide into the vertical direction. That is, the processing block 881 is composed of a plurality of pixel columns. As shown in FIGS. 41A and 41B, the processing block 881 is preferably configured so that the size can be varied.

(8)反応するホトセンサ画素27bと反応しないホトセンサ画素27aの混在
また、図44に示すように、各処理ブロック881内において、反応するホトセンサ画素27bを反応しないホトセンサ画素27aを指定できるように構成することが好ましい。
(8) Mixing of Reactive Photosensor Pixels 27b and Non-Reactive Photosensor Pixels 27a Further, as shown in FIG. 44, each processing block 881 is configured so that a non-reactive photosensor pixel 27a can be designated. It is preferable.

「反応しない」とは、ホトセンサ画素27が光151などに反応しない構成が例示される。その他、ホトセンサ画素27は光151などに反応する構成であるが演算処理を実施しない方式が例示される。   “Not responding” is exemplified by a configuration in which the photosensor pixel 27 does not respond to the light 151 or the like. In addition, although the photosensor pixel 27 is configured to react to the light 151 and the like, a method in which no arithmetic processing is performed is exemplified.

「反応する」とは、ホトセンサ画素27が光151などに反応しリークなどが発生し、オン領域あるいはオフ領域を構成が例示される。その他、ホトセンサ画素27は光151などに反応する構成で演算処理を実施する方式が例示される。   “React” is exemplified by the photosensor pixel 27 reacting to the light 151 and the like, causing a leak and the like, and constituting an on region or an off region. In addition, the photosensor pixel 27 is exemplified by a method of performing arithmetic processing with a configuration that reacts to the light 151 and the like.

図44(a)では、処理ブロック881の中央部のホトセンサ画素27b(斜線で示す)が「反応する」に指定されたことを示している。周辺部のホトセンサ画素27aは「反応しない」に指定されている。   FIG. 44A shows that the photosensor pixel 27b (shown by diagonal lines) at the center of the processing block 881 is designated as “react”. The peripheral photo sensor pixel 27a is designated as “not responding”.

図44(b)では、処理ブロック881内において、分散してホトセンサ画素27b(斜線で示す)が「反応する」に指定されたことを示している。   FIG. 44B shows that the photosensor pixels 27b (shown by diagonal lines) are designated to “react” in the processing block 881 in a distributed manner.

処理ブロック881も図48に示すように、処理ブロック881毎に「反応する」処理ブロック881b、「反応しない」処理ブロック881aを指定できるように構成してもよい。各処理ブロック881は、画像表示部10に表示する数字あるいはアイコン表示などに対応して、「反応する」処理ブロック881b、「反応しない」処理ブロック881aを指定できるように構成する。   As shown in FIG. 48, the processing block 881 may be configured so that a “reactive” processing block 881b and a “non-reactive” processing block 881a can be designated for each processing block 881. Each processing block 881 is configured so that a “reactive” processing block 881b and a “non-reactive” processing block 881a can be designated in accordance with a number or icon display displayed on the image display unit 10.

(9)キャリブレーションの実施
図47に示すように、処理ブロック881の機能として、キャリブレーションを実施する処理ブロック881を設定してもよい。
(9) Implementation of Calibration As shown in FIG. 47, a processing block 881 for performing calibration may be set as a function of the processing block 881.

図47(a)は、表示領域10に2箇所のキャリブレーション領域881a、881bを設けた例である。キャリブレーション領域881a、881bに指を押し当ててキャリブレーションを行う。   FIG. 47A is an example in which two calibration areas 881 a and 881 b are provided in the display area 10. Calibration is performed by pressing a finger against the calibration areas 881a and 881b.

図47(b)は、表示領域10に5箇所のキャリブレーション領域881a、881b、881c、881d、881eを設けた例である。キャリブレーション領域881a〜881eのいずれかに指を押し当ててキャリブレーションを行う。   FIG. 47B shows an example in which five calibration areas 881 a, 881 b, 881 c, 881 d, and 881 e are provided in the display area 10. Calibration is performed by pressing a finger against any of the calibration areas 881a to 881e.

もちろん、図47の処理ブロック881も図44に示すように、処理ブロック881毎に「反応する」処理ブロック881、「反応しない」処理ブロック881を指定できるような構成としてもよい。   Of course, as shown in FIG. 44, the processing block 881 of FIG. 47 may be configured so that a “reactive” processing block 881 and a “non-reactive” processing block 881 can be designated for each processing block 881.

また、図47、図48において、処理ブロック881a〜881eのそれぞれに別の機能を持たせてもよい。例えば、処理ブロック881aをキャリブレーション開始の入力領域とし、処理ブロック881bをキャリブレーション終了の入力領域とする。また、処理ブロック881cは再キャリブレーション開始を入力する領域とする。また、処理ブロック881dは、露光時間Tcの可変開始領域とする。また、処理ブロック881eは、ダブルクリック入力領域とする。   47 and 48, each of the processing blocks 881a to 881e may have another function. For example, the processing block 881a is set as the calibration start input area, and the processing block 881b is set as the calibration end input area. The processing block 881c is an area for inputting the start of recalibration. The processing block 881d is a variable start area of the exposure time Tc. The processing block 881e is a double-click input area.

なお、処理ブロック881は、矩形の範囲に限定されるものではない。円形あるいは六角形などの他の形状あるいは配置であってもよい。また、処理内容あるいは外光の強度など他の要因にあわせて、処理ブロック881の形状を変化してもよい。また、矩形であってもその範囲を変化あるいは分散(領域を複数に分割する)してもよい。   Note that the processing block 881 is not limited to a rectangular range. Other shapes or arrangements such as circular or hexagonal shapes may be used. Further, the shape of the processing block 881 may be changed in accordance with other factors such as the processing content or the intensity of external light. Moreover, even if it is a rectangle, the range may be changed or dispersed (the area is divided into a plurality of areas).

(10)プリチャージ電圧Vprcとコンパレータ電圧Vrefの調整
図31に示すように、プリチャージ電圧Vprcとコンパレータ電圧Vrefを連動して変化させることが好ましい。
(10) Adjustment of Precharge Voltage Vprc and Comparator Voltage Vref As shown in FIG. 31, it is preferable to change the precharge voltage Vprc and the comparator voltage Vref in conjunction with each other.

また、プリチャージ電圧Vprcは外光強度が強くなるにしたがって、高く設定する。但し、線形に変化させることに限定するものではなく、非線形に変化させてもよい。また、ステップ的に変化させてもよい。   Further, the precharge voltage Vprc is set higher as the external light intensity increases. However, it is not limited to changing linearly, and may be changed nonlinearly. Moreover, you may change in steps.

以上のことはコンパレータ電圧Vrefに対しても同様である。   The same applies to the comparator voltage Vref.

また、プリチャージ電圧Vprcが外光に対して線形の関係とし、コンパレータ電圧Vrefをステップ状に変化させてもよい。もちろん、一定の場合もある。   Alternatively, the precharge voltage Vprc may be linearly related to the external light, and the comparator voltage Vref may be changed stepwise. Of course, there are certain cases.

図31は、ホトセンサ画素27の第2TFT62bがNチャンネルの場合である。第2TFT62bがNチャンネルトランジスタの場合は、外光が強い方が、外光が弱いときよりもプリチャージ電圧Vprcを高くする。   FIG. 31 shows a case where the second TFT 62b of the photosensor pixel 27 is an N channel. In the case where the second TFT 62b is an N-channel transistor, the precharge voltage Vprc is higher when the external light is strong than when the external light is weak.

逆に、第2TFT62bがPチャンネルトランジスタの場合は、外光が強い方が、外光が弱いときよりもプリチャージ電圧Vprcを低くする。   Conversely, when the second TFT 62b is a P-channel transistor, the precharge voltage Vprc is lowered when the external light is strong than when the external light is weak.

プリチャージ電圧Vprcは、キャリブレーションを実施し、適正なプリチャージ電圧Vprcを決定する。図32に示すように、キャリブレーション時に、全てのホトセンサ画素27の出力がオン出力をなる電圧(飽和レベル電圧)と、全てのホトセンサ画素27の出力がオフ出力となる電圧(オフレベル電圧)を外光強度に対して測定する。プリチャージ電圧Vprcは、飽和レベル電圧とオフレベル電圧の中央値を設定する。   The precharge voltage Vprc is calibrated to determine an appropriate precharge voltage Vprc. As shown in FIG. 32, during calibration, a voltage at which the outputs of all the photosensor pixels 27 are turned on (saturation level voltage) and a voltage at which the outputs of all the photosensor pixels 27 are turned off (off level voltage). Measure against external light intensity. The precharge voltage Vprc sets the median value of the saturation level voltage and the off level voltage.

設定する電圧には幅がある。外光の強度などにより適正な設定値が異なるからである。多くの検討の結果、設定するプリチャージ電圧Vprcは、(飽和レベル電圧−オフレベル電圧)xA+オフレベル電圧に設定することがよい。なお、Aの値は、0.2以上0.9以下の値にする。さらに好ましくは、Aの値は0.3以上0.8以下の値とすることが好ましい。   The voltage to be set has a range. This is because an appropriate setting value varies depending on the intensity of outside light. As a result of many studies, the precharge voltage Vprc to be set is preferably set to (saturation level voltage−off level voltage) × A + off level voltage. Note that the value of A is set to a value between 0.2 and 0.9. More preferably, the value of A is preferably 0.3 or more and 0.8 or less.

コンパレータ電圧Vrefは、図33に示すように、ボリウムVRで調整してもよい。ボリウムは自動であるいはユーザーがマニュアル(手動)で調整できるように構成あるいは形成する。ボリウムVRによりコンパレータ電圧Vrefが発生し、各コンパレータ233に印加される。   The comparator voltage Vref may be adjusted with a volume VR as shown in FIG. The volume is configured or configured to be adjusted automatically or manually by the user. A comparator voltage Vref is generated by the volume VR and applied to each comparator 233.

また、コンパレータ電圧Vrefは図34に示すように、電子ボリウム261で発生させてもよい。電子ボリウム261には、発生させるコンパレータ電圧Vrefに対応した8ビットのデジタルデータVDATAを印加する。VDATAは、外光センサの情報などにより与えられる。   Further, the comparator voltage Vref may be generated by an electronic volume 261 as shown in FIG. The electronic volume 261 is applied with 8-bit digital data VDATA corresponding to the comparator voltage Vref to be generated. VDATA is given by information from an external light sensor.

(11)プリチャージ電圧の設定
(11−1)ニュートン法による設定
プリチャージ電圧Vprcの設定は、図35のニュートン法を適用することにより行う。図35の各図の線は、紙面の上の方が電圧は高いことを示し、紙面の下の方が電圧は低いことを示している。各電圧Vの添え字は、印加する電圧の順番を示している。
(11) Setting of precharge voltage (11-1) Setting by Newton method Setting of the precharge voltage Vprc is performed by applying the Newton method of FIG. The lines in each figure in FIG. 35 indicate that the voltage is higher at the top of the page, and the voltage is lower at the bottom of the page. The subscript of each voltage V indicates the order of voltages to be applied.

図35は(a)(b)(c)(d)の順で電圧を印加し、キャリブレーションを実施する。まず、図35(a)に示すように、V0電圧を印加し、ホトセンサ画素27のオン/オフ出力状態を検出する。オン/オフ状態が図32の斜線範囲でないときは、V1電圧を印加する。V0電圧を印加状態でのホトセンサ画素27のオン/オフ出力状態が図32の斜線の範囲内であればV0がキャリブレーション電圧の値となる。いずれも範囲内でない場合は、V1電圧を印加して、ホトセンサ画素27のオン/オフ出力状態を検出する。V1電圧を印加状態でのホトセンサ画素27のオン/オフ出力状態が図32の斜線の範囲内であればV1がキャリブレーション電圧の値となる。   In FIG. 35, calibration is performed by applying voltages in the order of (a), (b), (c), and (d). First, as shown in FIG. 35A, the V0 voltage is applied, and the on / off output state of the photosensor pixel 27 is detected. When the on / off state is not within the shaded area in FIG. 32, the V1 voltage is applied. If the on / off output state of the photosensor pixel 27 in the state where the V0 voltage is applied is within the shaded range in FIG. 32, V0 becomes the value of the calibration voltage. If neither is within the range, the V1 voltage is applied to detect the on / off output state of the photosensor pixel 27. If the on / off output state of the photosensor pixel 27 with the V1 voltage applied is within the hatched range in FIG. 32, V1 becomes the value of the calibration voltage.

V1電圧の印加時のオン/オフ状態が図32の斜線範囲でないときは、図35(b)に移行する。図35(b)では、V2電圧を印加する。V2電圧は、V2=(V1−V0)/2として計算する。V2電圧を印加し、ホトセンサ画素27のオン/オフ出力状態の変化を検出する。V2電圧を印加状態でのホトセンサ画素27のオン/オフ出力状態が図32の斜線の範囲内であればV2がキャリブレーション電圧の値となる。   When the on / off state at the time of applying the V1 voltage is not within the hatched area in FIG. 32, the process proceeds to FIG. In FIG. 35B, the V2 voltage is applied. The V2 voltage is calculated as V2 = (V1−V0) / 2. A V2 voltage is applied to detect a change in the on / off output state of the photosensor pixel 27. If the on / off output state of the photosensor pixel 27 with the V2 voltage applied is within the hatched range in FIG. 32, V2 is the value of the calibration voltage.

V2が斜線の範囲内にない場合は、V2電圧の印加時のオン/オフ状態と、V1電圧の印加時のオン/オフ状態とのどちらが図32の斜線の目標のキャリブレーション状態に近いかとを判定する。また、V2電圧の印加時のオン/オフ状態と、V0電圧の印加時のオン/オフ状態とのどちらが、図32の斜線の目標のキャリブレーション状態に近いかを判定する。   When V2 is not within the shaded area, it is determined whether the on / off state when the V2 voltage is applied or the on / off state when the V1 voltage is applied is closer to the target calibration state of the shaded line in FIG. judge. Further, it is determined whether the on / off state at the time of applying the V2 voltage or the on / off state at the time of applying the V0 voltage is closer to the target calibration state of the hatched area in FIG.

V2とV0間に図32の斜線の範囲があると判定されると、図35(c)の状態に移行する。図35(c)では、V3電圧を印加する。V3電圧は、V3=(V2−V0)/2として計算する。V3電圧を印加し、ホトセンサ画素27のオン/オフ出力状態の変化を検出する。V3電圧を印加状態でのホトセンサ画素27のオン/オフ出力状態が図32の斜線の範囲内であればV3がキャリブレーション電圧の値となる。   If it is determined that there is a hatched range in FIG. 32 between V2 and V0, the state shifts to the state in FIG. In FIG. 35C, the V3 voltage is applied. The V3 voltage is calculated as V3 = (V2−V0) / 2. A change in the on / off output state of the photosensor pixel 27 is detected by applying the V3 voltage. If the on / off output state of the photosensor pixel 27 with the V3 voltage applied is within the hatched range in FIG. 32, V3 becomes the value of the calibration voltage.

V3が斜線の範囲内にない場合は、V3電圧の印加時のオン/オフ状態と、V2電圧の印加時のオン/オフ状態とのどちらが図32の斜線の目標のキャリブレーション状態に近いかとを判定する。また、V3電圧の印加時のオン/オフ状態と、V0電圧の印加時のオン/オフ状態とのどちらが、図32の斜線の目標のキャリブレーション状態に近いかを判定する。   When V3 is not within the hatched range, it is determined whether the ON / OFF state when the V3 voltage is applied or the ON / OFF state when the V2 voltage is applied is closer to the target calibration state of the hatched line in FIG. judge. Further, it is determined whether the ON / OFF state when the V3 voltage is applied or the ON / OFF state when the V0 voltage is applied is closer to the target calibration state indicated by the hatching in FIG.

V2とV3間に図32の斜線の範囲があると判定されると、図35(d)の状態に移行する。図35(d)では、V4電圧を印加する。V4電圧は、V4=(V2−V3)/2として計算する。V4電圧を印加し、ホトセンサ画素27のオン/オフ出力状態の変化を検出する。V4電圧を印加状態でのホトセンサ画素27のオン/オフ出力状態が図32の斜線の範囲内であればV4がキャリブレーション電圧の値となる。   When it is determined that there is a hatched range in FIG. 32 between V2 and V3, the state shifts to the state in FIG. In FIG. 35D, the voltage V4 is applied. The V4 voltage is calculated as V4 = (V2−V3) / 2. The V4 voltage is applied to detect a change in the on / off output state of the photosensor pixel 27. If the on / off output state of the photosensor pixel 27 in the state where the V4 voltage is applied is within the hatched range in FIG. 32, V4 becomes the value of the calibration voltage.

以上のキャリブレーションの調整を順次行うことにより目標のキャリブレーション電圧を得ることができる。   A target calibration voltage can be obtained by sequentially performing the calibration adjustment described above.

以上の動作を図で示すと図36のようになる。キャリブレーションを行うプリチャージ電圧Vprcが大小を繰り返し順次目標の値に近づく。印加する電圧は図36のように絶えず変化する状態ではなく、図36に示すように、大小のプリチャージ電圧Vprcで一定期間電圧が維持されるように駆動されることが好ましい。   The above operation is shown in FIG. The precharge voltage Vprc for performing the calibration is repeatedly increased and decreased to approach the target value sequentially. The voltage to be applied is not constantly changing as shown in FIG. 36, and it is preferable that the voltage to be applied is driven so as to be maintained for a certain period of time with a large and small precharge voltage Vprc as shown in FIG.

図36では、プリチャージ電圧Vprcは2Vから開始され、このプリチャージ電圧Vprcに対応して各処理ブロック881のホトセンサ画素27のTFT62cがオン状態を維持している個数(オン画素数)またはホトセンサ画素27のTFT62cがオフン状態に変化した個数(オフ画素数)をカウントする。オン画素数またはオフ画素数が規定の範囲内にないとき、プリチャージ電圧Vprcを上昇または下降させる(図35を参照)。図36では、プリチャージ電圧Vprcを6Vに上昇させている。プリチャージ電圧Vprcを更新し、更新した状態で、オフ画素数またはオン画素数をカウントする。カウント値は、先のカウント値を比較し規定範囲の値に近づいているかを判断し、次のプリチャージ電圧Vprcを設定する。カウントした値が所定の範囲にない場合、また、プリチャージ電圧Vprcを変化させる。以上の動作により、プリチャージ電圧Vprcの変化の範囲は図36に示すように変化幅が狭められる。プリチャージ電圧Vprcの変化により、A点で、オン画素数またはオフ画素数が規定範囲内にはいり、このプリチャージ電圧Vprcが固定設定される。なお、プリチャージ電圧Vprc(約3.25V)は、外光強度が所定変化した時に、実施される。もちろん、常時実施してもよい。但し、接触判定、接触検出を行っている場合はキャリブレーションを実施しない、あるいは停止することが好ましい。   In FIG. 36, the precharge voltage Vprc starts from 2 V, and the number (number of on pixels) in which the TFT 62c of the photosensor pixel 27 of each processing block 881 is kept on or the photosensor pixel corresponding to the precharge voltage Vprc. The number of 27 TFTs 62c changed to the off state (the number of off pixels) is counted. When the number of on pixels or the number of off pixels is not within the specified range, the precharge voltage Vprc is increased or decreased (see FIG. 35). In FIG. 36, the precharge voltage Vprc is increased to 6V. The precharge voltage Vprc is updated, and in the updated state, the number of off pixels or the number of on pixels is counted. The count value is compared with the previous count value to determine whether it is approaching the specified range, and the next precharge voltage Vprc is set. If the counted value is not within the predetermined range, the precharge voltage Vprc is changed. With the above operation, the range of change of the precharge voltage Vprc is narrowed as shown in FIG. Due to the change in the precharge voltage Vprc, the number of on pixels or the number of off pixels falls within a specified range at point A, and the precharge voltage Vprc is fixedly set. The precharge voltage Vprc (about 3.25 V) is implemented when the external light intensity changes a predetermined amount. Of course, you may carry out always. However, it is preferable not to perform calibration or to stop when contact determination and contact detection are performed.

プリチャージ電圧Vprcの変化は、図37に示すように、各変化の最大位置、最小位置で一定の期間電圧値を固定するか、変化を緩やかにすることにより、オン画素数またはオフ画素数が規定の範囲内であるか否かの変低精度を向上させることが好ましい。   As shown in FIG. 37, the change in the precharge voltage Vprc is achieved by fixing the voltage value for a certain period at the maximum position and the minimum position of each change, or by loosening the change so that the number of on pixels or off pixels is increased. It is preferable to improve the variation accuracy of whether or not it is within a specified range.

(11−2)他の設定方法
図35はニュートン法を応用したキャリブレーション方式であった。しかし、本実施形態はこれに限定するものではない。ホトセンサ画素27のオン/オフ状態の個数(オン画素数、オフ画素数)から印加する電圧を調整あるいは制御して目標のプリチャージ電圧Vprcを求めてもよい。
(11-2) Other Setting Method FIG. 35 shows a calibration method using the Newton method. However, the present embodiment is not limited to this. The target precharge voltage Vprc may be obtained by adjusting or controlling the applied voltage from the number of on / off states of the photosensor pixel 27 (number of on pixels, number of off pixels).

例えば、図38(a)に示すように、プリチャージ電圧Vprcの印加により、図38(b)に示すようにオン−オフ差(オン画素数とオフ画素数との差)が変化する。プリチャージ電圧Vprcが非常に高いときは、100%のホトセンサ画素27がオン出力である。オフ出力のホトセンサ画素27は0である。したがって、オン−オフ差は100−0=100となる。プリチャージ電圧Vprcが非常に低いときは、100%のホトセンサ画素27がオフ出力である。オン出力のホトセンサ画素27は0である。したがって、オン−オフ差は0−100=−100となる。   For example, as shown in FIG. 38A, application of the precharge voltage Vprc changes the on-off difference (difference between the number of on pixels and the number of off pixels) as shown in FIG. 38B. When the precharge voltage Vprc is very high, 100% of the photosensor pixels 27 are turned on. The off-output photosensor pixel 27 is zero. Therefore, the on-off difference is 100-0 = 100. When the precharge voltage Vprc is very low, 100% of the photosensor pixels 27 are turned off. The on-output photosensor pixel 27 is zero. Therefore, the on-off difference is 0-100 = -100.

プリチャージ電圧Vprcが目標値に近く、目標設定が、ホトセンサ画素27のオン数とオフ数が等しい時とすると、50%のホトセンサ画素27がオフ出力である。オン出力のホトセンサ画素27は50%である。したがって、オン−オフ差は50−50=0となる。   Assuming that the precharge voltage Vprc is close to the target value and the target setting is when the number of on and off of the photosensor pixel 27 is equal, 50% of the photosensor pixel 27 is off output. The on-output photosensor pixel 27 is 50%. Therefore, the on-off difference is 50-50 = 0.

以上のように、キャリブレーション時にプリチャージ電圧Vprcを大小に変化し、オン−オフ数が目標値に近くなるか、遠ざかるかを監視することによりキャリブレーションを行うことができる。   As described above, calibration can be performed by changing the precharge voltage Vprc to a large or small value during calibration and monitoring whether the on-off number approaches or moves away from the target value.

(11−3)プリチャージ電圧の変化速度
プリチャージ電圧Vprcの変化速度は、図38に示すように、最初は早くし、目標値に近づくにつれて変化速度を遅くしてもよい。最終目標状態では、ホトセンサ画素27のオン/オフ出力の変化数が少なくなり精度が必要となるからである。
(11-3) Change Rate of Precharge Voltage As shown in FIG. 38, the change rate of the precharge voltage Vprc may be increased at the beginning and may be decreased as the target value is approached. This is because in the final target state, the number of changes in the on / off output of the photosensor pixel 27 is reduced, and accuracy is required.

プリチャージ電圧Vprcの変化速度は、図58に示すように、外光の強度に対応して変化させることが好ましい。外光が強い時は、変化させる大きさを大きくし、また変化速度も大きくする。逆に外光が弱い時は、変化させる大きさを小さくし、また変化速度も小さくする。   As shown in FIG. 58, the change rate of the precharge voltage Vprc is preferably changed in accordance with the intensity of external light. When the outside light is strong, the magnitude of change is increased and the rate of change is also increased. Conversely, when the outside light is weak, the amount of change is reduced and the rate of change is also reduced.

(11−4)一定の比率によるオン画素数、オフ画素数の算出
図38において、オン画素数とオフ画素数の差の個数を求めるとしたが、本実施形態はこれに限定するものではない。
(11-4) Calculation of the number of ON pixels and the number of OFF pixels at a fixed ratio In FIG. 38, the number of differences between the number of ON pixels and the number of OFF pixels is obtained. However, the present embodiment is not limited to this. .

一定の比率のオン画素数またはオフ画素数を求めるとしてもよい。また、比率に限定せず、オン画素数またはオフ画素数などの個数であってもよい。   A certain ratio of the number of on pixels or the number of off pixels may be obtained. Further, the number is not limited to the ratio, and may be the number of on pixels or the number of off pixels.

また、オン画素数が0もしくはオフ画素数が0にするのも含まれる。   In addition, the number of ON pixels is 0 or the number of OFF pixels is 0 is also included.

例えば、プリチャージ電圧Vprcの印加により、全画素数に占めるオン画素数の比率が1〜2%の範囲になるように制御する場合が例示される。また、オン画素数の比率が10〜20%の範囲になるように制御することが例示される。また、オン画素数の比率が5%以下となるように制御することが例示される。また、オン画素数の比率が90%以上となる例が例示される。オフ画素数の比率が90%以上となる例が例示される。   For example, a case where the ratio of the number of ON pixels to the total number of pixels is controlled to be in a range of 1 to 2% by applying the precharge voltage Vprc is exemplified. Moreover, it is exemplified that the ratio of the number of on-pixels is controlled to be in a range of 10 to 20%. Further, it is exemplified that the ratio of the number of on-pixels is controlled to be 5% or less. In addition, an example in which the ratio of the number of ON pixels is 90% or more is illustrated. An example in which the ratio of the number of off pixels is 90% or more is illustrated.

また、オン画素数が100個以上になるように制御することが例示される。また、オン画素数の個数が100以上1000個以下となるように制御することが例示される。また、オン画素数の比率が100000個以上となる例が例示される。オフ画素数の個数が1000個以下となる例が例示される。   Further, the control is exemplified so that the number of ON pixels is 100 or more. In addition, the control is exemplified such that the number of ON pixels is 100 or more and 1000 or less. In addition, an example in which the ratio of the number of ON pixels is 100,000 or more is exemplified. An example in which the number of off pixels is 1000 or less is illustrated.

(11−5)その他の変更例
以上の実施形態は、プリチャージ電圧Vprcのより、オン画素数あるいはオフ画素数の個数もしくはオン画素数とオフ画素数の比率を一定以上または以下もしくは一定の範囲内に制御するものであった。しかし、以上の制御は、露光時間Tcの調整によっても実現できる。したがって、上記実施形態はプリチャージ電圧Vprcを露光時間Tcに置き換えてもよいことはいうまでもない。また、コンパレータ電圧Vrefによっても実現できる。したがって、上記実施形態はプリチャージ電圧Vprcをコンパレータ電圧Vrefに置き換えてもよいことはいうまでもない。また、プリチャージ電圧Vprc、露光時間Tc、コンパレータ電圧Vrefを複数組み合わせてもよい。
(11-5) Other Modifications In the above embodiment, the number of on pixels or the number of off pixels or the ratio of the number of on pixels to the number of off pixels is more than a certain value or less or within a certain range based on the precharge voltage Vprc. It was something to control inside. However, the above control can also be realized by adjusting the exposure time Tc. Therefore, it goes without saying that the precharge voltage Vprc may be replaced with the exposure time Tc in the above embodiment. It can also be realized by the comparator voltage Vref. Therefore, it goes without saying that the precharge voltage Vprc may be replaced with the comparator voltage Vref in the above embodiment. Also, a plurality of precharge voltages Vprc, exposure time Tc, and comparator voltages Vref may be combined.

(12)受光センサ1192
(12−1)外光強度に対する感度
ホトセンサ64の外光強度に対する感度は、外光151の色温度により異なる。ホトセンサ64は短波長で感度が高い。つまり、青(色温度が高い領域)で感度が高く、赤(色温度が低い領域)で感度が低い。したがって、外光の強度とは、人間の視感度に対する強度ではなく、ホトセンサ64の特性感度に合わせて算定する必要がある。つまり、外光の色温度に対応してキャリブレーションなどを実施する必要がある。
(12) Light receiving sensor 1192
(12-1) Sensitivity to external light intensity The sensitivity of the photosensor 64 to external light intensity varies depending on the color temperature of the external light 151. The photosensor 64 has a short wavelength and high sensitivity. That is, the sensitivity is high in blue (region where the color temperature is high) and low in red (region where the color temperature is low). Therefore, it is necessary to calculate the intensity of external light according to the characteristic sensitivity of the photosensor 64, not the intensity of human visual sensitivity. That is, it is necessary to perform calibration or the like corresponding to the color temperature of external light.

この課題に対して、本実施形態は図56に示すように、複数の受光センサ1192を配置している。受光センサ1192の光入射部にはカラーフィルタ1191を配置している。   In response to this problem, the present embodiment arranges a plurality of light receiving sensors 1192 as shown in FIG. A color filter 1191 is disposed at the light incident portion of the light receiving sensor 1192.

図56では、受光センサ1192(1192R、1192G、1192B)は、同一波長帯域で感度カーブを有するものである。受光センサ1192の入射側に赤(R)、緑(G)、青(B)のカラーフィルタ1191を配置している。受光センサ1192Rは長波長用である。受光センサ1192Bは短波長用である。受光センサ1192Gは中波長用である。   In FIG. 56, the light receiving sensors 1192 (1192R, 1192G, 1192B) have sensitivity curves in the same wavelength band. Red (R), green (G), and blue (B) color filters 1191 are disposed on the incident side of the light receiving sensor 1192. The light receiving sensor 1192R is for a long wavelength. The light receiving sensor 1192B is for a short wavelength. The light receiving sensor 1192G is for a medium wavelength.

各受光センサ1192の出力は補正回路1193に入力される。補正回路1193は適正なコンパレータ電圧Vref、プリチャージ電圧Vprcなどとなるように、入力信号を補正してコンパレータ電圧Vref、プリチャージ電圧Vprcを出力する。プリチャージ電圧発生回路1194はプリチャージ電圧Vprcを発生し、コンパレータ電圧発生回路1195は、コンパレータ電圧Vrefを発生する。   The output of each light receiving sensor 1192 is input to the correction circuit 1193. The correction circuit 1193 corrects the input signal to output the comparator voltage Vref and the precharge voltage Vprc so that the comparator voltage Vref and the precharge voltage Vprc are appropriate. Precharge voltage generation circuit 1194 generates precharge voltage Vprc, and comparator voltage generation circuit 1195 generates comparator voltage Vref.

(12−2)受光センサ1192の構成
図56に示すように、受光センサ1192として、PINホトダイオードが例示される。外光の強度は、PINホトダイオードで検出し、適切な倍率にオペアンプで増幅する。また、信号の経路にコンデンサなどを配置し、外光の変化を遅延させ、また、ヒステリシス特性をもたせる。
(12-2) Configuration of Light Receiving Sensor 1192 As shown in FIG. 56, a PIN photodiode is exemplified as the light receiving sensor 1192. The intensity of outside light is detected by a PIN photodiode and amplified by an operational amplifier at an appropriate magnification. In addition, a capacitor or the like is disposed in the signal path to delay the change of external light and to have a hysteresis characteristic.

これらの回路は、マトリックス回路1211に構成されており、また、マトリックス回路1211は、マトリックス状に形成された処理ブロック881に対応した、プリチャージ電圧Vprcを出力する。   These circuits are configured as a matrix circuit 1211, and the matrix circuit 1211 outputs a precharge voltage Vprc corresponding to the processing block 881 formed in a matrix.

もちろん、表示領域10に対応した1つのプリチャージ電圧Vprcを出力するように構成してもよい。また、マトリックス回路1211は、1つの処理ブロック881あるいは表示領域10に複数のプリチャージ電圧Vprcを出力あるいは発生することができる。また、これらのプリチャージ電圧Vprcは、マトリックス回路1211に記憶されている。   Of course, one precharge voltage Vprc corresponding to the display area 10 may be output. The matrix circuit 1211 can output or generate a plurality of precharge voltages Vprc in one processing block 881 or the display area 10. These precharge voltages Vprc are stored in the matrix circuit 1211.

図54に示すように、ホトセンサ1171で外光151を受光し、電流−電圧(I−V)変換アンプ1172で、受光した光で発生した電流Iを電圧Vに変換する。同時に、変換アンプ1172でコンパレータ電圧Vrefを発生し、コンパレータ233に印加する。   As shown in FIG. 54, the external light 151 is received by the photosensor 1171, and the current I generated by the received light is converted into the voltage V by the current-voltage (IV) conversion amplifier 1172. At the same time, the conversion amplifier 1172 generates a comparator voltage Vref and applies it to the comparator 233.

(12−3)受光部のその他の構成
図54、図56は、表示領域10以外に別途受光センサ1192(1171)などを配置する実施形態であった。本実施形態はこれに限定するものではない。
(12-3) Other Configurations of Light Receiving Unit FIGS. 54 and 56 show an embodiment in which a light receiving sensor 1192 (1171) and the like are separately arranged in addition to the display area 10. The present embodiment is not limited to this.

例えば、図55に示すように、表示領域10あるいはその近傍に受光部1181を形成し、外光などの強度を検出してもよい。受光部1181は、ホトセンサ64で構成あるいは形成することが好ましい。   For example, as shown in FIG. 55, a light receiving portion 1181 may be formed in or near the display region 10 to detect the intensity of external light or the like. The light receiving unit 1181 is preferably configured or formed by the photosensor 64.

図55(a)は、表示領域10の上下に受光部1181(1181a、1181b)を形成した実施形態である。   FIG. 55A shows an embodiment in which light receiving portions 1181 (1181a, 1181b) are formed above and below the display area 10. FIG.

図551(b)は表示領域の4隅に受光部1181(1181a、1181b、1181c、1181d)を配置した実施形態である。必要に応じて、受光部1181に図561に示すようにカラーフィルタ1191などを配置する。   FIG. 551 (b) shows an embodiment in which light receiving portions 1181 (1181a, 1181b, 1181c, 1181d) are arranged at the four corners of the display area. If necessary, a color filter 1191 or the like is disposed in the light receiving unit 1181 as shown in FIG.

外光151の入射方向の検出も座標位置確定に重要である。例えば、図57(b)に示すように、外光151aが左側から対象物671に入射した時は、影601aは、対象物の右側にできる。したがって、対象物を検出したとき、座標位置は右側にずれる。外光151bが右側から対象物671に入射した時は、影601bは、対象物の左側にできる。したがって、対象物を検出したとき、座標位置は左側にずれる。   The detection of the incident direction of the external light 151 is also important for determining the coordinate position. For example, as shown in FIG. 57 (b), when the external light 151a enters the object 671 from the left side, the shadow 601a can be formed on the right side of the object. Therefore, when the object is detected, the coordinate position is shifted to the right side. When the external light 151b is incident on the object 671 from the right side, the shadow 601b can be formed on the left side of the object. Therefore, when the object is detected, the coordinate position is shifted to the left side.

この課題を解決するため、図57(a)に示すように、立体型の受光センサ1201を配置している。受光センサ1201は四角錐あるいは立方体に近似した構成となっている。受光センサ1201において、受光部は、一例として4つの側面と上面に形成されている。つまり、受光部は複数箇所に形成されている。   In order to solve this problem, a three-dimensional light receiving sensor 1201 is arranged as shown in FIG. The light receiving sensor 1201 has a configuration approximating a quadrangular pyramid or a cube. In the light receiving sensor 1201, the light receiving portions are formed on four side surfaces and an upper surface as an example. That is, the light receiving part is formed at a plurality of locations.

外光151aが左側から対象物671に入射した時は、主に左側に配置された受光部に外光151aが入射する。外光151bが右側から対象物671に入射した時は、主に右側に配置された受光部に外光151bが入射する。外光151cが上方から対象物671に入射した時は、主に上側に配置された受光部に外光151cが入射する。   When the external light 151a is incident on the object 671 from the left side, the external light 151a is incident on the light receiving unit disposed mainly on the left side. When the external light 151b is incident on the object 671 from the right side, the external light 151b is incident on the light receiving unit disposed mainly on the right side. When the external light 151c is incident on the object 671 from above, the external light 151c is incident on the light receiving unit disposed mainly on the upper side.

以上のことから、外光151の入射方向により、主に入射する受光部が異なる。したがって、どの受光部に強く外光が入射しているかを検出することにより、外光151の入射方向を検出できる。そのため、図57(b)のように、影601ができる方向が異なっても、影位置の補正を行うことができる。   From the above, the light receiving part that is incident mainly differs depending on the incident direction of the external light 151. Therefore, it is possible to detect the incident direction of the external light 151 by detecting which light receiving unit is strongly receiving external light. Therefore, as shown in FIG. 57B, the shadow position can be corrected even if the direction in which the shadow 601 is generated is different.

(12−4)変更例
なお、以上の実施形態では外光の強度に応じてプリチャージ電圧Vprcを大きさ、変化速度を変化させるとしたが、本実施形態はこれに限定するものではない。
(12-4) Modified Example In the above embodiment, the precharge voltage Vprc is changed in magnitude and change speed according to the intensity of external light. However, the present embodiment is not limited to this.

例えば、露光時間Tcの変化速度、変化単位(1H、2H・・・・・・)を可変してもよい。また、プリチャージ電圧Vprcと露光時間Tcの両方を変化させてもよい。また、コンパレータ電圧を変化させてもよい。   For example, the change rate of the exposure time Tc and the change unit (1H, 2H...) May be varied. Further, both the precharge voltage Vprc and the exposure time Tc may be changed. Further, the comparator voltage may be changed.

(13)外光の大きさに応じたプリチャージ電圧Vprcなどの設定
本実施形態の液晶表示装置では、外光の大きさに応じて適切なプリチャージ電圧Vprc、露光時間Tc、コンパレータ電圧もしくはこれらの組み合わせを設定する必要がある。そのため、本実施形態では、図59から図63に図示する方式を行う。
(13) Setting of precharge voltage Vprc or the like according to the magnitude of external light In the liquid crystal display device of the present embodiment, an appropriate precharge voltage Vprc, exposure time Tc, comparator voltage, or these depending on the magnitude of external light It is necessary to set a combination. Therefore, in this embodiment, the method illustrated in FIGS. 59 to 63 is performed.

(13−1)水平走査期間を単位とする設定
図59は、コンパレータ電圧VrefをVc2、Vc1、Vc3に変化させた実施形態である。なお、図59、図60などにおいて、コンパレータ電圧Vrefと同時にプリチャージ電圧Vprc、露光時間Tcなどを変化させてもよい。また、図62、図63において、ベース電圧に同期して、プリチャージ電圧Vprc、コンパレータ電圧Vref、露光時間Tcなどを変化させてもよい。
(13-1) Setting in units of horizontal scanning period FIG. 59 shows an embodiment in which the comparator voltage Vref is changed to Vc2, Vc1, and Vc3. In FIGS. 59 and 60, the precharge voltage Vprc, the exposure time Tc, and the like may be changed simultaneously with the comparator voltage Vref. In FIGS. 62 and 63, the precharge voltage Vprc, the comparator voltage Vref, the exposure time Tc, and the like may be changed in synchronization with the base voltage.

図59(a)はコンパレータ電圧Vref=Vc1、Vc2とし、1H(1水平走査期間)毎に、Vc1とVc2に切替えた実施形態である。   FIG. 59A shows an embodiment in which the comparator voltages Vref = Vc1 and Vc2 are set, and the voltage is switched between Vc1 and Vc2 every 1H (one horizontal scanning period).

図59(a)において、1H毎に、コンパレータ電圧Vref=Vc1とVc2を切替える。コンパレータ電圧Vrefを変化させることにより、コンパレータ回路233での判定レベルが変化する。したがって、このコンパレータ電圧VrefのVc1〜Vc2範囲に適正な判定レベルとなるように、Vc1、Vc2の大きさを変化させる。   In FIG. 59A, the comparator voltage Vref = Vc1 and Vc2 are switched every 1H. By changing the comparator voltage Vref, the determination level in the comparator circuit 233 changes. Therefore, the magnitudes of Vc1 and Vc2 are changed so that the determination level is appropriate within the Vc1 to Vc2 range of the comparator voltage Vref.

図59(b)は、2H単位でコンパレータ電圧Vrefを変化させて実施形態である。液晶表示パネルに印加する映像信号の極性は、2H周期(例えば、1H目は+極性、2H目は−極性)で変化する。したがって、図59(b)のように、2H単位(4H周期)で変化させることが好ましい。つまり、液晶表示パネルに印加する映像信号の極性周期の2倍の周期でコンパレータ電圧Vref、プリチャージ電圧Vprc、露光時間Tcを変化させる。すなわち、映像信号の周期が2Hであれば4H周期、または、1つのコンパレータ電圧Vrefが連続する期間=映像信号の周期とする。なお、変化は、4Hに限定するものではなく、2Hの倍数であればいずれでもよい。   FIG. 59B is an embodiment in which the comparator voltage Vref is changed in units of 2H. The polarity of the video signal applied to the liquid crystal display panel changes in a 2H cycle (for example, 1H is + polarity and 2H is -polarity). Therefore, as shown in FIG. 59 (b), it is preferable to change in units of 2H (4H period). That is, the comparator voltage Vref, the precharge voltage Vprc, and the exposure time Tc are changed at a cycle that is twice the polarity cycle of the video signal applied to the liquid crystal display panel. That is, if the period of the video signal is 2H, the period is 4H or the period in which one comparator voltage Vref is continuous = the period of the video signal. The change is not limited to 4H, and any change may be used as long as it is a multiple of 2H.

図59(c)は、コンパレータ電圧Vrefを3以上(Vc1、Vc2、Vc3)とした実施形態である。1H期間毎にコンパレータ電圧Vrefを変化させる。なお、図59(c)の実施形態においても、図59(b)と同様に、2Hごとの変化としてもよい。また、4H以上の2Hの倍数であればいずれでも図59(b)の効果を実現できる。   FIG. 59C shows an embodiment in which the comparator voltage Vref is 3 or more (Vc1, Vc2, Vc3). The comparator voltage Vref is changed every 1H period. In the embodiment of FIG. 59 (c), the change may be made every 2H as in FIG. 59 (b). Further, the effect of FIG. 59B can be realized by any multiple of 2H that is 4H or more.

(13−2)フレームを単位とする設定
図59は水平走査期間を単位とするコンパレータ電圧Vrefなどの設定であった。しかし、本実施形態はこれに限定するものではなく、図60の示すようにフレームを単位とする設定であってもよい。
(13-2) Setting in units of frames FIG. 59 shows the setting of the comparator voltage Vref and the like in units of the horizontal scanning period. However, the present embodiment is not limited to this, and may be set in units of frames as shown in FIG.

図60は、1フレームでコンパレータ電圧VrefをVc2、Vc1、Vc3に変化させた実施形態である。なお、図59と同様に、コンパレータ電圧Vrefと同時にプリチャージ電圧Vprc、露光時間Tcなどを変化させてもよい。   FIG. 60 shows an embodiment in which the comparator voltage Vref is changed to Vc2, Vc1, and Vc3 in one frame. As in FIG. 59, the precharge voltage Vprc, the exposure time Tc, and the like may be changed simultaneously with the comparator voltage Vref.

図60(a)はコンパレータ電圧Vref=Vc1、Vc2とし、1F(1垂直走査期間)毎に、Vc1とVc2に切替えた実施形態である。   FIG. 60A shows an embodiment in which the comparator voltages Vref = Vc1 and Vc2 are set and switched between Vc1 and Vc2 every 1F (one vertical scanning period).

図60(a)において、1F毎に、コンパレータ電圧Vref=Vc1とVc2を切替える。コンパレータ電圧Vrefを変化させることにより、コンパレータ回路233での判定レベルが変化する。したがって、このコンパレータ電圧VrefのVc1〜Vc2範囲に適正な判定レベルとなるように、Vc1、Vc2の大きさを変化させる。   In FIG. 60A, the comparator voltage Vref = Vc1 and Vc2 are switched every 1F. By changing the comparator voltage Vref, the determination level in the comparator circuit 233 changes. Therefore, the magnitudes of Vc1 and Vc2 are changed so that the determination level is appropriate within the Vc1 to Vc2 range of the comparator voltage Vref.

図60(b)は、2F単位でコンパレータ電圧Vrefを変化させた実施形態である。液晶表示パネルに印加する映像信号の極性は、2F周期で各画素行に印加する映像信号を反転させる。例えば、ある画素行は、1F目は+極性、2F目は−極性で変化する。したがって、図60(b)のように、2F単位で変化させることが好ましい。つまり、液晶表示パネルに印加する各画素行の映像信号の極性周期の2倍の周期でコンパレータ電圧Vref、プリチャージ電圧Vprc、露光時間Tcを変化させる。映像信号の周期が2Fであれば4F周期で変化させる。なお、変化は、4Fに限定するものではなく、2Fの倍数であればいずれでもよい。   FIG. 60B shows an embodiment in which the comparator voltage Vref is changed in units of 2F. The polarity of the video signal applied to the liquid crystal display panel inverts the video signal applied to each pixel row in a 2F cycle. For example, in a certain pixel row, the 1st F changes with + polarity, and the 2nd F changes with −polarity. Therefore, it is preferable to change by 2F units as shown in FIG. That is, the comparator voltage Vref, the precharge voltage Vprc, and the exposure time Tc are changed in a cycle that is twice the polarity cycle of the video signal of each pixel row applied to the liquid crystal display panel. If the period of the video signal is 2F, it is changed at a period of 4F. The change is not limited to 4F, and any change may be used as long as it is a multiple of 2F.

図60(c)は、コンパレータ電圧Vrefを3以上(Vc1、Vc2、Vc3)とした実施形態である。1F期間毎にコンパレータ電圧Vrefを変化させる。なお、図60(c)の実施形態においても、図60(b)と同様に、2Fごとの変化としてもよい。また、4F以上の2Fの倍数であればいずれでも図60(b)の効果を実現できる。なお、図59と図60は相互に組み合わせてもよい。   FIG. 60C shows an embodiment in which the comparator voltage Vref is 3 or more (Vc1, Vc2, Vc3). The comparator voltage Vref is changed every 1F period. In the embodiment of FIG. 60C, the change may be made every 2F as in FIG. Further, the effect of FIG. 60B can be realized by any multiple of 2F that is 4F or more. 59 and 60 may be combined with each other.

(13−3)プリチャージ電圧Vprcを五段階に変化させた例
図61は、プリチャージ電圧VprcをVp1〜Vp5に変化させた実施形態である。そして、1H毎に、プリチャージ電圧Vprcに切替えた実施形態である。なお、プリチャージ電圧Vprcの種類はVp1〜Vp5の5種類に限定するものではない。2種類以上であればいずれでもよい。
(13-3) Example of changing precharge voltage Vprc in five steps FIG. 61 shows an embodiment in which the precharge voltage Vprc is changed from Vp1 to Vp5. In this embodiment, the precharge voltage Vprc is switched every 1H. Note that the types of precharge voltage Vprc are not limited to the five types Vp1 to Vp5. Any of two or more types may be used.

図61(a)において、1H毎に、プリチャージ電圧Vprc=Vp1〜Vp5を切替える。プリチャージ電圧Vprcを変化させることにより、第2TFT62bの出力が変化する。したがって、このプリチャージ電圧VprcのVp1〜Vp5範囲で処理ブロック881または表示領域10内で適正なオン画素数となるように、プリチャージ電圧Vprcの大きさを変化させる。プリチャージ電圧Vprcは順次低下あるいは上昇方向に変化させる。キャリブレーションが完了すると一定値(図61(a)では、+Vp2)を維持する。   In FIG. 61A, the precharge voltage Vprc = Vp1 to Vp5 is switched every 1H. By changing the precharge voltage Vprc, the output of the second TFT 62b changes. Therefore, the magnitude of the precharge voltage Vprc is changed so that the number of ON pixels is appropriate in the processing block 881 or the display area 10 within the Vp1 to Vp5 range of the precharge voltage Vprc. The precharge voltage Vprc is sequentially decreased or increased. When calibration is completed, the constant value (+ Vp2 in FIG. 61A) is maintained.

図61(b)も、1H毎に、プリチャージ電圧Vprc=Vp1〜Vp5を切替える。プリチャージ電圧Vprcを変化させることにより、第2TFT62bの出力が変化する。したがって、このプリチャージ電圧VprcのVp1〜Vp5範囲で処理ブロック881または表示領域10内で適正なオン画素数となるように、プリチャージ電圧Vprcの大きさを変化させる。プリチャージ電圧Vprcは順次上下に変化し、最適キャリブレーション位置に収束させる。キャリブレーションが完了すると一定値(図61(b)では、+Vp3)を維持する。   FIG. 61B also switches the precharge voltage Vprc = Vp1 to Vp5 every 1H. By changing the precharge voltage Vprc, the output of the second TFT 62b changes. Therefore, the magnitude of the precharge voltage Vprc is changed so that the number of ON pixels is appropriate in the processing block 881 or the display area 10 within the Vp1 to Vp5 range of the precharge voltage Vprc. The precharge voltage Vprc sequentially changes up and down and converges to the optimum calibration position. When calibration is completed, a constant value (+ Vp3 in FIG. 61B) is maintained.

図61は水平走査期間を単位とするプリチャージ電圧Vprcなどの操作であった。しかし、本実施形態はこれに限定するものではなく、図60の示すようにフレームを単位とする操作であってもよい。   FIG. 61 shows the operation of the precharge voltage Vprc and the like with the horizontal scanning period as a unit. However, the present embodiment is not limited to this, and may be an operation in units of frames as shown in FIG.

(13−4)ベース電圧Vbの変化
図62は、ベース電圧Vbを変化させた実施形態である。
(13-4) Change of Base Voltage Vb FIG. 62 shows an embodiment in which the base voltage Vb is changed.

ベース電圧とは、ホトセンサ64のGND電圧である。ベース電圧Vbは、図3などで図示する共通信号線31の電位である。   The base voltage is the GND voltage of the photosensor 64. The base voltage Vb is the potential of the common signal line 31 illustrated in FIG.

ベース電位Vbを変化させると、擬似的にプリチャージ電圧Vprcなどを変化させたと同様の効果がある。ベース電位Vbの変化によりホトセンサ64に印加される電位が変化するからである。   Changing the base potential Vb has the same effect as changing the precharge voltage Vprc and the like in a pseudo manner. This is because the potential applied to the photosensor 64 changes due to the change in the base potential Vb.

図62は、ベース電位VbをVp1〜Vp5に変化させた実施形態である。図62はベース電位Vb=Vp1〜Vc5とし、1H毎に、ベース電位Vbに切替えた実施形態である。なお、ベース電位Vbの種類は−Vb3〜+Vb3の7種類に限定するものではない。2種類以上であればいずれでもよい。   FIG. 62 shows an embodiment in which the base potential Vb is changed from Vp1 to Vp5. FIG. 62 shows an embodiment in which the base potential Vb = Vp1 to Vc5 and the base potential Vb is switched every 1H. Note that the types of base potential Vb are not limited to the seven types of −Vb3 to + Vb3. Any of two or more types may be used.

図62(a)において、1H毎に、ベース電位Vb=−Vb3〜+Vb3を切替える。ベース電位Vbを変化させることにより、ホトセンサ64の端子間に印加される電圧が変化する。したがって、このベース電位Vbの−Vb3〜+Vb3範囲で処理ブロック881または表示領域10内で適正なオン画素数となるように、ベース電位Vbの大きさを変化させる。ベース電位Vbは順次低下あるいは上昇方向に変化させる。キャリブレーションが完了すると一定値(図62(a)では、−Vb2)を維持する。   In FIG. 62A, the base potential Vb = −Vb3 to + Vb3 is switched every 1H. By changing the base potential Vb, the voltage applied between the terminals of the photosensor 64 changes. Accordingly, the magnitude of the base potential Vb is changed so that the number of ON pixels in the processing block 881 or the display area 10 is appropriate within the range of −Vb3 to + Vb3 of the base potential Vb. The base potential Vb is sequentially decreased or increased. When calibration is completed, a constant value (-Vb2 in FIG. 62A) is maintained.

図62(b)も、1H毎に、ベース電位Vb=−Vb3〜+Vb3を切替える。ベース電位Vbを変化させることにより、第2TFT62bの出力が変化する。したがって、このベース電位Vbの−Vb3〜+Vb3範囲で処理ブロック881または表示領域10内で適正なオン画素数となるように、ベース電位Vbの大きさを変化させる。ベース電位Vbは順次上下に変化し、最適キャリブレーション位置に収束させる。キャリブレーションが完了すると一定値(図62(b)では、+Vb1)を維持する。   FIG. 62B also switches the base potential Vb = −Vb3 to + Vb3 every 1H. By changing the base potential Vb, the output of the second TFT 62b changes. Accordingly, the magnitude of the base potential Vb is changed so that the number of ON pixels in the processing block 881 or the display area 10 is appropriate within the range of −Vb3 to + Vb3 of the base potential Vb. The base potential Vb changes up and down sequentially and converges to the optimum calibration position. When the calibration is completed, a constant value (+ Vb1 in FIG. 62B) is maintained.

図62は水平走査期間を単位とするベース電位Vbなどの操作であった。しかし、本実施形態はこれに限定するものではなく、図63の示すようにフレームを単位とする操作であってもよい。   FIG. 62 shows the operation of the base potential Vb and the like with the horizontal scanning period as a unit. However, this embodiment is not limited to this, and may be an operation in units of frames as shown in FIG.

(14)表示領域10の面内での特性傾斜
表示領域10内では、ホトセンサ64、第2TFT62bの特性によりオン/オフ状態に傾斜をもつ。特性が面内傾斜でゆっくりと変化している場合が多いからである。変化は、低温ポリシリコン技術によりトランジスタなどを形成する際、レーザーアニール条件が緩やかに変化することにより発生する。
(14) Characteristic inclination in the plane of the display area 10 In the display area 10, the ON / OFF state has an inclination depending on the characteristics of the photosensor 64 and the second TFT 62b. This is because the characteristics often change slowly with in-plane inclination. The change is caused by a gradual change in laser annealing conditions when forming a transistor or the like by low-temperature polysilicon technology.

(14−1)第1の補正方法
特性の傾斜の第1の補正方法は、図42のようにして行う。
(14-1) First Correction Method The first correction method of the characteristic gradient is performed as shown in FIG.

図42では、一例として表示領域10を横に3ブロック、縦に4ブロックに区切っている。処理ブロック881は、3x4=12である。また、説明を容易にするため、各処理ブロック881は4x4の画素16で構成されているとする。つまり、1つの処理ブロック881は、16画素(16ホトセンサ画素27)で構成される。   In FIG. 42, as an example, the display area 10 is divided into 3 blocks horizontally and 4 blocks vertically. Processing block 881 is 3 × 4 = 12. For ease of explanation, it is assumed that each processing block 881 is composed of 4 × 4 pixels 16. That is, one processing block 881 is composed of 16 pixels (16 photosensor pixels 27).

表示領域10の面内での特性傾斜を把握するため、図42に示すように、表示領域10の最周辺部の画素行、画素列に形成されたホトセンサ画素27を用いる。特性の測定は、ホトセンサ画素27の第2TFT62bのオン/オフ状態を読み出すことにより行う。読み出し方式は、以前に説明しているので説明を省略する。図42では、第2TFT62bのオン状態を1とし、第2TFT62bのオフ状態を0としている。   In order to grasp the characteristic inclination in the plane of the display area 10, as shown in FIG. 42, the photosensor pixels 27 formed in the pixel row and the pixel column at the outermost periphery of the display area 10 are used. The characteristic is measured by reading the on / off state of the second TFT 62b of the photosensor pixel 27. Since the reading method has been described before, the description thereof is omitted. In FIG. 42, the on state of the second TFT 62b is 1 and the off state of the second TFT 62b is 0.

一例としての結果は、図42(a)に示すように画素列方向は、上から1111011011100100のオン/オフ状態となっている。また、画素行方向は、左から111101111001となっている。この値を処理ブロック881毎に集計した結果を図42(b)に示す。集計はオン画素数をカウントしている。処理ブロック881の列方向は、オン画素数は4、2、3、1であり、行方向は、4、3、2である。したがって、表示領域10の上下方向にオン画素数が減少する傾向(上領域にオン画素数が多く、下領域にオン画素数が少ない)があり、左右方向にもオン画素数が減少する傾向(左領域にオン画素数が多く、右領域にオン画素数が少ない)がある。   As an example, as shown in FIG. 42A, the pixel column direction is 1111011011100100 on / off from the top. The pixel row direction is 111101111001 from the left. FIG. 42B shows the result of summing up these values for each processing block 881. Aggregation counts the number of ON pixels. In the column direction of the processing block 881, the number of ON pixels is 4, 2, 3, 1, and the row direction is 4, 3, 2. Therefore, the number of ON pixels tends to decrease in the vertical direction of the display area 10 (the number of ON pixels is large in the upper area and the number of ON pixels is small in the lower area), and the number of ON pixels tends to decrease in the horizontal direction ( There are a large number of ON pixels in the left region and a small number of ON pixels in the right region).

図42(b)の結果をメモリに記憶し、各処理ブロック881のオン画素数またはオフ画素数を補正する。左上の領域の処理ブロック881では、ある外光強度であるキャリブレーション状態において、オン画素数が多くても、処理より補正しオン画素数を減少処理する。右下の領域の処理ブロック881では、ある外光強度であるキャリブレーション状態において、オン画素数が少なくても、処理によりオン画素数を増加処理する。   The result of FIG. 42B is stored in the memory, and the number of on pixels or the number of off pixels of each processing block 881 is corrected. In the processing block 881 in the upper left area, even if the number of on-pixels is large in a calibration state with a certain external light intensity, the processing is corrected by processing and the number of on-pixels is reduced. In the processing block 881 in the lower right region, even if the number of on pixels is small in the calibration state with a certain external light intensity, the number of on pixels is increased by processing.

図42では、表示領域10の左辺、上辺のホトセンサ画素27の特性を測定あるいは把握して補正するとした。しかし、望ましくは、図43に示すように、表示領域10の左辺、右辺、上辺、下辺のホトセンサ画素27の特性を測定して補正する。   In FIG. 42, the characteristics of the photo sensor pixels 27 on the left side and the upper side of the display area 10 are measured or grasped and corrected. However, preferably, as shown in FIG. 43, the characteristics of the photosensor pixels 27 on the left side, right side, upper side, and lower side of the display area 10 are measured and corrected.

(14−2)第2の補正方法
なお、図42では表示領域10の周辺部の第2TFT62bなどの特性を測定し、面内の特性傾斜を求めるとしたが、本実施形態はこれに限定するものではない。
(14-2) Second Correction Method In FIG. 42, the characteristics of the second TFT 62b and the like at the periphery of the display area 10 are measured to determine the in-plane characteristic inclination. However, the present embodiment is limited to this. It is not a thing.

表示領域10の中央部のトランジスタ特性を測定してもよい。   You may measure the transistor characteristic of the center part of the display area 10. FIG.

また、表示領域10全体の特性傾斜を測定してもよい。   Further, the characteristic inclination of the entire display area 10 may be measured.

また、図42の実施形態では、光検出を行う表示領域10のホトセンサ画素27を用いてトランジスタ特性を測定するとした。しかし、本実施形態はこれに限定するものではない。例えば、表示領域10以外にトランジスタ特性を測定するホトセンサ画素27を形成し、この画素27などを用いて表示領域10のトランジスタ特性を推定してもよい。   In the embodiment of FIG. 42, the transistor characteristics are measured using the photosensor pixel 27 in the display area 10 where light detection is performed. However, the present embodiment is not limited to this. For example, a photo sensor pixel 27 that measures transistor characteristics may be formed in addition to the display area 10, and the transistor characteristics of the display area 10 may be estimated using the pixels 27 and the like.

また、オン画素数などをカウントするとしたが、本実施形態はこれに限定するものではない。ホトセンサ画素27からの出力がアナログデータである場合は、このアナログデータの大きさを加算あるいはサンプルホールド処理などを実施し、連続量として処理してもよい。   Further, although the number of ON pixels is counted, the present embodiment is not limited to this. When the output from the photosensor pixel 27 is analog data, the size of the analog data may be added or sample-and-hold processed, and processed as a continuous amount.

(14−2)その他の変更例
本実施形態は、オン画素数を測定あるいはカウント処理して接触判定を実施しても、オフ画素数を測定して接触判定を実施してもよい。
(14-2) Other Modifications In this embodiment, the contact determination may be performed by measuring or counting the number of on pixels, or the contact determination may be performed by measuring the number of off pixels.

本明細書では説明を容易にするため、オン画素数を測定するとして説明する。   In this specification, in order to facilitate the description, it is assumed that the number of on pixels is measured.

また、オン画素数が多いことは、ホトセンサ64のリークが少ないことを示す。   Further, a large number of ON pixels indicates that the leak of the photosensor 64 is small.

また、プリチャージ電圧Vprcが高く、多少ホトセンサ64のリークが多くとも第2TFT62bがオン状態を保持していることを示す。   In addition, the precharge voltage Vprc is high, indicating that the second TFT 62b is kept on even if the photosensor 64 has a slight leak.

また、オン画素数が多いことは、ホトセンサ画素27に照射される光量が少ないことを示す。   Further, a large number of ON pixels indicates that the amount of light irradiated to the photosensor pixel 27 is small.

(15)オン画素数と外光強度との関係
オン画素数は外光強度とは非線形に変化する。主としてホトセンサ64のリーク量は外光強度に比例する場合が多いが、第2TFT62bのオン状態とプリチャージ電圧Vprcの大きさとは非線形の関係となるからである。特に、外光の強度が弱いとき、プリチャージ電圧Vprcも低くする。ホトセンサ64のリーク量も小さいからである。プリチャージ電圧Vprcを低くしないとホトセンサ画素27を遮光した場合と、外部光を照射した場合の変化差が取れないからである。
(15) Relationship between the number of ON pixels and external light intensity The number of ON pixels varies nonlinearly with external light intensity. This is mainly because the leakage amount of the photosensor 64 is often proportional to the external light intensity, but the ON state of the second TFT 62b and the magnitude of the precharge voltage Vprc are in a non-linear relationship. In particular, when the intensity of external light is weak, the precharge voltage Vprc is also lowered. This is because the leak amount of the photo sensor 64 is also small. This is because unless the precharge voltage Vprc is lowered, the difference between the case where the photosensor pixel 27 is shielded from the case where the external light is irradiated cannot be taken.

図64は、キャリブレーションを一定にし、外部光151の強度を変化させた場合のオン画素数の変化を示している。縦軸は、単位当たりのオン画素数を示している。単位当たりであるから割合であるパーセント(%)を示す。   FIG. 64 shows the change in the number of on-pixels when the calibration is made constant and the intensity of the external light 151 is changed. The vertical axis indicates the number of ON pixels per unit. Since it is per unit, it indicates a percentage (%) that is a ratio.

例えば、外部光0では、60%のホトセンサ画素27がオン状態であり、残りの40%がオフ状態である。先と同一のキャリブレーションにおけるプリチャージ電圧Vprcでは、外部光400lxでは、10%のホトセンサ画素27がオン状態であり、残りの90%がオフ状態(オフ画素)である。なお、オン画素数+オフ画素数=表示領域10のホトセンサ画素数である。   For example, in the external light 0, 60% of the photosensor pixels 27 are in the on state, and the remaining 40% are in the off state. At the precharge voltage Vprc in the same calibration as before, in the external light 400lx, 10% of the photosensor pixels 27 are in the on state, and the remaining 90% are in the off state (off pixels). The number of on pixels + the number of off pixels = the number of photosensor pixels in the display area 10.

図64に示すように、0〜100lxの範囲ではほとんど、オン状態の画素数(オン画素数)は減少しない。100lxより外部光が強くなると、急激にオン状態の画素数(オン画素数)が減少する。したがって、外部光に対するオン画素数の関係は非線形である。   As shown in FIG. 64, the number of on-state pixels (number of on-pixels) hardly decreases in the range of 0 to 100 lx. When the external light becomes stronger than 100 lx, the number of on-state pixels (the number of on-pixels) rapidly decreases. Therefore, the relationship of the number of on-pixels with respect to external light is non-linear.

表示領域10に指671などを接触させると、表示領域10に影ができる。つまり遮光される。したがって、遮光部のホトセンサ画素27はオン状態を保持するものが多くなる。指などの接触があるか否かを判定するためには、このオン画素数の変化を監視する。なお、以下は、説明を容易にするため影を検出することを例示して説明する。   When a finger 671 or the like is brought into contact with the display area 10, a shadow is formed on the display area 10. That is, it is shielded from light. Accordingly, the number of photosensor pixels 27 in the light shielding portion that are kept on is increased. In order to determine whether or not there is contact with a finger or the like, this change in the number of ON pixels is monitored. In the following, detection of shadows will be described as an example for ease of explanation.

遮光により表示領域10のホトセンサ画素27のオン画素数(またはオフ画素数)が変化する。どの程度オン画素数が増加したら(オン画素数がいくらのパーセントになったら)、遮光されたと判断するかを判定閾値数と呼ぶ。判定閾値数も単位当たりのパーセントで表される。判定閾値数は、図64の点線で示している。   The number of on pixels (or the number of off pixels) of the photosensor pixels 27 in the display area 10 changes due to light shielding. The extent to which the number of ON pixels increases (when the percentage of ON pixels reaches) is referred to as the determination threshold number. The judgment threshold number is also expressed as a percentage per unit. The number of determination thresholds is indicated by a dotted line in FIG.

判定閾値数以上になれば、遮光されたとして判断あるいは制御開始などを実施する。例えば、図64の実施形態では、0lxでは判断閾値数が70(%)以上で遮光されたとして判断する。その時の処理の方法は、上記の通りである。   If the number of determination thresholds is exceeded, it is determined that the light is shielded or control is started. For example, in the embodiment of FIG. 64, it is determined that the light is shielded when the number of determination thresholds is 70 (%) or more at 0lx. The processing method at that time is as described above.

以上のように、外部光との関係において、単位当たり(単位面積当たり、あるいは単位処理領域当たり)のオン画素数(光照射時)と、前記同一の単位当たり(単位面積当たり、あるいは単位処理領域当たり)のオン画素数(遮光時)=判定閾値数とが、非線形の関係にしていることである。   As described above, in relation to external light, the number of ON pixels per unit (per unit area or per unit processing region) (at the time of light irradiation) and the same unit (per unit area or per unit processing region) The number of ON pixels (at the time of shading) = the number of determination thresholds is in a non-linear relationship.

例えば、図64では、外部光0lxの時、オン画素数は60%であり、判定閾値数は70%である。比率は70/60=1.67である。外部光400lxの時、オン画素数は10%であり、判定閾値数は50%である。比率は50/10=5.0である。つまり、任意の外部光強度における判定閾値数/オン画素数の比率が異ならせている。判定閾値数/オン画素数の比率は外部光が弱くなるにしたがって、小さくなるようにしている。   For example, in FIG. 64, when the external light is 0 lx, the number of ON pixels is 60%, and the number of determination thresholds is 70%. The ratio is 70/60 = 1.67. When the external light is 400 lx, the number of on-pixels is 10%, and the determination threshold number is 50%. The ratio is 50/10 = 5.0. That is, the ratio of the number of determination thresholds / the number of ON pixels at an arbitrary external light intensity is varied. The ratio of the number of determination thresholds / the number of on pixels is made smaller as the external light becomes weaker.

判定閾値数は予め表示領域10内のホトセンサ画素27の特性を測定して設定する。また、ユーザーが使用環境条件によって変化できるように構成してもよい。また、外部光の強度あるいはバックライトの強度を自動で検出し判定閾値数を設定してもよい。   The determination threshold number is set in advance by measuring the characteristics of the photosensor pixels 27 in the display area 10. Moreover, you may comprise so that a user can change with use environment conditions. Alternatively, the intensity of external light or the intensity of the backlight may be automatically detected to set the determination threshold number.

以上の事項は光ペンで座標入力などを行う場合も同様である。光ペンによる光照射量によりオン画素数(オフ画素数)を検出あるいは制御して判定閾値数を設定できるように構成する。   The above matters are the same when inputting coordinates with a light pen. It is configured such that the number of determination thresholds can be set by detecting or controlling the number of on-pixels (number of off-pixels) based on the amount of light emitted from the light pen.

(16)プリチャージ電圧の複数印加
(16−1)第1の印加方法
画像取り込みをより良好に実施するためには、図45に示すように、プリチャージ電圧Vprcを複数印加できるように構成することが好ましい。
(16) Plural application of precharge voltage (16-1) First application method In order to better capture an image, a plurality of precharge voltages Vprc can be applied as shown in FIG. It is preferable.

図45では、プリチャージ電圧Vprc1がスイッチSW1のオン/オフのより奇数画素列に印加できるように構成されている。また、プリチャージ電圧Vprc2がスイッチSW2のオン/オフのより偶数画素列に印加できるように構成されている。   In FIG. 45, the precharge voltage Vprc1 is configured to be applied to an odd-numbered pixel column by turning on / off the switch SW1. Further, the precharge voltage Vprc2 can be applied to the even-numbered pixel columns by turning on / off the switch SW2.

プリチャージ電圧Vprcの大きさにより、同一外部光強度であってもホトセンサ画素27のオン/オフ状態は変化する。プリチャージ電圧Vprcが高いほど、ホトセンサ画素27はオン状態を維持する。低いほどプリチャージ電圧Vprcのオフ状態になりやすくなる。したがって、低いプリチャージ電圧Vprcを印加されたホトセンサ画素27は弱い外部光でもオフ状態となる。   Depending on the magnitude of the precharge voltage Vprc, the on / off state of the photosensor pixel 27 changes even with the same external light intensity. The higher the precharge voltage Vprc, the more the photosensor pixel 27 is kept on. The lower the voltage, the easier it is to turn off the precharge voltage Vprc. Therefore, the photosensor pixel 27 to which the low precharge voltage Vprc is applied is turned off even with weak external light.

図45のように画素にプリチャージ電圧Vprcを印加することにより、低外部光範囲から高外部光範囲まで広い範囲で画像取り込みあるいは座標検出を行うことができるようになる。   By applying the precharge voltage Vprc to the pixel as shown in FIG. 45, it is possible to capture an image or detect coordinates in a wide range from the low external light range to the high external light range.

また、図45ではコンパレータ電圧Vrefも複数種類発生し、コンパレータ233に印加できるように構成している。コンパレータ電圧Vref1は偶数画素列に配置されたコンパレータ233bに印加される。コンパレータ電圧Vref2は奇数画素列に配置されたコンパレータ233aに印加される。図45のように画素に複数のコンパレータ電圧Vrefを印加することにより、低外部光範囲から高外部光範囲まで広い範囲で画像取り込みあるいは座標検出を行うことができるようになる。   In FIG. 45, a plurality of types of comparator voltages Vref are generated and can be applied to the comparator 233. The comparator voltage Vref1 is applied to the comparator 233b arranged in the even pixel column. The comparator voltage Vref2 is applied to the comparator 233a arranged in the odd pixel column. By applying a plurality of comparator voltages Vref to the pixels as shown in FIG. 45, it becomes possible to perform image capture or coordinate detection in a wide range from the low external light range to the high external light range.

(16−2)第2の印加方法
図46に示すように、画素列方向に感度の異なるホトセンサ画素27を配置してもよい。また、図45の実施形態と組みあわせてもよい。図46では感度が高い(低照度まで光検出できる)ホトセンサ画素27aは大センサと記述している。感度が低い(高照度までしか反応しない)ホトセンサ画素27bは小センサと記述している。
(16-2) Second Application Method As shown in FIG. 46, photosensor pixels 27 having different sensitivities may be arranged in the pixel column direction. Moreover, you may combine with embodiment of FIG. In FIG. 46, the photosensor pixel 27a having high sensitivity (that can detect light up to low illuminance) is described as a large sensor. The photo sensor pixel 27b having low sensitivity (reacts only to high illuminance) is described as a small sensor.

図46では、コンパレータ233は、一例として8つの出力信号線(a、b、c、d、e、f、g、hで示す)に振り分けて出力できるように構成している。このように構成することにより、オンまたはオフ状態の画素位置を判定しやすくなる。また、コンパレータ233の出力はコンデンサに保持できるように構成され、コンデンサの前後にスイッチSを配置し、任意のコンパレータ233出力を順次、外部に取り出せるように構成している。   In FIG. 46, as an example, the comparator 233 is configured to be able to distribute and output to eight output signal lines (indicated by a, b, c, d, e, f, g, and h). With this configuration, it is easy to determine the pixel position in the on or off state. Further, the output of the comparator 233 is configured to be held by a capacitor, and a switch S is disposed before and after the capacitor, so that an arbitrary output of the comparator 233 can be sequentially extracted to the outside.

(16−3)第3の印加方法
図67では、画素行方向に複数のプリチャージ電圧Vprcを印加している。図67ではプリチャージ電圧Vprcの大きさの差異を1〜4の数字で示している。1(プリチャージ電圧Vprc1)、2(プリチャージ電圧Vprc2)、3(プリチャージ電圧Vprc3)、4(プリチャージ電圧Vprc4)とし、1を最も低いプリチャージ電圧Vprcとし、4を最も高いプリチャージ電圧Vprcとしている。プリチャージ電圧Vprcは複数種類発生させる。このましくは4以上がよいが、2以上であっても比較的広い外部光の範囲に対応できる。例えば、プリチャージ電圧Vprcは、2.50V、2.51V、2.52V、2.53Vの4段階とする。各プリチャージ電圧Vprcの差は、0.05以上0.2V以下にすることが好ましい。
(16-3) Third Application Method In FIG. 67, a plurality of precharge voltages Vprc are applied in the pixel row direction. In FIG. 67, the difference in the magnitude of the precharge voltage Vprc is indicated by numerals 1 to 4. 1 (precharge voltage Vprc1), 2 (precharge voltage Vprc2), 3 (precharge voltage Vprc3), 4 (precharge voltage Vprc4), 1 being the lowest precharge voltage Vprc, and 4 being the highest precharge voltage Vprc. A plurality of precharge voltages Vprc are generated. This is preferably 4 or more, but even if it is 2 or more, it can cope with a relatively wide range of external light. For example, the precharge voltage Vprc has four stages of 2.50V, 2.51V, 2.52V, and 2.53V. The difference between the precharge voltages Vprc is preferably 0.05 to 0.2V.

なお、図67において、プリチャージ電圧Vprcの1〜4は、1画素行毎に変化させることが好ましい。また、2画素行毎もしくは複数画素に変化させてもよい。プリチャージ電圧Vprcを、画素行毎に変化させることは、1つのプリチャージ電圧Vprc発生源で実施することができる。1水平走査期間または複数水平走査期間毎に、印加するプリチャージ電圧Vprcを変化させればよいからである。   In FIG. 67, it is preferable to change the precharge voltage Vprc 1 to 4 for each pixel row. Further, it may be changed every two pixel rows or a plurality of pixels. Changing the precharge voltage Vprc for each pixel row can be performed by one precharge voltage Vprc generation source. This is because the precharge voltage Vprc to be applied may be changed every one horizontal scanning period or every plural horizontal scanning periods.

図67のように、画素行方向に、異なるプリチャージ電圧Vprcが設定されている場合において、図48のようにマトリックス状に処理ブロック881が設定されている場合は、1つの処理ブロック881に、複数の異なるプリチャージ電圧Vprcが印加される。   As shown in FIG. 67, when different precharge voltages Vprc are set in the pixel row direction and processing blocks 881 are set in a matrix as shown in FIG. 48, one processing block 881 is A plurality of different precharge voltages Vprc are applied.

(16−4)第4の印加方法
ホトセンサ64、第2TFT62bには、プロセスなどにより特性バラツキが発生している。特性バラツキは、処理ブロック881で異なっている場合が多い。したがって、処理ブロック881では、特性ばらつきに応じて採用するプリチャージ電圧Vprcが検査時に決定されている。
(16-4) Fourth Application Method The photosensor 64 and the second TFT 62b have characteristic variations due to processes and the like. The characteristic variation is often different in the processing block 881. Therefore, in the processing block 881, the precharge voltage Vprc to be employed according to the characteristic variation is determined at the time of inspection.

例えば、1a、1b、2aの処理ブロックは、プリチャージ電圧Vprc1が最適として設定されている。2a、2b、3cの処理ブロックは、プリチャージ電圧Vprc2が最適として設定されている。4a、4b、4cの処理ブロックは、プリチャージ電圧Vprc3が最適として設定されている。その他の処理ブロックは、プリチャージ電圧Vprc4が最適として設定されているとする。   For example, the precharge voltage Vprc1 is set optimal for the processing blocks 1a, 1b, and 2a. In the processing blocks 2a, 2b, and 3c, the precharge voltage Vprc2 is set to be optimum. In the processing blocks 4a, 4b, and 4c, the precharge voltage Vprc3 is set to be optimum. In other processing blocks, the precharge voltage Vprc4 is set to be optimum.

各処理ブロック881は、プリチャージ電圧Vprc1〜4がそれぞれ画素行毎に印加されている。1a、1b、2aの処理ブロックは、プリチャージ電圧Vprc1が印加された画素行の画素を選択して、接近、接触、離脱処理などを実施する。2a、2b、3cの処理ブロックは、プリチャージ電圧Vprc2が印加された画素行の画素を選択して、接近、接触、離脱処理などを実施する。4a、4b、4cの処理ブロックは、プリチャージ電圧Vprc3が印加された画素行の画素を選択して、接近、接触、離脱処理などを実施する。その他の処理ブロックは、プリチャージ電圧Vprc4が印加された画素行の画素を選択して、接近、接触、離脱処理などを実施する。また、各処理ブロック881は、最適なプリチャージ電圧Vprcが印加された画素でキャリブレーション処理などを実施する。最適プリチャージ電圧Vprcが1つに特定できない場合は、複数のプリチャージ電圧Vprcが印加された画素を特定して、また、平均化処理などを行い、キャリブレーション、接近、接触、離脱処理など行う。   In each processing block 881, precharge voltages Vprc1 to Vprc4 are applied to the respective pixel rows. The processing blocks 1a, 1b, and 2a select the pixels in the pixel row to which the precharge voltage Vprc1 is applied, and perform approach, contact, and separation processing. The processing blocks 2a, 2b, and 3c select pixels in the pixel row to which the precharge voltage Vprc2 is applied, and perform approach, contact, and separation processes. The processing blocks 4a, 4b, and 4c select the pixels in the pixel row to which the precharge voltage Vprc3 is applied, and perform the approach, contact, and separation processes. The other processing blocks select the pixels in the pixel row to which the precharge voltage Vprc4 is applied, and perform the approach, contact, separation processing, and the like. Each processing block 881 performs a calibration process or the like on a pixel to which the optimum precharge voltage Vprc is applied. When the optimum precharge voltage Vprc cannot be specified as one, a pixel to which a plurality of precharge voltages Vprc is applied is specified, and an averaging process is performed to perform calibration, approach, contact, separation process, etc. .

(16−5)第5の印加方法
1つの画素に複数のプリチャージ電圧Vprcを印加し、また、変化させてキャリブレーション、接近、接触、離脱処理などを行ってもよい。例えば、プリチャージ電圧Vprcはフレームで変化させる。フレームは、複数フレームで変化させてもよい。例えば、2フレーム毎にプリチャージ電圧Vprcを変化させる。
(16-5) Fifth Application Method A plurality of precharge voltages Vprc may be applied to one pixel and may be changed to perform calibration, approach, contact, separation processing, and the like. For example, the precharge voltage Vprc is changed in each frame. The frame may be changed in a plurality of frames. For example, the precharge voltage Vprc is changed every two frames.

(17)プリチャージ電圧と露光時間Tcの変化
プリチャージ電圧Vprcの変化と同期せずに、露光時間Tcを変化させてもよい。
(17) Change in Precharge Voltage and Exposure Time Tc The exposure time Tc may be changed without synchronizing with the change in the precharge voltage Vprc.

また、プリチャージ電圧Vprcと露光時間Tcを同時に変化させてもよい。   Further, the precharge voltage Vprc and the exposure time Tc may be changed simultaneously.

(17−1)第1の動作方法
例えば、プリチャージ電圧Vprcを3.5V、露光時間Tcを324Hとして、処理ブロック881のオン画素数の変化を検出し(オン画素数が1以上になるかどうかなど)、キャリブレーション動作としては、プリチャージ電圧Vprc4.0Vに一定の定数bをかけて演算してもよい。例えば、b=0.5とすれば、プリチャージ電圧Vprcは4.0×0.5=2Vとなる。つまり、キャリブレーション時は、プリチャージ電圧Vprc=2.0V、露光時間Tc=324Hとする。なお、露光時間Tcの変化ステップは、2H以上にすることが好ましい。
(17-1) First Operation Method For example, when the precharge voltage Vprc is 3.5 V and the exposure time Tc is 324 H, a change in the number of ON pixels in the processing block 881 is detected (whether the number of ON pixels is 1 or more). For example, the calibration operation may be performed by multiplying the precharge voltage Vprc 4.0V by a constant b. For example, if b = 0.5, the precharge voltage Vprc is 4.0 × 0.5 = 2V. That is, at the time of calibration, the precharge voltage Vprc = 2.0 V and the exposure time Tc = 324H. Note that the change step of the exposure time Tc is preferably 2H or more.

処理ブロック881のオン画素数の変化を検出する動作は、プリチャージ電圧Vprc=4.0V、露光時間Tc=324Hを始点あるいは中心として変化させ、キャリブレーション時は、プリチャージ電圧Vprc=2.0V、露光時間Tc=324Hを始点あるいは中心として変化させる。このオン画素数の検出動作と、キャリブレーション動作とを交互に実施する。   The operation of detecting the change in the number of ON pixels in the processing block 881 is performed by changing the precharge voltage Vprc = 4.0V and the exposure time Tc = 324H from the start point or the center, and during calibration, the precharge voltage Vprc = 2.0V. The exposure time Tc = 324H is changed as the starting point or the center. This on-pixel count detection operation and the calibration operation are performed alternately.

なお、「接近」とは、パネル面に指などが近づくことを検出することを意味する。   Note that “approaching” means detecting that a finger or the like approaches the panel surface.

「接触」とは、パネル面に指などが接触していることを検出することを意味する。   “Contact” means that a finger or the like is in contact with the panel surface.

「離脱」とは、パネル面に指などから離れることを検出することを意味する。   “Leaving” means detecting separation from a finger or the like on the panel surface.

各処理ブロック881の画素行に印加してプリチャージ電圧Vprcあるいは露光時間Tcのうち、どのプリチャージ電圧Vprcあるいは露光時間Tcを採用するかは、予めパネルの出荷時に、処理ブロック881毎に決定しておき、EEPROMにデータをして格納しておくことが好ましい。   Which precharge voltage Vprc or exposure time Tc to use among the precharge voltage Vprc or exposure time Tc applied to the pixel row of each processing block 881 is determined in advance for each processing block 881 when the panel is shipped. It is preferable to store the data in an EEPROM.

(17−2)第2の動作方法
プリチャージ電圧Vprcは連続した画素行に印加してもよい。また、プリチャージ電圧Vprcは画素行にランダムに印加してもよい。また、一定の周期(2次元状に、時間軸方向に)でプリチャージ電圧Vprcの強度を変化させてもよい。各画素行に印加するプリチャージ電圧Vprcをフレーム毎に変化させる。
(17-2) Second Operation Method The precharge voltage Vprc may be applied to successive pixel rows. Further, the precharge voltage Vprc may be applied randomly to the pixel row. Further, the intensity of the precharge voltage Vprc may be changed at a constant period (two-dimensionally and in the time axis direction). The precharge voltage Vprc applied to each pixel row is changed for each frame.

露光時間Tcも同様である。露光時間Tcは連続した画素行に印加してもよい。また、露光時間Tcは画素行にランダムに印加してもよい。また、一定の周期(2次元状に、時間軸方向に)で露光時間Tcの長さを変化させてもよい。各画素行に印加する露光時間Tcをフレーム毎に変化させてもよい。   The same applies to the exposure time Tc. The exposure time Tc may be applied to successive pixel rows. The exposure time Tc may be applied randomly to the pixel rows. Further, the length of the exposure time Tc may be changed at a constant cycle (two-dimensionally and in the time axis direction). The exposure time Tc applied to each pixel row may be changed for each frame.

プリチャージ電圧Vprcと露光時間Tcは同時に変化させてもよい。露光時間Tcとプリチャージ電圧Vprcはフレームあるいは画素行単位で交互に変化させてもよい。   The precharge voltage Vprc and the exposure time Tc may be changed simultaneously. The exposure time Tc and the precharge voltage Vprc may be alternately changed in units of frames or pixel rows.

(17−3)第3の動作方法
図68では、画素列方向に複数のプリチャージ電圧Vprcを印加している(図45、図46を参照のこと)。図68でも図67と同様にプリチャージ電圧Vprcの大きさの差異を1〜4の数字で示している。プリチャージ電圧Vprcは複数種類発生させる。1種類のプリチャージ電圧Vprcは連続した画素列に印加してもよい。また、プリチャージ電圧Vprcは画素行にランダムに印加してもよい。また、一定の周期(2次元状に、時間軸方向に)でプリチャージ電圧Vprcの強度を変化させてもよい。他の動作あるいは内容あるいは構成は、図67で説明した事項を適用できることは言うまでもない。
(17-3) Third Operation Method In FIG. 68, a plurality of precharge voltages Vprc are applied in the pixel column direction (see FIGS. 45 and 46). 68, as in FIG. 67, the difference in the magnitude of the precharge voltage Vprc is indicated by numerals 1 to 4. A plurality of precharge voltages Vprc are generated. One type of precharge voltage Vprc may be applied to successive pixel columns. Further, the precharge voltage Vprc may be applied randomly to the pixel row. Further, the intensity of the precharge voltage Vprc may be changed at a constant period (two-dimensionally and in the time axis direction). Needless to say, the items described in FIG. 67 can be applied to other operations, contents, or configurations.

(17−4)第4の動作方法
図69に示すように、画素列と画素行にマトリックス状に異なるプリチャージ電圧Vprcを印加してもよい。もちろん、1種類のプリチャージ電圧Vprcは連続した画素行または画素例に印加してもよい。また、プリチャージ電圧Vprcは画素行または画素列にランダムに印加してもよい。また、一定の周期(2次元状に、時間軸方向に)でプリチャージ電圧Vprcの強度を変化させてもよい。他の動作あるいは内容あるいは構成は、図67で説明した事項を適用できる。なお、プリチャージ電圧Vprcあるいは露光時間Tcの設定は、画素単位でも、処理ブロック881単位でもよい。
(17-4) Fourth Operation Method As shown in FIG. 69, different precharge voltages Vprc may be applied to the pixel columns and the pixel rows in a matrix. Of course, one type of precharge voltage Vprc may be applied to successive pixel rows or pixel examples. The precharge voltage Vprc may be applied randomly to the pixel row or pixel column. Further, the intensity of the precharge voltage Vprc may be changed at a constant period (two-dimensionally and in the time axis direction). The items described with reference to FIG. 67 can be applied to other operations, contents, or configurations. The precharge voltage Vprc or the exposure time Tc may be set in units of pixels or in units of processing blocks 881.

(17−5)第5の動作方法
図70は、プリチャージ電圧Vprcあるいは露光時間Tcもしくはその両方の変化レベルを2とした例である。図70ではプリチャージ電圧Vprcの大きさあるいは露光時間Tcの差異もしくはその組み合わせを1〜2の数字で示している。1は、外光の大きさ(強度)を検出するために印加するものである。2は、キャリブレーションを行うものである。
(17-5) Fifth Operation Method FIG. 70 is an example in which the change level of the precharge voltage Vprc and / or the exposure time Tc is set to 2. In FIG. 70, the magnitude of the precharge voltage Vprc, the difference in exposure time Tc, or a combination thereof is indicated by numerals 1 and 2. 1 is applied to detect the magnitude (intensity) of external light. 2 is used for calibration.

(18)処理ブロックの機能設定
図47、図48では、処理ブロック881毎に、どのような機能処理ブロックとして機能させるか、また、入力に反応するかしないかを指定する。指定は、一例として、図49のコマンドで実施する。
(18) Function setting of processing block In FIG. 47 and FIG. 48, it is designated for each processing block 881 what function processing block is to function and whether to respond to input. For example, the designation is performed by the command shown in FIG.

図49において、処理ブロック881または補正処理などを行う区分としてのアドレス領域は6ビットとしている。したがって、64の領域(n=63)を処理あるいは指定することができる。例えば、処理ブロックの1番目は、アドレス0を該当させる。最終番目の処理ブロックはn=63である。   In FIG. 49, a processing block 881 or an address area as a section for performing correction processing is 6 bits. Therefore, 64 areas (n = 63) can be processed or specified. For example, the first of the processing blocks corresponds to address 0. The final processing block is n = 63.

データ領域は2ビットとしている。つまり、4つの状態を指定できる。状態は、例えば、0は入力不可と示し、1は入力可を示す。また、2はオン画素数の補正が必要なことを示す。また、3はキャリブレーション中を示す。データの指定は、順次実施する。アドレス及びデータの伝送は、マイコンより行う。   The data area is 2 bits. That is, four states can be specified. For example, 0 indicates that input is not possible, and 1 indicates that input is possible. 2 indicates that the number of on-pixels needs to be corrected. Reference numeral 3 denotes a calibration in progress. Data specification is performed sequentially. The address and data are transmitted from the microcomputer.

(19)バックライト146からの第1の悪影響の低減
指671などの影を検出して座標などを入力する場合は、液晶表示パネルを照明するバックライト146からの光が影響する。以下、このバックライト146からの光の影響を低減する方法について説明をする。
(19) Reduction of first adverse effect from backlight 146 When coordinates such as a finger 671 are detected and coordinates are input, light from the backlight 146 that illuminates the liquid crystal display panel is affected. Hereinafter, a method for reducing the influence of light from the backlight 146 will be described.

まず、バックライト146あるいは外光からの光がパネル148の側面から入射し、悪影響をする場合がある。悪影響とは、側面から入射した光がパネル148内を乱反射し、ホトセンサ64に入射することにより発生する。   First, light from the backlight 146 or external light may enter from the side surface of the panel 148 and have an adverse effect. The adverse effect occurs when light incident from the side surface is diffusely reflected in the panel 148 and incident on the photosensor 64.

図65、図66はパネル148の側面あるいは表示無効領域からの光の影響を低減する構成の説明図である。   65 and 66 are explanatory diagrams of a configuration for reducing the influence of light from the side surface of the panel 148 or the display invalid area.

図65は、基板148の側面、表示無効領域(画像表示に有効な光が通過あるいは透過しない領域)に光遮光部1281を形成する。   In FIG. 65, the light shielding portion 1281 is formed on the side surface of the substrate 148, the display invalid area (the area where light effective for image display does not pass or transmit).

図65(a)は、基板148に光遮光部1281を配置している。   In FIG. 65A, the light shielding unit 1281 is disposed on the substrate 148.

図65(b)は、基板148の側面の他、無効領域(画像表示に有効な光が通過あるいは透過しない領域、側面も含む)に光遮光部1281を配置している。なお、配置とは光遮光部1281を別途設け、基板148の近傍に配置することを意味する。したがって、光遮光部1281は基板148の直接塗布または形成に限定するものではない。   In FIG. 65B, in addition to the side surface of the substrate 148, the light shielding portion 1281 is disposed in an ineffective region (including a region and a side surface where light effective for image display does not pass or transmit). The arrangement means that a light shielding unit 1281 is separately provided and arranged in the vicinity of the substrate 148. Therefore, the light shielding portion 1281 is not limited to the direct application or formation of the substrate 148.

また、図66は、基板148と筐体543間に、光遮光部1281または光遮光材料を充てんまたは配置した構成である。光遮光部1281は、エポキシ、アクリルなどの樹脂に染料、顔料、色素などの光吸収材料を含有させたものを用いる。また、酸化チタンなどの光散乱物質を含有させてもよい。また、基板148の無効領域を直接に加工して形成してもよい。また、基板148を着色基板に構成してもよい。   FIG. 66 shows a configuration in which the light shielding portion 1281 or the light shielding material is filled or arranged between the substrate 148 and the housing 543. The light shielding unit 1281 uses a resin such as epoxy or acrylic containing a light absorbing material such as a dye, pigment, or pigment. Further, a light scattering material such as titanium oxide may be contained. Further, the invalid area of the substrate 148 may be directly processed and formed. Further, the substrate 148 may be a colored substrate.

基板を直接着色することにより、遮光膜(光遮光部)1281を形成してもよい。なお、光遮光とは、光を反射する動作あるいは構成、光を吸収する動作あるいは構成のいずれをも含む。光遮光部1281は、基板にインクジェット印刷などの技術を用いて染料、色素などを塗布する。塗布、高温で乾燥させ、また、表面をUV樹脂などの樹脂、酸化シリコンあるいは酸化窒素などの無機材料で被覆すればよい。   The light shielding film (light shielding portion) 1281 may be formed by directly coloring the substrate. The light shielding includes both an operation or configuration for reflecting light and an operation or configuration for absorbing light. The light shielding unit 1281 applies a dye, a pigment, or the like to the substrate using a technique such as inkjet printing. Application and drying may be performed at a high temperature, and the surface may be coated with a resin such as a UV resin, or an inorganic material such as silicon oxide or nitrogen oxide.

また、光遮光部1281は、グラビア印刷技術、オフセット印刷技術、スピンナーで膜を塗布し、現像する半導体パターン形成技術などで形成する。遮光部1281材料として、黒色もしくは暗色あるいは変調する光の補色の関係にあるものを用いてもよい。また、ホトセンサ64が反応しにくい波長の光を透過し、反応しやすい波長の光を遮光あるいは吸収もしくは反射するものでもよい。例えば、ホトセンサ64は、短波長(青)領域の方で感度が高い。したがって、光遮光膜1281は、青を反射あるいは吸収する材料で構成することが好ましい。特に、450nm以下より短い波長帯域で、50%以上を反射あるいは吸収するものを採用する。   The light shielding unit 1281 is formed by a gravure printing technique, an offset printing technique, a semiconductor pattern forming technique in which a film is applied by a spinner and developed. As the material for the light shielding portion 1281, a material having a black or dark color or a complementary color relationship of light to be modulated may be used. Alternatively, the photosensor 64 may transmit light having a wavelength that is difficult to react, and shield, absorb, or reflect light having a wavelength that easily reacts. For example, the photosensor 64 is more sensitive in the short wavelength (blue) region. Therefore, the light shielding film 1281 is preferably made of a material that reflects or absorbs blue. In particular, a material that reflects or absorbs 50% or more in a wavelength band shorter than 450 nm or less is employed.

その他、光遮光部1281は、クロム(Cr)などの金属薄膜で形成してもよいし、アクリル樹脂にカーボンなどを添加した樹脂からなるもので構成してもよい。その他、六価クロムなどの黒色の金属、塗料、表面に微細な凹凸を形成した薄膜あるいは厚膜もしくは部材、酸化チタン、酸化アルミニウム、酸化マグネシウム、オパールガラスなどの光拡散物でもよい。また、暗色、黒色でなくともホトセンサ64に感度がある青領域の光に対して補色の関係のある染料、顔料などで着色されたものでもよい。また、ホログラムあるいは回折格子でもよい。   In addition, the light shielding unit 1281 may be formed of a metal thin film such as chromium (Cr), or may be formed of a resin obtained by adding carbon or the like to an acrylic resin. In addition, it may be a black metal such as hexavalent chromium, a paint, a thin film or a thick film or member having fine irregularities formed on the surface, a light diffuser such as titanium oxide, aluminum oxide, magnesium oxide, opal glass. Further, even if it is not dark or black, it may be colored with a dye or pigment having a complementary color relationship with light in the blue region sensitive to the photosensor 64. Further, it may be a hologram or a diffraction grating.

(19)バックライト146からの第2の悪影響の低減
指671などの影を検出して座標などを入力する場合は、液晶表示パネルを照明するバックライト146からの光が影響する。バックライト146からの光が指671などの対象物を照明し、外光との差異(明暗)が取れなくなるからである。この課題に対して本実施形態は以下の構成を採用することにより解決している。
(19) Reduction of second adverse effect from backlight 146 When coordinates such as a finger 671 are detected and coordinates are input, light from the backlight 146 that illuminates the liquid crystal display panel is affected. This is because the light from the backlight 146 illuminates an object such as the finger 671 and a difference (brightness / darkness) from the external light cannot be obtained. This embodiment solves this problem by adopting the following configuration.

(19−1)第1の解決方法
パネル148の表示領域10には処理ブロック881に対応させて入力アイコン(例として、1〜9の数字)が表示されている(図50(a))。表示画面10に指671などの対象物がないときに、キャリブレーションが実施される。なお、キャリブレーションは入力対象物が表示領域10に触れているときでも、実施してもよい。
(19-1) First Solution Input icons (numbers 1 to 9 as an example) are displayed in the display area 10 of the panel 148 in association with the processing block 881 (FIG. 50A). Calibration is performed when there is no object such as a finger 671 on the display screen 10. The calibration may be performed even when the input object touches the display area 10.

対象物671が表示領域10に触れられると(図50(b))、対象物671が触れられた座標検出を行う。画面10に対称物671があるかどうかは、プリチャージ電圧Vprcあるいは露光時間Tcなどを変化させることにより、容易に検出できる。しかし、検出はできても指671が空中にあるか、表示画面10に接触しているかは判別が困難の場合が多い。   When the object 671 is touched on the display area 10 (FIG. 50 (b)), coordinate detection is performed where the object 671 is touched. Whether or not there is a symmetrical object 671 on the screen 10 can be easily detected by changing the precharge voltage Vprc or the exposure time Tc. However, even if detection is possible, it is often difficult to determine whether the finger 671 is in the air or is in contact with the display screen 10.

プリチャージ電圧Vprcあるいは露光時間Tcなどを変化させ、対象物671が検出された場合は、図50(c)の示すように、バックライト146を消灯させる。もしくはバックライト146の輝度を通常表示よりも低減させる。例えば、通常表示時にバックライト146からの出射される光の照度が100Lxであるとすれば、少なくともバックライト146の照度を50%以下(50Lx以下)にする。つまり、通常より0〜50%の範囲となるように、バックライト146を制御する。   When the precharge voltage Vprc or the exposure time Tc is changed and the object 671 is detected, the backlight 146 is turned off as shown in FIG. Alternatively, the luminance of the backlight 146 is reduced as compared with the normal display. For example, if the illuminance of light emitted from the backlight 146 during normal display is 100 Lx, at least the illuminance of the backlight 146 is set to 50% or less (50 Lx or less). That is, the backlight 146 is controlled so as to be in the range of 0 to 50% than usual.

なお、バックライト146を消灯あるいは減光するとしたが、対象物671の座標位置あるいは位置検出を行うときに行えばよい。したがって、その動作以外の時は通常点灯を行ってもよい。つまり、点滅状態させてもよい。また、点滅状態の点灯時の輝度を通常よりも高くして全体として(平均した場合)通常輝度となるように制御してもよい。   Although the backlight 146 is turned off or dimmed, it may be performed when the coordinate position or position detection of the object 671 is performed. Therefore, normal lighting may be performed at times other than the operation. That is, you may make it blink. Further, the brightness at the time of lighting in the blinking state may be controlled to be higher than normal and to be normal brightness as a whole (when averaged).

(19−2)第2の解決方法
バックライト146が消灯あるいは減光している場合は、画像表示は黒表示となる。もしくは輝度低下表示となる。したがって、図50(c)の動作あるいは表示は、バックライト146を消灯するだけでなく、表示領域10の画像表示を黒表示(ダーク表示)としても同様の動作を実現できる。つまり、図50(c)時の画像表示を図50(b)と異なる表示状態とする。簡単には、図50(b)に比較して図50(c)の表示輝度を低下させる。アイコンの輝度を低下させたり、黒表示あるいは暗色表示にしたりする。同義には、液晶表示パネルの透過率を低下させることを意味する。透過率は、50%以下にする。
(19-2) Second Solution When the backlight 146 is turned off or dimmed, the image display is black. Or it becomes a brightness reduction display. Therefore, the operation or display in FIG. 50C can be realized not only by turning off the backlight 146 but also by displaying the image in the display area 10 in black (dark display). That is, the image display in FIG. 50C is set to a display state different from that in FIG. In brief, the display luminance of FIG. 50C is lowered as compared with FIG. Reduce the brightness of the icon, or display it in black or dark. Synonymously means to reduce the transmittance of the liquid crystal display panel. The transmittance is 50% or less.

黒表示あるいは暗色表示は、ホトセンサ64に対して実施すればよい。ホトセンサ64は低温ポリシリコンで形成され、また、ホトセンサ64はトランジスタをダイオード接続することにより構成している。したがって、短波長(青寄り)で感度が高い。したがって、図50(c)では、長波長の色成分(緑あるいは赤)でアイコンなどの画像表示にするとよい。なお、全てを赤表示などの長波長の色成分で表示することを必要としない。全体として、長波長の色成分寄りであればよい。ホトセンサ64が450nmの青の均一表示をした場合の感度を100%としたとき、少なくとも50%以下となる感度の画像表示(アイコンなど)を行う。   Black display or dark color display may be performed on the photosensor 64. The photosensor 64 is made of low-temperature polysilicon, and the photosensor 64 is configured by diode-connecting transistors. Therefore, the sensitivity is high at a short wavelength (close to blue). Therefore, in FIG. 50C, it is preferable to display an image such as an icon with a long wavelength color component (green or red). Note that it is not necessary to display all with long wavelength color components such as red display. As long as it is close to the color component of the long wavelength as a whole. When the sensitivity when the photosensor 64 displays 450 nm uniformly in blue is 100%, image display (icons, etc.) with a sensitivity of at least 50% or less is performed.

例えば、図52(a)に示すように、入力部(処理ブロック881)を黒表示にしたり、長波長あるいは短波長の単色表示にしたりすることにより、入力状態を制御あるいは調整することができる。また、図52(b)に示すように、入力可能な処理ブロック881(a、d、h、i)と、入力が不可能あるいは困難な処理ブロック881(b、c、f、g)を区別することができる。   For example, as shown in FIG. 52A, the input state (processing block 881) can be displayed in black, or can be controlled or adjusted by displaying a long wavelength or a short wavelength monochromatic display. Also, as shown in FIG. 52 (b), a process block 881 (a, d, h, i) that can be input is distinguished from a process block 881 (b, c, f, g) that is impossible or difficult to input. can do.

図50(d)は通常のアイコン表示状態に復帰した状態である。図50(d)では、所定時間間隔でキャリブレーションなどを行う。   FIG. 50D shows a state in which the normal icon display state is restored. In FIG. 50D, calibration or the like is performed at predetermined time intervals.

なお、高温ポリシリコンあるいはアモルファスシリコンで形成あるいは作製したトランジスタからなるホトセンサであっても、短波長領域に感度が高い領域がある。したがって、図50(c)において画像表示は影検出の場合は、長波長(赤)の画像表示を行うとよい。反射光検出の場合は、短波長(青)の画像表示にするとよい。   Note that even a photosensor including a transistor formed or manufactured using high-temperature polysilicon or amorphous silicon has a high sensitivity region in a short wavelength region. Therefore, in FIG. 50C, when the image display is a shadow detection, it is preferable to display an image with a long wavelength (red). In the case of reflected light detection, it is preferable to display an image with a short wavelength (blue).

以上の実施形態では表示画面10の画像表示輝度などを低下させるとした。つまり、液晶表示パネルの透過率を低下(表示色を長波長側に変化)させるとしたが、対象物671の座標位置あるいは位置検出を行うときに、制御すればよい。したがって、その動作以外の時は通常表示を行ってもよい。つまり、点滅状態(透過率低下の場合に対象物671の検出動作を実施、他の場合は通常表示)させてもよい。また、点滅状態の点灯時の透過率(照度)を通常よりも高くして全体として(平均した場合)通常表示(照度)となるように制御してもよい。   In the above embodiment, the image display brightness of the display screen 10 is reduced. That is, although the transmittance of the liquid crystal display panel is reduced (the display color is changed to the long wavelength side), it may be controlled when the coordinate position or position detection of the object 671 is performed. Therefore, normal display may be performed at times other than the operation. That is, a blinking state (the detection operation of the object 671 is performed when the transmittance is reduced, and the normal display is performed in other cases). Alternatively, the transmittance (illuminance) at the time of lighting in the blinking state may be controlled to be higher than normal and to be the normal display (illuminance) as a whole (when averaged).

なお、説明を容易にするため、プリチャージ電圧Vprc、露光時間Tcなどを変化させて対象物671を検出するとしたが、適正なキャリブレーションが行われている場合は、変化する動作が必要ない。つまり、図50(c)の操作を実施する必要がない。もちろん、図50(c)の動作を実施してもよい。より確実な座標検出もしくは位置検出を行われるからである。   For ease of explanation, the object 671 is detected by changing the precharge voltage Vprc, the exposure time Tc, and the like. However, when proper calibration is performed, the changing operation is not necessary. That is, there is no need to perform the operation of FIG. Of course, you may implement the operation | movement of FIG.50 (c). This is because more reliable coordinate detection or position detection is performed.

(19−3)第3の解決方法
図51に示すように、対象物671が表示画面10に接触することをフォースセンサ712で実施してもよい。図51(b)(c)は、対象物671が平面表示装置に接触し、フォースセンサ712が押されていることが示している。図51(a)(d)は、対象物671が平面表示装置に接触していないことを示している。
(19-3) Third Solution As shown in FIG. 51, the force sensor 712 may implement that the object 671 is in contact with the display screen 10. 51B and 51C show that the object 671 is in contact with the flat display device and the force sensor 712 is pressed. 51A and 51D show that the object 671 is not in contact with the flat display device.

図51(a)では、パネル148の表示領域10には処理ブロック881に対応させて入力アイコン(例として、1〜9の数字)が表示されている(図51(a))。図51(b)で対象物671が接触すると、接触をフォースセンサ712が検出する。検出すると、キャリブレーションを実施し、最適に座標位置検出できるように設定される。   In FIG. 51A, input icons (numbers 1 to 9 as an example) are displayed in the display area 10 of the panel 148 in association with the processing block 881 (FIG. 51A). When the object 671 contacts in FIG. 51B, the force sensor 712 detects the contact. When detected, calibration is performed and the coordinate position is optimally detected.

対象物671が表示領域10に触れられると(図51(b))、対象物671が触れられた座標検出を行う。画面10に対称物671があるかどうかは、プリチャージ電圧Vprcあるいは露光時間Tcなどを変化させることにより、容易に検出できる。   When the object 671 is touched on the display area 10 (FIG. 51 (b)), coordinate detection is performed where the object 671 is touched. Whether or not there is a symmetrical object 671 on the screen 10 can be easily detected by changing the precharge voltage Vprc or the exposure time Tc.

プリチャージ電圧Vprcあるいは露光時間Tcなどを変化させ、対象物671が検出された場合は、図51(c)の示すように、バックライト146を消灯させる。もしくはバックライト146の輝度を通常表示よりも低減させる。例えば、通常表示時にバックライト146からの出射される光の照度が100Lxであるとすれば、少なくともバックライト146の照度を50%以下(50Lx以下)にする。つまり、通常より0〜50%の範囲となるように、バックライト146を制御する。   When the precharge voltage Vprc or the exposure time Tc is changed and the object 671 is detected, the backlight 146 is turned off as shown in FIG. Alternatively, the luminance of the backlight 146 is reduced as compared with the normal display. For example, if the illuminance of light emitted from the backlight 146 during normal display is 100 Lx, at least the illuminance of the backlight 146 is set to 50% or less (50 Lx or less). That is, the backlight 146 is controlled so as to be in the range of 0 to 50% than usual.

バックライト146が消灯あるいは減光している場合は、画像表示は黒表示となる(もしくは輝度低下表示となる)。したがって、図51(c)の動作あるいは表示は、バックライト146を消灯するだけでなく、表示領域10の画像表示を黒表示(ダーク表示)としても同様の動作を実現できる。つまり、図51(c)時の画像表示を図51(b)と異なる表示状態とする。以上の事項は、図50と同様であるので説明を省略する。また、他の事項も図50で説明しているので説明を省略する。   When the backlight 146 is extinguished or dimmed, the image display is black (or the luminance is reduced). Therefore, the operation or display in FIG. 51C can be realized not only by turning off the backlight 146 but also by displaying the image in the display area 10 in black display (dark display). That is, the image display in FIG. 51C is set to a display state different from that in FIG. The above items are the same as those in FIG. Further, since other items are also described with reference to FIG.

なお、平面表示装置に触れたときのみに座標検出を行うものではない。対象物671が空中にあるときも座標位置を検出してもよい。例えば、指671などの対象物が表示画面10に触れず、空中にある時も対象物671の中心座標値を検出する。   The coordinate detection is not performed only when the flat display device is touched. The coordinate position may be detected even when the object 671 is in the air. For example, the center coordinate value of the object 671 is detected even when an object such as the finger 671 does not touch the display screen 10 and is in the air.

(20)検出位置の表示
検出した座標位置は、例えば一例として十字カーソル表示で表示画面10に表示する。指671などの対象物を、空中(表示画面10あるいは平面表示装置に触れない状態)で移動させると、移動に伴い十字カーソルが移動する。そのため、入力者に入力箇所を視覚的に示すことができる。また、十字カーソルの有無でキャリブレーションを実施することができる。例えば、十字カーソルなどが表示されていない場合はキャリブレーションが適切でないとする。1つの十字カーソルがぶれずに表示されている場合は、キャリブレーションが適切であるとする。
(20) Display of detection position The detected coordinate position is displayed on the display screen 10 by a cross cursor display as an example. When the object such as the finger 671 is moved in the air (a state in which the display screen 10 or the flat display device is not touched), the cross cursor moves along with the movement. Therefore, an input part can be shown visually to an input person. Calibration can be performed with or without a cross cursor. For example, it is assumed that calibration is not appropriate when a cross cursor or the like is not displayed. If one cross cursor is displayed without shaking, it is assumed that calibration is appropriate.

なお、十字カーソルの替わりに、ハートマークやアニメのキャラクターを表示してもよい。また、指671などの移動速度に応じてキャラクター表示を変化させることも好ましい。また、対象物671が表示画面10に接触したときは、キャラクター表示を変化させる。   Instead of the cross cursor, a heart mark or an animated character may be displayed. It is also preferable to change the character display according to the moving speed of the finger 671 or the like. When the object 671 comes into contact with the display screen 10, the character display is changed.

抵抗値を検出するタッチパネルでは、タッチパネルに対象物が接触しなければ対象物の位置を検出することはできない。本実施形態では対象物671の影を検出することにより、影の位置を検出し画像表示(十字カーソル、キャラクターなど)を行うことができる。この点が本実施形態の特徴である。また、対象物671の接触検出と、空中入力状態の2つの状態で表示状態を変化できることも特徴である。   In a touch panel that detects a resistance value, the position of the target cannot be detected unless the target touches the touch panel. In this embodiment, by detecting the shadow of the object 671, it is possible to detect the position of the shadow and display an image (a cross cursor, a character, etc.). This is a feature of this embodiment. In addition, the display state can be changed in two states, that is, contact detection of the object 671 and an air input state.

[変更例]
本発明は上記各実施形態に限らず、その主旨を逸脱しない限り種々に変更することができる。
[Example of change]
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist thereof.

例えば、液晶表示装置に限らず、有機EL素子や無機EL素子などから構成される自己発光表示装置でも適用できる。また、SED(商標)、PDP(プラズマディスプレイパネル)、液晶表示デバイス、カーボンナノチューブ(Carbon nano tube、CNT)を用いたディスプレイ、陰極線管(CRT、Cathode Ray Tube)などの他のディスプレイにも適用できる。また、アクティブブロック表示パネルだけでなく、単純ブロック表示パネルでも適用できる。   For example, the present invention can be applied not only to a liquid crystal display device but also to a self-luminous display device including organic EL elements and inorganic EL elements. It can also be applied to other displays such as SED (trademark), PDP (plasma display panel), liquid crystal display device, display using carbon nano tube (CNT), cathode ray tube (CRT). . Further, the present invention can be applied not only to the active block display panel but also to a simple block display panel.

本発明は、冷蔵庫や炊飯器などの電化機器、携帯電話、ビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビ、現金自動引き出し機、腕時計などのビューファインダ、メインモニター、サブモニター、時計表示部に適用できる。   The present invention can be applied to electrical appliances such as refrigerators and rice cookers, mobile phones, video cameras, projectors, stereoscopic televisions, projection televisions, cash drawers, watch finders, viewfinders, main monitors, sub-monitors, and clock displays. .

また、スキャナ、イメージセンサ、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、デジタルスチルカメラ、電子スチルカメラにも適用できる。   The present invention can also be applied to scanners, image sensors, electrophotographic systems, head mounted displays, direct-view monitor displays, notebook personal computers, video cameras, digital still cameras, and electronic still cameras.

本発明の実施形態の平面表示装置のブロック図である。1 is a block diagram of a flat display device according to an embodiment of the present invention. 同じく画素の拡大説明図である。It is the expansion explanatory drawing of a pixel similarly. 同じくホトセンサ画素の配置を示す図である。It is a figure which similarly shows arrangement | positioning of a photo sensor pixel. 同じくホトセンサ画素の他の配置を示す図である。It is a figure which similarly shows other arrangement | positioning of a photo sensor pixel. 同じくホトセンサ画素の他の配置を示す図である。It is a figure which similarly shows other arrangement | positioning of a photo sensor pixel. 同じく画素の等価回路図である。It is the equivalent circuit schematic of a pixel similarly. 同じくホトセンサ画素の等価回路図である。It is the equivalent circuit schematic of a photo sensor pixel similarly. 同じく周辺の回路を含めたブロック図である。It is also a block diagram including peripheral circuits. 露光時間と外光との関係を示すグラフである。It is a graph which shows the relationship between exposure time and external light. 同じく表示パネルの駆動方法のタイミングチャートである。3 is a timing chart of the display panel driving method. プリチャージ電圧と時間の関係を示す図である。It is a figure which shows the relationship between a precharge voltage and time. 同じく表示パネルの駆動方法の説明図である。It is explanatory drawing of the drive method of a display panel similarly. イネーブル信号線を設けた表示パネルの説明図である。It is an explanatory diagram of a display panel provided with an enable signal line. マトリックス処理の説明図である。It is explanatory drawing of a matrix process. 画像取り込み方法の説明図である。It is explanatory drawing of the image capturing method. 同じく平面表示装置の操作説明図である。It is operation | movement explanatory drawing of a flat display apparatus similarly. ホトセンサ画素と他のコンパレータ回路の接続状態の説明図である。It is explanatory drawing of the connection state of a photo sensor pixel and another comparator circuit. 同じく表示パネルの操作説明図である。It is operation | movement explanatory drawing of a display panel similarly. 同じく表示パネルのデータ取り込み方法の説明図である。It is explanatory drawing of the data acquisition method of a display panel similarly. 同じく表示パネルのデータ取り込み方法の説明図である。It is explanatory drawing of the data acquisition method of a display panel similarly. 液晶表示装置の縦断面図である。It is a longitudinal cross-sectional view of a liquid crystal display device. 指入力時の液晶表示装置の縦断面図である。It is a longitudinal cross-sectional view of the liquid crystal display device at the time of finger input. 指入力時の液晶表示装置の縦断面図である。It is a longitudinal cross-sectional view of the liquid crystal display device at the time of finger input. 光ペン入力時の液晶表示装置の縦断面図である。It is a longitudinal cross-sectional view of the liquid crystal display device at the time of optical pen input. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの駆動方法の説明図である。It is explanatory drawing of the drive method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の平面表示装置の構成図である。It is a block diagram of the flat display apparatus of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment. 一実施形態の表示パネルの画像取り込み方法の説明図である。It is explanatory drawing of the image capture method of the display panel of one Embodiment.

符号の説明Explanation of symbols

10 表示領域
11 アレイ基板
12 ゲートドライバ回路
14 ソースドライバ回路
15 信号処理回路
16 画素
17 回路基板
18 ホトセンサ処理回路
19 表示領域(+ホトセンサ形成領域)
20 フレキブル基板
21 映像信号処理回路
22 ゲート信号線
23 ソース信号線
24 プリチャージ電圧信号線
25 ホトセンサ出力信号線
26 表示画素
27 ホトセンサ画素
31 共通信号線
32 TFT
34 液晶容量
35 補助容量
36 対向電極
61 画素電極
62a 第1TFT
62b 第2TFT
62c 第3TFT
63 コンデンサ
64 ホトセンサ
10 Display area 11 Array substrate 12 Gate driver circuit 14 Source driver circuit
15 Signal processing circuit 16 Pixel 17 Circuit board 18 Photo sensor processing circuit 19 Display area (+ photo sensor formation area)
20 Flexible substrate 21 Video signal processing circuit 22 Gate signal line 23 Source signal line 24 Precharge voltage signal line 25 Photosensor output signal line 26 Display pixel 27 Photosensor pixel 31 Common signal line 32 TFT
34 Liquid crystal capacitor 35 Auxiliary capacitor 36 Counter electrode 61 Pixel electrode 62a First TFT
62b 2nd TFT
62c 3rd TFT
63 Capacitor 64 Photo sensor

Claims (13)

アレイ基板上に互いに直交して配置される複数本の信号線及び第1ゲート信号線と、
前記信号線と前記第1ゲート信号線との交点近傍に設けられた表示用スイッチング素子と、この表示用スイッチング素子に接続された画素電極とを含む表示画素と、
前記信号線に映像信号を供給すると共に前記第1ゲート信号線にゲート信号を供給して映像を表示する表示用制御手段と、
を有する平面表示装置において、
前記アレイ基板上に複数のホトセンサ画素がマトリックス状に設けられ、
前記各ホトセンサ画素からのホトセンサ信号を読み取るホトセンサ処理手段が設けられ、
前記ホトセンサ画素は、
前記第1ゲート信号線と平行に配された第2ゲート信号線からの第2ゲート信号によってオン/オフする第1スイッチング素子と、
前記第1スイッチング素子がオン状態のときに、前記信号線と平行に配されたプリチャージ電圧供給線から所定のプリチャージ電圧が印加されて電荷が蓄積されるコンデンサと、
前記コンデンサにより蓄積された電荷を光の強弱に応じて光リーク量を変化させて放電するホトセンサと、
前記コンデンサからの放電電圧に基づいてオン/オフする第2スイッチング素子と、
前記第1ゲート信号線と平行に配された第3ゲート信号線からの第3ゲート信号によって、前記第2スイッチング素子とホトセンサ信号出力線との間をオン/オフする第3スイッチング素子と、
を有し、
前記マトリックス状に配された複数のホトセンサ画素で一つの処理ブロックを構成し、
前記ブロックが前記アレイ基板上に複数設けられ、
前記ホトセンサ処理手段は、
(1)前記プリチャージ電圧供給線から前記プリチャージ電圧を印加すると共に、前記第3スイッチング素子がオン状態のときに、前記第2スイッチング素子のオン/オフ状態によって変化する前記ホトセンサ信号出力線の電位をホトセンサ信号として読み取り、
(2)前記処理ブロック毎にオン状態、または、オフ状態の前記ホトセンサの数をカウントし、前記カウントした数によって前記処理ブロックにおける前記ホトセンサがオン状態、または、オフ状態であるかを判断する
ことを特徴とする平面表示装置。
A plurality of signal lines and a first gate signal line arranged orthogonally to each other on the array substrate;
A display pixel including a display switching element provided near the intersection of the signal line and the first gate signal line, and a pixel electrode connected to the display switching element;
Display control means for supplying a video signal to the signal line and displaying a video by supplying a gate signal to the first gate signal line;
In a flat display device having
A plurality of photosensor pixels are provided in a matrix on the array substrate,
Photosensor processing means for reading a photosensor signal from each photosensor pixel is provided,
The photosensor pixel is
A first switching element that is turned on / off by a second gate signal from a second gate signal line disposed in parallel with the first gate signal line;
A capacitor for storing a charge by applying a predetermined precharge voltage from a precharge voltage supply line arranged in parallel with the signal line when the first switching element is on;
A photosensor that discharges the electric charge accumulated by the capacitor by changing the amount of light leakage according to the intensity of light;
A second switching element that is turned on / off based on a discharge voltage from the capacitor;
A third switching element for turning on / off between the second switching element and the photosensor signal output line by a third gate signal from a third gate signal line arranged in parallel with the first gate signal line;
Have
A plurality of photosensor pixels arranged in a matrix form one processing block,
A plurality of the blocks are provided on the array substrate,
The photo sensor processing means includes:
(1) When the precharge voltage is applied from the precharge voltage supply line, and the third switching element is in an on state, the photosensor signal output line changes depending on the on / off state of the second switching element. Read the potential as a photosensor signal,
(2) Counting the number of the photosensors that are on or off for each processing block, and determining whether the photosensors in the processing block are on or off based on the counted number. A flat display device.
前記一つの処理ブロックを構成するホトセンサ画素の数を、外光強度が弱いほど少なくする
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein the number of photosensor pixels constituting the one processing block is decreased as the external light intensity is weaker.
前記一つの処理ブロックを構成するホトセンサ画素の数を光ペン入力を行う場合の方が指入力を行う場合より多くして、解像度を上げる
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein the resolution is increased by increasing the number of photosensor pixels constituting the one processing block when performing light pen input compared with performing finger input.
前記アレイ基板上の表示領域において、前記表示領域の周辺部にある処理ブロックに含まれるホトセンサ画素の数を、前記表示領域の中心部にある処理ブロックに含まれるホトセンサ画素の数より多くする
ことを特徴とする請求項1記載の平面表示装置。
In the display area on the array substrate, the number of photosensor pixels included in the processing block in the peripheral part of the display area is made larger than the number of photosensor pixels included in the processing block in the center part of the display area. The flat display device according to claim 1.
前記ホトセンサ処理手段は、前記カウントした数がオン判断数またはオフ判断数を基準にしてオン/オフを判断する
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein the photosensor processing unit determines whether the counted number is on / off based on an on determination number or an off determination number.
前記ホトセンサ処理手段は、外光強度が強い程に前記オン判断数を小さく設定するか、または、前記オフ判断数を大きく設定する
ことを特徴とする請求項5記載の平面表示装置。
The flat display device according to claim 5, wherein the photosensor processing unit sets the number of ON determinations to be smaller or the number of OFF determinations to be larger as the external light intensity is higher.
前記処理ブロックを構成するホトセンサ画素の中で中央部に位置するホトセンサ画素を検出画素とし、その周辺のホトセンサ画素を非検出画素とする
ことを特徴とする請求項1記載の平面表示装置。
2. The flat display device according to claim 1, wherein among the photosensor pixels constituting the processing block, a photosensor pixel located at a central portion is set as a detection pixel, and neighboring photosensor pixels are set as non-detection pixels.
前記処理ブロックを構成するホトセンサ画素の中で光に反応するホトセンサ画素と、光に反応しないホトセンサ画素を混在させる
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein among the photosensor pixels constituting the processing block, a photosensor pixel that reacts to light and a photosensor pixel that does not react to light are mixed.
前記処理ブロックは、横方向に長い
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein the processing block is long in a horizontal direction.
前記処理ブロックは、縦方向に長い
ことを特徴とする請求項1記載の平面表示装置。
The flat display device according to claim 1, wherein the processing block is long in a vertical direction.
前記ホトセンサ処理手段は、前記プリチャージ電圧を変化させて印加することによりオン状態、または、オフ状態の前記ホトセンサの数が目標値に近くなるようにするキャリブレーションを行う
ことを特徴とする請求項1記載の平面表示装置。
The photosensor processing means performs calibration so that the number of the photosensors in an on state or an off state is close to a target value by changing and applying the precharge voltage. 1. A flat display device according to 1.
前記ホトセンサ処理手段は、前記プリチャージ電圧をニュートン法により印加する
ことを特徴とする請求項11記載の平面表示装置。
The flat display device according to claim 11, wherein the photosensor processing means applies the precharge voltage by a Newton method.
前記ホトセンサ処理手段は、前記プリチャージ電圧の変化速度を前記目標値に近づくにつれて遅くする
ことを特徴とする請求項11記載の平面表示装置。
The flat display device according to claim 11, wherein the photosensor processing means slows the change rate of the precharge voltage as it approaches the target value.
JP2005194436A 2005-07-01 2005-07-01 Flat display device Pending JP2007011152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005194436A JP2007011152A (en) 2005-07-01 2005-07-01 Flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194436A JP2007011152A (en) 2005-07-01 2005-07-01 Flat display device

Publications (1)

Publication Number Publication Date
JP2007011152A true JP2007011152A (en) 2007-01-18

Family

ID=37749727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194436A Pending JP2007011152A (en) 2005-07-01 2005-07-01 Flat display device

Country Status (1)

Country Link
JP (1) JP2007011152A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203504A (en) * 2007-02-20 2008-09-04 Hitachi Displays Ltd Image display device with screen input function
JP2008250564A (en) * 2007-03-29 2008-10-16 Sharp Corp Image processor, image processing method, program, and computer-readable recoding medium with the program recorded thereon
WO2009069493A1 (en) * 2007-11-29 2009-06-04 Sharp Kabushiki Kaisha Image display device
JP2009128902A (en) * 2007-11-27 2009-06-11 Jiaotong Univ Liquid crystal display equipped with ambient light sensor feature, and its method
JP2009193483A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP2009193482A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP2009193484A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP2009193481A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP2009193329A (en) * 2008-02-14 2009-08-27 Sony Corp Display unit and imaging unit
JP2010015485A (en) * 2008-07-07 2010-01-21 Sony Corp Image input/output device, method of correcting light receiving level thereof, and method for inputting image
JP2010061647A (en) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd Display device and electronic device
JP2010102687A (en) * 2008-10-21 2010-05-06 Lg Display Co Ltd Sensing device and method for amplifying output thereof
JP2010211374A (en) * 2009-03-09 2010-09-24 Semiconductor Energy Lab Co Ltd Touch panel and electronic equipment
JP2011086117A (en) * 2009-10-15 2011-04-28 Sony Corp Information input device, information input program and electronic instrument
JP2011118876A (en) * 2009-10-26 2011-06-16 Semiconductor Energy Lab Co Ltd Display device and semiconductor device
US8390578B2 (en) 2008-02-18 2013-03-05 Sony Corporation Sensing device, display device, electronic apparatus, and sensing method
JP5253418B2 (en) * 2007-12-28 2013-07-31 シャープ株式会社 Display panel with built-in optical sensor and display device using the same
JP2015046197A (en) * 2009-11-20 2015-03-12 株式会社半導体エネルギー研究所 Photosensor

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008203504A (en) * 2007-02-20 2008-09-04 Hitachi Displays Ltd Image display device with screen input function
JP2008250564A (en) * 2007-03-29 2008-10-16 Sharp Corp Image processor, image processing method, program, and computer-readable recoding medium with the program recorded thereon
JP4685054B2 (en) * 2007-03-29 2011-05-18 シャープ株式会社 Image processing apparatus, image processing method, program, and computer-readable recording medium storing the program
JP2009128902A (en) * 2007-11-27 2009-06-11 Jiaotong Univ Liquid crystal display equipped with ambient light sensor feature, and its method
JP4621801B2 (en) * 2007-11-29 2011-01-26 シャープ株式会社 Image display device
WO2009069493A1 (en) * 2007-11-29 2009-06-04 Sharp Kabushiki Kaisha Image display device
US8248395B2 (en) 2007-11-29 2012-08-21 Sharp Kabushiki Kaisha Image display device
JPWO2009069493A1 (en) * 2007-11-29 2011-04-14 シャープ株式会社 Image display device
JP5253418B2 (en) * 2007-12-28 2013-07-31 シャープ株式会社 Display panel with built-in optical sensor and display device using the same
US8797275B2 (en) 2008-02-14 2014-08-05 Japan Display West Inc. Display apparatus and image pickup apparatus
JP2009193329A (en) * 2008-02-14 2009-08-27 Sony Corp Display unit and imaging unit
JP4626658B2 (en) * 2008-02-14 2011-02-09 ソニー株式会社 Display device, imaging device, and position detection device
JP2009193481A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP4720833B2 (en) * 2008-02-18 2011-07-13 ソニー株式会社 Sensing device, display device, electronic device, and sensing method
JP2009193482A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP4645658B2 (en) * 2008-02-18 2011-03-09 ソニー株式会社 Sensing device, display device, electronic device, and sensing method
JP2009193483A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
US8390578B2 (en) 2008-02-18 2013-03-05 Sony Corporation Sensing device, display device, electronic apparatus, and sensing method
JP2009193484A (en) * 2008-02-18 2009-08-27 Seiko Epson Corp Sensing device, display device, electronic apparatus, and sensing method
JP2010015485A (en) * 2008-07-07 2010-01-21 Sony Corp Image input/output device, method of correcting light receiving level thereof, and method for inputting image
JP2010061647A (en) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd Display device and electronic device
US9158412B2 (en) 2008-08-08 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8797304B2 (en) 2008-08-08 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2010102687A (en) * 2008-10-21 2010-05-06 Lg Display Co Ltd Sensing device and method for amplifying output thereof
US8605042B2 (en) 2008-10-21 2013-12-10 Lg Display Co., Ltd. Sensing device and method for amplifying output thereof
US9122348B2 (en) 2009-03-09 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Touch panel
JP2010211374A (en) * 2009-03-09 2010-09-24 Semiconductor Energy Lab Co Ltd Touch panel and electronic equipment
JP2011086117A (en) * 2009-10-15 2011-04-28 Sony Corp Information input device, information input program and electronic instrument
CN102612677A (en) * 2009-10-26 2012-07-25 株式会社半导体能源研究所 Display device and semiconductor device
JP2011118876A (en) * 2009-10-26 2011-06-16 Semiconductor Energy Lab Co Ltd Display device and semiconductor device
JP2015046197A (en) * 2009-11-20 2015-03-12 株式会社半導体エネルギー研究所 Photosensor

Similar Documents

Publication Publication Date Title
JP2007011152A (en) Flat display device
JP4550619B2 (en) Flat display device and image capturing method thereof.
US7602380B2 (en) Display device with optical input function
KR100537704B1 (en) Display device
US7612818B2 (en) Input sensor containing display device and method for driving the same
JP5014439B2 (en) Display device with optical sensor
JP2007102154A (en) Plane display device
JP4932526B2 (en) Image display device with screen input function
JP4745317B2 (en) Display system and indication position detection method
JP5347035B2 (en) Display device with optical sensor
JP2006267967A (en) Flat-panel display device
WO2009104667A1 (en) Display device provided with optical sensor
JP2007011228A (en) Flat display device
JP2006244218A (en) Display device with built-in sensor
KR101608254B1 (en) Display apparatus
KR20060017750A (en) Display device and information terminal device
US20100002008A1 (en) Image input/output device and method of correcting photo-reception level in image input/output device, and method of inputting image
US20100271335A1 (en) Display device having optical sensors
JP5171941B2 (en) Display device with optical sensor
JP2009093497A (en) Display system and method for detecting pointed position
JP2006243850A (en) Flat display device, image input method therefor, and optical pen
US8817333B2 (en) Display device with optical sensor included and image reading method employing same
US8072413B2 (en) Display device, display control method and electronic equipment
CN101950093A (en) Driving circuit for liquid crystal display device and method for driving the same
JP2007226045A (en) Organic el display device and coordinate input method