JP2006514396A - Recovery method for encapsulated integrated circuit device - Google Patents

Recovery method for encapsulated integrated circuit device Download PDF

Info

Publication number
JP2006514396A
JP2006514396A JP2004571371A JP2004571371A JP2006514396A JP 2006514396 A JP2006514396 A JP 2006514396A JP 2004571371 A JP2004571371 A JP 2004571371A JP 2004571371 A JP2004571371 A JP 2004571371A JP 2006514396 A JP2006514396 A JP 2006514396A
Authority
JP
Japan
Prior art keywords
integrated circuit
signal
memory
applying
connection pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004571371A
Other languages
Japanese (ja)
Inventor
カルビン ヴィサー,ティモシー
マイケル ユール,ゲイリー
Original Assignee
スミス エアロスペース インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スミス エアロスペース インコーポレイテッド filed Critical スミス エアロスペース インコーポレイテッド
Publication of JP2006514396A publication Critical patent/JP2006514396A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/005Circuit means for protection against loss of information of semiconductor storage devices

Abstract

【解決手段】集積回路デバイスの封止アレイ中の集積回路デバイスを回復する方法は、アレイを試験する段階と、アレイ内の素子から切り離されていると思われるピンに電圧信号を印加する段階とを含む。A method of recovering an integrated circuit device in a sealed array of integrated circuit devices includes testing the array and applying a voltage signal to a pin that appears to be disconnected from an element in the array. including.

Description

本発明は集積回路に関し、特に高温に曝された後のプラスチック封止集積回路メモリ装置の回復に関する。   The present invention relates to integrated circuits, and more particularly to recovery of plastic encapsulated integrated circuit memory devices after exposure to high temperatures.

集積回路装置は種々の電子論理回路やメモリ回路に広く使用されており、取り扱い可能とし且つ損傷から保護するために通常プラスチック材料で封止される。このデバイスの製造技術やデバイスが使用される回路が複雑化するにつれ、装置を封止する際の封止ユニット一個あたりの回路密度はかつてなく高くなっている。集積回路の設計ルールがより精緻なものへと移行しているため、表面電荷や封止外部の電荷の影響を受け易くなっている。   Integrated circuit devices are widely used in a variety of electronic logic circuits and memory circuits, and are usually encapsulated with plastic materials to allow handling and protection from damage. As the device manufacturing technology and the circuit in which the device is used become more complex, the circuit density per sealing unit when sealing the apparatus is higher than ever. Since the design rules of integrated circuits have shifted to more precise ones, they are easily affected by surface charges and charges outside the encapsulation.

通常、集積回路メモリデバイスは、集積回路メモリ等の大規模アセンブリに使用される。このメモリの例としては、航空機等に使用されるクラッシュ保護メモリが挙げられる。クラッシュ保護メモリは、数々の重要な機器やコントロールレバー等の状態を表すデータを記録して、クラッシュ後の解析を行うために使用される。航空機の機器が複雑化するにつれ、種々の重要な装置の状態を示すデータを、クラッシュ後の解析のために記憶しておくには、増々大きなメモリ空間が要求される。しかし、保護ハウジングの物理的サイズを増大させるのに必要なコストは高いため、通常PEMデバイスと呼ばれる市販のプラスチック封止電子メモリアレイ等の高密度メモリデバイスを使用することが望まれる。   Integrated circuit memory devices are typically used for large assemblies such as integrated circuit memories. An example of this memory is a crash protection memory used in an aircraft or the like. The crash protection memory is used to record data representing the state of a number of important devices and control levers and perform analysis after a crash. As aircraft equipment becomes more complex, more and more memory space is required to store data indicative of various critical device states for post-crash analysis. However, because the cost required to increase the physical size of the protective housing is high, it is desirable to use high density memory devices, such as commercially available plastic encapsulated electronic memory arrays, commonly referred to as PEM devices.

プラスチック封止メモリデバイスは、該デバイスをクラッシュ保護メモリ中での使用に適したものとする性質を有する。クラッシュ保護メモリは、クラッシュの衝撃に耐えうるのみならず、高温、例えば300℃で例えば1時間等の長時間、あるいは+260℃で10時間等の高温にも耐える必要がある。しかし、電子メモリアレイ等の封止回路アレイ中のデバイスの故障率は高温に曝された後では増加する傾向にあることが観察されている。この現象は、例えば、「封止集積回路への材料及びポストモールドプロファイルの影響(THE EFFECTS OF MATERIALS AND POST-MOLD PROFILES ON ENCAPSULATED INTEGRATED CICUITS)」(R.D.モスバーガー(Mosbarger)ら、1994、IEEE/RPS)の表題の刊行物(非特許文献1)等に文献記載されている。この刊行物には、これらのデバイスの種々の故障様式が記載されている。この刊行物の記載で注目すべきは、故障の原因は、電荷を蓄積した順方向にバイアスされたエンハンスメント型寄生電界効果トランジスタであり、これが外部電場をもたらし、高温曝露後に動作不能なデバイスを発生させることが判明したことである。ゆえに、このようなデバイスは、+260℃程度の温度に耐えなければならないクラッシュ保護メモリ中に使用するには適切でないと思われる。
「"THE EFFECTS OF MATERIALS AND POST-MOLD PROFILES ON ENCAPSULATED INTEGRATED CICUITS", by R.D. Mosbarger, et al. 1994 IEEE/RPS」
Plastic-encapsulated memory devices have the property of making them suitable for use in crash protection memory. The crash protection memory not only can withstand the impact of a crash, but also needs to withstand high temperatures, for example, a long time such as 1 hour at 300 ° C., or a high temperature such as 10 hours at + 260 ° C. However, it has been observed that the failure rate of devices in sealed circuit arrays such as electronic memory arrays tends to increase after exposure to high temperatures. This phenomenon is described, for example, in “THE EFFECTS OF MATERIALS AND POST-MOLD PROFILES ON ENCAPSULATED INTEGRATED CICUITS” (RD Mosbarger et al., 1994, IEEE). / RPS) is described in a publication (Non-patent Document 1) and the like. This publication describes various failure modes of these devices. It should be noted in this publication that the cause of the failure is a forward-biased enhancement-type parasitic field-effect transistor that accumulates charge, which results in an external electric field, resulting in an inoperable device after high temperature exposure. It has been found that Therefore, such a device may not be suitable for use in crash protection memory that must withstand temperatures as high as + 260 ° C.
"" THE EFFECTS OF MATERIALS AND POST-MOLD PROFILES ON ENCAPSULATED INTEGRATED CICUITS ", by RD Mosbarger, et al. 1994 IEEE / RPS"

本発明は従来技術におけるこれら及び他の問題を解決しようとするものである。即ち本発明に係る方法は、封止アレイ中の障害を有するデバイスを回復できるので、このようなデバイスを高温に曝される用途に適合させることができる。PEMデバイスを処理して、このようなデバイスを高温に曝される用途に適合させる方法は、アレイを試験する段階と、アレイ内の障害を有するデバイスを特定する段階と、特定された欠陥装置に接続された封止アレイの端子に所定レベルの電圧信号を印加する段階とを含む。   The present invention seeks to solve these and other problems in the prior art. That is, the method according to the present invention can recover a device with a fault in a sealed array, and thus can be adapted to applications where such devices are exposed to high temperatures. Methods for processing PEM devices and adapting such devices to applications exposed to high temperatures include testing the array, identifying faulty devices in the array, and identifying defective equipment. Applying a voltage signal of a predetermined level to the terminals of the connected sealing array.

本発明の方法に従って電圧信号を印加した後は、有利なことに、そのプラスチック封止メモリが再び高温に曝されても上述の問題を示さない。   After applying a voltage signal according to the method of the present invention, advantageously, the plastic-encapsulated memory is again exposed to high temperatures and does not exhibit the above-mentioned problems.

電子的にプログラム可能なメモリからデータを回復する方法は、該メモリデバイスを周知且つ市販のデバイスプログラマ中に配置することを含む。このプログラマとしては、例えばBPマイクロシステムが販売するユニバーサルデバイスプログラマBP−1400等の装置を使用できる。この方法は更に次の段階:
好ましくはピンセットとイソプロピルアルコール、又は類似の装置を用いて部品の全てのリードを真っ直ぐにすると共に汚れを除去すること;
メモリユニットをよく知られたユニバーサルデバイスプログラマBP−1400等のデバイスプログラマに配置すること;及び
試験装置内において「読出し」コマンドを実行することを含む。
A method for recovering data from an electronically programmable memory includes placing the memory device in a known and commercially available device programmer. As this programmer, for example, a device such as a universal device programmer BP-1400 sold by BP Microsystem can be used. The method further includes the following steps:
Use tweezers and isopropyl alcohol or similar equipment to straighten all the leads of the part and remove the dirt;
Placing the memory unit in a device programmer such as the well-known universal device programmer BP-1400; and executing a “read” command in the test equipment.

読出しエラーが起きると、このデバイスプログラマは、通常、デバイスから読出しできないことを示すエラーメッセージを出す。このエラーメッセージは、試験中のデバイスの接続ピンであって、封止されたデバイスの内部において適切に接続されていないと思われるピンを特定するものであることが好ましい。   When a read error occurs, the device programmer usually issues an error message indicating that the device cannot be read. This error message preferably identifies the connection pins of the device under test that are not considered properly connected inside the sealed device.

本発明の方法は、試験装置によって適切な接続を有さないと判定された接続ピンの各々に負の電圧信号を印加する段階を更に含む。本発明の一適用例においては、特定されたピンに抵抗器を介して−5ボルトの信号を特定の時間印加する。具体的な適用例においては、特定されたピンに、好ましくは100kΩの抵抗器を介して、電流を制限した−5ボルトの信号を印加する。この電圧は抵抗器を介して約100ミリ秒の間印加される。   The method of the present invention further includes applying a negative voltage signal to each of the connection pins determined to have no proper connection by the test apparatus. In one application of the invention, a -5 volt signal is applied to a specified pin through a resistor for a specified time. In a specific application, a current limited -5 volt signal is applied to the identified pin, preferably through a 100 kΩ resistor. This voltage is applied through a resistor for about 100 milliseconds.

尚、試験対象のメモリユニットのリードは全て、信号発生装置をピンに接続する前にイソプロピルアルコール等の清浄溶液で汚れを除去することが好ましい。   In addition, it is preferable that all the leads of the memory unit to be tested are cleaned with a clean solution such as isopropyl alcohol before the signal generator is connected to the pins.

本発明の例示的一実施態様においては、信号を所定の時間、デバイスのピンに印加するための装置はカリフォルニア州サンノゼのウルトラテストインターナショナルが販売するシリーズMT−3カーブトレイスシステムである。他の好ましい装置を用いて、ピンに適切な電圧を適切な時間印加することもできる。   In one exemplary embodiment of the present invention, the apparatus for applying a signal to a pin of a device for a predetermined time is a series MT-3 curve trace system sold by Ultratest International, San Jose, California. Other preferred devices can be used to apply an appropriate voltage to the pin for an appropriate time.

尚、試験対象のメモリユニットのリードは全て、信号発生装置をピンに接続する前にイソプロピルアルコール等の清浄溶液で汚れを除去することが好ましい。   In addition, it is preferable that all the leads of the memory unit to be tested are cleaned with a clean solution such as isopropyl alcohol before the signal generator is connected to the pins.

本発明の好ましい実施態様では、本方法は、特定されたピンに適切な信号を印加する段階の後に装置を試験中のプログラマ中に再び置き、「読出し」コマンドを再度実行する段階を更に含む。この更なる段階を実行して、すべてのエラーが適切に修正されたか否かを決定することが好ましい。更なるエラーが発見された場合には、上述の方法の各段階を繰り返す。   In a preferred embodiment of the invention, the method further comprises the step of placing the device again in the programmer under test after applying the appropriate signal to the identified pin and executing the “read” command again. This further step is preferably performed to determine whether all errors have been properly corrected. If further errors are found, the steps of the method described above are repeated.

Claims (7)

複数のメモリ回路素子と該メモリ回路素子に接続された複数の接続ピンとを有する集積回路デバイス中の障害を有する接続を回復する方法であって、前記方法は
集積回路プログラミング装置を用いてデバイス読出しコマンドを実行する段階、
メモリ回路素子から切り離されていると思われる接続ピンを特定する該プログラミング装置からのエラーメッセージを得る段階、及び
特定された接続ピンに電圧信号を印加する段階を含む方法。
A method for recovering a faulty connection in an integrated circuit device having a plurality of memory circuit elements and a plurality of connection pins connected to the memory circuit elements, the method comprising a device read command using an integrated circuit programming device The stage of performing,
A method comprising: obtaining an error message from the programming device that identifies a connection pin that appears to be disconnected from a memory circuit element; and applying a voltage signal to the identified connection pin.
前記信号が前記メモリデバイスからの読み出しを行うための読出しコマンドを含む、請求項1に記載の方法。   The method of claim 1, wherein the signal comprises a read command for reading from the memory device. 前記印加の段階が、抵抗器を介して特定された前記接続ピンに前記信号を印加することを含む、請求項1に記載の方法。   The method of claim 1, wherein the applying step comprises applying the signal to the connection pin identified via a resistor. 前記信号の値が少なくとも5ボルトである、請求項3に記載の方法。   The method of claim 3, wherein the value of the signal is at least 5 volts. 前記信号の値が−5ボルトである、請求項4に記載の方法。   The method of claim 4, wherein the value of the signal is −5 volts. 前記抵抗器の値が100キロオームである、請求項5に記載の方法。   6. The method of claim 5, wherein the resistor value is 100 kilohms. 少なくとも一個の外部接続ピンを有する集積回路デバイス内の障害を有する素子を回復する方法であって、該方法は外部接続ピンに所定のレベルの電圧信号を印加する段階を含む方法。   A method of recovering a faulty element in an integrated circuit device having at least one external connection pin, the method comprising applying a predetermined level voltage signal to the external connection pin.
JP2004571371A 2003-03-25 2003-03-25 Recovery method for encapsulated integrated circuit device Pending JP2006514396A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/040105 WO2004097893A2 (en) 2003-03-25 2003-03-25 Method of restoring encapsulated integrated circuit devices

Publications (1)

Publication Number Publication Date
JP2006514396A true JP2006514396A (en) 2006-04-27

Family

ID=35169227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004571371A Pending JP2006514396A (en) 2003-03-25 2003-03-25 Recovery method for encapsulated integrated circuit device

Country Status (4)

Country Link
EP (1) EP1613970A4 (en)
JP (1) JP2006514396A (en)
AU (1) AU2003304067A1 (en)
WO (1) WO2004097893A2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory
GB9212646D0 (en) * 1992-06-15 1992-07-29 Marconi Instruments Ltd A method of and equipment for testing the electrical conductivity of a connection
US5900739A (en) * 1996-09-24 1999-05-04 Advanced Micro Devices Inc. Method and apparatus for entering a test mode of an externally non-programmable device
US5991521A (en) * 1997-03-31 1999-11-23 International Business Machines Corporation Method and system of checking for open circuit connections within an integrated-circuit design represented by a hierarchical data structure

Also Published As

Publication number Publication date
EP1613970A2 (en) 2006-01-11
EP1613970A4 (en) 2006-12-13
WO2004097893A2 (en) 2004-11-11
AU2003304067A8 (en) 2004-11-23
AU2003304067A1 (en) 2004-11-23
WO2004097893A3 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
US11429482B2 (en) Systems and methods for correcting data errors in memory
JP5279899B2 (en) Secure random number generator
JP3888631B2 (en) Semiconductor memory, semiconductor memory inspection method, and manufacturing method
JP3583989B2 (en) Inspection method of contact connection of writable and readable integrated electronic circuit
US7053470B1 (en) Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information
US6230292B1 (en) Devices and method for testing cell margin of memory devices
EP0405586A1 (en) Semiconductor device and method of burning in the same
JP3112955B2 (en) Circuit for encoding identification information on circuit dice
JP2009266258A (en) Semiconductor device
TW200912632A (en) Systems and methods for programmable chip enable and chip address in semiconductor memory
JPS5992499A (en) Random access memory
JP3353602B2 (en) Test method for semiconductor device
US7277346B1 (en) Method and system for hard failure repairs in the field
US6545497B2 (en) Method and apparatus of testing memory device power and ground pins in an array assembly platform
CN100392766C (en) Reducing memory failures in integrated circuits
CN117079707A (en) Memory chip scrambling verification method
US6578157B1 (en) Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
JP2006514396A (en) Recovery method for encapsulated integrated circuit device
Nguyen et al. SEE and TID of emerging non-volatile memories
US20030115502A1 (en) Method of restoring encapsulated integrated circuit devices
Holbert et al. Radiation hardened electronics destined for severe nuclear reactor environments
JP2009087430A (en) Semiconductor testing apparatus and semiconductor testing method
JP2865456B2 (en) Test method for semiconductor memory device
JP3805188B2 (en) Composite memory module and selection method thereof
Hack et al. Heavy ion and proton test results for micron 4 Gb NAND flash memory

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331