JP2006345637A - 整流回路 - Google Patents

Abstract

【課題】高周波を電力源とする効率的な整流回路
【解決手段】整流回路１００は、第１のダイオードＤ₁と、直列接続された入力キャパシタＣ_i、入力インダクタＬ_i、第２のダイオードＤ₂及び出力キャパシタＣ₀と、第１のインダクタＬ₁とを有する。第１のインダクタＬ₁の一端は接地され、他端は第１のダイオードＤ₁のアノードに接続される。第１のダイオードＤ₁のカソードは第２のダイオードＤ₂のアノードに接続される。第２のダイオードＤ₂のカソードは出力キャパシタＣ₀に接続され、出力キャパシタＣ₀の他端は接地される。こうして、出力キャパシタＣ₀に並列に負荷Ｒを接続し、入力キャパシタＣ_iの他端から１ＭＨｚ〜１０ＧＨｚ程度の高周波を入力する。整流回路１００は１ｍＷ以下の微弱電力であっても、効率的に直流電力に変換する。
【選択図】図１

Description

本発明は、高周波を電力源とする整流回路に関する。本発明は周波数１ＭＨｚ〜１０ＧＨｚ、電力１ｍＷ程度の微弱電波を電力源とする、直流電源装置として有用である。

電波により電気エネルギーを空間伝送するアイデアは、１８９９年にニコラ・テスラの実験で実証されている。これは、３００ｋＷ、１５０ｋＨｚの電力を約４０ｋｍにわたって伝送したものである。一方１９８０年代には、衛星に搭載した太陽電池によって発電を行う宇宙太陽発電システムにおける発電電力の地上への送電や、マイクロ波によるエネルギー供給によって飛行物体を飛ばすことも実現している。

さて、マイクロ波よりも周波数の低い、ＲＦ帯域は放送及び通信により常時用いられており、当該ＲＦ波を電力源とするアイデアがある。いわゆるレクテナ（rectenna:rectifying antenna）技術については下記のような文献がある。
特開２００１−０８６６６６号公報 特開２００３−０８８００５号公報

レクテナの技術の基本は整流回路であり、出力電圧を高くするために例えば図９．Ａの倍電圧回路９０１や図９．Ｂの４倍電圧回路９０２をその基本としている。図９．Ａの倍電圧回路は、トランスＴの一次捲線に交流を入力し、その２次捲線に直列接続されたダイオードＤ₁が通過の電位の場合にコンデンサＣ₁を充電する。コンデンサＣ₁のダイオードＤ₁のカソードに接続された側に正電位Ｖ_DCが生じる。トランスＴの１次捲線と２次捲線が同数であればコンデンサＣ₁の正電位Ｖ_DCは入力された交流電圧のピークに等しくなる。一方、トランスＴの２次捲線の電位が反転すると、ダイオードＤ₁が遮断となり、コンデンサＣ₁がダイオードＤ₂を介して直列接続されたコンデンサＣ₂を充電することとなる。この時、コンデンサＣ₂にはトランスＴの２次捲線の電位とコンデンサＣ₁の電位の和が印加されるため、コンデンサＣ₂には最終的に２Ｖ_DCの電位が蓄積される。

図９．Ｂの４倍電圧回路９０２は、コッククロフト回路又はコッククロフトウォルトン回路とよばれるものであるが、基本的には上記の図９．Ａの倍電圧回路９０１と同様にして、順次各コンデンサが充電される。即ち、トランスＴの二次捲線のコンデンサＣ₁側が負電位の場合、ダイオードＤ₂及びＤ₄が遮断され、Ｄ₁及びＤ₃が通過となって、コンデンサＣ₁にはトランスＴの電位が、またコンデンサＣ₃にはコンデンサＣ₂の電位が印加される。トランスＴの二次捲線のコンデンサＣ₁側が正電位の場合、ダイオードＤ₁及びＤ₃が遮断され、Ｄ₂及びＤ₄が通過となって、コンデンサＣ₂にはトランスＴの電位とコンデンサＣ₁の電位の和が、またコンデンサＣ₄にはコンデンサＣ₃の電位が印加される。こうして直列接続されたコンデンサＣ₂とＣ₄の両端には、最終的には合計４Ｖ_DCの電位が蓄積される。

図９．Ａの倍電圧回路９０１は、高周波を入力する場合にはトランスＴを省略する。即ち、図９．Ｃに示すような負荷Ｒを付加した高周波用倍電圧回路９０３の構成となる。図９．Ｃの高周波用倍電圧回路９０３の構成は、入力キャパシタＣ_iを第２のダイオードＤ₂のアノードに接続し、第２のダイオードＤ₂のカソードを出力キャパシタＣ_oに接続し、出力キャパシタＣ_oの他端を接地する。第１のダイオードＤ₁のカソードを第２のダイオードＤ₂のアノードに接続し、第１のダイオードＤ₁のアノードを接地する。出力キャパシタＣ_oに並列に負荷Ｒを接続して、入力キャパシタＣ_iの他端から高周波を入力すれば、倍電圧回路として作用する。

入力キャパシタＣ_iを５０ｐＦ、出力キャパシタＣ_oを１００ｐＦ、負荷Ｒを１ｋΩとして、周波数１ＧＨｚで電力１ｍＷの高周波を入力するシミュレーションを行ったところ、図９．Ｃの高周波用倍電圧回路９０３は出力が０．４５Ｖ／０．４５ｍＡで効率が２０％程度と低かった。

また、従来のレクテナの技術は、大電力を前提とするものが多く、低電力の高周波から効率良く直流電力を生み出すものは知られていなかった。

そこで本発明者らは、図９．Ｃの高周波用倍電圧回路９０３を改良することで、本願発明を完成するに至った。

請求項１に記載の発明は、整流回路であって、第１のダイオードと、直列接続された入力キャパシタ、入力インダクタ、第２のダイオード及び出力キャパシタと、第１のインダクタとを有し、第１のインダクタと第１のダイオードと第２のダイオードとを、当該２つのダイオードが順方向となるように直列に接続したことを特徴とする。請求項２に記載の発明は、入力インダクタと第２のダイオードとに並列に接続されたバイパスキャパシタを有することを特徴とする。

請求項３に記載の発明は、更に順方向に直列接続された第３及び第４のダイオードを有し、第４のダイオードの他端を、前記第２のダイオードと接続した出力キャパシタの端子に接続し、第３及び第４のダイオードの接続点を入力キャパシタと入力インダクタの接続点と接続したことを特徴とする。請求項４に記載の発明は、請求項３に記載の整流回路を２つ組み合わせた整流回路であって、請求項３に記載の構成の第１の整流回路の第２のダイオードと、請求項３に記載の構成の第２の整流回路の第１のインダクタと、当該第２の整流回路の第１のダイオードとを直列接続したことを特徴とする。

請求項５に記載の発明は、第３のダイオードの少なくとも１つを、第３のダイオードと第２のインダクタとの直列接続に置き換えたことを特徴とする。

以下に示す通り、本願発明者らは図９．Ｃの高周波用倍電圧回路９０３について、コンデンサＣ_oを外した場合に第２のダイオードを逆流する電流が問題であることを確認した。即ち、各ダイオードの逆電流が高周波で問題となる。そこで入力インダクタと第１のインダクタとを設けることで各ダイオードの逆電流を阻止することができる。即ち、入力キャパシタを充電する経路である第１のダイオードの前後に入力インダクタと第１のインダクタとを設ける。これは、入力キャパシタの第１のダイオードの漏れによる放電経路でもあり、これにより入力キャパシタの電圧低下を抑制する。また、出力キャパシタを充電する経路にも入力インダクタが入る。これは、第２のダイオードの漏れによる出力キャパシタから入力キャパシタへの放電経路でもある。これにより出力キャパシタの電圧低下を抑制する。尚、入力インダクタと第１のインダクタは、力率を改善しているものと考えることも可能である（請求項１）。更にバイパスキャパシタを設けることで、高周波の帰還経路を設け、高周波から直流への変換効率を向上させることができる（請求項２）。

請求項３の構成によれば、並列に並べた整流回路（順方向に接続した２つのダイオードの２組）の間にインダクタを挿入し、各整流回路（順方向に接続した２つのダイオードの２組）への信号の入力の位相を変える事により、合成されて出力される信号の力率が改善される。請求項４の構成によれば、第１の整流回路の出力電位を第２の整流回路の基準電位とできるので、第２の整流回路の各ダイオードの立ち上がり電圧を予め印加することができ、さらに高い電圧を出力させることができる。

以下、本発明の具体例を回路図を参照して説明する。尚、本発明は以下の具体例に限定されるものではない。

図１は、本発明の具体的な一実施例に係る整流回路１００の構成を示す回路図である。本実施例は請求項１に係る発明の具体的な一実施例にあたる。

図１の整流回路１００は、第１のダイオードＤ₁と、直列接続された入力キャパシタＣ_i、入力インダクタＬ_i、第２のダイオードＤ₂及び出力キャパシタＣ₀と、第１のインダクタＬ₁とを有する。第１のインダクタＬ₁の一端は接地され、他端は第１のダイオードＤ₁のアノードに接続される。第１のダイオードＤ₁のカソードは第２のダイオードＤ₂のアノードに接続される。第２のダイオードＤ₂のカソードは出力キャパシタＣ₀に接続され、出力キャパシタＣ₀の他端は接地される。こうして、出力キャパシタＣ₀に並列に負荷Ｒを接続し、入力キャパシタＣ_iの他端から１ＭＨｚ〜１０ＧＨｚ程度の高周波を入力する。尚、図１にも示したが、以下のシミュレーション及び実装品の作製については、各素子の特性は以下の通りとした。
ダイオードＤ₁、Ｄ₂：ルネサステクノロジ社のシリコンショットキダイオードHSD276A、
入力キャパシタＣ_i：１００ｐＦ、
出力キャパシタＣ_o：１００ｐＦ、
入力インダクタＬ_i：１５ｎＨ、
第１のインダクタＬ₁：４．７ｎＨ、
負荷Ｒ：１ｋΩ

図２は、本発明の具体的な他の実施例に係る整流回路２００の構成を示す回路図である。本実施例は請求項２に係る発明の具体的な一実施例にあたる。

図２の整流回路２００は、図１の整流回路１００の直列接続された入力インダクタＬ_i及び第２のダイオードＤ₂に並列に、バイパスキャパシタＣ_bを接続したものである。図２にも示したが、以下のシミュレーション及び実装品の作製については、各素子の特性は以下の通りとした。
入力キャパシタＣ_i：５０ｐＦ、
バイパスキャパシタＣ_b：２．５ｐＦ
第１のインダクタＬ₁：５ｎＨ、
その他は図１の整流回路１００の素子特性と同じ。

図３は、本発明の具体的な他の実施例に係る整流回路３００の構成を示す回路図である。本実施例は請求項３及び５に係る発明の具体的な一実施例にあたる。

図３の整流回路３００は、図１の整流回路１００に、第３のダイオードＤ₃と第４のダイオードＤ₄と第２のインダクタＬ₂を付加したものである。第４のダイオードＤ₄のカソードは第２のダイオードＤ₂のカソードと接続し、第４のダイオードＤ₄のアノードは入力キャパシタＣ_iと入力インダクタＬ_iの接続点に接続する。第３のダイオードＤ₃のカソードは第４のダイオードＤ₄のアノードに接続し、第３のダイオードＤ₃のアノードは第２のインダクタＬ₂に接続し、第２のインダクタＬ₂の他端は接地する。図３にも示したが、以下のシミュレーション及び実装品の作製については、各素子の特性は以下の通りとした。
ダイオードＤ₃、Ｄ₄：ルネサステクノロジ社のシリコンショットキダイオードHSD276A、
第２のインダクタＬ₂：４．７ｎＨ、
その他は図１の整流回路１００の素子特性と同じ。

図４は、本発明の具体的な他の実施例に係る整流回路４００の構成を示す回路図である。図４の整流回路４００は、図３の整流回路３００とほぼ同様な構成の２つの整流回路４０１及び４０２を接続した構成である。本実施例は請求項４及び５に係る発明の具体的な一実施例にあたる。

第１の整流回路４０１は、図３の整流回路３００から負荷Ｒを除いた構成であり、各構成素子には添え字で「_-1」と付加して第１の整流回路４０１の構成素子であることを示した。第２の整流回路４０２は、図３の整流回路３００から第２のインダクタＬ₂を除いた構成であり、各構成素子には添え字で「_-2」と付加して第２の整流回路４０２の構成素子であることを示した。第２の整流回路４０２については、第３のダイオードＤ_3-2のアノードと、第１のインダクタＬ_1-2は接地せずに接続する。

図４の整流回路４００は、このような第１の整流回路４０１及び第２の整流回路４０２を接続して２段の整流回路としたものである。即ち第１の整流回路４０１の第２のダイオードＤ_2-1のカソードに、第２の整流回路４０２の第１のインダクタＬ_1-2を接続して、第１の整流回路４０１の第２のダイオードＤ_2-1、第２の整流回路４０２の第１のインダクタＬ_1-2、第２の整流回路４０２の第１のダイオードＤ_1-2が直列接続となるようにした。この際、第１の整流回路４０１の第２のダイオードＤ_2-1のカソードに、第２の整流回路４０２の第３のダイオードＤ_3-2のアノードも接続される。こうして、第１の整流回路４０１の出力電位が、第２の整流回路４０２の基準電位となる。図４にも示したが、以下のシミュレーション及び実装品の作製については、各素子の特性は以下の通りとした。
第２の整流回路４０２の入力インダクタＬ_i-2：１２ｎＨ、
負荷Ｒ：３．４ｋΩ、
その他は図３の整流回路３００の対応する素子特性と同じ。

図５は、図２の実施例２の整流回路２００を実装した実装品２０００の各素子の配置を示す平面図である。チップ抵抗、チップインダクタ、チップコンデンサを用い、テフロン（登録商標）基板上に表面実装した。図１の実施例１の整流回路１００、図３の実施例３の整流回路３００、更には図９．Ｃの高周波用倍電圧回路９０３についてもほぼ同様に実装して、以下のデータを得た。

〔特性のシミュレーションについて〕
シミュレーションには高周波設計ソフトウエアであるAgilent Technologies社のADS （ADVANCED DESIGN SYSTEM 2003C）を用い、ハーモニックバランス法によった。ダイオードは実装品にルネサステクノロジ社のシリコンショットキダイオードHSD276Aを用いたがＳＰＩＣＥ特性はHSC276Aのものを用いた。これは立ち上がり電圧Ｖｆが０．２Ｖと低く、また、接合容量も小さいことから選択された。高周波は１ＧＨｚとして、−５０ｄＢｍから０ｄＢｍ（１０ｎＷから１ｍＷ）でシミュレーションした。

〔図２の実施例２と、図９．Ｃのシミュレーション〕
図６．Ａ及び図６．Ｂは、図２の実施例２の整流回路２００の入力電力（ｄＢｍ）に対する、出力電圧及び出力電流のシミュレーションである。０ｄＢｍ（１ｍＷ）において、出力電圧は０．７８Ｖ、出力電流は０．７８ｍＡであり、効率は６１％であった。

一方、図９．Ｃの高周波用倍電圧回路９０３の結果は、図７．Ａ及び図７．Ｂに示す通り、出力電圧は０．４５Ｖ、出力電流は０．４５ｍＡであり、効率は２０％に留まった。即ち、図９．Ｃの高周波用倍電圧回路９０３と比較して、図２の実施例２の整流回路２００の交流（高周波）／直流変換効率は３倍に上昇した。

〔出力キャパシタを外した場合のシミュレーション〕
上記結果の原因を考察するため、図２の実施例２の整流回路２００と、図９．Ｃの高周波用倍電圧回路９０３とから、各々出力キャパシタＣ_oを外した場合のシミュレーションを行った。−５０ｄＢｍから０ｄＢｍ（１０ｎＷから１ｍＷ）の２ｄＢｍステップで実施した。図９．Ｃの高周波用倍電圧回路９０３に対し、図２の実施例２の整流回路２００は、入力インダクタＬ_i及び第１のインダクタＬ₁、バイパスキャパシタＣ_bを付加した構成である。

図２の実施例２の整流回路２００から出力キャパシタＣ_oを外した場合のシミュレーションは、図６．Ｃ及び図６．Ｄに示す通り、出力電流、出力電圧共に負となることは無く、しかも入力電力が０ｄＢｍ（１ｍＷ）の場合には、出力電圧は０．３Ｖ、出力電流は０．３ｍＡを下回ることはなかった。

図９．Ｃの高周波用倍電圧回路９０３から出力キャパシタＣ_oを外した場合のシミュレーションは、図７．Ｃ及び図７．Ｄに示す通り、出力電流、出力電圧共に負となる時間区間が存在する。これは少なくとも第２のダイオードＤ₂を逆流する電流が生じる時間区間があることを示す。これは、ダイオードが内部にインダクタ成分やキャパシタ成分を有していることによる。尚、ＳＰＩＣＥではインダクタ成分を１ｎＨ、キャパシタ成分を０．１ｐＦとしている。

これらの、出力キャパシタＣ_oを外した場合のシミュレーションから、本発明の第１のダイオードＤ₁の前後に挿入された入力インダクタＬ_iと第１のインダクタＬ₁は、第１及び第２のダイオードＤ₁及びＤ₂の逆電流を阻止するように、作用しているものと考えられる。或いは、力率を改善するものと考えられる。

〔図４の回路のシミュレーション〕
図４の整流回路４００について、第１の整流回路４０１の入力端（図４でＡ）と第２の整流回路４０２の入力端（図４でＢ）とに０ｄＢｍを入力するシミュレーションを実施した。負荷Ｒに出力電圧２．０Ｖ、出力電流０．６ｍＡが得られた。このとき、入力電力は２ｍＷ、出力電力は１．２ｍＷであり、変換効率は６０％であった。尚、図４の入力端Ｂは、図４の点Ｃ（第１の整流回路４０１の第４のダイオードＤ_4-1のアノード）に接続し、入力端Ａのみを用いる構成としても良い。

〔実装品による比較〕
図８に、実装品についての実験結果を示す。５０Ωのインピーダンスを有する信号発生器に接続して実験した。尚、線路はマイクロストリップ線路とした。図８．Ａは、図１の整流回路１００の回路図に基づく実装品の実験結果と、図９．Ｃの整流回路９０３の回路図に基づく実装品の実験結果を示すグラフ図である。周波数は１ＧＨｚで固定し、入力電力を変化させた。図８．Ａに示す通り、０ｄＢｍ（１ｍＷ）において従来品である図９．Ｃの整流回路９０３の変換効率は２９．３％（出力電圧０．５４Ｖ）であったが、図１の整流回路１００の変換効率は５１．６％（出力電圧０．７２Ｖ）と、大幅な上昇が見られた。更に、図８．Ｂは、図３の整流回路３００の回路図に基づく実装品の実験結果である。０ｄＢｍ（１ｍＷ）において図３の整流回路３００の変換効率は５３．７％（出力電圧０．７３Ｖ）と、やはり大幅な上昇が見られた。

図４は図３の整流回路を２段組としたものであるが、図１乃至図３の整流回路から任意に選んで多段に組むことも本願発明に包含される。

本発明によれば、１ＭＨｚ〜１０ＧＨｚ程度の周波数の、電力１ｄＢｍ（１ｍＷ）以下の入力電力から、効率良く直流電力を得ることができる。よって、本発明の整流回路を備えることで、様々な移動体に装備される電子機器や、携帯型の電子機器において固定電源を省略或いは小型化することが可能となる。特に図４のような多段構成を用いると、数Ｖの出力を得ることも可能となる。２Ｖの直流電源は、現在の無線装置に適用可能である。

本発明の具体的な一実施例に係る整流回路１００の構成を示す回路図。 本発明の具体的な他の実施例に係る整流回路２００の構成を示す回路図。 本発明の具体的な他の実施例に係る整流回路３００の構成を示す回路図。 本発明の具体的な他の実施例に係る整流回路４００の構成を示す回路図。 実施例２の整流回路２００の実装品２０００の配置を示す平面図。 ６．Ａ及び６．Ｂは、整流回路２００の入力電力に対する出力電圧と出力電流のシミュレーション結果を示すグラフ図、６．Ｃ及び６．Ｄは、整流回路２００から出力キャパシタＣ_oを外した場合の出力電圧と出力電流のシミュレーション結果を示すグラフ図。 ７．Ａ及び７．Ｂは、整流回路９０３の入力電力に対する出力電圧と出力電流のシミュレーション結果を示すグラフ図、７．Ｃ及び７．Ｄは、整流回路９０３から出力キャパシタＣ_oを外した場合の出力電圧と出力電流のシミュレーション結果を示すグラフ図。 実装品を形成した場合の、整流回路１００及び整流回路３００の出力電圧と、整流回路９０３の出力電圧を比較したグラフ図。 ９．Ａは倍電圧回路９０１の構成を示す回路図、９．Ｂは４倍電圧回路９０２の構成を示す回路図、９．Ｃは高周波用倍電圧回路９０３の構成を示す回路図。

符号の説明

Ｄ₁、Ｄ₂、Ｄ₃、Ｄ₄：ダイオード
Ｃ_i：入力キャパシタ
Ｃ_o：出力キャパシタ
Ｃ_b：バイパスキャパシタ
Ｌ_i：入力インダクタ
Ｌ₁、Ｌ₂：第１、第２のインダクタ
Ｒ：負荷
_-1、_-2：整流回路４００の構成部分である、第１の整流回路４０１を構成する素子を示す符号と第２の整流回路４０２を構成する素子を示す符号

Claims (5)

1. 整流回路であって、
   第１のダイオードと、
   直列接続された入力キャパシタ、入力インダクタ、第２のダイオード及び出力キャパシタと、
   第１のインダクタとを有し、
   前記第１のインダクタと前記第１のダイオードと前記第２のダイオードとを、当該２つのダイオードが順方向となるように直列に接続したことを特徴とする整流回路。
2. 前記入力インダクタと前記第２のダイオードとに並列に接続されたバイパスキャパシタを有することを特徴とする請求項１に記載の整流回路。
3. 更に順方向に直列接続された第３及び第４のダイオードを有し、
   前記第４のダイオードの他端を、前記第２のダイオードと接続した出力キャパシタの端子に接続し、
   前記第３及び前記第４のダイオードの接続点を前記入力キャパシタと前記入力インダクタの接続点と接続したことを特徴とする請求項１に記載の整流回路。
4. 請求項３に記載の整流回路を２つ組み合わせた整流回路であって、
   請求項３に記載の構成の第１の整流回路の前記第２のダイオードと、
   請求項３に記載の構成の第２の整流回路の前記第１のインダクタと、
   当該第２の整流回路の前記第１のダイオードとを直列接続したことを特徴とする整流回路。
5. 前記第３のダイオードの少なくとも１つを、前記第３のダイオードと第２のインダクタとの直列接続に置き換えたことを特徴とする請求項３又は請求項４に記載の整流回路。

Images