JP2006344996A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2006344996A
JP2006344996A JP2006232873A JP2006232873A JP2006344996A JP 2006344996 A JP2006344996 A JP 2006344996A JP 2006232873 A JP2006232873 A JP 2006232873A JP 2006232873 A JP2006232873 A JP 2006232873A JP 2006344996 A JP2006344996 A JP 2006344996A
Authority
JP
Japan
Prior art keywords
silicon substrate
platinum
film
silicide layer
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006232873A
Other languages
Japanese (ja)
Other versions
JP3957736B2 (en
Inventor
Masaru Takizawa
勝 滝沢
Hajime Iwata
一 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006232873A priority Critical patent/JP3957736B2/en
Publication of JP2006344996A publication Critical patent/JP2006344996A/en
Application granted granted Critical
Publication of JP3957736B2 publication Critical patent/JP3957736B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a Schottky barrier diode whose barrier height can be easily regulated and hardly changed even in an after-soldering process. <P>SOLUTION: The method of manufacturing the Schottky barrier diode comprises processes such as a silicon base preparing process of preparing an n<SP>+</SP>-silicon base formed with an n<SP>-</SP>-layer on its one surface, an insulating film forming process of forming an insulating film with an opening on the one surface of the silicon base, a platinum film forming process of forming a platinum film on the opening of the insulating film, a silicide layer forming process of forming a platinum silicide layer by thermally treating the silicon base, a molybdenum film forming process of forming a molybdenum film above the silicide layer without carrying out a platinum removing process, and a silicide layer modifying process of making the silicide layer contain molybdenum by subjecting the silicon base to a thermal treatment in this sequence. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ショットキーバリアのバリアハイト（Barrier height）を容易に調整可能で、後工程のはんだ工程を経ることによってもバリアハイトが変化せず安定であるショットキーバリアバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法に関する。   INDUSTRIAL APPLICABILITY The present invention provides a Schottky barrier barrier diode manufacturing method and an insulated gate type in which the barrier height of a Schottky barrier can be easily adjusted, and the barrier height does not change even when a subsequent soldering process is performed. The present invention relates to a method for manufacturing a bipolar transistor.

ショットキーバリアダイオードは、金属と半導体との接触部に形成されるショットキーバリアを利用して整流性を持たせたダイオードである。このショットキーバリアダイオードは、キャリヤの蓄積電荷量が非常に小さいため、ターンオン時間やターンオフ時間が極めて短いという特徴を有し、そのため検波やミクサ用、高速スイッチング用、電源二次側の整流用など多用途に使用されている。   The Schottky barrier diode is a diode having a rectifying property using a Schottky barrier formed at a contact portion between a metal and a semiconductor. This Schottky barrier diode has a feature that the turn-on time and turn-off time are extremely short because the amount of accumulated charge in the carrier is very small, so it is used for detection, mixer, high-speed switching, rectification on the secondary side of the power supply, etc. Used for many purposes.

このショットキーバリアダイオードにおいては、通常はショットキーバリアを形成するバリアメタルを種々選択することによりバリアハイトの調整を行い、順電圧降下の値や逆方向漏れ電流の値を調整しているが、バリアメタルの種類は有限であるため所望のバリアハイトに調整するのは容易ではない。   In this Schottky barrier diode, the barrier height is usually adjusted by selecting various barrier metals that form the Schottky barrier, and the forward voltage drop value and the reverse leakage current value are adjusted. Since the types of metal are limited, it is not easy to adjust to a desired barrier height.

特許文献１には、上述の問題を解決するため、二種類のバリアメタルを積層して熱処理を行ってバリアハイトの調整を可能にしたショットキーバリアダイオードの製造方法が開示されている。図１１はこの公報に開示されたショットキーバリアダイオードの製造工程を示す図である。   In order to solve the above-described problem, Patent Document 1 discloses a method for manufacturing a Schottky barrier diode in which two types of barrier metals are stacked and heat treatment is performed to enable adjustment of the barrier height. FIG. 11 is a diagram showing a manufacturing process of the Schottky barrier diode disclosed in this publication.

図１１に示されるように、この従来のショットキーバリアダイオード９００の製造方法は、半導体基板９０１の一方の主面に設けた絶縁膜９１０の開口部９０８に拡散係数Ａを有する第１のバリアメタルの膜９１２を形成する第１の工程と、次いで、第１のバリアメタル９１２の上面に、拡散係数Ｂが拡散係数Ａとの関係でＡ＜Ｂとなる第２のバリアメタルの膜９１４を形成する第２の工程と、次いで、第１及び第２の工程を経た半導体基板９０１に熱処理を施す第３の工程と、第１及び第２のバリアメタルをパターンニングする第４の工程と、第２のバリアメタルの膜９１４上及び半導体基板９０１の他方の主面にそれぞれ電極９２４、９２６を形成する工程と、を有するものである。   As shown in FIG. 11, this conventional Schottky barrier diode 900 manufacturing method includes a first barrier metal having a diffusion coefficient A in an opening 908 of an insulating film 910 provided on one main surface of a semiconductor substrate 901. Next, a second barrier metal film 914 in which the diffusion coefficient B is A <B in relation to the diffusion coefficient A is formed on the upper surface of the first barrier metal 912. A second step of performing a heat treatment on the semiconductor substrate 901 that has undergone the first and second steps, a fourth step of patterning the first and second barrier metals, And forming electrodes 924 and 926 on the second barrier metal film 914 and the other main surface of the semiconductor substrate 901, respectively.

このため、この製造方法によれば、二種類のバリアメタルに熱処理を施すことにより、ショットキーバリアダイオードのバリアハイトを、二種類のバリアメタルのバリアハイトの中間の値に調整することが可能となる。その結果、順電圧降下の値及び逆方向漏れ電流の値を所望の値に調整することが可能になる。   For this reason, according to this manufacturing method, it is possible to adjust the barrier height of the Schottky barrier diode to an intermediate value between the barrier heights of the two types of barrier metals by performing heat treatment on the two types of barrier metals. As a result, the forward voltage drop value and the reverse leakage current value can be adjusted to desired values.

一方、伝導度変調を起こさせるためのホールの注入をショットキー接合から行うタイプのいわゆるショットキー接合型の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴということもある。）においても、ショットキー接合におけるバリアハイトを調整して、ホールの注入量を制御したいという要求が存在する。この場合においても、上記した製造方法を適用すれば、ショットキーバリアダイオードのバリアハイトを、二種類のバリアメタルのバリアハイトの中間の値に調整することが可能となる。その結果、ホールの注入量を所望の値に調整することが可能になる。   On the other hand, the barrier height in a Schottky junction is also used in a so-called Schottky junction type insulated gate bipolar transistor (hereinafter also referred to as an IGBT) of the type in which holes for causing conductivity modulation are injected from a Schottky junction. There is a demand for adjusting the amount of holes to control the amount of injected holes. Even in this case, if the above manufacturing method is applied, the barrier height of the Schottky barrier diode can be adjusted to an intermediate value between the barrier heights of the two types of barrier metals. As a result, the hole injection amount can be adjusted to a desired value.

ところで、これらの半導体装置を製造するにあたっては、後工程で、これらの半導体装置に外部電極端子を接続したり、これらの半導体装置を基板に実装したりするなどのため、はんだ工程（ソルダー熱処理工程）を経ることがある。本発明者は、一旦所定の値に設定されたバリアハイトが、はんだ工程を経ることにより変化して特性が劣化してしまうことがあるという問題を新たに見出した。
後工程のはんだ工程でバリアハイトが変化すると、ショットキーバリアダイオードでは所望の順電圧降下の値や逆方向漏れ電流の値を得ることが困難になる。また、ＩＧＢＴでは所望のホール注入量が得ることが困難になる。 By the way, in manufacturing these semiconductor devices, a solder process (solder heat treatment process) is performed in a later process to connect external electrode terminals to these semiconductor devices or to mount these semiconductor devices on a substrate. ). The inventor has newly found a problem that the barrier height once set to a predetermined value may be changed through the soldering process and the characteristics may be deteriorated.
If the barrier height changes in the subsequent solder process, it becomes difficult for the Schottky barrier diode to obtain a desired forward voltage drop value and reverse leakage current value. In addition, it is difficult to obtain a desired hole injection amount with the IGBT.

特開２０００−１９６１０８号公報JP 2000-196108 A

そこで、本発明は上記のような問題を解決するためになされたもので、バリアハイトの調整が容易で、かつ、後工程のはんだ工程においてもバリアハイトが変化しにくいショットキーバリアダイオードの製造方法を提供することを目的とする。
また、本発明は、バリアハイトの調整が容易で、かつ、後工程のはんだ工程においてもバリアハイトが変化しにくい絶縁ゲート型バイポーラトランジスタの製造方法を提供することを目的とする。
さらにまた、本発明は、バリアハイトの調整が容易で、かつ、後工程のはんだ工程においてもバリアハイトが変化しにくい構造を有する半導体装置を提供することを目的とする。 Accordingly, the present invention has been made to solve the above-described problems, and provides a method for manufacturing a Schottky barrier diode in which the barrier height can be easily adjusted and the barrier height does not easily change even in a subsequent soldering process. The purpose is to do.
It is another object of the present invention to provide a method for manufacturing an insulated gate bipolar transistor in which the barrier height can be easily adjusted and the barrier height does not easily change even in a subsequent solder process.
Still another object of the present invention is to provide a semiconductor device having a structure in which the barrier height can be easily adjusted and the barrier height is difficult to change even in a subsequent solder process.

（１）本発明の半導体装置の製造方法は、一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の開口部に、白金膜を形成する白金膜形成工程と、前記シリコン基体に熱処理を施すことにより白金のシリサイド層を形成するシリサイド層形成工程と、前記シリサイド層の上方に、白金の除去工程を経ることなく、モリブデン膜を形成するモリブデン膜形成工程と、前記シリコン基体に熱処理を施すことによりモリブデンを前記シリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とする。 (1) A method for manufacturing a semiconductor device of the present invention includes a silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface, and an opening on one surface of the silicon substrate. An insulating film forming step for forming an insulating film, a platinum film forming step for forming a platinum film in the opening of the insulating film, and a silicide layer forming step for forming a platinum silicide layer by performing a heat treatment on the silicon substrate And a molybdenum film forming step for forming a molybdenum film without passing through a platinum removing step above the silicide layer, and a silicide layer modifying step for heat-treating the silicon substrate to contain molybdenum in the silicide layer. And in this order.

このため、本発明のショットキーバリアダイオードの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, the molybdenum enters the platinum silicide layer and the barrier height is adjusted. It can be done easily.

また、本発明のショットキーバリアダイオードの製造方法によれば、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができるようになる。   Further, according to the method for manufacturing a Schottky barrier diode of the present invention, the mechanism is still unclear, but the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.

このため、本発明のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。   Therefore, according to the method of manufacturing a Schottky barrier diode of the present invention, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. In addition, since the value of the barrier height can be accurately controlled, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.

ここで、前記第１の電極膜形成工程において、「前記シリサイド層の上方に」とは、白金膜形成工程で白金をある程度厚く形成した場合には、シリサイド化されずに未反応のまま残っている白金層の表面にモリブデン膜を形成することになる。一方、白金膜形成工程で白金をある程度薄く形成した場合には、白金はほとんどシリサイド化されるため、このシリサイド層の表面にモリブデン膜を形成することになる。   Here, in the first electrode film forming step, “above the silicide layer” means that when platinum is formed to be thick to some extent in the platinum film forming step, it remains unreacted without being silicided. A molybdenum film is formed on the surface of the platinum layer. On the other hand, when platinum is formed to be thin to some extent in the platinum film forming step, since platinum is mostly silicided, a molybdenum film is formed on the surface of the silicide layer.

また、前記第１の電極膜形成工程において、「白金の除去工程を経ることなく」とは、白金膜形成工程で白金をある程度厚く形成した場合には、シリサイド化されなかった白金を除去せずにという意味である。一方、白金膜形成工程で白金をある程度薄く形成した場合には、白金はほとんどシリサイド化されるため、白金は金属としてはほとんど存在しないと考えられる。しかしながら、この場合であっても、白金を除去するための白金除去工程を経ることなくという意味である。いずれの場合であっても、本発明によれば、白金除去工程を経ることなくモリブデン膜を形成することにより、後工程のはんだ工程においてバリアハイトの変化を抑制することができる。   Further, in the first electrode film forming step, “without passing through the platinum removing step” means that platinum that has not been silicided is not removed when platinum is formed to a certain extent thick in the platinum film forming step. It means that. On the other hand, when platinum is formed to be thin to some extent in the platinum film forming step, platinum is almost silicided, so that platinum is considered to hardly exist as a metal. However, even in this case, it means that the platinum removal step for removing platinum is not performed. In any case, according to the present invention, by forming the molybdenum film without passing through the platinum removal step, it is possible to suppress the change in the barrier height in the subsequent soldering step.

本発明のショットキーバリアダイオードの製造方法においては、白金はモリブデンよりもシリサイドを形成し易い金属であるため、一旦白金のシリサイド層を形成しておいてその後モリブデン膜を形成した後熱処理をして、モリブデンをシリサイド層に移動させてシリサイド層を変性させる本発明の製造方法によれば、シリサイド層を安定して形成することができ、特性の安定したショットキーバリアダイオードを製造することができる。   In the Schottky barrier diode manufacturing method of the present invention, platinum is a metal that can form a silicide more easily than molybdenum. Therefore, after a platinum silicide layer is formed, a molybdenum film is formed, and then heat treatment is performed. According to the manufacturing method of the present invention in which molybdenum is moved to the silicide layer to modify the silicide layer, the silicide layer can be stably formed, and a Schottky barrier diode having stable characteristics can be manufactured.

（２）上記（１）に記載のショットキーバリアダイオードの製造方法においては、前記白金膜形成工程で形成される前記白金膜は外周所定部分が除去されたパターンを有するものであることが好ましい。
白金はモリブデンと比較して極めてエッチングされにくい金属である。このため、このような方法とすることにより、後の工程でモリブデン膜等の外周所定部分をウェットエッチングにより除去する際に、白金膜をウェットエッチングしなくてすむようにでき、モリブデン等を正確にパターンニングすることができるようになる。
この場合、前記白金膜を前記絶縁膜上に形成しないようにすることも好ましい。このような方法とすることにより、白金膜と絶縁膜との密着性不良による膜剥がれを防止することができるため、得られるショットキーバリアダイオードの信頼性を高めることもできる。 (2) In the method for manufacturing a Schottky barrier diode described in (1) above, it is preferable that the platinum film formed in the platinum film forming step has a pattern in which a predetermined portion on the outer periphery is removed.
Platinum is a metal that is extremely difficult to etch compared to molybdenum. For this reason, by adopting such a method, it is not necessary to wet-etch the platinum film when removing a predetermined portion of the outer periphery of the molybdenum film or the like by wet etching in a later process, and the molybdenum or the like is accurately patterned. To be able to ning.
In this case, it is also preferable not to form the platinum film on the insulating film. By adopting such a method, film peeling due to poor adhesion between the platinum film and the insulating film can be prevented, so that the reliability of the obtained Schottky barrier diode can be improved.

（３）上記（１）又は（２）に記載のショットキーバリアダイオードの製造方法においては、前記白金膜形成工程において形成する白金の膜厚を７．５ｎｍ〜３０ｎｍの範囲内の値とすることが好ましい。
白金の膜厚を７．５ｎｍ以上とすることにより後工程のはんだ工程におけるバリアハイトの変動を極めて小さいものとすることができる。また、白金の膜厚を３０ｎｍ以下とすることにより、バリアハイトの調整を容易なものとすることができる。
また、白金の膜厚を１２．５ｎｍ以下の値とすることがより好ましい。このような方法とすることにより、ウェットエッチングによる白金のパターンニングが可能になるため、製造工程を簡略化できる。 (3) In the Schottky barrier diode manufacturing method according to (1) or (2) above, the thickness of the platinum film formed in the platinum film forming step is set to a value within a range of 7.5 nm to 30 nm. Is preferred.
By setting the thickness of the platinum film to 7.5 nm or more, the fluctuation of the barrier height in the subsequent soldering process can be made extremely small. Moreover, adjustment of barrier height can be made easy by making the film thickness of platinum into 30 nm or less.
The platinum film thickness is more preferably 12.5 nm or less. By adopting such a method, it becomes possible to pattern platinum by wet etching, so that the manufacturing process can be simplified.

（４）上記（１）〜（３）のいずれかに記載のショットキーバリアダイオードの製造方法においては、前記モリブデン膜形成工程において形成するモリブデン層の膜厚を１００ｎｍ〜４００ｎｍの範囲内の値とすることが好ましい。
モリブデン層の膜厚を１００ｎｍ以上とすることにより、バリアハイトの調整を十分に行うことができるととも、第１の電極膜の他の金属膜（例えば、ニッケル膜）との密着性を良くすることができる。さらに、他の金属膜からのバリアハイトへの影響を防止することができる。また、モリブデン膜の膜厚は４００ｎｍもあれば十分である。 (4) In the method for manufacturing a Schottky barrier diode according to any one of (1) to (3), the film thickness of the molybdenum layer formed in the molybdenum film forming step is a value within a range of 100 nm to 400 nm. It is preferable to do.
By setting the film thickness of the molybdenum layer to 100 nm or more, the barrier height can be adjusted sufficiently, and the first electrode film can be improved in adhesion with other metal films (for example, nickel film). Can do. Furthermore, the influence on the barrier height from other metal films can be prevented. Further, it is sufficient that the film thickness of the molybdenum film is 400 nm.

（５）上記（１）〜（４）のいずれかに記載のショットキーバリアダイオードの製造方法は、前記シリサイド層変性工程を４００℃以下の温度条件で行った場合に特に顕著な効果が得られる。
所望のバリアハイトを得るために４００度より低い温度条件でシリサイド層変性工程を行うことがあるが、このような場合には後工程のはんだ工程においてバリアハイトの変化が顕著になるため、本発明はこのような場合に特に効果がある。 (5) The Schottky barrier diode manufacturing method according to any one of the above (1) to (4) is particularly effective when the silicide layer modification step is performed under a temperature condition of 400 ° C. or less. .
In order to obtain a desired barrier height, the silicide layer modification step may be performed under a temperature condition lower than 400 ° C. In such a case, since the change in the barrier height becomes significant in the subsequent soldering process, It is particularly effective in such cases.

（６）上記（１）〜（５）のいずれかに記載のショットキーバリアダイオードの製造方法においては、前記モリブデン膜形成工程の後に、前記モリブデン膜の上方にニッケル膜を形成し、その後、フォトエッチングによりこれら金属の膜の外周所定部分を除去して、モリブデン（下層）及びニッケル（上層）の積層膜からなる第１の電極膜を形成する第１の電極膜形成工程を含むことが好ましい。
このような方法とすることにより、外部との接続の際に用いられるはんだとの密着性を高めることができる。 (6) In the method for manufacturing a Schottky barrier diode described in any one of (1) to (5) above, a nickel film is formed above the molybdenum film after the molybdenum film forming step, It is preferable to include a first electrode film forming step of forming a first electrode film made of a laminated film of molybdenum (lower layer) and nickel (upper layer) by removing a predetermined portion of the outer periphery of the metal film by etching.
By setting it as such a method, adhesiveness with the solder used in the case of the connection with the exterior can be improved.

（７）上記（６）に記載のショットキーバリアダイオードの製造方法においては、前記ニッケル膜形成工程の後に、前記シリコン基体の他方の表面に第２の電極膜を形成する第２の電極膜形成工程を含むことが好ましい。
このような方法とすることにより、外部接続の信頼性を高めることができる。 (7) In the method for manufacturing a Schottky barrier diode described in (6) above, the second electrode film is formed by forming a second electrode film on the other surface of the silicon substrate after the nickel film forming step. It is preferable to include a process.
By adopting such a method, the reliability of external connection can be improved.

（８）上記（７）に記載のショットキーバリアダイオードの製造方法は、前記第２の電極膜形成工程の後に、ショットキーバリアダイオードの電極にはんだ付けするはんだ工程（ソルダー熱処理工程）を経る場合に、顕著な効果が得られる。
ショットキーバリアダイオードを市場に出す前には、後工程で、ショットキーバリアダイオードに外部電極端子を接続したり、ショットキーバリアダイオードを基板に実装する等のためショットキーバリアダイオードの電極にはんだ付けするはんだ工程（ソルダー熱処理工程）を行う必要があるが、本発明のショットキーバリアダイオードの製造方法によれば、この工程におけるバリアハイトの変動を極めて小さなものにすることができる。 (8) The method for manufacturing a Schottky barrier diode described in (7) above includes a soldering process (solder heat treatment process) for soldering to the electrode of the Schottky barrier diode after the second electrode film forming process. In addition, a remarkable effect can be obtained.
Before the Schottky barrier diode is put on the market, it is soldered to the electrode of the Schottky barrier diode to connect the external electrode terminal to the Schottky barrier diode or to mount the Schottky barrier diode on the board in the later process However, according to the method for manufacturing a Schottky barrier diode of the present invention, the fluctuation of the barrier height in this step can be made extremely small.

（９）本発明の他のショットキーバリアダイオードの製造方法は、一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の開口部に、白金膜を形成する白金膜形成工程と、前記白金膜の上方にモリブデン膜を形成するモリブデン膜形成工程と、前記シリコン基体に熱処理を施すことによりモリブデンを含有する白金のシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とする。 (9) Another method of manufacturing a Schottky barrier diode of the present invention includes a silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface, and one surface of the silicon substrate, An insulating film forming step of forming an insulating film having an opening, a platinum film forming step of forming a platinum film in the opening of the insulating film, and a molybdenum film forming step of forming a molybdenum film above the platinum film; And a silicide layer forming step of forming a silicide layer of platinum containing molybdenum by performing heat treatment on the silicon substrate in this order.

このため、本発明の他のショットキーバリアダイオードの製造方法によれば、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   Therefore, according to another Schottky barrier diode manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer, and the barrier height is adjusted. It can be done easily.

また、本発明の他のショットキーバリアダイオードの製造方法によれば、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができるようになる。   Further, according to another Schottky barrier diode manufacturing method of the present invention, the mechanism is still unclear, but the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.

このため、本発明の他のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。   Therefore, according to another method of manufacturing a Schottky barrier diode of the present invention, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. In addition, since the value of the barrier height can be accurately controlled, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.

本発明の他のショットキーバリアダイオードの製造方法においては、本発明のショットキーバリアダイオードの製造方法について上記（２）、（３）、（４）、（６）、（７）及び（８）に記載した内容は、同様にあてはまる。   In another Schottky barrier diode manufacturing method of the present invention, the above-mentioned (2), (3), (4), (6), (7) and (8) The same applies to the contents described in.

（１０）本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造方法は、Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、このシリコン基板の一方の表面に絶縁ゲート型トランジスタを形成する絶縁ゲート型トランジスタ形成工程と、前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基板形成工程と、前記シリコン基体の他方の表面に、白金の膜を形成する白金膜形成工程と、前記シリコン基体に熱処理を施すことにより白金のシリサイド層を形成するシリサイド層形成工程と、前記シリサイド層の上方に、白金の除去工程を経ることなくモリブデン膜を形成するモリブデン膜形成工程と、前記シリコン基体に熱処理を施すことにより前記モリブデンを前記シリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とする。 (10) The method of manufacturing an insulated gate bipolar transistor (IGBT) according to the present invention has an insulated gate transistor for switching current flowing in the thickness direction of the silicon substrate on one surface of the N − type silicon substrate. And a method of manufacturing an insulated gate bipolar transistor having a Schottky junction on the other surface of the silicon substrate for injecting holes into the silicon substrate to cause conductivity modulation when the insulated gate transistor is turned on. A silicon substrate preparation step of preparing an N − type silicon substrate, an insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate, and the other surface side of the silicon substrate. and thinning the silicon substrate by surface processing, N - -type silicon A silicon substrate forming step for forming a body, a platinum film forming step for forming a platinum film on the other surface of the silicon substrate, and a silicide layer forming for forming a platinum silicide layer by subjecting the silicon substrate to a heat treatment And a molybdenum film forming step of forming a molybdenum film above the silicide layer without passing through a platinum removal step, and a silicide layer modification in which the molybdenum is contained in the silicide layer by heat-treating the silicon substrate And the steps in this order.

このため、本発明のＩＧＢＴの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。このため、所定のホール注入量を有する様々な特性のＩＧＢＴを製造することができる。   Therefore, according to the IGBT manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, the molybdenum enters the platinum silicide layer and the barrier height is easily adjusted. be able to. For this reason, IGBTs having various characteristics having a predetermined hole injection amount can be manufactured.

また、本発明のＩＧＢＴの製造方法によれば、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化して特性が劣化しにくくなる。このため、本発明のＩＧＢＴの製造方法によれば、ＩＧＢＴの諸特性を正確に制御することができるようになる。   Further, according to the IGBT manufacturing method of the present invention, the mechanism is still unclear, but even after a subsequent soldering process, the barrier height once set to a predetermined value is changed and the characteristics are hardly deteriorated. For this reason, according to the IGBT manufacturing method of the present invention, various characteristics of the IGBT can be accurately controlled.

ここで、前記第１の電極膜形成工程において、「前記シリサイド層の上方に」及び「白金の除去工程を経ることなく」の意味は、上記（１）で説明したとおりである。
また、一旦白金のシリサイド層を形成しておいてその後モリブデン膜を形成することとした利益も、上記（１）で説明したとおりである。 Here, in the first electrode film forming step, the meanings of “above the silicide layer” and “without passing through the platinum removal step” are as described in the above (1).
The advantage of forming a platinum silicide layer and then forming a molybdenum film is as described in (1) above.

（１１）本発明の他の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造方法は、Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、このシリコン基板の一方の表面に絶縁ゲート型トランジスタを形成する絶縁ゲート型トランジスタ形成工程と、前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基板形成工程と、前記シリコン基体の他方の表面に、白金の膜を形成する白金膜形成工程と、前記白金膜の上方に、モリブデン膜を形成するモリブデン膜形成工程と、前記シリコン基体に熱処理を施すことによりモリブデンを含む白金のシリサイド層を形成するシリサイド層変性工程と、をこの順序で含むことを特徴とする。 (11) Another method of manufacturing an insulated gate bipolar transistor (IGBT) according to the present invention is to provide an insulated gate transistor for switching current flowing in the thickness direction of the silicon substrate on one surface of an N − type silicon substrate. Of an insulated gate bipolar transistor having a Schottky junction on the other surface of the silicon substrate for injecting holes into the silicon substrate to cause conductivity modulation when the insulated gate transistor is turned on A silicon substrate preparing step of preparing an N − type silicon substrate, an insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate, and the other surface of the silicon substrate. and thinning the silicon substrate by surface processing side, N - -type silicon A silicon substrate forming step of forming a silicon substrate, a platinum film forming step of forming a platinum film on the other surface of the silicon substrate, and a molybdenum film forming step of forming a molybdenum film above the platinum film; And a silicide layer modification step of forming a platinum silicide layer containing molybdenum by performing a heat treatment on the silicon substrate in this order.

このため、本発明の他のＩＧＢＴの製造方法によれば、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。このため、所定のホール注入量を有する様々な特性のＩＧＢＴを製造することができる。   Therefore, according to another IGBT manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer, and the barrier height is easily adjusted. be able to. For this reason, IGBTs having various characteristics having a predetermined hole injection amount can be manufactured.

また、本発明の他のＩＧＢＴの製造方法によれば、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化して特性が劣化しにくくなる。このため、本発明の他のＩＧＢＴの製造方法によれば、ＩＧＢＴの諸特性を正確に制御することができるようになる。   Further, according to another IGBT manufacturing method of the present invention, the mechanism is still unclear, but even after a subsequent soldering process, the barrier height once set to a predetermined value is changed and the characteristics are not easily deteriorated. Become. Therefore, according to another IGBT manufacturing method of the present invention, various characteristics of the IGBT can be accurately controlled.

（１２）本発明の半導体装置は、シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には、白金層を介して少なくともモリブデン層を最下層に含む電極膜が形成されてなることを特徴とする。 (12) A semiconductor device according to the present invention is a semiconductor device in which a Schottky junction is formed at an interface between a silicon base and a platinum silicide layer formed on the surface of the silicon base. Is characterized in that an electrode film including at least a molybdenum layer as a lowermost layer is formed through a platinum layer.

このため、本発明の半導体装置によれば、白金シリサイド層の上方には、白金層を介して少なくともモリブデンの膜を最下層に含む電極膜が形成されてなるので、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなっており、特性が劣化してしまうことがなくなる。このため、本発明の半導体装置は、特性の安定した優れた半導体となる。本発明の半導体装置としては、ショットキーバリアダイオードやＩＧＢＴが例示される。
ここで、「白金層を介して」とは、白金をシリサイド化する際に残存する未反応の白金層を介してモリブデンを形成する場合と、白金をシリサイド化する際にシリサイド層表面に生成される白金由来の変質層を介してモリブデンを形成する場合の両方の場合を含む。これらのいずれの場合であっても、後工程のはんだ工程においてバリアハイトの変化をしにくくすることができる。 For this reason, according to the semiconductor device of the present invention, an electrode film including at least a molybdenum film as a lowermost layer is formed above the platinum silicide layer via the platinum layer, but the mechanism is still unclear. Even after the subsequent soldering process, the barrier height once set to a predetermined value is difficult to change, and the characteristics are not deteriorated. For this reason, the semiconductor device of the present invention is an excellent semiconductor with stable characteristics. Examples of the semiconductor device of the present invention include a Schottky barrier diode and an IGBT.
Here, “through the platinum layer” means that the molybdenum is formed through the unreacted platinum layer remaining when the platinum is silicided, and is formed on the surface of the silicide layer when the platinum is silicided. In this case, both cases of forming molybdenum through a modified layer derived from platinum are included. In any of these cases, it is possible to make it difficult to change the barrier height in the subsequent soldering process.

（１３）本発明の他の半導体装置は、シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には少なくともモリブデン層を最下層に含む電極膜が形成されてなり、かつ、前記白金シリサイド層の厚さは１５ｎｍ以上であることを特徴とする。 (13) Another semiconductor device of the present invention is a semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a platinum silicide layer formed on the surface of the silicon substrate, wherein the platinum silicide layer An electrode film including at least a molybdenum layer as a lowermost layer is formed above the platinum silicide layer, and the thickness of the platinum silicide layer is 15 nm or more.

このため、本発明の他の半導体装置によれば、前記白金シリサイド層の厚さが１５ｎｍ以上であるため、白金シリサイド層の表面には少なくとも、白金シリサイド層とは組成の異なる白金由来の変質層が形成される。このため、この変質層を介してモリブデンが白金シリサイド層に入りこむこととなるため、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化して特性が劣化してしまうことがなくなる。このため、本発明の他の半導体装置は、特性の安定した優れた半導体となる。本発明の他の半導体装置としては、ショットキーバリアダイオードやＩＧＢＴが例示される。   For this reason, according to another semiconductor device of the present invention, the platinum silicide layer has a thickness of 15 nm or more. Therefore, at least on the surface of the platinum silicide layer, an altered layer derived from platinum having a composition different from that of the platinum silicide layer. Is formed. For this reason, since molybdenum enters the platinum silicide layer through this deteriorated layer, the mechanism is still unclear, but the barrier height once set to a predetermined value changes even after the subsequent soldering process. Thus, the characteristics will not deteriorate. Therefore, another semiconductor device of the present invention is an excellent semiconductor having stable characteristics. Examples of other semiconductor devices of the present invention include Schottky barrier diodes and IGBTs.

（１４）本発明のさらに他の半導体装置は、シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には少なくともモリブデン層を最下層に含む電極膜が形成されてなり、かつ、前記電極膜の面積は前記白金シリサイド層の面積より大きく、かつ、前記電極膜は前記白金シリサイド膜を覆うように形成されてなることを特徴とする。 (14) Still another semiconductor device of the present invention is a semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a platinum silicide layer formed on the surface of the silicon substrate, the platinum silicide An electrode film including at least a molybdenum layer as a lowermost layer is formed above the layer, and the area of the electrode film is larger than the area of the platinum silicide layer, and the electrode film covers the platinum silicide film It is formed as follows.

このため、本発明のさらに他の半導体装置によれば、半導体装置を製造する工程においてモリブデン膜等の外周所定部分をウェットエッチングにより除去する際に、その下層にある白金膜をウェットエッチングしなくてすむため、モリブデン等を正確にパターンニングすることができるようになる。その結果、特性の安定した信頼性の高い半導体装置となる。   For this reason, according to still another semiconductor device of the present invention, when a predetermined outer peripheral portion such as a molybdenum film is removed by wet etching in the process of manufacturing the semiconductor device, the platinum film underneath is not wet etched. Therefore, it becomes possible to accurately pattern molybdenum and the like. As a result, a highly reliable semiconductor device with stable characteristics is obtained.

上記（１４）に記載の半導体装置においては、前記白金膜が前記絶縁膜上に配置されないパターンを有することも好ましい。このように構成することにより、白金膜と絶縁膜との密着性不良による膜剥がれを防止することができるため、得られる半導体装置の信頼性を高めることもできる。本発明のさらに他の半導体装置としては、ショットキーバリアダイオードやＩＧＢＴが例示される。   In the semiconductor device according to (14), it is also preferable that the platinum film has a pattern that is not disposed on the insulating film. With such a configuration, film peeling due to poor adhesion between the platinum film and the insulating film can be prevented, so that the reliability of the obtained semiconductor device can be improved. Still other semiconductor devices of the present invention include Schottky barrier diodes and IGBTs.

以下、図面を用いて、本発明の実施の形態を詳しく説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施形態１）
図１〜図３は、実施形態１に係るショットキーバリアダイオード１００の製造工程を示す図である。このショットキーバリアダイオード１００は、電源二次側の整流用のダイオードである。ショットキーバリアダイオード１００は、以下の工程（ａ）〜（ｊ）によって製造される。以下、工程順に説明する。 (Embodiment 1)
1 to 3 are diagrams illustrating manufacturing steps of the Schottky barrier diode 100 according to the first embodiment. The Schottky barrier diode 100 is a rectifying diode on the power supply secondary side. The Schottky barrier diode 100 is manufactured by the following steps (a) to (j). Hereinafter, it demonstrates in order of a process.

（ａ）シリコン基体準備工程
一方の表面にＮ−層１０４を有するＮ＋型のシリコン基体１０１を準備する。
（ｂ）ガードリング形成工程
シリコン基体１０１の一方の表面に所定のガードリング１０６を形成する。
（ｃ）絶縁膜形成工程
シリコン基体１０１の一方の表面に、シリコン酸化膜等からなる絶縁膜１１０を形成し、その後所定の開口部１０８を形成する。
（ｄ）白金膜形成工程
絶縁膜１１０の開口部１０８に、１５ｎｍの膜厚を有する白金膜１１２を形成する。
（ｅ）シリサイド層形成工程
シリコン基体１０１に２００℃・３０分の熱処理を施すことにより、白金のシリサイド層１１４を形成する。このとき、シリサンド化されなかった白金１１２も存在している。 (A) Silicon Substrate Preparation Step An N + type silicon substrate 101 having an N − layer 104 on one surface is prepared.
(B) Guard ring forming step A predetermined guard ring 106 is formed on one surface of the silicon substrate 101.
(C) Insulating Film Formation Step An insulating film 110 made of a silicon oxide film or the like is formed on one surface of the silicon substrate 101, and then a predetermined opening 108 is formed.
(D) Platinum film forming step A platinum film 112 having a thickness of 15 nm is formed in the opening 108 of the insulating film 110.
(E) Silicide Layer Formation Step A platinum silicide layer 114 is formed by subjecting the silicon substrate 101 to heat treatment at 200 ° C. for 30 minutes. At this time, there is also platinum 112 that has not been silicified.

（ｆ）モリブデン膜形成工程
シリサイド層１１４の上方に、シリサイド化されなかった白金１１２を除去することなく、２００ｎｍの膜厚を有するモリブデン膜１１６を蒸着法により形成する。
（ｇ）シリサイド層変性工程
シリコン基体１０１に３８０℃・３０分の熱処理を施すことによりモリブデンの成分を白金のシリサイド層１１４に含有させて変性されたシリサイド層１１５とする。
（ｈ）ニッケル膜形成工程
モリブデン膜１１６の上方に、はんだとの親和性を高めるためニッケル膜１１７を蒸着法により形成する。
（ｉ）第１の電極層形成工程
フォトエッチングによりチップ周辺の所定部分を除去して、モリブデン（下層）及びニッケル（上層）の積層膜からなる第１の電極膜１１８を形成する。
（ｊ）第２の電極膜形成工程
シリコン基体１０１の他方の表面にニッケル膜又は銀膜からなる第２の電極膜１２０を形成する。
以上の工程によりショットキーバリアダイオード１００が製造される。 (F) Molybdenum film forming step A molybdenum film 116 having a thickness of 200 nm is formed above the silicide layer 114 by a vapor deposition method without removing the platinum 112 that has not been silicided.
(G) Silicide Layer Modification Step The silicon substrate 101 is heat treated at 380 ° C. for 30 minutes to contain the molybdenum component in the platinum silicide layer 114 to form a modified silicide layer 115.
(H) Nickel Film Formation Step A nickel film 117 is formed above the molybdenum film 116 by a vapor deposition method in order to increase the affinity with solder.
(I) First Electrode Layer Forming Step A predetermined portion around the chip is removed by photoetching to form a first electrode film 118 made of a laminated film of molybdenum (lower layer) and nickel (upper layer).
(J) Second Electrode Film Forming Step A second electrode film 120 made of a nickel film or a silver film is formed on the other surface of the silicon substrate 101.
The Schottky barrier diode 100 is manufactured through the above steps.

（ｋ）はんだ付け工程（ソルダー熱処理工程）
その後、図３に示すように、銅板１４０側にショットキーバリアダイオード１００の第２の電極膜１２０を配置し、３００℃以上の融点を有する高融点のはんだＳにて３４０〜３６０℃で接続する。また、ショットキーバリアダイオード１００の第１の電極膜１１８に銅製接続子１６０を高融点のはんだＳにて接続する。
以上の工程により、ショットキーバリアダイオード１００に外部電極端子が接続される。 (K) Soldering process (solder heat treatment process)
Thereafter, as shown in FIG. 3, the second electrode film 120 of the Schottky barrier diode 100 is disposed on the copper plate 140 side and connected at 340 to 360 ° C. with a high melting point solder S having a melting point of 300 ° C. or higher. . Further, the copper connector 160 is connected to the first electrode film 118 of the Schottky barrier diode 100 with the solder S having a high melting point.
Through the above steps, the external electrode terminal is connected to the Schottky barrier diode 100.

実施形態１に係るショットキーバリアダイオードの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   According to the manufacturing method of the Schottky barrier diode according to the first embodiment, since the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, the molybdenum enters the platinum silicide layer and the barrier height can be easily adjusted. Can be done.

また、実施形態１に係るショットキーバリアダイオードの製造方法によれば、メカニズムはまだ不明であるが、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができるようになる。   Further, according to the Schottky barrier diode manufacturing method according to the first embodiment, the mechanism is still unclear, but the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.

このため、実施形態１に係るショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。   Therefore, according to the manufacturing method of the Schottky barrier diode according to the first embodiment, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. In addition, since the value of the barrier height can be accurately controlled, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.

なお、実施形態１における製造工程を採用するにあたっては、以下の実験例１及び実験例２の結果を参考にした。   In adopting the manufacturing process in Embodiment 1, the results of Experimental Example 1 and Experimental Example 2 below were referred to.

（実験例１）
図４は、実施形態１の実験例１における「白金除去工程を経ない効果」を示す図である。すなわち、第１の電極膜形成工程において「白金除去工程を経ずにモリブデン膜を形成する場合」と、「白金除去工程を経てモリブデン膜を形成する場合」とで、はんだ工程を経ることによるバリアハイトの変動がどう異なるかを示す図である。図４においては、横軸は、はんだ工程（ソルダー熱処理工程）前におけるバリアハイトの値（φＢｎ）を示し、縦軸は、はんだ工程（ソルダー熱処理工程）後におけるバリアハイトの値（φＢｎ）を示す。 (Experimental example 1)
FIG. 4 is a diagram illustrating an “effect without passing through the platinum removal step” in Experimental Example 1 of the first embodiment. That is, in the first electrode film formation step, the barrier height is obtained by performing a soldering process between “when a molybdenum film is formed without passing through a platinum removal process” and “when a molybdenum film is formed through a platinum removal process”. It is a figure which shows how the fluctuation | variation of is different. In FIG. 4, the horizontal axis represents the barrier height value (φBn) before the soldering process (solder heat treatment process), and the vertical axis represents the barrier height value (φBn) after the soldering process (solder heat treatment process).

ショットキーバリアダイオードにおいては、はんだ工程の前後においてバリアハイトが変動しないことが好ましいため、これらの図面においては、原点を通り傾きが＋１の右上がりの直線上にプロットされるデータが好ましいデータであることを意味する。
図４中、黒丸のデータは条件Ａ（シリサイド層１１４の上方に、白金除去工程を経ずにモリブデン膜を形成した条件（白金の膜厚１５ｎｍ））の場合のデータであり、黒四角のデータは条件Ｂ（シリサイド層１１４の上方に、白金除去工程を経ずにモリブデン膜を形成した条件（白金の膜厚５０ｎｍ））の場合のデータであり、白丸のデータは条件Ｃ（シリサイド層１１４の上方に、白金除去工程を経てモリブデン膜を形成した条件（白金の膜厚１５ｎｍ））の場合のデータであり、白四角のデータは、条件Ｄ（シリサイド層１１４の上方に、白金除去工程を経てモリブデン膜を形成した条件（白金の膜厚５０ｎｍ））の場合のデータである。 In Schottky barrier diodes, it is preferable that the barrier height does not fluctuate before and after the soldering process. Therefore, in these drawings, data plotted on a straight line with a slope of +1 passing through the origin is preferable data. Means.
In FIG. 4, black circle data is data in the case of condition A (a condition in which a molybdenum film is formed above the silicide layer 114 without passing through the platinum removal step (platinum film thickness 15 nm)), and black square data. Is data in the case of condition B (condition in which a molybdenum film is formed above the silicide layer 114 without passing through the platinum removal step (platinum film thickness 50 nm)), and data in white circles is data in condition C (silicide layer 114 The data in the case where the molybdenum film is formed through the platinum removal process (platinum film thickness: 15 nm)), and the data in the white squares is the data in condition D (above the silicide layer 114 and through the platinum removal process). This is data in the case of a condition for forming a molybdenum film (platinum film thickness 50 nm).

図４に示されるように、「シリサイド層の上方に、白金除去工程を経ずにモリブデン膜を形成した条件（条件Ａ、条件Ｂ）」のものが、はんだ工程の前後におけるバリアハイトの変動が小さく優れた条件であることがわかる。これらの条件の場合、はんだ工程の前後におけるバリアハイト変動（減少）量は、僅か０．００３ｅＶ程度である。これに対して、「シリサイド層の上方に、白金除去工程を経てモリブデン膜を形成した条件（条件Ｃ、条件Ｄ）」のものは、はんだ工程の前後におけるバリアハイトの変動（増加）量は０．０１５ｅＶ程度と大きなものとなっている。
この結果、シリサイド層の上方に、白金を除去することなくモリブデン膜を形成した場合には、はんだ工程によるバリアハイトの変動が十分小さなものとなることが明らかとなった。 As shown in FIG. 4, “the condition in which the molybdenum film is formed on the silicide layer without passing through the platinum removal process (condition A, condition B)” has a small variation in the barrier height before and after the solder process. It turns out that it is an excellent condition. Under these conditions, the barrier height fluctuation (reduction) before and after the soldering process is only about 0.003 eV. On the other hand, in the case of “conditions for forming a molybdenum film over the silicide layer through the platinum removal step (conditions C and D)”, the amount of fluctuation (increase) in the barrier height before and after the soldering step is 0. It is as large as about 015 eV.
As a result, it has been clarified that when the molybdenum film is formed above the silicide layer without removing platinum, the fluctuation of the barrier height due to the soldering process becomes sufficiently small.

（実験例２）
図５は、実施形態１の実験例２における「白金の膜厚の効果」を示す図である。すなわち、第１の電極膜形成工程において「白金除去工程を経ずにモリブデン膜を形成する場合」において、最初に形成する白金膜の膜厚によって、はんだ工程を経ることによるバリアハイトの変動がどう変化するを示す図である。図５においても、横軸は、はんだ工程（ソルダー熱処理工程）前におけるバリアハイトの値（φＢｎ）を示し、縦軸は、はんだ工程（ソルダー熱処理工程）後におけるバリアハイトの値（φＢｎ）を示す。従って、上述したように、図５においても、原点を通り傾きが＋１の右上がりの直線上にプロットされるデータが好ましいデータであることを意味する。 (Experimental example 2)
FIG. 5 is a diagram illustrating the “effect of the platinum film thickness” in Experimental Example 2 of the first embodiment. That is, in the first electrode film forming process, in the case of “forming a molybdenum film without going through the platinum removal process”, how the barrier height changes due to the soldering process changes depending on the film thickness of the platinum film formed first. FIG. Also in FIG. 5, the horizontal axis represents the barrier height value (φBn) before the soldering process (solder heat treatment process), and the vertical axis represents the barrier height value (φBn) after the soldering process (solder heat treatment process). Therefore, as described above, also in FIG. 5, data plotted on a straight line passing through the origin and having a slope of +1 is preferable data.

図５中、黒丸のデータは条件Ｅ（白金の膜厚５ｎｍ）の場合のデータであり、黒四角のデータは条件Ｆ（白金の膜厚７．５ｎｍ）の場合のデータであり、黒菱形のデータは条件Ｇ（白金の膜厚１５ｎｍ）の場合のデータであり、黒三角のデータは、条件Ｈ（白金の膜厚５０ｎｍ）の場合のデータである。   In FIG. 5, the black circle data is the data for condition E (platinum film thickness 5 nm), and the black square data is the data for condition F (platinum film thickness 7.5 nm). The data is data for condition G (platinum film thickness 15 nm), and the black triangle data is data for condition H (platinum film thickness 50 nm).

図５に示されるように、「白金の膜厚が７．５ｎｍ以上の場合の条件（条件Ｆ、条件Ｇ、条件Ｈ）」のものが、はんだ工程の前後におけるバリアハイトの変動が小さく優れた条件であることがわかる。これらの条件の場合、はんだ工程の前後におけるバリアハイト変動（減少）量は、僅か０．００５ｅＶ程度である。これに対して、「白金の膜厚が５ｎｍの場合の条件（条件Ｅ）」のものは、はんだ工程の前後におけるバリアハイトの変動（増加）量は０．０２５ｅＶ程度と大きなものとなっている。
この結果、白金膜形成工程において形成する白金の膜厚を７．５ｎｍ以上にした場合には、はんだ工程によるバリアハイトの変動が十分小さなものとなることが明らかとなった。
なお、白金膜形成工程において形成する白金の膜厚を７．５ｎｍ以上にした場合には、シリサイド層形成工程における熱処理で形成される白金シリサイド層の厚さは１５ｎｍ以上となる。 As shown in FIG. 5, the conditions under which the film thickness of platinum is 7.5 nm or more (condition F, condition G, condition H) are excellent under small fluctuations in barrier height before and after the soldering process. It can be seen that it is. Under these conditions, the barrier height variation (decrease) before and after the soldering process is only about 0.005 eV. On the other hand, in the “condition when the film thickness of platinum is 5 nm (condition E)”, the amount of fluctuation (increase) in the barrier height before and after the soldering process is as large as about 0.025 eV.
As a result, it has been clarified that when the thickness of the platinum film formed in the platinum film forming step is 7.5 nm or more, the variation in the barrier height due to the soldering step is sufficiently small.
When the thickness of platinum formed in the platinum film formation step is 7.5 nm or more, the thickness of the platinum silicide layer formed by the heat treatment in the silicide layer formation step is 15 nm or more.

（実施形態２）
図６及び図７は、実施形態２に係るショットキーバリアダイオード２００の製造工程を示す図である。このショットキーバリアダイオード２００は、電源二次側の整流用のダイオードである。このショットキーバリアダイオード２００は、基本的には実施形態１に係るショットキーバリアダイオード１００の製造工程とほぼ同じ製造工程を有している。
実施形態２に係るショットキーバリアダイオード２００の製造方法が、実施形態１に係るショットキーバリアダイオードの製造方法と異なるのは、以下の（ｄ）の白金膜形成工程だけであるので、それ以外の工程の説明は省略する。 (Embodiment 2)
6 and 7 are diagrams illustrating manufacturing steps of the Schottky barrier diode 200 according to the second embodiment. The Schottky barrier diode 200 is a rectifying diode on the power supply secondary side. The Schottky barrier diode 200 basically has almost the same manufacturing process as that of the Schottky barrier diode 100 according to the first embodiment.
The manufacturing method of the Schottky barrier diode 200 according to the second embodiment is different from the manufacturing method of the Schottky barrier diode according to the first embodiment only in the following (d) platinum film forming step. The description of the process is omitted.

（ｄ）白金膜形成工程
絶縁膜２１０の開口部２０８に、１５ｎｍの膜厚を有する白金膜２１２を形成する。そして、その後、シリサイド化させない部分の白金を予めエッチング等で除去しておく。または、マスク蒸着により、シリサイド化させる部分のみに白金膜２１２を形成するようにしてもよい。 (D) Platinum film forming step A platinum film 212 having a thickness of 15 nm is formed in the opening 208 of the insulating film 210. Thereafter, the portion of platinum that is not to be silicided is removed in advance by etching or the like. Alternatively, the platinum film 212 may be formed only on the portion to be silicided by mask vapor deposition.

このように、シリサイド化させない部分の白金を予めエッチング等で除去しておくのは以下の理由による。
すなわち、白金はモリブデンやニッケルと比較して極めてエッチングされにくい金属である。このため、後の（ｉ）工程において、チップ周辺の所定部分をウェットエッチングにより除去する際に、白金が残っているとこの白金をエッチングするためにモリブデンやニッケルが余分にエッチングされてしまい正確なパターンニングができない。これに対して白金が残っていない場合には、白金をエッチングしなくてすむので、モリブデンやニッケルを正確にパターンニングすることができるからである。
また、シリサイド化させない部分の白金を予め除去しておくことにより、シリコン酸化膜等の絶縁膜２１０の密着性不良による膜剥がれを防止することができるため、得られるショットキーバリアダイオードの信頼性を高めることもできる。
なお、図６（ｄ）に示されるように、白金のエッチングは、白金膜２１２の端部がガードリング２０６上に位置するように行うのが好ましい。 Thus, the part of platinum that is not to be silicided is removed in advance by etching or the like for the following reason.
That is, platinum is a metal that is extremely difficult to be etched compared to molybdenum and nickel. For this reason, in the subsequent step (i), when a predetermined portion around the chip is removed by wet etching, if platinum remains, molybdenum or nickel is excessively etched to etch the platinum. Patterning is not possible. On the other hand, when platinum does not remain, it is not necessary to etch platinum, so that molybdenum or nickel can be accurately patterned.
In addition, by removing in advance the portion of platinum that is not to be silicided, it is possible to prevent film peeling due to poor adhesion of the insulating film 210 such as a silicon oxide film. Therefore, the reliability of the obtained Schottky barrier diode is improved. It can also be increased.
As shown in FIG. 6D, the etching of platinum is preferably performed so that the end of the platinum film 212 is positioned on the guard ring 206.

実施形態２に係るショットキーバリアダイオードの製造方法によれば、実施形態１の場合と同様に、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   According to the manufacturing method of the Schottky barrier diode according to the second embodiment, since the molybdenum film is formed on the platinum silicide layer and then the heat treatment is performed as in the first embodiment, the molybdenum is converted into the platinum silicide. The barrier height can be easily adjusted by entering the layer.

また、実施形態２に係るショットキーバリアダイオードの製造方法によれば、実施形態１の場合と同様に、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができる。   In addition, according to the Schottky barrier diode manufacturing method according to the second embodiment, the barrier height once set to a predetermined value is unlikely to change even after the subsequent soldering process, as in the first embodiment. . Therefore, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.

このため、実施形態２に係るショットキーバリアダイオードの製造方法によれば、実施形態１の場合と同様に、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。   Therefore, according to the manufacturing method of the Schottky barrier diode according to the second embodiment, as in the case of the first embodiment, the value of the forward voltage drop can be set as much as possible while maintaining the value of the reverse leakage current below the allowable value. Since the barrier height can be adjusted so that it can be reduced, and the value of this barrier height can be accurately controlled, for example, an optimum Schottky barrier diode is manufactured as a rectifier diode on the power supply secondary side. be able to.

（実施形態３）
実施形態３はショットキーバリアダイオードの製造方法である。この実施形態３に係るショットキーバリアダイオードは、実施形態１に係るショットキーバリアダイオード１００の製造工程とほぼ同じ製造工程を有しているが、実施形態１に係るショットキーバリアダイオードとは、実施形態１の（ｅ）シリサイド層形成工程を有しない点を特徴としている。
従って、実施形態１の（ｆ）に対応するモリブデン膜形成工程においては、白金膜の上方にモリブデン膜を形成することなる。
また、実施形態１の（ｇ）に対応する工程は、シリサイド層変性工程ではなくて、シリサイド層形成工程となる。そして、このシリサイド層形成工程においては、シリコン基体に例えば３８０℃・３０分の熱処理を施すことにより、モリブデンの成分を含有する白金のシリサイド層が形成される。 (Embodiment 3)
Embodiment 3 is a method for manufacturing a Schottky barrier diode. The Schottky barrier diode according to the third embodiment has almost the same manufacturing process as the manufacturing process of the Schottky barrier diode 100 according to the first embodiment. A feature is that the (e) silicide layer forming step of the first embodiment is not provided.
Therefore, in the molybdenum film forming step corresponding to (f) of Embodiment 1, a molybdenum film is formed above the platinum film.
Further, the process corresponding to (g) of Embodiment 1 is not a silicide layer modification process but a silicide layer forming process. In this silicide layer forming step, a platinum silicide layer containing a molybdenum component is formed by subjecting the silicon substrate to a heat treatment, for example, at 380 ° C. for 30 minutes.

実施形態３に係るショットキーバリアダイオードの製造方法は、このような製造工程を有しているが、このような製造方法であっても、実施形態１と同様の効果が得られる。すなわち、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   Although the manufacturing method of the Schottky barrier diode according to the third embodiment includes such a manufacturing process, the same effects as those of the first embodiment can be obtained even with such a manufacturing method. That is, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer, and the barrier height can be easily adjusted.

また、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができる。   In addition, even after a subsequent soldering process, the barrier height once set to a predetermined value is unlikely to change. Therefore, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.

このため、実施形態３に係るショットキーバリアダイオードの製造方法によれば、実施形態１及び２の場合と同様に、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。   Therefore, according to the manufacturing method of the Schottky barrier diode according to the third embodiment, as in the first and second embodiments, the value of the forward voltage drop is maintained while maintaining the value of the reverse leakage current below the allowable value. The barrier height can be adjusted so as to be as small as possible, and the value of the barrier height can be accurately controlled. For example, a Schottky barrier diode that is optimal as a rectifier diode on the power supply secondary side can be used. Can be manufactured.

（実施形態４）
図８乃至図１０は、本発明の実施形態４に係る絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造工程を示す図である。このＩＧＢＴ３００は、Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する、いわゆるショットキー接合型のＩＧＢＴである。図８乃至１０に示されるように、ＩＧＢＴ３００は、以下の工程（ａ）〜（ｊ）によって製造される。以下、工程順に説明する。 (Embodiment 4)
8 to 10 are views showing manufacturing steps of an insulated gate bipolar transistor (IGBT) according to Embodiment 4 of the present invention. The IGBT 300 has an insulated gate transistor that switches current flowing in the thickness direction of the silicon substrate on one surface of an N − -type silicon substrate, and the insulated gate transistor on the other surface of the silicon substrate. This is a so-called Schottky junction type IGBT having a Schottky junction for injecting holes into the silicon substrate at the time of turning on to cause conductivity modulation. As shown in FIGS. 8 to 10, the IGBT 300 is manufactured by the following steps (a) to (j). Hereinafter, it demonstrates in order of a process.

（ａ）Ｎ−型のシリコン基板準備工程
Ｎ−型のシリコン基板３０１を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
シリコン基板３０１の一方の表面に絶縁ゲートトランジスタ３５０を形成する。
（ｃ）シリコン基体形成工程
シリコン基板３０１の他方の表面側を研削・研磨等により、表面加工することによってシリコン基板３０１を薄くして、Ｎ−型のシリコン基体３０２を形成する。
（ｄ）白金膜形成工程
シリコン基体３０２の他方の表面に、１５ｎｍの膜厚を有する白金の膜３１２を形成する。 (A) N − type silicon substrate preparation step An N − type silicon substrate 301 is prepared.
(B) Insulated Gate Transistor Formation Step An insulated gate transistor 350 is formed on one surface of the silicon substrate 301.
(C) Silicon Substrate Formation Step The other surface side of the silicon substrate 301 is subjected to surface processing by grinding / polishing or the like to thin the silicon substrate 301 and form an N − -type silicon substrate 302.
(D) Platinum film forming step A platinum film 312 having a thickness of 15 nm is formed on the other surface of the silicon substrate 302.

（ｅ）シリサイド層形成工程
シリコン基体３０２に熱処理を施すことにより白金のシリサイド層３１４を形成する。
（ｆ）ドレイン電極膜形成工程
シリコン基体３０２の他方の表面に、モリブデン、アルミニウム、ニッケルの積層膜３１６からなるドレイン電極膜を形成する。
（ｇ）シリサイド層変性工程
その後、シリコン基体３０２に熱処理を施すことにより、モリブデンの成分を、白金のシリサイド層に含有させて、変性シリサイド層３１５とする。 (E) Silicide Layer Formation Step A platinum silicide layer 314 is formed by performing heat treatment on the silicon substrate 302.
(F) Drain Electrode Film Formation Step A drain electrode film made of a laminated film 316 of molybdenum, aluminum, and nickel is formed on the other surface of the silicon substrate 302.
(G) Silicide Layer Modification Step After that, the silicon substrate 302 is subjected to a heat treatment so that the molybdenum component is contained in the platinum silicide layer to form the modified silicide layer 315.

（ｈ）ソース電極膜形成工程
シリコン基体３０２の一方の表面に、アルミニウムからなるソース電極膜３５２を形成し、必要なパターニングを行う。
（ｉ）保護膜形成工程
シリコン基体３０２の一方の表面に保護膜３５４を形成する。
以上の工程によりＩＧＢＴ３００が製造される。 (H) Source Electrode Film Formation Step A source electrode film 352 made of aluminum is formed on one surface of the silicon substrate 302, and necessary patterning is performed.
(I) Protective film forming step A protective film 354 is formed on one surface of the silicon substrate 302.
The IGBT 300 is manufactured through the above steps.

（ｊ）はんだ工程（ソルダー工程）
ＩＧＢＴ３００にはんだ工程により外部電極端子（図示せず）を接続する。 (J) Solder process (solder process)
External electrode terminals (not shown) are connected to IGBT 300 by a soldering process.

実施形態４に係るＩＧＢＴの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンの成分が白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   According to the IGBT manufacturing method according to the fourth embodiment, the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, so that the molybdenum component enters the platinum silicide layer and the barrier height can be easily adjusted. It can be carried out.

また、実施形態４に係るＩＧＢＴの製造方法においては、実施形態１〜３の場合と同様に、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。   In the IGBT manufacturing method according to the fourth embodiment, as in the first to third embodiments, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process.

このため、実施形態４に係るＩＧＢＴの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を安定に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを安定的に製造することができる。   For this reason, according to the manufacturing method of the IGBT according to the fourth embodiment, the amount of holes injected for causing the conductivity modulation can be stably controlled, so that the insulation having desired on-resistance and high-speed switching characteristics can be achieved. A gate type bipolar transistor can be manufactured stably.

（実施形態５）
実施形態５はＩＧＢＴの製造方法である。この実施形態５に係るＩＧＢＴの製造方法は、実施形態４に係るＩＧＢＴの製造工程とほぼ同じ製造工程を有しているが、実施形態４に係るＩＧＢＴとは、実施形態４の（ｅ）シリサイド層形成工程を有しない点を特徴としている。
従って、実施形態１の（ｆ）に対応するドレイン膜形成工程においては、白金膜の上方にモリブデン、アルミニウム、ニッケルの積層膜を形成することなる。
また、実施形態４の（ｇ）に対応する工程は、シリサイド層変性工程ではなくて、シリサイド層形成工程となる。そして、このシリサイド層形成工程においては、シリコン基体に熱処理を施すことにより、モリブデンの成分を含有する白金のシリサイド層が形成される。 (Embodiment 5)
The fifth embodiment is an IGBT manufacturing method. The manufacturing method of the IGBT according to the fifth embodiment has almost the same manufacturing process as the manufacturing process of the IGBT according to the fourth embodiment. The IGBT according to the fourth embodiment is different from the (e) silicide of the fourth embodiment. It is characterized by not having a layer forming step.
Therefore, in the drain film forming step corresponding to (f) of Embodiment 1, a laminated film of molybdenum, aluminum, and nickel is formed above the platinum film.
Further, the process corresponding to (g) of the fourth embodiment is not a silicide layer modification process but a silicide layer forming process. In this silicide layer forming step, a platinum silicide layer containing a molybdenum component is formed by heat-treating the silicon substrate.

実施形態５に係るＩＧＢＴの製造方法は、このような製造工程を有しているが、このような製造方法であっても、実施形態４の場合と同様の効果が得られる。すなわち、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。   The IGBT manufacturing method according to the fifth embodiment has such a manufacturing process, but even with such a manufacturing method, the same effects as those of the fourth embodiment can be obtained. That is, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer, and the barrier height can be easily adjusted.

また、実施形態４の場合と同様に、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。   Further, as in the case of the fourth embodiment, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process.

このため、実施形態５に係るＩＧＢＴの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を安定に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを安定的に製造することができる。   For this reason, according to the manufacturing method of the IGBT according to the fifth embodiment, the amount of holes injected for causing the conductivity modulation can be stably controlled, so that the insulation having desired on-resistance and high-speed switching characteristics can be achieved. A gate type bipolar transistor can be manufactured stably.

（発明の効果）
以上説明したように、本発明のショットキーバリアダイオードの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。
また、本発明のショットキーバリアダイオードの製造方法によれば、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができるようになる。
このため、本発明のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。 (The invention's effect)
As described above, according to the manufacturing method of the Schottky barrier diode of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, the molybdenum enters the platinum silicide layer and the barrier height is increased. Can be easily adjusted.
Also, according to the method for manufacturing a Schottky barrier diode of the present invention, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.
Therefore, according to the method of manufacturing a Schottky barrier diode of the present invention, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. In addition, since the value of the barrier height can be accurately controlled, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.

また、本発明の他のショットキーバリアダイオードの製造方法によれば、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。
また、本発明の他のショットキーバリアダイオードの製造方法によれば、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明の他のショットキーバリアダイオードの製造方法によれば、順電圧降下の値や逆方向漏れ電流の値を正確に制御することができるようになる。
このため、本発明の他のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができ、さらにこのバリアハイトの値を正確に制御することができるので、例えば、電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる Further, according to another Schottky barrier diode manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer and the barrier height can be easily adjusted. Can be done.
According to another Schottky barrier diode manufacturing method of the present invention, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to another Schottky barrier diode manufacturing method of the present invention, the value of the forward voltage drop and the value of the reverse leakage current can be accurately controlled.
Therefore, according to another method for manufacturing a Schottky barrier diode of the present invention, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. In addition, since the value of the barrier height can be accurately controlled, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.

また、本発明のＩＧＢＴの製造方法によれば、白金のシリサイド層の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。このため、所定のホール注入量を有する様々な特性のＩＧＢＴを製造することができる。
また、本発明のＩＧＢＴの製造方法によれば、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のＩＧＢＴの製造方法によれば、ＩＧＢＴの諸特性を正確に制御することができるようになる。 Further, according to the IGBT manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum silicide layer, the molybdenum enters the platinum silicide layer and the barrier height can be easily adjusted. Can do. For this reason, IGBTs having various characteristics having a predetermined hole injection amount can be manufactured.
Also, according to the IGBT manufacturing method of the present invention, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the IGBT manufacturing method of the present invention, various characteristics of the IGBT can be accurately controlled.

また、本発明の他のＩＧＢＴの製造方法によれば、白金膜の上方にモリブデン膜を形成した後に熱処理を施しているため、モリブデンが白金のシリサイド層に入り込み、バリアハイトの調整を容易に行うことができる。このため、所定のホール注入量を有する様々な特性のＩＧＢＴを製造することができる。
また、本発明の他のＩＧＢＴの製造方法によれば、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなる。このため、本発明のＩＧＢＴの製造方法によれば、ＩＧＢＴの諸特性を正確に制御することができるようになる。 Further, according to another IGBT manufacturing method of the present invention, since the heat treatment is performed after the molybdenum film is formed above the platinum film, the molybdenum enters the platinum silicide layer and the barrier height can be easily adjusted. Can do. For this reason, IGBTs having various characteristics having a predetermined hole injection amount can be manufactured.
Further, according to another IGBT manufacturing method of the present invention, the barrier height once set to a predetermined value is unlikely to change even after a subsequent soldering process. For this reason, according to the IGBT manufacturing method of the present invention, various characteristics of the IGBT can be accurately controlled.

また、本発明の半導体装置によれば、白金シリサイド層の上方には、白金層を介して少なくともモリブデンの膜を最下層に含む電極膜が形成されてなるので、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなり特性が安定する。   In addition, according to the semiconductor device of the present invention, an electrode film including at least a molybdenum film as a lowermost layer is formed above the platinum silicide layer via the platinum layer, so that even after a subsequent soldering process is performed. The barrier height once set to a predetermined value is unlikely to change, and the characteristics are stabilized.

また、本発明の他の半導体装置によれば、白金シリサイド層の厚さが１５ｎｍ以上であるため、白金シリサイド層の表面には少なくとも、白金シリサイド層とは組成の異なる層が形成される。このため、この層を介してモリブデンが白金シリサイド層に入りこむため、後工程のはんだ工程を経ても、一旦所定の値に設定されたバリアハイトが変化しにくくなり特性が安定する。   According to another semiconductor device of the present invention, since the thickness of the platinum silicide layer is 15 nm or more, at least a layer having a composition different from that of the platinum silicide layer is formed on the surface of the platinum silicide layer. For this reason, since molybdenum enters the platinum silicide layer through this layer, the barrier height once set to a predetermined value hardly changes even after the subsequent soldering process, and the characteristics are stabilized.

また、本発明のさらに他の半導体装置によれば、半導体装置を製造する工程においてモリブデン膜等の外周所定部分をウェットエッチングにより除去する際に、その下層にある白金膜をウェットエッチングしなくてすむため、モリブデン等を正確にパターンニングすることができるようになる。その結果、特性の安定した信頼性の高い半導体装置となる。   According to still another semiconductor device of the present invention, when a predetermined outer peripheral portion such as a molybdenum film is removed by wet etching in the process of manufacturing the semiconductor device, it is not necessary to wet-etch the platinum film underneath. Therefore, it becomes possible to pattern molybdenum and the like accurately. As a result, a highly reliable semiconductor device with stable characteristics is obtained.

実施形態１に係るショットキーバリアダイオードの製造工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the first embodiment. 実施形態１に係るショットキーバリアダイオードの製造工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the first embodiment. 実施形態１に係るショットキーバリアダイオードの製造工程を示す図である。FIG. 3 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the first embodiment. 実験例１における「白金除去工程を経ない効果」を示す図である。It is a figure which shows the "effect which does not pass through a platinum removal process" in the example 1 of an experiment. 実験例２における「白金の膜厚の効果」を示す図である。It is a figure which shows the "effect of the film thickness of platinum" in Experimental example 2. 実施形態２に係るショットキーバリアダイオードの製造工程を示す図である。FIG. 10 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the second embodiment. 実施形態２に係るショットキーバリアダイオードの製造工程を示す図である。FIG. 10 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the second embodiment. 実施形態４に係るＩＧＢＴの製造工程を示す図である。It is a figure which shows the manufacturing process of IGBT which concerns on Embodiment 4. FIG. 実施形態４に係るＩＧＢＴの製造工程を示す図である。It is a figure which shows the manufacturing process of IGBT which concerns on Embodiment 4. FIG. 実施形態４に係るＩＧＢＴの製造工程を示す図である。It is a figure which shows the manufacturing process of IGBT which concerns on Embodiment 4. FIG. 従来のショットキーバリアダイオードの製造工程を示す図である。It is a figure which shows the manufacturing process of the conventional Schottky barrier diode.

符号の説明Explanation of symbols

１００、２００ ショットキーバリアダイオード
１０１、２０１、３０１ シリコン基体
１０２、２０２ Ｎ＋基体
１０４、２０４ Ｎ−層
１０６、２０６ ガードリング
１０８、２０８ 開口部
１１０、２１０ 絶縁膜
１１２、２１２、３１２ 白金膜
１１４、２１４、４１４ 白金シリサイド層
１１５、２１５、４１５ 変性白金シリサイド層
１１６、２１６ モリブデン膜
１１７、２１７ ニッケル膜
１１８、２１８ 第１の電極層
１２０、２２０ 第２の電極層
１４０ 銅板
１６０ 銅製接続子
３００ ＩＧＢＴ
３２０ ドレイン電極膜
３５０ 絶縁ゲートトランジスタ
３５２ ソース電極膜
３５４ 保護膜
９００ 従来のショットキーバリアダイオード
９０１ シリコン担体
９０８ 開口部
９１０ 絶縁膜
９１２ 第１のバリアメタル
９１４ 第２のバリアメタル
９２４、９２６ 電極
Ｓ はんだ 100, 200 Schottky barrier diode 101, 201, 301 Silicon substrate 102, 202 N + substrate 104, 204 N - layer 106, 206 Guard ring 108, 208 Opening 110, 210 Insulating film 112, 212, 312 Platinum film 114, 214, 414 Platinum silicide layer 115, 215, 415 Modified platinum silicide layer 116, 216 Molybdenum film 117, 217 Nickel film 118, 218 First electrode layer 120, 220 Second electrode layer 140 Copper plate 160 Copper connector 300 IGBT
320 Drain electrode film 350 Insulated gate transistor 352 Source electrode film 354 Protective film 900 Conventional Schottky barrier diode 901 Silicon carrier 908 Opening 910 Insulating film 912 First barrier metal 914 Second barrier metal 924, 926 Electrode S Solder

Claims (14)

一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、白金膜を形成する白金膜形成工程と、
前記シリコン基体に熱処理を施すことにより白金のシリサイド層を形成するシリサイド層形成工程と、
前記シリサイド層の上方に、白金の除去工程を経ることなく、モリブデン膜を形成するモリブデン膜形成工程と、
前記シリコン基体に熱処理を施すことによりモリブデンを前記シリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とするショットキーバリアダイオードの製造方法。 A silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A platinum film forming step of forming a platinum film in the opening of the insulating film;
A silicide layer forming step of forming a platinum silicide layer by performing a heat treatment on the silicon substrate;
A molybdenum film forming step of forming a molybdenum film above the silicide layer without going through a platinum removal step;
A method for manufacturing a Schottky barrier diode, comprising: a silicide layer modification step in which molybdenum is contained in the silicide layer by performing a heat treatment on the silicon substrate in this order. 請求項１に記載のショットキーバリアダイオードの製造方法において、前記白金膜形成工程で形成される前記白金膜は外周所定部分が除去されたパターンを有することを特徴とするショットキーバリアダイオードの製造方法。   2. The method of manufacturing a Schottky barrier diode according to claim 1, wherein the platinum film formed in the platinum film forming step has a pattern from which a predetermined outer peripheral portion is removed. . 請求項１又は２に記載のショットキーバリアダイオードの製造方法において、前記白金膜形成工程において形成する白金の膜厚を７．５ｎｍ〜３０ｎｍの範囲内の値とすることを特徴とするショットキーバリアダイオードの製造方法。   3. The Schottky barrier diode manufacturing method according to claim 1, wherein a film thickness of platinum formed in the platinum film forming step is set to a value in a range of 7.5 nm to 30 nm. Diode manufacturing method. 請求項１〜３のいずれかに記載のショットキーバリアダイオードの製造方法において、前記モリブデン膜形成工程において形成するモリブデン層の膜厚を１００ｎｍ〜４００ｎｍの範囲内の値とすることを特徴とするショットキーバリアダイオードの製造方法。   4. The method of manufacturing a Schottky barrier diode according to claim 1, wherein a film thickness of the molybdenum layer formed in the molybdenum film forming step is set to a value within a range of 100 nm to 400 nm. Manufacturing method of key barrier diode. 請求項１〜４のいずれかに記載のショットキーバリアダイオードの製造方法において、前記シリサイド層変性工程を４００℃以下の温度条件で行うことを特徴とするショットキーバリアダイオードの製造方法。   5. The method for manufacturing a Schottky barrier diode according to claim 1, wherein the silicide layer modification step is performed under a temperature condition of 400 ° C. or less. 請求項１〜５のいずれかに記載のショットキーバリアダイオードの製造方法において、前記モリブデン膜形成工程の後に、前記モリブデン膜の上方にニッケル膜を形成し、その後、フォトエッチングによりこれら金属の膜の外周所定部分を除去して、モリブデン（下層）及びニッケル（上層）の積層膜からなる第１の電極膜を形成する第１の電極膜形成工程を含むことを特徴とするショットキーバリアダイオードの製造方法。   6. The method of manufacturing a Schottky barrier diode according to claim 1, wherein after the molybdenum film forming step, a nickel film is formed above the molybdenum film, and then the metal film is formed by photoetching. Manufacturing of a Schottky barrier diode comprising a first electrode film forming step of forming a first electrode film comprising a laminated film of molybdenum (lower layer) and nickel (upper layer) by removing a predetermined portion of the outer periphery Method. 請求項６に記載のショットキーバリアダイオードの製造方法において、前記ニッケル膜形成工程の後に、前記シリコン基体の他方の表面に第２の電極膜を形成する第２の電極膜形成工程を含むことを特徴とするショットキーバリアダイオードの製造方法。   The method for manufacturing a Schottky barrier diode according to claim 6, further comprising a second electrode film forming step of forming a second electrode film on the other surface of the silicon substrate after the nickel film forming step. A method for manufacturing a Schottky barrier diode, which is characterized. 請求項７に記載のショットキーバリアダイオードの製造方法において、前記第２の電極膜形成工程の後に、ショットキーバリアダイオードの電極にはんだ付けするはんだ工程を含むことを特徴とするショットキーバリアダイオードの製造方法。   8. The method for manufacturing a Schottky barrier diode according to claim 7, further comprising a soldering step of soldering to an electrode of the Schottky barrier diode after the second electrode film forming step. Production method. 一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、白金膜を形成する白金膜形成工程と、
前記白金膜の上方にモリブデン膜を形成するモリブデン膜形成工程と、
前記シリコン基体に熱処理を施すことによりモリブデンを含有する白金のシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とするショットキーバリアダイオードの製造方法。 A silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A platinum film forming step of forming a platinum film in the opening of the insulating film;
A molybdenum film forming step of forming a molybdenum film above the platinum film;
A method of manufacturing a Schottky barrier diode, comprising: a silicide layer forming step of forming a platinum silicide layer containing molybdenum by performing heat treatment on the silicon substrate in this order. Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲート型トランジスタを形成する絶縁ゲート型トランジスタ形成工程と
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基板形成工程と、
前記シリコン基体の他方の表面に、白金の膜を形成する白金膜形成工程と、
前記シリコン基体に熱処理を施すことにより白金のシリサイド層を形成するシリサイド層形成工程と、
前記シリサイド層の上方に、白金の除去工程を経ることなく、モリブデン膜を形成するモリブデン膜形成工程と、
前記シリコン基体に熱処理を施すことによりモリブデンを前記シリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 An insulating gate transistor that switches current flowing in the thickness direction of the silicon substrate is provided on one surface of the N − -type silicon substrate, and the other surface of the silicon substrate has the insulating gate transistor when the insulating gate transistor is turned on. A method for manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes into a silicon substrate to cause conductivity modulation,
A silicon substrate preparation step of preparing an N - type silicon substrate;
And thinning the silicon substrate and the other surface side of the silicon substrate and the insulating gate type transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate by surface processing, N - -type silicon substrate Forming a silicon substrate; and
A platinum film forming step of forming a platinum film on the other surface of the silicon substrate;
A silicide layer forming step of forming a platinum silicide layer by performing a heat treatment on the silicon substrate;
A molybdenum film forming step of forming a molybdenum film above the silicide layer without going through a platinum removal step;
A method for manufacturing an insulated gate bipolar transistor, comprising: a silicide layer modification step in which molybdenum is contained in the silicide layer by performing heat treatment on the silicon substrate in this order. Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲート型トランジスタを形成する絶縁ゲート型トランジスタ形成工程と
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基板形成工程と、
前記シリコン基体の他方の表面に、白金の膜を形成する白金膜形成工程と、
前記白金膜の上方に、モリブデン膜を形成するモリブデン膜形成工程と、
前記シリコン基体に熱処理を施すことによりモリブデンを含む白金のシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。 An insulating gate transistor that switches current flowing in the thickness direction of the silicon substrate is provided on one surface of the N − -type silicon substrate, and the other surface of the silicon substrate has the insulating gate transistor when the insulating gate transistor is turned on. A method for manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes into a silicon substrate to cause conductivity modulation,
A silicon substrate preparation step of preparing an N - type silicon substrate;
And thinning the silicon substrate and the other surface side of the silicon substrate and the insulating gate type transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate by surface processing, N - -type silicon substrate Forming a silicon substrate; and
A platinum film forming step of forming a platinum film on the other surface of the silicon substrate;
A molybdenum film forming step of forming a molybdenum film above the platinum film;
A method of manufacturing an insulated gate bipolar transistor comprising: a silicide layer forming step of forming a platinum silicide layer containing molybdenum by performing heat treatment on the silicon substrate in this order. シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には、白金層を介して少なくともモリブデン層を最下層に含む電極膜が形成されてなることを特徴とする半導体装置。   A semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a platinum silicide layer formed on the surface of the silicon substrate, wherein at least molybdenum is interposed above the platinum silicide layer via a platinum layer. An electrode film including a layer as a lowermost layer is formed. シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には少なくともモリブデン層を最下層に含む電極膜が形成されてなり、かつ、前記白金シリサイド層の厚さは１５ｎｍ〜６０ｎｍであることを特徴とする半導体装置。   A semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a platinum silicide layer formed on the surface of the silicon substrate, and includes at least a molybdenum layer as a lowermost layer above the platinum silicide layer. An electrode film is formed, and the platinum silicide layer has a thickness of 15 nm to 60 nm. シリコン基体と、このシリコン基体の表面に形成された白金シリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記白金シリサイド層の上方には少なくともモリブデン層を最下層に含む電極膜が形成されてなり、かつ、前記電極膜の面積は前記白金シリサイド層の面積より大きく、かつ、前記電極膜は前記白金シリサイド膜を覆うように形成されてなることを特徴とする半導体装置。   A semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a platinum silicide layer formed on the surface of the silicon substrate, and includes at least a molybdenum layer as a lowermost layer above the platinum silicide layer. An electrode film is formed, and the area of the electrode film is larger than the area of the platinum silicide layer, and the electrode film is formed so as to cover the platinum silicide film. .
JP2006232873A 2006-08-29 2006-08-29 Semiconductor device Expired - Lifetime JP3957736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006232873A JP3957736B2 (en) 2006-08-29 2006-08-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232873A JP3957736B2 (en) 2006-08-29 2006-08-29 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003039141A Division JP3983689B2 (en) 2003-02-18 2003-02-18 Method for manufacturing Schottky barrier diode and method for manufacturing insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
JP2006344996A true JP2006344996A (en) 2006-12-21
JP3957736B2 JP3957736B2 (en) 2007-08-15

Family

ID=37641650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232873A Expired - Lifetime JP3957736B2 (en) 2006-08-29 2006-08-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3957736B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205838A (en) * 2009-03-02 2010-09-16 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting device and semiconductor light-emitting device
CN109273552A (en) * 2018-08-31 2019-01-25 东南大学 A kind of uniline carrier photomixer and electromagnetic wave phased array antenna receiving front-end

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205838A (en) * 2009-03-02 2010-09-16 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting device and semiconductor light-emitting device
CN109273552A (en) * 2018-08-31 2019-01-25 东南大学 A kind of uniline carrier photomixer and electromagnetic wave phased array antenna receiving front-end

Also Published As

Publication number Publication date
JP3957736B2 (en) 2007-08-15

Similar Documents

Publication Publication Date Title
US8237172B2 (en) Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
US5578841A (en) Vertical MOSFET device having frontside and backside contacts
TW561622B (en) Schottky barrier diode and method of making same
US11456359B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20170110544A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20140246790A1 (en) Floating bond pad for power semiconductor devices
KR20120008506A (en) Semiconductor device and method for manufacturing the same
JP5761354B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006173437A (en) Semiconductor device
CN102217071B (en) The manufacture method of semiconductor device and semiconductor device
KR20120080160A (en) Method for manufacturing a semiconductor device
CN103636001A (en) Gold-free ohmic contacts
JP3957736B2 (en) Semiconductor device
CN105814693B (en) The manufacturing method of semiconductor device and semiconductor device
JP3983689B2 (en) Method for manufacturing Schottky barrier diode and method for manufacturing insulated gate bipolar transistor
JP4105453B2 (en) Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device
US9331152B2 (en) Semiconductor device and method of manufacturing the same
US20200365705A1 (en) Method of forming ohmic contact for gallium nitride-based compound semiconductor device and gallium nitride-based compound semiconductor device
JPS609159A (en) Semiconductor device
US11264245B2 (en) Method for manufacturing semiconductor device
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
US8633101B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2004303927A (en) Semiconductor device
JP2008004600A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070508

R150 Certificate of patent or registration of utility model

Ref document number: 3957736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

EXPY Cancellation because of completion of term