JP4105453B2 - Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device - Google Patents

Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device Download PDF

Info

Publication number
JP4105453B2
JP4105453B2 JP2002060527A JP2002060527A JP4105453B2 JP 4105453 B2 JP4105453 B2 JP 4105453B2 JP 2002060527 A JP2002060527 A JP 2002060527A JP 2002060527 A JP2002060527 A JP 2002060527A JP 4105453 B2 JP4105453 B2 JP 4105453B2
Authority
JP
Japan
Prior art keywords
barrier metal
silicon substrate
manufacturing
barrier
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002060527A
Other languages
Japanese (ja)
Other versions
JP2003257888A (en
Inventor
勝 滝沢
一 岩田
寿樹 松原
昌弘 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002060527A priority Critical patent/JP4105453B2/en
Publication of JP2003257888A publication Critical patent/JP2003257888A/en
Application granted granted Critical
Publication of JP4105453B2 publication Critical patent/JP4105453B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【０００１】
【発明が属する技術分野】
本発明は、ショットキーバリアのバリアハイト（Barrier height）を容易に調整可能な半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置に関する。
【０００２】
【従来の技術】
ショットキーバリアダイオードは、金属と半導体との接触部にできているショットキーバリアを利用して整流性を持たせたダイオードである。ショットキーバリアダイオード は、キャリヤの蓄積電荷量が非常に小さいため、ターンオン時間やターンオフ時間が極めて短いという特徴を有し、そのため検波やミクサ用、高速スイッチング用、電源二次側の整流用など多用途に使用されている。
【０００３】
このショットキーバリアダイオードにおいては、通常はショトキーバリアを形成するバリアメタルを種々選択することによりバリアハイトの調整を行い、順電圧降下の値や逆方向漏れ電流の値を調整しているが、バリアメタルの種類は有限であるため所望のバリアハイトに調整するのは容易ではない。
【０００４】
特開２０００−１９６１０８号公報には、上述の問題を解決するため、二種類のバリアメタルを積層して熱処理を行ってバリアハイトの調整を可能にしたショットキーバリアダイオードの製造方法が開示されている。図１６はこの公報に開示されたショットキーバリアダイオードの製造工程を示す図である。
【０００５】
図１６に示されるように、この従来のショットキーバリアダイオード９００の製造方法は、半導体基板９０１の一方の主面に設けた絶縁膜９１０の開口部９０８に拡散係数Ａを有する第１のバリアメタルの膜９１２を形成する第１の工程と、次いで、第１のバリアメタル９１２の上面に、拡散係数Ｂが拡散係数Ａとの関係でＡ＜Ｂとなる第２のバリアメタルの膜９１４を形成する第２の工程と、次いで、第１及び第２の工程を経た半導体基板９０１に熱処理を施す第３の工程と、バリアメタルの膜９１４上及び半導体基板９０１の他方の主面にそれぞれ電極９２４，９２６を形成する工程と、を有するものである。
【０００６】
このため、この製造方法によれば、二種類のバリアメタルに熱処理を施すことにより、ショットキーバリアダイオードのバリアハイトを、二種類のバリアメタルのバリアハイトの中間の値に調整することが可能となる。その結果、順電圧降下の値及び逆方向漏れ電流の値を所望の値に調整することが可能になる。
【０００７】
しかしながら、上記した従来のショットキーバリアダイオードの製造方法では、二種類のバリアメタルの組み合わせが「第２のバリアメタルの拡散係数Ｂが第１のバリアメタルの拡散係数Ａより大きい」という関係をもつものに制限され、バリアメタルの選択の自由度が低く、必ずしも所望のバリアハイトを実現するのは容易ではないという問題があった。
【０００８】
一方、伝導度変調を起こさせるためのホールの注入をショットキー接合から行うタイプのいわゆるショットキー接合型の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴということもある。）においても、ショットキー接合におけるバリアハイトを調整して、ホールの注入量を制御したいという要求が存在する。しかしながら、上述した従来のショットキーバリアダイオードの製造方法をこのＩＧＢＴのショットキー接合の製造に適用した場合においても、二種類のバリアメタルの組み合わせが「第２のバリアメタルの拡散係数Ｂが第１のバリアメタルの拡散係数Ａより大きい」という関係をもつものに制限され、バリアメタルの選択の自由度が低く、必ずしも所望のバリアハイトを実現するのは容易ではないという問題がある。
【０００９】
【発明が解決しようとする課題】
そこで、本発明は上記のような問題を解決するためになされたもので、バリアハイトの調整が容易で、かつ、バリアメタル選択の自由度が高い半導体装置の製造方法を提供することを目的とする。
また、本発明は、バリアハイトの調整が容易で、かつ、バリアメタル選択の自由度が高いショットキーバリアダイオードの製造方法を提供することを目的とする。
また、本発明は、バリアハイトの調整が容易で、かつ、バリアメタル選択の自由度が高い絶縁ゲート型バイポーラトランジスタの製造方法を提供することを目的とする。
さらにまた、本発明は、バリアハイトの調整が容易でかつバリアメタル選択の自由度が高い構造を有する半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
（１）本発明の半導体装置の製造方法は、シリコン基体の一方の表面に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とする。
【００１１】
本発明の半導体装置の製造方法によれば、第１のバリアメタルの膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層には第２のバリアメタルの成分が容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い半導体装置の製造方法となる。
【００１２】
第１のバリアメタルの膜厚が４０ｎｍ以下であれば、シリサイド層形成工程において形成されるシリサイド層に第２のバリアメタルの成分が容易に入り込みバリアハイトの調整を容易に行うことができる。さらに、第１のバリアメタルの膜厚が３０ｎｍ以下であれば、シリサイド層形成工程において形成されるシリサイド層に第２のバリアメタルの成分がさらに容易に入り込みバリアハイトの調整をさらに容易に行うことができる。
【００１３】
一方、第１のバリアメタルの膜厚が１ｎｍ以上であれば、シリサイド層形成工程において、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層を安定して形成することができる。さらに、第１のバリアメタルの膜厚が２ｎｍ以上であれば、シリサイド層形成工程において、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層をさらに安定して形成することができる。
【００１４】
第２のバリアメタルの膜厚としては特に制限がないが、第１のバリアメタルの膜厚よりも厚い膜厚を有するようにすれば、第２のバリアメタルの膜形成工程で形成される第２のバリアメタルの膜厚を安定させるのが容易になり、また、シリサイド層形成工程においてシリサイド層に拡散する第２のバリアメタルの拡散量を安定させるのが容易になるため、好ましい。
【００１５】
バリアハイトは、第１のバリアメタルや第２のバリアメタルの種類を適宜選択したり、第１のバリアメタルの膜厚を制御したり、シリサイド層形成工程における熱処理の温度や時間を制御することにより、容易に調整することができる。
【００１６】
第１のバリアメタルや第２のバリアメタルとして用いるバリアメタルの種類に特に制限はないが、第１のバリアメタルとして白金を用い、第２のバリアメタルとしてモリブデンを用いれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができるので、例えば電源二次側の整流用のショットキーバリアダイオードとして最適な半導体装置（ショットキーバリアダイオード）を製造することができる。また、第１のバリアメタルとして白金を用い第２のバリアメタルとしてチタンを用いても、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができるので、例えば電源二次側の整流用のダイオードとして最適な半導体装置（ショットキーバリアダイオード）を製造することができる。
【００１７】
さらに、第１のバリアメタルの膜としては、白金の膜のように単一成分からなる膜の他に、ニッケルと白金との積層膜も用いることができる。第１のバリアメタルの膜として、ニッケルと白金の積層膜を用い、第２のバリアメタルの膜として例えばモリブデンの膜を用いれば、相対的に低い温度（３５０度）で熱処理を行っても、シリサイド層形成工程において形成されるシリサイド層に第２のバリアメタルの成分が容易に入り込み、バリアハイトの調整をさらに容易に行うことができる。
【００１８】
本発明の半導体装置の製造方法によれば、特開２０００−１９６１０８号公報に記載の製造方法の場合とは異なり、第１のバリアメタルと第２のバリアメタルの組み合わせを逆にすることもできる。例えば、第１のバリアメタルとしてモリブデンを用い、第２のバリアメタルとして白金を用いても、第１のバリアメタルとしてのモリブデンの膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層には白金の成分が容易に入り込み、バリアハイトの調整を容易に行うことができる。
【００１９】
（２）上記（１）に記載の半導体装置の製造方法においては、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００２０】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定した半導体装置を製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００２１】
（３）本発明のショットキーバリアダイオードの製造方法は、
一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの膜の上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とする。
【００２２】
このため、本発明のショットキーバリアダイオードの製造方法によれば、第１のバリアメタルの膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層には第２のバリアメタルの成分が容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高いショットキーバリアダイオードの製造方法となる。このため、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【００２３】
（４）上記（３）に記載の半導体装置の製造方法においては、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００２４】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定したショットキーバリアダイオードを製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００２５】
（５）上記（３）又は（４）に記載のショットキーバリアダイオードの製造方法においては、前記シリサイド層形成工程の後に、
前記第１のバリアメタルと前記第２のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程と、
前記シリコン基体の一方の表面に第１の電極膜を形成するとともに、前記シリコン基体の他方の表面に第２の電極膜を形成する電極膜形成工程と、をこの順序で含むことが好ましい。
【００２６】
未反応成分を除去せずに第１の電極膜を形成することももちろん可能であるが、未反応成分を除去してから第１の電極膜を形成するようにすれば、シリサイド層と第１の電極膜とのコンタクトが安定し、特性の安定したショットキーバリアダイオードをさらに容易に製造することができる。
【００２７】
（６）上記（３）乃至（５）のいずれかに記載のショットキーバリアダイオードの製造方法においては、前記シリコン基体準備工程と前記絶縁膜形成工程との間に、
前記シリコン基体の一方の表面に、所定のガードリング領域を形成するガードリング領域形成工程を含むことが好ましい。
【００２８】
このため、ショットキー接合の周縁部における電界集中が大幅に緩和され、耐圧の高いショットキーバリアダイオードを製造することができる。
【００２９】
（７）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、
Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基体形成工程と、
前記シリコン基体の他方の表面に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの膜の上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、をこの順序で含むことを特徴とする。
【００３０】
このため、本発明の絶縁ゲート型バイポーラトランジスタの製造方法によれば、第１のバリアメタルの膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層には第２のバリアメタルの成分が容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い絶縁ゲート型バイポーラトランジスタの製造方法となる。このため、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【００３１】
（８）上記（１）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００３２】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定した絶縁ゲート型バイポーラトランジスタを製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００３３】
（９）上記（７）又は（８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、前記シリサイド層形成工程の後に、
前記第１のバリアメタルと前記第２のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程と、
前記シリコン基体の一方の表面にソース電極膜を形成するとともに、前記シリコン基体の他方の表面にドレイン電極膜を形成する電極膜形成工程と、をこの順序で含むことが好ましい。
【００３４】
未反応成分を除去せずにドレイン電極膜を形成することももちろん可能であるが、未反応成分を除去してからドレイン電極膜を形成するようにすれば、シリサイド層とドレイン電極膜とのコンタクトが安定し、特性の安定した絶縁ゲート型バイポーラトランジスタをさらに容易に製造することができる。
【００３５】
（１０）本発明の半導体装置の製造方法は、
シリコン基体の一方の表面に第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記第１のバリアメタルのシリサイド層の上面に、少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成する電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とする。
【００３６】
本発明の半導体装置の製造方法によれば、第１のバリアメタルのシリサイド層の上面に少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成した後に熱処理を施しているため、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い半導体装置の製造方法となる。
【００３７】
第１のバリアメタルや第２のバリアメタルとして用いるバリアメタルの種類に特に制限はないが、第１のバリアメタルとして白金を用い、第２のバリアメタルとしてモリブデンを用いれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができるので、例えば電源二次側の整流用のショットキーバリアダイオードとして最適な半導体装置（ショットキーバリアダイオード）を製造することができる。また、第１のバリアメタルとして白金を用い第２のバリアメタルとしてチタンを用いても、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することができるので、例えば電源二次側の整流用のダイオードとして最適な半導体装置（ショットキーバリアダイオード）を製造することができる。
【００３８】
さらに、第１のバリアメタルの膜としては、白金の膜のように単一成分からなる膜の他に、ニッケルと白金との積層膜のような積層膜も用いることができる。
【００３９】
本発明の半導体装置の製造方法によれば、特開２０００−１９６１０８号公報に記載の製造方法の場合とは異なり、第１のバリアメタルと第２のバリアメタルの組み合わせを逆にすることもできる。例えば、第１のバリアメタルとしてモリブデンを用い、第２のバリアメタルとして白金を用いても、シリサイド層変性工程において白金の成分がモリブデンのシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができる。
【００４０】
（１１）上記（１０）に記載の半導体装置の製造方法においては、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００４１】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定した半導体装置を製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００４２】
（１２）上記（１０）又は（１１）に記載の半導体装置の製造方法においては、前記シリサイド層形成工程と電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことが好ましい。
【００４３】
第１のバリアメタルの膜厚は特に制限がなく、４０ｎｍ以下であってもよいが、それ以上であってもよい。但し、第１のバリアメタルの膜厚が厚いなどの理由で、シリサイド層形成工程において第１のバリアメタルが完全にシリサイド化されず未反応成分として残っている場合には、この未反応成分を除去する未反応成分除去工程を行うことが好ましい。これにより、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込むので、バリアハイトの制御を安定して行えるようになる。
【００４４】
第２のバリアメタルの膜厚も特に制限がない。第１のバリアメタルの膜厚と同じかそれよりも厚い膜厚を有してもよいし、第１のバリアメタルの膜厚よりも薄い膜厚を有してもよい。
【００４５】
（１３）本発明のショットキーバリアダイオードの製造方法は、
一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、第１のバリアメタルの膜を形成する第１のバリアメタル形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記シリコン基体の一方の表面に、少なくとも第２のバリアメタルを最下層に含む膜を形成して第１の電極膜とする第１の電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させるシリサイド層変性工程と、
前記シリコン基体の他方の表面に第２の電極膜を形成する第２の電極膜形成工程と、をこの順序で含むことを特徴とする。
ショットキーバリアダイオードの製造方法。
【００４６】
本発明のショットキーバリアダイオードの製造方法によれば、バリアメタルのシリサイド層の上面に少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成した後に熱処理を施しているため、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高いショットキーバリアダイオードの製造方法となる。このため、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【００４７】
（１４）上記（１３）に記載のショットキーバリアダイオードの製造方法において、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００４８】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定したショットキーバリアダイオードを製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００４９】
（１５）上記（１３）又は（１４）に記載のショットキーバリアダイオードの製造方法においては、前記シリサイド層形成工程と第１の電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことが好ましい。
【００５０】
未反応成分を除去せずに第１の電極膜を形成することももちろん可能であるが、未反応成分を除去してから第１の電極膜を形成するようにすれば、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込むので、バリアハイトの制御をさらに安定して行えるようになる。
【００５１】
（１６）上記（１３）乃至（１５）のいずれかに記載のショットキーバリアダイオードの製造方法においては、前記シリコン基体準備工程と前記絶縁膜形成工程との間に、
前記シリコン基体の一方の表面に所定のガードリング層を形成するガードリング層形成工程を含むことが好ましい。
【００５２】
このため、ショットキー接合の周縁部における電界集中が大幅に緩和され、耐圧の高いショットキーバリアダイオードを製造することができる。
【００５３】
（１７）本発明の絶縁ゲート型バイポーラトランジスタの製造方法は、
Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基体形成工程と、
前記シリコン基体の他方の表面に、第１のバリアメタルの膜を形成する第１のバリアメタル形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記シリコン基体の他方の表面に、少なくとも第２のバリアメタルを最下層に含む膜を形成してドレイン電極膜とするドレイン電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させるシリサイド層変性工程と、をこの順序で含むことを特徴とする。
【００５４】
本発明の絶縁ゲート型バイポーラトランジスタの製造方法によれば、バリアメタルのシリサイド層の上面に少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成した後に熱処理を施しているため、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い絶縁ゲート型バイポーラトランジスタの製造方法となる。このため、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【００５５】
（１８）上記（１７）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることが好ましい。
【００５６】
このように構成すれば、シリサイド層を安定して形成することができ、特性の安定した絶縁ゲート型バイポーラトランジスタを製造することができる。この観点からいえば、例えば第１のバリアメタルとして白金を用い第２のバリアメタルとしてモリブデンを用いた場合は、第１のバリアメタルとしてモリブデンを用い第２のバリアメタルとして白金を用いた場合よりも、シリサイド層を安定して形成することができ、好ましい。
【００５７】
（１９）上記（１７）又は（１８）に記載の絶縁ゲート型バイポーラトランジスタの製造方法においては、前記シリサイド層形成工程と第１の電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことが好ましい。
【００５８】
未反応成分を除去せずに第１の電極膜を形成することももちろん可能であるが、未反応成分を除去してから第１の電極膜を形成するようにすれば、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込むので、バリアハイトの制御をさらに安定して行えるようになる。
【００５９】
（２０）本発明の半導体装置は、シリコン基体と、このシリコン基体の表面に形成されたシリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記シリサイド層は、複数のバリアメタルの成分を含み、かつ、６０ｎｍ以下の膜厚を有するシリサイド層であることを特徴とする。
【００６０】
このため、本発明の半導体装置は、シリサイド層が複数のバリアメタルの成分を含むため、バリアハイトの調整が容易な構造となっている。さらに、シリサイド層が６０ｎｍ以下の膜厚を有するため、シリサイド層に複数のバリアメタルの成分を含有させるためのシリサイド層形成工程又はシリサイド層変性工程において、複数のバリアメタルを含有させるのが容易になり、このため、バリアメタル選択の自由度が高い構造となっている。
【００６１】
（２１）本発明の半導体装置は、シリコン基体と、このシリコン基体の表面に形成されたシリサイド層との界面においてショットキー接合が形成されてなる半導体装置であって、前記シリサイド層は、複数のバリアメタルの成分を含み、かつ、前記シリコン基体の表面に部分的に形成されたシリサイド層であることを特徴とする。
【００６２】
このため、本発明の半導体装置は、シリサイド層が複数のバリアメタルの成分を含むため、バリアハイトの調整が容易な構造となっている。さらに、シリサイド層が、「シリコン基体の表面に部分的に形成されたシリサイド層」であるため、シリコン基体の表面のうちシリサイド化された表面と、シリコン基体の表面のうちシリサイド化されていない表面とは異なったバリアハイトを有するため、さらにバリアハイトの調整の自由度が高まるとともに、バリアメタル選択の自由度が高い構造となっている。
【００６３】
ここで、「シリコン基体の表面に部分的に形成されたシリサイド層」とは、「シリコン基体の表面に部分的に形成されたバリアメタルを不均一にシリサイド化して形成されたシリサイド層」と「シリコン基体の表面に全面に形成されたバリアメタルを不均一にシリサイド化して形成されたシリサイド層」との両方を含む。
【００６４】
このうち、シリサイド層が「シリコン基体の表面に全面に形成されたバリアメタルを不均一にシリサイド化して形成されたシリサイド層」である場合、バリアメタルを部分的に形成するためのパターニングが不要になるので、特に好ましい。
【００６５】
シリコン基体の表面に全面に形成されたバリアメタルを不均一にシリサイド化する方法としては、バリアメタルを極めて薄く形成し、その後シリコン基体を熱処理する方法を採用することが好ましい。そうすることによって、バリアメタルがシリコンと反応して得られるシリサイドは、シリコン基体表面において凝集しながら成長し、その結果、シリサイド層は、シリコン基体の表面に部分的に形成されたシリサイド層となる。
【００６６】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を詳しく説明する。
【００６７】
（実施形態１）
図１は、実施形態１に係るショットキーバリアダイオードの説明図である。図１の（ａ）は平面図であり、（ｂ）は断面図である。なお、（ａ）においては、シリサイド層１１６のハッチングは省略している。実施形態１に係るショットキーバリアダイオード１００は、電源二次側の整流用のダイオードである。
【００６８】
図２及び図３は、そのようなショットキーバリアダイオード１００の製造工程を示す図である。図２及び図３に示されるように、ショットキーバリアダイオード１００は、以下の工程（ａ）〜（ｉ）によって製造される。以下、工程順に説明する。
【００６９】
（ａ）シリコン基体準備工程
一方の表面にＮ−層１０４を有するＮ＋型のシリコン基体１０１を準備する。
（ｂ）ガードリング形成工程
シリコン基体１０１の一方の表面に所定のガードリング層１０６を形成する。
（ｃ）絶縁膜形成工程
シリコン基体１０１の一方の表面に、シリコン酸化膜等からなる絶縁膜１１０を形成し、その後所定の開口部１０８を形成する。
（ｄ）バリアメタルの膜形成工程
絶縁膜１１０の開口部１０８に、１０ｎｍの膜厚を有する白金（第１のバリアメタル）の膜１１２を形成するとともに、白金（第１のバリアメタル）の膜１１２の上面に、白金（第１のバリアメタル）の膜１１２よりも厚い２００ｎｍの膜厚を有するモリブデン（第２のバリアメタル）の膜１１４を形成する。
（ｅ）シリサイド層形成工程
シリコン基体１０１に５００度・３０分の熱処理を施すことにより、モリブデン（第２のバリアメタル）の成分を含有する白金（第１のバリアメタル）のシリサイド層１１６を形成する。
（ｆ）未反応成分除去工程
白金（第１のバリアメタル）とモリブデン（第２のバリアメタル）のうちシリサイド化されなかった未反応成分を王水を用いて除去する。
（ｇ）第１の電極膜形成工程
シリコン基体１０１の一方の表面に、蒸着法により、モリブデン及びニッケルの積層膜からなる第１の電極膜１１８，１２２を形成する。
（ｈ）第１の電極膜整形工程
フォトエッチングにより、第１の電極膜の所定部分（チップ周辺部）を除去する。
（ｉ）第２の電極膜形成工程
シリコン基体１０１の他方の表面にニッケル膜又は銀膜からなる第２の電極膜１２６を形成する。
【００７０】
実施形態１に係るショットキーバリアダイオードの製造方法によれば、白金（第１のバリアメタル）の膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層１１６にはモリブデン（第２のバリアメタル）の成分が容易に入り込み、バリアハイトの調整を容易に行うことができた。
【００７１】
また、実施形態１においては、第１のバリアメタルとして白金を、第２のバリアメタルとしてモリブデンを用いたが、これらのバリアメタルを選択するにあたっては、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件とすることなくバリアハイトの調整を行うことができる。このため、バリアメタル選択の自由度が高いショットキーバリアダイオードの製造方法となる。
【００７２】
このため、実施形態１に係るショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【００７３】
なお、実施形態１における製造工程を採用するにあたっては、以下の実験例１〜５の結果を参考にした。
【００７４】
（実験例１）
図４は、実施形態１の実験例１における熱処理温度（シンター温度）とバリアハイト（φＢｎ）との関係を示す図である。すなわち、熱処理温度を変化させたときにバリアハイトが変化していく様子を示す図である。第１のバリアメタルとしては白金（膜厚５〜１０ｎｍ）を、第２のバリアメタルとしてはモリブデン（膜厚２００ｎｍ）を用いている。図４中、Ａは、蒸着法により１５０度の基板温度で白金を５ｎｍ被着させた場合のデータであり、Ｂは、蒸着法により２５０度の基板温度で白金を１０ｎｍ被着させた場合のデータであり、Ｃは、蒸着法により１５０度の基板温度で白金を１０ｎｍ被着させた場合のデータである。図４に示されるように、Ａ、Ｂ、Ｃ、いずれの場合にも、シンター温度を変化させることによりバリアハイトを制御性よく変化させることができた。
【００７５】
（実験例２）
図５は、実施形態１の実験例２における熱処理温度（シンター温度）とバリアハイト（φＢｎ）との関係を示す図である。すなわち、熱処理温度を変化させたときにバリアハイトが変化していく様子を示す図である。第１のバリアメタルとしては白金（膜厚１０〜３０ｎｍ）を、第２のバリアメタルとしてはチタン（膜厚２００ｎｍ）を用いた。図５中、Ａは、蒸着法により白金を１０ｎｍ被着させた場合のデータであり、Ｂは、蒸着法により白金を３０ｎｍ被着させた場合のデータである。図５に示されるように、Ａ、Ｂの場合ともに、シンター温度を変化させることによりバリアハイトを変化させることができた。とりわけ、Ａの場合には、シンター温度を変化させることによりバリアハイトを制御性よく変化させることができた。
【００７６】
（実験例３）
図６は、実施形態１の実験例３における熱処理温度（シンター温度）とバリアハイト（φＢｎ）との関係を示す図である。すなわち、熱処理温度を変化させたときにバリアハイトが変化していく様子を示す図である。第１のバリアメタルの膜としてはニッケル（膜厚５ｎｍ）と白金（膜厚１０ｎｍ）との積層膜を、第２のバリアメタルとしてはモリブデン（膜厚２００ｎｍ）を用いた。図６に示されるように、３５０度〜６００度の温度範囲でシンター温度を変化させることによりバリアハイトを変化させることができた。このように、実験例３においては、第１のバリアメタルの膜として、ニッケルと白金との積層膜を用いることにより、実験例１や実験例２の場合と比較して低温（３５０度）での熱処理を施すことにより、バリアハイトを制御できることがわかった。
【００７７】
（実験例４）
図７は、実施形態１の実験例４における第１のバリアメタルとしての白金の膜厚とバリアハイト（φＢｎ）との関係を示す図である。すなわち、白金の膜厚を変化させたときにバリアハイトが変化していく様子を示す図である。熱処理は５００度で行った。また、第２のバリアメタルとしては、モリブデン（膜厚２００ｎｍ）を用いた。図７に示されるように、白金の膜厚が２〜４０ｎｍの範囲でバリアハイトを変化させることができた。
【００７８】
（実験例５）
図８は、実施形態１の実験例５における白金の膜厚と逆方向漏れ電流との関係を示す図である。すなわち、白金の膜厚を変化させたときに逆方向漏れ電流が変化していく様子を示す図である。熱処理は５００度で行った。また、第２のバリアメタルとしては、モリブデン（膜厚２００ｎｍ）を用いた。図８に示されるように、第１のバリアメタルとしての白金の膜厚を薄くすると逆方向漏れ電流が増加することがわかる。
【００７９】
（実験例６）
実施形態１の実験例６においては、シリサイド層の膜厚とバリアハイト（φＢｎ）との関係を測定した。第１のバリアメタルとしての白金の膜厚は、０ｎｍ〜５０ｎｍまで変化させた（得られるシリサイド層の膜厚は０ｎｍ〜７５ｎｍである。）。熱処理は５００度で行った。また、第２のバリアメタルとしては、モリブデン（膜厚２００ｎｍ）を用いた。シリサイド層の膜厚は、断面のＳＥＭ写真より測定した。その結果、シリサイド層が６０ｎｍ以下である場合に、制御性よくバリアハイトを変化させることができることがわかった。
【００８０】
また、シリサイド層が極めて薄い場合（例えば、膜厚３ｎｍ以下の場合）には、熱処理条件などにより、シリサイドがシリコン基体表面において凝集しながら成長し、その結果、シリサイド層がシリコン基体の表面に部分的に形成された状態となる場合もあった。この場合、熱処理の条件を適切に制御することによって、制御性よくバリアハイトを変化させることができることがわかった。
【００８１】
（実施形態２）
図９及び図１０は、実施形態２に係るショットキーバリアダイオード２００の製造工程を示す図である。このショットキーバリアダイオード２００は、電源二次側の整流用のダイオードである。図２及び図３に示されるように、ショットキーバリアダイオード２００は、以下の工程（ａ）〜（ｉ）によって製造される。以下、工程順に説明する。
【００８２】
（ａ）シリコン基体準備工程
一方の表面にＮ−層２０４を有するＮ＋型のシリコン基体２０１を準備する。
（ｂ）ガードリング形成工程
シリコン基体２０１の一方の表面に所定のガードリング層２０６を形成する。
（ｃ）絶縁膜形成工程
シリコン基体２０１の一方の表面に、シリコン酸化膜等からなる絶縁膜２１０を形成し、その後所定の開口部２０８を形成する。
（ｄ）第１のバリアメタルの膜形成工程
絶縁膜２１０の開口部２０８に、１００ｎｍの膜厚を有する白金（第１のバリアメタル）の膜２１２を形成する。
（ｅ）シリサイド層形成工程
シリコン基体２０１に５００度・３０分の熱処理を施すことにより、白金（第１のバリアメタル）のシリサイド層２１６を形成する。
（ｆ）未反応成分除去工程
白金（第１のバリアメタル）のうちシリサイド化されなかった未反応成分を王水を用いて除去する。
（ｇ）第１の電極膜形成工程
シリコン基体２０１の一方の表面に、蒸着法により、第２のバリアメタルとしてのモリブデン及びニッケルの積層膜からなる第１の電極膜２１８，２２２を形成する。
（ｈ）シリサイド層変性工程
シリコン基体２０１に熱処理を施すことによりモリブデン（第２のバリアメタル）の成分を白金のシリサイド層２１６に含有させて変性されたシリサイド層２１７とする。
（ｉ）第１の電極膜整形工程
フォトエッチングにより、第１の電極膜の所定部分（チップ周辺部）を除去して、整形された第１の電極膜２２４とする。
（ｊ）第２の電極膜形成工程
シリコン基体２０１の他方の表面にニッケル膜又は銀膜からなる第２の電極膜２２６を形成する。
【００８３】
実施形態２に係るショットキーバリアダイオードの製造方法によれば、白金（第１のバリアメタル）のシリサイド層の上面に少なくともモリブデン（第２のバリアメタル）の膜を最下層に含む電極膜を形成した後に熱処理を施しているため、モリブデン（第２のバリアメタル）の成分が白金（第１のバリアメタル）のシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができた。
【００８４】
また、実施形態２においては、第１のバリアメタルとして白金を、第２のバリアメタルとしてモリブデンを用いたが、これらのバリアメタルを選択するにあたっては、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件とすることなくバリアハイトの調整を行うことができる。このため、バリアメタル選択の自由度が高いショットキーバリアダイオードの製造方法となる。
【００８５】
このため、実施形態１に係るショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【００８６】
（実施形態３）
図１１乃至図１３は、本発明の実施形態３に係る絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造工程を示す図である。このＩＧＢＴ３００は、Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する、いわゆるショットキー接合型のＩＧＢＴである。図１１乃至１３に示されるように、ＩＧＢＴ３００は、以下の工程（ａ）〜（ｉ）によって製造される。以下、工程順に説明する。
【００８７】
（ａ）Ｎ−型のシリコン基板準備工程
Ｎ−型のシリコン基板３０１を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
シリコン基板３０１の一方の表面に絶縁ゲートトランジスタ３５０を形成する。
（ｃ）シリコン基体形成工程
シリコン基板３０１の他方の表面側を研削・研磨等により、表面加工することによってシリコン基板３０１を薄くして、Ｎ−型のシリコン基体３０２を形成する。
（ｄ）第１及び第２のバリアメタルの膜形成工程
シリコン基体３０２の他方の表面に、１０ｎｍの膜厚を有する白金（第１のバリアメタル）の膜３１２を形成し、白金（第１のバリアメタル）の膜３１２の上面に、白金（第１のバリアメタル）の膜３１２よりも厚い２００ｎｍの膜厚を有するモリブデン（第２のバリアメタル）の膜３１４を形成する。
（ｅ）シリサイド層形成工程
シリコン基体３０２に熱処理を施すことにより、モリブデン（第２のバリアメタル）の成分を含有する白金（第１のバリアメタル）のシリサイド層３１６を形成する。
（ｆ）未反応成分除去工程
白金（第１のバリアメタル）とモリブデン（第２のバリアメタル）のうちシリサイド化されなかった未反応成分を王水を用いて除去する。
（ｇ）ソース電極膜形成工程
シリコン基体３０２の一方の表面に、アルミニウムからなるソース電極３５２を形成し、必要なパターニングを行う。
（ｈ）保護膜形成工程
シリコン基体３０２の一方の表面に保護膜３５４を形成する。
（ｉ）ドレイン電極膜形成工程
シリコン基体３０２の他方の表面に、モリブデン、アルミニウム及びニッケルの積層膜３１８，３２０，３３２からなるドレイン電極を形成する。
【００８８】
実施形態３に係る絶縁ゲート型バイポーラトランジスタの製造方法によれば、白金（第１のバリアメタル）の膜厚が１０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層３１６にはモリブデン（第２のバリアメタル）の成分が容易に入り込み、バリアハイトの調整を容易に行うことができた。
【００８９】
また、実施形態３においては、第１のバリアメタルとして白金を、第２のバリアメタルとしてモリブデンを用いたが、これらのバリアメタルを選択するにあたっては、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件とすることなくバリアハイトの調整を行うことができる。このため、バリアメタル選択の自由度が高い絶縁ゲート型バイポーラトランジスタの製造方法となる。
【００９０】
このため、実施形態３に係る絶縁ゲート型バイポーラトランジスタの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【００９１】
（実施形態４）
図１４及び図１５は、本発明の実施形態４に係る絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造工程を示す図である。このＩＧＢＴ４００も、実施形態３に係るＩＧＢＴ３００と同様にいわゆるショットキー接合型のＩＧＢＴである。図１４及び図１５に示されるように、ＩＧＢＴ４００は、以下の工程（ａ）〜（ｉ）によって製造される。以下、工程順に説明する。なお、以下の工程（ａ）〜（ｃ）までは、実施形態３と同じであるため、図面は省略する。
【００９２】
（ａ）Ｎ−型のシリコン基板準備工程
Ｎ−型のシリコン基板を準備する。
（ｂ）絶縁ゲートトランジスタ形成工程
シリコン基板の一方の表面に絶縁ゲートトランジスタを形成する。
（ｃ）シリコン基体形成工程
シリコン基板の他方の表面側を研削・研磨等により、表面加工することによってシリコン基板を薄くして、Ｎ−型のシリコン基体３０２を形成する。
（ｄ）第１のバリアメタルの膜形成工程
シリコン基体４０２の他方の表面に、１００ｎｍの膜厚を有する白金（第１のバリアメタル）の膜４１２を形成する。
（ｅ）シリサイド層形成工程
シリコン基体４０２に熱処理を施すことにより白金（第１のバリアメタル）のシリサイド層４１６を形成する。
（ｆ）未反応成分除去工程
白金（第１のバリアメタル）のうちシリサイド化されなかった未反応成分を王水を用いて除去する。
（ｇ）ドレイン電極膜形成工程
シリコン基体４０２の他方の表面に、モリブデン（第２のバリアメタル）、アルミニウム、ニッケルの積層膜４１８，４２０，４２２からなるドレイン電極を形成する。その後、シリコン基体４０２に熱処理を施すことにより、モリブデン（第２のバリアメタル）の成分を、白金（第１のバリアメタル）のシリサイド層４１６に含有させて、変性シリサイド層４１７とする。
（ｈ）ソース電極膜形成工程
シリコン基体４０２の一方の表面に、アルミニウムからなるソース電極４５２を形成し、必要なパターニングを行う。
（ｉ）保護膜形成工程
シリコン基体４０２の一方の表面に保護膜４５４を形成する。
【００９３】
実施形態４に係る絶縁ゲート型バイポーラトランジスタの製造方法によれば、白金（第１のバリアメタル）のシリサイド層の上面に少なくともモリブデン（第２のバリアメタル）の膜を最下層に含む電極膜を形成した後に熱処理を施しているため、モリブデン（第２のバリアメタル）の成分が白金（第１のバリアメタル）のシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができた。
【００９４】
また、実施形態４においては、第１のバリアメタルとして白金を、第２のバリアメタルとしてモリブデンを用いたが、これらのバリアメタルを選択するにあたっては、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件とすることなくバリアハイトの調整を行うことができる。このため、バリアメタル選択の自由度が高い絶縁ゲート型バイポーラトランジスタの製造方法となる。
【００９５】
このため、実施形態４に係る絶縁ゲート型バイポーラトランジスタの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【００９６】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、第１のバリアメタルの膜厚が１〜４０ｎｍであり極めて薄いため、シリサイド層形成工程において形成されるシリサイド層には第２のバリアメタルの成分が容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い半導体装置の製造方法となる。
【００９７】
また、本発明のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【００９８】
さらにまた、本発明の絶縁ゲート型バイポーラトランジスタの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【００９９】
また、本発明の半導体装置の製造方法によれば、第１のバリアメタルのシリサイド層の上面に少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成した後に熱処理を施しているため、第２のバリアメタルの成分が第１のバリアメタルのシリサイド層に容易に入り込み、バリアハイトの調整を容易に行うことができる。このため、第２のバリアメタルの拡散係数が第１のバリアメタルの拡散係数より小さいことを必須要件としなくてよくなり、その結果、バリアメタル選択の自由度が高い半導体装置の製造方法となる。
【０１００】
また、本発明のショットキーバリアダイオードの製造方法によれば、逆方向漏れ電流の値を許容値以下に維持しながら、順電圧降下の値をできるだけ小さくすることができるようバリアハイトを調整することもできるので、例えば電源二次側の整流用のダイオードとして最適なショットキーバリアダイオードを製造することができる。
【０１０１】
さらにまた、本発明の絶縁ゲート型バイポーラトランジスタの製造方法によれば、伝導度変調を起こさせるためのホールの注入量を容易に制御することができるので、所望のオン抵抗や高速スイッチング特性をもった絶縁ゲート型バイポーラトランジスタを容易に製造することができる。
【図面の簡単な説明】
【図１】実施形態１に係るショットキーバリアダイオードの説明図である。
【図２】実施形態１に係るショットキーバリアダイオードの製造工程を示す図である。
【図３】実施形態１に係るショットキーバリアダイオードの製造工程を示す図である。
【図４】熱処理温度（シンター温度）とバリアハイト（φＢｎ）との関係を示す図である。
【図５】熱処理温度（シンター温度）とバリアハイトとの関係を示す図である。
【図６】熱処理温度（シンター温度）とバリアハイト（φＢｎ）との関係を示す図である。
【図７】白金の膜厚とバリアハイト（φＢｎ）との関係を示す図である。
【図８】白金の膜厚と逆方向漏れ電流との関係を示す図である。
【図９】実施形態２に係るショットキーバリアダイオードの製造工程を示す図である。
【図１０】実施形態２に係るショットキーバリアダイオードの製造工程を示す図である。
【図１１】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１２】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１３】実施形態３に係るＩＧＢＴの製造工程を示す図である。
【図１４】実施形態４に係るＩＧＢＴの製造工程を示す図である。
【図１５】実施形態４に係るＩＧＢＴの製造工程を示す図である。
【図１６】従来のショットキーバリアダイオードの製造工程を示す図である。
【符号の説明】
１００、２００ ショットキーバリアダイオード
１０１、２０１、３０１、４０１ シリコン基体
１０２、２０２ Ｎ＋基体
１０４、２０４ Ｎ−層
１０６、２０６ ガードリング
１０８、２０８ 開口部
１１０、２１０ 絶縁膜
１１２、２１２、３１２、４１２ 白金膜
１１４、３１４ モリブデン膜
１１６、２１６、２１７、３１６、４１６、４１７ シリサイド層
１１８、２１８、３１８、４１８ モリブデン膜
３２０、４２０ アルミニウム膜
１２２、２２２、３２２、４２２ ニッケル膜
１２４、２２４、 第１の電極膜
１２６、２２６、 第２の電極膜
３００、４００ 絶縁ゲート型バイポーラトランジスタ
３５０ 絶縁ゲートトランジスタ
３５２ ソース電極膜
３５４ 保護膜
９００ シリコン基体
９０８ 開口部
９１０ 絶縁膜
９１２ 第１のバリアメタル
９１４ 第２のバリアメタル
９２４、９２６ 電極[0001]
[Technical field to which the invention belongs]
The present invention relates to a method for manufacturing a semiconductor device capable of easily adjusting the barrier height of a Schottky barrier, a method for manufacturing a Schottky barrier diode, a method for manufacturing an insulated gate bipolar transistor, and a semiconductor device.
[0002]
[Prior art]
A Schottky barrier diode is a diode having a rectifying property using a Schottky barrier formed at a contact portion between a metal and a semiconductor. A Schottky barrier diode has a feature that the turn-on time and turn-off time are extremely short because the amount of charge stored in the carrier is very small. Therefore, the Schottky barrier diode has many features such as detection, mixer, high-speed switching, Used for applications.
[0003]
In this Schottky barrier diode, the barrier height is usually adjusted by selecting various barrier metals that form the Schottky barrier, and the forward voltage drop value and the reverse leakage current value are adjusted. Since the types of metal are limited, it is not easy to adjust to a desired barrier height.
[0004]
Japanese Patent Laid-Open No. 2000-196108 discloses a method for manufacturing a Schottky barrier diode in which two types of barrier metals are stacked and heat treatment is performed to adjust the barrier height in order to solve the above-described problem. . FIG. 16 is a diagram showing a manufacturing process of the Schottky barrier diode disclosed in this publication.
[0005]
As shown in FIG. 16, this conventional Schottky barrier diode 900 manufacturing method includes a first barrier metal having a diffusion coefficient A in an opening 908 of an insulating film 910 provided on one main surface of a semiconductor substrate 901. Next, a second barrier metal film 914 in which the diffusion coefficient B is A <B in relation to the diffusion coefficient A is formed on the upper surface of the first barrier metal 912. A second step of performing heat treatment on the semiconductor substrate 901 that has undergone the first and second steps, and an electrode 924 on the barrier metal film 914 and on the other main surface of the semiconductor substrate 901, respectively. , 926 is formed.
[0006]
For this reason, according to this manufacturing method, it is possible to adjust the barrier height of the Schottky barrier diode to an intermediate value between the barrier heights of the two types of barrier metals by performing heat treatment on the two types of barrier metals. As a result, the forward voltage drop value and the reverse leakage current value can be adjusted to desired values.
[0007]
However, in the above-described conventional Schottky barrier diode manufacturing method, the combination of two types of barrier metals has a relationship that “the diffusion coefficient B of the second barrier metal is larger than the diffusion coefficient A of the first barrier metal”. However, there is a problem that the degree of freedom in selecting a barrier metal is low and it is not always easy to realize a desired barrier height.
[0008]
On the other hand, the barrier height in a Schottky junction is also used in a so-called Schottky junction type insulated gate bipolar transistor (hereinafter also referred to as an IGBT) of the type in which holes for causing conductivity modulation are injected from a Schottky junction. There is a demand for adjusting the amount of holes to control the amount of injected holes. However, even when the above-described conventional Schottky barrier diode manufacturing method is applied to the manufacture of this IGBT Schottky junction, the combination of two types of barrier metals is “the diffusion coefficient B of the second barrier metal is the first. There is a problem that the degree of freedom of selection of the barrier metal is low, and it is not always easy to realize a desired barrier height.
[0009]
[Problems to be solved by the invention]
Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device in which the adjustment of the barrier height is easy and the degree of freedom in selecting the barrier metal is high. .
It is another object of the present invention to provide a method for manufacturing a Schottky barrier diode that can easily adjust the barrier height and has a high degree of freedom in selecting a barrier metal.
It is another object of the present invention to provide a method for manufacturing an insulated gate bipolar transistor that can easily adjust the barrier height and has a high degree of freedom in selecting a barrier metal.
Still another object of the present invention is to provide a semiconductor device having a structure in which the adjustment of the barrier height is easy and the degree of freedom in selecting the barrier metal is high.
[0010]
[Means for Solving the Problems]
(1) A manufacturing method of a semiconductor device of the present invention includes a first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm on one surface of a silicon substrate,
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal;
And a silicide layer forming step of forming a silicide layer of the first barrier metal containing the second barrier metal component by performing a heat treatment on the silicon substrate in this order.
[0011]
According to the method for manufacturing a semiconductor device of the present invention, since the first barrier metal has a thickness of 1 to 40 nm and is extremely thin, the silicide layer formed in the silicide layer forming step contains the second barrier metal component. It can easily enter and the barrier height can be adjusted easily. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a semiconductor device manufacturing method with a high degree of freedom in selecting the barrier metal is obtained. .
[0012]
If the film thickness of the first barrier metal is 40 nm or less, the component of the second barrier metal easily enters the silicide layer formed in the silicide layer forming step, and the barrier height can be easily adjusted. Furthermore, if the thickness of the first barrier metal is 30 nm or less, the second barrier metal component can more easily enter the silicide layer formed in the silicide layer forming step, and the barrier height can be adjusted more easily. it can.
[0013]
On the other hand, if the thickness of the first barrier metal is 1 nm or more, the silicide layer of the first barrier metal containing the second barrier metal component can be stably formed in the silicide layer forming step. . Furthermore, if the thickness of the first barrier metal is 2 nm or more, the silicide layer of the first barrier metal containing the second barrier metal component can be more stably formed in the silicide layer forming step. it can.
[0014]
The film thickness of the second barrier metal is not particularly limited, but if the film thickness is larger than the film thickness of the first barrier metal, the second barrier metal film is formed in the second barrier metal film forming step. It is preferable because the thickness of the second barrier metal can be easily stabilized, and the amount of diffusion of the second barrier metal that diffuses into the silicide layer in the silicide layer forming step can be easily stabilized.
[0015]
The barrier height is selected by appropriately selecting the type of the first barrier metal or the second barrier metal, controlling the film thickness of the first barrier metal, or controlling the temperature and time of the heat treatment in the silicide layer forming process. Can be adjusted easily.
[0016]
There are no particular restrictions on the type of barrier metal used as the first barrier metal or the second barrier metal, but if platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, the reverse leakage current will be reduced. Since the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value below the allowable value, for example, a semiconductor device that is optimal as a Schottky barrier diode for rectification on the power source secondary side (Schottky barrier diode) can be manufactured. Even if platinum is used as the first barrier metal and titanium is used as the second barrier metal, the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Since the barrier height can be adjusted, a semiconductor device (Schottky barrier diode) optimal as a rectifying diode on the power supply secondary side can be manufactured, for example.
[0017]
Furthermore, as the first barrier metal film, a multilayer film of nickel and platinum can be used in addition to a film composed of a single component such as a platinum film. If a laminated film of nickel and platinum is used as the first barrier metal film and a molybdenum film is used as the second barrier metal film, for example, even if heat treatment is performed at a relatively low temperature (350 degrees), The component of the second barrier metal easily enters the silicide layer formed in the silicide layer forming step, and the barrier height can be adjusted more easily.
[0018]
According to the semiconductor device manufacturing method of the present invention, unlike the manufacturing method described in Japanese Patent Laid-Open No. 2000-196108, the combination of the first barrier metal and the second barrier metal can be reversed. . For example, even when molybdenum is used as the first barrier metal and platinum is used as the second barrier metal, the film thickness of molybdenum as the first barrier metal is 1 to 40 nm, which is extremely thin. Platinum components easily enter the silicide layer to be formed, and the barrier height can be easily adjusted.
[0019]
(2) In the method of manufacturing a semiconductor device according to (1), the first barrier metal is preferably a metal that can form silicide more easily than the second barrier metal.
[0020]
With this configuration, the silicide layer can be stably formed, and a semiconductor device with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0021]
(3) A manufacturing method of the Schottky barrier diode of the present invention includes:
N on one surface − N with layer + A silicon substrate preparation step of preparing a mold silicon substrate;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm in the opening of the insulating film;
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal film;
And a silicide layer forming step of forming a silicide layer of the first barrier metal containing the second barrier metal component by performing a heat treatment on the silicon substrate in this order.
[0022]
For this reason, according to the method for manufacturing a Schottky barrier diode of the present invention, since the first barrier metal has a thickness of 1 to 40 nm and is extremely thin, the silicide layer formed in the silicide layer forming step has a second thickness. The barrier metal component easily enters and the barrier height can be adjusted easily. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a method for manufacturing a Schottky barrier diode having a high degree of freedom in selecting the barrier metal. It becomes. For this reason, the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. For example, the rectifying diode on the power supply secondary side As such, an optimal Schottky barrier diode can be manufactured.
[0023]
(4) In the method of manufacturing a semiconductor device according to (3) above, it is preferable that the first barrier metal is a metal that can form silicide more easily than the second barrier metal.
[0024]
If comprised in this way, a silicide layer can be formed stably and a Schottky barrier diode with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0025]
(5) In the Schottky barrier diode manufacturing method according to (3) or (4), after the silicide layer forming step,
An unreacted component removal step of removing unreacted components of the first barrier metal and the second barrier metal that have not been silicided;
It is preferable to include in this order an electrode film forming step of forming a first electrode film on one surface of the silicon substrate and forming a second electrode film on the other surface of the silicon substrate.
[0026]
Of course, it is possible to form the first electrode film without removing the unreacted components. However, if the first electrode film is formed after removing the unreacted components, the silicide layer and the first electrode film are formed. Therefore, a Schottky barrier diode with stable contact with the electrode film and stable characteristics can be more easily manufactured.
[0027]
(6) In the Schottky barrier diode manufacturing method according to any one of (3) to (5), between the silicon substrate preparation step and the insulating film formation step,
It is preferable to include a guard ring region forming step of forming a predetermined guard ring region on one surface of the silicon substrate.
[0028]
For this reason, the electric field concentration in the peripheral portion of the Schottky junction is greatly relaxed, and a Schottky barrier diode with high breakdown voltage can be manufactured.
[0029]
(7) A method of manufacturing the insulated gate bipolar transistor of the present invention includes:
N − An insulated gate transistor that switches current flowing in the thickness direction of the silicon substrate on one surface of the silicon substrate of the mold, and the silicon substrate on the other surface of the silicon substrate when the insulated gate transistor is turned on A method of manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes therein to cause conductivity modulation,
N − A silicon substrate preparation process for preparing a silicon substrate of a mold;
An insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate;
The silicon substrate is thinned by surface processing the other surface side of the silicon substrate, and N − A silicon substrate forming step of forming a silicon substrate of a mold;
A first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm on the other surface of the silicon substrate;
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal film;
And a silicide layer forming step of forming a silicide layer of the first barrier metal containing the second barrier metal component by performing a heat treatment on the silicon substrate in this order.
[0030]
For this reason, according to the method for manufacturing an insulated gate bipolar transistor of the present invention, since the first barrier metal has a film thickness of 1 to 40 nm and is extremely thin, the silicide layer formed in the silicide layer formation step has a second thickness. The barrier metal component easily enters and the barrier height can be adjusted easily. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, manufacture of an insulated gate bipolar transistor having a high degree of freedom in selecting the barrier metal. Become a method. Therefore, the amount of holes injected for causing conductivity modulation can be easily controlled, so that an insulated gate bipolar transistor having a desired on-resistance and high-speed switching characteristics can be easily manufactured.
[0031]
(8) In the method for manufacturing an insulated gate bipolar transistor described in (1) above, it is preferable that the first barrier metal is a metal that forms silicide more easily than the second barrier metal.
[0032]
With this configuration, the silicide layer can be stably formed, and an insulated gate bipolar transistor with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0033]
(9) In the method for manufacturing an insulated gate bipolar transistor according to (7) or (8), after the silicide layer forming step,
An unreacted component removal step of removing unreacted components of the first barrier metal and the second barrier metal that have not been silicided;
It is preferable that an electrode film forming step of forming a source electrode film on one surface of the silicon substrate and forming a drain electrode film on the other surface of the silicon substrate in this order.
[0034]
Of course, it is possible to form the drain electrode film without removing the unreacted components, but if the drain electrode film is formed after removing the unreacted components, the contact between the silicide layer and the drain electrode film is possible. Therefore, it is possible to more easily manufacture an insulated gate bipolar transistor with stable characteristics.
[0035]
(10) A method for manufacturing a semiconductor device of the present invention includes:
A first barrier metal film forming step of forming a first barrier metal film on one surface of the silicon substrate;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
An electrode film forming step of forming an electrode film including at least a second barrier metal film as a lowermost layer on an upper surface of the silicide layer of the first barrier metal;
And a silicide layer modifying step in which a component of the second barrier metal is contained in the silicide layer of the first barrier metal by performing heat treatment on the silicon substrate in this order.
[0036]
According to the method for manufacturing a semiconductor device of the present invention, since the electrode film including at least the second barrier metal film in the lowermost layer is formed on the upper surface of the silicide layer of the first barrier metal, the heat treatment is performed. The barrier metal component 2 easily enters the silicide layer of the first barrier metal, and the barrier height can be easily adjusted. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a semiconductor device manufacturing method with a high degree of freedom in selecting the barrier metal is obtained. .
[0037]
There are no particular restrictions on the type of barrier metal used as the first barrier metal or the second barrier metal, but if platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, the reverse leakage current will be reduced. Since the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value below the allowable value, for example, a semiconductor device that is optimal as a Schottky barrier diode for rectification on the power source secondary side (Schottky barrier diode) can be manufactured. Even if platinum is used as the first barrier metal and titanium is used as the second barrier metal, the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Since the barrier height can be adjusted, a semiconductor device (Schottky barrier diode) optimal as a rectifying diode on the power supply secondary side can be manufactured, for example.
[0038]
Further, as the first barrier metal film, a laminated film such as a laminated film of nickel and platinum can be used in addition to a film composed of a single component such as a platinum film.
[0039]
According to the semiconductor device manufacturing method of the present invention, unlike the manufacturing method described in Japanese Patent Laid-Open No. 2000-196108, the combination of the first barrier metal and the second barrier metal can be reversed. . For example, even if molybdenum is used as the first barrier metal and platinum is used as the second barrier metal, the platinum component easily enters the molybdenum silicide layer in the silicide layer modification step, and the barrier height can be easily adjusted. Can do.
[0040]
(11) In the method of manufacturing a semiconductor device according to (10), it is preferable that the first barrier metal is a metal that forms silicide more easily than the second barrier metal.
[0041]
With this configuration, the silicide layer can be stably formed, and a semiconductor device with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0042]
(12) In the method for manufacturing a semiconductor device according to (10) or (11), between the silicide layer forming step and the electrode film forming step,
It is preferable to include an unreacted component removing step of removing unreacted components that have not been silicided in the first barrier metal.
[0043]
The film thickness of the first barrier metal is not particularly limited and may be 40 nm or less, but may be more. However, if the first barrier metal is not completely silicided and remains as an unreacted component in the silicide layer forming process due to the thickness of the first barrier metal being thick, this unreacted component is It is preferable to perform the unreacted component removal process to remove. As a result, the component of the second barrier metal easily enters the silicide layer of the first barrier metal, so that the barrier height can be controlled stably.
[0044]
The film thickness of the second barrier metal is not particularly limited. The film thickness may be equal to or greater than the film thickness of the first barrier metal, or may be smaller than the film thickness of the first barrier metal.
[0045]
(13) A method of manufacturing the Schottky barrier diode of the present invention includes:
N on one surface − N with layer + A silicon substrate preparation process for preparing a mold silicon substrate;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A first barrier metal forming step of forming a first barrier metal film in the opening of the insulating film;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
A first electrode film forming step of forming a film including at least a second barrier metal in a lowermost layer on one surface of the silicon substrate to form a first electrode film;
A silicide layer modification step of adding a second barrier metal component to the silicide layer of the first barrier metal by performing a heat treatment on the silicon substrate;
And a second electrode film forming step of forming a second electrode film on the other surface of the silicon substrate in this order.
Manufacturing method of Schottky barrier diode.
[0046]
According to the Schottky barrier diode manufacturing method of the present invention, since the electrode film including at least the second barrier metal film as the lowermost layer is formed on the upper surface of the barrier metal silicide layer, the second heat treatment is performed. The barrier metal component easily enters the silicide layer of the first barrier metal, and the barrier height can be easily adjusted. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a method for manufacturing a Schottky barrier diode having a high degree of freedom in selecting the barrier metal. It becomes. For this reason, the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. For example, the rectifying diode on the power supply secondary side As such, an optimal Schottky barrier diode can be manufactured.
[0047]
(14) In the method for manufacturing a Schottky barrier diode described in (13) above, it is preferable that the first barrier metal is a metal that forms silicide more easily than the second barrier metal.
[0048]
If comprised in this way, a silicide layer can be formed stably and a Schottky barrier diode with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0049]
(15) In the Schottky barrier diode manufacturing method according to (13) or (14), between the silicide layer forming step and the first electrode film forming step,
It is preferable to include an unreacted component removing step of removing unreacted components that have not been silicided in the first barrier metal.
[0050]
Of course, it is possible to form the first electrode film without removing the unreacted components. However, if the first electrode film is formed after removing the unreacted components, the second barrier metal is formed. Since this component easily enters the silicide layer of the first barrier metal, the barrier height can be controlled more stably.
[0051]
(16) In the method for manufacturing a Schottky barrier diode according to any one of (13) to (15), between the silicon substrate preparation step and the insulating film formation step,
It is preferable to include a guard ring layer forming step of forming a predetermined guard ring layer on one surface of the silicon substrate.
[0052]
For this reason, the electric field concentration in the peripheral portion of the Schottky junction is greatly relaxed, and a Schottky barrier diode with high breakdown voltage can be manufactured.
[0053]
(17) A method for manufacturing an insulated gate bipolar transistor of the present invention includes:
N − An insulated gate transistor that switches current flowing in the thickness direction of the silicon substrate on one surface of the silicon substrate of the mold, and the silicon substrate on the other surface of the silicon substrate when the insulated gate transistor is turned on A method of manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes therein to cause conductivity modulation,
N − A silicon substrate preparation process for preparing a silicon substrate of a mold;
An insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate;
The silicon substrate is thinned by surface processing the other surface side of the silicon substrate, and N − A silicon substrate forming step of forming a silicon substrate of a mold;
A first barrier metal forming step of forming a first barrier metal film on the other surface of the silicon substrate;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
Forming a drain electrode film by forming a film containing at least a second barrier metal in the lowermost layer on the other surface of the silicon substrate;
And a silicide layer modifying step in which a component of the second barrier metal is contained in the silicide layer of the first barrier metal by performing heat treatment on the silicon substrate in this order.
[0054]
According to the method for manufacturing an insulated gate bipolar transistor of the present invention, since the electrode film including at least the second barrier metal film as the lowermost layer is formed on the upper surface of the barrier metal silicide layer, the heat treatment is performed. The barrier metal component 2 easily enters the silicide layer of the first barrier metal, and the barrier height can be easily adjusted. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, manufacture of an insulated gate bipolar transistor having a high degree of freedom in selecting the barrier metal. Become a method. Therefore, the amount of holes injected for causing conductivity modulation can be easily controlled, so that an insulated gate bipolar transistor having a desired on-resistance and high-speed switching characteristics can be easily manufactured.
[0055]
(18) In the method for manufacturing an insulated gate bipolar transistor described in (17) above, it is preferable that the first barrier metal is a metal that can form silicide more easily than the second barrier metal.
[0056]
With this configuration, the silicide layer can be stably formed, and an insulated gate bipolar transistor with stable characteristics can be manufactured. From this viewpoint, for example, when platinum is used as the first barrier metal and molybdenum is used as the second barrier metal, molybdenum is used as the first barrier metal and platinum is used as the second barrier metal. However, a silicide layer can be stably formed, which is preferable.
[0057]
(19) In the method for manufacturing an insulated gate bipolar transistor according to (17) or (18), between the silicide layer forming step and the first electrode film forming step,
It is preferable to include an unreacted component removing step of removing unreacted components that have not been silicided in the first barrier metal.
[0058]
Of course, it is possible to form the first electrode film without removing the unreacted components. However, if the first electrode film is formed after removing the unreacted components, the second barrier metal is formed. Since this component easily enters the silicide layer of the first barrier metal, the barrier height can be controlled more stably.
[0059]
(20) A semiconductor device according to the present invention is a semiconductor device in which a Schottky junction is formed at an interface between a silicon substrate and a silicide layer formed on the surface of the silicon substrate. It is a silicide layer including a barrier metal component and having a film thickness of 60 nm or less.
[0060]
Therefore, the semiconductor device of the present invention has a structure in which the barrier height can be easily adjusted because the silicide layer includes a plurality of barrier metal components. Furthermore, since the silicide layer has a film thickness of 60 nm or less, it is easy to contain a plurality of barrier metals in the silicide layer forming step or the silicide layer modifying step for containing a plurality of barrier metal components in the silicide layer. Therefore, the structure has a high degree of freedom in selecting the barrier metal.
[0061]
(21) A semiconductor device according to the present invention is a semiconductor device in which a Schottky junction is formed at an interface between a silicon base and a silicide layer formed on the surface of the silicon base. It is a silicide layer including a barrier metal component and partially formed on the surface of the silicon substrate.
[0062]
Therefore, the semiconductor device of the present invention has a structure in which the barrier height can be easily adjusted because the silicide layer includes a plurality of barrier metal components. Furthermore, since the silicide layer is a “silicide layer partially formed on the surface of the silicon substrate”, the silicided surface of the silicon substrate surface and the non-silicided surface of the silicon substrate surface Since it has a different barrier height, the degree of freedom in adjusting the barrier height is further increased and the degree of freedom in selecting the barrier metal is high.
[0063]
Here, “a silicide layer partially formed on the surface of the silicon substrate” means “a silicide layer formed by non-silicidizing a barrier metal partially formed on the surface of the silicon substrate” and “ And a silicide layer formed by non-uniform silicidation of the barrier metal formed on the entire surface of the silicon substrate.
[0064]
Among these, when the silicide layer is “a silicide layer formed by non-silicidizing a barrier metal formed on the entire surface of the silicon substrate”, patterning for partially forming the barrier metal is unnecessary. Since it becomes, it is especially preferable.
[0065]
As a method of non-uniformly siliciding the barrier metal formed on the entire surface of the silicon substrate, it is preferable to employ a method in which the barrier metal is formed extremely thin and then the silicon substrate is heat-treated. By doing so, the silicide obtained by the reaction of the barrier metal with silicon grows while aggregating on the surface of the silicon substrate, and as a result, the silicide layer becomes a silicide layer partially formed on the surface of the silicon substrate. .
[0066]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0067]
(Embodiment 1)
FIG. 1 is an explanatory diagram of a Schottky barrier diode according to the first embodiment. 1A is a plan view, and FIG. 1B is a cross-sectional view. Note that hatching of the silicide layer 116 is omitted in FIG. The Schottky barrier diode 100 according to the first embodiment is a rectifying diode on the power supply secondary side.
[0068]
2 and 3 are diagrams showing a manufacturing process of such a Schottky barrier diode 100. FIG. As shown in FIGS. 2 and 3, the Schottky barrier diode 100 is manufactured by the following steps (a) to (i). Hereinafter, it demonstrates in order of a process.
[0069]
(A) Silicon substrate preparation process
N on one surface − N with layer 104 + A mold silicon substrate 101 is prepared.
(B) Guard ring formation process
A predetermined guard ring layer 106 is formed on one surface of the silicon substrate 101.
(C) Insulating film forming step
An insulating film 110 made of a silicon oxide film or the like is formed on one surface of the silicon substrate 101, and then a predetermined opening 108 is formed.
(D) Barrier metal film formation process
A platinum (first barrier metal) film 112 having a thickness of 10 nm is formed in the opening 108 of the insulating film 110, and platinum (first barrier metal) film 112 is formed on the upper surface of the platinum (first barrier metal) film 112. A molybdenum (second barrier metal) film 114 having a thickness of 200 nm thicker than the barrier metal film 112 is formed.
(E) Silicide layer formation process
By subjecting the silicon substrate 101 to heat treatment at 500 ° C. for 30 minutes, a silicide layer 116 of platinum (first barrier metal) containing a component of molybdenum (second barrier metal) is formed.
(F) Unreacted component removal step
Unreacted components which are not silicided are removed from platinum (first barrier metal) and molybdenum (second barrier metal) using aqua regia.
(G) First electrode film forming step
First electrode films 118 and 122 made of a laminated film of molybdenum and nickel are formed on one surface of the silicon substrate 101 by vapor deposition.
(H) First electrode film shaping step
A predetermined portion (chip peripheral portion) of the first electrode film is removed by photoetching.
(I) Second electrode film forming step
A second electrode film 126 made of a nickel film or a silver film is formed on the other surface of the silicon substrate 101.
[0070]
According to the manufacturing method of the Schottky barrier diode according to the first embodiment, the thickness of platinum (first barrier metal) is 1 to 40 nm, which is extremely thin. The molybdenum (second barrier metal) component easily penetrated, and the barrier height could be adjusted easily.
[0071]
In the first embodiment, platinum is used as the first barrier metal and molybdenum is used as the second barrier metal. However, in selecting these barrier metals, the diffusion coefficient of the second barrier metal is the first. It is possible to adjust the barrier height without making it necessary to be smaller than the diffusion coefficient of the barrier metal. For this reason, it becomes a manufacturing method of a Schottky barrier diode with a high degree of freedom of barrier metal selection.
[0072]
Therefore, according to the manufacturing method of the Schottky barrier diode according to the first embodiment, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Therefore, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.
[0073]
In adopting the manufacturing process in the first embodiment, the results of the following experimental examples 1 to 5 were referred to.
[0074]
(Experimental example 1)
FIG. 4 is a diagram illustrating the relationship between the heat treatment temperature (sinter temperature) and the barrier height (φBn) in Experimental Example 1 of the first embodiment. That is, it is a figure which shows a mode that barrier height changes when heat processing temperature is changed. Platinum (film thickness 5 to 10 nm) is used as the first barrier metal, and molybdenum (film thickness 200 nm) is used as the second barrier metal. In FIG. 4, A is the data when 5 nm of platinum is deposited at a substrate temperature of 150 degrees by vapor deposition, and B is the data when 10 nm of platinum is deposited at a substrate temperature of 250 degrees by vapor deposition. C is data in the case of depositing 10 nm of platinum at a substrate temperature of 150 degrees by a vapor deposition method. As shown in FIG. 4, in any of A, B, and C, the barrier height could be changed with good controllability by changing the sintering temperature.
[0075]
(Experimental example 2)
FIG. 5 is a diagram illustrating the relationship between the heat treatment temperature (sinter temperature) and the barrier height (φBn) in Experimental Example 2 of the first embodiment. That is, it is a figure which shows a mode that barrier height changes when heat processing temperature is changed. Platinum (thickness 10 to 30 nm) was used as the first barrier metal, and titanium (thickness 200 nm) was used as the second barrier metal. In FIG. 5, A is data in the case of depositing 10 nm of platinum by the vapor deposition method, and B is data in the case of depositing 30 nm of platinum by the vapor deposition method. As shown in FIG. 5, in both cases A and B, the barrier height could be changed by changing the sinter temperature. In particular, in the case of A, the barrier height could be changed with good controllability by changing the sintering temperature.
[0076]
(Experimental example 3)
FIG. 6 is a diagram illustrating the relationship between the heat treatment temperature (sinter temperature) and the barrier height (φBn) in Experimental Example 3 of the first embodiment. That is, it is a figure which shows a mode that barrier height changes when heat processing temperature is changed. A laminated film of nickel (film thickness 5 nm) and platinum (film thickness 10 nm) was used as the first barrier metal film, and molybdenum (film thickness 200 nm) was used as the second barrier metal. As shown in FIG. 6, the barrier height could be changed by changing the sintering temperature in the temperature range of 350 to 600 degrees. Thus, in Experimental Example 3, by using a multilayer film of nickel and platinum as the first barrier metal film, the temperature is lower (350 degrees) than in the case of Experimental Example 1 and Experimental Example 2. It was found that the barrier height can be controlled by performing the heat treatment.
[0077]
(Experimental example 4)
FIG. 7 is a diagram illustrating the relationship between the film thickness of platinum as the first barrier metal and the barrier height (φBn) in Experimental Example 4 of the first embodiment. That is, it is a figure which shows a mode that barrier height changes, when the film thickness of platinum is changed. The heat treatment was performed at 500 degrees. Further, molybdenum (thickness: 200 nm) was used as the second barrier metal. As shown in FIG. 7, the barrier height could be changed in the platinum film thickness range of 2 to 40 nm.
[0078]
(Experimental example 5)
FIG. 8 is a diagram illustrating a relationship between the platinum film thickness and the reverse leakage current in Experimental Example 5 of the first embodiment. That is, it is a figure which shows a mode that reverse direction leakage current changes, when the film thickness of platinum is changed. The heat treatment was performed at 500 degrees. Further, molybdenum (thickness: 200 nm) was used as the second barrier metal. As shown in FIG. 8, it can be seen that the reverse leakage current increases when the film thickness of platinum as the first barrier metal is reduced.
[0079]
(Experimental example 6)
In Experimental Example 6 of Embodiment 1, the relationship between the thickness of the silicide layer and the barrier height (φBn) was measured. The film thickness of platinum as the first barrier metal was changed from 0 nm to 50 nm (the film thickness of the obtained silicide layer was 0 nm to 75 nm). The heat treatment was performed at 500 degrees. Further, molybdenum (thickness: 200 nm) was used as the second barrier metal. The film thickness of the silicide layer was measured from a cross-sectional SEM photograph. As a result, it was found that when the silicide layer was 60 nm or less, the barrier height could be changed with good controllability.
[0080]
Further, when the silicide layer is extremely thin (for example, when the film thickness is 3 nm or less), the silicide grows while aggregating on the surface of the silicon substrate depending on the heat treatment condition, and as a result, the silicide layer is partially formed on the surface of the silicon substrate. In some cases, it was formed as a result. In this case, it was found that the barrier height can be changed with good controllability by appropriately controlling the heat treatment conditions.
[0081]
(Embodiment 2)
9 and 10 are diagrams illustrating manufacturing steps of the Schottky barrier diode 200 according to the second embodiment. The Schottky barrier diode 200 is a rectifying diode on the power supply secondary side. As shown in FIGS. 2 and 3, the Schottky barrier diode 200 is manufactured by the following steps (a) to (i). Hereinafter, it demonstrates in order of a process.
[0082]
(A) Silicon substrate preparation process
N on one surface − N with layer 204 + A mold silicon substrate 201 is prepared.
(B) Guard ring formation process
A predetermined guard ring layer 206 is formed on one surface of the silicon substrate 201.
(C) Insulating film forming step
An insulating film 210 made of a silicon oxide film or the like is formed on one surface of the silicon substrate 201, and then a predetermined opening 208 is formed.
(D) First barrier metal film forming step
A platinum (first barrier metal) film 212 having a thickness of 100 nm is formed in the opening 208 of the insulating film 210.
(E) Silicide layer formation process
By subjecting the silicon substrate 201 to heat treatment at 500 ° C. for 30 minutes, a silicide layer 216 of platinum (first barrier metal) is formed.
(F) Unreacted component removal step
Unreacted components that have not been silicided in platinum (first barrier metal) are removed using aqua regia.
(G) First electrode film forming step
First electrode films 218 and 222 made of a laminated film of molybdenum and nickel as a second barrier metal are formed on one surface of the silicon substrate 201 by vapor deposition.
(H) Silicide layer modification process
By heat-treating the silicon substrate 201, a silicide layer 217 is obtained by modifying the molybdenum (second barrier metal) component into the platinum silicide layer 216.
(I) First electrode film shaping step
A predetermined portion (chip peripheral portion) of the first electrode film is removed by photoetching to obtain a shaped first electrode film 224.
(J) Second electrode film forming step
A second electrode film 226 made of a nickel film or a silver film is formed on the other surface of the silicon substrate 201.
[0083]
According to the manufacturing method of the Schottky barrier diode according to the second embodiment, the electrode film including at least the molybdenum (second barrier metal) film as the lowermost layer is formed on the upper surface of the silicide layer of platinum (first barrier metal). Then, since heat treatment was performed, the molybdenum (second barrier metal) component easily entered the silicide layer of platinum (first barrier metal), and the barrier height could be adjusted easily.
[0084]
In the second embodiment, platinum is used as the first barrier metal and molybdenum is used as the second barrier metal. However, in selecting these barrier metals, the diffusion coefficient of the second barrier metal is the first. It is possible to adjust the barrier height without making it necessary to be smaller than the diffusion coefficient of the barrier metal. For this reason, it becomes a manufacturing method of a Schottky barrier diode with a high degree of freedom of barrier metal selection.
[0085]
Therefore, according to the manufacturing method of the Schottky barrier diode according to the first embodiment, the barrier height is adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Therefore, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.
[0086]
(Embodiment 3)
11 to 13 are views showing a manufacturing process of an insulated gate bipolar transistor (IGBT) according to Embodiment 3 of the present invention. This IGBT300 is N − An insulated gate transistor that switches current flowing in the thickness direction of the silicon substrate on one surface of the silicon substrate of the mold, and the silicon substrate on the other surface of the silicon substrate when the insulated gate transistor is turned on This is a so-called Schottky junction type IGBT having a Schottky junction for injecting holes therein to cause conductivity modulation. As shown in FIGS. 11 to 13, the IGBT 300 is manufactured by the following steps (a) to (i). Hereinafter, it demonstrates in order of a process.
[0087]
(A) N − Mold silicon substrate preparation process
N − A mold silicon substrate 301 is prepared.
(B) Insulated gate transistor formation process
An insulated gate transistor 350 is formed on one surface of the silicon substrate 301.
(C) Silicon substrate forming step
The other surface side of the silicon substrate 301 is subjected to surface processing by grinding, polishing, etc., so that the silicon substrate 301 is thinned. − A mold silicon substrate 302 is formed.
(D) First and second barrier metal film forming steps
A platinum (first barrier metal) film 312 having a thickness of 10 nm is formed on the other surface of the silicon substrate 302, and platinum (first barrier metal) film 312 is formed on the upper surface of the platinum (first barrier metal) film 312. A molybdenum (second barrier metal) film 314 having a thickness of 200 nm thicker than the barrier metal film 312 is formed.
(E) Silicide layer formation process
By subjecting the silicon substrate 302 to heat treatment, a silicide layer 316 of platinum (first barrier metal) containing a component of molybdenum (second barrier metal) is formed.
(F) Unreacted component removal step
Unreacted components which are not silicided are removed from platinum (first barrier metal) and molybdenum (second barrier metal) using aqua regia.
(G) Source electrode film forming step
A source electrode 352 made of aluminum is formed on one surface of the silicon substrate 302, and necessary patterning is performed.
(H) Protective film formation process
A protective film 354 is formed on one surface of the silicon substrate 302.
(I) Drain electrode film forming step
On the other surface of the silicon substrate 302, a drain electrode made of a laminated film 318, 320, 332 of molybdenum, aluminum and nickel is formed.
[0088]
According to the method for manufacturing an insulated gate bipolar transistor according to the third embodiment, platinum (first barrier metal) has a film thickness of 10 nm and is extremely thin. Therefore, the silicide layer 316 formed in the silicide layer formation step has molybdenum. The (second barrier metal) component easily penetrated and the barrier height could be adjusted easily.
[0089]
In the third embodiment, platinum is used as the first barrier metal and molybdenum is used as the second barrier metal. However, in selecting these barrier metals, the diffusion coefficient of the second barrier metal is the first. It is possible to adjust the barrier height without making it necessary to be smaller than the diffusion coefficient of the barrier metal. For this reason, it becomes a manufacturing method of an insulated gate bipolar transistor with a high degree of freedom of barrier metal selection.
[0090]
For this reason, according to the method of manufacturing an insulated gate bipolar transistor according to the third embodiment, the amount of holes injected for causing conductivity modulation can be easily controlled, so that desired on-resistance and high-speed switching characteristics can be obtained. An insulated gate bipolar transistor having the above can be easily manufactured.
[0091]
(Embodiment 4)
14 and 15 are diagrams showing a manufacturing process of an insulated gate bipolar transistor (IGBT) according to Embodiment 4 of the present invention. The IGBT 400 is also a so-called Schottky junction type IGBT as with the IGBT 300 according to the third embodiment. As shown in FIGS. 14 and 15, the IGBT 400 is manufactured by the following steps (a) to (i). Hereinafter, it demonstrates in order of a process. Since the following steps (a) to (c) are the same as those in the third embodiment, the drawings are omitted.
[0092]
(A) N − Mold silicon substrate preparation process
N − A mold silicon substrate is prepared.
(B) Insulated gate transistor formation process
An insulated gate transistor is formed on one surface of the silicon substrate.
(C) Silicon substrate forming step
The silicon substrate is made thinner by grinding the surface of the other surface of the silicon substrate by grinding, polishing, etc., and N − A mold silicon substrate 302 is formed.
(D) First barrier metal film forming step
A platinum (first barrier metal) film 412 having a thickness of 100 nm is formed on the other surface of the silicon substrate 402.
(E) Silicide layer formation process
By subjecting the silicon substrate 402 to heat treatment, a silicide layer 416 of platinum (first barrier metal) is formed.
(F) Unreacted component removal step
Unreacted components that have not been silicided in platinum (first barrier metal) are removed using aqua regia.
(G) Drain electrode film forming step
On the other surface of the silicon substrate 402, a drain electrode made of a laminated film 418, 420, 422 of molybdenum (second barrier metal), aluminum, and nickel is formed. Thereafter, the silicon substrate 402 is subjected to heat treatment, so that the molybdenum (second barrier metal) component is contained in the platinum (first barrier metal) silicide layer 416 to form the modified silicide layer 417.
(H) Source electrode film forming step
A source electrode 452 made of aluminum is formed on one surface of the silicon substrate 402, and necessary patterning is performed.
(I) Protective film formation process
A protective film 454 is formed on one surface of the silicon substrate 402.
[0093]
According to the method for manufacturing an insulated gate bipolar transistor according to the fourth embodiment, the electrode film including at least the molybdenum (second barrier metal) film as the lowermost layer on the upper surface of the silicide layer of platinum (first barrier metal). Since the heat treatment was performed after the formation, the molybdenum (second barrier metal) component easily entered the silicide layer of platinum (first barrier metal), and the barrier height could be adjusted easily.
[0094]
In the fourth embodiment, platinum is used as the first barrier metal and molybdenum is used as the second barrier metal. However, in selecting these barrier metals, the diffusion coefficient of the second barrier metal is the first. It is possible to adjust the barrier height without making it necessary to be smaller than the diffusion coefficient of the barrier metal. For this reason, it becomes a manufacturing method of an insulated gate bipolar transistor with a high degree of freedom of barrier metal selection.
[0095]
Therefore, according to the method for manufacturing an insulated gate bipolar transistor according to the fourth embodiment, the amount of holes injected for causing conductivity modulation can be easily controlled. An insulated gate bipolar transistor having the above can be easily manufactured.
[0096]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor device of the present invention, since the first barrier metal has a thickness of 1 to 40 nm and is extremely thin, the silicide layer formed in the silicide layer forming step has a second thickness. The barrier metal component easily enters and the barrier height can be adjusted easily. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a semiconductor device manufacturing method with a high degree of freedom in selecting the barrier metal is obtained. .
[0097]
Further, according to the method for manufacturing a Schottky barrier diode of the present invention, the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Therefore, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.
[0098]
Furthermore, according to the method of manufacturing an insulated gate bipolar transistor of the present invention, the amount of holes injected for causing conductivity modulation can be easily controlled, so that desired on-resistance and high-speed switching characteristics can be obtained. Insulated gate bipolar transistors can be easily manufactured.
[0099]
According to the method for manufacturing a semiconductor device of the present invention, the heat treatment is performed after the electrode film including at least the second barrier metal film as the lowermost layer is formed on the upper surface of the silicide layer of the first barrier metal. The component of the second barrier metal easily enters the silicide layer of the first barrier metal, and the barrier height can be easily adjusted. For this reason, it is not necessary to make the diffusion coefficient of the second barrier metal smaller than the diffusion coefficient of the first barrier metal, and as a result, a semiconductor device manufacturing method with a high degree of freedom in selecting the barrier metal is obtained. .
[0100]
Further, according to the method for manufacturing a Schottky barrier diode of the present invention, the barrier height can be adjusted so that the value of the forward voltage drop can be made as small as possible while maintaining the value of the reverse leakage current below the allowable value. Therefore, for example, an optimum Schottky barrier diode can be manufactured as a rectifying diode on the power supply secondary side.
[0101]
Furthermore, according to the method of manufacturing an insulated gate bipolar transistor of the present invention, the amount of holes injected for causing conductivity modulation can be easily controlled, so that desired on-resistance and high-speed switching characteristics can be obtained. Insulated gate bipolar transistors can be easily manufactured.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a Schottky barrier diode according to a first embodiment.
FIG. 2 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the first embodiment.
FIG. 3 is a diagram illustrating a manufacturing process of the Schottky barrier diode according to the first embodiment.
FIG. 4 is a diagram showing a relationship between a heat treatment temperature (sinter temperature) and a barrier height (φBn).
FIG. 5 is a diagram showing a relationship between a heat treatment temperature (sinter temperature) and a barrier height.
FIG. 6 is a diagram showing a relationship between a heat treatment temperature (sinter temperature) and a barrier height (φBn).
FIG. 7 is a diagram showing the relationship between the film thickness of platinum and the barrier height (φBn).
FIG. 8 is a graph showing the relationship between platinum film thickness and reverse leakage current.
FIG. 9 is a diagram illustrating manufacturing steps of the Schottky barrier diode according to the second embodiment.
FIG. 10 is a diagram illustrating manufacturing steps of the Schottky barrier diode according to the second embodiment.
FIG. 11 is a diagram showing manufacturing steps of the IGBT according to the third embodiment.
FIG. 12 is a diagram illustrating manufacturing steps of the IGBT according to the third embodiment.
FIG. 13 is a diagram showing manufacturing steps of the IGBT according to the third embodiment.
FIG. 14 is a diagram showing manufacturing steps of the IGBT according to the fourth embodiment.
FIG. 15 is a diagram showing manufacturing steps of the IGBT according to the fourth embodiment.
FIG. 16 is a diagram showing a manufacturing process of a conventional Schottky barrier diode.
[Explanation of symbols]
100, 200 Schottky barrier diode
101, 201, 301, 401 Silicon substrate
102, 202 N + Substrate
104, 204 N − layer
106,206 Guard ring
108, 208 opening
110, 210 Insulating film
112, 212, 312, 412 Platinum film
114, 314 Molybdenum film
116, 216, 217, 316, 416, 417 Silicide layer
118, 218, 318, 418 Molybdenum film
320, 420 Aluminum film
122, 222, 322, 422 Nickel film
124, 224, first electrode film
126, 226, second electrode film
300, 400 Insulated gate bipolar transistor
350 Insulated gate transistor
352 Source electrode film
354 Protective film
900 Silicon substrate
908 opening
910 Insulating film
912 First barrier metal
914 Second barrier metal
924, 926 electrodes

Claims (19)

シリコン基体の一方の表面に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層であって前記シリコン基体との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層形成工程とをこの順序で含むことを特徴とする半導体装置の製造方法。A first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm on one surface of the silicon substrate;
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal;
Silicide that forms a silicide layer that forms a Schottky barrier between the silicon substrate and the silicide layer of the first barrier metal containing a second barrier metal component by heat-treating the silicon substrate. A method for manufacturing a semiconductor device comprising: a layer forming step in this order. 請求項１に記載の半導体装置の製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの膜の上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層であって前記Ｎ − 層との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層形成工程とをこの順序で含むことを特徴とするショットキーバリアダイオードの製造方法。A silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm in the opening of the insulating film;
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal film;
By subjecting the silicon substrate to heat treatment, a silicide layer of a first barrier metal containing a second barrier metal component and forming a Schottky barrier with the N − layer is formed. A method for manufacturing a Schottky barrier diode, comprising: a silicide layer forming step in this order. 請求項３に記載のショットキーバリアダイオードの製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to claim 3,
The method of manufacturing a Schottky barrier diode, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 請求項３又は４に記載のショットキーバリアダイオードの製造方法において、
前記シリサイド層形成工程の後に、
前記第１のバリアメタルと前記第２のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程と、
前記シリコン基体の一方の表面に第１の電極膜を形成するとともに、前記シリコン基体の他方の表面に第２の電極膜を形成する電極膜形成工程とをこの順序で含むことを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to claim 3 or 4,
After the silicide layer forming step,
An unreacted component removal step of removing unreacted components of the first barrier metal and the second barrier metal that have not been silicided;
A shot comprising: forming a first electrode film on one surface of the silicon substrate and forming an electrode film on the other surface of the silicon substrate in this order. Manufacturing method of key barrier diode. 請求項３乃至５のいずれかに記載のショットキーバリアダイオードの製造方法において、
前記シリコン基体準備工程と前記絶縁膜形成工程との間に、
前記シリコン基体の一方の表面に、所定のガードリング領域を形成するガードリング領域形成工程を含むことを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to any one of claims 3 to 5,
Between the silicon substrate preparation step and the insulating film formation step,
A method of manufacturing a Schottky barrier diode, comprising a guard ring region forming step of forming a predetermined guard ring region on one surface of the silicon substrate. Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基体形成工程と、
前記シリコン基体の他方の表面に、１〜４０ｎｍの膜厚を有する第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記第１のバリアメタルの膜の上面に、第２のバリアメタルの膜を形成する第２のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより、第２のバリアメタルの成分を含有する第１のバリアメタルのシリサイド層であって前記シリコン基体との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層形成工程とをこの順序で含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。The N - one surface of the mold of the silicon substrate, an insulating gate transistor for switching a current flowing in the thickness direction of the silicon substrate, the other surface of said silicon substrate, said during on of the insulated gate transistor A method for manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes into a silicon substrate to cause conductivity modulation,
A silicon substrate preparation step of preparing an N - type silicon substrate;
An insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate;
A silicon substrate forming step of thinning the silicon substrate by surface-treating the other surface side of the silicon substrate to form an N − type silicon substrate;
A first barrier metal film forming step of forming a first barrier metal film having a thickness of 1 to 40 nm on the other surface of the silicon substrate;
A second barrier metal film forming step of forming a second barrier metal film on the upper surface of the first barrier metal film;
Silicide that forms a silicide layer that forms a Schottky barrier between the silicon substrate and the silicide layer of the first barrier metal containing a second barrier metal component by heat-treating the silicon substrate. A method of manufacturing an insulated gate bipolar transistor, comprising layer formation steps in this order. 請求項７に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。In the manufacturing method of the insulated gate bipolar transistor of Claim 7,
The method of manufacturing an insulated gate bipolar transistor, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 請求項７又は８に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、
前記シリサイド層形成工程の後に、
前記第１のバリアメタルと前記第２のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程と、
前記シリコン基体の一方の表面にソース電極膜を形成するとともに、前記シリコン基体の他方の表面にドレイン電極膜を形成する電極膜形成工程とをこの順序で含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。In the manufacturing method of the insulated gate bipolar transistor according to claim 7 or 8,
After the silicide layer forming step,
An unreacted component removal step of removing unreacted components of the first barrier metal and the second barrier metal that have not been silicided;
An insulated gate bipolar transistor comprising: a source electrode film formed on one surface of the silicon substrate; and an electrode film forming step of forming a drain electrode film on the other surface of the silicon substrate in this order Manufacturing method. シリコン基体の一方の表面に第１のバリアメタルの膜を形成する第１のバリアメタルの膜形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記第１のバリアメタルのシリサイド層の上面に、少なくとも第２のバリアメタルの膜を最下層に含む電極膜を形成する電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させ前記シリコン基体との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層変性工程とをこの順序で含むことを特徴とする半導体装置の製造方法。A first barrier metal film forming step of forming a first barrier metal film on one surface of the silicon substrate;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
An electrode film forming step of forming an electrode film including at least a second barrier metal film as a lowermost layer on an upper surface of the silicide layer of the first barrier metal;
Silicide layer modification in which a component of the second barrier metal is contained in the silicide layer of the first barrier metal by performing a heat treatment on the silicon substrate to form a silicide layer that forms a Schottky barrier with the silicon substrate. A method for manufacturing a semiconductor device, comprising: steps in this order. 請求項１０に記載の半導体装置の製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 10,
The method of manufacturing a semiconductor device, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 請求項１０又は１１に記載の半導体装置の製造方法において、
前記シリサイド層形成工程と電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 10 or 11,
Between the silicide layer forming step and the electrode film forming step,
A method for manufacturing a semiconductor device, comprising: an unreacted component removing step of removing an unreacted component that has not been silicided in the first barrier metal. 一方の表面にＮ−層を有するＮ＋型のシリコン基体を準備するシリコン基体準備工程と、
このシリコン基体の一方の表面に、開口部を有する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の開口部に、第１のバリアメタルの膜を形成する第１のバリアメタル形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記シリコン基体の一方の表面に、少なくとも第２のバリアメタルを最下層に含む膜を形成して第１の電極膜とする第１の電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させて前記Ｎ − 層との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層変性工程と、
前記シリコン基体の他方の表面に第２の電極膜を形成する第２の電極膜形成工程とをこの順序で含むことを特徴とするショットキーバリアダイオードの製造方法。A silicon substrate preparation step of preparing an N + type silicon substrate having an N − layer on one surface;
An insulating film forming step of forming an insulating film having an opening on one surface of the silicon substrate;
A first barrier metal forming step of forming a first barrier metal film in the opening of the insulating film;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
A first electrode film forming step of forming a film including at least a second barrier metal in a lowermost layer on one surface of the silicon substrate to form a first electrode film;
Silicide that forms a silicide layer that forms a Schottky barrier with the N − layer by applying a heat treatment to the silicon substrate so that the second barrier metal component is contained in the silicide layer of the first barrier metal. A layer modification step;
And a second electrode film forming step of forming a second electrode film on the other surface of the silicon substrate in this order. 請求項１３に記載のショットキーバリアダイオードの製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to claim 13,
The method of manufacturing a Schottky barrier diode, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 請求項１３又は１４に記載のショットキーバリアダイオードの製造方法において、
前記シリサイド層形成工程と第１の電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to claim 13 or 14,
Between the silicide layer forming step and the first electrode film forming step,
A method of manufacturing a Schottky barrier diode, comprising: an unreacted component removing step of removing an unreacted component that has not been silicided in the first barrier metal. 請求項１３乃至１５のいずれかに記載のショットキーバリアダイオードの製造方法において、
前記シリコン基体準備工程と前記絶縁膜形成工程との間に、
前記シリコン基体の一方の表面に所定のガードリング層を形成するガードリング層形成工程を含むことを特徴とするショットキーバリアダイオードの製造方法。In the manufacturing method of the Schottky barrier diode according to any one of claims 13 to 15,
Between the silicon substrate preparation step and the insulating film formation step,
A method of manufacturing a Schottky barrier diode, comprising a guard ring layer forming step of forming a predetermined guard ring layer on one surface of the silicon substrate. Ｎ−型のシリコン基体の一方の表面に、このシリコン基体の厚さ方向に流れる電流のスイッチングを行う絶縁ゲートトランジスタを有し、前記シリコン基体の他方の表面に、前記絶縁ゲートトランジスタのオン時に前記シリコン基体中にホールを注入して伝導度変調を起こさせるためのショットキー接合を有する絶縁ゲート型バイポーラトランジスタの製造方法であって、
Ｎ−型のシリコン基板を準備するシリコン基板準備工程と、
このシリコン基板の一方の表面に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記シリコン基板の他方の表面側を表面加工することによって前記シリコン基板を薄くして、Ｎ−型のシリコン基体を形成するシリコン基体形成工程と、
前記シリコン基体の他方の表面に、第１のバリアメタルの膜を形成する第１のバリアメタル形成工程と、
前記シリコン基体に熱処理を施すことにより第１のバリアメタルのシリサイド層を形成するシリサイド層形成工程と、
前記シリコン基体の他方の表面に、少なくとも第２のバリアメタルを最下層に含む膜を形成してドレイン電極膜とするドレイン電極膜形成工程と、
前記シリコン基体に熱処理を施すことにより第２のバリアメタルの成分を前記第１のバリアメタルのシリサイド層に含有させて前記シリコン基体との間にショットキーバリアを形成するシリサイド層を形成するシリサイド層変性工程とをこの順序で含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。The N - one surface of the mold of the silicon substrate, an insulating gate transistor for switching a current flowing in the thickness direction of the silicon substrate, the other surface of said silicon substrate, said during on of the insulated gate transistor A method for manufacturing an insulated gate bipolar transistor having a Schottky junction for injecting holes into a silicon substrate to cause conductivity modulation,
A silicon substrate preparation step of preparing an N - type silicon substrate;
An insulated gate transistor forming step of forming an insulated gate transistor on one surface of the silicon substrate;
A silicon substrate forming step of thinning the silicon substrate by surface-treating the other surface side of the silicon substrate to form an N − type silicon substrate;
A first barrier metal forming step of forming a first barrier metal film on the other surface of the silicon substrate;
A silicide layer forming step of forming a silicide layer of a first barrier metal by performing a heat treatment on the silicon substrate;
Forming a drain electrode film by forming a film containing at least a second barrier metal in the lowermost layer on the other surface of the silicon substrate;
A silicide layer that forms a silicide layer that forms a Schottky barrier with the silicon substrate by heat treating the silicon substrate so that the second barrier metal component is contained in the silicide layer of the first barrier metal. A method for manufacturing an insulated gate bipolar transistor, comprising: modifying steps in this order. 請求項１７に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、
前記第１のバリアメタルは前記第２のバリアメタルよりもシリサイドを形成し易い金属であることを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。In the manufacturing method of the insulated gate bipolar transistor of Claim 17,
The method of manufacturing an insulated gate bipolar transistor, wherein the first barrier metal is a metal that forms silicide more easily than the second barrier metal. 請求項１７又は１８に記載の絶縁ゲート型バイポーラトランジスタの製造方法において、
前記シリサイド層形成工程と第１の電極膜形成工程との間に、
前記第１のバリアメタルのうちシリサイド化されなかった未反応成分を除去する未反応成分除去工程を含むことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。The method for manufacturing an insulated gate bipolar transistor according to claim 17 or 18,
Between the silicide layer forming step and the first electrode film forming step,
A method of manufacturing an insulated gate bipolar transistor, comprising: an unreacted component removing step of removing an unreacted component that has not been silicided in the first barrier metal.
JP2002060527A 2002-03-06 2002-03-06 Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device Expired - Lifetime JP4105453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002060527A JP4105453B2 (en) 2002-03-06 2002-03-06 Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060527A JP4105453B2 (en) 2002-03-06 2002-03-06 Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2003257888A JP2003257888A (en) 2003-09-12
JP4105453B2 true JP4105453B2 (en) 2008-06-25

Family

ID=28669852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060527A Expired - Lifetime JP4105453B2 (en) 2002-03-06 2002-03-06 Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device

Country Status (1)

Country Link
JP (1) JP4105453B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08190897A (en) * 1995-01-11 1996-07-23 Nec Corp Metal halide lamp device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
JP5553189B2 (en) * 2008-04-09 2014-07-16 独立行政法人産業技術総合研究所 ELECTRODE FOR ELEMENT, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE HAVING THE ELEMENT ELECTRODE
JP2010045123A (en) * 2008-08-11 2010-02-25 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
CN110610982A (en) * 2019-08-30 2019-12-24 泰科天润半导体科技（北京）有限公司 Schottky diode and preparation method thereof
CN116195034A (en) 2020-09-24 2023-05-30 罗姆股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08190897A (en) * 1995-01-11 1996-07-23 Nec Corp Metal halide lamp device

Also Published As

Publication number Publication date
JP2003257888A (en) 2003-09-12

Similar Documents

Publication Publication Date Title
CN1183580C (en) Method for producing semiconductor device and semiconductor device
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20080272437A1 (en) Threshold Adjustment for High-K Gate Dielectric CMOS
JPH0523055B2 (en)
US10522631B2 (en) Contact silicide having a non-angular profile
CN103854983B (en) The manufacturing method of p-type MOSFET
US20200161442A1 (en) Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US6849509B2 (en) Methods of forming a multilayer stack alloy for work function engineering
US7892914B2 (en) Semiconductor device and manufacturing method thereof
JP4105453B2 (en) Semiconductor device manufacturing method, Schottky barrier diode manufacturing method, insulated gate bipolar transistor manufacturing method, and semiconductor device
CN100442462C (en) CMOS integration for multi-thickness silicide devices
US8728925B2 (en) Method and structure for work function engineering in transistors including a high dielectric constant gate insulator and metal gate (HKMG)
JPH0927623A (en) Alloy drain electric field effect semiconductor element and formation
JPS60193380A (en) Manufacture of semiconductor device
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TW200901474A (en) Semiconductor device and manufacturing method therefor
JP3033526B2 (en) Method for manufacturing semiconductor device
JP2002093813A (en) Manufacturing method of semiconductor device
JP2022534924A (en) Power transistor manufacturing method and power transistor
JP3983689B2 (en) Method for manufacturing Schottky barrier diode and method for manufacturing insulated gate bipolar transistor
JP3957736B2 (en) Semiconductor device
TWM583123U (en) Trench-gated wide-bandgap devices
US20120217639A1 (en) Semiconductor device and manufacturing method of semiconductor device
KR20200081284A (en) Contact of semiconductor device and contact formation method of semiconductor device
KR100334866B1 (en) Transistor Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080327

R150 Certificate of patent or registration of utility model

Ref document number: 4105453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

EXPY Cancellation because of completion of term