JP2006343946A - Memory access controller, and computer program - Google Patents

Memory access controller, and computer program Download PDF

Info

Publication number
JP2006343946A
JP2006343946A JP2005168334A JP2005168334A JP2006343946A JP 2006343946 A JP2006343946 A JP 2006343946A JP 2005168334 A JP2005168334 A JP 2005168334A JP 2005168334 A JP2005168334 A JP 2005168334A JP 2006343946 A JP2006343946 A JP 2006343946A
Authority
JP
Japan
Prior art keywords
memory
memory access
idle time
consumption
time condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005168334A
Other languages
Japanese (ja)
Inventor
Ryuta Tamura
竜太 田邨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2005168334A priority Critical patent/JP2006343946A/en
Publication of JP2006343946A publication Critical patent/JP2006343946A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce electric power consumption by generating a clock suitable for memory traffic. <P>SOLUTION: A monitoring part 3 of this memory access controller measures a memory access consumption zone based on a generated memory access request, and compares a measured result therein with one or a plurality of stepwise threshold values to determine a class of the memory consumption zone. An idle time condition transited to a low power consumption state is determined in response to the class of the determined memory consumption zone. The idle time condition is determined therein to get long along with the idle time condition corresponding to the class of the large memory consumption zone. When no memory access is generated during the determined idle time condition, a device manager part 7 issues a power-down request to a memory access mediating part 4, and issues an instruction to transit the memory device to the low power consumption state. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、メモリアクセス制御装置及びコンピュータプログラムに関する。   The present invention relates to a memory access control device and a computer program.

従来、メモリシステムの消費電力を低減するために、メモリアクセスが行われていない時はメモリデバイスを低消費電力状態に遷移させることが行われている。また、特許文献１には、複数のデバイスによるバスの使用割合に応じて低消費電力モードへ移行するメモリアクセス制御装置について開示されている。
特開２０００−２７６４３６号公報 Conventionally, in order to reduce power consumption of a memory system, a memory device is changed to a low power consumption state when memory access is not being performed. Further, Patent Document 1 discloses a memory access control device that shifts to a low power consumption mode in accordance with a bus usage ratio by a plurality of devices.
JP 2000-276436 A

従来の技術において、メモリデバイスが低消費電力状態のときにメモリにアクセスしたい場合、まずメモリデバイスを低消費電力状態より復帰させてからメモリアクセスする必要があるため、メモリアクセスのレイテンシ（遅延時間）が増大する。これを回避するため、長時間メモリアクセスが発生しないことを、メモリデバイスを低消費電力状態にする条件とすることが考えられる。しかしながら、メモリアクセスが発生しない時間、すなわち、アイドル時間の設定を長くすると、メモリアクセスがそれほど頻繁でないときであっても、メモリデバイスが低消費電力状態となっている時間が少なくなってしまい、メモリシステムの消費電力の低減が困難となってしまう。
しかし、特許文献１の技術における制御対象はＣＰＵであり、制御対象がメモリデバイスである場合に適用することはできない。また、システムクロックの低減により低消費電力モードを実現しているため、クロックが変更できないメモリデバイスに適用することはできない。 In the conventional technology, when it is desired to access the memory when the memory device is in the low power consumption state, it is necessary to first access the memory after returning the memory device from the low power consumption state, so the memory access latency (delay time) Will increase. In order to avoid this, it can be considered that no memory access occurs for a long time as a condition for setting the memory device in a low power consumption state. However, if the memory access does not occur, that is, the idle time is set longer, the time during which the memory device is in a low power consumption state is reduced even when the memory access is not so frequent. It becomes difficult to reduce the power consumption of the system.
However, the control target in the technique of Patent Document 1 is a CPU, and cannot be applied when the control target is a memory device. Further, since the low power consumption mode is realized by reducing the system clock, it cannot be applied to a memory device in which the clock cannot be changed.

本発明は、このような事情に鑑みてなされたもので、低消費電力状態に移行するアイドル時間の条件をメモリアクセスの頻度に応じて変更することにより、メモリアクセスのレイテンシを押さえながら、消費電力を効率的に低減することができるメモリアクセス制御装置及びコンピュータプログラムを提供することを目的とする。   The present invention has been made in view of such circumstances. By changing the idle time condition for shifting to the low power consumption state according to the frequency of memory access, the power consumption can be reduced while suppressing the latency of memory access. An object of the present invention is to provide a memory access control device and a computer program capable of efficiently reducing the above.

上記した課題を解決するために本発明は、メモリアクセスの要求を調停するメモリアクセス調停手段を有するメモリアクセス制御装置において、メモリデバイスを低消費電力状態に遷移させるメモリ電力モード制御手段と、メモリアクセスの消費帯域を測定するメモリ消費帯域測定手段と、上記メモリ消費帯域測定手段により測定したメモリアクセスの消費帯域の測定結果と、１つまたは段階的な複数の閾値とを比較して、メモリ消費帯域のクラスが複数クラスのうちいずれであるかを判定するメモリ消費帯域判定手段と、前記メモリ消費帯域判定手段によって判定されたメモリ消費帯域のクラスに応じて、低消費電力状態に遷移するアイドル時間条件を決定するアイドル時間決定手段と、前記アイドル時間決定手段により決定したアイドル時間条件の間メモリアクセスが発生しないときに、前記メモリ電力モード制御手段を用いて前記メモリデバイスを低消費電力状態に遷移させる自動電力低減手段と、を有することを特徴とするメモリアクセス制御装置である。   In order to solve the above-described problems, the present invention provides a memory access control device having a memory access arbitration unit that arbitrates a memory access request, a memory power mode control unit that shifts a memory device to a low power consumption state, and a memory access. Memory consumption bandwidth measuring means for measuring the consumption bandwidth of the memory, a result of measuring the memory access consumption bandwidth measured by the memory consumption bandwidth measurement means, and one or a plurality of stepwise threshold values, Memory consumption bandwidth determining means for determining which class is a plurality of classes, and an idle time condition for transitioning to a low power consumption state in accordance with the memory consumption bandwidth class determined by the memory consumption bandwidth determination means Idle time determining means for determining the idle time determined by the idle time determining means An automatic power reduction means for causing the memory device to transition to a low power consumption state using the memory power mode control means when no memory access occurs during an interval condition. is there.

また、本発明は、上述するメモリアクセス制御装置であって、前記アイドル時間決定手段は、前記アイドル時間条件を、より大きなメモリ消費帯域に対応するクラスほど長くなるよう決定する、ことを特徴とする。   Further, the present invention is the memory access control device described above, wherein the idle time determining means determines the idle time condition so that it becomes longer for a class corresponding to a larger memory consumption band. .

また、本発明は、上述するメモリアクセス制御装置であって、前記アイドル時間条件を変更する電力低減条件変更手段をさらに有する、ことを特徴とする。   Further, the present invention is the memory access control device described above, further comprising power reduction condition changing means for changing the idle time condition.

また、本発明は、メモリアクセスの要求を調停するメモリアクセス調停手段を有するメモリアクセス制御装置に用いられるコンピュータプログラムであって、メモリアクセスの消費帯域を測定するステップと、測定したメモリアクセスの消費帯域の測定結果と、１つまたは段階的な複数の閾値とを比較して、メモリ消費帯域のクラスが複数クラスのうちいずれであるかを判定するステップと、判定されたメモリ消費帯域のクラスに応じて、低消費電力状態に遷移するアイドル時間条件を決定するステップと、決定したアイドル時間条件の間メモリアクセスが発生しないときに、前記メモリデバイスを低消費電力状態に遷移させるステップと、をコンピュータに実行させることを特徴とするコンピュータプログラムである。   The present invention also relates to a computer program used in a memory access control device having a memory access arbitration unit that arbitrates a memory access request, the step of measuring a memory access consumption band, and the measured memory access consumption band. The step of comparing the measurement result of the above and one or a plurality of stepwise thresholds to determine which of the plurality of classes of memory consumption bandwidth is in accordance with the determined class of memory consumption bandwidth And determining the idle time condition for transitioning to the low power consumption state, and causing the computer to transition to the low power consumption state when no memory access occurs during the determined idle time condition. A computer program that is executed.

上記発明によれば、メモリアクセスが閑散な時は、低消費電力状態へ移行するためのアイドル時間条件を短くすることにより、頻繁にメモリデバイスを低消費電力状態にして消費電力を低減し、メモリアクセスが頻繁な時は、アイドル時間条件を長くすることにより、ほとんどメモリデバイスを低消費電力状態にしないようにしてメモリアクセスの性能を高める。これにより、メモリアクセスの性能と消費電力の自動的なトレードオフを実現することが可能となる。また、クロックの低減により消費電力を抑えることができないメモリデバイスにも有効である。   According to the above invention, when the memory access is quiet, the idle time condition for shifting to the low power consumption state is shortened, so that the memory device is frequently set to the low power consumption state to reduce the power consumption. When access is frequent, the memory access performance is improved by increasing the idle time condition so that the memory device is hardly put into a low power consumption state. This makes it possible to realize an automatic trade-off between memory access performance and power consumption. It is also effective for memory devices that cannot reduce power consumption due to clock reduction.

以下、図面を参照し、この発明の一実施形態について説明する。
図１は、本発明の一実施形態によるメモリアクセス制御装置の構成を示すブロック図である。このメモリアクセス制御装置は、例えば、複写機、プリンタ、ファクシミリ等の機能が使用可能なＭＦＰ（Multi Function Printer）などの画像データ処理装置に用いられる。メモリアクセス制御装置は、メモリデバイスであるＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）とのインタフェース（Ｉ／Ｆ）を有し、リフレッシュ部１、ホストインタフェース部２、モニタ部３、メモリアクセス調停部４、キューイングバッファ５、コマンドディスパッチャ部６、デバイスマネージャ部７、コマンド発生部８、ストローブ発生部９、ＯＰＢ（On-Chip Peripheral Bus）インタフェース部１０、及び、メモリクロック生成部１１を備える。ここでは、ＳＤＲＡＭを、メモリクロックの変更ができないＤＤＲ(Double Data Rate) ＳＤＲＡＭであるとする。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a memory access control apparatus according to an embodiment of the present invention. This memory access control device is used in an image data processing device such as an MFP (Multi Function Printer) capable of using functions such as a copying machine, a printer, and a facsimile. The memory access control device has an interface (I / F) with an SDRAM (Synchronous Dynamic Random Access Memory) which is a memory device, and includes a refresh unit 1, a host interface unit 2, a monitor unit 3, a memory access arbitration unit 4, a queue An in-buffer 5, a command dispatcher unit 6, a device manager unit 7, a command generation unit 8, a strobe generation unit 9, an OPB (On-Chip Peripheral Bus) interface unit 10, and a memory clock generation unit 11. Here, it is assumed that the SDRAM is a DDR (Double Data Rate) SDRAM in which the memory clock cannot be changed.

リフレッシュ部１は、メモリアクセス調停部４へＳＤＲＡＭのリフレッシュ要求を行う。ホストインタフェース部２は、メモリトランザクションの要求を行うホストのモジュールであり、ホストの各種要求をアビトレーションしてＳＤＲＡＭへのアクセス要求を発行する。モニタ部３は、ＳＤＲＡＭへのアクセス要求の頻度から、どれぐらいメモリアクセス要求がなければＳＤＲＡＭを低消費電力状態に遷移させるかの条件を決定する。メモリアクセス調停部４は、メモリアクセス要求を調停し、リフレッシュを行うか、あるいは、メモリトランザクションを発生させるかを決定する。メモリトランザクションを発生する場合、キューイングバッファ５へキューイングする。キューイングバッファ５は、トランザクションファイルであり、メモリトランザクションを保持する。   The refresh unit 1 requests the memory access arbitration unit 4 to refresh the SDRAM. The host interface unit 2 is a host module that makes a memory transaction request. The host interface unit 2 arbitrates various host requests and issues an access request to the SDRAM. The monitor unit 3 determines the condition of how much the SDRAM is to be shifted to the low power consumption state if there is no memory access request based on the frequency of access requests to the SDRAM. The memory access arbitration unit 4 arbitrates memory access requests and determines whether to perform refresh or to generate a memory transaction. When a memory transaction is generated, it is queued to the queuing buffer 5. The queuing buffer 5 is a transaction file and holds a memory transaction.

コマンドディスパッチャ部６は、キューイングバッファ５にキューイングされたトランザクションファイルについて、ＳＤＲＡＭに対してどのようなコマンドを発行するかを決定し、ＳＤＲＡＭに対するシーケンス等を制御する。例えば、一つのメモリに対してロー（ＲＯＷ）アドレス／カラム（ＣＯＬ）アドレスを与える。デバイスマネージャ部７は、メモリデバイス（ＳＤＲＡＭ）の状態を内部的にミラーリングしてコマンドディスパッチャ部６へ通知し、コマンドをいつ発行できるかを調停する。コマンド発生部８は、コマンドディスパッチャ部６からのコマンド発生要求に応じてＳＤＲＡＭに対する信号を駆動する。   The command dispatcher unit 6 determines what command is issued to the SDRAM with respect to the transaction file queued in the queuing buffer 5 and controls the sequence and the like for the SDRAM. For example, a row (ROW) address / column (COL) address is given to one memory. The device manager unit 7 internally mirrors the state of the memory device (SDRAM) and notifies the command dispatcher unit 6 to arbitrate when the command can be issued. The command generation unit 8 drives a signal for the SDRAM in response to a command generation request from the command dispatcher unit 6.

ストローブ発生部９は、コマンド発生部８が発行するリード／ライトのコマンドに同期してデータ転送のトリガを受け、データ転送のタイミング、すなわち、ホストインタフェース部２との間のリード／ライトデータの受け渡しのタイミングを司る。例えば、ＳＤＲＡＭからメモリリードするときには、ＳＤＲＭＡへメモリリードを与える。そして、ＳＤＲＡＭからリードデータが返ってくるタイミングに併せてホストに対してリードのストローブを返す。ＳＤＲＡＭへメモリライトするときには、ＳＤＲＡＭにライトのタイミングに併せてホストに対してライトデータのストローブを与え、ライトするデータを引き出す。ＯＰＢインタフェース部１０は、各種設定を行うためのレジスタであり、設定レジスタのためのインタフェースと、実際の設定レジスタからなるモジュールである。メモリクロック生成部１１は、源発振器が発信する周波数からメモリクロック及びメモリインタフェースクロックを発生させる。   The strobe generating unit 9 receives a data transfer trigger in synchronization with the read / write command issued by the command generating unit 8, and transfers the read / write data to / from the host interface unit 2. To manage the timing. For example, when a memory read is performed from an SDRAM, a memory read is given to SDRMA. Then, a read strobe is returned to the host in accordance with the timing when the read data is returned from the SDRAM. When writing to the SDRAM, the write data strobe is provided to the host in accordance with the write timing to the SDRAM, and the data to be written is extracted. The OPB interface unit 10 is a register for performing various settings, and is a module including an interface for a setting register and an actual setting register. The memory clock generation unit 11 generates a memory clock and a memory interface clock from the frequency transmitted from the source oscillator.

次に、メモリアクセス制御装置の動作について説明する。
画像データ処理装置は、ホストインタフェース部２を介してホストからのメモリアクセス要求を受ける。例えば、印刷を初めることを想定する。ＳＤＲＡＭ上には、スキャナで読み取った画像などのパターンがビットマップデータとして保持されている。印刷を始める場合、ＳＤＲＡＭにメモリにあるこのビットマップデータをリードするメモリトランザクションを発生させる。これにより、メモリアクセス調停部４によって、メモリトランザクションがキューイングバッファ５にキューイングされる。 Next, the operation of the memory access control device will be described.
The image data processing apparatus receives a memory access request from the host via the host interface unit 2. For example, assume that printing is started. On the SDRAM, a pattern such as an image read by a scanner is held as bitmap data. When printing is started, a memory transaction for reading this bitmap data in the memory is generated in the SDRAM. Thereby, the memory transaction is queued in the queuing buffer 5 by the memory access arbitration unit 4.

一方、モニタ部３は、ホストインタフェース部２を介してメモリアクセス調停部４へ発行されるメモリアクセス要求から、メモリアクセス消費帯域を測定する。メモリアクセス消費帯域は、単位時間あたり発生したメモリアクセス要求に使用された帯域であり、メモリアクセス要求の発生頻度を示す。モニタ部３は、メモリアクセス消費帯域の測定結果と、１つ以上の段階的な値の閾値とを比較して、メモリ消費帯域のクラス（以下、単に「クラス」とも記載）が複数クラスのうちいずれであるかを判定する。例えば、閾値がａ１，ａ２，…，ａｎであり、ａ１＜ａ２＜…＜ａｎの関係があるとする。モニタ部３は、メモリアクセスの消費帯域の測定結果が閾値ａ１を超えていなければクラス０、閾値ａ１以上閾値ａ２未満であればクラス１、…、閾値ａｎ以上であればクラスｎと判定する。閾値が１つのみであれば、この閾値を超えているか否かにより２つのクラスのいずれであるかを判定する。モニタ部３はこの判定したメモリ消費帯域のクラスに応じて、低消費電力状態に遷移する条件となるアイドル時間であるアイドル時間条件を決定する。アイドル時間とは、メモリアクセス要求が全く発生しない時間である。このとき、モニタ部３は、メモリアクセスの消費帯域がより多いクラスほど、アイドル時間条件を長く決定する。すなわち、メモリ消費帯域のクラスｉに対応するアイドル時間条件をｔｉとすると、ｔ０＜ｔ１＜ｔ２…＜ｔｎの関係がある（但し、０＜ｉ＜ｎ）。 On the other hand, the monitor unit 3 measures a memory access consumption band from a memory access request issued to the memory access arbitration unit 4 via the host interface unit 2. The memory access consumption bandwidth is a bandwidth used for memory access requests generated per unit time, and indicates the frequency of occurrence of memory access requests. The monitor unit 3 compares the measurement result of the memory access consumption band with one or more stepwise threshold values, and the memory consumption band class (hereinafter also simply referred to as “class”) is a plurality of classes. It is determined which one. For example, the threshold value is a 1, a 2, ..., a a n, a relationship of a 1 <a 2 <... < a n. Monitor unit 3, unless consumed bandwidth measurement result of the memory access exceeds the threshold value a 1 class 0, Class 1 if it is less than the threshold value a 1 equal to or higher than the threshold a 2, ..., as long as the threshold value a n higher class n Is determined. If there is only one threshold, it is determined which of the two classes is based on whether this threshold is exceeded. The monitor unit 3 determines an idle time condition, which is an idle time as a condition for transitioning to the low power consumption state, according to the determined class of the memory consumption band. The idle time is a time during which no memory access request is generated. At this time, the monitor unit 3 determines a longer idle time condition for a class having a larger memory access consumption band. That is, if the idle time condition corresponding to the memory consumption band class i is t i , there is a relationship of t 0 <t 1 <t 2 ... <t n (where 0 <i <n).

モニタ部３において決定したアイドル時間条件の間、メモリアクセス要求が発行されないことを検出した場合、デバイスマネージャ部７は、メモリデバイスを低消費電力状態に遷移させるためのパワーダウン要求をメモリアクセス調停回路４に出力する。メモリアクセス調停部４は、パワーダウン要求のトランザクションをキューイングバッファ５へ登録する。これにより、コマンドディスパッチャ部６は、パワーダウンを指示するクロック・イネーブル信号ＣＫＥの発行要求をコマンド発生部８に発行し、コマンド発生部８は、クロック・イネーブル信号ＣＫＥをＳＤＲＡＭへ出力する。クロック・イネーブル信号ＣＫＥを受信したＳＤＲＡＭは、低消費電力状態に遷移する。   When it is detected that the memory access request is not issued during the idle time condition determined in the monitor unit 3, the device manager unit 7 issues a power down request for transitioning the memory device to the low power consumption state. 4 is output. The memory access arbitration unit 4 registers the power-down request transaction in the queuing buffer 5. As a result, the command dispatcher unit 6 issues a request for issuing the clock enable signal CKE instructing power-down to the command generation unit 8, and the command generation unit 8 outputs the clock enable signal CKE to the SDRAM. The SDRAM that has received the clock enable signal CKE transitions to a low power consumption state.

また、コマンドを投入することにより、アイドル時間条件を変更することが可能である。ＯＰＢインタフェース部１０は、変更後のアイドル時間条件をＯＰＢから受信すると、モニタ部３へ出力する。モニタ部３は、現在のアイドル時間条件を、受信したアイドル時間条件に変更する。また、アイドル時間条件の変更対象であるメモリ消費帯域のクラスと、変更後のアイドル時間条件とをＯＰＢから受信した場合、モニタ部３は、ダイレクトコマンド要求で指示されたように、メモリ消費帯域のクラスに対応するアイドル時間条件を変更する。   Further, it is possible to change the idle time condition by inputting a command. When receiving the changed idle time condition from the OPB, the OPB interface unit 10 outputs it to the monitor unit 3. The monitor unit 3 changes the current idle time condition to the received idle time condition. Further, when the memory consumption band class to be changed for the idle time condition and the changed idle time condition are received from the OPB, the monitor unit 3 sets the memory consumption band as indicated by the direct command request. Change the idle time condition corresponding to the class.

図２は、上記処理をソフトウェアにより実現する場合のメモリアクセス制御装置の処理フローを示す。メモリアクセス制御装置がホストからメモリアクセス要求を受けると、モニタ部３は、ホストインタフェース部２からメモリアクセス調停部４へ発行されるメモリアクセス要求より、メモリアクセス消費帯域を測定する（ステップＳ１１０）。モニタ部３は、メモリアクセスの消費帯域の測定結果と、予め記憶しておいた閾値とメモリ消費帯域のクラスとの関係のデータからメモリ消費帯域のクラスを判定する（ステップＳ１２０）。続いて、モニタ部３は、予め記憶しておいたメモリ消費帯域のクラスとアイドル時間条件との関係のデータから、判定したメモリ消費帯域のクラスに対応したアイドル時間条件を決定する（ステップＳ１３０）。デバイスマネージャ部７は、モニタ部３が決定したアイドル時間条件の間、メモリアクセス要求が発生しないことを検出すると（ステップＳ１４０：Ｙｅｓ）、メモリデバイスを低消費電力状態に遷移させるための指示をメモリアクセス調停部４に出力する（ステップＳ１５０）。メモリアクセス調停部４が、パワーダウン要求のトランザクションをキューイングバッファ５へ登録することにより、コマンドディスパッチャ部６は、パワーダウンを指示するクロック・イネーブル信号ＣＫＥの発行要求をコマンド発生部８に発行し、コマンド発生部８は、クロック・イネーブル信号ＣＫＥをＳＤＲＡＭへ出力する。   FIG. 2 shows a processing flow of the memory access control device when the above processing is realized by software. When the memory access control device receives a memory access request from the host, the monitor unit 3 measures a memory access consumption band from a memory access request issued from the host interface unit 2 to the memory access arbitration unit 4 (step S110). The monitor unit 3 determines the class of the memory consumption band from the measurement result of the memory access consumption band and the data on the relationship between the threshold value and the memory consumption band class stored in advance (step S120). Subsequently, the monitor unit 3 determines the idle time condition corresponding to the determined memory consumption band class from the data on the relationship between the memory consumption band class and the idle time condition stored in advance (step S130). . When the device manager unit 7 detects that no memory access request is generated during the idle time condition determined by the monitor unit 3 (step S140: Yes), the device manager unit 7 instructs the memory device to transition to the low power consumption state. The data is output to the access arbitration unit 4 (step S150). When the memory access arbitration unit 4 registers the power-down request transaction in the queuing buffer 5, the command dispatcher unit 6 issues a request to issue a clock enable signal CKE instructing the power-down to the command generation unit 8. The command generator 8 outputs a clock enable signal CKE to the SDRAM.

上記実施の形態によれば、メモリアクセス制御装置において、メモリ消費帯域が少ないときは、メモリアクセスのレイテンシ（遅延）が増えてもシステムに与える影響は少ないものと判断し、アイドル時間条件を短めに設定してこまめにメモリデバイスを低消費電力状態にするよう制御する。また、メモリアクセス消費帯域が増えるに従って、アイドル時間条件を徐々に長くなるように制御することことによって、メモリアクセスの頻度が多いときにはメモリデバイスをほとんど低消費電力状態にさせないようにして、メモリアクセスを向上させる。   According to the above embodiment, in the memory access control device, when the memory consumption band is small, it is determined that the increase in memory access latency (delay) has little effect on the system, and the idle time condition is shortened. Set frequently to control the memory device to a low power consumption state. In addition, by controlling the idle time condition to gradually increase as the memory access consumption bandwidth increases, the memory device is kept in a low power consumption state when the frequency of memory access is high. Improve.

以上、本発明の実施の形態について説明したが、メモリアクセス制御装置の各部は、専用のハードウェア（例えば、ワイヤードロジック等）により実現されるものであってもよく、また、メモリおよびＣＰＵ（中央処理装置）により構成され、各部の機能を実現するためのプログラムをメモリからロードして実行することによりその機能を実現させるものであってもよい。また、メモリアクセス制御装置の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、メモリアクセス制御装置の各部に必要な処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。   The embodiments of the present invention have been described above. However, each unit of the memory access control device may be realized by dedicated hardware (for example, wired logic), and the memory and CPU (central The processing device may be configured to load the program for realizing the function of each unit from the memory and execute it, thereby realizing the function. In addition, a program for realizing the function of the memory access control device is recorded on a computer-readable recording medium, and the program recorded on the recording medium is read into a computer system and executed, thereby executing the memory access control device. You may perform a process required for each part. Here, the “computer system” includes an OS and hardware such as peripheral devices.

また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの（伝送媒体ないしは伝送波）、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。   The “computer-readable recording medium” refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, and a CD-ROM, and a storage device such as a hard disk built in the computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. It also includes a device (transmission medium or transmission wave) and a device that holds a program for a certain period of time, such as a volatile memory inside a computer system serving as a server or client in that case. The program may be for realizing a part of the functions described above, and further, a program that can realize the functions described above in combination with a program already recorded in a computer system, a so-called difference file (difference). Program).

本発明の一実施形態によるメモリアクセス制御装置の構成を示すブロック図である。It is a block diagram which shows the structure of the memory access control apparatus by one Embodiment of this invention. メモリアクセス制御装置の処理フローである。It is a processing flow of a memory access control apparatus.

符号の説明Explanation of symbols

１・・・リフレッシュ部
２・・・ホストインタフェース部
３・・・モニタ部（メモリ消費帯域測定手段、メモリ消費帯域判定手段、アイドル時間決定手段）
４・・・メモリアクセス調停部（メモリアクセス調停手段、メモリ電力モード制御手段）
５・・・キューイングバッファ
６・・・コマンドディスパッチャ部（メモリ電力モード制御手段）
７・・・デバイスマネージャ部（自動電力低減手段）
８・・・コマンド発生部（メモリ電力モード制御手段）
９・・・ストローブ発生部
１０・・・ＯＰＢインタフェース部（電力低減条件変更手段）
１１・・・メモリクロック生成部

DESCRIPTION OF SYMBOLS 1 ... Refresh part 2 ... Host interface part 3 ... Monitor part (Memory consumption band measurement means, memory consumption band determination means, idle time determination means)
4 ... Memory access arbitration unit (memory access arbitration means, memory power mode control means)
5 ... Queuing buffer 6 ... Command dispatcher (memory power mode control means)
7 ... Device manager (automatic power reduction means)
8 ... Command generator (memory power mode control means)
9 ... Strobe generator 10 ... OPB interface (power reduction condition changing means)
11: Memory clock generator

Claims (4)

メモリアクセスの要求を調停するメモリアクセス調停手段を有するメモリアクセス制御装置において、
メモリデバイスを低消費電力状態に遷移させるメモリ電力モード制御手段と、
メモリアクセスの消費帯域を測定するメモリ消費帯域測定手段と、
上記メモリ消費帯域測定手段により測定したメモリアクセスの消費帯域の測定結果と、１つまたは段階的な複数の閾値とを比較して、メモリ消費帯域のクラスが複数クラスのうちいずれであるかを判定するメモリ消費帯域判定手段と、
前記メモリ消費帯域判定手段によって判定されたメモリ消費帯域のクラスに応じて、低消費電力状態に遷移するアイドル時間条件を決定するアイドル時間決定手段と、
前記アイドル時間決定手段により決定したアイドル時間条件の間メモリアクセスが発生しないときに、前記メモリ電力モード制御手段を用いて前記メモリデバイスを低消費電力状態に遷移させる自動電力低減手段と、
を有することを特徴とするメモリアクセス制御装置。 In a memory access control device having memory access arbitration means for arbitrating a memory access request,
Memory power mode control means for transitioning the memory device to a low power consumption state;
Memory consumption bandwidth measuring means for measuring memory access consumption bandwidth;
The memory consumption bandwidth measurement result measured by the memory consumption bandwidth measuring means is compared with one or a plurality of stepwise thresholds to determine whether the memory consumption bandwidth class is a plurality of classes. Memory consumption bandwidth determination means to perform,
Idle time determining means for determining an idle time condition for transitioning to a low power consumption state according to the class of the memory consumed band determined by the memory consumed band determining means;
Automatic power reduction means for transitioning the memory device to a low power consumption state using the memory power mode control means when no memory access occurs during the idle time condition determined by the idle time determination means;
A memory access control device comprising: 前記アイドル時間決定手段は、前記アイドル時間条件を、より大きなメモリ消費帯域に対応するクラスほど長くなるよう決定する、ことを特徴とする請求項１に記載のメモリアクセス制御装置。   2. The memory access control apparatus according to claim 1, wherein the idle time determination unit determines the idle time condition to be longer for a class corresponding to a larger memory consumption band. 前記アイドル時間条件を変更する電力低減条件変更手段をさらに有する、ことを特徴とする請求項１または請求項２に記載のメモリアクセス制御装置。   The memory access control device according to claim 1, further comprising power reduction condition changing means for changing the idle time condition. メモリアクセスの要求を調停するメモリアクセス調停手段を有するメモリアクセス制御装置に用いられるコンピュータプログラムであって、
メモリアクセスの消費帯域を測定するステップと、
測定したメモリアクセスの消費帯域の測定結果と、１つまたは段階的な複数の閾値とを比較して、メモリ消費帯域のクラスが複数クラスのうちいずれであるかを判定するステップと、
判定されたメモリ消費帯域のクラスに応じて、低消費電力状態に遷移するアイドル時間条件を決定するステップと、
決定したアイドル時間条件の間メモリアクセスが発生しないときに、前記メモリデバイスを低消費電力状態に遷移させるステップと、
をコンピュータに実行させることを特徴とするコンピュータプログラム。

A computer program used in a memory access control device having a memory access arbitration means for arbitrating a memory access request,
Measuring memory access bandwidth consumption; and
Comparing the measurement result of the measured bandwidth consumption of memory access with one or a plurality of stepwise thresholds to determine which of the plurality of classes of memory consumption bandwidth is;
Determining an idle time condition for transitioning to a low power consumption state according to the determined class of memory consumption bandwidth;
Transitioning the memory device to a low power consumption state when no memory access occurs during the determined idle time condition;
A computer program for causing a computer to execute.

JP2005168334A 2005-06-08 2005-06-08 Memory access controller, and computer program Withdrawn JP2006343946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005168334A JP2006343946A (en) 2005-06-08 2005-06-08 Memory access controller, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168334A JP2006343946A (en) 2005-06-08 2005-06-08 Memory access controller, and computer program

Publications (1)

Publication Number Publication Date
JP2006343946A true JP2006343946A (en) 2006-12-21

Family

ID=37640882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168334A Withdrawn JP2006343946A (en) 2005-06-08 2005-06-08 Memory access controller, and computer program

Country Status (1)

Country Link
JP (1) JP2006343946A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198535A (en) * 2009-02-27 2010-09-09 Nec Corp Power consumption reducing circuit and power consumption reducing method
CN102365605A (en) * 2009-04-02 2012-02-29 高通股份有限公司 Multiple power mode system and method for memory
JP2012198749A (en) * 2011-03-22 2012-10-18 Nec Corp Information processing device, control method thereof, and program
US20140149759A1 (en) * 2012-11-27 2014-05-29 Neena Conrad Providing An Inter-Arrival Access Timer In A Processor
CN107924225A (en) * 2015-09-04 2018-04-17 高通股份有限公司 System and method for dynamically adjusting memory state transition timers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198535A (en) * 2009-02-27 2010-09-09 Nec Corp Power consumption reducing circuit and power consumption reducing method
CN102365605A (en) * 2009-04-02 2012-02-29 高通股份有限公司 Multiple power mode system and method for memory
JP2012523052A (en) * 2009-04-02 2012-09-27 クアルコム，インコーポレイテッド Multiple power mode system and method for memory
JP2014078251A (en) * 2009-04-02 2014-05-01 Qualcomm Inc Method of displaying associated information, and portable communication terminal
CN102365605B (en) * 2009-04-02 2014-05-07 高通股份有限公司 Multiple power mode system and method for memory
JP2012198749A (en) * 2011-03-22 2012-10-18 Nec Corp Information processing device, control method thereof, and program
US20140149759A1 (en) * 2012-11-27 2014-05-29 Neena Conrad Providing An Inter-Arrival Access Timer In A Processor
US9575543B2 (en) * 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
CN107924225A (en) * 2015-09-04 2018-04-17 高通股份有限公司 System and method for dynamically adjusting memory state transition timers

Similar Documents

Publication Publication Date Title
TWI400604B (en) Platform power management based on latency guidance
US8566628B2 (en) North-bridge to south-bridge protocol for placing processor in low power state
EP2302519B1 (en) Dynamic frequency memory control
JP2007199841A (en) Controller of electronic apparatus, and bus control device
US10268257B2 (en) Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program
JP2006343946A (en) Memory access controller, and computer program
JP2011081553A (en) Information processing system and control method thereof
JP2006099569A (en) Memory interface circuit and clock control method
US10754415B2 (en) Control apparatus that controls memory and control method thereof
JP2009251713A (en) Cache memory control unit
JP5380373B2 (en) Image forming system, image forming apparatus, and power saving printing method
JP5741245B2 (en) Image processing apparatus, image processing control method, and image processing control program
JP6274774B2 (en) Memory interface device and control method thereof
US11036668B2 (en) Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
JP2006240130A (en) Controller of printing device
US10474215B2 (en) Control apparatus for controlling memory and control method for power saving of memory
JP2015148978A (en) Information processor and control method for information processor
US10181340B2 (en) Electronic device and control method with instruction units based on a number of power supply off operations
JP2012108865A (en) Image forming apparatus and system management program
US20110242595A1 (en) Data dividing method and data dividing device
JP2004287530A (en) Memory control circuit, printer controller, and method for controlling operating mode of printer controller having storage device capable of switching operating mode
JP2014157432A (en) Information processing device, image forming device, and data access method
JP6418983B2 (en) MEMORY ACCESS CONTROL DEVICE, ITS CONTROL METHOD, AND PROGRAM
JP5393651B2 (en) Image forming apparatus
JP2004151877A (en) Direct memory access controller, memory arbiter, and memory controller therewith

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902