JP2006340429A - Apparatus equipped with switching regulator and micro controller - Google Patents

Apparatus equipped with switching regulator and micro controller Download PDF

Info

Publication number
JP2006340429A
JP2006340429A JP2005159067A JP2005159067A JP2006340429A JP 2006340429 A JP2006340429 A JP 2006340429A JP 2005159067 A JP2005159067 A JP 2005159067A JP 2005159067 A JP2005159067 A JP 2005159067A JP 2006340429 A JP2006340429 A JP 2006340429A
Authority
JP
Japan
Prior art keywords
microcontroller
voltage
switching regulator
load
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005159067A
Other languages
Japanese (ja)
Other versions
JP5020479B2 (en
JP2006340429A5 (en
Inventor
Yasuhiro Nakada
康裕 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005159067A priority Critical patent/JP5020479B2/en
Publication of JP2006340429A publication Critical patent/JP2006340429A/en
Publication of JP2006340429A5 publication Critical patent/JP2006340429A5/ja
Application granted granted Critical
Publication of JP5020479B2 publication Critical patent/JP5020479B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce power consumption by performing control excellent in power conversion efficiency at low cost in two or more states such as, for example, an operating state, a waiting state, an energy saving mode state, etc. of an apparatuses. <P>SOLUTION: The voltage of a power source is divided with a resistor R6 and a resistor R7, and the obtained divided voltage, that is, the voltage of the A/D port of CPU110 is detected with the CPU110, and based on this detected voltage, the output of the feedback of the power source is controlled compulsively by the CPU110 thereby reducing the number of times of switching of the MOSFET Q1 of the power source. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、スイッチングレギュレータとマイクロコントローラを備えた機器に関する。   The present invention relates to a device including a switching regulator and a microcontroller.

機器待機時の消費電力を削減する技術としては、例えば、特許文献1に記載の技術が知られている。この技術によれば、プリンタがプリント状態か非プリント状態かによって、次のような制御が行われる。すなわち、非プリント時においても使用される制御部に電源を供給する第1の電源手段と、プリント時に使用される駆動部に電源を供給する第2の電源手段と、を備えた画像形成装置において、第2の電源手段の出力電圧を切り替え制御可能とし、非プリント状態において第2の電源手段の出力電圧を低下させる。   As a technique for reducing power consumption during device standby, for example, a technique described in Patent Document 1 is known. According to this technique, the following control is performed depending on whether the printer is in a printing state or a non-printing state. That is, in an image forming apparatus including a first power supply unit that supplies power to a control unit that is used even during non-printing, and a second power supply unit that supplies power to a drive unit used during printing. The output voltage of the second power supply means can be switched and controlled, and the output voltage of the second power supply means is lowered in the non-printing state.

また、特許文献2に記載の技術によれば、機器の休止時において、次のような制御が行われる。すなわち、機器の休止時においては、マイクロコントローラから、電源装置のフィードバック部のオプトカプラの電流を、断続的強制的に増大させ、電源装置の動作を断続的に停止させ、これにより、発振周波数の上昇を防ぎ、電源装置の変換効率低下を防いでいる。   Moreover, according to the technique described in Patent Document 2, the following control is performed when the device is stopped. In other words, when the device is inactive, the current of the optocoupler in the feedback unit of the power supply device is intermittently forcibly increased from the microcontroller to stop the operation of the power supply device intermittently, thereby increasing the oscillation frequency. This prevents a reduction in conversion efficiency of the power supply.

これは、電源装置が備えるスイッチング素子のスイッチング損失を低下させることにより、効率を上昇させる手段である。機器の休止時においては、電源装置の負荷が軽くなるにもかかわらず、スイッチング素子のスイッチング回数が減少しないか、又は増加してしまうことを防ぐことにより、損失を低下させている。   This is a means for increasing the efficiency by reducing the switching loss of the switching element provided in the power supply device. When the equipment is not in operation, the loss is reduced by preventing the switching frequency of the switching element from decreasing or increasing, although the load on the power supply device is reduced.

特開2002−19232号公報JP 2002-19232 A 特開2003−284340号公報JP 2003-284340 A 特開2004−153871号公報JP 2004-153871 A

これら個別の手段を組み合わせると、回路が複雑になり経済的ではない。例えば、特許文献3においては、機器の休止時において、電源手段の出力電圧を低下させ、かつ電源装置の動作を断続的に停止させる手段が提案されているが、回路が複雑になっている。   Combining these individual means makes the circuit complex and not economical. For example, Patent Document 3 proposes means for lowering the output voltage of the power supply means and intermittently stopping the operation of the power supply apparatus when the device is stopped, but the circuit is complicated.

そこで、本発明は、上記のような問題点を解決し、スイッチングレギュレータおよびマイクロコントローラを備えた機器であって、負荷の動作状態、待機状態、非動作状態等の状態において、スイッチングレギュレータを安価に電源変換効率良く制御することができる機器を提供することを目的とする。   Therefore, the present invention solves the above-described problems and is a device equipped with a switching regulator and a microcontroller, and the switching regulator can be made inexpensive in a load operating state, a standby state, a non-operating state, etc. An object of the present invention is to provide a device capable of controlling power supply conversion efficiently.

請求項1の発明は、互いに絶縁された1次巻線と2次巻線を有するトランスと、該トランスの1次巻線に流れる電流をスイッチングするスイッチング素子と、該トランスの2次巻線の出力を整流平滑する整流平滑手段と、該トランスの1次巻線側にフォトトランジスタ、2次巻線側に発光手段が接続されたフォトカプラと、該トランスの2次巻線側に配置された基準電源と、該整流平滑手段の整流平滑により得られた2次側出力電圧と該基準電圧を比較し誤差信号を出力する誤差増幅器と、前記スイッチング素子のデューティを、該フォトカプラを介して供給された該誤差信号に基づき制御するデューティ制御手段を有するスイッチングレギュレータを備え、該スイッチングレギュレータの2次側出力電圧により駆動される負荷を備え、該スイッチングレギュレータの2次側出力電圧を更なる電圧変換手段により生成された電圧により駆動されるマイクロコントローラを備え、該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視し、かつ該マイクロコントローラは該負荷の動作を制御し、また該マイクロコントローラは該デューティ制御手段が該スイッチング素子のデューティをゼロとする該誤差信号を強制的に変化させる機能を有する機器において、該マイクロコントローラは該負荷の状態が動作中の時は該デューティ制御手段は該誤差信号に基づき動作し、該マイクロコントローラは該負荷の状態が非動作中の時は2次側出力電圧が第1の所望の電圧以上になってから第2の所望の電圧以下となるまで該スイッチング素子のデューティがゼロとなるよう該誤差信号を強制的に変化させ、第2の所望の電圧以下となってから第1の所望の電圧以上となるまで該デューティ制御手段は該誤差信号に基づき動作することを特徴とする。   According to a first aspect of the present invention, there is provided a transformer having a primary winding and a secondary winding that are insulated from each other, a switching element that switches a current flowing through the primary winding of the transformer, and a secondary winding of the transformer. Rectifying / smoothing means for rectifying and smoothing the output, a phototransistor having a phototransistor on the primary winding side of the transformer, a light emitting means connected to the secondary winding side, and a secondary winding side of the transformer A reference power supply, an error amplifier that compares the reference voltage with the secondary output voltage obtained by rectifying and smoothing of the rectifying and smoothing means and outputs an error signal, and the duty of the switching element are supplied via the photocoupler. A switching regulator having a duty control means for controlling based on the error signal, a load driven by a secondary output voltage of the switching regulator, A microcontroller driven by the voltage generated by the further voltage conversion means for the secondary output voltage of the switching regulator, the microcontroller monitoring the voltage value of the secondary output voltage of the switching regulator; and The microcontroller controls the operation of the load, and the microcontroller has a function in which the duty control means forcibly changes the error signal for setting the duty of the switching element to zero. The duty control means operates based on the error signal when the load state is in operation, and the secondary output voltage is a first desired voltage when the load state is not in operation. From this point on, the duty of the switching element becomes zero until the voltage drops below the second desired voltage. The error signal is forcibly changed such that the duty control means operates based on the error signal until it becomes equal to or higher than the first desired voltage after being lower than or equal to the second desired voltage. To do.

また、請求項2においては、請求項1に加えて、該マイクロコントローラの制御の元に負荷の状態が複数存在し、該マイクロコントローラは負荷の状態に応じて該第1の所望の電圧と第2の所望の電圧を変化させることを特徴とする。   Further, in claim 2, in addition to claim 1, there are a plurality of load states under the control of the microcontroller, and the microcontroller determines the first desired voltage and the first state according to the load state. The desired voltage of 2 is changed.

また、請求項3においては、互いに絶縁された1次巻線と2次巻線を有するトランスと、該トランスの1次巻線に流れる電流をスイッチングするスイッチング素子と、該トランスの2次巻線の出力を整流平滑する整流平滑手段と、該トランスの1次巻線側にフォトトランジスタ、2次巻線側に発光手段が接続されたフォトカプラと、該トランスの2次巻線側に配置された基準電源と、該整流平滑手段の整流平滑により得られた2次側出力電圧と該基準電圧を比較し誤差信号を出力する誤差増幅器と、前記スイッチング素子のデューティを、該フォトカプラを介して供給された該誤差信号に基づき制御するデューティ制御手段を有するスイッチングレギュレータを備え、該スイッチングレギュレータの2次側出力電圧により駆動される負荷を備え、該スイッチングレギュレータの2次側出力電圧を更なる電圧変換手段により生成された電圧により駆動されるマイクロコントローラを備え、該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視し、かつ該マイクロコントローラは該負荷の動作を制御し、また該マイクロコントローラは該デューティ制御手段が該スイッチング素子のデューティをゼロとする該誤差信号を強制的に変化させる機能を有する機器において、該マイクロコントローラは該負荷の状態が動作中の時は該デューティ制御手段は該誤差信号に基づき動作し、該負荷の状態が非動作中の時は該マイクロコントローラは周期的に該デューティ制御手段が該誤差信号に基づき動作する期間と該スイッチング素子のデューティをゼロとする期間を周期的に繰り返し、かつ該マイクロコントローラは2次側出力電圧が所望の値を下回らないよう両者の期間の比を制御することを特徴とする。   According to a third aspect of the present invention, a transformer having a primary winding and a secondary winding insulated from each other, a switching element for switching a current flowing through the primary winding of the transformer, and a secondary winding of the transformer Rectifying / smoothing means for rectifying and smoothing the output of the output, a phototransistor having a phototransistor connected to the primary winding side of the transformer, a light emitting means connected to the secondary winding side, and a secondary winding side of the transformer. A reference power source, a secondary output voltage obtained by rectifying and smoothing by the rectifying and smoothing means, an error amplifier for comparing the reference voltage and outputting an error signal, and a duty of the switching element via the photocoupler. A switching regulator having duty control means for controlling based on the supplied error signal, and a load driven by a secondary output voltage of the switching regulator; And a microcontroller driven by the voltage generated by the voltage conversion means for converting the secondary output voltage of the switching regulator, the microcontroller monitoring the voltage value of the secondary output voltage of the switching regulator, And the microcontroller controls the operation of the load, and the microcontroller has a function in which the duty control means forcibly changes the error signal that makes the duty of the switching element zero. When the load state is in operation, the duty control means operates based on the error signal, and when the load state is not in operation, the microcontroller periodically cycles the duty control means to the error signal. Based on the operation period and the duty of the switching element is zero During periodically repeated, and the microcontroller, characterized in that the secondary output voltage to control the ratio of the period of the two to not less than the desired value.

また、請求項4においては、請求項3に加えて、該マイクロコントローラの制御の元に負荷の状態が複数存在し、該マイクロコントローラは負荷の状態に応じて該所望の電圧を変化させることを特徴とする。   In addition to claim 3, in claim 4, there are a plurality of load states under the control of the microcontroller, and the microcontroller changes the desired voltage according to the load state. Features.

また、請求項5においては、請求項1〜4に加えて、該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視する手段にローパスフィルタを設け、該ローパスフィルタは2次側出力電圧が上昇する変化に対する時定数が下降する変化に対する時定数より大きく設定されていることを特徴とする。   According to a fifth aspect of the present invention, in addition to the first to fourth aspects, the microcontroller provides a low-pass filter in a means for monitoring the voltage value of the secondary output voltage of the switching regulator, and the low-pass filter is provided on the secondary side. The time constant for a change in which the output voltage increases is set to be larger than the time constant for a change in which the output voltage decreases.

本発明によれば、上記のように構成したので、スイッチングレギュレータおよびマイクロコントローラを備えた機器において、負荷の動作状態、待機状態、非動作状態等の状態において、スイッチングレギュレータを安価に電源変換効率良く制御することができる。   According to the present invention, since it is configured as described above, in a device including a switching regulator and a microcontroller, the switching regulator is inexpensive and has high power conversion efficiency in a load operating state, a standby state, a non-operating state, and the like. Can be controlled.

以下、本発明の実施の形態を図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<第1の実施の形態>
図1は本発明の第1の実施の形態を示す。図1において、101は整流平滑回路であり、商用電源ACから入力された交流電圧を、整流ダイオードD1〜D4と平滑コンデンサC1で、直流電圧に変換する。
<First Embodiment>
FIG. 1 shows a first embodiment of the present invention. In FIG. 1, reference numeral 101 denotes a rectifying / smoothing circuit, which converts an AC voltage input from a commercial power source AC into a DC voltage using rectifying diodes D1 to D4 and a smoothing capacitor C1.

102はスイッチングレギュレータである。Q1はメインスイッチング素子としてのMOSFET、T1は絶縁トランスであり、103はMOSFET Q1の制御回路である。制御回路103は、フォトトランジスタ1021のトランジスタ電流に応じて、MOSFET Q1のオン時間の長さを決定する。フォトトランジスタ1021のトランジスタ電流が少なければ、オン時間は長い。フォトトランジスタ1021のトランジスタ電流が多ければ、オン時間は短くなり、所定の値以上となると、オンしなくなる。オフ時間は、絶縁トランスT1の蓄積エネルギーが放出される期間である。絶縁トランスT1の出力は、ダイオードD5とコンデンサC2により整流平滑される。コンデンサC2間電圧がスイッチングレギュレータ102の2次側出力電圧V1となる。本実施の形態は、フライバック電源の例であるが、特にこの例に限定されるものではない。   Reference numeral 102 denotes a switching regulator. Q1 is a MOSFET as a main switching element, T1 is an insulation transformer, and 103 is a control circuit for the MOSFET Q1. The control circuit 103 determines the length of the on-time of the MOSFET Q1 according to the transistor current of the phototransistor 1021. If the transistor current of the phototransistor 1021 is small, the on-time is long. When the transistor current of the phototransistor 1021 is large, the on-time is shortened. When the phototransistor 1021 exceeds a predetermined value, the on-time is not turned on. The off time is a period during which the stored energy of the insulating transformer T1 is released. The output of the insulation transformer T1 is rectified and smoothed by the diode D5 and the capacitor C2. The voltage across the capacitor C2 becomes the secondary output voltage V1 of the switching regulator 102. The present embodiment is an example of a flyback power supply, but is not particularly limited to this example.

104はフィードバック回路であり、スイッチングレギュレータ102の出力電圧V1と、シャントレギュレータIC1のRef端子の入力電圧との誤差を増幅し、フォトカプラ(LED1041とフォトトランジスタ1021とにより構成されている。)を介して1次側にフィードバックするものである。2次側出力電圧V1は、抵抗R1と抵抗R2により分圧され、シャントレギュレータIC1のRef端子に入力されている。シャントレギュレータIC1は、内蔵の基準電圧とRef端子の電圧とを比較し、カソード電圧に反映する。スイッチングレギュレータ102の出力電圧V1とシャントレギュレータIC1のカソード電圧との差電圧と、抵抗R3と、により決定される電流が、ダイオード電流としてLED1041を流れ、このダイオード電流に応じた電流が、LED1041と光結合されているフォトトランジスタ1021(スイッチングレギュレータ102の)を流れる。シャントレギュレータIC1のカソード電圧は、Ref端子の電圧が内蔵基準電圧よりも高ければ低下し、低ければ上昇するように動作する。なお、コンデンサC3と抵抗R4は、位相補償用に設けられている。   A feedback circuit 104 amplifies an error between the output voltage V1 of the switching regulator 102 and the input voltage of the Ref terminal of the shunt regulator IC1, and is configured via a photocoupler (configured by an LED 1041 and a phototransistor 1021). Feedback to the primary side. The secondary output voltage V1 is divided by the resistors R1 and R2 and input to the Ref terminal of the shunt regulator IC1. The shunt regulator IC1 compares the built-in reference voltage with the voltage at the Ref terminal and reflects it in the cathode voltage. A current determined by the difference voltage between the output voltage V1 of the switching regulator 102 and the cathode voltage of the shunt regulator IC1 and the resistor R3 flows through the LED 1041 as a diode current, and a current corresponding to the diode current is generated between the LED 1041 and the light. It flows through the coupled phototransistor 1021 (of the switching regulator 102). The cathode voltage of the shunt regulator IC1 operates so as to decrease when the voltage at the Ref terminal is higher than the built-in reference voltage and increase when it is lower. The capacitor C3 and the resistor R4 are provided for phase compensation.

スイッチングレギュレータ102の出力電圧V1は、フィードバック回路104により、シャントレギュレータIC1の内蔵基準電圧の(R1+R2)/R2に制御される。   The output voltage V1 of the switching regulator 102 is controlled by the feedback circuit 104 to (R1 + R2) / R2 of the built-in reference voltage of the shunt regulator IC1.

121は降圧型DC−DCコンバータであり、スイッチングレギュレータ102の出力電圧V1をCPU110の電源電圧であるV2に降圧する。   A step-down DC-DC converter 121 steps down the output voltage V1 of the switching regulator 102 to V2 that is the power supply voltage of the CPU 110.

105、106はスイッチングレギュレータ102の負荷である。負荷105は機器が動作中にしか電源供給を必要としない負荷であって、例えばプリンタの場合の紙搬送用モータが挙げられる。負荷106は機器が動作中及び待機中ともに電源供給を必要とする負荷であって、例えば操作パネルなどが挙げられる。なお、機器の中には、機器が省エネルギーモードに入ると、負荷105及び負荷106がともに電源供給を必要としない機器もある。   Reference numerals 105 and 106 denote loads of the switching regulator 102. The load 105 is a load that needs to be supplied with power only while the device is operating. For example, a paper conveyance motor in the case of a printer can be used. The load 106 is a load that requires power supply both when the device is in operation and in standby, and includes an operation panel, for example. Some devices do not require power supply to both the load 105 and the load 106 when the device enters the energy saving mode.

CPU110は機器の制御をつかさどる。Vccは駆動電源端子、Gndはグランド端子であり、Po2、Po3は出力ポートであり、負荷105、負荷106を制御する。A/Dはアナログデジタル変換ポート(以下「A/Dポート」という。)であり、スイッチングレギュレータ102の出力電圧V1を抵抗R6及び抵抗R7で分圧した電圧が入力される。Po1は出力ポートである。   The CPU 110 controls the device. Vcc is a drive power supply terminal, Gnd is a ground terminal, Po2 and Po3 are output ports, and controls the load 105 and the load 106. A / D is an analog-digital conversion port (hereinafter referred to as “A / D port”), and a voltage obtained by dividing the output voltage V1 of the switching regulator 102 by the resistor R6 and the resistor R7 is input. Po1 is an output port.

CPU110の出力ポートPo1が論理ローレベル(以下「L」という。)の場合、トランジスタQ2はオフであり、フィードバック回路104は、スイッチングレギュレータ102の出力電圧を、シャントレギュレータIC1の内蔵基準電圧の(R1+R2)/R2になるように制御する。他方、この出力ポートPo1が論理ハイレベル(以下「H」という。)のとき、トランジスタQ2はオンとなって、シャントレギュレータIC1のカソード電圧がグランド電圧になる。その結果、シャントレギュレータIC1は動作しなくなるが、LED1041のダイオード電流は、トランジスタQ2を介して流れるので、増大し、このLED1041と光結合されているフォトトランジスタ1021のトランジスタ電流が増大する。このトランジスタ電流の電流値は、制御回路103がMOSFET Q1をオンさせなくなる値に設定されている。   When the output port Po1 of the CPU 110 is at a logic low level (hereinafter referred to as “L”), the transistor Q2 is off, and the feedback circuit 104 uses the output voltage of the switching regulator 102 as the internal reference voltage (R1 + R2) of the shunt regulator IC1. ) / R2. On the other hand, when the output port Po1 is at a logic high level (hereinafter referred to as “H”), the transistor Q2 is turned on and the cathode voltage of the shunt regulator IC1 becomes the ground voltage. As a result, the shunt regulator IC1 does not operate, but the diode current of the LED 1041 increases because it flows through the transistor Q2, and the transistor current of the phototransistor 1021 that is optically coupled to the LED 1041 increases. The current value of the transistor current is set to a value that prevents the control circuit 103 from turning on the MOSFET Q1.

次に、図2〜図4を参照して、図1の回路の各状態における動作を説明する。図2〜図4は、それぞれ、上から順に、CPU110の出力ポートPo1の状態、MOSFET Q1のゲート電圧波形、ドレイン電圧波形、ドレイン電流波形、スイッチングレギュレータ102の出力電圧V1の電圧波形、CPU110のA/Dポートの入力電圧、スイッチングレギュレータ102の出力電流波形を示す。図2〜図4は一連の時系列の動きを示す。図示の状態1〜状態5に従って以下説明する。   Next, operations in each state of the circuit of FIG. 1 will be described with reference to FIGS. 2 to 4 show, in order from the top, the state of the output port Po1 of the CPU 110, the gate voltage waveform of the MOSFET Q1, the drain voltage waveform, the drain current waveform, the voltage waveform of the output voltage V1 of the switching regulator 102, and the A of the CPU 110. The input voltage of / D port and the output current waveform of the switching regulator 102 are shown. 2 to 4 show a series of time-series movements. The following description will be made according to the illustrated state 1 to state 5.

状態1: 機器動作状態であり、負荷105及び負荷106はともに動作している。このとき、スイッチングレギュレータ102は最大出力状態である。スイッチングレギュレータ102の出力電圧V1と、シャントレギュレータIC1のカソード電圧との差電圧と、抵抗R3と、により決定されたダイオード電流に応じて、すなわち、LED1041と光結合されているフォトトランジスタ1021をトランジスタ電流が流れる。そして、制御回路103は、このトランジスタ電流に応じてMOSFET Q1のオンデューティを制御し、スイッチングレギュレータ102の出力電圧V1を制御する。   State 1: The device is in an operating state, and both the load 105 and the load 106 are operating. At this time, the switching regulator 102 is in the maximum output state. Depending on the diode current determined by the difference voltage between the output voltage V1 of the switching regulator 102 and the cathode voltage of the shunt regulator IC1 and the resistor R3, that is, the phototransistor 1021 that is optically coupled to the LED 1041 has a transistor current. Flows. The control circuit 103 controls the on-duty of the MOSFET Q1 according to the transistor current, and controls the output voltage V1 of the switching regulator 102.

状態2: 機器は待機状態であって、負荷106のみが動作し、負荷105は動作していない。したがって、スイッチングレギュレータ102の出力電流は、状態1より減少している。フィードバック回路104の働きにより、シャントレギュレータIC1のカソード電圧は上昇し、LED1041のダイオード電流が減少し、このLED1041と光結合されているフォトトランジスタのトランジスタ電流が減少するので、MOSFET Q1のオン時間が短くなる。MOSFET Q1のスイッチング回数が状態1より多いため、損失が増加している期間である。   State 2: The device is in a standby state, and only the load 106 operates and the load 105 does not operate. Therefore, the output current of the switching regulator 102 is smaller than that in the state 1. By the action of the feedback circuit 104, the cathode voltage of the shunt regulator IC1 increases, the diode current of the LED 1041 decreases, and the transistor current of the phototransistor optically coupled to the LED 1041 decreases, so the on-time of the MOSFET Q1 is short. Become. Since the number of times of switching of the MOSFET Q1 is larger than that in the state 1, it is a period in which the loss increases.

状態3: 機器は状態2と同じく待機状態である。CPU110は出力ポートPo1を断続的にHにしている。出力ポートPo1がHの間、トランジスタQ2はオンになり、シャントレギュレータIC1のカソード電圧がグランド電圧になる。すると、シャントレギュレータIC1は動作しなくなるが、LED1041のダイオード電流は、トランジスタQ2を介して流れるので、増大し、このLED1041と光結合されているフォトトランジスタ1021のトランジスタ電流が増大する。この出力ポートPo1がHの間、MOSFET Q1はオフ状態となり、出力電圧V1は負荷106の負荷電流により低下していく。   State 3: As with state 2, the device is in a standby state. The CPU 110 intermittently sets the output port Po1 to H. While the output port Po1 is H, the transistor Q2 is turned on, and the cathode voltage of the shunt regulator IC1 becomes the ground voltage. Then, the shunt regulator IC1 does not operate, but the diode current of the LED 1041 flows through the transistor Q2, and thus increases, and the transistor current of the phototransistor 1021 optically coupled to the LED 1041 increases. While the output port Po1 is H, the MOSFET Q1 is turned off, and the output voltage V1 is lowered by the load current of the load 106.

一方、出力ポートPo1がLの間は、シャントレギュレータIC1は動作する。出力ポートPo1がHからLに移行したとき、出力電圧V1は内蔵基準電圧の(R1+R2)/R2よりも低いためLED1041のダイオード電流は状態2の時よりも減少し、このLED1041と光結合されているフォトトランジスタのトランジスタ電流が減少する。したがって、MOSFET Q1のオン時間が、状態2より、長くなる。   On the other hand, the shunt regulator IC1 operates while the output port Po1 is L. When the output port Po1 shifts from H to L, the output voltage V1 is lower than the built-in reference voltage (R1 + R2) / R2, so that the diode current of the LED 1041 is smaller than that in the state 2 and is optically coupled to the LED 1041. The transistor current of the phototransistor is reduced. Therefore, the on-time of MOSFET Q1 is longer than in state 2.

CPU110は、A/Dポートに入力された電圧、すなわち出力電圧V1を抵抗R6と抵抗R7で分圧した電圧をモニタしている。CPU110はプログラムコードで設定された所定の値Vmin1を下回るまで、出力ポートPo1のHのデューティを増大させる。なお、Vmin1×(R6+R7)/R7は負荷106が十分動作できる電圧に設定しなければならない。   The CPU 110 monitors the voltage input to the A / D port, that is, the voltage obtained by dividing the output voltage V1 by the resistor R6 and the resistor R7. The CPU 110 increases the H duty of the output port Po1 until it falls below a predetermined value Vmin1 set by the program code. Vmin1 × (R6 + R7) / R7 must be set to a voltage at which the load 106 can operate sufficiently.

状態4: 機器は状態2と同じく待機状態である。CPU110の出力ポートPo1のHのデューティが、状態3に比べて、大きい。CPU110のA/Dポートの電圧は所定の値Vmin1を下回る期間が発生している。CPU110は機器の状態が変化しない限り、この状態を維持する。状態2に比べて、MOSFET Q1のスイッチング回数が大幅に減少し、状態2に比べてスイッチングレギュレータ102は効率の良い状態である。図示しないが、CPU110が、この状態から機器の動作状態に遷移させる場合には、CPU110は出力ポートPo1をL状態に固定してから機器の状態を遷移させる。   State 4: As with state 2, the device is in a standby state. The H duty of the output port Po1 of the CPU 110 is larger than that in the state 3. A period during which the voltage of the A / D port of the CPU 110 falls below a predetermined value Vmin1 occurs. The CPU 110 maintains this state unless the state of the device changes. Compared to state 2, the number of switchings of MOSFET Q1 is greatly reduced, and switching regulator 102 is more efficient than state 2. Although not shown, when the CPU 110 transitions from this state to the operation state of the device, the CPU 110 fixes the output port Po1 to the L state and then transitions the device state.

状態5: 機器は省エネルギーモードに移行し、負荷105及び負荷106は共に動作していない。この状態5では、スイッチングレギュレータ102の出力は降圧型DC−DCコンバータ121にのみ電力を供給している。降圧型DC−DCコンバータ121は、入力電圧が、図中、Vmin2×(R6+R7)/R7以上であれば、動作可能であり、入力電圧が低いほど効率がよい。CPU110は、A/Dポートの入力電圧がVmin2を下回るまでの間、出力ポートPo1をHとし、Vmin2からVmax2を上回るまでの間、出力ポートPo1をLとする。   State 5: The device enters the energy saving mode, and the load 105 and the load 106 are not operating. In this state 5, the output of the switching regulator 102 supplies power only to the step-down DC-DC converter 121. The step-down DC-DC converter 121 can operate if the input voltage is Vmin2 × (R6 + R7) / R7 or higher in the figure, and the lower the input voltage, the better the efficiency. The CPU 110 sets the output port Po1 to H until the input voltage of the A / D port falls below Vmin2, and sets the output port Po1 to L until Vmin2 exceeds Vmax2.

MOSFET Q1のスイッチング回数は状態4に比べて大幅に減少し、かつ降圧型DC−DCコンバータ121の効率も上昇し、損失のきわめて少ない状態である。   The number of switchings of the MOSFET Q1 is greatly reduced as compared with the state 4, and the efficiency of the step-down DC-DC converter 121 is also increased, so that the loss is extremely small.

状態5→状態1: 機器を省エネルギーモードから動作状態に移行させる場合の遷移状態である。CPU110は機器を動作状態に移行させるために出力ポートPo1をL状態に維持する。しかしながら、出力電圧V1がVmin2、Vmax2近傍にあるため、直ちに負荷105、負荷106を動作させることができない。CPU110はA/Dポートの電圧をモニタし、Vmin1を上回ったのを確認し、負荷105、負荷106を動作させ、機器を動作状態に移行させる。   State 5 → State 1: This is a transition state when the device is shifted from the energy saving mode to the operating state. The CPU 110 maintains the output port Po1 in the L state in order to shift the device to the operating state. However, since the output voltage V1 is in the vicinity of Vmin2 and Vmax2, the load 105 and the load 106 cannot be operated immediately. The CPU 110 monitors the voltage at the A / D port, confirms that the voltage has exceeded Vmin1, operates the load 105 and the load 106, and shifts the device to the operating state.

以上説明したように、本実施の形態においては、機器の動作状態に応じてMOSFET Q1のスイッチング回数が増大しないように制御でき、スイッチングレギュレータ102の損失を抑えることができる。   As described above, in the present embodiment, control can be performed so that the number of switchings of MOSFET Q1 does not increase according to the operating state of the device, and loss of switching regulator 102 can be suppressed.

なお、CPU110の出力ポートPo1の設定は、プログラムコードで逐次指定しても良いし、PWM出力のように周波数とデューティを指定しても良い。   Note that the setting of the output port Po1 of the CPU 110 may be sequentially specified by a program code, or a frequency and a duty may be specified like PWM output.

また、本実施の形態では、アナログデジタル変換機能をCPU110の内蔵のタイプとしたが、別回路のアナログデジタル回路を用い、その出力をCPU110に入力しても良い。   In this embodiment, the analog-digital conversion function is a built-in type of the CPU 110. However, another analog-digital circuit may be used and the output thereof may be input to the CPU 110.

<第2の実施の形態>
図5は本発明の第2の実施の形態を示す。本実施の形態は、第1の実施の形態との比較でいえば、CPU110のA/Dポートに接続される回路の構成が異なる。
<Second Embodiment>
FIG. 5 shows a second embodiment of the present invention. The present embodiment is different from the first embodiment in the configuration of a circuit connected to the A / D port of the CPU 110.

すなわち、第1の実施の形態においては、CPU110のA/Dポートには、2次側出力電圧V1を抵抗R6と抵抗R7で分圧した電圧を入力するようにした。また、CPU110におけるアナログデジタル変換機能の変換速度は、高速なものが要求されており、スイッチングレギュレータのスイッチング周波数が一般的な数10kHzである場合には、少なくとも数10kHzの変換周期が必要であった。   That is, in the first embodiment, a voltage obtained by dividing the secondary output voltage V1 by the resistors R6 and R7 is input to the A / D port of the CPU 110. Further, the conversion speed of the analog-digital conversion function in the CPU 110 is required to be high, and when the switching frequency of the switching regulator is generally several tens of kHz, a conversion cycle of at least several tens of kHz is necessary. .

これに対して、本実施の形態では、抵抗R8と、ダイオードD6と、コンデンサC4とにより、充放電の時定数の異なるフィルタ回路を構成し、CPU110のA/Dポートには、
コンデンサC4間電圧を抵抗R9及び抵抗R10で分圧して得られた電圧を、入力するようにした。
On the other hand, in the present embodiment, a resistor R8, a diode D6, and a capacitor C4 form a filter circuit having different charge / discharge time constants.
A voltage obtained by dividing the voltage between the capacitors C4 by the resistor R9 and the resistor R10 is input.

図6〜図8を参照して本回路の各状態の動作を説明する。図6〜図8の各波形は図2〜図4と同一部分の波形である。   The operation of each state of the circuit will be described with reference to FIGS. Each of the waveforms in FIGS. 6 to 8 is the same waveform as in FIGS.

状態1〜状態3: 第1の実施の形態と同じである。CPU110のA/Dポートの入力電圧は、このフィルタ回路の影響により、2次側出力電圧V1の低電圧側に偏った波形となる。   State 1 to State 3: Same as in the first embodiment. The input voltage of the A / D port of the CPU 110 has a waveform biased toward the low voltage side of the secondary output voltage V1 due to the influence of the filter circuit.

状態4: 第1の実施の形態と同じである。CPU110のA/Dポートの入力電圧は、このフィルタ回路の影響により、2次側出力電圧V1の低電圧側に偏っているため、Vmin1を下回る期間が長い。したがって、CPU110のA/Dポートが、遅くともCPU110がVmin1を下回っていると検出できるようになる。   State 4: Same as in the first embodiment. Since the input voltage of the A / D port of the CPU 110 is biased toward the low voltage side of the secondary side output voltage V1 due to the influence of the filter circuit, the period of time below Vmin1 is long. Therefore, the CPU 110 can detect that the A / D port of the CPU 110 is below Vmin1 at the latest.

状態5: 機器の状態は第1の実施の形態と同じである。CPU110のA/Dポートの入力電圧は、このフィルタ回路の影響により、2次側出力電圧V1の低電圧側に偏っている。したがって、Vmin2の検出はできるが、第1の実施の形態でのVmax2にあたる電圧は検出できない。CPU110は、出力ポートPo1のL期間をあらかじめ定めた時間とし、H期間を調整することにより、CPU110のA/Dポートの入力電圧が低下した電圧をVmin2になるように制御する。   State 5: The state of the device is the same as in the first embodiment. The input voltage of the A / D port of the CPU 110 is biased toward the low voltage side of the secondary output voltage V1 due to the influence of this filter circuit. Therefore, Vmin2 can be detected, but the voltage corresponding to Vmax2 in the first embodiment cannot be detected. The CPU 110 controls the voltage at which the input voltage of the A / D port of the CPU 110 is reduced to Vmin2 by adjusting the H period by setting the L period of the output port Po1 to a predetermined time.

状態5→状態1: 機器の状態は第1の実施の形態と同じである。CPU110は機器を動作状態に移行させるため、出力ポートPo1をL状態に維持する。しかしながら、2次側出力電圧V1がVmin2、Vmax2の近傍にあるため、直ちに負荷105、負荷106を動作させることができない。   State 5 → State 1: The state of the device is the same as in the first embodiment. The CPU 110 maintains the output port Po1 in the L state in order to shift the device to the operating state. However, since the secondary output voltage V1 is in the vicinity of Vmin2 and Vmax2, the load 105 and the load 106 cannot be operated immediately.

またそのうえ、CPU110のA/Dポートの入力電圧は、このフィルタ回路の影響によりなかなか上昇しない。   In addition, the input voltage of the A / D port of the CPU 110 does not easily increase due to the influence of the filter circuit.

したがって、CPU110のA/Dポートの入力電圧をモニタして、状態5から状態1へ移行する場合、本実施の形態では、第1の実施の形態に比べて、時間がかかる。時間短縮のため、状態移行完了を、CPU110のA/Dポートの入力電圧にかかわらず、決められた時間で行うこともできる。   Therefore, when the input voltage of the A / D port of the CPU 110 is monitored and the state 5 is shifted to the state 1, it takes more time in the present embodiment than in the first embodiment. In order to shorten the time, the completion of the state transition can be performed at a predetermined time regardless of the input voltage of the A / D port of the CPU 110.

本発明の第1の実施の形態に係る回路を示す回路図である。1 is a circuit diagram showing a circuit according to a first embodiment of the present invention. 図1の回路の動作波形図である。FIG. 2 is an operation waveform diagram of the circuit of FIG. 1. 図1の回路の動作波形図である。FIG. 2 is an operation waveform diagram of the circuit of FIG. 1. 図1の回路の動作波形図である。FIG. 2 is an operation waveform diagram of the circuit of FIG. 1. 本発明の第2の実施の形態に係る回路を示す回路図である。It is a circuit diagram which shows the circuit which concerns on the 2nd Embodiment of this invention. 図5の回路の動作波形図である。FIG. 6 is an operation waveform diagram of the circuit of FIG. 5. 図5の回路の動作波形図である。FIG. 6 is an operation waveform diagram of the circuit of FIG. 5. 図5の回路の動作波形図である。FIG. 6 is an operation waveform diagram of the circuit of FIG. 5.

符号の説明Explanation of symbols

101 平滑整流回路
102 スイッチングレギュレータ
103 制御回路
104 フィードバック回路
105、106 負荷
110 CPU
121 DC−DCコンバータ
1021 フォトトランジスタ
1041 LED
Q1 MOSFET
T1 トランス
IC1 シャントレギュレータ
101 Smoothing rectifier circuit 102 Switching regulator 103 Control circuit 104 Feedback circuit 105, 106 Load 110 CPU
121 DC-DC converter 1021 Phototransistor 1041 LED
Q1 MOSFET
T1 transformer IC1 shunt regulator

Claims (5)

互いに絶縁された1次巻線と2次巻線を有するトランスと、
該トランスの1次巻線に流れる電流をスイッチングするスイッチング素子と、
該トランスの2次巻線の出力を整流平滑する整流平滑手段と、
該トランスの1次巻線側にフォトトランジスタ、2次巻線側に発光手段が接続されたフォトカプラと、
該トランスの2次巻線側に配置された基準電源と、
該整流平滑手段の整流平滑により得られた2次側出力電圧と該基準電圧を比較し誤差信号を出力する誤差増幅器と、
前記スイッチング素子のデューティを、該フォトカプラを介して供給された該誤差信号に基づき制御するデューティ制御手段
を有するスイッチングレギュレータを備え、
該スイッチングレギュレータの2次側出力電圧により駆動される負荷を備え、
該スイッチングレギュレータの2次側出力電圧を更なる電圧変換手段により生成された電圧により駆動されるマイクロコントローラを備え、
該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視し、
かつ該マイクロコントローラは該負荷の動作を制御し、
また該マイクロコントローラは該デューティ制御手段が該スイッチング素子のデューティをゼロとする該誤差信号を強制的に変化させる機能を有する機器において、
該マイクロコントローラは該負荷の状態が動作中の時は該デューティ制御手段は該誤差信号に基づき動作し、
該マイクロコントローラは該負荷の状態が非動作中の時は2次側出力電圧が第1の所望の電圧以上になってから第2の所望の電圧以下となるまで該スイッチング素子のデューティがゼロとなるよう該誤差信号を強制的に変化させ、第2の所望の電圧以下となってから第1の所望の電圧以上となるまで該デューティ制御手段は該誤差信号に基づき動作することを特徴とするスイッチングレギュレータおよびマイクロコントローラを備えた機器。
A transformer having a primary winding and a secondary winding insulated from each other;
A switching element for switching a current flowing through the primary winding of the transformer;
Rectifying and smoothing means for rectifying and smoothing the output of the secondary winding of the transformer;
A phototransistor having a phototransistor on the primary winding side of the transformer and a light emitting means connected to the secondary winding side;
A reference power source disposed on the secondary winding side of the transformer;
An error amplifier that compares the secondary output voltage obtained by the rectifying and smoothing of the rectifying and smoothing means with the reference voltage and outputs an error signal;
A switching regulator having duty control means for controlling the duty of the switching element based on the error signal supplied through the photocoupler;
A load driven by the secondary output voltage of the switching regulator;
A microcontroller that drives the secondary output voltage of the switching regulator by a voltage generated by a further voltage conversion means;
The microcontroller monitors the voltage value of the secondary output voltage of the switching regulator;
And the microcontroller controls the operation of the load;
Further, the microcontroller has a function in which the duty control means forcibly changes the error signal that makes the duty of the switching element zero,
The microcontroller operates based on the error signal when the load condition is in operation,
When the load state is not operating, the microcontroller sets the duty of the switching element to zero until the secondary output voltage becomes equal to or higher than the first desired voltage and then becomes equal to or lower than the second desired voltage. The error signal is forcibly changed so that the duty control means operates based on the error signal until it becomes equal to or higher than the first desired voltage after being lower than or equal to the second desired voltage. Equipment with switching regulator and microcontroller.
請求項1において、該マイクロコントローラの制御の元に負荷の状態が複数存在し、
該マイクロコントローラは負荷の状態に応じて該第1の所望の電圧と第2の所望の電圧を変化させることを特徴とするスイッチングレギュレータおよびマイクロコントローラを備えた機器。
In claim 1, there are a plurality of load states under the control of the microcontroller,
An apparatus comprising a switching regulator and a microcontroller, wherein the microcontroller changes the first desired voltage and the second desired voltage in accordance with a load state.
互いに絶縁された1次巻線と2次巻線を有するトランスと、
該トランスの1次巻線に流れる電流をスイッチングするスイッチング素子と、
該トランスの2次巻線の出力を整流平滑する整流平滑手段と、
該トランスの1次巻線側にフォトトランジスタ、2次巻線側に発光手段が接続されたフォトカプラと、
該トランスの2次巻線側に配置された基準電源と、
該整流平滑手段の整流平滑により得られた2次側出力電圧と該基準電圧を比較し誤差信号を出力する誤差増幅器と、
前記スイッチング素子のデューティを、該フォトカプラを介して供給された該誤差信号に基づき制御するデューティ制御手段
を有するスイッチングレギュレータを備え、
該スイッチングレギュレータの2次側出力電圧により駆動される負荷を備え、
該スイッチングレギュレータの2次側出力電圧を更なる電圧変換手段により生成された電圧により駆動されるマイクロコントローラを備え、
該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視し、
かつ該マイクロコントローラは該負荷の動作を制御し、
また該マイクロコントローラは該デューティ制御手段が該スイッチング素子のデューティをゼロとする該誤差信号を強制的に変化させる機能を有する機器において、
該マイクロコントローラは該負荷の状態が動作中の時は該デューティ制御手段は該誤差信号に基づき動作し、
該負荷の状態が非動作中の時は該マイクロコントローラは周期的に該デューティ制御手段が該誤差信号に基づき動作する期間と該スイッチング素子のデューティをゼロとする期間を周期的に繰り返し、かつ該マイクロコントローラは2次側出力電圧が所望の値を下回らないよう両者の期間の比を制御することを特徴とするスイッチングレギュレータおよびマイクロコントローラを備えた機器。
A transformer having a primary winding and a secondary winding insulated from each other;
A switching element for switching a current flowing through the primary winding of the transformer;
Rectifying and smoothing means for rectifying and smoothing the output of the secondary winding of the transformer;
A phototransistor having a phototransistor on the primary winding side of the transformer and a light emitting means connected to the secondary winding side;
A reference power source disposed on the secondary winding side of the transformer;
An error amplifier that compares the secondary output voltage obtained by the rectifying and smoothing of the rectifying and smoothing means with the reference voltage and outputs an error signal;
A switching regulator having duty control means for controlling the duty of the switching element based on the error signal supplied through the photocoupler;
A load driven by the secondary output voltage of the switching regulator;
A microcontroller that drives the secondary output voltage of the switching regulator by a voltage generated by a further voltage conversion means;
The microcontroller monitors the voltage value of the secondary output voltage of the switching regulator;
And the microcontroller controls the operation of the load;
Further, the microcontroller has a function in which the duty control means forcibly changes the error signal that makes the duty of the switching element zero,
The microcontroller operates based on the error signal when the load condition is in operation,
When the load is not operating, the microcontroller periodically repeats a period in which the duty control means operates based on the error signal and a period in which the duty of the switching element is zero, and the A device comprising a switching regulator and a microcontroller, wherein the microcontroller controls the ratio of both periods so that the secondary output voltage does not fall below a desired value.
請求項3において、該マイクロコントローラの制御の元に負荷の状態が複数存在し、
該マイクロコントローラは負荷の状態に応じて該所望の電圧を変化させることを特徴とするスイッチングレギュレータおよびマイクロコントローラを備えた機器。
In claim 3, there are a plurality of load states under the control of the microcontroller,
A device comprising a switching regulator and a microcontroller, wherein the microcontroller changes the desired voltage in accordance with a load state.
請求項1ないし4のいずれかにおいて、
該マイクロコントローラは該スイッチングレギュレータの2次側出力電圧の電圧値を監視する手段にローパスフィルタを設け、
該ローパスフィルタは2次側出力電圧が上昇する変化に対する時定数が下降する変化に対する時定数より大きく設定されていることを特徴とするスイッチングレギュレータおよびマイクロコントローラを備えた機器。
In any of claims 1 to 4,
The microcontroller is provided with a low-pass filter in the means for monitoring the voltage value of the secondary output voltage of the switching regulator,
An apparatus comprising a switching regulator and a microcontroller, wherein the low-pass filter is set to be larger than a time constant for a change in which the time constant for a change in which the secondary output voltage increases.
JP2005159067A 2005-05-31 2005-05-31 Power supply Expired - Fee Related JP5020479B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159067A JP5020479B2 (en) 2005-05-31 2005-05-31 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159067A JP5020479B2 (en) 2005-05-31 2005-05-31 Power supply

Publications (3)

Publication Number Publication Date
JP2006340429A true JP2006340429A (en) 2006-12-14
JP2006340429A5 JP2006340429A5 (en) 2010-04-02
JP5020479B2 JP5020479B2 (en) 2012-09-05

Family

ID=37560496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159067A Expired - Fee Related JP5020479B2 (en) 2005-05-31 2005-05-31 Power supply

Country Status (1)

Country Link
JP (1) JP5020479B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206982A (en) * 2009-03-04 2010-09-16 Nichicon Corp Switching power supply device
JP2012157085A (en) * 2011-01-21 2012-08-16 Canon Inc Switching power supply, and image forming apparatus including switching power supply
JP2013059234A (en) * 2011-09-09 2013-03-28 Canon Inc Power supply device, and image forming apparatus
JP2015042011A (en) * 2013-08-20 2015-03-02 パナソニック株式会社 Power supply circuit for control device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5971227B2 (en) * 2013-11-20 2016-08-17 オンキヨー&パイオニアテクノロジー株式会社 Switching power supply

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09140128A (en) * 1995-11-10 1997-05-27 Matsushita Electric Ind Co Ltd Switching power supply apparatus
JP2003284340A (en) * 2002-03-20 2003-10-03 Canon Inc Power unit and program
JP2004072878A (en) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd Switching power supply device
JP2004153871A (en) * 2002-10-28 2004-05-27 Canon Inc Switching regulator
JP2004201449A (en) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd Switching power supply

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09140128A (en) * 1995-11-10 1997-05-27 Matsushita Electric Ind Co Ltd Switching power supply apparatus
JP2003284340A (en) * 2002-03-20 2003-10-03 Canon Inc Power unit and program
JP2004072878A (en) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd Switching power supply device
JP2004153871A (en) * 2002-10-28 2004-05-27 Canon Inc Switching regulator
JP2004201449A (en) * 2002-12-20 2004-07-15 Matsushita Electric Ind Co Ltd Switching power supply

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206982A (en) * 2009-03-04 2010-09-16 Nichicon Corp Switching power supply device
JP2012157085A (en) * 2011-01-21 2012-08-16 Canon Inc Switching power supply, and image forming apparatus including switching power supply
JP2013059234A (en) * 2011-09-09 2013-03-28 Canon Inc Power supply device, and image forming apparatus
JP2015042011A (en) * 2013-08-20 2015-03-02 パナソニック株式会社 Power supply circuit for control device

Also Published As

Publication number Publication date
JP5020479B2 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
CN107667462B (en) Reducing power in a power converter in standby mode
CN109962631B (en) Flyback converter with adjustable frequency reduction curve
JP4481879B2 (en) Switching power supply
CN103296892B (en) The multimode operation of controlled resonant converter and control
JP5268615B2 (en) Power supply device and image forming apparatus
US8085556B2 (en) Dynamic converter topology
WO2015079722A1 (en) Power source apparatus and electric device
JP5489502B2 (en) Power supply
CN104868737A (en) System and method for a switched mode power supply
US9831786B2 (en) Switching power-supply device
US7813151B2 (en) Variable-mode converter control circuit and half-bridge converter having the same
JP5020479B2 (en) Power supply
JP2006136034A (en) Semiconductor device for controlling switching power supply and switching power supply employing it
JP2010068631A (en) Reduced-voltage detecting circuit and switching power-supply system
JP7424970B2 (en) Method of supplying AC/DC converters, lighting fixtures, and improved starting circuits
JP4173115B2 (en) Switching power supply control semiconductor device
JP4255487B2 (en) Switching power supply device and switching frequency setting method
JP2007202285A (en) Switching power supply and control method of switching power supply
JP2010051116A (en) Switching power supply, power supply system, and electronic equipment
JP2007195276A (en) Power unit
JP2004012868A (en) Power supply device of image forming apparatuses, and image forming apparatus
JP5993786B2 (en) DC / DC converter circuit module and DC / DC converter
JP5495679B2 (en) Power circuit
JP2006129547A (en) Switching power supply device
KR200293258Y1 (en) Single stage high power factor converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R151 Written notification of patent or utility model registration

Ref document number: 5020479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees