JP2006332714A - Semiconductor light-emitting device - Google Patents

Semiconductor light-emitting device Download PDF

Info

Publication number
JP2006332714A
JP2006332714A JP2006252509A JP2006252509A JP2006332714A JP 2006332714 A JP2006332714 A JP 2006332714A JP 2006252509 A JP2006252509 A JP 2006252509A JP 2006252509 A JP2006252509 A JP 2006252509A JP 2006332714 A JP2006332714 A JP 2006332714A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
light emitting
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006252509A
Other languages
Japanese (ja)
Other versions
JP4356723B2 (en
Inventor
Isamu Niki
勇 仁木
Motokazu Yamada
元量 山田
Masahiko Sano
雅彦 佐野
Shuji Shioji
修司 塩路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37553987&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2006332714(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2006252509A priority Critical patent/JP4356723B2/en
Publication of JP2006332714A publication Critical patent/JP2006332714A/en
Application granted granted Critical
Publication of JP4356723B2 publication Critical patent/JP4356723B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To secure a high external quantum efficiency stably in a semiconductor light-emitting device. <P>SOLUTION: At least one recess portion (20) and/or protruding portion (21) is formed on the surface of a substrate (10) for scattering or diffracting light generated in a light-emitting region (12). The recess portion and/or protruding portion has a shape that precludes crystal defects from being produced in semiconductor layers (11 and 13). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体発光素子に関し、特に窒化物系化合物半導体発光素子に於いて、基板に半導体に欠陥が発生しない凹凸を設け、半導体層での光の導波方向を変えて、外部量子効率を上げるようにした素子に関する。   The present invention relates to a semiconductor light emitting device, and in particular, in nitride compound semiconductor light emitting devices, the substrate is provided with irregularities that do not cause defects in the semiconductor, and the light guiding direction in the semiconductor layer is changed to increase the external quantum efficiency. It relates to the element made.

半導体発光素子、例えば発光ダイオード(LED)では基本的には基板上にn型半導体層、発光領域、p型半導体層を積層構造に成長させる一方、p型半導体層及びn型半導体層の上に電極を形成し、半導体層から注入される正孔と電子の再結合によって発光領域で光が発生すると、その光をp型半導体層上の透光性電極又は基板から取り出すようにした構造か採用されている。尚、透光性電極とは、p型半導体層のほぼ全面に形成された金属薄膜又は透明導電膜からなる光透過性の電極のことである。   In a semiconductor light emitting device, for example, a light emitting diode (LED), an n-type semiconductor layer, a light emitting region, and a p-type semiconductor layer are basically grown on a substrate in a stacked structure, while the p-type semiconductor layer and the n-type semiconductor layer are formed. A structure is adopted in which an electrode is formed and when light is generated in the light-emitting region due to recombination of holes and electrons injected from the semiconductor layer, the light is extracted from the translucent electrode or substrate on the p-type semiconductor layer. Has been. The translucent electrode is a translucent electrode made of a metal thin film or a transparent conductive film formed on almost the entire surface of the p-type semiconductor layer.

かかる構造の発光ダイオードでは積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行な積層構造をなし、しかも半導体層の屈折率が大きく、p型半導体層の表面と基板の表面とによって導波路が構成される。即ち、屈折率の大きな半導体層を、屈折率の小さな基板と透光性電極によって挟む構造によって導波路が形成される。   In the light emitting diode having such a structure, the flatness of the substrate is processed to a mirror level because the laminated structure is controlled at the atomic level, so that the semiconductor layer, the light emitting region and the electrode on the substrate have a laminated structure parallel to each other. Moreover, the refractive index of the semiconductor layer is large, and the waveguide is constituted by the surface of the p-type semiconductor layer and the surface of the substrate. That is, a waveguide is formed by a structure in which a semiconductor layer having a high refractive index is sandwiched between a substrate having a low refractive index and a light-transmitting electrode.

従って、光が電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極・p型半導体層の界面又は基板表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所期の外部量子効率が得られない。即ち、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。   Therefore, when light is incident on the electrode surface or substrate surface at an angle greater than a predetermined critical angle, it is reflected at the electrode / p-type semiconductor layer interface or substrate surface and propagates laterally in the stacked structure of the semiconductor layer. Trapped in the waveguide, and there is a loss during lateral propagation, and the desired external quantum efficiency cannot be obtained. That is, light incident on the interface with the substrate or electrode at an angle larger than the critical angle repeats total reflection, propagates in the waveguide, and is absorbed therebetween. For this reason, a part of emitted light is attenuated and cannot be effectively extracted outside, and the external quantum efficiency is lowered.

これに対し、発光ダイオードのチップを半球状又は角錐台状に加工し、発光領域で発生した光を臨界角未満で表面に入射させるようにした方法が提案されているが、チップの加工が難しい。   On the other hand, a method has been proposed in which a light emitting diode chip is processed into a hemispherical shape or a truncated pyramid shape, and light generated in the light emitting region is incident on the surface at less than a critical angle. However, it is difficult to process the chip. .

また、発光ダイオードの表面又は側面を粗面とする方法も提案されているが、p−n接合が部分的に破壊され、有効な発光領域が減少するおそれがある。   Moreover, although the method of roughening the surface or side surface of the light emitting diode has been proposed, the pn junction may be partially broken, and the effective light emitting region may be reduced.

他方、基板の表面に凹部又は凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている(特開平11−274568号公報参照)。この方法では、サファイア基板、n型GaN、p型GaN、透明電極を順に積層したGaN系LEDにおいて、サファイア基板の表面を、機械研磨やエッチングによってランダムに粗面化する。これにより、サファイア基板に入射する光が散乱され、外部量子効率が向上する。   On the other hand, a method has been proposed in which concave or convex portions are formed on the surface of the substrate to scatter light generated in the light emitting region, thereby improving external quantum efficiency (see Japanese Patent Application Laid-Open No. 11-274568). . In this method, in a GaN-based LED in which a sapphire substrate, n-type GaN, p-type GaN, and a transparent electrode are sequentially stacked, the surface of the sapphire substrate is randomly roughened by mechanical polishing or etching. Thereby, the light which injects into a sapphire substrate is scattered, and external quantum efficiency improves.

しかし、上記従来公報記載の発光ダイオードでは凹部又は凸部によっては外部量子効率が向上できないことがあった。即ち、凹部又は凸部の形状や大きさを制御せずに粗面化を行った場合、生じた凹部または凸部がある程度大きくなると、成長したGaNの結晶性が低下してしまう。このため、GaN半導体層における発光効率(=内部量子効率)が下がり、外部量子効率がかえって低下する。また、無秩序に粗面化を行うだけでは、導波路内における光吸収の影響が大きいため、外部量子効率が十分なレベルに達しない。   However, in the light emitting diode described in the above-mentioned conventional publication, the external quantum efficiency may not be improved depending on the concave portion or the convex portion. That is, when roughening is performed without controlling the shape or size of the recesses or protrusions, the crystallinity of the grown GaN is lowered when the generated recesses or protrusions are increased to some extent. For this reason, the light emission efficiency (= internal quantum efficiency) in the GaN semiconductor layer is lowered, and the external quantum efficiency is lowered. Also, if the surface is simply roughened, the external quantum efficiency does not reach a sufficient level because the influence of light absorption in the waveguide is large.

そこで、本発明の目的は改善された外部量子効率を安定に確保できるようにした半導体発光素子を提供することにある。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor light emitting device capable of stably ensuring improved external quantum efficiency.

本発明に係る半導体発光素子は、基板表面上に基板とは材質の異なる少なくとも2層の半導体層と発光領域とを積層構造に成膜し、発光領域で発生した光を上記上側半導体層又は基板から取り出すようにした半導体発光素子において、上記基板の表面部分には上記発光領域で発生した光を散乱又は回折させる少なくとも1つの凹部及び/又は凸部が形成され、該凹部及び/又は凸部が上記半導体層の欠陥を発生させない形状となっていることを特徴とする。尚、本件発明において「半導体層の結晶欠陥を発生させない」とは、基板に凹凸を形成することによる半導体層へのピット等のモホロジ異常の発生がなく、また、基板に凹凸を形成することによる半導体層中の転位の増加が殆どないことをいう。   The semiconductor light-emitting device according to the present invention has a light-emitting region formed on a substrate surface with at least two semiconductor layers made of a material different from that of the substrate, and the light generated in the light-emitting region is emitted from the upper semiconductor layer or the substrate. In the semiconductor light emitting device that is taken out from the substrate, at least one concave portion and / or convex portion that scatters or diffracts the light generated in the light emitting region is formed on the surface portion of the substrate, and the concave portion and / or the convex portion is formed. The semiconductor layer has a shape that does not cause defects. In the present invention, “does not cause crystal defects in the semiconductor layer” means that there is no occurrence of a morphological abnormality such as pits on the semiconductor layer due to the formation of irregularities on the substrate, and the formation of irregularities on the substrate. It means that there is almost no increase in dislocations in the semiconductor layer.

本発明の特徴の1つは半導体層に欠陥が成長しないような形状の凹部及び/又は凸部を基板表面部分に設け、その上に半導体層を成長させるようにした点にある。光を散乱又は回折させる凹部又は凸部を、半導体層と電極の界面ではなく、半導体層と基板の界面に設けることは、発光領域(=活性層)の結晶性を良好にし、出力を増大させる効果がある。特に窒化ガリウム系化合物半導体系発光素子の場合、基板、n側窒化物半導体層、発光領域(=活性層)、p側窒化物半導体層の順に積層されるが、p側窒化物半導体層の膜厚はn側窒化物半導体層に比べて薄い。このため、凹部又は凸部を、半導体層と電極の界面ではなく、半導体層と基板の界面に設けることにより、凹凸による影響を厚いn側窒化物半導体層によって緩和して、発光領域(=活性層)の結晶性を良好に保つことができる。   One of the features of the present invention is that a recess and / or a protrusion having a shape that does not allow defects to grow in the semiconductor layer is provided on the substrate surface portion, and the semiconductor layer is grown thereon. Providing a recess or projection that scatters or diffracts light at the interface between the semiconductor layer and the substrate rather than at the interface between the semiconductor layer and the electrode improves the crystallinity of the light emitting region (= active layer) and increases the output. effective. In particular, in the case of a gallium nitride compound semiconductor light emitting device, a substrate, an n-side nitride semiconductor layer, a light emitting region (= active layer), and a p-side nitride semiconductor layer are stacked in this order. The thickness is smaller than that of the n-side nitride semiconductor layer. For this reason, the concave or convex portions are provided not at the interface between the semiconductor layer and the electrode, but at the interface between the semiconductor layer and the substrate, so that the influence of the unevenness is mitigated by the thick n-side nitride semiconductor layer, and the light emitting region (= active region) The crystallinity of the layer) can be kept good.

従来の平坦な基板を有する半導体発光素子の場合、半導体層中を横方向に伝搬している光は伝搬している間に半導体層や電極に一部が吸収され、半導体層から出るまでに減衰する。   In the case of a conventional semiconductor light emitting device having a flat substrate, the light propagating in the lateral direction in the semiconductor layer is partially absorbed by the semiconductor layer and the electrode while propagating, and attenuated before exiting the semiconductor layer. To do.

これに対し、本発明では従来の平坦な基板の場合には横方向に伝搬していた光が凹部及び/又は凸部において散乱又は回折され、上方の半導体層又は下方の基板から効率的に取り出される結果、外部量子効率を大幅に向上できる。即ち、第1に、凹凸による光の散乱・回折効果により、基板上方又は下方への光束が多くなり、発光素子の発光面を正面から観察したときの輝度(=正面輝度)を高めることができる。また、第2に、凹凸による光の散乱・回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。   On the other hand, in the present invention, in the case of a conventional flat substrate, the light propagating in the lateral direction is scattered or diffracted in the concave and / or convex portions and efficiently extracted from the upper semiconductor layer or the lower substrate. As a result, the external quantum efficiency can be greatly improved. That is, first, due to the light scattering / diffraction effect due to the unevenness, the light flux above or below the substrate increases, and the luminance when the light emitting surface of the light emitting element is observed from the front (= front luminance) can be increased. . Second, the light scattering / diffraction effect due to the unevenness can reduce the light propagating in the lateral direction in the semiconductor layer, reduce the absorption loss during propagation, and increase the total amount of light emission.

しかも、基板表面部分に凹部及び/又は凸部を形成しても、半導体層には凹凸による結晶欠陥が殆ど成長しないので、上述の高い外部量子効率を安定に確保できる。尚、本件発明において、凹部の内側や凸部の周囲は完全に半導体層によって埋められていることが好ましい。凹部の内側や凸部の周囲に空洞が存在すると、散乱又は回折の機能が阻害され、発光効率を低下させるからである。   Moreover, even if the concave portion and / or the convex portion are formed on the substrate surface portion, crystal defects due to the concave and convex portions hardly grow on the semiconductor layer, so that the above-described high external quantum efficiency can be stably secured. In the present invention, it is preferable that the inside of the concave portion and the periphery of the convex portion are completely filled with the semiconductor layer. This is because if there is a cavity inside the recess or around the protrusion, the function of scattering or diffraction is hindered and the luminous efficiency is lowered.

凹部と凸部とは何れか一方を基板表面部分に形成してもよく、両者を組合せて形成しても同様の作用効果を奏する。但し、凹部よりも凸部を形成する方が、半導体層によって周囲を空洞なく埋め易いため、好ましい。凹部又は凸部の周囲に空洞があると、凹凸による散乱又は回折機能が阻害され、出力が低下してしまう。   Either one of the concave portion and the convex portion may be formed on the surface portion of the substrate, or the same effect can be obtained even if they are formed in combination. However, it is preferable to form the convex portion rather than the concave portion because the semiconductor layer can easily fill the periphery without a cavity. If there is a cavity around the concave or convex portion, the scattering or diffraction function due to the concave and convex portions is hindered, and the output is reduced.

半導体層に欠陥が成長しないような凹部及び/又は凸部の形状とは、具体的には半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする形状である。成長安定面に対してほぼ平行な面と交叉する直線とは、より具体的に言えば、基板上面から見て成長安定面と平行でない直線のことである。なお、成長安定面とは、成長させる材料において、他の面より成長速度の最も遅い面のことをさす。成長安定面は、一般に、成長の途中にファセット面として現れる。例えば、窒化ガリウム系化合物半導体の場合、A軸に平行な平面(特にM面)が成長安定面となる。従って、基板上面から見て、A軸に平行な平面に平行でない直線(=A軸に平行でない直線)を構成辺とする多角形に凹部又は凸部を形成する。凹部及び/又は凸部が半導体層の成長安定面に対してほぼ平行な直線を構成辺としていると、半導体層の成膜時にその部位で結晶の欠陥が発生し、これが内部量子効率を低下させ、結果的に外部量子効率を低下させる原因となるからである。   The shape of the concave portion and / or the convex portion so that no defect grows in the semiconductor layer is specifically a shape having a straight line intersecting a plane substantially parallel to the growth stable surface of the semiconductor layer as a constituent side. More specifically, a straight line that intersects a plane substantially parallel to the growth stable surface is a straight line that is not parallel to the growth stable surface when viewed from the upper surface of the substrate. The growth stable surface refers to a surface having the slowest growth rate than other surfaces in the material to be grown. The growth stability surface generally appears as a facet surface during growth. For example, in the case of a gallium nitride-based compound semiconductor, a plane parallel to the A axis (particularly the M plane) is the growth stable plane. Therefore, when viewed from the top surface of the substrate, the concave portion or the convex portion is formed in a polygon having a straight line that is not parallel to a plane parallel to the A axis (= a straight line that is not parallel to the A axis). If the concave and / or convex portions are straight sides that are substantially parallel to the growth stable surface of the semiconductor layer, crystal defects will occur at the site when the semiconductor layer is formed, which reduces the internal quantum efficiency. This results in a decrease in external quantum efficiency.

より具体的には、凹部及び/又は凸部は、半導体層の成長安定面に対してほぼ平行な面に頂点を有しかつ半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする多角形、例えば三角形、平行四辺形又は六角形、好ましくは正三角形、菱形又は正六角形とすることができる。
尚、本件明細書において、凹部又は凸部を多角形にするとは、基板上面から観察した場合の平面形状を多角形にすることを指す。また、凹凸の平面形状は、幾何学的に完全な多角形である必要はなく、加工上の理由等から角が丸みを帯びていても良い。
More specifically, the concave portion and / or the convex portion has a vertex in a plane substantially parallel to the growth stable plane of the semiconductor layer and intersects with a plane substantially parallel to the growth stable plane of the semiconductor layer. Can be a polygon, for example, a triangle, a parallelogram or a hexagon, preferably a regular triangle, a rhombus or a regular hexagon.
In addition, in this specification, making a recessed part or a convex part a polygon means making the planar shape at the time of observing from a board | substrate upper surface into a polygon. The planar shape of the unevenness does not have to be a geometrically perfect polygon, and may have rounded corners for processing reasons.

例えば、サファイア基板のC面上にGaN系半導体を成長させる場合、GaN系半導体のA軸を含む平面で囲まれた六角形状で島状に成長が始まり、その島同士が結合して均一な半導体層となる。そこで、GaN系半導体のA軸を構成辺とする正六角形を想定し、その正六角形の中心と頂点を結ぶ線分に直交する直線を構成辺とする多角形(例えば、三角形、六角形など)に凹部又は凸部を形成する。このように凹凸を形成したサファイア基板の上には、平坦で結晶性に優れたGaN系半導体を成長させることができる。   For example, when a GaN-based semiconductor is grown on the C-plane of a sapphire substrate, the growth starts in an island shape with a hexagonal shape surrounded by a plane including the A-axis of the GaN-based semiconductor, and the islands are combined to form a uniform semiconductor. Become a layer. Therefore, assuming a regular hexagon having the A axis of the GaN-based semiconductor as a constituting side, a polygon having a straight line perpendicular to a line connecting the center and apex of the regular hexagon (for example, a triangle, a hexagon, etc.) A recess or a protrusion is formed on the surface. A flat and excellent GaN-based semiconductor can be grown on the sapphire substrate having such irregularities.

また、凹部及び/又は凸部は1つでもよいが、その形状を繰り返したパターンに形成すると、光の散乱又は回折の効率がアップし、外部量子効率をさらに向上できる。尚、本件発明では、凹部及び/又は凸部を基板上に繰り返し設けた場合であっても、凹部又は凸部による局所的な結晶欠陥を抑制するように半導体層を成長させることにより、基板の全面を発光面とすることができる。   In addition, the number of the concave portions and / or convex portions may be one, but if the shape is formed in a repeated pattern, the efficiency of light scattering or diffraction is increased, and the external quantum efficiency can be further improved. In the present invention, even when the concave and / or convex portions are repeatedly provided on the substrate, by growing the semiconductor layer so as to suppress local crystal defects due to the concave or convex portions, The entire surface can be a light emitting surface.

本発明は基板表面部分に凹部及び/又は凸部を形成して光を散乱又は回折させるようにした点に特徴があり、発光素子の基板及び半導体の材料自体はどのような材料であってもよく、例えば半導体層がIII −V 族系半導体、具体的にはGaN系半導体である半導体発光素子に適用することができる。GaN系の半導体層の成長安定面は、六方晶結晶のM面{1−100}である。ここで{1−100}は(1−100)、(01−10)、(−1010)のすべてを表している。M面は、A軸に平行な平面の一つである。尚、成長条件によっては、GaN系半導体のA軸を含む他の平面(=M面以外の平面)が成長安定面になる場合もある。   The present invention is characterized in that a concave portion and / or a convex portion are formed on the surface portion of the substrate to scatter or diffract light, and the substrate of the light emitting element and the semiconductor material itself can be any material. For example, the present invention can be applied to a semiconductor light emitting device in which the semiconductor layer is a III-V group semiconductor, specifically, a GaN semiconductor. The growth stable plane of the GaN-based semiconductor layer is an M plane {1-100} of hexagonal crystals. Here, {1-100} represents all of (1-100), (01-10), and (-1010). The M plane is one of the planes parallel to the A axis. Depending on the growth conditions, another plane (= plane other than the M plane) including the A axis of the GaN-based semiconductor may be a growth stable plane.

また、基板にはサファイア基板、SiC基板又はスピネル基板を用いることができる。例えば、上記基板には、C面(0001)を主面とするサファイア基板を用いることができる。この場合、GaN系の半導体層の成長安定面であるM面は、サファイア基板のA面{11−20}に平行な面である。ここでA面{11−20}は(11−20)、(1−210)、(−2110)のすべてを表している。   Moreover, a sapphire substrate, a SiC substrate, or a spinel substrate can be used as the substrate. For example, a sapphire substrate having a C plane (0001) as a main surface can be used as the substrate. In this case, the M plane, which is the growth stable plane of the GaN-based semiconductor layer, is a plane parallel to the A plane {11-20} of the sapphire substrate. Here, the A plane {11-20} represents all of (11-20), (1-210), and (-2110).

凹部の深さ又は凸部の段差は50Å以上で,基板上に成長される半導体層の厚さ以下の寸法であるのが重要である。少なくとも発光波長(例えば、AlGaInN系の発光層の場合、206nm〜632nm)をλとしたとき、λ/4以上の深さ又は段差がないと、十分に光を散乱又は回折することができない一方、凹部の深さ又は凸部の段差が基板上に成長される半導体層の厚さを越える寸法の場合には、電流が積層構造内の横方向に流れにくくなり、発光効率が低下するからである。従って、半導体層の表面が凹状及び/又は凸状をなしてもよい。尚、十分に光を散乱又は回折させるためにはλ/4以上の深さ又は段差であることが好ましいが、λ/4n(nは半導体層の屈折率)以上の深さ又は段差であれば散乱又は回折の効果を得ることができる。   It is important that the depth of the concave portion or the level difference of the convex portion is 50 mm or more and the dimension is not more than the thickness of the semiconductor layer grown on the substrate. When at least the emission wavelength (for example, in the case of an AlGaInN-based light emitting layer, 206 nm to 632 nm) is λ, the light cannot be sufficiently scattered or diffracted without a depth or step of λ / 4 or more, This is because when the depth of the concave portion or the step difference of the convex portion exceeds the thickness of the semiconductor layer grown on the substrate, it becomes difficult for the current to flow in the lateral direction in the stacked structure, and the luminous efficiency decreases. . Therefore, the surface of the semiconductor layer may be concave and / or convex. In order to sufficiently scatter or diffract light, the depth or step is preferably λ / 4 or more, but if the depth or step is λ / 4n (n is the refractive index of the semiconductor layer) or more. Scattering or diffraction effects can be obtained.

また、凹部及び/又は凸部の大きさ(すなわち、凹部及び/又は凸部の構成辺となる一辺の長さ)、及び相互の間隔は、半導体中における発光波長をλ(380nm〜460nm)としたとき、少なくともλ/4以上の大きさであることが重要である。少なくともλ/4以上の大きさがないと、十分に光を散乱又は回折することができないからである。尚、十分に光を散乱又は回折させるためには、凹部又は凸部の大きさ及び相互の間隔がλ/4以上であることが好ましいが、λ/4n(nは半導体層の屈折率)以上の大きさ及び相互の間隔があれば散乱又は回折の効果を得ることができる。製造上は凹部又は凸部の大きさ及び相互の間隔は100μm以下とするのがよい。さらに20μm以下とすることで、散乱面が増え、好ましい。   In addition, the size of the concave portion and / or the convex portion (that is, the length of one side serving as the constituent side of the concave portion and / or the convex portion) and the interval between them are the emission wavelength in the semiconductor as λ (380 nm to 460 nm). In this case, it is important that the size is at least λ / 4. This is because the light cannot be sufficiently scattered or diffracted unless it has a size of at least λ / 4. In order to sufficiently scatter or diffract light, the size of the recesses or projections and the distance between them are preferably λ / 4 or more, but λ / 4n (n is the refractive index of the semiconductor layer) or more. Scattering or diffraction effects can be obtained with the size and the distance between each other. In manufacturing, the size of the concave or convex portions and the interval between them are preferably 100 μm or less. Furthermore, it is preferable that the thickness is 20 μm or less because the scattering surface increases.

また、一般に半導体層の総膜厚は30μm以下であるため、散乱又は回折により全反射の回数を有効に減少させる観点からは凹凸のピッチが50μm以下であることが好ましい。さらに、GaN層の結晶性(=ピット発生防止)の観点からは、凹凸のピッチが20μm以下であることが好ましい。より望ましくは、凹凸のピッチを10μm以下とすることにより、散乱又は回折の確率が高まり、出力を一層向上することができる。尚、凹凸のピッチとは、隣接する凹部同士又凸部同士の中心間距離のうち、最小の距離をいう。   Moreover, since the total film thickness of the semiconductor layer is generally 30 μm or less, it is preferable that the uneven pitch is 50 μm or less from the viewpoint of effectively reducing the number of total reflections by scattering or diffraction. Furthermore, from the viewpoint of the crystallinity of the GaN layer (= prevention of pit generation), it is preferable that the uneven pitch is 20 μm or less. More desirably, by setting the uneven pitch to 10 μm or less, the probability of scattering or diffraction increases, and the output can be further improved. In addition, the pitch of unevenness means the minimum distance among the distances between the centers of adjacent concave portions or convex portions.

次に、凹凸の断面形状については、図9に示すように、凸部であれば台形、凹部であれば逆台形であることが好ましい。このような断面形状とすることにより、光の散乱及び回折効率を高めることができる。尚、凹凸の断面形状は、幾何学的に完全な台形又は逆台形である必要はなく、加工上等の理由から角が丸みを帯びていても良い。凹凸側面のテーパ角θは、図9に示すように、凸部であれば上面と側面のなす角をいい、凹部であれば底面と側面のなす角をいう。例えば、テーパ角θが90°の時に、凹凸の断面が方形となり、180°の時に、凹凸が全くない平らな状態となる。半導体層によって凹凸を埋めるためには、凹凸のテーパ角θが少なくとも90°以上であることが必要である。また、散乱又は回折による出力向上の観点からは、凹凸のテーパ角θが90°より大きいことが好ましく、望ましくは105°以上、より望ましくは115°以上とする。一方、凹凸のテーパ角θがあまり大き過ぎると、却って散乱又は回折の効率が低下し、また、半導体層のピットが発生し易くなる。そこで、テーパ角θは、好ましくは160°以下、より好ましくは150°以下、さらに好ましくは140°以下とする。
尚、凹凸側面が傾斜している場合、凹凸の大きさと相互の間隔は、基板最表面(=凸部であれば凸部の底面、凹部であれば基板の平坦面)における長さで定義されるものとする。
Next, as shown in FIG. 9, the cross-sectional shape of the projections and depressions is preferably a trapezoid if it is a convex portion, and an inverted trapezoid if it is a concave portion. By setting it as such a cross-sectional shape, light scattering and diffraction efficiency can be improved. Note that the cross-sectional shape of the projections and depressions does not need to be a geometrically perfect trapezoid or inverted trapezoid, and the corners may be rounded for reasons such as processing. As shown in FIG. 9, the taper angle θ of the uneven side surface means an angle formed between the top surface and the side surface if it is a convex portion, and an angle formed between the bottom surface and the side surface if it is a concave portion. For example, when the taper angle θ is 90 °, the concavo-convex cross section is square, and when the taper angle θ is 180 °, there is a flat state with no concavo-convex. In order to fill the unevenness with the semiconductor layer, the taper angle θ of the unevenness needs to be at least 90 ° or more. Further, from the viewpoint of improving the output due to scattering or diffraction, the taper angle θ of the unevenness is preferably larger than 90 °, desirably 105 ° or more, more desirably 115 ° or more. On the other hand, if the taper angle θ of the unevenness is too large, the efficiency of scattering or diffraction is lowered, and pits in the semiconductor layer are easily generated. Therefore, the taper angle θ is preferably 160 ° or less, more preferably 150 ° or less, and further preferably 140 ° or less.
When the uneven side surface is inclined, the size of the unevenness and the interval between them are defined by the length on the top surface of the substrate (= bottom surface of the convex portion if it is a convex portion, flat surface of the substrate if it is a concave portion). Shall be.

また、本件発明に係る発光素子では、開口部を有する金属膜を形成してオーミック電極とすることが好ましい。即ち、本発明のように、凹凸を設けた基板上に、半導体層を形成し、その上に開口部を設けた全面電極を形成すると、両者の相乗的な効果によって光の取り出し効率は格段に向上する。特に、電極の開口部に、基板表面の凹凸の段差部が少なくとも1つ含まれるようにすることが好ましい。 In the light emitting device according to the present invention, it is preferable to form an ohmic electrode by forming a metal film having an opening. That is, when a semiconductor layer is formed on a substrate with unevenness as in the present invention, and a full-surface electrode with an opening is formed thereon, the light extraction efficiency is remarkably increased due to the synergistic effect of the two. improves. In particular, it is preferable that at least one uneven portion on the surface of the substrate is included in the opening of the electrode.

これは、次のような理由によると推定される。
まず第1に、凹凸基板を用いた発光素子の輝度を正面から観測すると、基板凹凸の段差部付近の輝度が、基板平坦部の輝度よりも高くなる。このため、基板凹凸の段差部上方に電極の開口部を設けることにより、出力が各段に向上する。
また、第2に、基板上に凹凸を設けた発光素子では、発光領域で発生した光のうち、本来は側方や下方に向かう光を凹部及び凸部において散乱又は回折することによって上方に取出すことができる。しかし、通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまう。そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける、又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設けることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取出し効率が格段に向上する。
This is presumed to be due to the following reason.
First, when the luminance of a light emitting element using a concavo-convex substrate is observed from the front, the luminance near the step portion of the concavo-convex substrate becomes higher than the luminance of the flat portion of the substrate. For this reason, by providing the opening of the electrode above the stepped portion of the substrate unevenness, the output is improved in each step.
Secondly, in a light emitting device having a concavo-convex structure on a substrate, out of the light generated in the light emitting region, the light that is originally directed to the side or downward is extracted upward by scattering or diffracting at the concave and convex portions. be able to. However, in the configuration in which a normal translucent electrode is provided on the entire surface, the light reaching the upper side through scattering and diffraction is partially absorbed by the translucent electrode, and the light intensity is reduced. Therefore, in the case where a semiconductor layer is formed over a substrate provided with unevenness, an opening is provided in the translucent electrode, or a non-translucent electrode having an opening with high reflectivity is provided and a part of the semiconductor layer is formed. By providing the exposed portion, light that has reached the upper side through scattering and diffraction is easily extracted to the outside, and the light extraction efficiency is significantly improved.

また、窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子の場合、p型窒化物半導体層上に設けるp電極の周縁近傍が他の部分よりも強く光るという性質がある。このため、電極に開口部を設けることによって光の吸収を軽減すると共に、強く光る周縁部分が増すため、光取り出し効率が向上する。例えば、電極の開口の周長の合計をL、開口の内側を含むオーミック電極の占有面積をSとして、L/S≧0.024μm/μmであることが好ましい。これによって、強く光る電極周縁部の割合を増加させ、より一層発光出力を高めることができる。 In the case of a gallium nitride-based (including at least gallium and nitrogen) semiconductor light emitting device, the vicinity of the periphery of the p-electrode provided on the p-type nitride semiconductor layer has a property that it shines stronger than other portions. For this reason, by providing an opening in the electrode, the absorption of light is reduced, and the peripheral portion that shines strongly increases, so that the light extraction efficiency is improved. For example, it is preferable that L / S ≧ 0.024 μm / μm 2 where L is the total perimeter of the opening of the electrode and S is the occupation area of the ohmic electrode including the inside of the opening. Thereby, the ratio of the electrode peripheral part which shines strongly can be increased, and light emission output can be improved further.

開口を形成するオーミック電極には、Ni、Pd、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Zr、Mo、Ta、Pt、Ag及びこれらの酸化物、窒化物から選択した少なくとも1種を含む合金または多層膜を用いることができる。特に、ロジウム(Rh)、イリジウム(Ir)、銀(Ag)、アルミニウム(Al)の一種を含む合金または多層膜であることが好ましい。 The ohmic electrode that forms the opening includes at least selected from Ni, Pd, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, Ag, and oxides and nitrides thereof. An alloy containing one kind or a multilayer film can be used. In particular, an alloy or multilayer film containing one of rhodium (Rh), iridium (Ir), silver (Ag), and aluminum (Al) is preferable.

以下、本発明を図面に示す具体例に基づいて詳細に説明する。図1及び図2は本発明に係る半導体発光素子の好ましい実施形態を示す。図において、基板10にはA面(11−20)にオリフラのあるC面(0001)サファイア基板が用いられ、該サファイア基板10の表面部分には凹部20が繰り返しパターンで形成されている。図2において、斜線で示される部分を残してエッチングされる。   Hereinafter, the present invention will be described in detail based on specific examples shown in the drawings. 1 and 2 show a preferred embodiment of a semiconductor light emitting device according to the present invention. In the figure, a C-plane (0001) sapphire substrate having an orientation flat on the A-plane (11-20) is used for the substrate 10, and concave portions 20 are formed in a repetitive pattern on the surface portion of the sapphire substrate 10. In FIG. 2, etching is performed leaving a portion indicated by oblique lines.

この凹部20はサファイア基板10に成長するGaN系半導体11の成長安定面(1−100)、(01−10)、(−1010)、すなわちM面に対して、ほぼ平行な面に頂点を有しかつ上記成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする正三角形をなしている。即ち、図3に示すように、凹部20を構成する正三角形は、基板上面から見てM面が交差する位置に頂点を有しており、正三角形の各構成辺はM面に対して30度又は90度で交叉している。さらに具体的には、図3に示すように、凹部20を基板上部から見ると、凹部20の各構成辺は、GaN半導体11のM面を構成辺とする正六角形の中心と頂点を結ぶ線に直交している。尚、サファイア基板10の上面から観察すると、GaN半導体のM面はGaN系半導体のA軸と平行になる。   The recess 20 has a vertex on a growth stable plane (1-100), (01-10), (-1010) of the GaN-based semiconductor 11 grown on the sapphire substrate 10, that is, a plane substantially parallel to the M plane. In addition, it forms an equilateral triangle having a straight line that intersects with a plane substantially parallel to the growth stable plane. That is, as shown in FIG. 3, the equilateral triangle constituting the recess 20 has a vertex at a position where the M plane intersects when viewed from the upper surface of the substrate, and each constituent side of the equilateral triangle is 30 with respect to the M plane. Crossing at a degree or 90 degrees. More specifically, as shown in FIG. 3, when the concave portion 20 is viewed from the upper part of the substrate, each constituent side of the concave portion 20 is a line connecting the center and apex of a regular hexagon having the M plane of the GaN semiconductor 11 as a constituent side. It is orthogonal to. When observed from the upper surface of the sapphire substrate 10, the M-plane of the GaN semiconductor is parallel to the A-axis of the GaN-based semiconductor.

また、凹部20の深さは約1μm、1辺の大きさaが10μmであり、凹部20と凹部20の間隔bはその対応する1辺の間隔が10μmとなっている。   Further, the depth of the recess 20 is about 1 μm, the size of one side a is 10 μm, and the interval b between the recess 20 and the recess 20 is 10 μm.

このサファイア基板10上にはn型GaN系半導体層11、その上にMQW発光領域12、さらにその上にp型AlGaN/p型GaN系半導体13が形成されている。   An n-type GaN-based semiconductor layer 11 is formed on the sapphire substrate 10, an MQW light emitting region 12 is formed thereon, and a p-type AlGaN / p-type GaN-based semiconductor 13 is formed thereon.

本例の半導体発光素子を製造する場合、サファイア基板10上には図4(a)に示されるようにエッチングマスクとなるSiO膜30を成膜する。 When manufacturing the semiconductor light emitting device of this example, an SiO 2 film 30 serving as an etching mask is formed on the sapphire substrate 10 as shown in FIG.

次に、 1辺10μmの正三角形のフォトマスクを使用し、正三角形の一辺がオリフラと垂直になるようにフォトマスクをあわせ、正三角形の各辺をサファイアの(1−100)、(01−10)、(−1010)、すなわちM面にほぼ平行になるようし、図4(b)、(c)に示されるようにSiO膜30とサファイア基板10をRIEで約1μmエッチングした後、図4(d)に示されるようにSiO膜30を除去すると、サファイア基板10の表面部分には図2に示される凹部20の繰り返しパターンが形成される。 Next, using a photomask of a regular triangle having a side of 10 μm, aligning the photomask so that one side of the regular triangle is perpendicular to the orientation flat, and each side of the regular triangle is made of (1-100), (01- 10), (−1010), that is, substantially parallel to the M plane, and after etching the SiO 2 film 30 and the sapphire substrate 10 by RIE about 1 μm as shown in FIGS. 4B and 4C, When the SiO 2 film 30 is removed as shown in FIG. 4D, a repetitive pattern of the recesses 20 shown in FIG. 2 is formed on the surface portion of the sapphire substrate 10.

凹部20の繰り返しパターンのついたサファイア基板10上にn型GaN半導体層11、その上にMQW発光領域12、その上にp型AlGaN/p型GaN半導体層13を成長させる。   An n-type GaN semiconductor layer 11 is grown on a sapphire substrate 10 having a repeated pattern of recesses 20, an MQW light emitting region 12 is grown thereon, and a p-type AlGaN / p-type GaN semiconductor layer 13 is grown thereon.

サファイア基板10の格子に対し、GaNの格子は30度ずれて成長するので、サファイア基板10につけた凹部20の繰り返しパターンはGaNのA面(11−20)、(1−210)、(−2110)面にほぼ平行の辺を持ち、GaNの成長安定面(1−100)、(01−10)、(−1010)に頂点が在り、GaNの成長安定面(1−100)、(01−10)、(−1010)、すなわちM面に平行な直線のない多角形になる。   Since the GaN lattice grows by 30 degrees with respect to the lattice of the sapphire substrate 10, the repetitive pattern of the recesses 20 formed on the sapphire substrate 10 is the GaN A-plane (11-20), (1-210), (-2110). ) Growth surface (1-100), (01-10), and (-1010) have vertices, and the GaN growth stability surface (1-100), (01-) 10), (−1010), that is, a polygon having no straight line parallel to the M plane.

このような形状に凹凸を形成することにより、平坦で結晶性に優れたGaNを成長させることができる。以下にその原理を説明する。尚、凹部でも凸部でも原理は同様であるため、凸部を例にして詳説する。図5(a)及び(b)は、正三角形の凸部20を形成したサファイア基板10の上にGaNを成長させる途中過程におけるSEM写真であり、図5(a)は、基板上面から観察した様子、図5(b)は、基板斜め上方から観察した様子を示している。図5(a)及び(b)に示すように、サファイア基板10の上にGaNを成長させると、凸部20の上面と、凸部20が形成されていない平坦面とからGaNの成長が進み、最後に凸部20の側面付近が埋まる。従って、基板上方から見てGaNの成長安定面と凸部20の側面が平行になっていると、凸部20の側面付近が埋まり難く、GaNの結晶性が低下してしまう。   By forming irregularities in such a shape, GaN having excellent flatness and crystallinity can be grown. The principle will be described below. Since the principle is the same for both concave and convex portions, the convex portion will be described as an example. FIGS. 5A and 5B are SEM photographs in the middle of growing GaN on the sapphire substrate 10 on which equilateral triangular protrusions 20 are formed. FIG. 5A is observed from the upper surface of the substrate. FIG. 5B shows a state observed from obliquely above the substrate. As shown in FIGS. 5A and 5B, when GaN is grown on the sapphire substrate 10, the growth of GaN proceeds from the upper surface of the convex portion 20 and the flat surface where the convex portion 20 is not formed. Finally, the vicinity of the side surface of the convex portion 20 is filled. Therefore, when the growth stable surface of GaN and the side surface of the convex portion 20 are parallel when viewed from above the substrate, the vicinity of the side surface of the convex portion 20 is difficult to be buried, and the crystallinity of GaN is lowered.

そこで、基板上方から見てGaNの成長安定面であるM面と交叉するように(=平行にならないように)正三角形の凸部20の構成辺を形成することが好ましく、さらに好ましくは、図5(a)及び(b)に示すように、基板上方から見てGaNの成長安定面であるA軸を含む面を構成辺とする正六角形(=A軸を構成辺とする正六角形)の中心と頂点を結ぶ線に直交するように、正三角形の凸部20の構成辺を形成する。このように凸部20を形成することにより、凸部20の周囲を平坦に埋めて、結晶性の良好なGaNを得ることができる。 Therefore, it is preferable to form the constituent sides of the convex part 20 of the equilateral triangle so as to intersect (= not to be parallel) with the M plane which is a growth stable plane of GaN when viewed from above the substrate. 5 (a) and 5 (b), a regular hexagon (= regular hexagon having an A axis as a component side) having a plane including the A axis as a growth stable surface of GaN as viewed from above the substrate. The constituent sides of the convex part 20 of the equilateral triangle are formed so as to be orthogonal to the line connecting the center and the vertex. By forming the protrusions 20 in this way, the periphery of the protrusions 20 can be filled flat and GaN with good crystallinity can be obtained.

これは、凸部20の上面から成長したGaNと、凸部20が形成されていない平坦面から成長したGaNとが接合する部分において、GaNの成長速度が高くなるためと推定される。即ち、図5(b)に示すように、凸部20の上面からは、A軸を構成辺とする六角形の形状にGaNが成長しているが、凸部20の上面から成長したGaNと平坦面から成長したGaNとが接する凸部側面付近において、GaNの成長速度が高くなる。従って、凸部20の側面付近におけるGaNの成長が他の領域に追いつき、平坦なGaNが得られる。   This is presumed to be because the growth rate of GaN increases at the portion where GaN grown from the upper surface of the convex portion 20 and GaN grown from a flat surface where the convex portion 20 is not formed are joined. That is, as shown in FIG. 5B, GaN grows in a hexagonal shape with the A axis as a constituent side from the upper surface of the convex portion 20, but GaN grown from the upper surface of the convex portion 20 The growth rate of GaN increases in the vicinity of the side surface of the convex portion where the GaN grown from the flat surface comes into contact. Therefore, the growth of GaN in the vicinity of the side surface of the protrusion 20 catches up with other regions, and flat GaN is obtained.

このことを図6(a)〜(f)を用いて模式的に説明する。図6(a)に示すように、サファイア基板10に凸部を形成して、その上にGaN11を成長させると、図6(b)及び(c)に示すように、GaN11は、凸部の底面と、凸部が形成されていない平坦面から成長し、凸部の側面付近は成長が遅れる。しかし、図6(d)及び(e)に示すように、凸部の上面から成長したGaN11と、平坦面から成長したGaN11とが出会うと、そこでGaN11の成長速度が速くなる。このため、成長の遅れていた凸部の側面付近におけるGaN11の成長が顕著に進む。そして、図6(f)に示すように、平坦で結晶性に優れたGaN11が成長する。これに対し、基板上方から見てGaNの成長安定面と凸部20の側面が平行になっていると、凸部20の側面付近で成長速度が速くなることがないため、凸部20の側面付近が埋まり難く、GaNの結晶性が低下してしまう。   This will be schematically described with reference to FIGS. As shown in FIG. 6A, when a convex portion is formed on the sapphire substrate 10 and GaN 11 is grown thereon, as shown in FIGS. 6B and 6C, the GaN 11 has a convex portion. It grows from the bottom surface and a flat surface on which no convex portion is formed, and the growth is delayed near the side surface of the convex portion. However, as shown in FIGS. 6D and 6E, when GaN 11 grown from the upper surface of the convex portion and GaN 11 grown from the flat surface meet each other, the growth rate of GaN 11 increases there. For this reason, the growth of GaN 11 in the vicinity of the side surface of the convex portion where the growth has been delayed significantly proceeds. Then, as shown in FIG. 6F, GaN 11 that is flat and excellent in crystallinity grows. On the other hand, when the growth stable surface of GaN and the side surface of the convex portion 20 are parallel when viewed from above the substrate, the growth rate does not increase in the vicinity of the side surface of the convex portion 20. The vicinity is difficult to fill, and the crystallinity of GaN is lowered.

その後、デバイスプロセスを行い、電極等を適宜形成し、LEDチップに仕上げる。   Thereafter, a device process is performed, electrodes and the like are appropriately formed, and finished into an LED chip.

n型GaN半導体層11及びp型AlGaN/p型GaN半導体層13からMQW発光領域12に正孔及び電子が注入され、再結合が行われると、光が発生する。この光はサファイア基板10又はp型AlGaN/p型GaN半導体層13から取り出される。   When holes and electrons are injected from the n-type GaN semiconductor layer 11 and the p-type AlGaN / p-type GaN semiconductor layer 13 into the MQW light emitting region 12 and recombination is performed, light is generated. This light is extracted from the sapphire substrate 10 or the p-type AlGaN / p-type GaN semiconductor layer 13.

従来の平坦な基板を有する半導体発光素子の場合、図7(a)に示されるように、発光領域12からの光がp型半導体層13と電極との界面又は基板10表面に臨界角以上で入射すると、導波路内に捕捉されて横方向に伝搬していた。   In the case of a conventional semiconductor light emitting device having a flat substrate, as shown in FIG. 7A, the light from the light emitting region 12 is above the critical angle at the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10. When incident, it was trapped in the waveguide and propagated laterally.

これに対し、本例の半導体発光素子ではp型半導体層13と電極との界面又は基板10表面に対して臨界角以上の光は、図7(b)に示されるように、凹部21によって散乱又は回折され、臨界角よりも小さな角度でもってp型半導体層13と電極との界面又は基板10表面に対して入射し、取り出すことができる。   On the other hand, in the semiconductor light emitting device of this example, light having a critical angle or more with respect to the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10 is scattered by the recess 21 as shown in FIG. Alternatively, the light is diffracted and incident on the interface between the p-type semiconductor layer 13 and the electrode or the surface of the substrate 10 at an angle smaller than the critical angle, and can be taken out.

p型半導体層13上のコンタクト電極が透光性電極の場合はFU(フェイスアップ)、反射電極の場合はFD(フェイスダウン)のどちらの場合にも効果がある。尚、反射電極であっても、電極に開口又は切込みが形成されている場合には、FU(フェイスアップ)に使用される。その場合、特に顕著な効果がある。   When the contact electrode on the p-type semiconductor layer 13 is a translucent electrode, it is effective in both cases of FU (face-up) and when it is a reflective electrode, FD (face-down). Even if the electrode is a reflective electrode, it is used for FU (face-up) when an opening or a cut is formed in the electrode. In that case, there is a particularly remarkable effect.

図8は本発明に係る半導体発光素子の他の実施形態を示す。図8(a)に示される実施形態では凹部20の段面を傾斜して形成している。また、図8(b)に示される実施形態では基板10の表面部分に凹部20ではなく、凸部21を形成しており、この例では断面半円形状の凸部21を形成している。さらに、図8(c)に示される実施形態ではn型半導体層11、発光領域12及びp型半導体層13が凹部20の影響を受けて凹状をなしている。   FIG. 8 shows another embodiment of the semiconductor light emitting device according to the present invention. In the embodiment shown in FIG. 8A, the step surface of the recess 20 is formed to be inclined. Further, in the embodiment shown in FIG. 8B, the convex portion 21 is formed on the surface portion of the substrate 10 instead of the concave portion 20, and in this example, the convex portion 21 having a semicircular cross section is formed. Furthermore, in the embodiment shown in FIG. 8C, the n-type semiconductor layer 11, the light emitting region 12, and the p-type semiconductor layer 13 are recessed due to the influence of the recess 20.

図7(c)、(d)は、図8(a) 及び(c) に示される実施形態における光の伝搬の例を示す。いずれにしても光が効率よく取り出せることが分かる。特に図8(a)のように、半導体層の成長安定面に対してほぼ平行な面と交叉する直線(本件では、多角形の構成辺とも称している)を境界として凸部の表面及び凹部の表面とに連続している面(=凹部又は凸部の側面)を半導体の積層方向に対して傾斜して形成することで、光の散乱又は回折の効果は顕著に増し、光の取り出し効率は格段に向上する。この1つの要因としては、傾斜して設けることで、凹部の表面及び凸部の表面とに連続している面(=凹部又は凸部の側面)の表面積が増えることで、光の散乱又は回折の起こる回数が増えるからと考えられる。   FIGS. 7C and 7D show examples of light propagation in the embodiment shown in FIGS. 8A and 8C. In any case, it can be seen that light can be extracted efficiently. In particular, as shown in FIG. 8A, the surface of the convex portion and the concave portion with a straight line (also referred to as a polygonal side in this case) intersecting with a plane substantially parallel to the growth stable surface of the semiconductor layer. The surface that is continuous with the surface of the surface (= the side surface of the concave or convex portion) is inclined with respect to the stacking direction of the semiconductor, so that the effect of light scattering or diffraction is remarkably increased, and the light extraction efficiency Is significantly improved. One factor for this is that by providing an inclined surface, the surface area of the surface continuous to the surface of the recess and the surface of the projection (= side surface of the recess or projection) increases, so that light scattering or diffraction occurs. It is thought that the number of times of occurrence increases.

換言すれば、凹凸の断面形状については、図9に示すように、凸部であれば台形、凹部であれば逆台形であることが好ましい。このような断面形状とすることにより、伝播する光が散乱及び回折を起こす確率が高まり、光の伝播時の吸収ロスを低減することができる。凹凸側面のテーパ角θは、図9に示すように、凸部であれば上面と側面のなす角をいい、凹部であれば底面と側面のなす角をいう。例えば、テーパ角θが90°の時に、凹凸の断面が方形となり、180°の時に、凹凸が全くない平らな状態となる。   In other words, as shown in FIG. 9, the concave and convex cross-sectional shape is preferably a trapezoid if it is a convex part, and an inverted trapezoid if it is a concave part. By setting it as such a cross-sectional shape, the probability that the propagating light will be scattered and diffracted increases, and the absorption loss during the propagation of the light can be reduced. As shown in FIG. 9, the taper angle θ of the uneven side surface means an angle formed between the top surface and the side surface if it is a convex portion, and an angle formed between the bottom surface and the side surface if it is a concave portion. For example, when the taper angle θ is 90 °, the concavo-convex cross section is square, and when the taper angle θ is 180 °, there is a flat state with no concavo-convex.

半導体層によって凹凸を埋めるためには、凹凸のテーパ角θが少なくとも90°以上であることが必要である。また、散乱又は回折による出力向上の観点からは、凹凸のテーパ角θが90°より大きいことが好ましく、望ましくは105°以上、より望ましくは115°以上とする。一方、凹凸のテーパ角θがあまり大き過ぎると、却って散乱又は回折の効率が低下し、また、半導体層にピットが発生し易くなる。そこで、テーパ角θは、好ましくは160°以下、より好ましくは150°以下、さらに好ましくは140°以下とする。   In order to fill the unevenness with the semiconductor layer, the taper angle θ of the unevenness needs to be at least 90 ° or more. Further, from the viewpoint of improving the output due to scattering or diffraction, the taper angle θ of the unevenness is preferably larger than 90 °, desirably 105 ° or more, more desirably 115 ° or more. On the other hand, if the taper angle θ of the unevenness is too large, the scattering or diffraction efficiency is lowered, and pits are easily generated in the semiconductor layer. Therefore, the taper angle θ is preferably 160 ° or less, more preferably 150 ° or less, and further preferably 140 ° or less.

図10は、凹部側面のテーパ角とLED出力の関係をシミュレーションしたグラフである。尚、これは凸部側面のテーパ角と見ても同様の傾向がある。図10のグラフの縦軸は、平坦な基板(=テーパ角θが180°)を用いた場合のLED出力を1とした場合の出力比を表しており、グラフの横軸は、凹部側面のテーパ角を表している。図示されるように、凹部側面のテーパ角(=凹部の底面と側面のなす角)を90度から180度の間で変化させることによって、LED出力が大きく変化する。 FIG. 10 is a graph simulating the relationship between the taper angle on the side surface of the recess and the LED output. This also has the same tendency when viewed as the taper angle of the side surface of the convex portion. The vertical axis of the graph in FIG. 10 represents the output ratio when the LED output is 1 when a flat substrate (= taper angle θ is 180 °) is used, and the horizontal axis of the graph is the side surface of the recess. Represents the taper angle. As shown in the figure, the LED output changes greatly by changing the taper angle of the side surface of the concave portion (= the angle formed between the bottom surface and the side surface of the concave portion) between 90 degrees and 180 degrees.

図11は凹部20又は凸部21の他の形状の例を示す。図において、斜線で示す部分がエッチングせずに残す部分である。   FIG. 11 shows an example of another shape of the concave portion 20 or the convex portion 21. In the figure, the hatched portion is the portion that remains without being etched.

また、凹部20、又は凸部21を正六角形とする場合、図12(a) に示されるサファイア基板10のオリフラA面に対し、図12(c) に示される方向ではなく、図12(b) に示される方向に正六角形を配置する。前述の通り、サファイア基板のC面上にGaNを成長させた場合、サファイア基板のA面とGaNのM面が平行になる。従って、図12(b)のように凹凸の正六角形を配置することにより、基板上方から見て、凹凸の正六角形の各構成辺が、GaNの成長安定面であるM面のいずれかと直交するようになる。これは、別の表現をすれば、基板上方から見て、GaNのM面を構成辺とする正六角形(=A軸を構成辺とする正六角形)の中心と頂点を結ぶ線分に対して、凹凸の正六角形の各構成辺が直交することを意味している。   Further, when the concave portion 20 or the convex portion 21 is a regular hexagon, the direction of the orientation flat A of the sapphire substrate 10 shown in FIG. 12A is not the direction shown in FIG. ) Place a regular hexagon in the direction indicated by. As described above, when GaN is grown on the C surface of the sapphire substrate, the A surface of the sapphire substrate and the M surface of GaN become parallel. Therefore, by arranging concave and convex regular hexagons as shown in FIG. 12B, each side of the concave and convex regular hexagons is orthogonal to one of the M planes, which are GaN growth stable surfaces, when viewed from above the substrate. It becomes like this. In other words, when viewed from above the substrate, the line segment connecting the center and apex of the regular hexagon (= regular hexagon having the A axis as the component side) with the GaN M-plane as the component side is shown. This means that the constituent sides of the regular hexagons of irregularities are orthogonal to each other.

また本発明は、半導体に欠陥が発生しない凹凸を設けた基板上に、窒化物半導体層などの通常の半導体層を形成し、さらに電極等を形成した素子であれば、その他の構成は特に限定されないが、さらにその他の構成を次のようにすることで顕著な効果を示す。   In addition, the present invention is not particularly limited as long as it is an element in which a normal semiconductor layer such as a nitride semiconductor layer is formed on a substrate provided with irregularities that do not cause defects in the semiconductor, and electrodes and the like are further formed. Although it is not done, a remarkable effect is shown by making other configurations as follows.

(1)電極形状と材料
[1] 開口電極
半導体発光素子の表面には、半導体層上に電極を設ける必要があるが、p型窒化物半導体層のような、比較的比抵抗が高く、その層で電流拡散が行われにくい半導体層上には、例えば半導体層表面の全面に、透光性電極を形成することが一般的である。しかしながら、透光性電極−半導体層−基板によって構成される導波路内を光が伝播する際、反射光の「しみ出し」の影響により、半導体層だけでなく、透光性電極や基板によっても発光が吸収・減衰してしまう。特に、透光性電極は、その一般的な構成材料(例えば、Au/Ni等)の短波長域における光吸収率が高いため、発光の減衰への影響が大きい。
(1) Electrode shape and material
[1] Aperture electrode Although it is necessary to provide an electrode on the semiconductor layer on the surface of the semiconductor light emitting device, the specific resistance is relatively high as in the p-type nitride semiconductor layer, and current diffusion is performed in that layer. For example, a translucent electrode is generally formed over the entire surface of the semiconductor layer on the difficult semiconductor layer. However, when light propagates through a waveguide composed of a translucent electrode, a semiconductor layer, and a substrate, not only the semiconductor layer but also the translucent electrode or the substrate due to the influence of “exudation” of reflected light. Luminescence is absorbed and attenuated. In particular, the translucent electrode has a large influence on the attenuation of light emission because of its high light absorptance in a short wavelength region of a general constituent material (for example, Au / Ni).

そこで、本件発明に係る発光素子では、開口部を有する金属膜を形成して電極とすることが好ましい。特に、電極の開口部に、基板表面の凹凸の段差部が少なくとも1つ含まれるようにすることが好ましい。このように半導体層表面に形成する電極を、開口部を有する電極とすることで、開口部から光が外部に取り出され、また電極で吸収する光の割合が減少するため好ましい。開口部は、金属膜中に複数設けることが望ましく、また開口部の面積はできるだけ大きく設けることが光取り出し効率を向上するという点で好ましい。(このような電極には、好ましくは外部と発光素子を電気的に接続させるパッド電極を設ける。) Therefore, in the light emitting device according to the present invention, it is preferable to form an electrode by forming a metal film having an opening. In particular, it is preferable that at least one uneven portion on the surface of the substrate is included in the opening of the electrode. Thus, it is preferable that the electrode formed on the surface of the semiconductor layer is an electrode having an opening, since light is extracted from the opening and the proportion of light absorbed by the electrode is reduced. It is desirable to provide a plurality of openings in the metal film, and providing the openings as large as possible is preferable in terms of improving light extraction efficiency. (Preferably, such an electrode is provided with a pad electrode that electrically connects the light emitting element to the outside.)

また窒化物半導体発光素子であって、とくに窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子の場合、p型窒化物半導体層上には好ましくは全面に透光性を有する電極をp電極として設ける場合が多いが、透光性電極における光の吸収が大きく、p型窒化物半導体層上に設けるp電極の周縁近傍が他の部分よりも強く光るという性質がある。そこで、透光性電極に開口部を設けても良く、これによって光の吸収を軽減し、強く光る周縁部分が増すため、光取り出し効率が向上する。この場合、開口部の面積はできるだけ大きく設けることが光取り出し効率を向上するという点で好ましく、またp電極の周縁の部位の長さをできるだけ長く設けることで、光取り出し効率がさらに向上する。   In the case of a nitride semiconductor light emitting device, particularly a gallium nitride (including at least gallium and nitrogen) semiconductor light emitting device, an electrode having translucency is preferably formed on the entire surface of the p-type nitride semiconductor layer. In many cases, it is provided as an electrode, but the light-transmitting electrode absorbs light so that the vicinity of the periphery of the p-electrode provided on the p-type nitride semiconductor layer shines stronger than the other portions. Therefore, an opening may be provided in the translucent electrode, which reduces light absorption and increases the peripheral portion that shines strongly, thereby improving light extraction efficiency. In this case, it is preferable that the area of the opening is as large as possible from the viewpoint of improving the light extraction efficiency, and the light extraction efficiency is further improved by providing as long as possible the length of the peripheral portion of the p-electrode.

本発明のように、凹凸を設けた基板上に、半導体層を形成し、上述の開口部を設けた電極を形成すると、両者の相乗的な効果によって光の取り出し効率は格段に向上する。これは、次のような理由によると推定される。
まず第1に、凹凸基板を用いた発光素子の輝度を正面から観測すると、基板凹凸の段差部付近の輝度が、基板平坦部の輝度よりも高くなる。このため、基板凹凸の段差部上方に電極の開口部を設けることにより、出力が各段に向上する。
また、第2に、基板上に凹凸を設けた発光素子では、発光領域で発生した光のうち、本来は側方や下方に向かう光を凹部及び凸部において散乱又は回折することによって上方に取出すことができる。しかし、通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまう。そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける、又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設けることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取出し効率が格段に向上する。
As in the present invention, when a semiconductor layer is formed on a substrate provided with unevenness and an electrode provided with the above-described opening is formed, the light extraction efficiency is remarkably improved by the synergistic effect of the both. This is presumed to be due to the following reason.
First, when the luminance of a light emitting element using a concavo-convex substrate is observed from the front, the luminance near the step portion of the concavo-convex substrate becomes higher than the luminance of the flat portion of the substrate. For this reason, by providing the opening of the electrode above the stepped portion of the substrate unevenness, the output is improved in each step.
Secondly, in a light emitting device having a concavo-convex structure on a substrate, out of the light generated in the light emitting region, the light that is originally directed to the side or downward is extracted upward by scattering or diffracting at the concave and convex portions. be able to. However, in the configuration in which a normal translucent electrode is provided on the entire surface, the light reaching the upper side through scattering and diffraction is partially absorbed by the translucent electrode, and the light intensity is reduced. Therefore, in the case where a semiconductor layer is formed over a substrate provided with unevenness, an opening is provided in the translucent electrode, or a non-translucent electrode having an opening with high reflectivity is provided and a part of the semiconductor layer is formed. By providing the exposed portion, light that has reached the upper side through scattering and diffraction is easily extracted to the outside, and the light extraction efficiency is significantly improved.

[2] 開口電極の材料
上述のように、窒化物半導体発光素子であって、とくに窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子の場合、p型窒化物半導体層のほぼ全面に透光性を有する電極をp電極として設けるが、より好ましい形態として、p型窒化物半導体層のほぼ全面に、開口部を設けた電極を形成することで、光取り出し効率が向上する。このとき、電極として用いる材料は金属または2つ以上の金属からなる合金を用い、単層又は複数の層で形成することができる。この電極の材料には、少なくとも発光する波長に対して高反射率の金属材料を用いることで、電極で吸収する光の成分を減らし、外部への光の取り出し効率を向上させることができる。
[2] Opening electrode material As described above, in the case of a nitride semiconductor light-emitting device, particularly a gallium nitride-based (including at least gallium and nitrogen) semiconductor light-emitting device, the p-type nitride semiconductor layer is formed on almost the entire surface. Although a light-transmitting electrode is provided as a p-electrode, as a more preferable form, the light extraction efficiency is improved by forming an electrode with an opening on almost the entire surface of the p-type nitride semiconductor layer. At this time, the material used as the electrode is a metal or an alloy made of two or more metals, and can be formed of a single layer or a plurality of layers. By using a metal material having a high reflectance for at least the wavelength of light emitted as the electrode material, the light component absorbed by the electrode can be reduced, and the light extraction efficiency to the outside can be improved.

開口電極の好ましい材料としては、Ni、Pd、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Zr、Mo、Ta、Pt、Ag及びこれらの酸化物、窒化物からなる群から選択される少なくとも一種を含む合金または多層膜があげられる。これらは、400℃以上の温度でアニールすることにより、p型半導体層と良好なオーミック接触を得ることができる。特に、Niの上にAuの多層膜が好ましい。開口電極の総膜厚としては50Å〜10000Åが好ましい。特に、透光性の電極として用いる場合は、50Å〜400Åが好ましい。また、非透光性電極とする場合は、1000Å〜5000Åが好ましい。   Preferred materials for the aperture electrode are selected from the group consisting of Ni, Pd, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, Ag and their oxides and nitrides. And an alloy or multilayer film containing at least one of the above. These can obtain good ohmic contact with the p-type semiconductor layer by annealing at a temperature of 400 ° C. or higher. In particular, a multilayer film of Au on Ni is preferable. The total thickness of the aperture electrode is preferably 50 to 10,000 mm. In particular, when used as a translucent electrode, 50 to 400 mm is preferable. Moreover, when setting it as a non-light-transmissive electrode, 1000 to 5000 mm is preferable.

とくに窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子では、高反射率の金属材料として、ロジウム(Rh)、イリジウム(Ir)、銀(Ag)、アルミニウム(Al)などが挙げられ、反射電極として用いる。   In particular, in a gallium nitride-based semiconductor light emitting device (including at least gallium and nitrogen), examples of the highly reflective metal material include rhodium (Rh), iridium (Ir), silver (Ag), and aluminum (Al). Used as a reflective electrode.

特に、開口電極の材料を、特にRhとすることも好ましい。Rhを用いることで熱的に安定で、しかも吸収の少ない電極とすることができる。しかも、接触抵抗を低くすることができる。   In particular, it is also preferable that the material of the opening electrode is Rh. By using Rh, an electrode that is thermally stable and has low absorption can be obtained. In addition, the contact resistance can be lowered.

[3] 開口電極のサイズと形状
電極の開口部と基板表面の凹凸の大小関係は、特に限定されないが、1つの開口部内に少なくとも1以上の凹凸段差部が形成されていることが好ましい。これにより、凹凸により散乱・回折された光を有効に取り出すことができると同時に、発光の均一性が向上する。
[3] Size and shape of the opening electrode The size relationship between the opening of the electrode and the unevenness of the substrate surface is not particularly limited, but it is preferable that at least one uneven step is formed in one opening. Thereby, the light scattered and diffracted by the unevenness can be extracted effectively, and at the same time, the uniformity of light emission is improved.

また、開口電極は、p型半導体層の表面まで貫通し、かつ周囲を電極によって囲まれた複数の開口部を有する電極であるが、最外周部で囲まれた部分の面積(=開口部内を含む電極の全面積)をSとし、開口部の内周長の総和をLとすると、L/S≧0.024μm/μmであることが好ましい。これにより、p型半導体層の表面から効率良く光を外部に放出させ、さらにVfの低い半導体発光素子とすることができる。 The opening electrode is an electrode that penetrates to the surface of the p-type semiconductor layer and has a plurality of openings surrounded by the electrode. The area of the portion surrounded by the outermost periphery (= inside the opening) It is preferable that L / S ≧ 0.024 μm / μm 2, where S is the total area of the electrode including S and L is the total inner peripheral length of the opening. Thereby, light can be efficiently emitted from the surface of the p-type semiconductor layer to the outside, and a semiconductor light emitting element having a lower Vf can be obtained.

複数の開口部は、各開口部がほぼ同じ形状であることが好ましく、これにより、開口部の形成が容易であるとともに、発光の面内分布が均一となる。また、複数の開口部は、ほぼ同じ面積であることが好ましく、これによっても発光の面内分布が均一となる。 Each of the plurality of openings preferably has substantially the same shape. This makes it easy to form the openings and makes the in-plane distribution of light emission uniform. The plurality of openings preferably have substantially the same area, and this also makes the in-plane distribution of light emission uniform.

膜厚を厚くして開口部を設ける場合、その開口部の形状や大きさ等を規定することによって、光の取りだし効率を高くし、発光効率を向上させることができる。特に、開口部の内周長Lを規定することで、より効率的に光を放出することが可能となる。L/Sが小さくなる、即ち、開口電極の最外周部によって囲まれた面積Sに対して、開口部の内周長さの総和Lが小さくなると、p型半導体層側への出力が低下する。   In the case where the opening is provided by increasing the film thickness, by defining the shape and size of the opening, the light extraction efficiency can be increased and the light emission efficiency can be improved. In particular, by defining the inner peripheral length L of the opening, light can be emitted more efficiently. When L / S is reduced, that is, when the total L of the inner peripheral lengths of the openings is reduced with respect to the area S surrounded by the outermost periphery of the opening electrode, the output to the p-type semiconductor layer side is reduced. .

図13は、開口率が同じ、すなわち、開口部の総面積が同じで、内周長を変化させたときの電力変換効率を示すものである。開口部の面積が同じであることで、p型半導体層と開口電極との接触面積も同じであるので、Vf及び量子効率は同じであると考えられる。この図より、開口率は同じでも、開口部の内周長を変化させることで、さらに高出力とできることがわかる。そして、本件発明では、L/S≧0.024μm/μmを満たすような範囲とすることで、高出力の半導体発光素子とすることができる。上限は、特に定めていないが、実質的には1μm/μmよりも大きくなると、開口部一つの大きさが非常に小さくなりすぎて、実用的でなくなる。 FIG. 13 shows the power conversion efficiency when the aperture ratio is the same, that is, the total area of the aperture is the same and the inner peripheral length is changed. Since the contact area between the p-type semiconductor layer and the opening electrode is the same because the area of the opening is the same, Vf and the quantum efficiency are considered to be the same. From this figure, it can be seen that even if the aperture ratio is the same, the output can be further increased by changing the inner peripheral length of the opening. Then, in the present invention, it is in the range that satisfies L / S ≧ 0.024μm / μm 2 , may be a semiconductor light emitting device of high output. The upper limit is not particularly defined. However, if the upper limit is substantially larger than 1 μm / μm 2 , the size of one opening becomes too small and becomes impractical.

上述のように、p型半導体層側からの出力効率が、開口部の内周長によって大きく左右されるのは、電極とp型半導体層との境界において特に強く発光が観測されるためであり、その境界を多くする、すなわち内周長を長くすることで効率よく光を放出させることができる。境界をさらに多くするためには、開口部だけでなく、さらに、p側オーミック電極の最外周部を、直線ではなく屈折させた連続線によって半導体層の端部に沿うように設けることで、p側オーミック電極とp型半導体との境界を多くすることができるので、さらに出力を向上させることができる。   As described above, the output efficiency from the p-type semiconductor layer side is greatly influenced by the inner peripheral length of the opening because light emission is particularly strongly observed at the boundary between the electrode and the p-type semiconductor layer. The light can be efficiently emitted by increasing the boundary, that is, by increasing the inner peripheral length. In order to further increase the boundary, not only the opening, but also the outermost peripheral portion of the p-side ohmic electrode is provided along the end of the semiconductor layer by a refracted continuous line instead of a straight line. Since the boundary between the side ohmic electrode and the p-type semiconductor can be increased, the output can be further improved.

上記のような複数の開口部は、ほぼ同じ形状となるように形成することで、複数の開口部を効率よく形成しやすくなる。さらに、面内分布も均一になりやすく、ムラのない発光を得ることができる。形状としては、方形、円形、三角形など、種々の形状を用いることができる。好ましくは、隣接する開口部と一定の距離間隔をあけて均一に分散させるように複数形成させることで、均一な発光が得られ易くなる。また、複数の開口部の面積をほぼ同じになるように形成することで、開口部が形成される位置によって、好ましい形状を選択することができる。   By forming the plurality of openings as described above so as to have substantially the same shape, it becomes easy to efficiently form the plurality of openings. Furthermore, the in-plane distribution is likely to be uniform, and light emission without unevenness can be obtained. As the shape, various shapes such as a square, a circle, and a triangle can be used. Preferably, it is easy to obtain uniform light emission by forming a plurality of adjacent openings so as to be uniformly dispersed at a certain distance. Moreover, a preferable shape can be selected according to the position where an opening part is formed by forming so that the area of several opening part may become substantially the same.

図14(a)乃至(d)は、開口電極の考えられる形状を示す。図14において、n側半導体層30の上に、p側半導体層32が形成され、その上にp側オーミック電極である開口電極34が形成され、その一部にp側パッド電極36が形成されている。また、p側半導体層32をエッチングして露出させたn側半導体層30の上に、n側パッド電極38が形成されている。開口電極34には、複数の円形開口部が配列されている。図14(b)は、開口電極34の円形開口部の寸法が大きな場合の例である。図14(c)及び(d)は、開口電極34とp側パッド電極36のみを抜き出したものである。図14(c)に示すように、p側オーミック電極内に設ける開口部は、周囲が閉じていない切込み形状であっても良い。この場合、p側オーミック電極は、複数の線状電極を接合したような形状となる。開口部は、電流の通路の強いところに多くの電流が流れないよう形成することが好ましい。また、図14(d)に示すように、n側パッド電極(図示せず)を中心として、同心円状に配列された複数の円弧状に開口部を設けても良い。このような開口形状とすることにより、発光の均一性を高めることができる。   14 (a) to (d) show possible shapes of the aperture electrode. In FIG. 14, a p-side semiconductor layer 32 is formed on an n-side semiconductor layer 30, an opening electrode 34 that is a p-side ohmic electrode is formed thereon, and a p-side pad electrode 36 is formed on a part thereof. ing. An n-side pad electrode 38 is formed on the n-side semiconductor layer 30 exposed by etching the p-side semiconductor layer 32. A plurality of circular openings are arranged in the opening electrode 34. FIG. 14B shows an example where the size of the circular opening of the opening electrode 34 is large. 14C and 14D show only the opening electrode 34 and the p-side pad electrode 36 extracted. As shown in FIG. 14C, the opening provided in the p-side ohmic electrode may have a cut shape in which the periphery is not closed. In this case, the p-side ohmic electrode has a shape in which a plurality of linear electrodes are joined. The opening is preferably formed so that a large amount of current does not flow through a strong current path. Further, as shown in FIG. 14D, openings may be provided in a plurality of arcs arranged concentrically around an n-side pad electrode (not shown). By setting it as such an opening shape, the uniformity of light emission can be improved.

また、p側オーミック電極の端部断面形状は、図15(a)のように垂直であっても良いが、図15(b)に示すように、メサ形状(台形状)であることが好ましい。特に窒化ガリウム系化合物半導体発光素子の場合、p側オーミック電極の周縁部の発光強度が高いという性質があるため、端部断面がメサ形状(台形状)であることにより、効率良く光を取り出すことができる。その場合、端部断面のもつテーパ角θは、30°≦θ<90°であることが好ましい。テーパ角が30°未満の場合、テーパ部分におけるp側オーミック電極の抵抗値が大きくなるため、電極周部が強く光るという性質を有効に利用しにくくなる。   Further, the end cross-sectional shape of the p-side ohmic electrode may be vertical as shown in FIG. 15A, but is preferably a mesa shape (trapezoidal shape) as shown in FIG. 15B. . In particular, in the case of a gallium nitride-based compound semiconductor light emitting device, since the light emission intensity at the peripheral portion of the p-side ohmic electrode is high, the end section has a mesa shape (trapezoidal shape), so that light can be efficiently extracted. Can do. In that case, the taper angle θ of the end section is preferably 30 ° ≦ θ <90 °. When the taper angle is less than 30 °, the resistance value of the p-side ohmic electrode in the taper portion is increased, so that it is difficult to effectively use the property that the electrode peripheral portion shines strongly.

(2)半導体発光素子の形状
本発明は、基板表面上に基板とは材質の異なる少なくとも2層の半導体層と発光領域とを積層構造に成膜している。つまり、基板と半導体層の材質は異なる。ここで、基板として絶縁性の基板を用いる場合、例えばサファイア基板上に窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体層を形成する場合などにおいて、電極は基板に形成することはできず、同一面側にn電極とp電極の2つの電極を形成する必要がある。このとき、例えばn型半導体層、発光領域、p型半導体層の順で形成する窒化物半導体素子は、p型半導体層の表面の一部をn型半導体層の表面が露出するまでエッチングし、p型半導体層表面にp電極、露出したn型半導体層の表面にn電極を形成し、半導体層表面から見た図は図16のように四角形状の半導体素子の2つの対向する頂点にそれぞれの電極を配置して形成する。
(2) Shape of Semiconductor Light-Emitting Element In the present invention, at least two semiconductor layers made of a material different from the substrate and a light-emitting region are formed in a laminated structure on the substrate surface. That is, the materials of the substrate and the semiconductor layer are different. Here, when an insulating substrate is used as the substrate, for example, when a gallium nitride-based (including at least gallium and nitrogen) semiconductor layer is formed on a sapphire substrate, the electrode cannot be formed on the substrate. It is necessary to form two electrodes, an n electrode and a p electrode, on the same surface side. At this time, for example, a nitride semiconductor element formed in the order of an n-type semiconductor layer, a light emitting region, and a p-type semiconductor layer is etched until a part of the surface of the p-type semiconductor layer is exposed, A p-electrode is formed on the surface of the p-type semiconductor layer, and an n-electrode is formed on the surface of the exposed n-type semiconductor layer. The view seen from the surface of the semiconductor layer is shown at two opposing vertices of a rectangular semiconductor element as shown in FIG. These electrodes are arranged and formed.

この場合、半導体発光素子の側面から外部に出る光は、n型半導体層を露出するときに形成された側面において、n電極またはn電極と接続するワイヤーなどの外部接続端子によって、遮られてしまう。   In this case, light exiting from the side surface of the semiconductor light emitting element is blocked by the external connection terminal such as an n electrode or a wire connected to the n electrode on the side surface formed when the n-type semiconductor layer is exposed. .

そこで、図17に示すように、n型半導体層を露出する部位をp型半導体層の内部とし、p型半導体層の表面の内部においてn型半導体層を露出して設けることで、n型半導体層とp型半導体層の間に挟まれて発光する発光領域が半導体発光素子の外側の側面全面において設けられるので、外部への光取り出し効率は向上する。基板上にp型半導体層、発光領域、n型半導体層の順で積層する素子の場合は、n型半導体層の内部にp型半導体層の露出面を設けることで、同様の効果が得られる。   Therefore, as shown in FIG. 17, the portion where the n-type semiconductor layer is exposed is the inside of the p-type semiconductor layer, and the n-type semiconductor layer is exposed inside the surface of the p-type semiconductor layer, thereby providing the n-type semiconductor. Since the light emitting region that is sandwiched between the p-type semiconductor layer and the p-type semiconductor layer is provided on the entire outer side surface of the semiconductor light emitting element, the light extraction efficiency to the outside is improved. In the case of an element laminated in the order of a p-type semiconductor layer, a light emitting region, and an n-type semiconductor layer on a substrate, the same effect can be obtained by providing an exposed surface of the p-type semiconductor layer inside the n-type semiconductor layer. .

また、図17に示すように、一方の導電型の半導体層表面の内部をエッチングして他方の導電型の半導体層表面を露出して形成する場合、前者の半導体層の表面に、もしくは開口部を有する電極を形成する場合は、前者の半導体層及び開口部を有する電極の表面に、パッド電極から延伸した拡散電極を設けることで、前者半導体層の全面に均一に電流が流れるようになり、発光領域での発光がムラなく均一になり好ましい。さらにこの拡散電極は、半導体発光素子の外形の形状に沿って前者半導体層の内部に設けることで、さらに均一な発光となり好ましい。   In addition, as shown in FIG. 17, when the inside of one conductive type semiconductor layer surface is etched to expose the other conductive type semiconductor layer surface, the former semiconductor layer surface or the opening is formed. In the case of forming an electrode having a current on the entire surface of the former semiconductor layer by providing a diffusion electrode extending from the pad electrode on the surface of the electrode having the former semiconductor layer and the opening, It is preferable that the light emission in the light emitting region is uniform and uniform. Further, this diffusion electrode is preferably provided inside the former semiconductor layer along the outer shape of the semiconductor light emitting element, so that more uniform light emission can be achieved.

また、半導体発光素子の外形の形状としては、半導体層表面から見て、四角形状でも三角形状でもよく、その他多角形とすることができるが、エッチングによって露出する面及び露出した面に形成する電極を、半導体発光素子の外形を構成する頂点に向かって、一部延伸して形成することにより、電流が均一に流れやすくなり、発光領域での発光がムラなく均一になり好ましい。   Further, the shape of the outer shape of the semiconductor light emitting device may be a square shape or a triangular shape as viewed from the surface of the semiconductor layer, and may be other polygonal shapes, but the surface formed by etching and the electrode formed on the exposed surface Is preferably stretched partially toward the apex constituting the outer shape of the semiconductor light-emitting element, whereby the current easily flows uniformly, and the light emission in the light-emitting region is uniform and uniform.

本発明の発光素子は、例えば窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子の場合、電極まで形成した発光素子の表面にYAGを含んだ蛍光体を樹脂と混合させて形成することで、光取り出し効率の高い白色の発光素子を得ることができ、また適当な蛍光体を選択することで、種々の発光波長を持った光取り出し効率の高い発光素子を得ることができる。   For example, in the case of a gallium nitride-based (including at least gallium and nitrogen) semiconductor light-emitting element of the present invention, a phosphor containing YAG is mixed with a resin on the surface of the light-emitting element formed up to the electrode. Thus, a white light emitting element with high light extraction efficiency can be obtained, and a light emitting element with various light emission wavelengths and high light extraction efficiency can be obtained by selecting an appropriate phosphor.

本発明で用いるp電極およびn電極とは、少なくとも半導体層に接して形成される電極であり、接する半導体層と良好なオーミック特性を示す材料が適宜選択されるものである。   The p electrode and the n electrode used in the present invention are electrodes formed in contact with at least a semiconductor layer, and a material that exhibits good ohmic characteristics with the semiconductor layer in contact with the electrode is appropriately selected.

基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。   As the substrate, a sapphire substrate having a C surface (0001) having an orientation flat on the A surface (11-20) as a main surface is used.

まずサファイア基板10上に図4(a)に示されるようにエッチングマスクとなるSiO膜30を成膜する。 First, an SiO 2 film 30 serving as an etching mask is formed on the sapphire substrate 10 as shown in FIG.

次に1辺5μmの正三角形のフォトマスクを使用し、正三角形の1辺がオリフラと垂直となるようにフォトマスクをあわせ、正三角形の各辺をサファイアの(1−100)、(01−10)、(−1010)、すなわちM面にほぼ平行となるようにし、図4(b)、(c)に示されるようにSiO膜30とサファイア基板10をRIEで3〜4μmエッチングした後、図4(d)に示されるようにSiO膜30を除去すると、サファイア基板10の表面部分には図11(b)に示される凸部20(斜線部がエッチングされていない領域)の繰り返しパターンが形成される。凸部の一辺の長さa=5μm、凸部と凸部の間隔b=2μmとした。凸部のピッチ(隣接する凸部同士の中心間の距離)は、6.3μmである。また、凸部側面の傾斜角は120°であった。 Next, using a photomask of a regular triangle having a side of 5 μm, aligning the photomask so that one side of the regular triangle is perpendicular to the orientation flat, and each side of the regular triangle is made of (1-100), (01- 10), (−1010), that is, substantially parallel to the M plane, and after etching the SiO 2 film 30 and the sapphire substrate 10 by 3 to 4 μm by RIE as shown in FIGS. When the SiO 2 film 30 is removed as shown in FIG. 4D, the convex portion 20 shown in FIG. 11B is repeatedly formed on the surface portion of the sapphire substrate 10 (the region where the hatched portion is not etched). A pattern is formed. The length of one side of the convex part is a = 5 μm, and the distance between the convex part and the convex part is b = 2 μm. The pitch of the convex portions (the distance between the centers of the adjacent convex portions) is 6.3 μm. Further, the inclination angle of the side surface of the convex portion was 120 °.

次に凸部20の繰り返しパターンのついたサファイア基板10の上に、n型半導体層としてAlGa1−xN(0≦x≦1)の低温成長バッファ層を100Å、アンドープのGaNを3μm、SiドープのGaNを4μm、アンドープのGaNを3000Å積層し、続いて発光領域となる多重量子井戸の活性層として、(井戸層、障壁層)=(アンドープのInGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのGaNとしてもよい。尚、低温成長バッファ層の上に形成する第1層をアンドープのGaNとすることにより、より均一に凸部20を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。 Next, on the sapphire substrate 10 having the repeated pattern of the protrusions 20, a low-temperature growth buffer layer of Al x Ga 1-x N (0 ≦ x ≦ 1) is formed as an n-type semiconductor layer by 100 μm, and undoped GaN is 3 μm. Then, 4 μm of Si-doped GaN and 3000 μm of undoped GaN are stacked, and then, as an active layer of a multiple quantum well that becomes a light emitting region, (well layer, barrier layer) = (undoped InGaN, Si-doped GaN), respectively The film thickness is (60 mm, 250 mm), and the well layers are alternately stacked so that there are six well layers and seven barrier layers. In this case, the barrier layer to be finally stacked may be undoped GaN. In addition, by using undoped GaN as the first layer formed on the low-temperature growth buffer layer, it is possible to fill the protrusions 20 more uniformly and improve the crystallinity of the semiconductor layer formed thereon. .

多重量子井戸の活性層を積層後、p型半導体層として、MgドープのAlGaNを200Å、アンドープのGaNを1000Å、MgドープのGaNを200Å積層する。p型半導体層として形成するアンドープのGaN層は、隣接する層からのMgの拡散によりp型を示す。   After stacking the active layers of the multi-quantum well, 200 p of Mg-doped AlGaN, 1000 p. Of undoped GaN, and 200 p. Of Mg-doped GaN are laminated as p-type semiconductor layers. An undoped GaN layer formed as a p-type semiconductor layer exhibits p-type due to diffusion of Mg from an adjacent layer.

次にn電極を形成するために、MgドープのGaNからp型半導体層と活性層及びn型半導体層の一部までをエッチングし、SiドープのGaN層を露出させる。   Next, in order to form an n-electrode, the Mg-doped GaN to the p-type semiconductor layer, the active layer, and a part of the n-type semiconductor layer are etched to expose the Si-doped GaN layer.

次にp型半導体層の表面全面にNi/Auからなる透光性のp電極を、さらに透光性のp電極上において、n型半導体層の露出面と対向する位置にAuからなるpパッド電極を形成し、n型半導体層の露出面にW/Al/Wからなるn電極およびPt/Auからなるnパッド電極を形成する。   Next, a light-transmitting p-electrode made of Ni / Au is formed on the entire surface of the p-type semiconductor layer, and a p-pad made of Au is placed on the light-transmitting p-electrode at a position facing the exposed surface of the n-type semiconductor layer. An electrode is formed, and an n electrode made of W / Al / W and an n pad electrode made of Pt / Au are formed on the exposed surface of the n-type semiconductor layer.

最後にウエハを四角形状にチップ化し、350μm□の半導体チップを得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のLEDを作製した。   Finally, the wafer is chipped into a square shape to obtain a 350 μm square semiconductor chip. This was mounted on a lead frame equipped with a reflecting mirror to produce a bullet-type LED.

これによって得られるLEDは、順方向電流20mAにおいて、発光波長400nm、外部への発光出力が9.8mWであった。   The LED thus obtained had a light emission wavelength of 400 nm and an external light output of 9.8 mW at a forward current of 20 mA.

[比較例1]
比較例として、サファイア基板の表面に凹凸を設けないで、他の構成は実施例1と同様にして砲弾型LEDを形成したところ、順方向電流20mAにおいて、外部への発光出力が8.4mWであった。
[Comparative Example 1]
As a comparative example, when the sapphire substrate was not provided with irregularities, and other configurations were formed in the same manner as in Example 1, a bullet-type LED was formed. At a forward current of 20 mA, the light emission output to the outside was 8.4 mW. there were.

基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。
基板の加工及びn型半導体層からp型半導体層までの積層は、実施例1と同様にする。
次にn電極を形成するために、MgドープのGaNからなるp型半導体層と活性層及びn型半導体層の一部までをエッチングし、SiドープのGaNからなるn型半導体層を露出させる。
As the substrate, a sapphire substrate having a C surface (0001) having an orientation flat on the A surface (11-20) as a main surface is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in Example 1.
Next, in order to form an n-electrode, the p-type semiconductor layer made of Mg-doped GaN, the active layer, and a part of the n-type semiconductor layer are etched to expose the n-type semiconductor layer made of Si-doped GaN.

次に1辺5μmの正三角形からなる開口であって、図16に示すような正三角形の開口が単位面積当たりで最も密に充填されるようなパターニングのフォトマスクを使用し、Ni/Auからなる透光性のp電極を、p型半導体層表面のほぼ全面に形成する。   Next, an opening made of a regular triangle having a side of 5 μm, and a patterning photomask in which the regular triangular opening as shown in FIG. A translucent p-electrode is formed on almost the entire surface of the p-type semiconductor layer.

さらに透光性のp電極上において、n型半導体層の露出面と対向する位置にAuからなるpパッド電極を形成し、n型半導体層の露出面にTi/Alからなるn電極およびPt/Auからなるnパッド電極を形成する。   Further, a p-pad electrode made of Au is formed on the light-transmitting p-electrode at a position facing the exposed surface of the n-type semiconductor layer, and an n-electrode made of Ti / Al and a Pt / Pt on the exposed surface of the n-type semiconductor layer. An n-pad electrode made of Au is formed.

最後に四角形状にウエハをチップ化し、半導体発光素子を得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のLEDを作製する。   Finally, the wafer is chipped into a square shape to obtain a semiconductor light emitting device. This is mounted on a lead frame provided with a reflecting mirror to produce a bullet-type LED.

これによって得られるLEDは、p電極の周縁近傍が他の部分よりも強く光るという性質から、実施例1よりも発光出力が向上する。   The LED thus obtained has a light emission output that is higher than that of the first embodiment due to the property that the vicinity of the periphery of the p-electrode shines stronger than other portions.

基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。
基板の加工及びn型半導体層からp型半導体層までの積層は、実施例1と同様にする。
As the substrate, a sapphire substrate having a C surface (0001) having an orientation flat on the A surface (11-20) as a main surface is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in Example 1.

次にn電極を形成するために、MgドープのGaNからp型半導体層と活性層及びn型半導体層の一部までをエッチングし、SiドープのGaN層を露出させる。   Next, in order to form an n-electrode, the Mg-doped GaN to the p-type semiconductor layer, the active layer, and a part of the n-type semiconductor layer are etched to expose the Si-doped GaN layer.

次に1辺7.7μmの正方形とし、6.3μmの間隔で配列し、開口率30%からなる開口であって、Rhからなるp電極を、p型半導体層表面のほぼ全面に形成する。   Next, a square having a side of 7.7 μm, arranged at intervals of 6.3 μm, and having an aperture ratio of 30%, a p-electrode made of Rh is formed on almost the entire surface of the p-type semiconductor layer.

さらにp電極上において、n型半導体層の露出面と対向する位置にPt/Auからなるpパッド電極を形成し、n型半導体層の露出面にW/Al/Wからなるn電極及びPt/Auからなるnパッド電極を形成する。
最後にウエハをチップ化し、半導体発光素子を得る。これを反射鏡を備えたリードフレームに実装して、砲弾型LEDを作製した。
Further, on the p-electrode, a p-pad electrode made of Pt / Au is formed at a position facing the exposed surface of the n-type semiconductor layer, and the n-electrode made of W / Al / W and the Pt / Au are formed on the exposed surface of the n-type semiconductor layer. An n-pad electrode made of Au is formed.
Finally, the wafer is chipped to obtain a semiconductor light emitting device. This was mounted on a lead frame equipped with a reflecting mirror to produce a bullet-type LED.

これによって得られる半導体発光素子は、p電極の周縁近傍が他の部分よりも強く光るいう性質を利用し、さらに電極に発光波長に対して高反射する材料を用いて電極での光の吸収成分を減少させたことから、実施例1や実施例2よりも発光出力が向上した。砲弾型LEDの発光出力は、13.2mWであった。   The semiconductor light-emitting device obtained thereby utilizes the property that the periphery of the p-electrode shines stronger than the other parts, and further uses a material that highly reflects the emission wavelength for the electrode to absorb light at the electrode. As a result, the light emission output was improved as compared with Example 1 and Example 2. The light emission output of the bullet-type LED was 13.2 mW.

実施例3の発光素子において、p電極を、図14(c)のようなストライプ状に形成する。こうしたストライプ電極構造を採用することによって、p側パッド電極から半導体層に供給される電流が面内に均一化され、発光効率が向上する。
p電極のストライプ隙間は、半導体層が露出する開口部として形成されるため、開口部を増加させることができ、その結果、光取り出し効率が向上する。このとき、半導体層が露出した複数のストライプ隙間に対応する開口部5の総面積Saと、半導体層102が露出していない電極部分の面積Sbとを合計した値をSとし、開口部の内周長の総和をLとして、L/S≧0.024μm/μm が成立することが好ましい。
In the light emitting device of Example 3, the p-electrode is formed in a stripe shape as shown in FIG. By adopting such a stripe electrode structure, the current supplied from the p-side pad electrode to the semiconductor layer is made uniform in the plane, and the light emission efficiency is improved.
Since the p-electrode stripe gap is formed as an opening through which the semiconductor layer is exposed, the number of openings can be increased. As a result, light extraction efficiency is improved. At this time, the sum of the total area Sa of the opening 5 corresponding to the plurality of stripe gaps where the semiconductor layer is exposed and the area Sb of the electrode portion where the semiconductor layer 102 is not exposed is defined as S, It is preferable that L / S ≧ 0.024 μm / μm 2 is satisfied, where L is the total circumference.

基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。
基板の加工及びn型半導体層からp型半導体層までの積層は、実施例1と同様にする。
As the substrate, a sapphire substrate having a C surface (0001) having an orientation flat on the A surface (11-20) as a main surface is used.
The processing of the substrate and the lamination from the n-type semiconductor layer to the p-type semiconductor layer are performed in the same manner as in Example 1.

次にp型半導体層の表面の内部で、とくに中心部においてSiドープのGaN層が露出するまでエッチングする。このときのエッチングにより露出する面は、図17に示すように、半導体発光素子の外形を構成する3つの頂点に向かって、一部延伸して形成する。   Next, etching is performed inside the surface of the p-type semiconductor layer until the Si-doped GaN layer is exposed, particularly in the central portion. As shown in FIG. 17, the surface exposed by the etching at this time is formed by partially extending toward the three apexes constituting the outer shape of the semiconductor light emitting element.

次に1辺5μmの正三角形であって、正三角形が単位面積当たりで最も密に充填されるようなパターニングのフォトマスクを使用し、Rhからなるp電極104を、p型半導体層表面のほぼ全面に正三角形の形状で形成する。   Next, using a photomask that is a regular triangle having a side of 5 μm and in which the regular triangle is filled most closely per unit area, the p-electrode 104 made of Rh is attached to almost the surface of the p-type semiconductor layer. A regular triangle shape is formed on the entire surface.

さらにp電極104上に、Pt/Auからなるpパッド電極兼p拡散電極106を形成する。このpパッド電極兼p拡散電極106は、図17に示されるように、正三角形となる半導体発光素子の外形の形状に沿って前者半導体層の内部にパッド電極を延伸して設ける。この電極を設けることで、半導体層全面に電流が均一に流れやすくなるので、拡散電極として機能する。   Further, a p pad electrode / p diffusion electrode 106 made of Pt / Au is formed on the p electrode 104. As shown in FIG. 17, the p pad electrode / p diffusion electrode 106 is provided by extending a pad electrode inside the former semiconductor layer along the outer shape of the semiconductor light emitting element having a regular triangle. Providing this electrode makes it easier for a current to flow uniformly over the entire surface of the semiconductor layer, thus functioning as a diffusion electrode.

またn型半導体層の露出面にW/Al/Wからなるn電極及びPt/Auからなるnパッド電極103を形成する。   An n electrode made of W / Al / W and an n pad electrode 103 made of Pt / Au are formed on the exposed surface of the n-type semiconductor layer.

最後に正三角形状にウエハをチップ化し、半導体発光素子を得る。この発光素子を上面から見ると図17のようになる。   Finally, the wafer is chipped into a regular triangle to obtain a semiconductor light emitting device. FIG. 17 shows the light emitting element as viewed from above.

これによって得られる発光素子は、p電極の周縁近傍が他の部分よりも強く光るいう性質を利用し、さらに電極に発光波長に対して高反射する材料を用いて電極での光の吸収成分を減少させた、さらには多重量子井戸構造の発光領域が半導体発光素子の外側の側面全面において設けていることから、発光出力が向上した。   The light-emitting element obtained by this utilizes the property that the periphery of the p-electrode shines stronger than the other parts, and further uses a material that highly reflects the emission wavelength for the electrode to reduce the light absorption component at the electrode. Since the reduced light emission region of the multiple quantum well structure is provided on the entire outer side surface of the semiconductor light emitting device, the light emission output is improved.

実施例5で得られた半導体発光素子の上面及び側面に蛍光体としてイットリウム・アルミニウム酸化物系蛍光物質をベースとしたYAl12Y:Ce(YAG:Ce)が含有された透光性の樹脂を形成する。
これによって得られる半導体発光素子は、発光出力の高い白色光が発光された。
A light-transmitting material containing Y 3 Al 5 O 12 Y: Ce (YAG: Ce) based on a yttrium-aluminum oxide phosphor as a phosphor on the upper surface and side surfaces of the semiconductor light-emitting device obtained in Example 5 Forming a resin.
The resulting semiconductor light emitting device emitted white light with a high light emission output.

本実施例では、種々の凹凸平面形状について、凹凸形成の効果をチップとランプの両方で確認した。まず、基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。   In this example, the effect of forming irregularities was confirmed with both the chip and the lamp for various irregular planar shapes. First, a sapphire substrate having a C surface (0001) having an orientation flat on the A surface (11-20) as a main surface is used as the substrate.

次に、サファイア基板について、(i)〜(iv)の4種類の加工を行う。サファイア基板の表面への凹凸形成は実施例1と同様にして行う。
(i) サファイア基板の表面に、図11(b)に示すような、正三角形の凸部を形成する。正三角形の凸部は、その一辺がサファイア基板のオリフラと直交するように配置し、頂点の向きが左右交互になるように配列する。正三角形の凸部の一辺を5μm、凸部同士の間隔を2μmとする。
(ii) サファイア基板の表面に、図11(l)に示すような、菱形の凸部を形成する。菱形の凸部の一辺を4μm、凸部同士の間隔を2μmとする。
(iii) サファイア基板の表面に、図11(m)に示すような、六角形の凸部を形成する。六角形の凸部の一辺を3μm、凸部同士の間隔を2μmとする。
(iv) サファイア基板の表面に凹凸を形成しない。
Next, four types of processing (i) to (iv) are performed on the sapphire substrate. Concavity and convexity formation on the surface of the sapphire substrate is performed in the same manner as in Example 1.
(I) On the surface of the sapphire substrate, a regular triangular convex portion as shown in FIG. 11B is formed. The convex portions of the equilateral triangle are arranged so that one side thereof is orthogonal to the orientation flat of the sapphire substrate, and are arranged so that the directions of the apexes are alternately left and right. One side of the convex portion of the regular triangle is 5 μm, and the interval between the convex portions is 2 μm.
(Ii) On the surface of the sapphire substrate, diamond-shaped convex portions as shown in FIG. One side of the rhombus convex portions is 4 μm, and the interval between the convex portions is 2 μm.
(Iii) A hexagonal convex portion as shown in FIG. 11 (m) is formed on the surface of the sapphire substrate. One side of the hexagonal convex portion is 3 μm, and the interval between the convex portions is 2 μm.
(Iv) No irregularities are formed on the surface of the sapphire substrate.

次に4種類のサファイア基板10の上に、n型半導体層としてAlGa1−xN(0≦x≦1)の低温成長バッファ層を100Å、アンドープのGaNを3μm、SiドープのGaNを4μm、アンドープのGaNを3000Å積層し、続いて発光領域となる多重量子井戸の活性層として、(井戸層、障壁層)=(アンドープのInGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのGaNとしてもよい。尚、低温成長バッファ層の上に形成する第1層をアンドープのGaNとすることにより、より均一に凹部20を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。 Next, on the four types of sapphire substrates 10, a low-temperature growth buffer layer of Al x Ga 1-x N (0 ≦ x ≦ 1) as an n-type semiconductor layer is 100 μm, undoped GaN is 3 μm, and Si-doped GaN. 4 μm, 3000 μm of undoped GaN are stacked, and subsequently, as an active layer of a multi-quantum well that becomes a light emitting region, (well layer, barrier layer) = (undoped InGaN, Si doped GaN) each with a thickness of (60 μm). 250 cm), the well layers are alternately laminated so that there are 6 well layers and 7 barrier layers. In this case, the barrier layer to be finally stacked may be undoped GaN. Note that, when the first layer formed on the low-temperature growth buffer layer is made of undoped GaN, the recesses 20 can be filled more uniformly, and the crystallinity of the semiconductor layer formed thereon can be improved.

多重量子井戸の活性層を積層後、p型半導体層として、MgドープのAlGaNを200Å、MgドープのGaNを200Å積層する。   After stacking the active layers of the multiple quantum wells, as a p-type semiconductor layer, 200 Mg of Mg-doped AlGaN and 200 Å of Mg-doped GaN are stacked.

次にn電極を形成するために、MgドープのGaNからp型半導体層と活性層及びn型半導体層の一部までをエッチングし、SiドープのGaN層を露出させる。   Next, in order to form an n-electrode, the Mg-doped GaN to the p-type semiconductor layer, the active layer, and a part of the n-type semiconductor layer are etched to expose the Si-doped GaN layer.

次にp型半導体層の表面全面にNi/Auからなる透光性のp電極を、60Å/70Åの膜厚で形成する。さらに透光性のp電極上において、n型半導体層の露出面と対向する位置にAuからなるpパッド電極を形成し、n型半導体層の露出面にW/Al/Wからなるn電極およびPt/Auからなるnパッド電極を形成する。   Next, a light-transmitting p-electrode made of Ni / Au is formed on the entire surface of the p-type semiconductor layer with a thickness of 60/70 mm. Further, on the light-transmitting p-electrode, a p-pad electrode made of Au is formed at a position facing the exposed surface of the n-type semiconductor layer, and an n-electrode made of W / Al / W is formed on the exposed surface of the n-type semiconductor layer. An n-pad electrode made of Pt / Au is formed.

ウエハの状態でプローバを用いてpパッド電極とnパッド電極の間に電流を流し、発光出力を調べると、表1の通りとなる。表1では、凹凸がない場合の発光出力を1として、発光出力の強度比を表示している。

Figure 2006332714
表1に示すように、凸部の形状がいずれの場合であっても、平坦なサファイア基板を用いた場合に比べて、43%以上高い発光出力が得られる。このように、反射鏡を用いないチップ状態で正面輝度の評価を行うと、凹凸形成による発光出力の増大効果が顕著に現れる。 When a current is passed between the p pad electrode and the n pad electrode using a prober in the state of the wafer and the light emission output is examined, Table 1 shows. In Table 1, the intensity ratio of the light emission output is displayed with the light emission output when there is no unevenness being 1.
Figure 2006332714
As shown in Table 1, regardless of the shape of the convex portion, a light emission output that is 43% or more higher than that obtained when a flat sapphire substrate is used is obtained. As described above, when the front luminance is evaluated in a chip state in which no reflecting mirror is used, the effect of increasing the light emission output due to the formation of the unevenness appears significantly.

次にウエハを四角形状にチップ化し、350μm□の半導体チップを得る。これを反射鏡を備えたリードフレームに実装して、砲弾型のLEDを作製した。   Next, the wafer is formed into a square shape to obtain a 350 μm square semiconductor chip. This was mounted on a lead frame equipped with a reflecting mirror to produce a bullet-type LED.

作製したLEDのVfと20mAにおける発光出力を評価すると、表2のようになる。尚、LEDの発光波長460nmである。

Figure 2006332714
表2に示すように、凸部の形状がいずれの場合であっても、平坦なサファイア基板を用いた場合に比べて、13%以上高い発光出力が得られる。特に、本実施例において、凸部の形状が六角形である場合に最も高い発光出力が得られる。 Table 2 shows the evaluation of the light emission output of the manufactured LED at Vf and 20 mA. Note that the emission wavelength of the LED is 460 nm.
Figure 2006332714
As shown in Table 2, a light output of 13% or more higher than that obtained using a flat sapphire substrate can be obtained regardless of the shape of the convex portion. In particular, in the present embodiment, the highest light emission output is obtained when the shape of the convex portion is a hexagon.

p電極をNi/Au電極から、Rh開口電極に変えた点を除いて、実施例7と同様にする。Rh電極の開口形状は、一辺7.7μmの正方形とし、6.3μmの間隔で配列し、開口率を30%とする。   The same as Example 7 except that the p electrode was changed from the Ni / Au electrode to the Rh opening electrode. The opening shape of the Rh electrode is a square having a side of 7.7 μm, arranged at intervals of 6.3 μm, and the opening ratio is 30%.

ウエハの状態でプローバを用いてpパッド電極とnパッド電極の間に電流を流し、発光出力を調べると、表3の通りとなる。表3では、凹凸がない場合の発光出力を1として、発光出力の強度比を表示している。

Figure 2006332714
表3に示すように、凸部の形状がいずれの場合であっても、平坦なサファイア基板を用いた場合に比べて、54%以上高い発光出力が得られる。 When a current is passed between the p pad electrode and the n pad electrode using a prober in the state of the wafer and the light emission output is examined, Table 3 shows. In Table 3, the intensity ratio of the light emission output is displayed assuming that the light emission output is 1 when there is no unevenness.
Figure 2006332714
As shown in Table 3, regardless of the shape of the convex portion, a light emission output that is 54% or more higher than that obtained when a flat sapphire substrate is used is obtained.

砲弾型LEDを作製し、Vfと20mAにおける発光出力を評価すると、表4のようになる。尚、LEDの発光波長460nmである。

Figure 2006332714
表4に示すように、凸部の形状がいずれの場合であっても、平坦なサファイア基板を用いた場合に比べて、17%以上高い発光出力が得られる。特に、本実施例において、凸部の形状が六角形である場合に最も高い発光出力が得られる。
実施例7と実施例8の対比からわかるように、p電極を開口電極とすることにより、開口電極と凹凸基板が相乗的に作用して、凹凸形成の効果が一層顕著に現れる。 A bullet-type LED is manufactured, and the light emission output at Vf and 20 mA is evaluated as shown in Table 4. Note that the emission wavelength of the LED is 460 nm.
Figure 2006332714
As shown in Table 4, regardless of the shape of the convex portion, a light emission output that is 17% or more higher than that obtained when a flat sapphire substrate is used is obtained. In particular, in the present embodiment, the highest light emission output is obtained when the shape of the convex portion is a hexagon.
As can be seen from the comparison between Example 7 and Example 8, by using the p electrode as the opening electrode, the opening electrode and the uneven substrate act synergistically, and the effect of forming the unevenness appears more remarkably.

本発明に係る半導体発光素子の好ましい実施形態を示す断面図である。It is sectional drawing which shows preferable embodiment of the semiconductor light-emitting device based on this invention. 上記実施形態における凹部のパターン例を示す図である。It is a figure which shows the example of a pattern of the recessed part in the said embodiment. 窒化物半導体の成長安定面と凹部形状の関係を示す模式図である。It is a schematic diagram which shows the relationship between the growth stable surface of a nitride semiconductor, and a recessed part shape. 第1の実施形態の製造工程を示す図である。It is a figure which shows the manufacturing process of 1st Embodiment. 凸部を形成したサファイア基板上に窒化ガリウムを成長する途中過程を観察したSEM写真である。It is the SEM photograph which observed the middle process of growing gallium nitride on the sapphire substrate which formed the convex part. 凸部を形成したサファイア基板上に窒化ガリウムを成長する過程を示す模式図である。It is a schematic diagram which shows the process of growing a gallium nitride on the sapphire substrate in which the convex part was formed. 本発明の光の伝搬を従来構造との対比で模式的に示す図である。It is a figure which shows typically light propagation of this invention by contrast with the conventional structure. 更に他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment. 凹凸の断面形状の例を示す断面図である。It is sectional drawing which shows the example of the uneven | corrugated cross-sectional shape. 凹部側面の傾斜角と発光出力の関係を示すグラフである。It is a graph which shows the relationship between the inclination-angle of a recessed part side surface, and light emission output. 凹部又は凸部の他のパターン例を示す図である。It is a figure which shows the other example of a pattern of a recessed part or a convex part. 凹部又は凸部を正六角形とした他の実施形態を説明するための図である。It is a figure for demonstrating other embodiment which made the recessed part or the convex part the regular hexagon. L/S(=p側オーミック電極の面積Sと開口部内周長Lの比)と発光出力の関係を示すグラフである。It is a graph which shows the relationship between L / S (= area S of the p-side ohmic electrode and the inner peripheral length L of the opening) and the light emission output. p側オーミック電極の形態のバリエーションを示す図である。It is a figure which shows the variation of the form of a p side ohmic electrode. p側オーミック電極の端部断面形状と発光の関係を示す模式図である。It is a schematic diagram which shows the edge part cross-sectional shape of a p side ohmic electrode, and the relationship of light emission. 本発明の他の実施形態に係る半導体発光素子を上面から見た図。The figure which looked at the semiconductor light-emitting device which concerns on other embodiment of this invention from the upper surface. 本発明の他の実施形態に係る半導体発光素子を上面から見た図。The figure which looked at the semiconductor light-emitting device which concerns on other embodiment of this invention from the upper surface.

符号の説明Explanation of symbols

10・・・基板
11・・・n型半導体層
12・・・発光領域
13・・・p型半導体層
20・・・凹部
21・・・凸部
30・・・n側半導体層
32・・・p側半導体層
34・・・p側オーミック電極
36・・・p側パッド電極
38・・・n側パッド電極
101・・・n型半導体層
102・・・p型半導体層
103・・・n電極及びnパッド電極
104・・・p電極
105・・・pパッド電極
106・・・pパッド電極兼p拡散電極
DESCRIPTION OF SYMBOLS 10 ... Substrate 11 ... N-type semiconductor layer 12 ... Light emission region 13 ... P-type semiconductor layer 20 ... Concave part 21 ... Convex part 30 ... N side semiconductor layer 32 ... p-side semiconductor layer 34 ... p-side ohmic electrode 36 ... p-side pad electrode 38 ... n-side pad electrode 101 ... n-type semiconductor layer 102 ... p-type semiconductor layer 103 ... n-electrode And n pad electrode 104... P electrode 105... P pad electrode 106... P pad electrode and p diffusion electrode

Claims (27)

基板表面上に基板とは材質の異なる少なくとも2層の半導体層と発光領域とを積層構造に成膜し、発光領域で発生した光を上記上側半導体層又は下側基板から取り出すようにした半導体発光素子において、
上記基板の表面部分には上記発光領域で発生した光を散乱又は回折させる少なくとも1つの凹部及び/又は凸部が形成され、該少なくとも1つの凹部及び/又は凸部が上記半導体層に結晶欠陥を発生させない形状をなしていることを特徴とする半導体発光素子。
Semiconductor light emission in which at least two semiconductor layers of different materials from the substrate and a light emitting region are formed on the substrate surface in a laminated structure, and light generated in the light emitting region is extracted from the upper semiconductor layer or the lower substrate. In the element
At least one concave portion and / or convex portion that scatters or diffracts light generated in the light emitting region is formed on the surface portion of the substrate, and the at least one concave portion and / or convex portion causes crystal defects in the semiconductor layer. A semiconductor light emitting element having a shape that does not occur.
上記凹部及び/又は凸部が、上記半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする形状である請求項1記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein the concave portion and / or the convex portion has a shape having a straight line intersecting a plane substantially parallel to a growth stable plane of the semiconductor layer as a constituent side. 上記凹部及び/又は凸部が、上記半導体層の成長安定面に対してほぼ平行な面に頂点を有しかつ上記半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする多角形である請求項1又は2記載の半導体発光素子。   The concave portion and / or the convex portion has a straight line having a vertex on a plane substantially parallel to the growth stable surface of the semiconductor layer and intersecting a plane substantially parallel to the growth stable surface of the semiconductor layer. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is a polygon. 上記半導体層の成長安定面を構成辺とする正多角形を想定し、その多角形の中心と頂点を結ぶ線分に直交する直線を構成辺とする多角形に凹部又は凸部を形成したことを特徴とする請求項1又は2に記載の半導体発光素子。   Assuming a regular polygon that has the growth stable surface of the semiconductor layer as a constituent side, a concave or convex part is formed in the polygon that has a straight line that is perpendicular to the line connecting the center and vertex of the polygon. The semiconductor light emitting element according to claim 1 or 2. 上記凹部及び/又は凸部がその形状を繰り返したパターンに形成されている請求項1ないし4のいずれかに記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the concave portion and / or the convex portion are formed in a pattern having a repeated shape. 上記半導体層がIII −V 族系半導体である請求項1ないし5のいずれかに記載の半導体発光素子。   6. The semiconductor light emitting device according to claim 1, wherein the semiconductor layer is a III-V group semiconductor. 上記半導体層がGaN系半導体である請求項1ないし6のいずれかに記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the semiconductor layer is a GaN-based semiconductor. 上記基板における半導体層の成長安定面が、六方晶結晶のM面{1−100}である請求項2ないし7のいずれかに記載の半導体発光素子。   The semiconductor light-emitting device according to claim 2, wherein a growth stable surface of the semiconductor layer in the substrate is an M-plane {1-100} of hexagonal crystal. 上記基板がサファイア基板、SiC基板又はスピネル基板である請求項1ないし8のいずれかに記載の半導体発光素子。   9. The semiconductor light emitting device according to claim 1, wherein the substrate is a sapphire substrate, a SiC substrate, or a spinel substrate. 上記基板がC面(0001)サファイア基板である請求項1ないし9のいずれかに記載の半導体発光素子。   The semiconductor light-emitting device according to claim 1, wherein the substrate is a C-plane (0001) sapphire substrate. 上記半導体層における成長安定面が、上記基板のA面{11−20}に平行な面である請求項10記載の半導体発光素子。   The semiconductor light emitting element according to claim 10, wherein a growth stable surface in the semiconductor layer is a surface parallel to the A surface {11-20} of the substrate. 上記凹部及び/又は凸部の多角形が、三角形、平行四辺形又は六角形である請求項3ないし11のいずれかに記載の半導体発光素子。   The semiconductor light-emitting element according to claim 3, wherein the polygon of the concave portion and / or the convex portion is a triangle, a parallelogram, or a hexagon. 上記凹部及び/又は凸部の多角形が、正三角形、菱形又は正六角形である請求項3ないし11のいずれかに記載の半導体発光素子。   The semiconductor light-emitting element according to claim 3, wherein the polygon of the concave portion and / or the convex portion is a regular triangle, a rhombus, or a regular hexagon. 上記凹部の深さ又は凸部の段差が50Å以上で上記基板上に成長される半導体層の厚さ以下の寸法である請求項1ないし13のいずれかに記載の半導体発光素子。   The semiconductor light emitting device according to any one of claims 1 to 13, wherein the depth of the concave portion or the step of the convex portion is not less than 50 mm and not more than the thickness of the semiconductor layer grown on the substrate. 上記半導体中における発光波長をλとしたとき、上記凹部及び/又は凸部の構成辺が、少なくともλ/4以上の大きさである請求項2ないし14のいずれかに記載の半導体発光素子。   The semiconductor light emitting element according to any one of claims 2 to 14, wherein when the emission wavelength in the semiconductor is λ, the side of the concave portion and / or the convex portion is at least λ / 4. 上記半導体中における発光波長をλ、上記半導体の屈折率をnとしたとき、上記凹部及び/又は凸部の構成辺が、少なくともλ/4n以上の大きさである請求項2ないし15のいずれかに記載の半導体発光素子。   The component side of the concave portion and / or the convex portion has a size of at least λ / 4n, where λ is an emission wavelength in the semiconductor and n is a refractive index of the semiconductor. The semiconductor light-emitting device described in 1. 上記凹部及び/又は凸部の構成辺が、100μm以下の大きさである請求項2ないし16のいずれかに記載の半導体発光素子。   17. The semiconductor light emitting element according to claim 2, wherein a side of the concave portion and / or the convex portion has a size of 100 μm or less. 上記凹部及び/又は凸部の構成辺が、20μm以下の大きさである請求項2ないし17に記載の半導体発光素子。   18. The semiconductor light emitting element according to claim 2, wherein a side of the concave portion and / or the convex portion has a size of 20 μm or less. 上記半導体層の表面が凹状及び/又は凸状をなす請求項1ないし18のいずれかに記載の半導体発光素子。   The semiconductor light-emitting device according to claim 1, wherein the surface of the semiconductor layer has a concave shape and / or a convex shape. 基板上に、基板とは材質の異なる複数の半導体層と、前記半導体層の最上層に形成されたオーミック電極とを積層し、前記半導体層で発生した光を前記オーミック電極側又は基板側から取り出すようにした半導体発光素子において、
上記基板の表面部分には上記半導体層で発生した光を散乱又は回折させる少なくとも1つの凹部及び/又は凸部が形成され、
上記凹部の断面形状が逆台形であり、上記凸部の断面形状が台形であることを特徴とする半導体発光素子。
A plurality of semiconductor layers made of different materials from the substrate and an ohmic electrode formed on the uppermost layer of the semiconductor layer are stacked on the substrate, and light generated in the semiconductor layer is extracted from the ohmic electrode side or the substrate side. In such a semiconductor light emitting device,
At least one concave portion and / or convex portion that scatters or diffracts light generated in the semiconductor layer is formed on the surface portion of the substrate,
A semiconductor light-emitting element, wherein a cross-sectional shape of the concave portion is an inverted trapezoid and a cross-sectional shape of the convex portion is a trapezoid.
上記オーミック電極が、上記半導体層の最上層のほぼ全面を覆うことを特徴とする請求項20記載の半導体発光素子。   21. The semiconductor light emitting device according to claim 20, wherein the ohmic electrode covers substantially the entire surface of the uppermost layer of the semiconductor layer. 上記凹部又は凸部側面のテーパ角が、90°より大きく、160°以下であることを特徴とする請求項21記載の半導体発光素子。   The semiconductor light emitting element according to claim 21, wherein a taper angle of the concave or convex side surface is larger than 90 ° and not larger than 160 °. 基板上に、基板とは材質の異なる複数の半導体層と、前記半導体層の最上層ほぼ全面を覆うオーミック電極とを積層し、前記半導体層で発生した光を前記オーミック電極側から取り出すようにした半導体発光素子において、
上記基板の表面部分には上記半導体層で発生した光を散乱又は回折させる少なくとも1つの凹部及び/又は凸部が形成され、
上記オーミック電極には、少なくとも1つの開口が形成されていることを特徴とする半導体発光素子。
A plurality of semiconductor layers made of different materials from the substrate and an ohmic electrode covering almost the entire uppermost layer of the semiconductor layer are stacked on the substrate, and light generated in the semiconductor layer is extracted from the ohmic electrode side. In a semiconductor light emitting device,
At least one concave portion and / or convex portion that scatters or diffracts light generated in the semiconductor layer is formed on the surface portion of the substrate,
At least one opening is formed in the said ohmic electrode, The semiconductor light-emitting device characterized by the above-mentioned.
上記開口の内側に、上記凹部又は凸部の段差部が少なくとも1以上形成されていることを特徴とする請求項23記載の半導体発光素子。   24. The semiconductor light emitting device according to claim 23, wherein at least one step portion of the concave portion or the convex portion is formed inside the opening. 上記開口の周長の合計をL、上記開口の内側を含むオーミック電極の占有面積をSとして、L/S≧0.024μm/μmであることを特徴とする請求項23又は24に記載の半導体発光素子。 25. L / S ≧ 0.024 μm / μm 2 where L is the total perimeter of the openings and S is the area occupied by the ohmic electrode including the inside of the openings. Semiconductor light emitting device. 上記オーミック電極が、Ni、Pd、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Zr、Mo、Ta、Pt、Ag及びこれらの酸化物、窒化物からなる群から選択される少なくとも一種を含む合金または多層膜であることを特徴とする請求項23ないし25のいずれかに記載の半導体発光素子。   The ohmic electrode is at least selected from the group consisting of Ni, Pd, Co, Fe, Ti, Cu, Rh, Au, Ru, W, Zr, Mo, Ta, Pt, Ag, and oxides and nitrides thereof. 26. The semiconductor light emitting device according to claim 23, wherein the semiconductor light emitting device is an alloy containing one kind or a multilayer film. 上記オーミック電極が、ロジウム(Rh)、イリジウム(Ir)、銀(Ag)、アルミニウム(Al)からなる群から選択される一種を含む合金または多層膜であることを特徴とする請求項23ないし25のいずれかに記載の半導体発光素子。   26. The ohmic electrode is an alloy or multilayer film including one selected from the group consisting of rhodium (Rh), iridium (Ir), silver (Ag), and aluminum (Al). The semiconductor light-emitting device according to any one of the above.
JP2006252509A 2001-07-24 2006-09-19 Manufacturing method of nitride semiconductor light emitting device Expired - Fee Related JP4356723B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006252509A JP4356723B2 (en) 2001-07-24 2006-09-19 Manufacturing method of nitride semiconductor light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001223114 2001-07-24
JP2002041737 2002-02-19
JP2006252509A JP4356723B2 (en) 2001-07-24 2006-09-19 Manufacturing method of nitride semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002213490A Division JP4055503B2 (en) 2001-07-24 2002-07-23 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009103189A Division JP5800452B2 (en) 2001-07-24 2009-04-21 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2006332714A true JP2006332714A (en) 2006-12-07
JP4356723B2 JP4356723B2 (en) 2009-11-04

Family

ID=37553987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006252509A Expired - Fee Related JP4356723B2 (en) 2001-07-24 2006-09-19 Manufacturing method of nitride semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4356723B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537633A (en) * 2005-02-09 2008-09-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Semiconductor light emitting diode
JP2009038377A (en) * 2007-07-31 2009-02-19 Epivalley Co Ltd Iii-nitride semiconductor light emitting device
JP2012015154A (en) * 2010-06-29 2012-01-19 Ngk Insulators Ltd Semiconductor light-emitting device and method for manufacturing the same
JP2012133352A (en) * 2010-12-21 2012-07-12 Ultratech Inc Photolithographic led fabrication using phase-shift mask
JP2012525690A (en) * 2009-04-28 2012-10-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting diode and method for manufacturing the light emitting diode
WO2013021804A1 (en) 2011-08-10 2013-02-14 日本碍子株式会社 Method for peeling group 13 element nitride film
WO2013036589A1 (en) * 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
KR101277445B1 (en) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 Semiconductor Light Emitting Device and Method for Manufacturing Thereof
US8957433B2 (en) 2012-03-28 2015-02-17 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US8981403B2 (en) 2011-09-06 2015-03-17 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9041004B2 (en) 2011-08-10 2015-05-26 Ngk Insulators, Ltd. Films of nitrides of group 13 elements and layered body including the same
US9287453B2 (en) 2013-12-18 2016-03-15 Ngk Insulators, Ltd. Composite substrates and functional device
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
CN113517379A (en) * 2021-06-30 2021-10-19 福建晶安光电有限公司 Patterned substrate, preparation method thereof and LED chip

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095842B2 (en) 2011-05-24 2012-12-12 株式会社東芝 Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer
CN104218130B (en) * 2014-09-24 2017-05-10 杭州士兰明芯科技有限公司 LED substrate structure and manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222763A (en) * 1995-02-16 1996-08-30 Sharp Corp Semiconductor light emitting element
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
JP2001160539A (en) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd Forming method for nitride semiconductor device and nitride semiconductor
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222763A (en) * 1995-02-16 1996-08-30 Sharp Corp Semiconductor light emitting element
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2001160539A (en) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd Forming method for nitride semiconductor device and nitride semiconductor
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008537633A (en) * 2005-02-09 2008-09-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Semiconductor light emitting diode
JP2009038377A (en) * 2007-07-31 2009-02-19 Epivalley Co Ltd Iii-nitride semiconductor light emitting device
JP2012525690A (en) * 2009-04-28 2012-10-22 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light emitting diode and method for manufacturing the light emitting diode
US8796714B2 (en) 2009-04-28 2014-08-05 Osram Opto Semiconductor Gmbh Light-emitting diode comprising a carrier body, a mirror layer, and two contact layers
KR101277445B1 (en) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 Semiconductor Light Emitting Device and Method for Manufacturing Thereof
US8519412B2 (en) 2009-12-11 2013-08-27 Lg Display Co., Ltd. Semiconductor light-emitting device and method for manufacturing thereof
JP2012015154A (en) * 2010-06-29 2012-01-19 Ngk Insulators Ltd Semiconductor light-emitting device and method for manufacturing the same
JP2012133352A (en) * 2010-12-21 2012-07-12 Ultratech Inc Photolithographic led fabrication using phase-shift mask
US9041004B2 (en) 2011-08-10 2015-05-26 Ngk Insulators, Ltd. Films of nitrides of group 13 elements and layered body including the same
WO2013021804A1 (en) 2011-08-10 2013-02-14 日本碍子株式会社 Method for peeling group 13 element nitride film
US9045844B2 (en) 2011-08-10 2015-06-02 Ngk Insulators, Ltd. Method for peeling group 13 element nitride film
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US8981403B2 (en) 2011-09-06 2015-03-17 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
WO2013036589A1 (en) * 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9634189B2 (en) 2011-09-06 2017-04-25 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US8957433B2 (en) 2012-03-28 2015-02-17 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US9337390B2 (en) 2012-03-28 2016-05-10 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US9711685B2 (en) 2012-03-28 2017-07-18 Nichia Corporation Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element
US9287453B2 (en) 2013-12-18 2016-03-15 Ngk Insulators, Ltd. Composite substrates and functional device
CN113517379A (en) * 2021-06-30 2021-10-19 福建晶安光电有限公司 Patterned substrate, preparation method thereof and LED chip

Also Published As

Publication number Publication date
JP4356723B2 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
JP4055503B2 (en) Semiconductor light emitting device
JP6320582B2 (en) Semiconductor light emitting device
JP4356723B2 (en) Manufacturing method of nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4356723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees