JP2006323023A - Method for forming mask pattern - Google Patents
Method for forming mask pattern Download PDFInfo
- Publication number
- JP2006323023A JP2006323023A JP2005144650A JP2005144650A JP2006323023A JP 2006323023 A JP2006323023 A JP 2006323023A JP 2005144650 A JP2005144650 A JP 2005144650A JP 2005144650 A JP2005144650 A JP 2005144650A JP 2006323023 A JP2006323023 A JP 2006323023A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- correction
- pattern
- mask
- map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
本発明は、フォトマスク製造用のマスクパターン作成方法に関する。 The present invention relates to a method for creating a mask pattern for manufacturing a photomask.
半導体装置の回路パターンの微細化に伴い、リソグラフィ工程によって半導体基板上に形成されるパターンの線幅を精度よく制御する技術が必要となる。リソグラフィ工程に用いられるフォトマスクの製造には、電子ビーム(EB)等を用いた描画装置が用いられる。例えば、半導体装置のレイアウトに基づいて設計された回路パターンが、描画装置によりマスクブランク上のレジスト膜に転写される。レジスト膜の転写像をマスクとして、マスクブランクのクロム(Cr)等の遮光膜が除去されてフォトマスクが製造される。 With the miniaturization of circuit patterns of semiconductor devices, a technique for accurately controlling the line width of patterns formed on a semiconductor substrate by a lithography process is required. For the production of a photomask used in the lithography process, a drawing apparatus using an electron beam (EB) or the like is used. For example, a circuit pattern designed based on the layout of a semiconductor device is transferred to a resist film on a mask blank by a drawing device. Using the transfer image of the resist film as a mask, the light shielding film such as chromium (Cr) of the mask blank is removed to manufacture a photomask.
フォトマスクのマスクパターンから露光装置により半導体基板上のレジスト膜に転写されたレジストパターンに、寸法変動が生じる場合がある。レジストパターンの寸法が変動する原因の一つに、露光装置での露光工程で発生する光近接効果(OPE)がある。OPEは、解像限界付近の寸法のパターンに顕著に現れる。OPEは、対象パターンの周囲数μmの局所的な領域のパターン配置を考慮したリソグラフィシミュレーションから寸法変動を予測することができる。予測された寸法変動に基づいてマスクパターン寸法を補正する光近接効果補正(OPC)により、レジストパターンの寸法変動を抑制することができる。 In some cases, a dimensional variation may occur in the resist pattern transferred from the mask pattern of the photomask to the resist film on the semiconductor substrate by the exposure apparatus. One of the causes that the resist pattern dimension fluctuates is the optical proximity effect (OPE) generated in the exposure process in the exposure apparatus. OPE appears prominently in patterns with dimensions near the resolution limit. The OPE can predict a dimensional variation from a lithography simulation considering a pattern arrangement of a local region of several μm around the target pattern. By the optical proximity effect correction (OPC) that corrects the mask pattern dimension based on the predicted dimension variation, the resist pattern variation can be suppressed.
また、フォトマスク上に転写されたマスクパターンに、寸法変動が生じる場合がある。マスクパターンの寸法変動は、半導体装置の回路パターンの寸法変動となって半導体装置の動作に悪影響を及ぼすから、極力抑制する必要がある。 In addition, a dimensional variation may occur in the mask pattern transferred onto the photomask. The dimensional variation of the mask pattern becomes the dimensional variation of the circuit pattern of the semiconductor device and adversely affects the operation of the semiconductor device, so it is necessary to suppress it as much as possible.
マスクパターンの寸法変動の原因として、フォトマスク製造工程で発生するローディング効果や、描画装置内での反射電子による過露光等がある。「ローディング効果」とは、フォトマスク作成時のエッチングプロセスに起因する寸法変動であり、パターンの配置点やパターンの密度分布等により変動する現象である。ローディング効果特性により、マスクパターンの仕上がり寸法は大域的に変動する。「大域」とは、フォトマスクの1mmから数10mm程度の範囲を指す。即ち、マスクパターンの仕上がり寸法が、フォトマスクのほぼ全域にわたり緩やかに変動する。 Causes of the dimensional variation of the mask pattern include a loading effect generated in the photomask manufacturing process, overexposure due to reflected electrons in the drawing apparatus, and the like. The “loading effect” is a dimensional variation caused by an etching process at the time of creating a photomask, and is a phenomenon that varies depending on a pattern arrangement point, a pattern density distribution, or the like. Due to the loading effect characteristic, the finished dimension of the mask pattern varies globally. “Global” refers to a range of about 1 mm to several tens of mm of the photomask. That is, the finished size of the mask pattern varies gently over almost the entire area of the photomask.
パターン密度に起因するマスクパターンの寸法変動に対して、フォトマスクに転写されるマスクパターンを小領域に区分してそれぞれの小領域に属するマスクパターンを抜き出し、それぞれの小領域に配置されるマスクパターンのパターン密度に応じて異なる寸法補正量で補正する方法がとられている(例えば、特許文献1参照。)。ここで、フォトマスク表面に対応する面上での小領域群を「マップ」と呼ぶ。小領域は、例えば縦横に格子状に区分したものをとる。 In response to mask pattern dimensional variations caused by pattern density, the mask pattern transferred to the photomask is divided into small areas, and the mask patterns belonging to the small areas are extracted, and the mask patterns are arranged in the small areas. A method of correcting with a different dimensional correction amount according to the pattern density is used (for example, see Patent Document 1). Here, the small area group on the surface corresponding to the photomask surface is referred to as a “map”. The small region is, for example, one that is divided into a grid pattern vertically and horizontally.
例えば、マップ内の隣接する小領域で区分されたマスクパターンのそれぞれをパターン密度に応じて異なる寸法補正量で補正すると、描画装置の閾値未満の微小図形が発生する場合がある。ベクター方式のEB描画装置で描画する場合、補正により生じる微小図形は解像されず、マスクパターンの描画精度が劣化することが指摘されている。また、微小図形の発生により、描画データが増大し、描画時間の増加をもたらす。また、金属・酸化膜・半導体(MOS)トランジスタのゲートパターンでは、高い精度が必要となる。精度が要求されるマスクパターンの間に小領域の区分が入る場合、EB描画の矩形分割あるいは台形分割によるショット間のつなぎ精度が問題になる。
本発明は、描画時間の増加を抑え、描画精度の向上が可能なマスクパターン作成方法を提供することにある。 An object of the present invention is to provide a mask pattern creation method capable of suppressing an increase in drawing time and improving drawing accuracy.
本発明の第1の態様によれば、(イ)マップ作成部により、マスクパターンの配置面を格子状に区分した複数の第1の小領域のそれぞれにマスクパターンの配置に基いて第1の寸法補正量を設定した第1の補正マップを作成し、(ロ)マップ作成部により、複数の第1の小領域に対して境界の位置をずらした複数の第2の小領域のそれぞれにマスクパターンの配置に基いて第2の寸法補正量を設定した第2の補正マップを作成し、(ハ)補正部により、第1及び第2の補正マップに基づいてマスクパターンを補正することを含むマスクパターン作成方法が提供される。 According to the first aspect of the present invention, (a) the map creating unit uses the first pattern based on the mask pattern layout in each of the plurality of first small areas obtained by dividing the mask pattern layout surface in a grid pattern. A first correction map in which a dimensional correction amount is set is created, and (b) a map creation unit masks each of a plurality of second small regions whose boundary positions are shifted with respect to the plurality of first small regions. Creating a second correction map in which a second dimensional correction amount is set based on the arrangement of the patterns, and (c) correcting the mask pattern based on the first and second correction maps by the correction unit. A mask pattern creation method is provided.
本発明の第2の態様によれば、(イ)フォトマスクのパターンを半導体基板上のレジスト膜に転写する露光装置の光学像の計算に基いて光近接効果補正が実施されたマスクパターンを取得し、(ロ)補正部により、マスクパターンの配置面を格子状に区分した複数の第1の小領域のそれぞれにマスクパターンの配置に基いて第1の寸法補正量を設定した第1の補正マップと、複数の第1の小領域に対して境界の位置をずらした複数の第2の小領域のそれぞれにマスクパターンの配置に基いて第2の寸法補正量を設定した第2の補正マップとに基づいてマスクパターンを補正した補正パターンを作成し、(ハ)検索部により、マスクパターンにおいて、直角を成す2線分の一方の線分長が光近接効果補正による最小段差長未満、且つ、2線分の他方の線分長がフォトマスク基板にマスクパターンを描画する最小ショットサイズを基にした閾値未満である危険図形を検索し、(ニ)図形処理部により、危険図形において補正パターンに含まれる閾値以下の微小パターンを除去することを含むマスクパターン作成方法が提供される。 According to the second aspect of the present invention, (a) obtaining a mask pattern subjected to optical proximity correction based on calculation of an optical image of an exposure apparatus that transfers a photomask pattern to a resist film on a semiconductor substrate. And (b) a first correction in which a first dimensional correction amount is set based on the mask pattern arrangement in each of a plurality of first small areas obtained by dividing the mask pattern arrangement surface in a grid pattern by the correction unit. A second correction map in which a second dimensional correction amount is set based on the arrangement of the mask pattern in each of a map and a plurality of second small areas whose boundary positions are shifted with respect to the plurality of first small areas And (c) by the search unit, one of the two line segments forming a right angle is less than the minimum step length by the optical proximity effect correction, and (c) the search unit generates a correction pattern by correcting the mask pattern. 2 segments The risky figure whose line segment length is less than the threshold value based on the minimum shot size for drawing the mask pattern on the photomask substrate is searched, and (d) the threshold value included in the correction pattern in the risky figure by the graphic processing unit There is provided a mask pattern generation method including removing a minute pattern.
本発明によれば、描画時間の増加を抑え、描画精度の向上が可能なマスクパターン作成方法を提供することが可能となる。 According to the present invention, it is possible to provide a mask pattern creation method capable of suppressing an increase in drawing time and improving drawing accuracy.
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、装置やシステムの構成等は現実のものとは異なることに留意すべきである。したがって、具体的な構成は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの構成等が異なる部分が含まれていることは勿論である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and the configuration of the apparatus and system is different from the actual one. Therefore, a specific configuration should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different structures and the like are included between the drawings.
本発明の実施の形態に係るマスクパターン作成システムは、図1に示すように、パターン作成ユニット10、外部記憶装置20、入力装置22、出力装置24、外部記憶装置20、及び描画システム50等を備える。また、パターン作成ユニット10は、入力部30、マップ作成部32、補正部34、合成部36、検索部38、図形処理部40、データ変換部42、出力部44、及び内部メモリ46等を備える。
As shown in FIG. 1, the mask pattern creation system according to the embodiment of the present invention includes a
パターン作成ユニット10は、マスクパターンのレイアウトデータを取得する。マスクパターンの配置面を格子状に区分した複数の第1の小領域のそれぞれにマスクパターンの配置に基いて第1の寸法補正量を設定した第1の補正マップと、複数の第1の小領域と同一格子状に区分され、第1の小領域に対して位置をずらした複数の第2の小領域のそれぞれにマスクパターンの配置に基いて第2の寸法補正量を設定した第2の補正マップとを作成する。そして、第1及び第2の補正マップに基づいてマスクパターンを補正する。マスクパターンの配置に基いて寸法補正を行うことにより、マスクパターンの大域的変動を抑制することが可能となる。
The
パターン作成ユニット10は、通常のコンピュータシステムの中央処理装置(CPU)の一部として構成すればよい。入力部30、マップ作成部32、補正部34、合成部36、検索部38、図形処理部40、データ変換部42、及び出力部44は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのCPUを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
パターン作成ユニット10に接続された外部記憶装置20は、設計情報ファイル12、補正情報ファイル14、危険図形定義ファイル16、及び描画データファイル18等を備える。設計情報ファイル12は、半導体装置の回路の仕様及び回路の設計マスクパターンのレイアウトデータ等を含むフォトマスクの設計情報を格納している。補正情報ファイル14は、設計マスクパターンをOPC処理されたマスクパターンのレイアウトデータ、マスクパターンの配置に基いて発生する大域的寸法変動から規定された寸法補正量の面内分布、及びマスクパターンの大域的寸法変動補正の手順を規定する補正手順仕様等を格納している。危険図形定義ファイル16は、OPC処理でマスクパターンに発生する段差の最小段差長に基いて規定される危険図形の定義等を格納している。描画データファイル18は、フォトマスクの作製に用いるマスクパターンの描画データを格納している。
The
The
また、外部記憶装置20は、パターン作成ユニット10で実行される各処理のプログラム命令を記憶している。プログラム命令は必要に応じてパターン作成ユニット10に読み込まれ、演算処理が実行される。外部記憶装置20は、半導体ROM、半導体RAM等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの補助記憶装置で構成してもよく、コンピュータのCPUの主記憶装置で構成しても構わない。
The
パターン作成ユニット10の入力部30は、補正情報ファイル14に格納されているマスクパターン、寸法補正量分布、及び補正手順仕様等の情報を読み出して取得する。例えば、補正情報ファイル14から読み出されるマスクパターン70は、図2に示すように、第1のマスクパターン71、第2のマスクパターン72、第3のマスクパターン73、第4のマスクパターン74、及び第5のマスクパターン75を含む。図2では、図示を省略しているが、マスクパターン70はOPC処理により補正されている。OPCは、コンピュータを用いてフォトリソグラフィシミュレーションにより実施される。例えば、OPC処理された第5のマスクパターン75には、図3に示すように、補正段差82a、82bが発生する。また、寸法補正量は、マスクパターン密度に依存して生じるローディング効果及び描画装置の光学系の局所的な収差等の光学特性に起因する露光特性面内分布等を予め測定した結果に基いて算出される。
The
また、入力部30は、危険図形定義ファイル16から光近接効果補正による最小段差長と描画装置の最小ショットサイズを取得する。危険図形80a、80bは、図4及び図5に示すように、例えばOPC処理により発生した補正段差82a、82bの直角を成す一方の線分PLaの線分長DstがOPCの最小段差長未満、且つ、他方の線分PLbの線分長Lstが描画装置の最小ショットサイズ未満となる図形で規定される。危険図形80aは、突起状の段差であり、危険図形80bは、くぼみ状の段差である。ここで、OPC処理で発生する段差長は、例えば数nmから数百nm程度の範囲である。また、EB描画装置の最小ショットサイズは、例えば約70〜100nmである。実施の形態では、OPCの最小段差長は4nm、描画装置の最小ショットサイズは100nmとしている。なお、大域的寸法変動補正の段差長は、例えば約1nm程度である。
Further, the
マップ作成部32は、取得した寸法補正量分布に基いて、マスクパターン70の配置面を格子状に区分した複数の小領域のそれぞれに補正値を設定して補正マップを作成する。例えば、第1の補正マップ60には、図6に示すように、補正値が設定された複数の第1の小領域62a〜62iが第1の境界線BLaで格子状に区分されて配置される。また、第2の補正マップ64には、図7に示すように、第2の小領域66a〜66iが第2の境界線BLbで格子状に区分されて配置される。実施の形態では、第1及び第2の小領域62a〜62i、66a〜66iのそれぞれは、例えば一辺が約1mmの格子状としている。しかし、第1及び第2の小領域62a〜62i、66a〜66iは、MOSトランジスタのゲートパターン等の高精度が要求されるパターンの最大寸法以上の寸法の領域であればよい。
Based on the acquired dimensional correction amount distribution, the
第1及び第2の小領域62a〜62i、66a〜66iのそれぞれに配置されたパターンは、第1及び第2の小領域62a〜62i、66a〜66iのそれぞれに設定されている正負の補正値の分だけ拡張又は縮小される。例えば、第1の小領域62aに含まれるパターンエッジの各線分は、4nmずつパターンを縮小するように補正される。第2の小領域66iに含まれるパターンエッジの各線分は、1nmずつパターンを縮小するように補正される。なお、補正値が0の第1の小領域62i及び第2の小領域66hでは、補正処理はしない。更に、第1及び第2の補正マップ60、64は、図8に示すように、第1の小領域62a〜62iのそれぞれに対して、第2の小領域66a〜66iのそれぞれが半格子分だけ位置をずらせて配置されている。第1のマスクパターン71は、第1の小領域62aの内部に完全包含して配置されている。第2のマスクパターン72は、第1の境界線BLaと交わるが、第2の小領域66cの内部に完全包含して配置されている。第3〜第5のマスクパターン73〜75は、境界線BLa及びBLbの両方に交わるように配置されている。
The patterns arranged in the first and second
補正部34は、補正手順仕様に基いてマスクパターン70の補正を行う。まず、第1の補正マップ60を用いて、マスクパターン70の中で第1の境界線BLaと交わらないパターンを補正処理する。例えば、図8に示した第1のマスクパターン71が、第1の小領域62aに設定された補正値により補正される。次に、補正部34は、第2の補正マップ64を用いて、マスクパターン70の中で第1の境界線BLaと交わるが、第2の境界線BLbとは交わらないパターンを補正処理する。例えば、第2のマスクパターン72が、第2の小領域66cに設定された補正値により補正される。
The
引き続き、補正部34は、図9〜図11に示すように、第1の境界線BLaの両側に設けられた第1の拡張境界線BEaで第1の境界線BLaを含むように規定された第1の拡張領域68を第1の補正マップ60に付加する。第1及び第2のマスクパターン71、72と、三つ以上の第1の小領域と重なりを持つマスクパターンとを除いて、例えば、第1の拡張領域68内に少なくとも一端が第1の拡張境界線BEaから内側に配置された第3のマスクパターン73、73a、73bを第1の補正マップ60を用いて補正処理する。第3のマスクパターン73は、第1の小領域62d及び62gのいずれかの、例えば、値が大きくない補正値で補正する。また、第3のマスクパターン73a、73bは、第1の小領域62j、62kの中で第1の拡張境界線BEaからはみ出している第1の小領域62k、62jのそれぞれの補正値で補正する。
Subsequently, as illustrated in FIGS. 9 to 11, the
同様に、補正部34は、図12及び図13に示すように、第2の境界線BLbの両側に設けられた第2の拡張境界線BEbで第2の境界線BLbを含むように規定された第2の拡張領域69を第2の補正マップ64に付加する。第1〜第3のマスクパターン71〜73、73a、73bと、三つ以上の第2の小領域と重なりを持つマスクパターンとを除いて、例えば、第2の拡張領域69内に少なくとも一端が第2の拡張境界線BEbから内側に配置された第4のマスクパターン74、74aを補正処理する。第4のマスクパターン74は、第2の小領域66f及び66iのいずれかの、値が大きくない補正値で補正する。また、第4のマスクパターン74aは、第2の小領域66j、66kの中で第2の拡張境界線BEbからはみ出している第2の小領域66kの補正値で補正する。
Similarly, as illustrated in FIGS. 12 and 13, the
更に、補正部34は、補正されずに残されたマスクパターンについて、第1の補正マップ60を用いて分割処理を実施して補正を行う。例えば、図14に示すように、第5のマスクパターン75が補正されず残されている。第5のマスクパターン75に交わる第1の境界線BLaから、図15に示すように、第1の小領域62e、62fを分離する。第5のマスクパターン75が、分割パターン76a、77aに分割される。図16に示すように、補正処理後に隙間が発生しないように分割部を幅Δpで拡張した分割パターン76b、77bのそれぞれに対して、第1の小領域62e、62fの補正値で補正を実施する。
Further, the
合成部36は、第5のマスクパターン75について、分割して補正されたパターンのそれぞれを結合する。例えば、図17に示すように、補正分割パターン76c、77cを合成して補正パターン175が作成される。
The
検索部38は、第5のマスクパターン75を補正した補正パターン175に対して、図4及び図5に示した危険図形の定義に基いて危険図形80a、80bを検索する。例えば、図18〜図21に示すように、危険図形80aの中から、第1の境界線BLaから最小ショットサイズ以内の近傍領域に位置するような危険図形81が抽出される。第1の境界線BLa及び危険図形81の一方の線分間に微小突起78a、微小くぼみ78b、微小段差79a、79b等の微小パターンが発生する。微小突起78a、微小くぼみ78b、微小段差79a、79bには、補正パターン175の補正分割パターン76c及び77cの補正値の差に相当するずれが第1の境界線BLaに沿って発生する。なお、説明は省略するが、危険図形80bについても同様であることは、勿論である。
The search unit 38 searches the
図形処理部40は、微小パターンを図形処理して除去する。まず、図形処理部40は、補正パターン175に対してリサイジング処理を実施する。「リサイジング処理」とは、境界線で分割されたパターンのそれぞれを所定のリサイジング補正値で、縮小又は拡張する図形処理である。リサイジング補正値としては、例えば、第1の境界線BLaから、第1の境界線BLaに対向する微小突起78a及び微小くぼみ78bの端部までの距離の1/2以上の値が用いられる。例えば、図18に示した微小突起78aに対して、補正パターン175をリサイジング補正値分だけ一旦縮小する。縮小処理により、微小突起78aが消滅する。その後、リサイジング補正値分だけ拡張すると、補正パターン175から微小突起78aが削除された補正パターンが作成される。図19に示した微小くぼみ78bの場合は、上記した微小突起78aの処理とは逆に、まず拡張処理して縮小すれば、補正パターン175から微小くぼみ78bが削除される。
The
図20及び図21に示すような微小段差79a、79bは、リサイジング処理では除去できない。その結果、微小図形が発生して描画精度が劣化する。また、描画データが増大して描画時間が増加する。例えば、EB描画装置等を用いるフォトマスク描画では、マスクパターンデータを矩形状あるいは台形状等にショット分割したショット領域毎にパターンが描画される。ショット分割処理では、パターンの中の直角を基にして分割される。例えば、図20に示した微小段差79aを有する補正パターン175は、図22に示すように、ショット領域176a、176b及び微小図形178aにショット分割される。また、図21に示した微小段差79bを有する補正パターン175は、図23に示すように、ショット領域176a、176b及び微小図形178bにショット分割される。微小図形178a、178bは、最小ショットサイズ未満の寸法を含むために描画精度が劣化する。また、微小図形178a、178bの分だけショット分割が増加し、描画データの増加及び描画時間の増大を招く。
The minute steps 79a and 79b as shown in FIGS. 20 and 21 cannot be removed by resizing. As a result, a minute figure is generated and drawing accuracy is deteriorated. Moreover, drawing data increases and drawing time increases. For example, in photomask drawing using an EB drawing apparatus or the like, a pattern is drawn for each shot area obtained by dividing the mask pattern data into a rectangular shape or a trapezoidal shape. In the shot division process, the image is divided based on the right angle in the pattern. For example, the
微小図形発生の抑制のため、図形処理部40は、補正パターン175に対して段差除去処理を実施する。段差除去処理では、図24に示すように、直角部のパターン外側に発生した微小段差79aが削除されて補正パターン175aが作成される。また、図25に示すように、直角部のパターン内側に発生した微小段差79bは埋め込まれて補正パターン175aが作成される。微小段差79a、79bが除去された補正パターン175aは、図26に示すように、微小図形のないショット領域176a、176bにショット分割される。また、図2のマスクパターン70が補正された描画パターン170は、図27に示すように、補正部34及び図形処理部40で大域的寸法変動補正及び図形処理された補正パターン171、172、173、174、175aを含む。図形処理部40は、更に、補正パターン171、172、173、及び174をショット分割する。
In order to suppress the generation of minute figures, the
データ変換部42は、ショット分割された描画パターン170を描画装置用の描画データに変換する。出力部44は、作成された描画データを外部記憶装置20の描画データファイル18に格納する。また、出力部44は、パターン作成ユニット10における論理演算や図形処理において、計算途中や処理途中のデータを外部記憶装置20に一時的に保存する。
The
内部メモリ46は、入力部30で取得されたレイアウト、マップ作成部32で作成された第1及び第2の補正マップ、補正部34で補正されたパターン、合成部36で合成されたパターン、検索部38で検索された危険図形、図形処理部40で図形処理されたパターン、並びにデータ変換部42で作成された描画データ等を格納する。また、内部メモリ46は、パターン作成ユニット10における論理演算や図形処理において、計算途中や処理途中のデータを一時的に保存する。
The
描画システム50は、図示を省略した描画制御ユニット及び描画装置等を備える。描画制御ユニットは、描画データファイル18からマスクパターンの描画データを取得する。描画装置は、描画制御ユニットにより取得された描画データを用いて、フォトマスク基板上に描画パターンを描画してフォトマスクの作製を実施する。
The
入力装置22は、キーボード、マウス等の機器を指す。入力装置22から入力操作が行われると対応するキー情報がパターン作成ユニット10に伝達される。出力装置24は、モニタなどの画面を指し、液晶表示装置(LCD)、発光ダイオード(LED)パネル、エレクトロルミネセンス(EL)パネル等が使用可能である。出力装置24は、パターン作成ユニット10により処理されるマスクパターンや得られる補正パターン等を表示する。
The
以上説明したように、本発明の実施の形態に係るマスクパターン作成システムでは、図8に示したように、第1の小領域62a〜62iで区分された第1の補正マップ60と、第1の小領域62a〜62iに対して位置をずらした第2の小領域66a〜66iで区分された第2の補正マップ64とを用いて、大域的寸法変動を補正している。したがって、大域的寸法変動の補正において生じるパターンの分割を低減することができる。また、図18〜図21に示したように、補正パターン175に定義された危険図形に発生する微小パターンを図形処理して除去する。その結果、ショット分割による微小図形の発生を抑制することができる。したがって、フォトマスク基板に対するマスクパターンの描画において、描画時間の増加を抑え、描画精度の向上が可能となる。
As described above, in the mask pattern generation system according to the embodiment of the present invention, as shown in FIG. 8, the
例えば、130nmノード世代のロジック回路等の半導体装置のマスクパターンの補正が実施されている。第1の補正マップ60だけを用いる現行の大域的寸法変動補正では、約3%のパターンに対して分割処理が施されている。第1及び第2の補正マップ60、64を用いる本発明の実施の形態に係る大域的寸法変動補正では、分割処理されるパターンの割合が約3×10−9まで低減される。また、大域的寸法変動補正及び図形処理された描画パターンでは、補正処理無しのマスクパターンに対してショット数の割合は、約1.003であり、明らかな劣化は認められない。更に、ロジック回路に設けられるMOSトランジスタのゲートパターン等の高精度の描画が要求されるパターンには、大域的寸法変動補正での分割処理は発生していない。
For example, a mask pattern of a semiconductor device such as a 130 nm node generation logic circuit is corrected. In the current global dimensional variation correction using only the
次に、本発明の実施の形態に係るパターン作成方法を、図28に示すフローチャートを用いて説明する。なお、図1に示した外部記憶装置20の補正情報ファイル14に、OPC処理されたマスクパターンのレイアウトデータ、マスクパターンの配置に基いて発生する大域的寸法変動を補正する寸法補正量分布、及び大域的寸法変動補正の手順を規定する補正手順仕様等が格納されている。また、危険図形定義ファイル16に、OPC処理でマスクパターンに発生する段差の最小段差長に基いて危険図形が定義されている。
Next, a pattern creation method according to the embodiment of the present invention will be described with reference to the flowchart shown in FIG. In the
(イ)ステップS100で、図1に示すパターン作成ユニット10の入力部30により、補正情報ファイル14から図2に示すマスクパターン70のレイアウト、寸法補正量分布、及び補正手順仕様が取得される。また、入力部30により、危険図形定義ファイル16から危険図形情報が取得される。
(A) In step S100, the
(ロ)ステップS102で、マップ作成部32により、マスクパターン70の配置面を格子状に区分した複数の第1の小領域62a〜62iのそれぞれに寸法補正量分布に基いて補正値が設定され、図6に示した第1の補正マップ60が作成される。
(B) In step S102, the
(ハ)ステップS103で、補正部34により、第1の小領域62a〜62iを区分する第1の境界線BLaから離間して配置される第1のマスクパターン71が抽出される。第1のマスクパターン71が第1の補正マップ60に設定された補正値を用いて補正される。
(C) In step S103, the
(ニ)ステップS104で、マップ作成部32により、第1の小領域62a〜62iと同一の格子状に区分され、第1の小領域62a〜62iに対して位置をずらした複数の第2の小領域66a〜66iのそれぞれに寸法補正量分布に基いて補正値が設定され、図7に示した第2の補正マップ64が作成される。
(D) In step S104, the
(ホ)ステップS105で、補正部34により、第2の小領域66a〜66iを区分する第2の境界線BLbから離間して配置される第2のマスクパターン72が抽出される。第2のマスクパターン72が第2の補正マップ64に設定された補正値を用いて補正される。
(E) In step S105, the
(ヘ)ステップS106で、補正部34により、第1の境界線BLaの両側に第1の拡張境界線BEaが設けられる。第1の拡張境界線BEaで第1の境界線BLaを含むように規定された第1の拡張領域68が第1の補正マップ60に付加される。
(F) In step S106, the
(ト)ステップS107で、補正部34により、第1及び第2のマスクパターン71、72と、三つ以上の第1の小領域と重なりを持つマスクパターンとを除いて、第1の拡張領域68内に少なくとも一端が第1の拡張境界線BEaから離間して配置された第3のマスクパターン73が第1の補正マップ60を用いて補正処理される。
(G) In step S107, the
(チ)ステップS108で、補正部34により、第2の境界線BLbの両側に第2の拡張境界線BEbが設けられる。第2の拡張境界線BEbで第2の境界線BLbを含むように規定された第2の拡張領域69が第2の補正マップ64に付加される。
(H) In step S108, the
(リ)ステップS109で、補正部34により、第1〜第3のマスクパターン71、72、73と、三つ以上の第2の小領域と重なりを持つマスクパターンとを除いて、第1の拡張領域68内に少なくとも一端が第1の拡張境界線BEaから離間して配置された第4のマスクパターン74が第2の補正マップ64を用いて補正処理される。
(I) In step S109, the
(ヌ)ステップS110で、補正部34により、第1〜第4のマスクパターン71〜74を除いた第5のマスクパターン75について、第1の補正マップ60の第1の境界線BLaを用いて分割処理が実施される。ステップS111で、補正部34により、第1の境界線BLaで分割された図16に示す分割パターン76b、77bのそれぞれが第1の補正マップ60に基いて補正される。ステップS112で、合成部36により、分割パターン76b、77bが結合され、図17に示す補正パターン175が合成される。
(N) In step S110, the
(ル)ステップS113で、検索部38により、補正パターン175に対して、図4及び図5に示す危険図形情報に基いて危険図形80a、80bが検索される。危険図形の中から、第1の境界線BLaから最小ショットサイズ以内の近傍領域に位置するような、図18〜図21に示す危険図形81が抽出される。
(L) In step S113, the search unit 38 searches the
(ヲ)ステップS114で、図形処理部40により、危険図形81の微小突起78a及び微小くぼみ78bがリサイジング処理で除去される。引き続き、図形処理部40により、危険図形81の微小段差79a、79bが段差除去処理で除去される。このようにして第5のマスクパターン75が補正された補正パターン175aが作成される。また、図形処理部40により、図27に示す補正パターン171〜174、175aのそれぞれをショット分割して描画パターン170が作成される。
(E) In step S114, the
(ワ)ステップS115で、データ変換部42により、ショット分割された描画パターン170が描画装置用の描画データに変換される。ステップS116で、出力部44により、変換された描画データが外部記憶装置20の描画データファイル18に格納される。
(W) In step S115, the
このように、本発明の実施の形態に係るマスクパターン作成方法によれば、大域的寸法変動の補正において生じるパターンの分割を低減することができる。また、ショット分割による微小図形の発生を抑制することができ、マスクパターンの描画において、描画時間の増加を抑え、描画精度の向上が可能となる。 As described above, according to the mask pattern creation method according to the embodiment of the present invention, it is possible to reduce pattern division that occurs in correction of global dimensional variation. In addition, generation of minute figures due to shot division can be suppressed, and in drawing a mask pattern, an increase in drawing time can be suppressed and drawing accuracy can be improved.
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。 Although the embodiments of the present invention have been described as described above, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art. It goes without saying that the present invention includes various embodiments not described herein. Accordingly, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
10 パターン作成ユニット
12 設計情報ファイル
14 補正情報ファイル
16 危険図形定義ファイル
18 描画データファイル
20 外部記憶装置
22 入力装置
24 出力装置
30 入力部
32 マップ作成部
34 補正部
36 合成部
38 検索部
40 図形処理部
42 データ変換部
44 出力部
46 内部メモリ
50 描画システム
60 第1の補正マップ
62a〜62k 第1の小領域
64 第2の補正マップ
66a〜66k 第2の小領域
68 第1の拡張領域
69 第2の拡張領域
70…マスクパターン
71 第1のマスクパターン
72 第2のマスクパターン
73、73a、73b 第3のマスクパターン
74、74a 第4のマスクパターン
75 第5のマスクパターン
76a、76b、77a、77b 分割パターン
76b…分割パターン
76c、77c 補正分割パターン
78a 微小突起
78b 微小くぼみ
79a、79b 微小段差
82a、82b 補正段差
170 描画パターン
171〜175、175a 補正パターン
176a、176b ショット領域
DESCRIPTION OF
Claims (5)
前記マップ作成部により、前記複数の第1の小領域に対して境界の位置をずらした複数の第2の小領域のそれぞれに前記マスクパターンの配置に基いて第2の寸法補正量を設定した第2の補正マップを作成し、
補正部により、前記第1及び第2の補正マップに基づいて前記マスクパターンを補正する
ことを含むことを特徴とするマスクパターン作成方法。 A map creation unit creates a first correction map in which a first dimensional correction amount is set based on the mask pattern arrangement in each of a plurality of first small areas obtained by dividing the mask pattern arrangement plane in a grid pattern And
The map creation unit sets a second dimensional correction amount based on the arrangement of the mask pattern in each of a plurality of second small regions whose boundary positions are shifted with respect to the plurality of first small regions. Create a second correction map,
A mask pattern generation method comprising: correcting the mask pattern based on the first and second correction maps by a correction unit.
前記複数の第1の小領域のそれぞれに完全包含されるように配置された第1のマスクパターンを前記第1の補正マップに基づいて補正し、
前記第1のマスクパターンを除いて、前記複数の第2の小領域のそれぞれに完全包含されるように配置された第2のマスクパターンを前記第2の補正マップに基づいて補正する
ことを含むことを特徴とする請求項1又は2に記載のマスクパターン作成方法。 Among the mask patterns,
Correcting a first mask pattern arranged so as to be completely included in each of the plurality of first small regions based on the first correction map;
Correcting a second mask pattern arranged so as to be completely included in each of the plurality of second small regions except for the first mask pattern, based on the second correction map. The mask pattern creation method according to claim 1 or 2, wherein
前記第1の小領域の外側に接するように第1の拡張領域を設け、
前記第1及び第2のマスクパターンと、三つ以上の前記第1の小領域と重なりを持つマスクパターンとを除いて、前記第1の拡張領域内に少なくとも一端が包含された第3のマスクパターンを前記第1の補正マップに基づいて補正し、
前記第2の小領域の外側に接するように第2の拡張領域を儲け、
前記第1〜第3のマスクパターンと、三つ以上の前記第2の小領域と重なりを持つマスクパターンとを除いて、前記第2の拡張領域内に少なくとも一端が包含された第4のマスクパターンを前記第2の補正マップに基づいて補正し、
前記第1〜第4のマスクパターンを除いた第5のマスクパターンを前記第1の補正マップで分割パターンに分割し、
前記分割パターンを前記第1の補正マップに基づいて補正する
ことを、更に含むことを特徴とする請求項3に記載のマスクパターン作成方法。 Among the mask patterns,
Providing a first extension region so as to contact the outside of the first small region;
Except for the first and second mask patterns and a mask pattern overlapping with three or more first small regions, a third mask having at least one end included in the first extended region Correcting the pattern based on the first correction map;
A second extended region is disposed so as to contact the outside of the second small region,
A fourth mask including at least one end in the second extended region except for the first to third mask patterns and a mask pattern overlapping with three or more second small regions. Correcting the pattern based on the second correction map;
Dividing the fifth mask pattern excluding the first to fourth mask patterns into divided patterns by the first correction map;
The mask pattern creation method according to claim 3, further comprising: correcting the division pattern based on the first correction map.
補正部により、前記マスクパターンの配置面を格子状に区分した複数の第1の小領域のそれぞれに前記マスクパターンの配置に基いて第1の寸法補正量を設定した第1の補正マップと、前記複数の第1の小領域に対して境界の位置をずらした複数の第2の小領域のそれぞれに前記マスクパターンの配置に基いて第2の寸法補正量を設定した第2の補正マップとに基づいて前記マスクパターンを補正した補正パターンを作成し、
検索部により、前記マスクパターンにおいて、直角を成す2線分の一方の線分長が前記光近接効果補正による最小段差長未満、且つ、前記2線分の他方の線分長がフォトマスク基板に前記マスクパターンを描画する最小ショットサイズを基にした閾値未満である危険図形を検索し、
図形処理部により、前記危険図形において前記補正パターンに含まれる前記閾値以下の微小パターンを除去する
ことを含むことを特徴とするマスクパターン作成方法。 Obtain a mask pattern that has been subjected to optical proximity correction based on the calculation of an optical image of an exposure apparatus that transfers the photomask pattern to a resist film on a semiconductor substrate,
A first correction map in which a first dimensional correction amount is set based on the arrangement of the mask pattern in each of a plurality of first small areas obtained by dividing the arrangement surface of the mask pattern in a grid pattern by the correction unit; A second correction map in which a second dimensional correction amount is set based on the arrangement of the mask pattern in each of a plurality of second small regions whose boundary positions are shifted with respect to the plurality of first small regions; Create a correction pattern by correcting the mask pattern based on
In the mask pattern, one of the two line segments forming a right angle is less than the minimum step length by the optical proximity effect correction, and the other line segment length of the two line segments is applied to the photomask substrate. Search for dangerous figures that are less than a threshold based on the minimum shot size for drawing the mask pattern,
A mask pattern creation method comprising: removing, by a graphic processing unit, a minute pattern equal to or less than the threshold value included in the correction pattern in the dangerous graphic.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144650A JP4728042B2 (en) | 2005-05-17 | 2005-05-17 | How to create a mask pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144650A JP4728042B2 (en) | 2005-05-17 | 2005-05-17 | How to create a mask pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006323023A true JP2006323023A (en) | 2006-11-30 |
JP4728042B2 JP4728042B2 (en) | 2011-07-20 |
Family
ID=37542774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144650A Expired - Fee Related JP4728042B2 (en) | 2005-05-17 | 2005-05-17 | How to create a mask pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728042B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008176303A (en) * | 2006-12-19 | 2008-07-31 | Nec Electronics Corp | Mask generation method, mask formation method, pattern formation method and semiconductor device |
JP2009170839A (en) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | Method for forming mask pattern data and method for manufacturing semiconductor apparatus |
JP2010128441A (en) * | 2008-12-01 | 2010-06-10 | Toppan Printing Co Ltd | Method for creating pattern data of photomask, device for creating pattern data of photomask, and program |
JP2017076786A (en) * | 2015-10-06 | 2017-04-20 | アセルタ ナノグラフィクス | Method of reducing shot count in direct writing by particle or photon beam |
CN112864023A (en) * | 2021-01-07 | 2021-05-28 | 长鑫存储技术有限公司 | Semiconductor mark manufacturing method and semiconductor mark |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000056445A (en) * | 1998-08-03 | 2000-02-25 | Sony Corp | Formation of pattern data and pattern data forming apparatus |
JP2000075467A (en) * | 1998-08-31 | 2000-03-14 | Matsushita Electronics Industry Corp | Photomask, its production and production of semiconductor device using same |
JP2000187314A (en) * | 1998-12-22 | 2000-07-04 | Toshiba Corp | Mask plotting data generating method |
JP2002083757A (en) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | Apparatus for correcting layout pattern data, method for correction, method of manufacturing semiconductor device. and storage medium |
JP2003133209A (en) * | 2001-10-25 | 2003-05-09 | Sony Corp | Exposure method |
JP2004023053A (en) * | 2002-06-20 | 2004-01-22 | Sony Corp | Electron beam exposure method |
JP2004077837A (en) * | 2002-08-19 | 2004-03-11 | Sony Corp | Correcting method of design pattern |
JP2004279643A (en) * | 2003-03-14 | 2004-10-07 | Renesas Technology Corp | Method for manufacturing photomask |
JP2004294551A (en) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | Method for correcting optical proximity effect, apparatus for correcting optical proximity effect, and program |
-
2005
- 2005-05-17 JP JP2005144650A patent/JP4728042B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000056445A (en) * | 1998-08-03 | 2000-02-25 | Sony Corp | Formation of pattern data and pattern data forming apparatus |
JP2000075467A (en) * | 1998-08-31 | 2000-03-14 | Matsushita Electronics Industry Corp | Photomask, its production and production of semiconductor device using same |
JP2000187314A (en) * | 1998-12-22 | 2000-07-04 | Toshiba Corp | Mask plotting data generating method |
JP2002083757A (en) * | 2000-07-05 | 2002-03-22 | Mitsubishi Electric Corp | Apparatus for correcting layout pattern data, method for correction, method of manufacturing semiconductor device. and storage medium |
JP2003133209A (en) * | 2001-10-25 | 2003-05-09 | Sony Corp | Exposure method |
JP2004023053A (en) * | 2002-06-20 | 2004-01-22 | Sony Corp | Electron beam exposure method |
JP2004077837A (en) * | 2002-08-19 | 2004-03-11 | Sony Corp | Correcting method of design pattern |
JP2004279643A (en) * | 2003-03-14 | 2004-10-07 | Renesas Technology Corp | Method for manufacturing photomask |
JP2004294551A (en) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | Method for correcting optical proximity effect, apparatus for correcting optical proximity effect, and program |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008176303A (en) * | 2006-12-19 | 2008-07-31 | Nec Electronics Corp | Mask generation method, mask formation method, pattern formation method and semiconductor device |
JP2009170839A (en) * | 2008-01-21 | 2009-07-30 | Renesas Technology Corp | Method for forming mask pattern data and method for manufacturing semiconductor apparatus |
JP2010128441A (en) * | 2008-12-01 | 2010-06-10 | Toppan Printing Co Ltd | Method for creating pattern data of photomask, device for creating pattern data of photomask, and program |
JP2017076786A (en) * | 2015-10-06 | 2017-04-20 | アセルタ ナノグラフィクス | Method of reducing shot count in direct writing by particle or photon beam |
CN112864023A (en) * | 2021-01-07 | 2021-05-28 | 长鑫存储技术有限公司 | Semiconductor mark manufacturing method and semiconductor mark |
CN112864023B (en) * | 2021-01-07 | 2022-04-29 | 长鑫存储技术有限公司 | Semiconductor mark manufacturing method and semiconductor mark |
Also Published As
Publication number | Publication date |
---|---|
JP4728042B2 (en) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
US8381153B2 (en) | Dissection splitting with optical proximity correction and mask rule check enforcement | |
US7906253B2 (en) | System and method for making photomasks | |
JP4713962B2 (en) | Pattern creating method and semiconductor device manufacturing method | |
US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
JP2007293297A (en) | Mask layout forming method and mask layout | |
JP4728042B2 (en) | How to create a mask pattern | |
JP2009229669A (en) | Photomask, manufacturing device for semiconductor device having the photomask, and manufacturing method for the semiconductor device using the photomask | |
JP2011059513A (en) | Pattern forming method, method for manufacturing mask, and method for manufacturing semiconductor device | |
JP2007256305A (en) | Circuit pattern data correcting method and method for manufacturing semiconductor device | |
US20230288813A1 (en) | Method of manufacturing photo masks | |
JP5067313B2 (en) | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device | |
US20070037072A1 (en) | Levenson type phase shift mask and manufacturing method thereof | |
JP2006276491A (en) | Mask pattern correcting method and photomask manufacturing method | |
JP2007102207A (en) | Creating and applying variable bias rule in rule-based optical proximity correction for reduced complexity | |
KR20170048281A (en) | Pattern generation method, program, information processing apparatus, and mask fabrication method | |
US20090128788A1 (en) | System and method for making photomasks | |
JP2004279950A (en) | Photomask, its manufacturing method, semiconductor integrated circuit, and its manufacturing method | |
JP4476684B2 (en) | Pattern correction method, pattern correction system, pattern correction program, mask creation method, and semiconductor device manufacturing method | |
JP5050618B2 (en) | Pattern data creation method for photomask for multiple exposure technology | |
JP2008020734A (en) | Design pattern preparation method for semiconductor device, program, and method of manufacturing the semiconductor device | |
US20090004573A1 (en) | System and method for making photomasks | |
JP5810642B2 (en) | Mask data generation method and mask manufacturing method using the same | |
KR102471846B1 (en) | Hybrid design layout to identify systematic defects related to optical proximity correction | |
JP2007041024A (en) | Drawing data generating program, electron beam lithography system, and method for manufacturing mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |