JP2006310840A - プログラマブルな入出力ポートを備えたマスク−プログラマブルロジックデバイス - Google Patents
プログラマブルな入出力ポートを備えたマスク−プログラマブルロジックデバイス Download PDFInfo
- Publication number
- JP2006310840A JP2006310840A JP2006111406A JP2006111406A JP2006310840A JP 2006310840 A JP2006310840 A JP 2006310840A JP 2006111406 A JP2006111406 A JP 2006111406A JP 2006111406 A JP2006111406 A JP 2006111406A JP 2006310840 A JP2006310840 A JP 2006310840A
- Authority
- JP
- Japan
- Prior art keywords
- programmable
- mask
- output port
- input
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】マスク−プログラマブルロジックデバイスのユーザ論理設計に用いられ得る部分を最大限にすること。
【解決手段】本発明によるマスク−プログラマブルロジックデバイス(30)は、外部入出力ポート(330)を有するマクロセルを含み、メタライゼーション層を加えることによって「プレイスアンドルート」プログラムし、プログラマブルな「固定」層(36)は、その層が「フローティング」し、それによってマクロセルが用いられていないときにおいて外部入出力ポートを介してルーティングされる信号がルート遮断を低減することを可能にするように、外部入出力ポートをマクロセルの残部から分離することが可能である。マクロセルはまた、少なくとも1つの内部入出力ポートと、どの内部入出力ポートが外部入出力ポートに接続されるかを制御するように用いられ得るプログラマブルな「固定」層とを有し得る。
【選択図】図3
【解決手段】本発明によるマスク−プログラマブルロジックデバイス(30)は、外部入出力ポート(330)を有するマクロセルを含み、メタライゼーション層を加えることによって「プレイスアンドルート」プログラムし、プログラマブルな「固定」層(36)は、その層が「フローティング」し、それによってマクロセルが用いられていないときにおいて外部入出力ポートを介してルーティングされる信号がルート遮断を低減することを可能にするように、外部入出力ポートをマクロセルの残部から分離することが可能である。マクロセルはまた、少なくとも1つの内部入出力ポートと、どの内部入出力ポートが外部入出力ポートに接続されるかを制御するように用いられ得るプログラマブルな「固定」層とを有し得る。
【選択図】図3
Description
本発明は、固定層とプログラマブル層とを有するマスク−プログラマブルロジックデバイスに関し、そのデバイスでは、入出力(「I/O」)ポートは固定層に配置されているが、プログラム可能である。
プログラマブルロジックデバイスは周知である。初期のプログラマブルロジックデバイスは、一回だけ構成可能であった。例えば、可溶性のリンクを「ブローイングする」(換言すると、開ける)ことによって、構成は達成され得る。あるいは、その構成は、プログラマブルな読み取り専用メモリに格納され得る。それらのデバイスは、一般的に、ユーザに、そのデバイスを「積和」(すなわち「P−TERM」)ロジック演算用に構成する能力を提供した。その後、構成用に消去可能プログラマブル読み取り専用メモリ(EPROM)を組み入れた上記のようなプログラマブルロジックデバイスが利用可能になり、それによって、デバイスを再構成することが可能になった。
その後、構成用にスタティックランダムアクセスメモリ(SRAM)要素を組み入れたプログラマブルロジックデバイスが利用可能になった。それらのデバイスもまた再構成可能であり、不揮発性メモリ(例えばEPROM)に自身の構成を格納する。デバイスへの電力が増加されるたびに、そのメモリからSRAM要素へとその構成がロードされる。これらのデバイスは、一般的に、ユーザに、そのデバイスをルックアップテーブル型のロジック演算用に構成する能力を提供する。ある時点で、そのようなデバイスに、ランダムアクセスメモリ、または読み取り専用メモリ、またはロジック(例えばP−TERMロジック)の機能を果たすようにユーザによって構成され得るランダムアクセスメモリの埋め込みブロックが提供されだした。
上記のプログラマブルロジックデバイスの全てにおいて、そのデバイス内の特定のロジック要素のロジック機能と、ロジック要素間の信号のルーティング用の相互接続とはともに、プログラム可能であった。つい最近、マスク−プログラマブルデバイスが提供された。全ユーザに同一のデバイスを販売するのではなく、マスク−プログラマブルロジックデバイスを用いることによって、製造業者は、機能がユーザによってプログラム可能でなく、ルーティングまたは相互接続リソースを欠いた、ロジック要素の標準配置を有する部分デバイスを製造する。
ユーザは、マスク−プログラマブルロジックデバイスの製造業者に、所望のデバイスの仕様を提供する。その仕様とは、従来のプログラマブルロジックデバイスと同等なデバイスをプログラムするための構成ファイルであり得る。製造者は、その情報を用いて、上述した部分デバイスにメタライゼーション層を追加する。これらのさらなる層は、それらの要素内に特定の接続をすることによってロジック要素をプログラムし、また、ロジック要素間に相互接続ルーティングを追加する。マスク−プログラマブルロジックデバイスにも、従来のプログラマブルロジックデバイスと関連して上述したように、埋め込みランダムアクセスメモリブロックが提供され得る。そのようなプログラマブルロジックデバイスにおいて、埋め込みメモリが読み取り専用メモリまたはP−TERMロジックとして構成される場合では、その構成も、さらなるメタライゼーション層を用いて達成される。
従来のプログラマブルロジックデバイスは、所望の機能を実行するようにユーザがデバイスを容易に設計することを可能にし、従来のプログラマブルロジックデバイスは、必ず、特定の設計では用いられない可能性もあるリソースを含む。さらに、汎用のルーティングおよび相互接続リソースと、ロジック要素からの信号が所望のルーティングおよび相互接続リソースに到達することを可能にする切り替えリソースとを提供するために、従来のプログラマブルロジックデバイスは、組み込む機能が多くなるにつれ、一層大きくなり、そのようなデバイスのサイズおよび電力消費が増大する。種々の切り替え要素を介した信号のルーティングは、一ルーティングおよび相互接続リソースから別のリソースへと伝わるときにおいて、信号を減速させる。
マスク−プログラマブルロジックデバイスの出現によって、マスク−プログラマブルロジックデバイスの製造版を表明することを除いて、ユーザが従来のプログラマブルロジックデバイスにおける設計を試すことが可能になった。そのデバイスは、同一の機能に対して顕著に小さくなり得、用いる電力が顕著に減り得る。その理由は、特定の設計に対しては、相互接続およびルーティングリソースのみが実際に必要とされるためである。さらに、それらのリソースは単純なメタライゼーションである。そのため、スペースまたは電力を消費するか信号を減速する汎用の切り替え要素はない。
最近の世代のマスク−プログラマブルロジックデバイスは、同一の製造業者による従来のプログラマブルロジックデバイスと同等なデバイスに直接には基づかない。例えば、そのようなデバイスの一つは、同時継続かつ同一譲受人に譲渡された特許文献1(2002年12月9日出願)に示されており、そのデバイスは、従来のプログラマブルロジックデバイスの機能を提供するように相互に接続され得る、従来のものより広い要素ロジック領域を複数含む。本明細書では、特許文献1の全容を援用する。そのようなデバイスは、特定のユーザ論理設計において用いられなくあり得る構造を複製する必要がないという利点を有する。その代わりに、それらのデバイスには、等価と見なされ得る従来のプログラマブルロジックデバイスと同一の論理設計を作成するのに十分なリソースが提供されている。
特定の型に関わらず、マスク−プログラマブルロジックデバイスは、通常、固定半導体層と固定メタライゼーション層とを含んだ複数の固定層を有し、ユーザのユーザ論理設計をインプリメントするために追加される一つ以上のプログラムメタライゼーション層が提供されている。固定層の構造の間にI/Oポートがあり、そのポートは、特定のユーザ論理設計において用いてもよく、用いなくてもよい。
特定のマスク−プログラマブルロジックデバイスは、従来のプログラマブルロジックデバイスと同様に、特定サイズのユーザ論理設計を提供し得るだけということは自明である。提供する設計が大きいほど、必要とされるデバイスは大きくなり得る。しかし、大抵の場合(ユーザ論理設計のサイズの限界に達している場合)では、特定の型のリソース(ルーティングまたはロジックリソース)の全てが用いられているので、不使用のままの別の型のデバイス上にあるリソースが存在し得るが、限界に達している。例えば、利用可能なルーティングリソースを有するユーザ設計をルーティングすることが可能でなくあり得、同時に、上記のI/Oポートの一部は不使用のままである。
マスク−プログラマブルロジックデバイスのユーザ論理設計に用いられ得る部分を最大限にすること、従って、ユーザ論理設計の特定デバイスに提供され得るサイズを最大限にすることを可能にすることは、望ましい。
米国特許出願第10/316,237号明細書
(発明の概要)
本発明は、多くの場合、少数の代替機能の中間またはそれら機能のうちの機能として特定のプログラム可能性を提供する、マスク−プログラマブルロジックデバイスの少なくとも1つの「固定」層を基にする。本発明によると、そのような層(単数または複数)を用いて、マクロセルのI/Oポートまたは別のロジック群を構成する。その層はメタライゼーション層であり得る。そのメタライゼーション層では、プログラマブル接続(例えば、フューズ)を用いて、その層または半導体層(その半導体層では、プログラマブルビアを用いて、半導体層の一方の側のメタライゼーション層間を接続し得るか、その層間の接続を切断し得る)のセグメント間を接続するか、セグメント間の接続を切断する。
本発明は、多くの場合、少数の代替機能の中間またはそれら機能のうちの機能として特定のプログラム可能性を提供する、マスク−プログラマブルロジックデバイスの少なくとも1つの「固定」層を基にする。本発明によると、そのような層(単数または複数)を用いて、マクロセルのI/Oポートまたは別のロジック群を構成する。その層はメタライゼーション層であり得る。そのメタライゼーション層では、プログラマブル接続(例えば、フューズ)を用いて、その層または半導体層(その半導体層では、プログラマブルビアを用いて、半導体層の一方の側のメタライゼーション層間を接続し得るか、その層間の接続を切断し得る)のセグメント間を接続するか、セグメント間の接続を切断する。
本発明によるデバイスでは、マクロセルが、プレイスアンドルート(place−and−route)ポート(場合によっては、本明細書中および添付の特許請求の範囲において「外部」ポートと参照されることもある、ポート)と、1つ以上の内部ポートを有する。例えば、異なった内部ポートは、異なった群のロジック回路を接続し得る。ユーザ論理設計に用いるために選択された機能によらず、対応する内部ポートはプレイスアンドルートポートに接続され得、そのプレイスアンドルートポートは、プログラムメタライゼーション層を介して、そのデバイスの別の部分または外部ピンにルーティングする。あるいは、例えば駆動力を増加させるために、2つ以上の群のロジック回路が並列に用いられ得る。駆動力を増加させる場合では、各群は同一の機能を有するようにプログラムされ得る。
本発明によると、プログラマブル層がプログラムされる態様に依って外部ポートが分離され得るように、ポート(内部ポートおよび外部ポート)が配置される。これによって、外部ポートをフローティングポートにすることが可能になり、その結果、不使用のポートはルート遮断を生じない。また、ポートは、2つ以上の内部ポートが外部ポートに接続され得るように、配置される。これによって、種々の異なった内部ポートによる単一の外部ポートの共有が可能になる。2つ以上の内部ポートが単一の外部ポートへと接続可能であることによって、ルーティング性能が増加され(遮断が低減され)、所望の場合には、2つの群のロジック回路の外部ポートへの並列接続も容易にする。別の可能性は、外部ポートを共有する2つのロジック回路が、プログラムメタライゼーション層を介してルーティングする必要なしに、共有ポートを介して互いに通信し得るということである。
最後に、外部ポートは固定層において分離され得るので、外部ポートの上方のビア層は、従来ではプログラム層であると考えられていたが、必要に応じて固定され得る。外部ポートが対向する端部において切断され得るので、外部ポートとプログラムポートとの間のビアが制御可能である必要はなくあり得る。
従って、本発明によると、複数のベース半導体層と複数のベースメタライゼーション層を含んだマスク−プログラマブルロジックデバイスが提供される。ベース半導体層およびベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成する。その複数のロジックユニットのうちの少なくとも2つのロジックユニットの各々は、内部入出力ポートを備える。マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートをさらに備え、その外部入出力ポートは、複数のロジックユニットのうちの少なくとも1つに接続するように構成され、さらなるメタライゼーション層のうちの1つに接続するように構成されている。複数のベース半導体層と複数のベースメタライゼーション層とのうちの少なくとも1つの層は、少なくとも1つの内部入出力ポートと少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能である。複数のベース半導体層と複数のベースメタライゼーション層とは、(a)外部入出力ポートのプログラマブルな分離、(b)少なくとも2つのロジックユニットのうちの少なくとも1つの内部入出力ポートへの外部入出力ポートのプログラマブルな接続、(c)少なくとも2つのロジックユニットの入出力ポートのプログラマブルな相互接続、のうちの少なくとも1つに適するように構成されている。
プログラマブルベース層をプログラムし、プログラムにメタライゼーションを追加することによって、プログラムされたとおりのデバイスも、プログラマブルベース層をプログラムし、プログラムにメタライゼーションを追加する方法と同様に、提供される。
本発明の上記利点および別の利点は、添付の図面とあわせて以下の詳細な説明を考慮することによって明らかになる。図中では、同等の参照番号は、全図にわたって同等の部分を参照する。
上記目的を達成するために、本発明は、例えば、以下の手段を提供する。
(項目1)
複数のベース半導体層と、
複数のベースメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。
複数のベース半導体層と、
複数のベースメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。
(項目2)
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、項目1に記載のマスク−プログラマブルロジックデバイス。
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、項目1に記載のマスク−プログラマブルロジックデバイス。
(項目3)
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、項目2に記載のマスク−プログラマブルロジックデバイス。
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、項目2に記載のマスク−プログラマブルロジックデバイス。
(項目4)
上記少なくとも1つのプログラマブルな層が上記複数のベース半導体層の1つである、項目1に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が上記複数のベース半導体層の1つである、項目1に記載のマスク−プログラマブルロジックデバイス。
(項目5)
上記少なくとも1つのプログラマブルな層が上記複数のベースメタライゼーション層の1つである、項目1に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が上記複数のベースメタライゼーション層の1つである、項目1に記載のマスク−プログラマブルロジックデバイス。
(項目6)
上記少なくとも1つのプログラマブルな層が、上記内部入出力ポートを上記外部入出力ポートから分離するようにプログラム可能である、項目1に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が、上記内部入出力ポートを上記外部入出力ポートから分離するようにプログラム可能である、項目1に記載のマスク−プログラマブルロジックデバイス。
(項目7)
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、項目1に記載のマスク−プログラマブルロジックデバイス。
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、項目1に記載のマスク−プログラマブルロジックデバイス。
(項目8)
上記少なくとも1つのプログラマブルな層が、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、項目7に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、項目7に記載のマスク−プログラマブルロジックデバイス。
(項目9)
複数のベース半導体層と、
複数のベースメタライゼーション層と、
(a)複数のロジックユニットと、(b)該複数のロジックユニット間の接続とのうちの少なくとも1つを形成するように該ベース層に提供された少なくとも1つのさらなるメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。
複数のベース半導体層と、
複数のベースメタライゼーション層と、
(a)複数のロジックユニットと、(b)該複数のロジックユニット間の接続とのうちの少なくとも1つを形成するように該ベース層に提供された少なくとも1つのさらなるメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。
(項目10)
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、項目9に記載のマスク−プログラマブルロジックデバイス。
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、項目9に記載のマスク−プログラマブルロジックデバイス。
(項目11)
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、項目10に記載のマスク−プログラマブルロジックデバイス。
上記複数のベース半導体層および上記複数のベースメタライゼーション層が、
(a)上記外部入出力ポートのプログラマブルな分離と、
(b)上記少なくとも2つのロジックユニットのうちの少なくとも1つの上記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)上記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、項目10に記載のマスク−プログラマブルロジックデバイス。
(項目12)
上記少なくとも1つのプログラマブルな層が上記複数のベース半導体層の1つである、項目9に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が上記複数のベース半導体層の1つである、項目9に記載のマスク−プログラマブルロジックデバイス。
(項目13)
上記少なくとも1つのプログラマブルな層が上記複数のベースメタライゼーション層の1つである、項目9に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が上記複数のベースメタライゼーション層の1つである、項目9に記載のマスク−プログラマブルロジックデバイス。
(項目14)
上記少なくとも1つのプログラマブルな層が、上記内部入出力ポートを上記外部入出力ポートから分離するようにプログラム可能である、項目9に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が、上記内部入出力ポートを上記外部入出力ポートから分離するようにプログラム可能である、項目9に記載のマスク−プログラマブルロジックデバイス。
(項目15)
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、項目9に記載のマスク−プログラマブルロジックデバイス。
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、項目9に記載のマスク−プログラマブルロジックデバイス。
(項目16)
上記少なくとも1つのプログラマブルな層が、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、項目15に記載のマスク−プログラマブルロジックデバイス。
上記少なくとも1つのプログラマブルな層が、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、項目15に記載のマスク−プログラマブルロジックデバイス。
(項目17)
マスク−プロラマブルロジックデバイスとともに用いるために該マスク−プログラマブルロジックデバイスをプログラムする方法であって、
該マスク−プログラマブルロジックデバイスは、
複数のベース半導体層と、
複数のベースメタライゼーション層と
を備え、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されており、
該方法は、
少なくとも1つの該さらなるメタライゼーションを提供することと、
該少なくとも1つのプログラマブルなベース層をプログラムすることと
を包含する、方法。
マスク−プロラマブルロジックデバイスとともに用いるために該マスク−プログラマブルロジックデバイスをプログラムする方法であって、
該マスク−プログラマブルロジックデバイスは、
複数のベース半導体層と、
複数のベースメタライゼーション層と
を備え、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されており、
該方法は、
少なくとも1つの該さらなるメタライゼーションを提供することと、
該少なくとも1つのプログラマブルなベース層をプログラムすることと
を包含する、方法。
(項目18)
上記プログラムすることが、上記複数のベース半導体層のうちの1つをプログラムすることを包含する、項目17に記載の方法。
上記プログラムすることが、上記複数のベース半導体層のうちの1つをプログラムすることを包含する、項目17に記載の方法。
(項目19)
上記プログラムすることが、上記複数のベースメタライゼーション層のうちの1つをプログラムすることを包含する、項目17に記載の方法。
上記プログラムすることが、上記複数のベースメタライゼーション層のうちの1つをプログラムすることを包含する、項目17に記載の方法。
(項目20)
上記プログラムすることが、上記内部入出力ポートを上記外部入出力ポートから分離することを包含する、項目17に記載の方法。
上記プログラムすることが、上記内部入出力ポートを上記外部入出力ポートから分離することを包含する、項目17に記載の方法。
(項目21)
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記プログラムすることが、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続することを包含する、項目17に記載の方法。
少なくとも2つの上記内部入出力ポートが、上記外部入出力ポートのうちの1つに接続可能であり、
上記プログラムすることが、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続することを包含する、項目17に記載の方法。
(項目22)
上記プログラムすることが、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続することを包含する、項目21に記載の方法。
上記プログラムすることが、上記外部入出力ポートを上記少なくとも2つの内部入出力ポートのどちらにも接続することを包含する、項目21に記載の方法。
図1〜6を参照して、本発明を説明する。
図1は、7つの層11〜17を有する既知のマスク−プログラマブルロジックデバイス10の一実施形態を示す。層11、13、15および17は金属層であり、層12、14および16は、ビア120、140、160および161を含んだ半導体層である。層13〜17は、好適には、ベースプログラマブルデバイス10を表す「固定」層であり、層11および12は、好適には、プログラム層を表す。好適には、大抵のプログラムは層11および12によって確立される接続によって提供されるが、一部のプログラムは、好適には、「固定」層16をプログラムすることによっても達成され、その「固定」層は、好適には、いくつかのプログラマブルビア160、161を少なくとも含む。さらに、2つのみのプログラム層11、12を示したが、さらなるプログラム層があってもよい。同様に、層13〜17のほかに、さらなる固定層(図示せず)があってもよい。プログラマブル構造は、仮想的に示されている。従って、この例では、全メタライゼーション層11は仮想的に示されており、層12のビア120および層16のビア160、161も仮想的に示されている。
デバイス10では、層13内の金属構造130は、上述したように、好適には、「プレイスアンドルート」ポートまたは「外部」ポートである。このデバイスでは、金属層15は実質的に連続している。このことは、金属層15(この金属層は内部ポートと見なされ得る)に接続されたロジック回路(例えば、構造170、171に接続された回路)の一部の部分に信号がある場合では、信号が外部ポート130に伝導されているということを意味する。従って、信号がポート130を介して伝播するのを防ぐ唯一の方法は、ビア120を伝導するようにプログラムしないこと、またはポート130の上方の領域から層11をエッチングして取り除くことである。
図2は、7つの層21〜27を有する既知のマスク−プログラマブルロジックデバイス20の別の実施形態を示す。層21、23、25および27は金属層であり、層22、24および26は、ビア220、240、260および261を含んだ半導体層である。層23〜27は、好適には、ベースマスク−プログラマブルデバイス20を表す「固定」層であり、層21および22は、好適には、プログラム層を表す。好適には、大抵のプログラムは層21および22によって確立される接続によって提供されるが、一部のプログラムは、好適には「固定」層25をプログラムすることによっても達成され、その「固定」層は、好適には、いくつかのプログラマブル接続250、251を少なくとも含む。例えば、接続250、251は、プログラムデバイス20へとブローイングされ得るフューズであり得る。
図3は、本発明によるマスク−プログラマブルロジックデバイス30の第1の実施形態を示す。この実施形態では、図1と比較すると、デバイス10の底層17における構造170、171が、外部ポート330の直下の層35における構造350、351に置き換えられており、この外部ポートは、半導体層34によって層35から分離されている。構造350、351のうちの一つのみが、外部ポート330に接続されており、その両構造はともに、プログラマブルビア360、361によって内部ポート370へと接続可能である。この実施形態において、外部ポート330を分離することが所望される場合では、この分離は、プログラムビア360を伝導するようにプログラムしないことによって、達成され得る。
本発明によるマスク−プログラマブルロジックデバイス40の第2の実施形態を図4に示す。その実施形態は図1と類似する。デバイス10の底層17における構造170、171が、層47における構造470、471に置き換えられており、上記層または図示していない層の別の場所において提供されたロジック回路用の内部ポートとしての機能を果たし得る。内部ポート470、471のうちの所望の一ポートまたは両ポートが外部ポート430に接続されるように、内部ポート470、471は、ビア460、461のうちの適切な一ビアを伝導するようにプログラムすることによって、金属層45を介して外部ポート430を共有し得る。また、この実施形態では、外部ポート430は、ビア460、461の両ビアを伝導しないようにプログラムすることによって、分離され得る。
実施形態30および40では、外部ポートはプログラム層に関係なく分離され得るので、層32、42は、層12および22のようにプログラム可能であるのではなく、固定され得る。層31、41(および場合によっては図示していない別の層)のみがプログラム可能であり得る。このことは、ユーザ論理設計をインプリメントするためにプログラム層を用いる局面における、ユーザに対するコストの節約を表し得る。しかし、内部ポート470、471が外部ポート430に接続せずに互いに接続され得るように、層42はデバイスの一般的なルーティング構造をバイパスするようにプログラム可能にされ得る。あるいは、層42がプログラム可能でない場合では、層41は、外部ポート430の上方において、エッチングして取り除かれ得る(または、層41を堆積しない)。
実施形態50は、層55の部分551が部分552に接続されないように、この場合では層55における接続550を開くことによって外部ポート530(層53)が分離され得るという点において、実施形態30と類似し、部分552は、伝導性ビア560(層56)によって内部ポート570(層57)に接続されている。実施形態60は、適切な内部ポートが外部ポート630に接続されるように、接続650、651(層65)を伝導させるようにまたは伝導させないようにプログラムすることによって、内部ポート670、671(層67)の一方または両方が外部ポート630(層63)に接続し得るか接続されなくあり得るという点において、実施形態40と類似する。上記のとおり、層52または62は、それらの実施形態におけるプログラム能力を犠牲にせずに、固定され得る。しかし、内部ポート670、671が外部ポート630に接続せずに互いに接続され得るように、層62はデバイスの一般的なルーティング構造をバイパスするようにプログラム可能にされ得る。あるいは、層62がプログラム可能でない場合では、層61は、外部ポート630の上方において、エッチングして取り除かれ得る(または、層61を堆積しない)。
上記のとおり、本発明は、ルーティング性能を改善する。従って、マクロセル30または50が用いられず、マクロセルを用いる場合には各々の外部ポート330または530がルート遮断を引き起こす場合では、そうでなければ遮断され得る信号がシンプルに伝播し得るように、プログラマブル層36または55を用いて分離され得る。これによって、上述したように、層32または52の固定およびプログラムコストの節約が可能になる。同様に、層46または65を適切にプログラムすることによる2つの異なったロジック機能に外部ポート430または630へのアクセスを提供することによって、ルート性能は、マクロセル40または60において改善される。この2つの機能は、外部駆動力を増加させるために同一であり得るか、この2つの機能は、相互に通信するようにこの接続を用い得る。
本発明によるマスク−プログラマブルロジックデバイス(MPLD)30、40、50または60は、種々の電子デバイスにおいて用いられ得る。有力な一用途は、図7に示すデータ処理システム900における用途である。データ処理システム900は、以下の構成要素:プロセッサ901と、メモリ902と、I/O回路903と、周辺デバイス904とのうちの一つ以上を含み得る。これらの構成要素は、システムバス905によって連結され、エンドユーザシステム907に含まれる回路基板906に実装される。
システム900は、種々のアプリケーションにおいて用いられ得る。そのアプリケーションは、例えば、コンピュータネットワーク化、データネットワーク化、計測手段、ビデオ処理、デジタル信号処理、またはプログラマブルロジックまたはリプログラマブルロジックを用いることの利点が望ましい別のアプリケーションである。MPLD30、40、50または60は、種々の異なったロジック機能を実行するために用いられ得る。例えば、MPLD30、40、50または60は、プロセッサとして、またはプロセッサ901と協働するコントローラとして、構成され得る。MPLD30、40、50または60は、システム900内の共有リソースへのアクセスを調停するアービターとしても用いられ得る。さらに別の例では、MPLD30、40、50または60は、プロセッサ901と、システム900内の別の構成要素のうちの1つとのインタフェースとして構成され得る。システム900は例示に過ぎず、本発明の真の範囲および精神は添付の特許請求の範囲によって示されるべきである、ということに留意されたい。
種々の技術を用いて、上述したような本発明を組み入れたMPLD30、40、50または60がインプリメントされ得る。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許出願は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
マスク−プログラマブルロジックデバイスは、外部入出力ポートを有するマクロセルを含み、メタライゼーション層を加えることによって「プレイスアンドルート」プログラムする。プログラマブルな「固定」層は、その層が「フローティング」し、それによってマクロセルが用いられていないときにおいて外部入出力ポートを介してルーティングされる信号がルート遮断を低減することを可能にするように、外部入出力ポートをマクロセルの残部から分離することが可能である。マクロセルはまた、場合によっては異なったロジック回路に接続された少なくとも1つの入出力ポートと、どの内部入出力ポートが外部入出力ポートに接続されるかを制御するように用いられ得るプログラマブルな「固定」層とを有し得る。このように複数のロジック回路に単一の外部入出力ポートを共有することを可能にすることによって、ルート遮断が低減される。
31、33、35、37 金属(メタライゼーション)層
32、34、36 半導体層
120、140 ビア
330 外部ポート(外部入出力ポート)
350、351 構造
360、361 プログラマブルビア
32、34、36 半導体層
120、140 ビア
330 外部ポート(外部入出力ポート)
350、351 構造
360、361 プログラマブルビア
Claims (22)
- 複数のベース半導体層と、
複数のベースメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。 - 前記複数のベース半導体層および前記複数のベースメタライゼーション層が、
(a)前記外部入出力ポートのプログラマブルな分離と、
(b)前記少なくとも2つのロジックユニットのうちの少なくとも1つの前記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)前記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、請求項1に記載のマスク−プログラマブルロジックデバイス。 - 前記複数のベース半導体層および前記複数のベースメタライゼーション層が、
(a)前記外部入出力ポートのプログラマブルな分離と、
(b)前記少なくとも2つのロジックユニットのうちの少なくとも1つの前記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)前記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、請求項2に記載のマスク−プログラマブルロジックデバイス。 - 前記少なくとも1つのプログラマブルな層が前記複数のベース半導体層の1つである、請求項1に記載のマスク−プログラマブルロジックデバイス。
- 前記少なくとも1つのプログラマブルな層が前記複数のベースメタライゼーション層の1つである、請求項1に記載のマスク−プログラマブルロジックデバイス。
- 前記少なくとも1つのプログラマブルな層が、前記内部入出力ポートを前記外部入出力ポートから分離するようにプログラム可能である、請求項1に記載のマスク−プログラマブルロジックデバイス。
- 少なくとも2つの前記内部入出力ポートが、前記外部入出力ポートのうちの1つに接続可能であり、
前記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、請求項1に記載のマスク−プログラマブルロジックデバイス。 - 前記少なくとも1つのプログラマブルな層が、前記外部入出力ポートを前記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、請求項7に記載のマスク−プログラマブルロジックデバイス。
- 複数のベース半導体層と、
複数のベースメタライゼーション層と、
(a)複数のロジックユニットと、(b)該複数のロジックユニット間の接続とのうちの少なくとも1つを形成するように該ベース層に提供された少なくとも1つのさらなるメタライゼーション層と
を備えたマスク−プログラマブルロジックデバイスであって、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されている、マスク−プログラマブルロジックデバイス。 - 前記複数のベース半導体層および前記複数のベースメタライゼーション層が、
(a)前記外部入出力ポートのプログラマブルな分離と、
(b)前記少なくとも2つのロジックユニットのうちの少なくとも1つの前記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)前記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも2つに適するように構成されている、請求項9に記載のマスク−プログラマブルロジックデバイス。 - 前記複数のベース半導体層および前記複数のベースメタライゼーション層が、
(a)前記外部入出力ポートのプログラマブルな分離と、
(b)前記少なくとも2つのロジックユニットのうちの少なくとも1つの前記内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)前記少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
の全てに適するように構成されている、請求項10に記載のマスク−プログラマブルロジックデバイス。 - 前記少なくとも1つのプログラマブルな層が前記複数のベース半導体層の1つである、請求項9に記載のマスク−プログラマブルロジックデバイス。
- 前記少なくとも1つのプログラマブルな層が前記複数のベースメタライゼーション層の1つである、請求項9に記載のマスク−プログラマブルロジックデバイス。
- 前記少なくとも1つのプログラマブルな層が、前記内部入出力ポートを前記外部入出力ポートから分離するようにプログラム可能である、請求項9に記載のマスク−プログラマブルロジックデバイス。
- 少なくとも2つの前記内部入出力ポートが、前記外部入出力ポートのうちの1つに接続可能であり、
前記少なくとも1つのプログラマブルな層が、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続するようにプログラム可能である、請求項9に記載のマスク−プログラマブルロジックデバイス。 - 前記少なくとも1つのプログラマブルな層が、前記外部入出力ポートを前記少なくとも2つの内部入出力ポートのどちらにも接続するようにプログラム可能である、請求項15に記載のマスク−プログラマブルロジックデバイス。
- マスク−プロラマブルロジックデバイスとともに用いるために該マスク−プログラマブルロジックデバイスをプログラムする方法であって、
該マスク−プログラマブルロジックデバイスは、
複数のベース半導体層と、
複数のベースメタライゼーション層と
を備え、
該ベース半導体層および該ベースメタライゼーション層は、少なくとも1つのさらなるメタライゼーション層に接続されている場合では、複数のロジックユニットを形成し、
該ロジックユニットの少なくとも2つの各々は、内部入出力ポートを備え、
該マスク−プログラマブルロジックデバイスは、少なくとも1つの外部入出力ポートであって、該複数のロジックユニットの少なくとも1つに接続するように構成され、該さらなるメタライゼーション層のうちの1つに接続するように構成されている、外部入出力ポートをさらに備え、
該複数のベース半導体層と該複数のベースメタライゼーション層とのうちの少なくとも1つの層が、少なくとも1つの該内部入出力ポートと該少なくとも1つの外部入出力ポートとの接続を制御するようにプログラム可能であり、該複数のベース半導体層および該複数のベースメタライゼーション層は、
(a)該外部入出力ポートのプログラマブルな分離と、
(b)該少なくとも2つのロジックユニットのうちの少なくとも1つの該内部入出力ポートへの該外部入出力ポートのプログラマブルな接続と、
(c)該少なくとも2つのロジックユニットの該入出力ポートのプログラマブルな相互接続と
のうちの少なくとも1つに適するように構成されており、
該方法は、
少なくとも1つの該さらなるメタライゼーションを提供することと、
該少なくとも1つのプログラマブルなベース層をプログラムすることと
を包含する、方法。 - 前記プログラムすることが、前記複数のベース半導体層のうちの1つをプログラムすることを包含する、請求項17に記載の方法。
- 前記プログラムすることが、前記複数のベースメタライゼーション層のうちの1つをプログラムすることを包含する、請求項17に記載の方法。
- 前記プログラムすることが、前記内部入出力ポートを前記外部入出力ポートから分離することを包含する、請求項17に記載の方法。
- 少なくとも2つの前記内部入出力ポートが、前記外部入出力ポートのうちの1つに接続可能であり、
前記プログラムすることが、該外部入出力ポートを該少なくとも2つの内部入出力ポートのうちの1つに接続することを包含する、請求項17に記載の方法。 - 前記プログラムすることが、前記外部入出力ポートを前記少なくとも2つの内部入出力ポートのどちらにも接続することを包含する、請求項21に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/117,588 US7304496B2 (en) | 2005-04-28 | 2005-04-28 | Mask-programmable logic device with programmable input/output ports |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310840A true JP2006310840A (ja) | 2006-11-09 |
Family
ID=36792895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111406A Withdrawn JP2006310840A (ja) | 2005-04-28 | 2006-04-13 | プログラマブルな入出力ポートを備えたマスク−プログラマブルロジックデバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US7304496B2 (ja) |
EP (1) | EP1717956A2 (ja) |
JP (1) | JP2006310840A (ja) |
CN (1) | CN1855487A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192967A (ja) * | 2007-02-07 | 2008-08-21 | Elpida Memory Inc | 半導体装置及びその配線切り替えオプション |
JP2016179085A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179086A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179077A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179075A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179076A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2017018712A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018714A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018711A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018716A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018715A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018713A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017039023A (ja) * | 2016-11-30 | 2017-02-23 | 京楽産業.株式会社 | 遊技機 |
JP2017039024A (ja) * | 2016-11-30 | 2017-02-23 | 京楽産業.株式会社 | 遊技機 |
JP2017060840A (ja) * | 2016-11-30 | 2017-03-30 | 京楽産業.株式会社 | 遊技機 |
JP2017074415A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074416A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074417A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017086925A (ja) * | 2016-12-16 | 2017-05-25 | 京楽産業.株式会社 | 遊技機 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8680648B2 (en) * | 2011-06-09 | 2014-03-25 | Ati Technologies Ulc | Compact metal connect and/or disconnect structures |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793115A (en) * | 1993-09-30 | 1998-08-11 | Kopin Corporation | Three dimensional processor using transferred thin film circuits |
US6222212B1 (en) * | 1994-01-27 | 2001-04-24 | Integrated Device Technology, Inc. | Semiconductor device having programmable interconnect layers |
US5742181A (en) * | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
US6331790B1 (en) * | 2000-03-10 | 2001-12-18 | Easic Corporation | Customizable and programmable cell array |
US7084666B2 (en) * | 2002-10-21 | 2006-08-01 | Viciciv Technology | Programmable interconnect structures |
-
2005
- 2005-04-28 US US11/117,588 patent/US7304496B2/en not_active Expired - Fee Related
-
2006
- 2006-04-06 EP EP06007314A patent/EP1717956A2/en not_active Withdrawn
- 2006-04-13 JP JP2006111406A patent/JP2006310840A/ja not_active Withdrawn
- 2006-04-27 CN CNA200610076097XA patent/CN1855487A/zh active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192967A (ja) * | 2007-02-07 | 2008-08-21 | Elpida Memory Inc | 半導体装置及びその配線切り替えオプション |
JP2016179085A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179086A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179077A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179075A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2016179076A (ja) * | 2015-03-24 | 2016-10-13 | 京楽産業.株式会社 | 遊技機 |
JP2017018712A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018714A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018711A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018716A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018715A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017018713A (ja) * | 2016-10-28 | 2017-01-26 | 京楽産業.株式会社 | 遊技機 |
JP2017039023A (ja) * | 2016-11-30 | 2017-02-23 | 京楽産業.株式会社 | 遊技機 |
JP2017039024A (ja) * | 2016-11-30 | 2017-02-23 | 京楽産業.株式会社 | 遊技機 |
JP2017060840A (ja) * | 2016-11-30 | 2017-03-30 | 京楽産業.株式会社 | 遊技機 |
JP2017074415A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074416A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017074417A (ja) * | 2016-12-16 | 2017-04-20 | 京楽産業.株式会社 | 遊技機 |
JP2017086925A (ja) * | 2016-12-16 | 2017-05-25 | 京楽産業.株式会社 | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
US20060279324A1 (en) | 2006-12-14 |
US7304496B2 (en) | 2007-12-04 |
CN1855487A (zh) | 2006-11-01 |
EP1717956A2 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006310840A (ja) | プログラマブルな入出力ポートを備えたマスク−プログラマブルロジックデバイス | |
US10447272B2 (en) | Three dimensional integrated-circuits | |
EP1464118B1 (en) | Fpga and embedded circuitry initialization and processing | |
US7420392B2 (en) | Programmable gate array and embedded circuitry initialization and processing | |
US7224184B1 (en) | High bandwidth reconfigurable on-chip network for reconfigurable systems | |
EP1882307B1 (en) | Integrated circuit with sleep signal bus formed by cell abutment of logic cells | |
US20100207659A1 (en) | Field programmable gate array with integrated application specific integrated circuit fabric | |
US6988258B2 (en) | Mask-programmable logic device with building block architecture | |
JP2006310843A (ja) | 構造化特定用途向け集積回路の電源をプログラム可能に切る方法および装置 | |
JP3269526B2 (ja) | プログラマブルロジックlsi | |
US20170294914A1 (en) | Power gated lookup table circuitry | |
US7358766B2 (en) | Mask-programmable logic device with programmable portions | |
JP2007089150A (ja) | 特殊回路網適応用プログラマブルロジックデバイスのアーキテクチャ | |
US6742172B2 (en) | Mask-programmable logic devices with programmable gate array sites | |
US7928764B2 (en) | Programmable interconnect network for logic array | |
US10855283B2 (en) | Routing network for reconfigurable circuit | |
US9219067B2 (en) | Configuration bit architecture for programmable integrated circuit device | |
US6886143B1 (en) | Method and apparatus for providing clock/buffer network in mask-programmable logic device | |
US6204685B1 (en) | Dual-function method and circuit for programmable device | |
JP2008103581A (ja) | 半導体集積回路装置 | |
JPH07176616A (ja) | プログラム可能な論理回路 | |
JPH04320060A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090707 |