JP2006303724A - Shaping apparatus and shaping method for variable length frame - Google Patents

Shaping apparatus and shaping method for variable length frame Download PDF

Info

Publication number
JP2006303724A
JP2006303724A JP2005120106A JP2005120106A JP2006303724A JP 2006303724 A JP2006303724 A JP 2006303724A JP 2005120106 A JP2005120106 A JP 2005120106A JP 2005120106 A JP2005120106 A JP 2005120106A JP 2006303724 A JP2006303724 A JP 2006303724A
Authority
JP
Japan
Prior art keywords
packet
signal
data
transmission
shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005120106A
Other languages
Japanese (ja)
Inventor
Toshihiro Takashima
稔弘 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005120106A priority Critical patent/JP2006303724A/en
Publication of JP2006303724A publication Critical patent/JP2006303724A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a shaping apparatus for variable length frames capable of preventing missing packets. <P>SOLUTION: The shaping apparatus 200 includes: a queue buffer 210 for receiving an input of a signal outputted from a video server; a timing generator 220 that transmits a signal (queue selection signal) for selecting a buffer to which the queue buffer 210 transmits a packet in order to perform reading of an instructed packet; a counter 230 for outputting a signal for specifying a timing to specify the reading of the packet; a frequency divider 240 that receives an input of a reference clock signal and generates the same clock frequency as a bit rate on the basis of the signal; and a transmission buffer 260 for temporarily storing the signal from the queue buffer 210. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はパケットを送信する技術に関し、より特定的には、可変長フレームの送信を制御するシェーピング装置およびシェーピング方法に関する。   The present invention relates to a technique for transmitting a packet, and more particularly to a shaping apparatus and a shaping method for controlling transmission of a variable-length frame.

いわゆるコンテンツの配信に関し、視聴者による配信要求に応答して指定されたコンテンツを送信するサービスがある。当該サービスには、たとえばビデオ・オン・デマンド(VOD(Video On Demand))も含まれる。VODは、複数の視聴者からの各々の要求に応じて、各コンテンツを配信する。この場合、送信効率の観点からは、1つの送信チャンネルに対してコンテンツのデータ、すなわち映像パケットをバースト的に送信することが有利になるため、映像パケットがバースト的に送信される場合もある。   Regarding so-called content distribution, there are services that transmit designated content in response to a distribution request from a viewer. The service includes, for example, video on demand (VOD). VOD distributes each content in response to each request from a plurality of viewers. In this case, from the viewpoint of transmission efficiency, it is advantageous to transmit content data, that is, video packets in a burst manner to one transmission channel. Therefore, video packets may be transmitted in bursts.

この場合、ネットワークに接続されているルータその他のバッファに対するトラフィックが集中することにより、あるいは視聴者側のデコーダが備えるバッファの受信可能な容量の制約により、パケットが欠損する確率が増加している。   In this case, the probability that a packet is lost increases due to the concentration of traffic to routers and other buffers connected to the network or due to restrictions on the receivable capacity of the buffer provided in the decoder on the viewer side.

そこで、たとえば、パケットネットワーク上の送信端末から単位時間あたりにネットワークに送出するデータ量を調節できるパケット送信装置が、特開2001−211207号公報(特許文献1)に開示されている。
特開2001−211207号公報
Thus, for example, Japanese Patent Laid-Open No. 2001-211207 (Patent Document 1) discloses a packet transmission apparatus that can adjust the amount of data transmitted from a transmission terminal on a packet network to the network per unit time.
JP 2001-211207 A

そこで、バースト性を均一にするために、いわゆるシェーピング処理をソフトウェア的に実行すると、当該ソフトウェアを実行するCPU(Central Processing Unit)その他の演算装置の負荷が大きくなる場合がある。その場合、CPUの負荷がピークに達している時、内部処理の遅延が発生するため、シェーピング処理の精度が低下する場合がある。一方、CPUに対する負荷を相対的に低くするためには、CPUの処理能力を高くする必要がある。この場合、高性能のCPUが使用されることになるため、コストが増加するという問題が生じる。   Therefore, if so-called shaping processing is executed in software in order to make the burst property uniform, the load on a CPU (Central Processing Unit) or other arithmetic device that executes the software may increase. In that case, when the load on the CPU reaches a peak, a delay in internal processing occurs, which may reduce the accuracy of the shaping processing. On the other hand, in order to relatively reduce the load on the CPU, it is necessary to increase the processing capacity of the CPU. In this case, since a high performance CPU is used, there arises a problem that the cost increases.

本発明は、上述の問題点を解決するためになされたものであって、その目的は、シェーピング処理の遅延を防止できるシェーピング装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a shaping apparatus that can prevent a shaping process from being delayed.

本発明の他の目的は、コストの増加を抑制できるシェーピング装置を提供することである。   Another object of the present invention is to provide a shaping device that can suppress an increase in cost.

本発明のさらに他の目的は、シェーピング処理の遅延を防止できるシェーピング方法を提供することである。   Still another object of the present invention is to provide a shaping method capable of preventing a delay in shaping processing.

上記の課題を解決するために、この発明のある局面に従うと、可変長フレームのシェーピング装置は、複数のストリームの入力を受けるストリーム入力手段を備える。複数のストリームの各々は、複数のパケットをそれぞれ含む。当該シェーピング装置は、複数のパケットをそれぞれ格納する第1の記憶手段と、複数のストリームの各々のビットレートに基づいて、複数のパケットの各々を読み出すタイミングを規定するための信号をそれぞれ生成する複数の生成手段と、複数の生成手段の各々により生成された各々の信号に基づいて、第1の記憶手段から、各々の信号に対応するストリームのパケットを読み出す制御手段と、第1の記憶手段から読み出されたパケットを格納する第2の記憶手段と、第2の記憶手段に格納されているパケットを送信する送信手段とを備える。   In order to solve the above-described problems, according to one aspect of the present invention, a variable-length frame shaping apparatus includes stream input means for receiving a plurality of streams. Each of the plurality of streams includes a plurality of packets. The shaping device generates a plurality of signals for defining a timing for reading each of the plurality of packets based on a first storage means for storing each of the plurality of packets and a bit rate of each of the plurality of streams. Generating means, control means for reading out packets of a stream corresponding to each signal from the first storage means based on each signal generated by each of the plurality of generation means, and from the first storage means Second storage means for storing the read packet and transmission means for transmitting the packet stored in the second storage means are provided.

好ましくは、複数の生成手段の各々は、複数のストリームの等価ビットレートを生成するビットレート生成手段と、等価ビットレートに基づいて信号を生成する信号生成手段とを含む。   Preferably, each of the plurality of generation units includes a bit rate generation unit that generates an equivalent bit rate of the plurality of streams, and a signal generation unit that generates a signal based on the equivalent bit rate.

好ましくは、複数の生成手段の各々は、第1の記憶手段から第2の記憶手段へのパケットの送信に基づいて、第2の記憶手段に送信されたデータ量を特定するための特定データを取得する取得手段と、ストリームのビットレートと特定データとに基づいて、信号を生成するタイミング信号生成手段とを含む。   Preferably, each of the plurality of generating means has specific data for specifying the amount of data transmitted to the second storage means based on transmission of the packet from the first storage means to the second storage means. Acquisition means for acquiring, and timing signal generation means for generating a signal based on the bit rate of the stream and the specific data.

好ましくは、取得手段は、第1の記憶手段に格納されているパケットの長さを取得する。タイミング信号生成手段は、取得手段により取得されたパケットの長さをストリームデータのビットレートに基づいて減算することにより、信号を生成する。   Preferably, the acquisition unit acquires the length of the packet stored in the first storage unit. The timing signal generation unit generates a signal by subtracting the length of the packet acquired by the acquisition unit based on the bit rate of the stream data.

好ましくは、取得手段は、第1の記憶手段から第2の記憶手段に送信されたパケットの送信バイトを取得する。タイミング信号生成手段は、送信バイトをストリームのビットレートに基づいて減算することにより、信号を生成する。   Preferably, the acquisition unit acquires a transmission byte of a packet transmitted from the first storage unit to the second storage unit. The timing signal generation means generates a signal by subtracting the transmission byte based on the bit rate of the stream.

好ましくは、可変長フレームのシェーピング装置は、他のパケット送信装置から出力された他のパケットの入力を受ける入力手段と、他のパケットの送信と読み出されたパケットの送信とを切り換える切替制御手段とをさらに備える。   Preferably, the variable length frame shaping device includes an input unit that receives an input of another packet output from another packet transmission device, and a switching control unit that switches between transmission of the other packet and transmission of the read packet. And further comprising.

好ましくは、切替制御手段は、送信手段によるパケットの送信を可能にするための第1のデータと、他のパケットの送信を可能にするための第2のデータとを格納する切替データ記憶手段を含む。第1のデータと第2のデータとは予め定められている。当該切替制御手段は、第1のデータおよび第2のデータとに基づいて、第1の記憶手段からパケットを読み出すための第1の制御信号を制御手段に対して、そして、ストリームデータを送信させるための第2の制御信号をパケット送信装置に対して、排他的に出力する指令手段を含む。   Preferably, the switching control means includes switching data storage means for storing first data for enabling transmission of packets by the transmitting means and second data for enabling transmission of other packets. Including. The first data and the second data are predetermined. The switching control unit causes the control unit to transmit a first control signal for reading a packet from the first storage unit based on the first data and the second data, and to transmit the stream data. Instruction means for exclusively outputting the second control signal to the packet transmitting apparatus.

好ましくは、切替制御手段は、時刻を計測する計時手段をさらに含む。第1のデータと第2のデータとは、ストリームデータを送信するための帯域を使用するためにそれぞれ予め定められた割合である。指令手段は、計時手段により計測される時刻とそれぞれ予め定められた割合とに基づいて、制御手段に対する第1の制御信号の出力と、パケット送信装置に対する第2の制御信号の出力とを切り替える。   Preferably, the switching control means further includes a time measuring means for measuring time. The first data and the second data are ratios determined in advance in order to use a band for transmitting stream data. The command means switches between the output of the first control signal to the control means and the output of the second control signal to the packet transmitting apparatus based on the time measured by the time measuring means and the predetermined ratio.

好ましくは、切替制御手段は、入力手段を介して入力される信号に基づいてパケットの有無を検出するパケット検出手段と、他のパケット送信装置からのパケットを一時的に格納する一時格納手段と、一時格納手段からのパケットの出力の有無を検出するアイドル検出手段と、パケットの有無とパケットの出力の有無とに基づいて、第1の記憶手段に格納されているパケットを出力するか否かを判断する判断手段と、判断手段による判断の結果に基づいて、信号を、制御手段に送出する指令手段とを含む。制御手段は、信号に基づいて、第1の記憶手段に格納されているパケットを読み出す。   Preferably, the switching control means includes a packet detection means for detecting the presence / absence of a packet based on a signal input via the input means, a temporary storage means for temporarily storing a packet from another packet transmission device, Whether to output the packet stored in the first storage means based on the idle detection means for detecting the presence or absence of the output of the packet from the temporary storage means and the presence or absence of the packet and the presence or absence of the output of the packet. Judgment means for judging, and command means for sending a signal to the control means based on the result of judgment by the judgment means. The control means reads the packet stored in the first storage means based on the signal.

好ましくは、切替制御手段は、入力手段に対するパケットの入力が行なわれていないアイドル時間を計測するアイドル計測手段と、入力手段からのパケットとアイドル時間とを格納するカスケード記憶手段と、アイドル時間の経過を検知する検知手段と、アイドル時間が経過するまでパケットを読み出すように、制御手段に信号を送信する指令手段と、アイドル時間が経過するまでに入力手段に対するパケットの入力を検出した場合に、入力手段を介して入力されたパケットを、カスケード記憶手段に格納する保存制御手段と、アイドル時間の経過後に、カスケード記憶手段に格納されているパケットを読み出す読出手段とを含む。   Preferably, the switching control means includes an idle measuring means for measuring an idle time during which no packet is input to the input means, a cascade storage means for storing the packet and the idle time from the input means, and elapse of idle time When detecting the input of the packet to the input means until the idle time elapses, the command means for transmitting a signal to the control means so as to read the packet until the idle time elapses The storage control means for storing the packet input through the means in the cascade storage means, and the reading means for reading out the packet stored in the cascade storage means after the idle time has elapsed.

好ましくは、第1の記憶手段は、複数のパケットの各々を一時的に格納するキューバッファを含む。複数の生成手段の各々は、複数のストリームの各々のビットレートを生成する分周器と、分周器により生成されたビットレートに基づいてダウンカウントする複数のカウンタとを含む。制御手段は、複数のカウンタの各々に応じて出力される信号に基づいて、キューバッファに格納されているパケットを読み出すタイミングを制御するコントローラを含む。   Preferably, the first storage means includes a queue buffer that temporarily stores each of the plurality of packets. Each of the plurality of generating means includes a frequency divider that generates a bit rate of each of the plurality of streams, and a plurality of counters that count down based on the bit rate generated by the frequency divider. The control means includes a controller that controls the timing for reading out the packet stored in the queue buffer based on a signal output in accordance with each of the plurality of counters.

この発明の他の局面に従うと、可変長フレームのシェーピング方法は、データを電磁気的に格納する記憶手段を備える装置が複数のストリームの入力を受けるステップを備え。複数のストリームの各々は、複数のパケットをそれぞれ含む。この方法は、記憶手段に、複数のパケットをそれぞれ格納するステップと、複数のストリームの各々のビットレートに基づいて、複数のパケットの各々を読み出すタイミングを規定するための信号をそれぞれ生成するステップと、生成された各々の信号に基づいて、記憶手段から、各々の信号に対応するストリームのパケットを読み出すステップと、記憶手段から読み出されたパケットを送信するステップとを備える。   According to another aspect of the present invention, a variable-length frame shaping method includes a step of receiving an input of a plurality of streams in an apparatus including storage means for electromagnetically storing data. Each of the plurality of streams includes a plurality of packets. The method includes a step of storing a plurality of packets in the storage means, and a step of generating a signal for defining a timing for reading each of the plurality of packets based on a bit rate of each of the plurality of streams, The method includes: reading out packets of a stream corresponding to each signal from the storage unit based on each generated signal; and transmitting the packet read from the storage unit.

本発明に係るシェーピング装置によると、パケットの送信に関するシェーピング処理の遅延を防止することができる。   With the shaping device according to the present invention, it is possible to prevent a delay in shaping processing related to packet transmission.

本発明に係るシェーピング装置によると、シェーピング処理を実現するために、処理速度の速い演算装置が不要になるため、当該演算装置に要するコストを抑制することができる。   The shaping device according to the present invention eliminates the need for an arithmetic device having a high processing speed in order to realize the shaping process, and thus the cost required for the arithmetic device can be suppressed.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are denoted by the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.

<第1の実施の形態>
図1を参照して、本発明の第1の実施の形態に係るシェーピング装置200の使用態様について説明する。図1は、シェーピング装置200を含むコンテンツ配信システム10を表わす図である。
<First Embodiment>
With reference to FIG. 1, the usage aspect of the shaping apparatus 200 which concerns on the 1st Embodiment of this invention is demonstrated. FIG. 1 is a diagram illustrating a content distribution system 10 including a shaping device 200.

シェーピング装置200は、ビデオサーバ120に接続されている。シェーピング装置200は、ビデオサーバ120により出力される信号の入力を受ける。ビデオサーバ120は、コンテンツDB(Database)110に接続されている。コンテンツDB110は、ビデオサーバ120による読出指令に応答して、予め格納されている映像音声データを読み出し、ビデオサーバ120に対して出力する。   The shaping apparatus 200 is connected to the video server 120. The shaping apparatus 200 receives a signal output from the video server 120. The video server 120 is connected to a content DB (Database) 110. In response to a read command from the video server 120, the content DB 110 reads video / audio data stored in advance and outputs it to the video server 120.

シェーピング装置200は、さらに、ネットワーク130に接続されている。ネットワーク130は、インターネットその他の通信回線である。ネットワーク130は、プライベートネットワークであってもよい。ネットワーク130には、セットトップボックス140が接続されている。セットトップボックス140は、データを一時的に格納するバッファ142と、圧縮符号化されているデータを復号するデコーダ144とを含む。セットトップボックス140は、テレビ150に接続されている。   The shaping apparatus 200 is further connected to the network 130. The network 130 is the Internet or other communication line. The network 130 may be a private network. A set top box 140 is connected to the network 130. The set-top box 140 includes a buffer 142 that temporarily stores data, and a decoder 144 that decodes data that has been compression-encoded. The set top box 140 is connected to the television 150.

シェーピング装置200は、セットトップボックス140からの送信要求に応答して、その送信要求に含まれる識別データに応じた映像をセットトップボックス140に対して送出する。セットトップボックス140は、ネットワーク130を介してシェーピング装置200からの映像音声信号を受信し、バッファ142に一時的に格納する。デコーダ144は、バッファ142に格納されている映像音声信号を復号化して、テレビ150に対して出力する。   In response to the transmission request from the set top box 140, the shaping apparatus 200 sends an image corresponding to the identification data included in the transmission request to the set top box 140. The set top box 140 receives the video / audio signal from the shaping device 200 via the network 130 and temporarily stores it in the buffer 142. The decoder 144 decodes the video / audio signal stored in the buffer 142 and outputs it to the television 150.

図2を参照して、本実施の形態に係るシェーピング装置200の構成について説明する。図2は、シェーピング装置200のハードウェア構成を表わすブロック図である。シェーピング装置200は、キューバッファ210と、タイミング発生器220と、カウンタ230と、分周器240と、送信バッファ260とを含む。   With reference to FIG. 2, the structure of the shaping apparatus 200 which concerns on this Embodiment is demonstrated. FIG. 2 is a block diagram illustrating a hardware configuration of the shaping apparatus 200. The shaping apparatus 200 includes a queue buffer 210, a timing generator 220, a counter 230, a frequency divider 240, and a transmission buffer 260.

キューバッファ210は、ビデオサーバ120により出力された信号の入力を受ける。キューバッファ210は、信号として入力された複数のパケットの各々を格納するために予め区分された複数のバッファを含む。各パケットのそれぞれのバッファへの格納は、予め定められた基準に従って実行される。この基準は、たとえばバッファごとに予め付与された番号順、あるいはパケットの送信元に対して予め割り当てられたバッファの番号等であるが、その他の基準であってもよい。   The queue buffer 210 receives the signal output from the video server 120. The queue buffer 210 includes a plurality of buffers partitioned in advance for storing each of a plurality of packets input as signals. The storage of each packet in the respective buffer is executed according to a predetermined standard. This reference is, for example, the order of numbers assigned in advance for each buffer, or the number of the buffer assigned in advance to the packet transmission source, but may be another reference.

タイミング発生器220は、キューバッファ210に電気的に接続されている。タイミング発生器220は、キューバッファ210においてパケットを送出するためのバッファを選択する信号(キュー選択信号)を送出することにより、指示されたパケットの読み出しを実行する。タイミング発生器220は、カウンタ230に接続されている。タイミング発生器220は、カウンタ230からのCR信号に基づいて、キューバッファ210におけるキューバッファの選択を実行する。タイミング発生器220は、さらに、カウンタ230に対して、カウンタ230の内部においてダウンカウントされる信号をリセットするためのPR信号を送出する。   The timing generator 220 is electrically connected to the queue buffer 210. The timing generator 220 reads out the instructed packet by sending a signal (queue selection signal) for selecting a buffer for sending the packet in the queue buffer 210. The timing generator 220 is connected to the counter 230. The timing generator 220 selects a queue buffer in the queue buffer 210 based on the CR signal from the counter 230. The timing generator 220 further sends a PR signal for resetting a signal to be down-counted inside the counter 230 to the counter 230.

カウンタ230は、分周器240に接続されている。分周器240は、基準のクロック信号の入力を受ける。分周器240は、その信号に基づいてビットレートと同じクロック周波数を生成する。カウンタ230は、分周器240からのビットレートに基づいて、キューバッファ210から送信バッファ260への送信のタイミングを制御する信号を生成する。   The counter 230 is connected to the frequency divider 240. The frequency divider 240 receives a reference clock signal. The frequency divider 240 generates the same clock frequency as the bit rate based on the signal. The counter 230 generates a signal for controlling the transmission timing from the queue buffer 210 to the transmission buffer 260 based on the bit rate from the frequency divider 240.

送信バッファ260は、キューバッファ210に電気的に接続されている。キューバッファ210に格納されているパケットがタイミング発生器220からのキュー選択信号に基づいて読み出されると、その読み出された信号は、送信バッファ260に送出される。送信バッファ260は、キューバッファ210からの信号を一時的に格納する。キューバッファ210から送信バッファ260に対してパケットが送信されるとき、カウンタ230は、送信されたパケットのバイト長を取得する。カウンタ230は、そのバイト長を内部メモリ(図示しない)に格納し、分周器240からのビットレートに基づいてキューバッファ210から送信バッファ260への送信量を計測する。   The transmission buffer 260 is electrically connected to the queue buffer 210. When the packet stored in the queue buffer 210 is read based on the queue selection signal from the timing generator 220, the read signal is sent to the transmission buffer 260. The transmission buffer 260 temporarily stores the signal from the queue buffer 210. When a packet is transmitted from the queue buffer 210 to the transmission buffer 260, the counter 230 acquires the byte length of the transmitted packet. The counter 230 stores the byte length in an internal memory (not shown), and measures the transmission amount from the queue buffer 210 to the transmission buffer 260 based on the bit rate from the frequency divider 240.

図3を参照して、本実施の形態に係るシェーピング装置200におけるデータ構造について説明する。図3は、キューバッファ210におけるデータの格納の一態様を表わす図である。   With reference to FIG. 3, the data structure in shaping apparatus 200 according to the present embodiment will be described. FIG. 3 is a diagram illustrating an aspect of data storage in queue buffer 210.

キューバッファ210は、複数のバッファ領域に予め区分された第1のキューバッファから第nのキューバッファを含む。第1のキューバッファは、第1のコンテンツのデータを格納している。第2のキューバッファは、第2のコンテンツのデータを格納している。同様に第n−1のキューバッファは、第n−1のコンテンツのデータを格納している。一方、第nのキューバッファには、コンテンツのデータが格納されていない。すなわち、「NULL」のデータのみ、格納されている。   The queue buffer 210 includes a first queue buffer to an nth queue buffer that are preliminarily divided into a plurality of buffer areas. The first queue buffer stores data of the first content. The second queue buffer stores data of the second content. Similarly, the (n-1) th queue buffer stores data of the (n-1) th content. On the other hand, content data is not stored in the nth queue buffer. That is, only “NULL” data is stored.

ここで、各キューバッファは、ビデオサーバ210からそれぞれ送信されるパケットの種類に応じて別個に使用される。たとえば第1のコンテンツが複数のパケットデータを含む場合、第1のコンテンツのデータは、ビデオサーバ120から出力されるごとに、第1のキューバッファに逐次格納される。また第2のコンテンツが複数のデータを有する場合、ビデオサーバ120から出力される各々のデータは、逐次第2のキューバッファに格納される。   Here, each queue buffer is used separately according to the type of packet transmitted from the video server 210. For example, when the first content includes a plurality of packet data, the data of the first content is sequentially stored in the first queue buffer every time it is output from the video server 120. When the second content has a plurality of data, each data output from the video server 120 is sequentially stored in the second queue buffer.

各キューバッファに対するコンテンツごとのデータの格納は、たとえば、以下のようにして実現される。まず、ビデオサーバ120において、コンテンツごとに送信されるキューバッファを特定するためのデータが、メモリ(図示しない)に格納されている。ビデオサーバ120の送信部(図示しない)は、そのデータを参照して送信アドレスを生成し、そのアドレスに基づいてコンテンツのデータをストリーム配信する。その結果、コンテンツのデータは、そのアドレスに基づいて特定されるキューバッファに格納される。   Storage of data for each content in each queue buffer is realized as follows, for example. First, in the video server 120, data for specifying a queue buffer transmitted for each content is stored in a memory (not shown). A transmission unit (not shown) of the video server 120 generates a transmission address with reference to the data, and streams the content data based on the address. As a result, the content data is stored in the queue buffer specified based on the address.

図4を参照して、本実施の形態に係るシェーピング装置200の制御構造について説明する。図4は、シェーピング装置200の各ハードウェアが実行する処理の手順を表わすフローチャートである。   With reference to FIG. 4, the control structure of shaping apparatus 200 according to the present embodiment will be described. FIG. 4 is a flowchart showing a procedure of processing executed by each hardware of the shaping device 200.

ステップS410にて、カウンタ230は、キューバッファ210からのコンテンツデータの読み出しを検知する。ステップS420にて、カウンタ230は、読み出されたデータに基づいて送信バッファ260に対する送信レングス長を取得する。ステップS430にて、カウンタ230は、内部に保持するカウント値に送信レングス長を設定する。   In step S410, the counter 230 detects reading of content data from the queue buffer 210. In step S420, counter 230 obtains the transmission length length for transmission buffer 260 based on the read data. In step S430, counter 230 sets the transmission length length to the count value held therein.

ステップ440にて、カウンタ230は、分周器240からビットレートと同じバイトクロックの入力を受ける。ステップS450にて、カウンタ230は、送信バイト長をバイトクロックでダウンカウントする。ステップS460にて、カウンタ230は、カウント値が0であるか否かを判断する。カウンタ230が、カウント値は0であると判断すると(ステップS460にてYES)、処理はステップS470に移される。そうでない場合には(ステップS460にてNO)、処理はステップS480へ移される。   In step 440, the counter 230 receives the same byte clock as the bit rate from the frequency divider 240. In step S450, the counter 230 counts down the transmission byte length with the byte clock. In step S460, counter 230 determines whether or not the count value is zero. If counter 230 determines that the count value is 0 (YES in step S460), the process proceeds to step S470. If not (NO in step S460), the process proceeds to step S480.

ステップS470にて、カウンタ230は、CR信号をイネーブル信号としてタイミング発生器220に対して出力する。タイミング発生器220は、イネーブル信号の入力に応答してキューバッファ210の中から特定のキューバッファを選択する。各カウンタ230は、それぞれキューバッファ210に対応している。したがって、特定のカウンタ230からの信号は、特定のキューバッファ210の選択に対応する。複数のキューバッファが存在する場合には、各キューバッファが、各イネーブル信号のプライオリティに基づいて、あるいはラウンドロビン方式あるいはキューバッファを識別する番号の昇順に応じて選択されるように、タイミング発生器220は、キューバッファの選択処理またはスケジューリング処理を実行する。なお、ラウンドロビン方式とは、一つの資源を順番に利用する手法をいう。コンピュータにおける処理では、各プロセスが一定時間ずつ順番に実行される。なお、ラウンドロビン方式は公知であるため、詳細な説明は繰り返さない。   In step S470, counter 230 outputs the CR signal as an enable signal to timing generator 220. The timing generator 220 selects a specific queue buffer from the queue buffer 210 in response to the input of the enable signal. Each counter 230 corresponds to the queue buffer 210. Thus, the signal from a particular counter 230 corresponds to the selection of a particular queue buffer 210. When there are multiple queue buffers, the timing generator is selected so that each queue buffer is selected based on the priority of each enable signal, or according to the round-robin method or in ascending order of the number identifying the queue buffer. 220 executes a queue buffer selection process or a scheduling process. The round robin method is a method of using one resource in order. In the processing in the computer, each process is executed in order for a certain time. Since the round robin method is known, detailed description will not be repeated.

ステップS480にて、カウンタ230は、CR信号をディスイネーブル信号として出力する。タイミング発生器220は、ディスイネーブル信号が入力されると、キューバッファ210に対するキューバッファの選択を一時的に停止する。   In step S480, counter 230 outputs the CR signal as a disable signal. When the disable signal is input, the timing generator 220 temporarily stops the queue buffer selection for the queue buffer 210.

このようにして、タイミング発生器220によるキューバッファの選択は、カウンタ230からの信号に基づいて制御される。   In this way, the selection of the queue buffer by the timing generator 220 is controlled based on the signal from the counter 230.

図5を参照して、本実施の形態に係るシェーピング装置200の制御構造についてさらに説明する。図5は、タイミング発生器220が実行する処理の手順を表わすフローチャートである。これらの処理は、カウンタ230からの信号に基づいて実行される。   With reference to FIG. 5, the control structure of shaping apparatus 200 according to the present embodiment will be further described. FIG. 5 is a flowchart showing a procedure of processing executed by the timing generator 220. These processes are executed based on a signal from the counter 230.

ステップS510にて、タイミング発生器220は、カウンタ230からCR信号が入力されたか否かを判断する。タイミング発生器220が、カウンタ230からCR信号が入力されたと判断すると(ステップS510にてYES)、処理はステップS520に移される。そうでない場合には(ステップS510にてNO)、処理は終了する。   In step S510, timing generator 220 determines whether or not a CR signal is input from counter 230. If timing generator 220 determines that a CR signal is input from counter 230 (YES in step S510), the process proceeds to step S520. If not (NO in step S510), the process ends.

ステップS520にて、タイミング発生器220は、CR信号がイネーブル信号であるか否かを判断する。タイミング発生器220が、CR信号はイネーブル信号であると判断すると(ステップS520にてYES)、処理はステップS530に移される。そうでない場合には(ステップS520にてNO)、処理は終了する。   In step S520, timing generator 220 determines whether or not the CR signal is an enable signal. If timing generator 220 determines that the CR signal is an enable signal (YES in step S520), the process proceeds to step S530. If not (NO in step S520), the process ends.

ステップS530にて、タイミング発生器220は、複数のイネーブル信号が入力されたか否かを判断する。タイミング発生器220が、複数のイネーブル信号は入力されていると判断すると(ステップS530にてYES)、処理はステップS540に移される。そうでない場合には(ステップS530にてNO)、処理はステップS550に移される。   In step S530, timing generator 220 determines whether or not a plurality of enable signals are input. If timing generator 220 determines that a plurality of enable signals have been input (YES in step S530), the process proceeds to step S540. If not (NO in step S530), the process proceeds to step S550.

ステップS540にて、タイミング発生器220は、キューバッファ210の中から、予め定められた順序に基づいてCR信号に対応するキューバッファを順次選択する。   In step S540, timing generator 220 sequentially selects queue buffers corresponding to CR signals from queue buffer 210 based on a predetermined order.

ステップS542にて、タイミング発生器220は、選択されたキューバッファにコンテンツデータが存在するか否かを判断する。タイミング発生器220が、コンテンツデータはキューバッファに存在すると判断すると(ステップS542にてYES)、処理はステップS544に移される。そうでない場合には(ステップS542にてNO)、処理は終了する。   In step S542, the timing generator 220 determines whether content data exists in the selected queue buffer. If timing generator 220 determines that the content data exists in the queue buffer (YES in step S542), the process proceeds to step S544. If not (NO in step S542), the process ends.

ステップS544にて、タイミング発生器220は、選択されたキューバッファからコンテンツデータを読み出し、そして、送信バッファ260に書き込む。ステップS546にて、タイミング発生器220は、すべてのキューバッファの選択が終了しているか否かを判断する。タイミング発生器220が、当該選択は終了していると判断すると(ステップS546にてYES)、処理は終了する。そうでない場合には(ステップS546にてNO)、処理はステップS544に戻される。   In step S544, the timing generator 220 reads the content data from the selected queue buffer and writes it in the transmission buffer 260. In step S546, timing generator 220 determines whether or not all queue buffers have been selected. If timing generator 220 determines that the selection has been completed (YES in step S546), the process ends. If not (NO in step S546), the process returns to step S544.

ステップS550にて、タイミング発生器220は、CR信号に対応するキューバッファを選択する。ステップS552にて、タイミング発生器220は、選択されたキューバッファにコンテンツデータが存在しているか否かを判断する。タイミング発生器220が、コンテンツデータはそのキューバッファに存在していると判断すると(ステップS552にてYES)、処理はステップS554に移される。そうでない場合には(ステップS552にてNO)、処理は終了する。ステップS554にて、タイミング発生器220は、キューバッファ210からコンテンツデータを読み出し、そして送信バッファ260に書き込む。   In step S550, timing generator 220 selects a queue buffer corresponding to the CR signal. In step S552, the timing generator 220 determines whether content data exists in the selected queue buffer. If timing generator 220 determines that the content data exists in the queue buffer (YES in step S552), the process proceeds to step S554. If not (NO in step S552), the process ends. In step S554, the timing generator 220 reads the content data from the queue buffer 210 and writes it in the transmission buffer 260.

図6を参照して、本実施の形態に係るシェーピング装置200によるパケットの送信態様について説明する。図6は、シェーピング装置200に入力されたパケットの出力態様を表わすシェーピングダイヤグラムである。   With reference to FIG. 6, the packet transmission mode by shaping apparatus 200 according to the present embodiment will be described. FIG. 6 is a shaping diagram showing the output mode of the packet input to the shaping apparatus 200.

ダイヤグラム(A)に示されるように、特定のコンテンツを構成する複数のパケットは、ビデオサーバ120から間欠的にシェーピング装置200に入力される。すなわち時刻t(10)において、パケット610がシェーピング装置200に入力される。時刻t(20)において、パケット620がシェーピング装置200に入力される。時刻t(30)において、パケット630が、シェーピング装置200に入力される。ここでパケット610は、パケット長Lを有する。パケット620は、パケット長Lを有する。パケット長Lは、パケット長Lの2倍である。パケット630は、パケット長Lを有する。パケット長Lは、パケット長Lと同じである。 As shown in the diagram (A), a plurality of packets constituting specific content are intermittently input from the video server 120 to the shaping device 200. That is, the packet 610 is input to the shaping apparatus 200 at time t (10). At time t (20), the packet 620 is input to the shaping device 200. At time t (30), the packet 630 is input to the shaping apparatus 200. Here the packet 610 has a packet length L A. Packet 620 has a packet length L B. The packet length L B is twice the packet length L A. Packet 630 has a packet length L C. Packet length L C is the same as the packet length L A.

ダイヤグラム(B)は、シェーピング装置200に入力された各パケットを理想的なビットレートで送信した場合の送信態様を表わす図である。ここで理想的なビットレートは、たとえばT(Mbps(Mega bit per second))である。このとき、パケット610を送信するための時間tは、L/Tにより算出される。パケット620を送信するための時間tは、算式L/Tにより算出される。パケット630を送信するための時間tは、算式L/Tにより算出される。このようにして各パケットを送信するための時間が特定されると、先行するパケットの送信時間が経過するまでは、次のパケットの送信は禁止される。 Diagram (B) is a diagram showing a transmission mode when each packet input to shaping apparatus 200 is transmitted at an ideal bit rate. Here, an ideal bit rate is, for example, T (Mbps (Mega bit per second)). At this time, the time t A for transmitting the packet 610 is calculated by L A / T. The time t B for transmitting the packet 620 is calculated by the formula L B / T. The time t C for transmitting the packet 630 is calculated by the formula L C / T. When the time for transmitting each packet is specified in this way, transmission of the next packet is prohibited until the transmission time of the preceding packet elapses.

具体的には、ダイヤグラム(C)に示されるように、パケット610の送信が時刻t(10)から開始されると、パケット620の送信は時刻t(21)まで行なわれない。この場合、時刻t(10)とt(21)との間の時間は、パケット610を送信するために必要な時間tに相当する。 Specifically, as shown in the diagram (C), when transmission of the packet 610 is started from time t (10), transmission of the packet 620 is not performed until time t (21). In this case, the time between the times t (10) and t (21) corresponds to the time t A necessary for transmitting the packet 610.

同様に時刻t(21)においてパケット620の送信が開始されると、パケット630の送信は、時刻t(31)まで行なわれない。この場合、時刻t(21)とt(31)との間の時間は、パケット620を送信するために必要な時間tに相当する。さらにパケット630は、時刻t(31)からその送信が開始され、時刻t(41)まで継続される。時刻t(31)と時刻t(41)との間の時間は、パケット630を送信するために必要な時間tに相当する。したがって、たとえばパケット630の次に送信されるべきパケットが存在する場合には、時刻t(41)が経過するまで、その送信は行なわれない。 Similarly, when transmission of packet 620 is started at time t (21), transmission of packet 630 is not performed until time t (31). In this case, the time between the times t (21) and t (31) corresponds to the time t B necessary for transmitting the packet 620. Further, the packet 630 starts to be transmitted from time t (31) and continues until time t (41). The time between the time t (31) and the time t (41) corresponds to the time t C necessary for transmitting the packet 630. Therefore, for example, when there is a packet to be transmitted next to packet 630, the transmission is not performed until time t (41) elapses.

上記の場合、時刻t(11)から時刻t(21)までの間は、他のコンテンツを構成する他のパケットの送信のために使用される。   In the above case, the period from time t (11) to time t (21) is used for transmission of other packets constituting other contents.

以上のようにして、本実施の形態に係るシェーピング装置200によると、キューバッファ210に一時的に格納されているストリームデータの読み出しおよび送信は、タイミング発生器220によって制御される。タイミング発生器220は、カウンタ230から出力される信号に基づいてキューバッファを選択し、キューバッファに格納されているデータを読み出し、そして、送信バッファ260に書き込む。   As described above, according to shaping device 200 according to the present embodiment, reading and transmission of stream data temporarily stored in queue buffer 210 are controlled by timing generator 220. The timing generator 220 selects a queue buffer based on a signal output from the counter 230, reads data stored in the queue buffer, and writes it in the transmission buffer 260.

カウンタ230は、分周器240から入力されるビットレートに基づいて、キューバッファ210から送信バッファ260へのデータの送信状態を監視する。たとえば、カウンタ230は、キューバッファ210から送信バッファ230に送信されたデータ量を計測する。カウンタ230は、そのデータ量を初期値に設定して、分周器240からの信号に基づいてダウンカウントする。カウントされた値が0になるまで、カウンタ230は、キューバッファ210から送信バッファ260への次のパケットの送信を禁止するように、ディスイネーブル信号を、タイミング発生器220に出力する。   The counter 230 monitors the transmission state of data from the queue buffer 210 to the transmission buffer 260 based on the bit rate input from the frequency divider 240. For example, the counter 230 measures the amount of data transmitted from the queue buffer 210 to the transmission buffer 230. The counter 230 sets the data amount to an initial value, and counts down based on the signal from the frequency divider 240. Until the counted value becomes 0, the counter 230 outputs a disable signal to the timing generator 220 so as to prohibit transmission of the next packet from the queue buffer 210 to the transmission buffer 260.

このようにすると、キューバッファ210から送信バッファ260への送信が、いわゆるバースト的になることを防止できる。その結果、シェーピング装置200に接続されているネットワーク130の負荷の突発的な増加が防止される。また、シェーピング装置200によって配信されるパケットの欠損が防止される。このような欠損は、ネットワーク130において、あるいはセットトップボックス140のデコーダ144においても防止され得る。   In this way, transmission from the queue buffer 210 to the transmission buffer 260 can be prevented from becoming a so-called burst. As a result, a sudden increase in the load on the network 130 connected to the shaping apparatus 200 is prevented. In addition, loss of packets distributed by the shaping apparatus 200 is prevented. Such a deficiency can also be prevented in the network 130 or in the decoder 144 of the set top box 140.

また、シェーピング装置200における処理は、CPUを用いたソフトウェアの処理ではなく、ハードウェアの処理として実現される。したがって、CPUを用いる場合に生じ得る処理の遅延の発生を防止することができる。また、その遅延を防止するために高性能なCPU、すなわち処理動作が速いCPUを使用する必要もないため、シェーピング装置200のコストの増加を抑制することもできる。   Further, the processing in the shaping apparatus 200 is realized not as software processing using a CPU but as hardware processing. Therefore, it is possible to prevent the processing delay that may occur when the CPU is used. Further, since it is not necessary to use a high-performance CPU, that is, a CPU having a fast processing operation, in order to prevent the delay, an increase in the cost of the shaping device 200 can be suppressed.

<第2の実施の形態>
以下、本発明の第2の実施の形態について説明する。本実施の形態に係るシェーピング装置は、カスケード結合することができる点で、前述のシェーピング装置200と異なる。このカスケード結合により、キューバッファ210における領域に制約があっても、それ以上のストリームデータをパケットとして逐次送信することができる。
<Second Embodiment>
Hereinafter, a second embodiment of the present invention will be described. The shaping apparatus according to the present embodiment is different from the above-described shaping apparatus 200 in that it can be cascade-coupled. With this cascade connection, even if there is a restriction in the area in the queue buffer 210, more stream data can be sequentially transmitted as packets.

図7を参照して、本実施の形態に係るシェーピング装置の構成について説明する。図7は、本実施の形態に係るシェーピング装置700−1のハードウェア構成を表わすブロック図である。シェーピング装置700−2もシェーピング装置700−1と同一の構成を有する。なお、適宜、説明の簡易のため、シェーピング装置700−1,700−2の総称を、シェーピング装置700として表わす。   With reference to FIG. 7, the structure of the shaping apparatus based on this Embodiment is demonstrated. FIG. 7 is a block diagram showing a hardware configuration of shaping apparatus 700-1 according to the present embodiment. The shaping device 700-2 has the same configuration as the shaping device 700-1. For convenience of description, the generic names of the shaping devices 700-1 and 700-2 are represented as the shaping device 700 as appropriate.

シェーピング装置700は、シェーピングユニット750と、カスケード/自局切換回路800と、受信部760と、カスケードゲート770と、OR回路780と、送信バッファ260とを含む。なお、シェーピングユニット750は、タイミング発生器720を除いて、図2に示されるシェーピング装置200と同一のハードウェア構成を有する。したがって、当該構成の説明は、ここでは繰り返さない。   The shaping apparatus 700 includes a shaping unit 750, a cascade / own station switching circuit 800, a receiving unit 760, a cascade gate 770, an OR circuit 780, and a transmission buffer 260. The shaping unit 750 has the same hardware configuration as the shaping apparatus 200 shown in FIG. 2 except for the timing generator 720. Therefore, description of the configuration will not be repeated here.

シェーピング装置700−1は、信号線を介して他のシェーピング装置700−2にカスケード接続されている。受信部760は、他のシェーピング装置700−2からのパケットの入力を受ける。受信部760は、そのパケットをカスケードゲート770に対して送出する。カスケードゲート770には、カスケード/自局切換回路800からのイネーブル信号EN1が入力される。カスケードゲート770は、その信号に応じてゲート部の動作を切り換える。カスケード/自局切換回路800は、さらにシェーピングユニット750に接続されている。カスケード/自局切換回路800は、シェーピングユニット750に対してイネーブル信号EN2を送信することにより、シェーピングユニット750によるパケットの送出を制御する。シェーピングユニット750から出力されるパケットは、OR回路780に入力される。OR回路780は、カスケードゲート770からのパケットおよびシェーピングユニット750からのパケットのいずれかを送信バッファ260に対して送出する。   The shaping device 700-1 is cascade-connected to another shaping device 700-2 via a signal line. The receiving unit 760 receives a packet input from another shaping device 700-2. Receiving unit 760 sends the packet to cascade gate 770. The enable signal EN1 from the cascade / own station switching circuit 800 is input to the cascade gate 770. Cascade gate 770 switches the operation of the gate unit according to the signal. The cascade / own station switching circuit 800 is further connected to the shaping unit 750. The cascade / own station switching circuit 800 controls the sending of the packet by the shaping unit 750 by sending an enable signal EN2 to the shaping unit 750. The packet output from the shaping unit 750 is input to the OR circuit 780. The OR circuit 780 sends either the packet from the cascade gate 770 or the packet from the shaping unit 750 to the transmission buffer 260.

シェーピングユニット750は、タイミング発生器720と、キューバッファ210と、カウンタ230と、分周器240とを含む。タイミング発生器770は、カスケード/自局切換回路800からのイネーブル信号EN2の入力を受ける。タイミング発生器720は、イネーブル信号EN2の入力とカウンタ230からの信号とに基づいて、キューバッファ210におけるバッファの選択およびデータの読み出しを実行する。この処理は、前述の第1の実施の形態における処理と同じであるので、ここではその説明を繰り返さない。   The shaping unit 750 includes a timing generator 720, a queue buffer 210, a counter 230, and a frequency divider 240. Timing generator 770 receives input of enable signal EN 2 from cascade / own station switching circuit 800. The timing generator 720 selects a buffer in the queue buffer 210 and reads data based on the input of the enable signal EN2 and the signal from the counter 230. Since this process is the same as the process in the first embodiment, the description thereof will not be repeated here.

カスケード/自局切換回路800は、さらに外部から、カスケード用の制御信号の入力を受ける。この信号は、すなわち複数のシェーピング装置が接続されている場合に、いずれのシェーピング装置からのパケットの出力を実行するかを規定するための信号である。たとえば、カスケード/自局切換回路800は、当該信号をシェーピング装置700−1に接続されているシェーピング装置700−2に送信して、シェーピング装置700−2の動作を制御する。   Cascade / own station switching circuit 800 further receives an input of a cascade control signal from the outside. This signal is a signal for defining which of the shaping devices to output a packet when a plurality of shaping devices are connected. For example, the cascade / own station switching circuit 800 transmits the signal to the shaping device 700-2 connected to the shaping device 700-1, and controls the operation of the shaping device 700-2.

このようにすると、パケットが格納されるキューバッファの数を物理的に増やすことができるため、1台のシェーピング装置を使用する場合に比べて多くの種類のパケットをパケットの欠損を生じることなく配信することができる。   In this way, since the number of queue buffers in which packets are stored can be physically increased, many types of packets can be distributed without causing packet loss compared to the case of using a single shaping device. can do.

図8を参照して、本実施の形態に係るシェーピング装置700の構成についてさらに説明する。図8は、カスケード/自局切換回路800のハードウェア構成を表わすブロック図である。カスケード/自局切換回路800は、入力回路810と、判断回路830と、クロック820と、出力回路840と、メモリ900とを含む。   With reference to FIG. 8, the structure of the shaping apparatus 700 which concerns on this Embodiment is further demonstrated. FIG. 8 is a block diagram showing a hardware configuration of cascade / own station switching circuit 800. Cascade / own station switching circuit 800 includes an input circuit 810, a determination circuit 830, a clock 820, an output circuit 840, and a memory 900.

入力回路810は、カスケード用の制御信号の入力を受ける。入力回路810は、判断回路830に電気的に接続されている。入力回路810に対して入力された信号は、判断回路830に対して送出される。判断回路830は、クロック820に電気的に接続されている。クロック820からの信号は、判断回路830に対して入力される。また、判断回路830は、メモリ900に電気的に接続されている。   The input circuit 810 receives an input of a cascade control signal. The input circuit 810 is electrically connected to the determination circuit 830. A signal input to the input circuit 810 is sent to the determination circuit 830. The determination circuit 830 is electrically connected to the clock 820. A signal from the clock 820 is input to the determination circuit 830. In addition, the determination circuit 830 is electrically connected to the memory 900.

判断回路830は、入力回路810からの信号とクロック820からの信号とメモリ900に格納されているデータとに基づいて、カスケード結合されているシェーピング装置700−2あるいは自局、すなわちシェーピング装置700−1によるパケットの送信タイミングを制御する。この制御は、たとえば予め設定されている帯域の使用割合に応じて実行される。判断回路830は、いずれの装置がパケットを送出するかを表わす信号を、出力回路840に対して送出する。   Based on the signal from the input circuit 810, the signal from the clock 820, and the data stored in the memory 900, the determination circuit 830 is connected to the shaping device 700-2 or its own station, that is, the shaping device 700- that is cascade-coupled. 1 is used to control the packet transmission timing. This control is executed in accordance with, for example, a preset bandwidth usage ratio. Determination circuit 830 sends a signal indicating which device sends the packet to output circuit 840.

出力回路840は、シェーピング装置700−2およびシェーピング装置700−1にそれぞれ電気的に接続されている。出力回路840はさらに、カスケードゲート770に電気的に接続されている。したがって、出力回路840が判断回路830により生成された信号を出力すると、カスケードゲート770は、その信号に応じてゲート部の開閉を切り換える。シェーピング装置700−2は、出力回路840からの信号に応答してパケットの送出を切り換える。また、シェーピング装置700−1は、出力回路840からの信号に応答して、キューバッファの選択およびパケットの送出のための処理を実行する。   The output circuit 840 is electrically connected to the shaping device 700-2 and the shaping device 700-1. The output circuit 840 is further electrically connected to the cascade gate 770. Therefore, when the output circuit 840 outputs the signal generated by the determination circuit 830, the cascade gate 770 switches between opening and closing of the gate unit according to the signal. The shaping device 700-2 switches transmission of the packet in response to the signal from the output circuit 840. In addition, shaping device 700-1 executes processing for selecting a queue buffer and sending a packet in response to a signal from output circuit 840.

図9を参照して、本実施の形態に係るシェーピング装置のデータ構造について説明する。図9は、メモリ900におけるデータの格納の一態様を概念的に表わす図である。   With reference to FIG. 9, the data structure of the shaping apparatus based on this Embodiment is demonstrated. FIG. 9 is a diagram conceptually showing one mode of data storage in memory 900.

メモリ900は、領域910と領域920とを含む。接続されている装置を表わすデータは、領域910に格納されている。帯域の使用割合を表わすデータは、領域920に格納されている。たとえば、2つのシェーピング装置がカスケード結合される場合、第1のシェーピング装置および第2シェーピング装置のそれぞれを識別するためのデータが領域910に格納される。また各シェーピング装置に対して割り当てられた帯域を使用できる割合は、それぞれ領域920に格納されている。   Memory 900 includes an area 910 and an area 920. Data representing the connected device is stored in area 910. Data representing the band usage rate is stored in area 920. For example, when two shaping devices are cascade-coupled, data for identifying each of the first shaping device and the second shaping device is stored in area 910. In addition, the ratio at which the bandwidth allocated to each shaping device can be used is stored in the area 920, respectively.

図9に示される例では、第1のシェーピング装置、たとえばシェーピング装置700−2は、予め設定された単位時間に対して30%の時間だけ帯域を使用することができる。第2のシェーピング装置、たとえばシェーピング装置700−2は、同様に70%の帯域を使用することができる。なお、このような割合は、固定されているものではなく、入力回路810を介したデータの入力に応じて変更できるものであってもよい。また、カスケード結合されるシェーピング装置の数は、2台に限られない。それ以上のシェーピング装置が接続されてもよい。さらに、帯域の使用割合は、シェーピング装置によって構成されるシステムにおけるパケットの送信量に応じて変更されるものであってもよい。   In the example shown in FIG. 9, the first shaping device, for example, the shaping device 700-2 can use the band for 30% of the preset unit time. The second shaping device, such as shaping device 700-2, can similarly use 70% of the bandwidth. Note that such a ratio is not fixed and may be changed according to data input via the input circuit 810. Further, the number of shaping devices that are cascade-coupled is not limited to two. More shaping devices may be connected. Furthermore, the band usage ratio may be changed according to the amount of packet transmission in the system configured by the shaping device.

ここで、図10を参照して、本実施の形態に係るシェーピング装置の動作の状態について説明する。図10は、2台のシェーピング装置700−1,700−2が接続されている場合における各装置の動作の状態を表わすタイミングチャートである。   Here, with reference to FIG. 10, the state of operation | movement of the shaping apparatus which concerns on this Embodiment is demonstrated. FIG. 10 is a timing chart showing the operation state of each device when two shaping devices 700-1 and 700-2 are connected.

チャート(A)に示されるように、各シェーピング装置は、メモリ900において指定されている割合に応じて選択される。たとえば時間帯1010は、シェーピング装置700−2におけるキューバッファの選択のために使用される。時間帯1020は、シェーピング装置700−1におけるキューバッファの選択のために使用される。ここで時間帯1010および時間帯1020により構成される時間が、カスケード結合されているシェーピング装置700−1,700−2における動作を規定する単位時間に相当する。   As shown in the chart (A), each shaping device is selected according to the ratio specified in the memory 900. For example, the time zone 1010 is used for selecting a queue buffer in the shaping device 700-2. The time zone 1020 is used for selecting a queue buffer in the shaping apparatus 700-1. Here, the time constituted by the time zone 1010 and the time zone 1020 corresponds to a unit time that defines the operation of the shaping apparatuses 700-1 and 700-2 that are cascade-coupled.

その後、時間帯1030において、シェーピング装置700−2においてキューバッファの選択が再び実行される。さらに時間帯1040において、シェーピング装置700−1におけるキューバッファの選択が実行される。   Thereafter, in the time zone 1030, the queue buffer is selected again in the shaping device 700-2. Further, in the time zone 1040, the queue buffer is selected in the shaping device 700-1.

このような場合、各シェーピング装置に対する制御信号の状態はチャート(B)および(C)にそれぞれ示される。チャート(B)に示されるように、すなわちシェーピング装置700−2からのパケットの送信を実行する場合、カスケード/自局切換回路800は、「High」に設定されたイネーブル信号EN1を、カスケードゲート770に対して送信する(チャート(B))。また、このとき、カスケード/自局切換回路800は、「Lo」に設定されたイネーブル信号EN2を、シェーピングユニット750に対して送出する(チャート(C))。これらの信号は、時刻t(1)からt(2)まで出力される。   In such a case, the state of the control signal for each shaping device is shown in charts (B) and (C), respectively. As shown in the chart (B), that is, when transmitting a packet from the shaping device 700-2, the cascade / own station switching circuit 800 sends the enable signal EN1 set to “High” to the cascade gate 770. (Chart (B)). At this time, the cascade / own station switching circuit 800 sends the enable signal EN2 set to “Lo” to the shaping unit 750 (chart (C)). These signals are output from time t (1) to t (2).

その結果、カスケードゲート770は、そのゲート部をオープンに切り替える。そのため、シェーピング装置700−2からのパケットは、カスケードゲート770を通り、OR回路780に送出される。一方、シェーピングユニット750において、タイミング発生器720は、キューバッファ210に対するキューバッファの選択、パケットの読み出し、および送出を実行しない。そのため、シェーピングユニット750からOR回路780に対しては、パケットは送出されない。その結果、OR回路780は、シェーピング装置700−2からのパケットを送信バッファ260に送出する。   As a result, the cascade gate 770 switches its gate portion to open. Therefore, the packet from the shaping device 700-2 is sent to the OR circuit 780 through the cascade gate 770. On the other hand, in the shaping unit 750, the timing generator 720 does not perform queue buffer selection, packet reading, and transmission for the queue buffer 210. Therefore, no packet is transmitted from the shaping unit 750 to the OR circuit 780. As a result, the OR circuit 780 sends the packet from the shaping device 700-2 to the transmission buffer 260.

その後、時刻t(2)において、カスケード/自局切換回路800は、シェーピング装置700−2からのパケットの送信を停止するために、「Lo」に設定されたイネーブル信号EN1を、カスケードゲート770に対して送出する。カスケードゲート770は、そのゲート部を閉じるため、OR回路へのパケットの送信が停止する。   Thereafter, at time t (2), the cascade / own station switching circuit 800 sends the enable signal EN1 set to “Lo” to the cascade gate 770 in order to stop the transmission of the packet from the shaping device 700-2. Send to Cascade gate 770 closes its gate portion, so that packet transmission to the OR circuit stops.

一方、カスケード/自局切換回路800は、シェーピングユニット750からのパケットの送信を実行するために、「High」に設定されたイネーブル信号EN2を、シェーピングユニット750に対して送信する。その結果、シェーピングユニット750において読み出されたパケットは、OR回路780に送出される。これにより、シェーピングユニット750からのパケットは、OR回路780を介して、送信バッファ260に入力される。その後、当該パケットは、シェーピング装置700−1の外部に出力される。   On the other hand, the cascade / own station switching circuit 800 transmits the enable signal EN <b> 2 set to “High” to the shaping unit 750 in order to execute transmission of the packet from the shaping unit 750. As a result, the packet read by the shaping unit 750 is sent to the OR circuit 780. Thus, the packet from the shaping unit 750 is input to the transmission buffer 260 via the OR circuit 780. Thereafter, the packet is output to the outside of the shaping device 700-1.

その後、時刻t(3)において、イネーブル信号EN1,EN2が再び切り替えられると、時刻t(1)における処理と同様の処理が実行され、シェーピング装置700−1,700−2からの送信が切り替えられる。   Thereafter, when the enable signals EN1 and EN2 are switched again at time t (3), processing similar to the processing at time t (1) is executed, and transmission from the shaping devices 700-1 and 700-2 is switched. .

ここで、図11を参照して、本実施の形態に係る他の局面について説明する。図11は、シェーピング装置700−1,700−2の各々のシェーピング機能を一時的に停止させるために出力される信号を表わすタイミングチャートである。   Here, with reference to FIG. 11, another aspect according to the present embodiment will be described. FIG. 11 is a timing chart showing signals output for temporarily stopping the shaping functions of the shaping apparatuses 700-1 and 700-2.

チャート(A)に示されるように、イネーブル信号EN1について、基本的に「High」の信号が出力されている場合において、断続的に「Low」のイネーブル信号EN1が出力されてもよい。この場合、シェーピング装置700−2からのパケットの送信が一時的に中断されることになる。   As shown in the chart (A), when the “High” signal is basically output for the enable signal EN1, the “Low” enable signal EN1 may be output intermittently. In this case, packet transmission from the shaping device 700-2 is temporarily interrupted.

同様に、チャート(B)に示されるように、イネーブル信号EN2について、基本的に「High」に設定された信号が出力されている場合、断続的に「Lo」のイネーブル信号EN2が出力されてもよい。この場合、シェーピング装置700−1が備えるシェーピングユニット750からのパケットの送信が一時的に中断されることになる。   Similarly, as shown in the chart (B), when the signal that is basically set to “High” is output for the enable signal EN2, the enable signal EN2 of “Lo” is intermittently output. Also good. In this case, packet transmission from the shaping unit 750 included in the shaping apparatus 700-1 is temporarily interrupted.

このようにすると、負荷が一時的に変動した場合であっても、パケットの欠損を防止しつつ、カスケード接合されている各シェーピング装置からのパケットのシェーピング機能を実現することができる。   In this way, even if the load fluctuates temporarily, it is possible to realize the function of shaping the packets from the cascade-joined shaping devices while preventing packet loss.

以上のようにして、本発明の第2の実施の形態に係るシェーピング装置700によると、カスケード結合されている他のシェーピング装置における動作を規定するための制御信号が、当該他のシェーピング装置に対して送出される。この制御信号に応じて各パケットの送信経路を切り替えることにより、複数のシェーピング装置の各々からのパケット送信を制御することができる。したがって、複数のシェーピング装置を接続しても、通信回線に対する負荷の増加によるパケットの欠損を防止することができる。また、単一のシェーピング装置においてキューバッファの数に制約があっても、それ以上のバッファを確保することが物理的に可能になるため、より多くのストリームを配信することができる。   As described above, according to the shaping device 700 according to the second embodiment of the present invention, the control signal for defining the operation in the other shaping devices that are cascade-coupled is transmitted to the other shaping device. Are sent out. By switching the transmission path of each packet in accordance with this control signal, packet transmission from each of the plurality of shaping devices can be controlled. Therefore, even if a plurality of shaping devices are connected, packet loss due to an increase in load on the communication line can be prevented. Even if the number of queue buffers is limited in a single shaping device, it is physically possible to secure more buffers, so that more streams can be distributed.

<第3の実施の形態>
以下、本発明の第3の実施の形態について説明する。本実施の形態に係るシェーピング装置は、カスケード結合されている他のシェーピング装置に対してパケットの送信を切り替えるための制御信号のフィードバックを行なう必要がない点で、第2の実施の形態に係るシェーピング装置700と異なる。
<Third Embodiment>
Hereinafter, a third embodiment of the present invention will be described. The shaping apparatus according to the present embodiment does not require feedback of a control signal for switching packet transmission to another shaping apparatus that is cascade-coupled, so that the shaping apparatus according to the second embodiment Different from the device 700.

なお、以下の説明において、同一の要素には同一の番号を付してある。それらの機能も同じである。したがって、それらについての説明は、ここでは繰り返さない。   In the following description, the same elements are given the same numbers. Their functions are the same. Therefore, description thereof will not be repeated here.

図12を参照して、本実施の形態に係るシェーピング装置について説明する。図12は、シェーピング装置1200のハードウェア構成を表わすブロック図である。シェーピング装置1200は、受信部1210と、パケット検出回路1220と、パケット遅延バッファ1230と、判断回路1240と、IDLE検出回路1250と、シェーピングユニット750と、OR回路780と、送信バッファ260とを含む。シェーピング装置1200は、信号線1202を介してシェーピング装置200に接続されている。   A shaping apparatus according to the present embodiment will be described with reference to FIG. FIG. 12 is a block diagram showing a hardware configuration of shaping apparatus 1200. The shaping apparatus 1200 includes a reception unit 1210, a packet detection circuit 1220, a packet delay buffer 1230, a determination circuit 1240, an IDLE detection circuit 1250, a shaping unit 750, an OR circuit 780, and a transmission buffer 260. The shaping device 1200 is connected to the shaping device 200 via a signal line 1202.

受信部1210は、信号線1202に接続されている。受信部1210は、さらに、パケット検出回路1220とパケット遅延バッファ1230とに電気的に接続されている。パケット検出回路1220は、判断回路1240に電気的に接続されている。判断回路1240は、IDLE検出回路1250に電気的に接続されている。パケット遅延バッファ1230は、IDLE検出回路1250とOR回路780とにそれぞれ電気的に接続されている。判断回路1240は、さらにシェーピングユニット750に電気的に接続されている。   The receiving unit 1210 is connected to the signal line 1202. The receiving unit 1210 is further electrically connected to the packet detection circuit 1220 and the packet delay buffer 1230. The packet detection circuit 1220 is electrically connected to the determination circuit 1240. The determination circuit 1240 is electrically connected to the IDLE detection circuit 1250. The packet delay buffer 1230 is electrically connected to the IDLE detection circuit 1250 and the OR circuit 780, respectively. The determination circuit 1240 is further electrically connected to the shaping unit 750.

シェーピング装置200から出力されたパケットは、信号線1202を介して受信部1210に対して入力される。受信部1210が、受信したパケットをパケット遅延バッファ1230に送出すると、パケット検出回路1220は、そのパケットの送信を検知する。パケット遅延バッファ1230は、予め設定された1パケット当たりの最大長の領域を有する。受信部1210から出力されたパケットは、そのパケット長だけパケット遅延バッファ1230に格納される。パケット遅延バッファ1230からOR回路780に対してパケットが送出されるとき、あるいは送出されないとき、IDLE検出回路1250は、そのようなパケットの送出の有無を検出する。   The packet output from the shaping device 200 is input to the receiving unit 1210 via the signal line 1202. When receiving unit 1210 sends the received packet to packet delay buffer 1230, packet detection circuit 1220 detects the transmission of the packet. The packet delay buffer 1230 has a preset maximum length area per packet. The packet output from the receiving unit 1210 is stored in the packet delay buffer 1230 by the packet length. When a packet is transmitted from the packet delay buffer 1230 to the OR circuit 780 or when it is not transmitted, the IDLE detection circuit 1250 detects whether such a packet is transmitted.

判断回路1240は、パケット検出回路1220によるパケットの検出結果とIDLE検出回路1250によるパケットの送出の有無の検出結果とに基づいて、シェーピングユニット750によるパケットの出力を実行するか否かを判断する。具体的には、受信部1210からパケット遅延バッファ1230へのパケットの送信が検出されず、かつIDLE検出回路1250がパケット遅延バッファ1230からOR回路780へのパケットの送信を検出しない場合に、判断回路1240は、シェーピングユニット750からのパケットの送信を実行すると判断する。このような判断がなされると、判断回路1240は、シェーピングユニット750のタイミング発生器720に対してパケットの送信処理を実行するように制御信号(たとえば第2の実施の形態におけるイネーブル信号EN2)を送信する。   The determination circuit 1240 determines whether or not to output the packet by the shaping unit 750 based on the detection result of the packet by the packet detection circuit 1220 and the detection result of the presence / absence of transmission of the packet by the IDLE detection circuit 1250. Specifically, when the transmission of the packet from the receiving unit 1210 to the packet delay buffer 1230 is not detected and the IDLE detection circuit 1250 does not detect the transmission of the packet from the packet delay buffer 1230 to the OR circuit 780, the determination circuit 1240 determines to transmit a packet from the shaping unit 750. When such a determination is made, the determination circuit 1240 sends a control signal (for example, the enable signal EN2 in the second embodiment) to the packet generator 720 of the shaping unit 750 so as to execute a packet transmission process. Send.

一方、上述の条件が成立しない場合、あるいは当初成立していたときに途中から成立しなくなった場合には、判断回路1240は、シェーピング装置200により送出されたパケットの送信を開始すると判断する。たとえば、パケット遅延バッファ1230からOR回路780へのパケットの送信が行なわれている場合にパケット検出回路1220が受信部1210からのパケットの送信を検知したとき、判断回路1240は、シェーピングユニット750からのパケットの送信が完了するまで、シェーピング装置200からのパケットの出力を待機させる。   On the other hand, when the above condition is not satisfied, or when the condition is not satisfied halfway when initially satisfied, the determination circuit 1240 determines that transmission of the packet transmitted by the shaping device 200 is started. For example, when a packet is transmitted from the packet delay buffer 1230 to the OR circuit 780 and the packet detection circuit 1220 detects transmission of a packet from the reception unit 1210, the determination circuit 1240 receives the signal from the shaping unit 750. The packet output from the shaping apparatus 200 is made to wait until the packet transmission is completed.

以上のようにして、本発明の第3の実施の形態に係るシェーピング装置1200によると、パケット遅延バッファ1230におけるパケットの有無に基づいて、カスケード接合されているシェーピング装置200からのパケットの送信と、自局すなわちシェーピングユニット750からのパケットの送信とを切り替える。この場合、シェーピング装置1200は、シェーピング装置200に対する制御信号を送信するための回路を必要としないため、シェーピング装置1200の構成が複雑にならない。また、シェーピング装置200,1200のカスケード接合を簡易に実現することができる。   As described above, according to the shaping device 1200 according to the third embodiment of the present invention, based on the presence / absence of a packet in the packet delay buffer 1230, transmission of packets from the cascade-connected shaping device 200, Switching between packet transmission from the own station, that is, the shaping unit 750, is performed. In this case, the shaping device 1200 does not require a circuit for transmitting a control signal to the shaping device 200, so the configuration of the shaping device 1200 does not become complicated. Moreover, the cascade joining of the shaping apparatuses 200 and 1200 can be easily realized.

<第4の実施の形態>
以下、本発明の第4の実施の形態について説明する。本実施の形態に係るシェーピング装置は、パケットの送信が行なわれていない場合に他のシェーピング装置からのパケットの送信を実行する機能を有する点で、前述の各実施の形態と異なる。
<Fourth embodiment>
Hereinafter, a fourth embodiment of the present invention will be described. The shaping apparatus according to the present embodiment is different from the above-described embodiments in that it has a function of executing packet transmission from another shaping apparatus when no packet transmission is performed.

図13を参照して、本実施の形態に係るシェーピング装置1300の構成について説明する。図13は、シェーピング装置1300のハードウェア構成を表わすブロック図である。シェーピング装置1300は、受信部1210と、IDLE時間計測部1310と、OR回路1320と、カスケードキューバッファ1330と、カスケード/自局切換部1350と、ギャップ情報カウンタ1340と、シェーピングユニット750と、OR回路780と、送信バッファ260とを含む。   With reference to FIG. 13, the structure of the shaping apparatus 1300 which concerns on this Embodiment is demonstrated. FIG. 13 is a block diagram showing a hardware configuration of shaping device 1300. The shaping apparatus 1300 includes a receiving unit 1210, an IDLE time measuring unit 1310, an OR circuit 1320, a cascade queue buffer 1330, a cascade / own station switching unit 1350, a gap information counter 1340, a shaping unit 750, and an OR circuit. 780 and a transmission buffer 260.

受信部1210は、信号線を介してシェーピング装置200により送信されたパケットの入力を受ける。受信部1210は、そのパケットをOR回路1320に対して送出する。IDLE時間計測部1310は、受信部1210からOR回路1320へのパケットの送信の有無に基づいて、パケットが送信されていない時間を計測する。   The receiving unit 1210 receives an input of a packet transmitted by the shaping device 200 via a signal line. Receiving unit 1210 transmits the packet to OR circuit 1320. The IDLE time measuring unit 1310 measures the time during which no packet is transmitted based on whether or not the packet is transmitted from the receiving unit 1210 to the OR circuit 1320.

IDLE時間計測部1310には、時刻情報が入力される。カスケードキューバッファ1330は、複数のキューバッファを含む。各々のキューバッファは、予め設定された容量を有し、受信部1210から出力されるパケットあるいはIDLE時間計測部1310から出力されるギャップ情報を格納する。この場合、各キューバッファへの格納は、予め設定された順序に応じて実行される。後述するように、送信バッファ260に対してデータが読み出された場合には、空いている領域にさらに格納される。ここで、ギャップ情報とは、IDLE時間計測部1310による計測結果に基づいて受信部1210からパケットが出力されていない時間を表わす情報をいう。このような情報は、カスケード/自局切換部1350における判断処理に使用される。   Time information is input to the IDLE time measurement unit 1310. Cascade queue buffer 1330 includes a plurality of queue buffers. Each queue buffer has a preset capacity and stores a packet output from the receiving unit 1210 or gap information output from the IDLE time measuring unit 1310. In this case, storage in each queue buffer is executed according to a preset order. As will be described later, when data is read out from the transmission buffer 260, it is further stored in an empty area. Here, the gap information refers to information indicating a time when a packet is not output from the receiving unit 1210 based on a measurement result by the IDLE time measuring unit 1310. Such information is used for determination processing in the cascade / own station switching unit 1350.

ギャップ情報カウンタ1340には、時刻情報が入力される。ギャップ情報カウンタ1340は、その情報に基づいてギャップ情報の有無を計測する。ギャップ情報カウンタ1340により出力される信号は、カスケード/自局切換部1350に入力される。   Time information is input to the gap information counter 1340. The gap information counter 1340 measures the presence / absence of gap information based on the information. A signal output from the gap information counter 1340 is input to the cascade / own station switching unit 1350.

カスケード/自局切換部1350は、ギャップ情報カウンタ1340からの情報に基づいてカスケードキューバッファ1330からのパケットの出力あるいはシェーピングユニット750からのパケットの出力を切換えるための信号を生成する。たとえばギャップが存在しない情報がギャップ情報カウンタ1340からカスケード/自局切換部1350に入力されると、カスケード/自局切換部1350は、カスケードキューバッファ1330からのパケットの出力を可能とするように、イネーブル信号EN1をカスケードキューバッファ1330に対して出力する。   The cascade / own station switching unit 1350 generates a signal for switching the output of the packet from the cascade queue buffer 1330 or the output of the packet from the shaping unit 750 based on the information from the gap information counter 1340. For example, when information indicating that no gap exists is input from the gap information counter 1340 to the cascade / own station switching unit 1350, the cascade / own station switching unit 1350 may output a packet from the cascade queue buffer 1330. The enable signal EN1 is output to the cascade queue buffer 1330.

一方、カスケードキューバッファ1330におけるパケットの格納が存在しないことがギャップ情報カウンタ1340からの情報により確認されると、カスケード/自局切換部1350は、シェーピングユニット750からパケットの出力を実行するようにイネーブル信号EN2を生成し、シェーピングユニット750に対してイネーブル信号EN2を送出する。イネーブル信号EN2は、タイミング発生器720に入力される。これらの動作を規定する制御構造については後述する。   On the other hand, when it is confirmed by the information from the gap information counter 1340 that no packet is stored in the cascade queue buffer 1330, the cascade / own station switching unit 1350 is enabled to execute the packet output from the shaping unit 750. A signal EN2 is generated and an enable signal EN2 is sent to the shaping unit 750. The enable signal EN2 is input to the timing generator 720. A control structure that defines these operations will be described later.

ここで、図14を参照して、本実施の形態に係るシェーピング装置1300の制御構造について説明する。図14は、シェーピング装置1300が実行する処理の手順を表わすフローチャートである。   Here, with reference to FIG. 14, a control structure of shaping apparatus 1300 according to the present embodiment will be described. FIG. 14 is a flowchart showing a procedure of processing executed by shaping device 1300.

ステップS1410にて、IDLE時間計測部1310は、カスケード側の装置すなわちシェーピング装置200からパケットの入力があるか否かを判断する。IDLE時間計測部1310が、そのような入力があると判断すると(ステップS1410にてYES)、処理はステップS1420に移される。そうでない場合には(ステップS1410にてNO)、処理はステップS1430に移される。   In step S1410, IDLE time measurement unit 1310 determines whether or not there is a packet input from a cascade-side device, that is, shaping device 200. If IDLE time measurement unit 1310 determines that such an input is present (YES in step S1410), the process proceeds to step S1420. If not (NO in step S1410), the process proceeds to step S1430.

ステップS1420にて、カスケードキューバッファ1330は、OR回路1320から出力されるパケットをいずれかのキューバッファに格納する。この格納は、予め設定された順序に従って行なわれる。   In step S1420, cascade queue buffer 1330 stores the packet output from OR circuit 1320 in any queue buffer. This storage is performed according to a preset order.

ステップS1430にて、IDLE時間計測部1310は、アイドル時間を計測する。ここでアイドル時間とは、受信部1210からパケットが出力されていない時間をいう。   In step S1430, IDLE time measurement unit 1310 measures idle time. Here, the idle time refers to a time during which no packet is output from the receiving unit 1210.

ステップS1440にて、IDLE時間計測部1310は、予め設定された最大時間が経過したか否かを判断する。この判断は、IDLE時間計測部1310により計測されたアイドル時間と、メモリ(図示しない)に格納されている最大時間とを比較することにより行なわれる。IDLE時間計測部1310が、最大時間は経過していると判断すると(ステップS1440にてYES)、処理はステップS1450に移される。そうでない場合には(ステップS1440にてNO)、処理はステップS1460に移される。ステップS1450にて、IDLE時間計測部1310は、最大時間をギャップ情報として、カスケードキューバッファ1330に格納する。   In step S1440, IDLE time measuring unit 1310 determines whether or not a preset maximum time has elapsed. This determination is made by comparing the idle time measured by the IDLE time measuring unit 1310 with the maximum time stored in a memory (not shown). If IDLE time measurement unit 1310 determines that the maximum time has elapsed (YES in step S1440), the process proceeds to step S1450. If not (NO in step S1440), the process proceeds to step S1460. In step S1450, IDLE time measurement unit 1310 stores the maximum time as gap information in cascade queue buffer 1330.

ステップS1460にて、IDLE時間計測部1310は、受信部1210からOR回路1320へのパケットの入力があるか否かを判断する。IDLE時間計測部1310が、そのようなパケットの入力があると判断すると(ステップS1460にてYES)、処理はステップS1470に移される。そうでない場合には(ステップS1460にてNO)、処理はステップS1480に移される。ステップS1470にて、IDLE時間計測部1310は、計測されたアイドル時間をギャップ情報としてカスケードキューバッファ1330のいずれかのバッファに格納する。   In step S1460, IDLE time measuring unit 1310 determines whether or not there is a packet input from receiving unit 1210 to OR circuit 1320. If IDLE time measurement unit 1310 determines that such a packet is input (YES in step S1460), the process proceeds to step S1470. If not (NO in step S1460), the process proceeds to step S1480. In step S1470, IDLE time measurement unit 1310 stores the measured idle time as gap information in any one of cascade queue buffers 1330.

ステップS1480にて、IDLE時間計測部1310は、予め定められた時間が経過したか否かを判断する。IDLE時間計測部1310が、予め定められた時間は経過していると判断すると(ステップS1480にてYES)、処理はステップS1490に移される。そうでない場合には(ステップS1480にてNO)、処理はステップS1430に戻される。ステップS1490にて、IDLE時間計測部1310は、計測されたアイドル時間をギャップ情報として、カスケードキューバッファ1330のいずれかの領域に格納する。   In step S1480, IDLE time measurement unit 1310 determines whether or not a predetermined time has elapsed. If IDLE time measurement unit 1310 determines that the predetermined time has elapsed (YES in step S1480), the process proceeds to step S1490. If not (NO in step S1480), the process returns to step S1430. In step S1490, IDLE time measurement unit 1310 stores the measured idle time as gap information in any region of cascade queue buffer 1330.

図15を参照して、本実施の形態に係るシェーピング装置1300の制御構造についてさらに説明する。図15は、カスケード/自局切換部1350が実行する処理の手順を表わすフローチャートである。   With reference to FIG. 15, the control structure of shaping apparatus 1300 according to the present embodiment will be further described. FIG. 15 is a flowchart showing a procedure of processing executed by cascade / own station switching section 1350.

ステップS1510にて、カスケード/自局切換部1350は、ギャップ情報カウンタ1340からギャップ情報の入力を受ける。ステップS1520にて、カスケード/自局切換部1350は、ギャップ情報に対応する時間が経過したか否かを判断する。カスケード/自局切換部1350が、そのような時間は経過していると判断すると(ステップS1520にてYES)、処理はステップS1530に移される。そうでない場合には(ステップS1520にてNO)、処理はステップS1540に移される。   In step S 1510, cascade / own station switching section 1350 receives gap information from gap information counter 1340. In step S1520, cascade / own station switching section 1350 determines whether or not the time corresponding to the gap information has elapsed. If cascade / own station switching unit 1350 determines that such a time has elapsed (YES in step S1520), the process proceeds to step S1530. If not (NO in step S1520), the process proceeds to step S1540.

ステップS1530にて、カスケード/自局切換部1350は、シェーピングユニット750に対してディスイネーブル信号をCR信号として送出する。その結果、シェーピングユニット750がキューバッファ210からパケットを出力していた場合には、そのパケットの出力が完了した場合に、それ以降の出力を停止する。   In step S1530, cascade / own station switching section 1350 sends a disenable signal as a CR signal to shaping unit 750. As a result, when the shaping unit 750 outputs a packet from the queue buffer 210, when the output of the packet is completed, the subsequent output is stopped.

ステップS1540にて、カスケード/自局切換部1350は、シェーピングユニット750に対してイネーブル信号をCR信号として送出する。これにより、キューバッファ210にパケットが格納されている場合には、タイミング発生器720はキューバッファ210からパケットを読み出してOR回路780に対して出力する。   In step S1540, cascade / own station switching section 1350 sends an enable signal as a CR signal to shaping unit 750. Accordingly, when a packet is stored in the queue buffer 210, the timing generator 720 reads the packet from the queue buffer 210 and outputs the packet to the OR circuit 780.

以上のようにして、本実施の形態に係るシェーピング装置1300は、カスケード結合されたシェーピング装置から送出されたバッファを格納するカスケードキューバッファ1330を備える。カスケード/自局切替部1350は、カスケードキューバッファ1330へのパケットの送信の有無に基づいて、カスケードキューバッファ1330に格納されているパケットの送出と、シェーピングユニット750に格納されているパケットの送出とを切り替える。   As described above, the shaping apparatus 1300 according to the present embodiment includes the cascade queue buffer 1330 that stores the buffers sent from the cascade-connected shaping apparatuses. The cascade / own station switching unit 1350 transmits the packet stored in the cascade queue buffer 1330 and transmits the packet stored in the shaping unit 750 based on whether or not the packet is transmitted to the cascade queue buffer 1330. Switch.

このようにすると、シェーピング装置1300に他のシェーピング装置、たとえばシェーピング装置200を接続することができるため、送信バッファ260からネットワーク130に配信されるパケットの種類、すなわちコンテンツの種類を増やすことができる。   In this way, since another shaping device, for example, the shaping device 200, can be connected to the shaping device 1300, the types of packets distributed from the transmission buffer 260 to the network 130, that is, the types of content can be increased.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の第1の実施の形態に係るシェーピング装置200を含む情報提供ネットワークを表わす図である。It is a figure showing the information provision network containing the shaping apparatus 200 which concerns on the 1st Embodiment of this invention. シェーピング装置200のハードウェア構成を表わすブロック図である。2 is a block diagram illustrating a hardware configuration of a shaping apparatus 200. FIG. キューバッファ210におけるデータの格納の一態様を表わす図である。It is a figure showing one mode of storage of data in queue buffer 210. シェーピング装置200の各ハードウェアが実行する処理の手順を表わすフローチャートである。4 is a flowchart showing a procedure of processing executed by each hardware of the shaping apparatus 200. タイミング発生器220が実行する処理の手順を表わすフローチャートである。5 is a flowchart showing a procedure of processing executed by timing generator 220. シェーピング装置200に入力されたパケットの出力態様を表わす図である。It is a figure showing the output mode of the packet input into the shaping apparatus. 本発明の第2の実施の形態に係るシェーピング装置700−1のハードウェア構成を表わすブロック図である。It is a block diagram showing the hardware constitutions of the shaping apparatus 700-1 which concerns on the 2nd Embodiment of this invention. カスケード/自局切換回路800のハードウェア構成を表わすブロック図である。2 is a block diagram showing a hardware configuration of cascade / own station switching circuit 800. FIG. メモリ900におけるデータの格納の一態様を概念的に表わす図である。FIG. 3 is a diagram conceptually showing one mode of data storage in a memory 900. 2台のシェーピング装置700−1,700−2が接続されている場合における各装置の動作の状態を表わすタイミングチャートである。It is a timing chart showing the state of operation of each device when two shaping devices 700-1 and 700-2 are connected. シェーピング装置700−1,700−2の各々のシェーピング機能を一時的に停止させるために出力される信号を表わすタイミングチャートである。It is a timing chart showing the signal output in order to stop each shaping function of shaping device 700-1 and 700-2 temporarily. 本発明の第3の実施の形態に係るシェーピング装置1200のハードウェア構成を表わすブロック図である。It is a block diagram showing the hardware constitutions of the shaping apparatus 1200 which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係るシェーピング装置1300のハードウェア構成を表わすブロック図である。It is a block diagram showing the hardware constitutions of the shaping apparatus 1300 which concerns on the 4th Embodiment of this invention. シェーピング装置1300が実行する処理の手順を表わすフローチャートである。10 is a flowchart showing a procedure of processing executed by shaping apparatus 1300. カスケード/自局切換部1350が実行する処理の手順を表わすフローチャートである。It is a flowchart showing the procedure of the process which the cascade / own station switching part 1350 performs.

符号の説明Explanation of symbols

10 コンテンツ配信システム、110 コンテンツDB、120 ビデオサーバ、130 ネットワーク、140 セットトップボックス、142 バッファ、144 デコーダ、150 テレビ、200,700−1,700−2,1200,1300 シェーピング装置、210 キューバッファ、220,720 タイミング発生器、230 カウンタ、240 分周器、260 送信バッファ、760,1210 受信部、770 カスケードゲート、780,1320 OR回路、800,1350 カスケード/自局切替回路、810 入力回路、820 クロック、830,1240 判断回路、840 出力回路、900 メモリ、1202 信号線、1220 パケット検出回路、1230 パケット遅延バッファ、1250 IDLE検出回路、1310 IDLE時間計測部、1330 カスケードキューバッファ、1340 ギャップ情報カウンタ。   10 content distribution system, 110 content DB, 120 video server, 130 network, 140 set top box, 142 buffer, 144 decoder, 150 television, 200, 700-1, 700-2, 1200, 1300 shaping device, 210 queue buffer, 220, 720 Timing generator, 230 counter, 240 frequency divider, 260 transmission buffer, 760, 1210 reception unit, 770 cascade gate, 780, 1320 OR circuit, 800, 1350 cascade / own station switching circuit, 810 input circuit, 820 Clock, 830, 1240 decision circuit, 840 output circuit, 900 memory, 1202 signal line, 1220 packet detection circuit, 1230 packet delay buffer, 1250 IDLE detection Circuit, 1310 IDLE time measuring unit, 1330 cascade queue buffer, 1340 gap information counter.

Claims (12)

複数のストリームの入力を受けるストリーム入力手段を備え、前記複数のストリームの各々は、複数のパケットをそれぞれ含み、
前記複数のパケットをそれぞれ格納する第1の記憶手段と、
前記複数のストリームの各々のビットレートに基づいて、前記複数のパケットの各々を読み出すタイミングを規定するための信号をそれぞれ生成する複数の生成手段と、
前記複数の生成手段の各々により生成された各々の信号に基づいて、前記第1の記憶手段から、前記各々の信号に対応するストリームのパケットを読み出す制御手段と、
前記第1の記憶手段から読み出されたパケットを格納する第2の記憶手段と、
前記第2の記憶手段に格納されているパケットを送信する送信手段とを備える、可変長フレームのシェーピング装置。
Comprising stream input means for receiving a plurality of streams, each of the plurality of streams including a plurality of packets;
First storage means for storing each of the plurality of packets;
A plurality of generating means for generating signals for defining the timing for reading each of the plurality of packets based on the bit rate of each of the plurality of streams;
Control means for reading out packets of the stream corresponding to each signal from the first storage means based on each signal generated by each of the plurality of generating means;
Second storage means for storing packets read from the first storage means;
A variable-length frame shaping apparatus comprising: transmission means for transmitting a packet stored in the second storage means.
前記複数の生成手段の各々は、
前記複数のストリームの等価ビットレートを生成するビットレート生成手段と、
前記等価ビットレートに基づいて前記信号を生成する信号生成手段とを含む、請求項1に記載の可変長フレームのシェーピング装置。
Each of the plurality of generating means includes
Bit rate generating means for generating an equivalent bit rate of the plurality of streams;
The variable length frame shaping apparatus according to claim 1, further comprising: a signal generation unit configured to generate the signal based on the equivalent bit rate.
前記複数の生成手段の各々は、
前記第1の記憶手段から前記第2の記憶手段へのパケットの送信に基づいて、前記第2の記憶手段に送信されたデータ量を特定するための特定データを取得する取得手段と、
前記ストリームのビットレートと前記特定データとに基づいて、前記信号を生成するタイミング信号生成手段とを含む、請求項1に記載の可変長フレームのシェーピング装置。
Each of the plurality of generating means includes
An acquisition means for acquiring specific data for specifying the amount of data transmitted to the second storage means based on transmission of a packet from the first storage means to the second storage means;
2. The variable length frame shaping apparatus according to claim 1, further comprising timing signal generation means for generating the signal based on a bit rate of the stream and the specific data.
前記取得手段は、前記第1の記憶手段に格納されているパケットの長さを取得し、
前記タイミング信号生成手段は、前記取得手段により取得されたパケットの長さを前記ストリームデータのビットレートに基づいて減算することにより、前記信号を生成する、請求項3に記載の可変長フレームのシェーピング装置。
The acquisition unit acquires the length of the packet stored in the first storage unit,
4. The variable length frame shaping according to claim 3, wherein the timing signal generation unit generates the signal by subtracting the packet length acquired by the acquisition unit based on a bit rate of the stream data. apparatus.
前記取得手段は、前記第1の記憶手段から前記第2の記憶手段に送信されたパケットの送信バイトを取得し、
前記タイミング信号生成手段は、前記送信バイトを前記ストリームのビットレートに基づいて減算することにより、前記信号を生成する、請求項3に記載の可変長フレームのシェーピング装置。
The acquisition unit acquires a transmission byte of a packet transmitted from the first storage unit to the second storage unit,
4. The variable length frame shaping device according to claim 3, wherein the timing signal generation unit generates the signal by subtracting the transmission byte based on a bit rate of the stream.
他のパケット送信装置から出力された他のパケットの入力を受ける入力手段と、
前記他のパケットの送信と前記読み出されたパケットの送信とを切り換える切替制御手段とをさらに備える、請求項1に記載の可変長フレームのシェーピング装置。
Input means for receiving an input of another packet output from another packet transmitting device;
2. The variable length frame shaping apparatus according to claim 1, further comprising switching control means for switching between transmission of the other packet and transmission of the read packet.
前記切替制御手段は、
前記送信手段によるパケットの送信を可能にするための第1のデータと、前記他のパケットの送信を可能にするための第2のデータとを格納する切替データ記憶手段を含み、前記第1のデータと前記第2のデータとは予め定められており、
前記第1のデータおよび前記第2のデータとに基づいて、前記第1の記憶手段から前記パケットを読み出すための第1の制御信号を前記制御手段に対して、そして、前記ストリームデータを送信させるための第2の制御信号を前記パケット送信装置に対して、排他的に出力する指令手段を含む、請求項6に記載の可変長フレームのシェーピング装置。
The switching control means includes
Switching data storage means for storing first data for enabling transmission of packets by the transmission means and second data for enabling transmission of the other packets; The data and the second data are predetermined,
Based on the first data and the second data, a first control signal for reading the packet from the first storage means is transmitted to the control means, and the stream data is transmitted. The variable length frame shaping device according to claim 6, further comprising command means for exclusively outputting a second control signal for the packet transmission device to the packet transmission device.
前記切替制御手段は、時刻を計測する計時手段をさらに含み、
前記第1のデータと前記第2のデータとは、ストリームデータを送信するための帯域を使用するためにそれぞれ予め定められた割合であり、
前記指令手段は、前記計時手段により計測される時刻と前記それぞれ予め定められた割合とに基づいて、前記制御手段に対する前記第1の制御信号の出力と、前記パケット送信装置に対する前記第2の制御信号の出力とを切り替える、請求項7に記載の可変長フレームのシェーピング装置。
The switching control means further includes a time measuring means for measuring time,
The first data and the second data are respectively predetermined ratios for using a band for transmitting stream data,
The command means outputs the first control signal to the control means and the second control to the packet transmission device based on the time measured by the time measuring means and the predetermined ratios, respectively. The variable length frame shaping device according to claim 7, wherein the signal output is switched.
前記切替制御手段は、
前記入力手段を介して入力される信号に基づいてパケットの有無を検出するパケット検出手段と、
前記他のパケット送信装置からのパケットを一時的に格納する一時格納手段と、
前記一時格納手段からのパケットの出力の有無を検出するアイドル検出手段と、
前記パケットの有無と前記パケットの出力の有無とに基づいて、前記第1の記憶手段に格納されているパケットを出力するか否かを判断する判断手段と、
前記判断手段による判断の結果に基づいて、前記信号を、前記制御手段に送出する指令手段とを含み、
前記制御手段は、前記信号に基づいて、前記第1の記憶手段に格納されているパケットを読み出す、請求項6に記載の可変長フレームのシェーピング装置。
The switching control means includes
Packet detection means for detecting the presence or absence of a packet based on a signal input via the input means;
Temporary storage means for temporarily storing packets from the other packet transmission device;
Idle detection means for detecting presence or absence of output of a packet from the temporary storage means;
Determining means for determining whether to output the packet stored in the first storage means based on the presence or absence of the packet and the presence or absence of the output of the packet;
Command means for sending the signal to the control means based on the result of the judgment by the judgment means;
The variable length frame shaping apparatus according to claim 6, wherein the control unit reads a packet stored in the first storage unit based on the signal.
前記切替制御手段は、
前記入力手段に対するパケットの入力が行なわれていないアイドル時間を計測するアイドル計測手段と、
前記入力手段からのパケットと前記アイドル時間とを格納するカスケード記憶手段と、
前記アイドル時間の経過を検知する検知手段と、
前記アイドル時間が経過するまで前記パケットを読み出すように、前記制御手段に前記信号を送信する指令手段と、
前記アイドル時間が経過するまでに前記入力手段に対するパケットの入力を検出した場合に、前記入力手段を介して入力されたパケットを、前記カスケード記憶手段に格納する保存制御手段と、
前記アイドル時間の経過後に、前記カスケード記憶手段に格納されているパケットを読み出す読出手段とを含む、請求項6に記載の可変長フレームのシェーピング装置。
The switching control means includes
Idle measuring means for measuring idle time during which no packet is input to the input means;
Cascade storage means for storing the packet from the input means and the idle time;
Detecting means for detecting the passage of the idle time;
Command means for transmitting the signal to the control means so as to read out the packet until the idle time elapses;
A storage control means for storing a packet input via the input means in the cascade storage means when detecting an input of a packet to the input means before the idle time elapses;
The variable length frame shaping apparatus according to claim 6, further comprising: a reading unit that reads a packet stored in the cascade storage unit after the idle time has elapsed.
前記第1の記憶手段は、前記複数のパケットの各々を一時的に格納するキューバッファを含み、
前記複数の生成手段の各々は、
前記複数のストリームの各々のビットレートを生成する分周器と、
前記分周器により生成されたビットレートに基づいてダウンカウントする複数のカウンタとを含み、
前記制御手段は、前記複数のカウンタの各々に応じて出力される信号に基づいて、前記キューバッファに格納されているパケットを読み出すタイミングを制御するコントローラを含む、請求項1に記載の可変長フレームのシェーピング装置。
The first storage means includes a queue buffer for temporarily storing each of the plurality of packets;
Each of the plurality of generating means includes
A frequency divider for generating a bit rate for each of the plurality of streams;
A plurality of counters that count down based on the bit rate generated by the frequency divider,
2. The variable length frame according to claim 1, wherein the control unit includes a controller that controls a timing of reading a packet stored in the queue buffer based on a signal output in accordance with each of the plurality of counters. Shaping device.
データを電磁気的に格納する記憶手段を備える装置が複数のストリームの入力を受けるステップを備え、前記複数のストリームの各々は、複数のパケットをそれぞれ含み、
前記記憶手段に、前記複数のパケットをそれぞれ格納するステップと、
前記複数のストリームの各々のビットレートに基づいて、前記複数のパケットの各々を読み出すタイミングを規定するための信号をそれぞれ生成するステップと、
前記生成された各々の信号に基づいて、前記記憶手段から、前記各々の信号に対応するストリームのパケットを読み出すステップと、
前記記憶手段から読み出されたパケットを送信するステップとを備える、可変長フレームのシェーピング方法。
An apparatus comprising storage means for electromagnetically storing data comprises receiving a plurality of streams, each of the plurality of streams including a plurality of packets,
Storing each of the plurality of packets in the storage means;
Generating a signal for defining a timing for reading each of the plurality of packets based on a bit rate of each of the plurality of streams;
Reading a packet of a stream corresponding to each of the signals from the storage means based on the generated signals;
And a step of transmitting a packet read from the storage means.
JP2005120106A 2005-04-18 2005-04-18 Shaping apparatus and shaping method for variable length frame Withdrawn JP2006303724A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120106A JP2006303724A (en) 2005-04-18 2005-04-18 Shaping apparatus and shaping method for variable length frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120106A JP2006303724A (en) 2005-04-18 2005-04-18 Shaping apparatus and shaping method for variable length frame

Publications (1)

Publication Number Publication Date
JP2006303724A true JP2006303724A (en) 2006-11-02

Family

ID=37471518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120106A Withdrawn JP2006303724A (en) 2005-04-18 2005-04-18 Shaping apparatus and shaping method for variable length frame

Country Status (1)

Country Link
JP (1) JP2006303724A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015520964A (en) * 2012-04-23 2015-07-23 アファームド ネットワークス,インク. Integrated controller-based pacing for HTTP pseudo-streaming
TWI564722B (en) * 2014-12-12 2017-01-01 環鴻科技股份有限公司 Black plane and method for detecting serial general purpose input/output signal thereof
JP2017521914A (en) * 2014-06-11 2017-08-03 マーベル ワールド トレード リミテッド System and method for blocking transmission of frames in a network device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015520964A (en) * 2012-04-23 2015-07-23 アファームド ネットワークス,インク. Integrated controller-based pacing for HTTP pseudo-streaming
JP2017521914A (en) * 2014-06-11 2017-08-03 マーベル ワールド トレード リミテッド System and method for blocking transmission of frames in a network device
TWI564722B (en) * 2014-12-12 2017-01-01 環鴻科技股份有限公司 Black plane and method for detecting serial general purpose input/output signal thereof

Similar Documents

Publication Publication Date Title
US7720065B2 (en) Method and apparatus for biasing of network node packet prioritization based on packet content
TWI543568B (en) Reducing headroom
US8432925B2 (en) Apparatus and method for controlling buffering of an arrival packet
US10834403B2 (en) Adaptive control system for media encoder using accumulation parameter
US8730992B2 (en) System and method for transmitting network packets adapted for multimedia streams
US10715617B2 (en) Stream reservation class converter
EP3413573A1 (en) Client, server, reception method and transmission method
KR100855760B1 (en) Method and system for predicting and streaming content utilizing multiple stream capacity
US20080192633A1 (en) Apparatus and method for controlling data flow in communication system
CN110830460A (en) Connection establishing method and device, electronic equipment and storage medium
US10666568B2 (en) Timing transport method in a communication network
US6680910B1 (en) Network interface unit
JP4349349B2 (en) Data transmission / reception system, transmission apparatus, reception apparatus, and data transmission / reception method
JP2006303724A (en) Shaping apparatus and shaping method for variable length frame
JP2002271389A (en) Packet processor and packet processing method
WO2016132402A1 (en) Communication frame transfer device and communication system
US10834166B2 (en) Transmission apparatus that is capable of maintaining transmission quality in switching transmission path, reception apparatus, transmission and reception system, method of controlling transmission apparatus and reception apparatus, and storage medium
US10772010B2 (en) Transmission apparatus, method for controlling transmission, and recording medium
JP2005318075A (en) Jitter absorbing apparatus and packet transmission apparatus
Steyaert et al. Analysis and design of a playout buffer for VBR streaming video
JP5857388B2 (en) Transmission apparatus and transmission method
JP2014011636A (en) Transmitter, transmission method, and program
JP6055117B2 (en) Network video transmission system, transmission video switching method, and program
Maertens Analysis of discrete-time queueing systems with priority jumps
KR100991526B1 (en) Methdd of scheduling packet

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701