JP2006303275A - Film-pattern substrate, film-pattern forming method, device manufacturing method, electro-optic device, and electronic appliance - Google Patents

Film-pattern substrate, film-pattern forming method, device manufacturing method, electro-optic device, and electronic appliance Download PDF

Info

Publication number
JP2006303275A
JP2006303275A JP2005124594A JP2005124594A JP2006303275A JP 2006303275 A JP2006303275 A JP 2006303275A JP 2005124594 A JP2005124594 A JP 2005124594A JP 2005124594 A JP2005124594 A JP 2005124594A JP 2006303275 A JP2006303275 A JP 2006303275A
Authority
JP
Japan
Prior art keywords
film pattern
film
substrate
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005124594A
Other languages
Japanese (ja)
Other versions
JP4617983B2 (en
Inventor
Atsushi Denda
敦 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005124594A priority Critical patent/JP4617983B2/en
Publication of JP2006303275A publication Critical patent/JP2006303275A/en
Application granted granted Critical
Publication of JP4617983B2 publication Critical patent/JP4617983B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable thin-film wiring-pattern. <P>SOLUTION: A film-pattern forming method has a process for forming a barrier plate B on a substrate P, a process for forming a first film-pattern 4a in an opening 2 partitioned by the barrier plate B, a process for removing the portions of the barrier plate B which are opposed respectively to the respective sides of the first film-pattern 4a, and a process for forming a second film-pattern 5 by its plating wherewith the respective sides and the upper portion of the first film-pattern 4a are covered. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器に関するものである。   The present invention relates to a film pattern substrate, a film pattern forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus.

電子回路または集積回路などに使われる配線を有するデバイス製造には、例えばフォトリソグラフィ法によるパターン形成が広く用いられている。このフォトリソグラフィ法は、予め導電膜を成膜した基板上にレジストと呼ばれる感光材を塗布し、回路パターンを照射後現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このフォトリソグラフィ法は、機能膜の成膜およびエッチングに真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。   For example, pattern formation by photolithography is widely used for manufacturing devices having wirings used in electronic circuits or integrated circuits. In this photolithography method, a thin film wiring pattern is formed by applying a photosensitive material called a resist on a substrate on which a conductive film has been formed in advance, irradiating and developing a circuit pattern, and etching the conductive film according to the resist pattern. To form. This photolithography method requires large-scale equipment such as a vacuum device and complicated processes for the formation and etching of functional films, and the material usage efficiency is only a few percent, and most of them must be discarded, resulting in production costs. Is expensive.

これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に配線パターンを形成する方法が提案されている(例えば、特許文献1参照)。この方法では、Ag(銀)やCu(銅)等の金属微粒子等の導電性微粒子を分散させた機能液である配線パターン用インクを基板に直接パターン塗布し、その後熱処理やレーザー照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
一方、この種の金属配線パターン(Ag、Cu)では、そのマイグレーション(エレクトロマイグレーション、ストレスマイグレーション、イオンマイグレーション)、耐プラズマ、耐ウェットエッチ特性を高めるために、Ni膜等を保護膜としてインクジェット法により積層成膜することが提案されている(セイコーエプソン等)。
米国特許第5132248号明細書
On the other hand, a method of forming a wiring pattern on a substrate by using a droplet discharge method in which a liquid material is discharged from the liquid discharge head, that is, a so-called inkjet method has been proposed (see, for example, Patent Document 1). ). In this method, a wiring pattern ink which is a functional liquid in which conductive fine particles such as Ag (silver) and Cu (copper) are dispersed is directly applied to a substrate, and then heat treatment and laser irradiation are performed. It converts into a thin film conductive film pattern. According to this method, there is an advantage that photolithography is not required, the process is greatly simplified, and the amount of raw materials used is reduced.
On the other hand, in this type of metal wiring pattern (Ag, Cu), in order to improve its migration (electromigration, stress migration, ion migration), plasma resistance, and wet etch resistance, a Ni film or the like is used as a protective film by an inkjet method. It has been proposed to form a laminated film (Seiko Epson, etc.).
US Pat. No. 5,132,248

しかしながら、上述したような従来技術には、以下のような問題が存在する。
金属配線パターンの上面にバリア膜を形成するだけでは、マイグレーション特性を向上させることは困難である。また、配線の平坦化及び細線化に対応するために、バンク(隔壁)の間にインクを塗布する場合、保護膜インクの乾燥・焼成後に、配線の側面とバンクとの間に隙間が形成され、水分が入り込む可能性があることから、金属配線としての信頼性に欠けるという問題が生じる。
更に、金属配線パターンを液滴吐出により成膜する場合には、形成された配線の平坦性及び緻密性が十分ではない傾向がある。
However, the following problems exist in the conventional technology as described above.
It is difficult to improve migration characteristics only by forming a barrier film on the upper surface of the metal wiring pattern. In addition, in order to cope with the flattening and thinning of the wiring, when ink is applied between the banks (partitions), a gap is formed between the side surface of the wiring and the bank after drying and baking of the protective film ink. Since moisture may enter, there is a problem that reliability as a metal wiring is lacking.
Furthermore, when forming a metal wiring pattern by droplet ejection, the flatness and denseness of the formed wiring tend to be insufficient.

本発明は、以上のような点を考慮してなされたもので、信頼性の高い膜パターンを実現する膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器を提供することを目的とする。   The present invention has been made in consideration of the above points, and provides a film pattern substrate, a film pattern forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus that realize a highly reliable film pattern. With the goal.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の膜パターン形成方法は、基板上に隔壁を形成する工程と、前記隔壁で区画された開口部に第1膜パターンを成膜する工程と、前記第1膜パターンの側部と対向する前記隔壁を除去する工程と、前記第1膜パターンの側部及び上部を被覆する第2膜パターンをメッキにより成膜する工程とを有することを特徴とするものである。
In order to achieve the above object, the present invention employs the following configuration.
The method for forming a film pattern according to the present invention includes a step of forming a partition on a substrate, a step of forming a first film pattern in an opening defined by the partition, and a side of the first film pattern. The method includes a step of removing the partition walls, and a step of forming a second film pattern covering the side and upper portions of the first film pattern by plating.

従って、本発明の膜パターン形成方法では、第1膜パターンの側部と対向する隔壁を除去することにより、第1膜パターン側部(側面)を露出させることができる。そして、第1膜パターンの上部のみならず、露出した第1膜パターンの側部を第2膜パターンで被覆して保護することにより、第1膜パターンのマイグレーション特性等が向上した信頼性の高い膜パターンを形成することが可能になる。また、本発明では、第2膜パターンをメッキにより形成しているので、緻密で良質な膜質を有する膜パターンを形成することができる。   Therefore, in the film pattern forming method of the present invention, the first film pattern side part (side face) can be exposed by removing the partition wall facing the side part of the first film pattern. Then, not only the upper part of the first film pattern but also the exposed side part of the first film pattern is covered and protected with the second film pattern, thereby improving the migration characteristics and the like of the first film pattern with high reliability. A film pattern can be formed. In the present invention, since the second film pattern is formed by plating, it is possible to form a film pattern having a dense and good film quality.

前記隔壁としては、前記開口部の先端側が漸次拡径するテーパ状に形成される構成や、前記開口部の先端側を欠落させた段部を有する構成を好適に採用できる。
この構成の場合、段部としてはハーフ露光で形成することができる。
As the partition wall, a configuration in which the tip end side of the opening is formed in a tapered shape with a gradually increasing diameter or a configuration having a stepped portion in which the tip end side of the opening is omitted can be suitably employed.
In the case of this configuration, the stepped portion can be formed by half exposure.

また、本発明では、前記第1膜パターンの成膜前に、前記開口部の底部に第3膜パターンをメッキにより成膜する工程を有することが好ましい。
従って、本発明では、第1膜パターンの側部及び上部に加えて底部も被覆することができ、第1膜パターンのマイグレーション特性等を一層向上させて、信頼性をより高めることができる。
また、この場合、前記第3膜パターンは、前記第2膜パターンと同一材料で形成されることが好ましい。
これにより、本発明では、同一のメッキ槽を使用することができ、生産性の向上に寄与できる。
In the present invention, it is preferable that a step of forming a third film pattern on the bottom of the opening by plating is formed before forming the first film pattern.
Therefore, in the present invention, the bottom portion can be covered in addition to the side portion and the top portion of the first film pattern, and the migration characteristics and the like of the first film pattern can be further improved to further improve the reliability.
In this case, it is preferable that the third film pattern is formed of the same material as the second film pattern.
Thereby, in this invention, the same plating tank can be used and it can contribute to the improvement of productivity.

また、本発明では、前記第1膜パターンの上部に成膜された第2膜パターンは、前記隔壁の上面と略面一に形成されることが好ましい。
これにより、本発明では、第1膜パターン及び第2膜パターンが成膜された基板が平坦化され、複数層に亘って膜パターンを形成した場合でも、凹凸の少ない平坦性に優れた配線基板とすることが可能になる。また、配線基板を表示装置に用いる場合には、配線の凹凸に起因する表示むらを抑制しながら、配線の厚膜化による配線抵抗の低減が同時に可能となる。
In the present invention, it is preferable that the second film pattern formed on the first film pattern is substantially flush with the upper surface of the partition wall.
As a result, in the present invention, the substrate on which the first film pattern and the second film pattern are formed is flattened, and even when the film pattern is formed over a plurality of layers, the wiring substrate has excellent flatness with few irregularities. It becomes possible. Further, when the wiring board is used for a display device, it is possible to simultaneously reduce the wiring resistance by increasing the thickness of the wiring while suppressing display unevenness due to the unevenness of the wiring.

また、本発明では、前記第1膜パターンを液滴吐出により形成することが好ましい。
これにより、本発明では、第1膜パターンの形成に際し、フォトリソグラフィが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量を少なくすることができる。
In the present invention, it is preferable that the first film pattern is formed by droplet discharge.
Accordingly, in the present invention, photolithography is not necessary when forming the first film pattern, the process is greatly simplified, and the amount of raw materials used can be reduced.

また、本発明のデバイス製造方法は、基板に膜パターンが形成されてなるデバイスの製造方法であって、先に記載の膜パターン形成方法により、前記基板に前記膜パターンを形成することを特徴とするものである。
従って、本発明のデバイス製造方法では、マイグレーション特性等が向上した信頼性の高い膜パターンを有するデバイスを製造することが可能になる。また、本発明では、緻密で良質な膜質を有する膜パターンを有するデバイスを製造することが可能になる。
The device manufacturing method of the present invention is a device manufacturing method in which a film pattern is formed on a substrate, wherein the film pattern is formed on the substrate by the film pattern forming method described above. To do.
Therefore, in the device manufacturing method of the present invention, it is possible to manufacture a device having a highly reliable film pattern with improved migration characteristics and the like. In addition, according to the present invention, a device having a film pattern having a dense and high-quality film quality can be manufactured.

この場合、膜パターンとしては、前記基板上に設けられたスイッチング素子の一部を構成することが好ましい。
これにより、本発明では、膜パターンが前記基板上に設けられたTFT(薄膜トランジスタ)等のスイッチング素子の一部を構成する場合に、信頼性が高く高品質のスイッチング素子を得ることができる。
In this case, it is preferable that the film pattern constitutes a part of the switching element provided on the substrate.
Thereby, in this invention, when a film | membrane pattern comprises some switching elements, such as TFT (thin film transistor) provided on the said board | substrate, reliable and high quality switching elements can be obtained.

また、本発明の電気光学装置は、先に記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とするものである。
そして、本発明の電子機器は、記載の電気光学装置を備えることを特徴とするものである。
従って、本発明では、信頼性が高く高品質の電気光学装置及び電子機器を得ることができる。
In addition, an electro-optical device according to the present invention includes a device manufactured using the device manufacturing method described above.
An electronic apparatus according to the present invention includes the electro-optical device described above.
Therefore, according to the present invention, it is possible to obtain a high-quality electro-optical device and electronic apparatus with high reliability.

一方、本発明の膜パターン基板は、基板上に第1膜パターンと第2膜パターンとが積層形成された膜パターン基板であって、前記第1膜パターンの側部及び上部に、前記第2膜パターンが被覆して形成されることを特徴とするものである。
従って、本発明の膜パターン基板では、第1膜パターンの上部のみならず、露出した第1膜パターンの側部を第2膜パターンで被覆して保護することにより、第1膜パターンのマイグレーション特性等が向上した信頼性の高い膜パターンを形成することが可能になる。
On the other hand, the film pattern substrate of the present invention is a film pattern substrate in which a first film pattern and a second film pattern are stacked on the substrate, and the second film pattern is formed on the side and upper portion of the first film pattern. The film pattern is formed by covering.
Therefore, in the film pattern substrate of the present invention, not only the upper part of the first film pattern but also the exposed side part of the first film pattern is covered with the second film pattern to protect the migration characteristics of the first film pattern. It is possible to form a highly reliable film pattern with improved characteristics.

この膜パターン基板においては、前記第1膜パターンの底部が第3膜パターンで被覆されていることが好ましい。
これにより、本発明では、第1膜パターンの側部及び上部に加え底部も含めて、第1膜パターンの全面を被覆することができ、第1膜パターンのマイグレーション特性等を一層向上させて、信頼性をより高めることができる。
In this film pattern substrate, the bottom of the first film pattern is preferably covered with a third film pattern.
Thereby, in the present invention, the entire surface of the first film pattern can be covered including the bottom as well as the side and top of the first film pattern, and the migration characteristics of the first film pattern can be further improved, Reliability can be further increased.

さらに、この膜パターン基板においては、前記第3膜パターンが前記第2膜パターンと同一材料で形成されることが好ましい。
これにより、本発明では、第2膜パターンと第3膜パターンとを同一のメッキ槽を使用して製造することができ、生産性の向上に寄与できる。
Furthermore, in this film pattern substrate, it is preferable that the third film pattern is formed of the same material as the second film pattern.
Thereby, in this invention, a 2nd film | membrane pattern and a 3rd film | membrane pattern can be manufactured using the same plating tank, and it can contribute to the improvement of productivity.

以下、本発明の膜パターン基板、膜パターン形成方法、デバイス製造方法及び電気光学装置並びに電子機器の実施の形態を、図1ないし図19を参照して説明する。
(第1実施形態)
まず、本発明に係る膜パターン形成方法の第1実施形態について説明する。
図1(a)〜(c)及び図2(d)〜(f)は、膜パターン形成方法の工程を示す図である。
Hereinafter, embodiments of a film pattern substrate, a film pattern forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to FIGS.
(First embodiment)
First, a first embodiment of a film pattern forming method according to the present invention will be described.
FIGS. 1A to 1C and FIGS. 2D to 2F are diagrams showing steps of a film pattern forming method.

まず図1(a)に示すように、基板Pの表面に、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等の所定の方法で、有機系感光性材料を塗布し、レジスト層1を形成する。配線パターンが形成される基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
そして、図1(b)に示すように、膜パターン(配線パターン)形状及び幅に応じた開口部2を形成するマスクを施しレジスト層1を露光する。
First, as shown in FIG. 1A, an organic photosensitive material is applied to the surface of the substrate P by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, and the resist layer 1 is formed. Form. Various substrates such as glass, quartz glass, Si wafer, plastic film, and metal plate can be used as the substrate P on which the wiring pattern is formed. Also included are those in which a semiconductor film, a metal film, a dielectric film, an organic film or the like is formed as a base layer on the surface of these various material substrates.
Then, as shown in FIG. 1B, a mask for forming an opening 2 corresponding to the shape and width of the film pattern (wiring pattern) is applied, and the resist layer 1 is exposed.

また、開口部2の先端側(図1中、上端側)においては、後工程の現像によりレジスト層1が所定深さまで除去されるが、基板Pに達する深さまでには除去されない程度の光エネルギを付与する、いわゆるハーフ露光を実施する。
この後、レジスト層1を現像・エッチングすることにより、図1(b)に示すように、上端側に段部3を有し、膜パターン幅(例えば10μm幅)の開口部2を形成するバンク(隔壁)B、Bが基板P上に突設される。
なお、基板Pに対しては、表面改質処理として、HMDS処理((CH)SiNHSi(CH)を蒸気状にして塗布する方法)が必要に応じ施される。
In addition, at the front end side (the upper end side in FIG. 1) of the opening 2, the resist layer 1 is removed to a predetermined depth by development in a later process, but the optical energy is not removed to the depth reaching the substrate P. So-called half exposure is performed.
Thereafter, by developing and etching the resist layer 1, as shown in FIG. 1B, the bank having the step 3 on the upper end side and forming the opening 2 having a film pattern width (for example, 10 μm width) is formed. (Partition walls) B and B are projected on the substrate P.
The substrate P is subjected to HMDS treatment (a method of applying (CH 3 ) 3 SiNHSi (CH 3 ) 3 in a vapor state) as a surface modification treatment, if necessary.

バンクB(レジスト層1)を形成する有機材料としては、膜パターン形成材料に対してもともと撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化(テフロン(登録商標)化)が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂等の高分子材料、さらには感光性ポリシラザン、シロキサン等を用いることが可能である。   The organic material for forming the bank B (resist layer 1) may be a material that originally exhibits liquid repellency with respect to the film pattern forming material. Insulating organic materials that can be easily patterned by photolithography may be used. For example, polymer materials such as acrylic resin, polyimide resin, olefin resin, and melamine resin, photosensitive polysilazane, siloxane, and the like can be used.

次に、金属配線材料を塗布するが、その前にバンクB間におけるバンク形成時のレジスト(有機物)残渣を除去し、且つ基板Pの表面を親液化するために、基板Pに対して残渣処理工程を施すとともに、塗布した金属配線材料がバンクBに残留しないように、バンクBに対する撥液化処理工程を施すことが好ましい。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするOプラズマ処理、バッファードフッ酸によるウエットエッチ処理等を選択できる。
また、撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CFプラズマ処理法)を採用することができる。
Next, a metal wiring material is applied, but before that, in order to remove the resist (organic matter) residue at the time of bank formation between banks B and to make the surface of the substrate P lyophilic, the residue treatment is performed on the substrate P. It is preferable to perform a lyophobic treatment process on the bank B so that the applied metal wiring material does not remain in the bank B.
As the residue treatment, an ultraviolet (UV) irradiation treatment for performing a residue treatment by irradiating ultraviolet rays, an O 2 plasma treatment using oxygen as a treatment gas in an air atmosphere, a wet etching treatment using buffered hydrofluoric acid, or the like can be selected.
Further, as the liquid repellent treatment, for example, a plasma treatment method (CF 4 plasma treatment method) using tetrafluoromethane as a treatment gas in an air atmosphere can be employed.

残渣処理工程及び撥液化処理工程の後には、液滴吐出装置による液滴吐出法を用いて、配線パターン形成材料(金属配線材料)を基板P上の開口部2に塗布する。
配線パターン用インクとしては、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものを用いることができる。
After the residue treatment step and the liquid repellency treatment step, a wiring pattern forming material (metal wiring material) is applied to the opening 2 on the substrate P by using a droplet discharge method using a droplet discharge device.
As the wiring pattern ink, it is possible to use a dispersion liquid in which conductive fine particles are dispersed in a dispersion medium, or a solution in which an organic silver compound or silver oxide nanoparticles are dispersed in a solvent (dispersion medium).

本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。   In the present embodiment, as the conductive fine particles, for example, metal fine particles containing any one of gold, silver, copper, palladium, and nickel, these oxides, and fine particles of conductive polymers and superconductors. Etc. are used. The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

そして、上述した液滴吐出装置の液滴吐出ヘッドから、上記配線パターン形成材料を含む液体材料を液滴にして吐出し、図1(c)に示すように、その液滴4を基板P上の開口部2に配置する。液滴吐出の条件としては、例えばインク重量4ng/dot、インク速度(吐出速度)5〜7m/secを採用できる。
このとき、開口部2はバンクB、Bに区画されているので、液状体が所定位置以外に拡がることを阻止できる。また、バンクB、Bは撥液性が付与されているため、吐出された液滴の一部がバンクB上にのっても、バンク表面が撥液性となっていることによりバンクBからはじかれ、バンク間の開口部2に流れ落ちるようになる。さらに、開口部2は親液性を付与されているため、吐出された液状体が開口部2にてより拡がり易くなり、これによって液状体が所定位置内でより均一に開口部2を埋め込むようにすることができる。
Then, the liquid material containing the wiring pattern forming material is discharged as droplets from the droplet discharge head of the above-described droplet discharge apparatus, and the droplet 4 is discharged onto the substrate P as shown in FIG. It arranges in the opening part 2 of. As the droplet discharge conditions, for example, an ink weight of 4 ng / dot and an ink speed (discharge speed) of 5 to 7 m / sec can be employed.
At this time, since the opening 2 is partitioned into the banks B and B, it is possible to prevent the liquid material from spreading outside the predetermined position. In addition, since the banks B and B have liquid repellency, even if a part of the ejected droplets is placed on the bank B, the bank surface has liquid repellency, so It is repelled and flows down to the opening 2 between the banks. Further, since the opening 2 is given lyophilicity, the discharged liquid material is more likely to spread in the opening 2 so that the liquid material embeds the opening 2 more uniformly within a predetermined position. Can be.

基板Pに液滴を吐出した後は、ホットプレート、電気炉などによる加熱処理により基板Pを加熱・焼成することにより、図2(d)に示すように、開口部2の底部に配線パターン膜(第1膜パターン)4aを成膜する。   After the droplets are discharged onto the substrate P, the substrate P is heated and baked by a heat treatment using a hot plate, an electric furnace or the like, thereby forming a wiring pattern film on the bottom of the opening 2 as shown in FIG. (First film pattern) 4a is formed.

次に、異方性アッシング処理により、図2(e)に示すように、配線パターン膜4aの側部と対向するバンクBの段部3、及び段部3以外のバンク表面の一部を除去(剥離)する。これにより、開口部2において、配線パターン膜4aの側部(側面)とバンクBとの間には隙間が形成されることになり、配線パターン膜4aの側部及び上部が露出する。
なお、アッシング処理としては、例えばプラズマ化した酸素ガス、窒素ガス、アルゴンガス等のガスとバンク(レジスト)とを反応させ、バンクを気化させて剥離・除去するプラズマアッシング等を採用できる。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでCO、HO、Oとなり、気体として剥離することができる。
Next, by anisotropic ashing, as shown in FIG. 2 (e), the step 3 of the bank B facing the side of the wiring pattern film 4a and a part of the bank surface other than the step 3 are removed. (Peel). Thereby, in the opening 2, a gap is formed between the side (side surface) of the wiring pattern film 4a and the bank B, and the side and upper part of the wiring pattern film 4a are exposed.
As the ashing treatment, for example, plasma ashing or the like may be employed in which a gas (such as oxygen gas, nitrogen gas, or argon gas) reacted with a bank (resist) and the bank is vaporized to be removed and removed. The bank is a solid substance composed of carbon, oxygen, and hydrogen. When the bank chemically reacts with oxygen plasma, it becomes CO 2 , H 2 O, O 2 and can be separated as a gas.

続いて、開口部2内にパラジウム等のNiメッキ前駆体(触媒)を含有する溶液を上述した液滴吐出方式や浸漬法により、配線パターン膜4aに選択的に付与する。
この溶液としては、例えば塩酸系の溶液にパラジウム(場合によっては錫も)溶解しているものを用いることができる。
Subsequently, a solution containing a Ni plating precursor (catalyst) such as palladium in the opening 2 is selectively applied to the wiring pattern film 4a by the droplet discharge method or the dipping method described above.
As this solution, for example, a solution in which palladium (or tin in some cases) is dissolved in a hydrochloric acid-based solution can be used.

次に、電解または無電解Niメッキにより、図2(f)に示すように、配線パターン膜4aの側部及び上部を被覆するニッケル膜(第2膜パターン)5を成膜する。無電解Niメッキを用いる場合は、例えば80〜90℃に加温した無電解Niメッキ浴中に、基板Pを1〜3分間浸漬し、配線パターン膜4aに付与されたパラジウム核上にニッケル膜5を所定の厚さでメッキ形成する。
このとき、メッキ浴への浸漬時間を調整することにより、ニッケル膜5の上部をバンクBの上面Baと略面一とする。
このようにして、側部及び上部がニッケル膜5に被覆された配線パターン膜4aが基板P上に形成される。
Next, as shown in FIG. 2F, a nickel film (second film pattern) 5 is formed by electrolytic or electroless Ni plating so as to cover the side and upper part of the wiring pattern film 4a. When using electroless Ni plating, for example, the substrate P is immersed in an electroless Ni plating bath heated to 80 to 90 ° C. for 1 to 3 minutes, and a nickel film is formed on the palladium core provided on the wiring pattern film 4a. 5 is plated to a predetermined thickness.
At this time, the upper part of the nickel film 5 is made substantially flush with the upper surface Ba of the bank B by adjusting the immersion time in the plating bath.
In this way, the wiring pattern film 4a whose side and upper portions are covered with the nickel film 5 is formed on the substrate P.

以上のように、本実施の形態では、配線パターン膜4aの上部に加えて側部もニッケル膜5によって被覆するので、水分等の悪影響を完全に排除することが可能になる。またマイグレーション、耐プラズマ、耐ウェットエッチ特性等を向上させることが可能となり、膜パターンとしての信頼性を高めることができる。   As described above, in this embodiment, since the side portion is covered with the nickel film 5 in addition to the upper portion of the wiring pattern film 4a, it is possible to completely eliminate adverse effects such as moisture. In addition, migration, plasma resistance, wet etch resistance, and the like can be improved, and the reliability of the film pattern can be improved.

また、配線パターン膜4aの側部にメッキを形成するにあたって、従来では配線パターン膜4aを成膜後にバンクを除去し、改めて配線パターン膜4aとの間に隙間をあけてバンクを形成することが考えられるが、この場合、二度目のフォトリソを実施する必要があるため、コストアップの一因になるとともに、フォトリソ時の位置合わせ、バンク断面のプロファイル、抜きパターンの現像不良、配線パターン膜4aによるハレーションの影響等の技術的課題が残るが、本実施形態では、予め段部3を形成し、この段部3をアッシングにより除去するので、容易、且つ精度よくニッケル膜を成膜することが可能である。   Further, when plating is formed on the side of the wiring pattern film 4a, conventionally, the bank is removed after the wiring pattern film 4a is formed, and a bank is formed again with a gap between the wiring pattern film 4a. In this case, since it is necessary to carry out the second photolithography, it contributes to the cost increase, and the alignment at the time of photolithography, the profile of the bank cross section, the defective development of the extraction pattern, and the wiring pattern film 4a. Although technical problems such as the influence of halation remain, in this embodiment, since the step portion 3 is formed in advance and the step portion 3 is removed by ashing, a nickel film can be formed easily and accurately. It is.

また、本実施形態では、ニッケル膜5をメッキにより形成しているので、配線パターン膜4aを緻密性に欠ける液滴吐出方式で形成した場合でも、緻密で良質な膜質を有する膜パターンを形成することができる。
さらに、本実施形態では、ニッケル膜5をバンクBの上面Baと面一に成膜しているので平坦性が向上した状態で膜パターンを形成することができる。そのため、膜パターンを複数層に亘って積層する場合でも、各層の膜パターンを平坦に形成することが可能になる。
Further, in this embodiment, since the nickel film 5 is formed by plating, even when the wiring pattern film 4a is formed by a droplet discharge method lacking in denseness, a dense film pattern having a good quality is formed. be able to.
Furthermore, in this embodiment, since the nickel film 5 is formed flush with the upper surface Ba of the bank B, the film pattern can be formed with improved flatness. Therefore, even when the film pattern is laminated over a plurality of layers, the film pattern of each layer can be formed flat.

(第2実施形態)
続いて、本発明に係る膜パターン形成方法の第2実施形態について説明する。
図3(a)〜(c)及び図4(d)〜(f)は、膜パターン形成方法の工程を示す図である。これらの図において、図1及び図2に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略または簡略化する。
(Second Embodiment)
Next, a second embodiment of the film pattern forming method according to the present invention will be described.
FIGS. 3A to 3C and FIGS. 4D to 4F are views showing steps of the film pattern forming method. In these drawings, the same reference numerals are given to the same elements as those of the first embodiment shown in FIGS. 1 and 2, and the description thereof is omitted or simplified.

上記第1実施形態と同様に、レジスト層1を形成し、さらに露光及びハーフ露光を実施し、現像することにより、図3(a)に示すように、段部3を有し開口部2を形成するバンクBを基板P上に突設する。   As in the first embodiment, the resist layer 1 is formed, and further, exposure and half exposure are performed, and development is performed. Thus, as illustrated in FIG. A bank B to be formed is projected on the substrate P.

次に、パラジウム等のNiメッキ前駆体(触媒)を含有する溶液を上述した液滴吐出方式や浸漬法により、開口部2の底部の基板P上に選択的に付与する。
そして、無電解Niメッキにより、図3(b)に示すように、基板P上にニッケル膜(第3膜パターン)6を所定の厚さで成膜する。無電解Niメッキの条件は、第1実施形態と同様である。
Next, a solution containing a Ni plating precursor (catalyst) such as palladium is selectively applied onto the substrate P at the bottom of the opening 2 by the above-described droplet discharge method or immersion method.
Then, a nickel film (third film pattern) 6 having a predetermined thickness is formed on the substrate P by electroless Ni plating as shown in FIG. The conditions for electroless Ni plating are the same as in the first embodiment.

続いて、開口部2内のニッケル膜6上に液滴吐出装置による液滴吐出法を用いて、図3(c)に示されるように、配線パターン形成材料(金属配線材料)4を塗布する。液滴を吐出した後は、ホットプレート、電気炉などによる加熱処理で基板Pを加熱・焼成することにより、図4(d)に示すように、開口部2の底部でニッケル膜6上に配線パターン膜4aを成膜する。   Subsequently, as shown in FIG. 3C, a wiring pattern forming material (metal wiring material) 4 is applied onto the nickel film 6 in the opening 2 by using a droplet discharging method using a droplet discharging device. . After the droplets are discharged, the substrate P is heated and baked by a heat treatment using a hot plate, an electric furnace, etc., so that wiring is formed on the nickel film 6 at the bottom of the opening 2 as shown in FIG. A pattern film 4a is formed.

次に、異方性アッシング処理により、図4(e)に示すように、配線パターン膜4a及びニッケル膜6の側部と対向するバンクBの段部3、及び段部3以外のバンク表面の一部を除去(剥離)する。これにより、開口部2において、配線パターン膜4a及びニッケル膜6の側部(側面)とバンクBとの間には隙間が形成されることになり、配線パターン膜4aの上部及び側部と、ニッケル膜6の側部とが露出する。この後、開口部2内にパラジウム等のNiメッキ前駆体(触媒)を含有する溶液を上述した液滴吐出方式や浸漬法により、配線パターン膜4aに選択的に付与する。   Next, by anisotropic ashing, as shown in FIG. 4 (e), the step 3 of the bank B facing the side portions of the wiring pattern film 4a and the nickel film 6 and the surface of the bank other than the step 3 are formed. Remove (peel) a part. Thereby, in the opening part 2, a gap is formed between the side (side surface) of the wiring pattern film 4a and the nickel film 6 and the bank B, and the upper and side parts of the wiring pattern film 4a, The side part of the nickel film 6 is exposed. Thereafter, a solution containing a Ni plating precursor (catalyst) such as palladium in the opening 2 is selectively applied to the wiring pattern film 4a by the droplet discharge method or the dipping method described above.

そして、上述した電解または無電解Niメッキにより、図4(f)に示すように、配線パターン膜4aの側部及び上部を被覆するニッケル膜5を成膜する。この場合も、メッキ浴への浸漬時間を調整することにより、ニッケル膜5の上部をバンクBの上面Baと略面一とすることが好ましい。
このようにして、側部、上部及び底部がニッケル膜5、6に被覆された配線パターン膜4aが基板P上に形成される。
Then, as shown in FIG. 4F, the nickel film 5 covering the side and upper portions of the wiring pattern film 4a is formed by the above-described electrolytic or electroless Ni plating. Also in this case, it is preferable that the upper part of the nickel film 5 is substantially flush with the upper surface Ba of the bank B by adjusting the immersion time in the plating bath.
In this way, the wiring pattern film 4a whose side, top and bottom are covered with the nickel films 5 and 6 is formed on the substrate P.

本実施形態の膜パターン形成方法では、上記第1実施形態と同様の効果が得られることに加えて、配線パターン膜4aの底部もニッケル膜6で被覆するので、配線パターン膜4aを全周に亘って被覆することになり、基板Pとバンクの界面に於けるイオンマイグレーションも含めて、膜パターンとしての信頼性を一層高めることが可能になる。   In the film pattern forming method of the present embodiment, in addition to obtaining the same effects as those of the first embodiment, the bottom of the wiring pattern film 4a is also covered with the nickel film 6, so that the wiring pattern film 4a is entirely covered. It is possible to further increase the reliability of the film pattern including ion migration at the interface between the substrate P and the bank.

なお、メッキにより形成する膜としては、ニッケルに限定されるものではなく、電解メッキ法を適用する場合には、白金、ロジウム、パラジウムを成膜することができる。さらに、これら以外にも、金、クロム、タングステン、アルマイト−アルミ及び、これら金属の合金を成膜することができる。   Note that the film formed by plating is not limited to nickel, and platinum, rhodium, and palladium can be formed when an electrolytic plating method is applied. In addition to these, gold, chromium, tungsten, anodized aluminum, and alloys of these metals can be formed.

(液晶表示装置の製造方法)
続いて、本発明に係る電気光学装置である液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図5から図11を参照しながら以下に行う。
(Manufacturing method of liquid crystal display device)
Subsequently, a manufacturing method of a liquid crystal display device which is an electro-optical device according to the present invention and a liquid crystal display device manufactured using the manufacturing method will be described below with reference to FIGS.

図5に示すように、上記第1実施形態で説明した膜パターン形成方法を用いて、配線パターン(第1膜パターン)12aの側部及び上部がニッケル膜(第2膜パターン)12bで被覆されたゲート走査電極(膜パターン)12をバンク(隔壁)11で区画された描画領域である開口部11a内を満たすように、且つバンク11の上面と略面一となるように形成する。ゲート走査電極12(配線パターン12a)を構成する材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。
この工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた第1の導電層A1が形成される。
As shown in FIG. 5, using the film pattern forming method described in the first embodiment, the side and upper portions of the wiring pattern (first film pattern) 12a are covered with a nickel film (second film pattern) 12b. The gate scan electrode (film pattern) 12 is formed so as to fill the opening 11a, which is a drawing region partitioned by the bank (partition) 11, and to be substantially flush with the upper surface of the bank 11. As a material constituting the gate scanning electrode 12 (wiring pattern 12a), Ag, Al, Au, Cu, palladium, Ni, W-si, a conductive polymer, or the like can be suitably used.
By this step, the first conductive layer A1 having a flat upper surface including the bank 11 and the gate scanning electrode 12 is formed on the substrate 10.

上記ゲート走査電極形成工程に続く第1層目の絶縁層形成工程では、図6に示すように、バンク11及びゲート走査電極12の上面を含めて覆うように、ゲート走査線絶縁膜13を形成する。このゲート走査線絶縁膜13の素材としては、SiO,SiNx,BPSG,NSGなどが採用可能である。
なお、SiNxをCVD法で形成する場合、250℃〜350℃の熱履歴が必要になるが、Si原子を含有する無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜13は、平坦な第1の導電層A1上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
In the first insulating layer forming step subsequent to the gate scanning electrode forming step, the gate scanning line insulating film 13 is formed so as to cover the upper surface of the bank 11 and the gate scanning electrode 12 as shown in FIG. To do. As a material of the gate scanning line insulating film 13, SiO 2, SiNx, BPSG , etc. NSG can be adopted.
In addition, when forming SiNx by the CVD method, a heat history of 250 ° C. to 350 ° C. is necessary. However, by using an inorganic material containing Si atoms for the bank, there are problems with transparency and heat resistance. It is possible to avoid it.
Since the gate scanning line insulating film 13 formed in this way is formed on the flat first conductive layer A1, it also has a flat upper surface.

次いで、ソース電極形成工程では、図7に示すように、ゲート走査線絶縁膜13の上面に、上記第1実施形態で説明した膜パターン形成方法を用いて、配線パターン(第1膜パターン)15aの側部及び上部がニッケル膜(第2膜パターン)15bで被覆され前記ゲート走査電極12に対して交差するソース電極15(膜パターン)をバンク(隔壁)14で区画された描画領域である開口部14a内を満たすように、且つバンク14の上面と略面一となるように形成する。ソース電極15(配線パターン15a)を構成する材料としては、Ag,Al,Au,Cu,パラジウム、Ni,W−si,導電性ポリマーなどが好適に採用可能である。
以上の工程により、基板10上には、バンク14とソース電極15からなる平坦な上面を備えた第2の導電層A2が形成される。
Next, in the source electrode forming step, as shown in FIG. 7, the wiring pattern (first film pattern) 15a is formed on the upper surface of the gate scanning line insulating film 13 by using the film pattern forming method described in the first embodiment. An opening which is a drawing region in which a source electrode 15 (film pattern) which is covered with a nickel film (second film pattern) 15 b and which intersects the gate scanning electrode 12 is partitioned by banks (partition walls) 14. It is formed so as to fill the inside of the portion 14 a and to be substantially flush with the upper surface of the bank 14. As a material constituting the source electrode 15 (wiring pattern 15a), Ag, Al, Au, Cu, palladium, Ni, W-si, a conductive polymer, or the like can be suitably used.
Through the above steps, the second conductive layer A2 having a flat upper surface including the bank 14 and the source electrode 15 is formed on the substrate 10.

上記ソース電極形成工程に続く第2層目の絶縁層形成工程では、図8に示すように、バンク14及びソース電極15の上面を含めて覆うように、ソース線絶縁膜16を形成する。このソース線絶縁膜16の素材としては、SiO,SiNx,BPSG,NSGなどが採用可能である。
このようにして形成されたソース線絶縁膜16は、平坦な第2の導電層A2上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
In the second insulating layer forming step subsequent to the source electrode forming step, the source line insulating film 16 is formed so as to cover the upper surface of the bank 14 and the source electrode 15 as shown in FIG. As a material for the source line insulating film 16, SiO 2, SiNx, BPSG , etc. NSG can be adopted.
Since the source line insulating film 16 thus formed is formed on the flat second conductive layer A2, it also has a flat upper surface.

上記第2層目の絶縁膜形成工程に続く第3層目のバンク形成工程では、図9に示すように、ソース線絶縁膜16の上面に、画素電極(ITO)のパターニング領域を除いてバンク17をフォトリソで形成する。このバンク17の素材としては、アクリル樹脂、ポリミィド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料、さらには感光性ポリシラザン、シロキサン等が好適に用いられる。   In the third layer bank forming step following the second layer insulating film forming step, as shown in FIG. 9, the bank is formed on the upper surface of the source line insulating film 16 except for the patterning region of the pixel electrode (ITO). 17 is formed by photolithography. As the material of the bank 17, polymer materials such as acrylic resin, polyimide resin, olefin resin, and melamine resin, photosensitive polysilazane, siloxane, and the like are preferably used.

上記第3層目のバンク形成工程に続く画素電極形成工程では、図10に示すように、バンク17によって確保された領域に、画素電極の素材をなす液滴を液滴吐出方式で吐出することにより、画素電極18が形成される。このようにして形成された画素電極18は、バンク17とともに、平坦なソース線絶縁膜16上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−si TFTデバイス(スイッチング素子)部分を図11に示す。同図における符号19aはドレイン電極、符号19bはチャンネル領域(α−si)を示している。
この画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことでデバイスとしての下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する(図示略)。
In the pixel electrode formation process subsequent to the third-layer bank formation process, as shown in FIG. 10, droplets that form the material of the pixel electrode are ejected to the area secured by the bank 17 by the droplet ejection method. Thus, the pixel electrode 18 is formed. Since the pixel electrode 18 formed in this way is formed on the flat source line insulating film 16 together with the bank 17, it also has a flat upper surface.
FIG. 11 shows an α-si TFT device (switching element) portion formed through the above steps. In the figure, reference numeral 19a indicates a drain electrode, and reference numeral 19b indicates a channel region (α-si).
After this pixel electrode forming step, the lower substrate as a device is completed by performing main baking, formation of an alignment film, and rubbing treatment. Then, a liquid crystal display device is completed (not shown) by constructing the lower substrate by sandwiching a liquid crystal layer between the lower substrate and a separately manufactured upper substrate.

本実施形態の液晶表示装置の製造方法では、ゲート走査電極12及びソース電極15が上記実施形態で説明した膜パターン形成方法を用いて製膜されるため、水分等の悪影響を排除することが可能になり、またマイグレーション、耐プラズマ、耐ウェットエッチ特性等が向上した配線とすることができるため、デバイスとしての信頼性を高めることができる。   In the liquid crystal display device manufacturing method of this embodiment, since the gate scanning electrode 12 and the source electrode 15 are formed using the film pattern forming method described in the above embodiment, adverse effects such as moisture can be eliminated. In addition, since the wiring can be improved in migration, plasma resistance, wet etch resistance, etc., the reliability of the device can be improved.

次に、上記実施形態で示した液晶表示装置の製造方法の中、TFTを製造する別の実施形態について図12〜図15を参照しながら説明する。
なお、これらの図において、上記実施形態として示した図5〜図11と同一の構成要素には同一符号を付し、その説明を簡略化する。
Next, of the method for manufacturing the liquid crystal display device shown in the above embodiment, another embodiment for manufacturing a TFT will be described with reference to FIGS.
In these drawings, the same components as those in FIGS. 5 to 11 shown as the above embodiment are denoted by the same reference numerals, and the description thereof is simplified.

図12に示すように、まず、ガラス基板等の基板10の上面に、開口部11aを設けるための第1層目のバンク11が、フォトリソグラフィ法に基づいて形成される。このバンク11としては、例えば形成後に光透過性と撥液性を備える場合があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかSi原子を含有するポリシラザンなどの無機系の材料が好適に用いられる。   As shown in FIG. 12, first, a first-layer bank 11 for providing an opening 11a is formed on the upper surface of a substrate 10 such as a glass substrate based on a photolithography method. The bank 11 may have, for example, optical transparency and liquid repellency after formation. The material includes Si atoms in addition to polymer materials such as acrylic resin, polyimide resin, olefin resin, and melamine resin. An inorganic material such as polysilazane is preferably used.

上記第1層目のバンク形成工程に続くゲート走査電極形成工程では、上記第1実施形態で説明した膜パターン形成方法を用いて、配線パターン12aの側部及び上部がニッケル膜12bで被覆されたゲート走査電極12をバンク11で区画された描画領域である開口部11a内を満たすように、且つバンク11の上面と略面一となるように形成する。
以上の工程により、基板10上には、バンク11とゲート走査電極12からなる平坦な上面を備えた、例えば銀(Ag)からなる第1の導電層A1が形成される。
In the gate scan electrode forming step following the first layer bank forming step, the side and upper portions of the wiring pattern 12a are covered with the nickel film 12b using the film pattern forming method described in the first embodiment. The gate scanning electrode 12 is formed so as to fill the opening 11 a that is a drawing region partitioned by the bank 11 and substantially flush with the upper surface of the bank 11.
Through the above steps, the first conductive layer A1 made of, for example, silver (Ag) having a flat upper surface made up of the bank 11 and the gate scanning electrode 12 is formed on the substrate 10.

次に、図13に示すように、プラズマCVD法によりゲート絶縁膜13、活性層8、コンタクト層9の連続成膜を行う。ゲート絶縁膜13として窒化シリコン膜、活性層10としてアモルファスシリコン膜、コンタクト層9としてn+シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。CVD法で形成する場合、250℃〜350℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。   Next, as shown in FIG. 13, the gate insulating film 13, the active layer 8, and the contact layer 9 are continuously formed by plasma CVD. A silicon nitride film is formed as the gate insulating film 13, an amorphous silicon film is formed as the active layer 10, and an n + silicon film is formed as the contact layer 9 by changing the source gas and plasma conditions. In the case of forming by the CVD method, a heat history of 250 ° C. to 350 ° C. is required. However, problems related to transparency and heat resistance can be avoided by using an inorganic material for the bank.

上記半導体層形成工程に続く第2層目のバンク形成工程では、図14に示すように、ゲート絶縁膜13の上面に、開口部11aと交差する方向に延びる開口部14aを設けるための2層目のバンク14を、フォトリソグラフィ法に基づいて形成する。このバンク14としては、バンク11と同様の材料が用いられる。   In the second bank forming step subsequent to the semiconductor layer forming step, as shown in FIG. 14, two layers are provided on the upper surface of the gate insulating film 13 to provide an opening 14a extending in a direction intersecting the opening 11a. The bank of eyes 14 is formed based on a photolithography method. For the bank 14, the same material as that of the bank 11 is used.

上記第2層目のバンク形成工程に続くソース・ドレイン電極形成工程では、図15に示すように、上記第1実施形態で説明した膜パターン形成方法を用いて、前記ゲート走査電極12に対して交差する、配線パターン15aの側部及び上部がニッケル膜15bで被覆されたソース電極15、及び配線パターン(第1膜パターン)166aの側部及び上部がニッケル膜(第2膜パターン)166bで被覆されたドレイン電極(膜パターン)166が形成される。ドレイン電極166を構成する材料としては、ソース電極15と同様のものが用いられる。   In the source / drain electrode formation step subsequent to the second-layer bank formation step, as shown in FIG. 15, the film pattern formation method described in the first embodiment is used to form the gate scan electrode 12. The intersecting source electrode 15 whose wiring pattern 15a is covered with the nickel film 15b and the wiring pattern (first film pattern) 166a are covered with the nickel film (second film pattern) 166b. The drain electrode (film pattern) 166 thus formed is formed. As the material constituting the drain electrode 166, the same material as that of the source electrode 15 is used.

そして、ソース電極15及びドレイン電極166を配置した開口部14aを埋めるように絶縁材料177が配置される。以上の工程により、基板10上には、バンク14と絶縁材料177からなる平坦な上面20が形成される。
そして、絶縁材料177にコンタクトホール19を形成するとともに、上面20上にパターニングされた画素電極(ITO)18を形成し、コンタクトホール19を介してドレイン電極16と画素電極18とを接続することで、スイッチング素子であるTFTが形成される。
Then, an insulating material 177 is disposed so as to fill the opening 14a in which the source electrode 15 and the drain electrode 166 are disposed. Through the above steps, a flat upper surface 20 made of the bank 14 and the insulating material 177 is formed on the substrate 10.
Then, a contact hole 19 is formed in the insulating material 177, a patterned pixel electrode (ITO) 18 is formed on the upper surface 20, and the drain electrode 16 and the pixel electrode 18 are connected via the contact hole 19. A TFT which is a switching element is formed.

(液晶表示装置)
次に、本発明の電気光学装置の一例である液晶表示装置について説明する。図16は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図17は図16のH−H’線に沿う断面図である。図18は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
(Liquid crystal display device)
Next, a liquid crystal display device which is an example of the electro-optical device of the invention will be described. FIG. 16 is a plan view of the liquid crystal display device according to the present invention as seen from the counter substrate side shown together with each component, and FIG. 17 is a cross-sectional view taken along the line HH ′ of FIG. FIG. 18 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels formed in a matrix in the image display region of the liquid crystal display device. In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member can be recognized on the drawing.

図16及び図17において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。シール材52は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。   16 and 17, in the liquid crystal display device (electro-optical device) 100 according to the present embodiment, a pair of TFT array substrate 10 and counter substrate 20 are attached by a sealing material 52 which is a photo-curable sealing material. The liquid crystal 50 is sealed and held in the region partitioned by the sealing material 52. The sealing material 52 is formed in a frame shape that is closed in a region within the substrate surface, does not include a liquid crystal injection port, and does not have a trace sealed with the sealing material.

シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。   A peripheral parting 53 made of a light shielding material is formed in a region inside the region where the sealing material 52 is formed. A data line driving circuit 201 and a mounting terminal 202 are formed along one side of the TFT array substrate 10 in a region outside the sealing material 52, and the scanning line driving circuit 204 is formed along two sides adjacent to the one side. Is formed. On the remaining side of the TFT array substrate 10, a plurality of wirings 205 are provided for connecting between the scanning line driving circuits 204 provided on both sides of the image display area. Further, at least one corner of the counter substrate 20 is provided with an inter-substrate conductive material 206 for establishing electrical continuity between the TFT array substrate 10 and the counter substrate 20.

なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
Instead of forming the data line driving circuit 201 and the scanning line driving circuit 204 on the TFT array substrate 10, for example, a TAB (Tape Automated Bonding) substrate on which a driving LSI is mounted and a peripheral portion of the TFT array substrate 10 The terminal group formed in the above may be electrically and mechanically connected via an anisotropic conductive film. In the liquid crystal display device 100, the type of liquid crystal 50 to be used, that is, an operation mode such as a TN (Twisted Nematic) mode, a C-TN method, a VA method, an IPS method, or a normally white mode / normally black mode. According to the above, a retardation plate, a polarizing plate and the like are arranged in a predetermined direction, but the illustration is omitted here.
Further, when the liquid crystal display device 100 is configured for color display, in the counter substrate 20, for example, red (R), green (G), A blue (B) color filter is formed together with the protective film.

このような構造を有する液晶表示装置100の画像表示領域においては、図18に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。   In the image display region of the liquid crystal display device 100 having such a structure, as shown in FIG. 18, a plurality of pixels 100a are configured in a matrix, and each of these pixels 100a has a pixel switching region. TFT (switching element) 30 is formed, and a data line 6 a for supplying pixel signals S 1, S 2,..., Sn is electrically connected to the source of the TFT 30. Pixel signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. . Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured.

画素電極18は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極18を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図17に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極18と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極18の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
本実施形態では、TFT30が上記実施形態で説明した液晶表示装置の製造方法で製造されるため、信頼性の高い液晶表示装置を製造することができる。
The pixel electrode 18 is electrically connected to the drain of the TFT 30, and the pixel signal S1, S2,..., Sn supplied from the data line 6a is obtained by turning on the TFT 30 as a switching element for a certain period. Write to each pixel at a predetermined timing. The pixel signals S1, S2,..., Sn written in the liquid crystal via the pixel electrode 18 in this way are held for a certain period with the counter electrode 121 of the counter substrate 20 shown in FIG. In order to prevent the retained pixel signals S1, S2,..., Sn from leaking, a storage capacitor 60 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 18 and the counter electrode 121. For example, the voltage of the pixel electrode 18 is held by the storage capacitor 60 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristics are improved, and the liquid crystal display device 100 with a high contrast ratio can be realized.
In this embodiment, since the TFT 30 is manufactured by the method for manufacturing a liquid crystal display device described in the above embodiment, a highly reliable liquid crystal display device can be manufactured.

なお、上記実施の形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
In the above embodiment, the TFT 30 is used as a switching element for driving the liquid crystal display device 100. However, the present invention can be applied to, for example, an organic EL (electroluminescence) display device in addition to the liquid crystal display device. An organic EL display device has a structure in which a thin film containing fluorescent inorganic and organic compounds is sandwiched between a cathode and an anode, and excitons are obtained by injecting electrons and holes into the thin film to excite them. It is an element that generates (exciton) and emits light by utilizing light emission (fluorescence / phosphorescence) when the exciton is recombined. Then, on the substrate having the TFT 30 described above, among the fluorescent materials used for the organic EL display element, a material exhibiting each emission color of red, green and blue, that is, a light emitting layer forming material and a hole injection / electron transport layer are provided. A self-luminous full-color EL device can be manufactured by using ink as a material to be formed and patterning each.
The range of the device (electro-optical device) in the present invention includes such an organic EL device.

(電子機器)
次に上記の液晶表示装置100を構成要素とする電子機器について説明する。
図19(a)は、携帯電話の一例を示した斜視図である。図19(a)において、600は携帯電話本体(電子機器)を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図19(b)において、700は情報処理装置(電子機器)、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(c)は、腕時計型電子機器の一例を示した斜視図である。図19(c)において、800は時計本体(電子機器)を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
(Electronics)
Next, an electronic apparatus having the liquid crystal display device 100 as a constituent element will be described.
FIG. 19A is a perspective view showing an example of a mobile phone. In FIG. 19A, reference numeral 600 denotes a mobile phone main body (electronic device), and reference numeral 601 denotes a liquid crystal display unit including the liquid crystal display device of the above embodiment.
FIG. 19B is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 19B, reference numeral 700 denotes an information processing device (electronic device), 701 denotes an input unit such as a keyboard, 703 denotes an information processing body, and 702 denotes a liquid crystal display unit including the liquid crystal display device of the above embodiment. .
FIG. 19C is a perspective view showing an example of a wristwatch type electronic device. In FIG. 19C, reference numeral 800 denotes a watch body (electronic device), and reference numeral 801 denotes a liquid crystal display unit including the liquid crystal display device of the above embodiment.
Since the electronic apparatus shown in FIGS. 19A to 19C includes the liquid crystal display device of the above embodiment, it can be reduced in size and thickness.
In addition, although the electronic device of this embodiment shall be provided with a liquid crystal device, it can also be set as the electronic device provided with other electro-optical devices, such as an organic electroluminescent display apparatus and a plasma type display apparatus.

なお、電子機器の他の例としては、カード基体とカードカバーから成る筐体内に、半導体集積回路チップとアンテナ回路を内蔵し、外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行う非接触型カード媒体におけるアンテナ回路が、上記実施形態に係る膜パターン形成方法によって形成することができる。
これにより、信頼性の高い非接触型カード媒体を製造することが可能になる。
As another example of an electronic device, a semiconductor integrated circuit chip and an antenna circuit are built in a casing made up of a card base and a card cover, and power is supplied by at least one of an external transceiver and electromagnetic waves or capacitive coupling. Alternatively, an antenna circuit in a non-contact card medium that performs at least one of data exchange can be formed by the film pattern forming method according to the above embodiment.
This makes it possible to manufacture a highly reliable non-contact card medium.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態で示した膜パターン及びその上部、側部(及び底部)を被覆する被覆膜の材質は一例であり、膜パターン形成材料として、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子を用いたり、被覆膜(メッキ材料)として、ニッケル以外に白金、ロジウム、パラジウム、金、クロム、タングステン、アルマイト−アルミ及び、これら金属の合金を用いる構成としてもよい。   For example, the film pattern shown in the above embodiment and the material of the coating film covering the top and sides (and the bottom) are examples, and the film pattern forming material is gold, silver, copper, palladium, or nickel. In addition to metal fine particles containing any of these, these oxides, fine particles of conductive polymers and superconductors, or as a coating film (plating material), in addition to nickel, platinum, rhodium, palladium, gold, A structure using chromium, tungsten, alumite-aluminum, or an alloy of these metals may be used.

また、膜パターンの形状は、配線パターンに代表される線状に限定されるものではなく、接続パッド等のように、ドット状(点状)に形成されるものや面状に形成されるものにも適用可能である。   In addition, the shape of the film pattern is not limited to a line shape typified by a wiring pattern, but is formed in a dot shape (dot shape) or a surface shape such as a connection pad. It is also applicable to.

第1実施形態に係る膜パターン形成方法の工程を示す図である。It is a figure which shows the process of the film | membrane pattern formation method which concerns on 1st Embodiment. 第1実施形態に係る膜パターン形成方法の工程を示す図である。It is a figure which shows the process of the film | membrane pattern formation method which concerns on 1st Embodiment. 第2実施形態に係る膜パターン形成方法の工程を示す図である。It is a figure which shows the process of the film | membrane pattern formation method which concerns on 2nd Embodiment. 第2実施形態に係る膜パターン形成方法の工程を示す図である。It is a figure which shows the process of the film | membrane pattern formation method which concerns on 2nd Embodiment. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. 液晶表示装置の製造方法の一実施形態を示す図である。It is a figure which shows one Embodiment of the manufacturing method of a liquid crystal display device. TFTを製造する工程を示す図である。It is a figure which shows the process of manufacturing TFT. TFTを製造する工程を示す図である。It is a figure which shows the process of manufacturing TFT. TFTを製造する工程を示す図である。It is a figure which shows the process of manufacturing TFT. TFTを製造する工程を示す図である。It is a figure which shows the process of manufacturing TFT. 液晶表示装置を対向基板の側から見た平面図である。It is the top view which looked at the liquid crystal display device from the counter substrate side. 図16のH−H’線に沿う断面図である。It is sectional drawing which follows the H-H 'line | wire of FIG. 液晶表示装置の等価回路図である。It is an equivalent circuit diagram of a liquid crystal display device. 本発明の電子機器の具体例を示す図である。It is a figure which shows the specific example of the electronic device of this invention.

符号の説明Explanation of symbols

B、11、14…バンク(隔壁)、 Ba…上面、 P…基板、 2、11a、14a…開口部、 3…段部、 4a、12a、15a、166a…配線パターン膜(第1膜パターン)、 5、12b、15b、166b…ニッケル膜(第2膜パターン)、 6…ニッケル膜(第3膜パターン)、 10…基板、 12…ゲート走査電極(膜パターン)、 15…ソース電極(膜パターン)、 30…TFT(スイッチング素子)、 100…液晶表示装置(電気光学装置)、 166…ドレイン電極(膜パターン)、 600…携帯電話本体(電子機器)、 700…情報処理装置(電子機器)、 800…時計本体(電子機器)
B, 11, 14 ... bank (partition), Ba ... upper surface, P ... substrate, 2, 11a, 14a ... opening, 3 ... step, 4a, 12a, 15a, 166a ... wiring pattern film (first film pattern) 5, 12b, 15b, 166b ... nickel film (second film pattern), 6 ... nickel film (third film pattern), 10 ... substrate, 12 ... gate scanning electrode (film pattern), 15 ... source electrode (film pattern) ), 30 ... TFT (switching element), 100 ... Liquid crystal display device (electro-optical device), 166 ... Drain electrode (film pattern), 600 ... Cell phone body (electronic device), 700 ... Information processing device (electronic device), 800 ... Watch body (electronic equipment)

Claims (15)

基板上に隔壁を形成する工程と、
前記隔壁で区画された開口部に第1膜パターンを成膜する工程と、
前記第1膜パターンの側部と対向する前記隔壁を除去する工程と、
前記第1膜パターンの側部及び上部を被覆する第2膜パターンをメッキにより成膜する工程とを有することを特徴とする膜パターン形成方法。
Forming a partition on the substrate;
Forming a first film pattern in the opening defined by the partition;
Removing the partition walls facing the side portions of the first film pattern;
Forming a second film pattern covering the side and upper part of the first film pattern by plating.
請求項1記載の膜パターン形成方法において、
前記隔壁は、前記開口部の先端側が漸次拡径するテーパ状に形成されることを特徴とする膜パターン形成方法。
The film pattern forming method according to claim 1,
The method of forming a film pattern, wherein the partition wall is formed in a tapered shape in which the tip end side of the opening gradually increases in diameter.
請求項1記載の膜パターン形成方法において、
前記隔壁は、前記開口部の先端側を欠落させた段部を有することを特徴とする膜パターン形成方法。
The film pattern forming method according to claim 1,
The method for forming a film pattern, wherein the partition wall has a stepped portion in which a tip end side of the opening is omitted.
請求項3記載の膜パターン形成方法において、
前記段部をハーフ露光で形成することを特徴とする膜パターン形成方法。
The film pattern forming method according to claim 3.
The film pattern forming method, wherein the stepped portion is formed by half exposure.
請求項1から4のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンの成膜前に、前記開口部の底部に第3膜パターンをメッキにより成膜する工程を有することを特徴とする膜パターン形成方法。
In the film | membrane pattern formation method in any one of Claim 1 to 4,
A film pattern forming method comprising: forming a third film pattern on the bottom of the opening by plating before forming the first film pattern.
請求項5記載の膜パターン形成方法において、
前記第3膜パターンは、前記第2膜パターンと同一材料で形成されることを特徴とする膜パターン形成方法。
The film pattern forming method according to claim 5, wherein
The film pattern forming method, wherein the third film pattern is formed of the same material as the second film pattern.
請求項1から6のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンの上部に製膜された第2膜パターンは、前記隔壁の上面と略面一に形成されることを特徴とする膜パターン形成方法。
In the film | membrane pattern formation method in any one of Claim 1 to 6,
A film pattern forming method, wherein the second film pattern formed on the first film pattern is formed substantially flush with an upper surface of the partition wall.
請求項1から7のいずれかに記載の膜パターン形成方法において、
前記第1膜パターンを液滴吐出により形成することを特徴とする膜パターン形成方法。
In the film | membrane pattern formation method in any one of Claim 1 to 7,
A film pattern forming method, wherein the first film pattern is formed by droplet discharge.
基板に膜パターンが形成されてなるデバイスの製造方法であって、
請求項1から8のいずれかに記載の膜パターン形成方法により、前記基板に前記膜パターンを形成することを特徴とするデバイス製造方法。
A device manufacturing method in which a film pattern is formed on a substrate,
A device manufacturing method, wherein the film pattern is formed on the substrate by the film pattern forming method according to claim 1.
請求項9記載のデバイス製造方法において、
膜パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。
The device manufacturing method according to claim 9, wherein
The film manufacturing method comprises a part of a switching element provided on the substrate.
請求項9または10記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とする電気光学装置。   An electro-optical device comprising a device manufactured using the device manufacturing method according to claim 9. 請求項11記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 11. 基板上に第1膜パターンと第2膜パターンとが積層形成された膜パターン基板であって、
前記第1膜パターンの側部及び上部に、前記第2膜パターンが被覆して形成されることを特徴とする膜パターン基板。
A film pattern substrate in which a first film pattern and a second film pattern are laminated on a substrate,
A film pattern substrate, wherein the second film pattern is formed so as to cover a side part and an upper part of the first film pattern.
請求項13記載の膜パターン基板において、
前記第1膜パターンの底部が第3膜パターンで被覆されていることを特徴とする膜パターン基板。
The film pattern substrate according to claim 13,
A film pattern substrate, wherein the bottom of the first film pattern is covered with a third film pattern.
請求項14記載の膜パターン基板において、
前記第3膜パターンは、前記第2膜パターンと同一材料で形成されることを特徴とする膜パターン基板。
The film pattern substrate according to claim 14,
The film pattern substrate, wherein the third film pattern is formed of the same material as the second film pattern.
JP2005124594A 2005-04-22 2005-04-22 Film pattern forming method and device manufacturing method Expired - Fee Related JP4617983B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005124594A JP4617983B2 (en) 2005-04-22 2005-04-22 Film pattern forming method and device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005124594A JP4617983B2 (en) 2005-04-22 2005-04-22 Film pattern forming method and device manufacturing method

Publications (2)

Publication Number Publication Date
JP2006303275A true JP2006303275A (en) 2006-11-02
JP4617983B2 JP4617983B2 (en) 2011-01-26

Family

ID=37471194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005124594A Expired - Fee Related JP4617983B2 (en) 2005-04-22 2005-04-22 Film pattern forming method and device manufacturing method

Country Status (1)

Country Link
JP (1) JP4617983B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130866A (en) * 2006-11-22 2008-06-05 Seiko Epson Corp Surface reforming method and pattern formation method
JP2008276085A (en) * 2007-05-07 2008-11-13 Future Vision:Kk Liquid crystal display panel
JP2009054706A (en) * 2007-08-24 2009-03-12 Ulvac Japan Ltd Manufacturing method for electronic device
JP2009124152A (en) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281629A (en) * 1989-04-21 1990-11-19 Nec Corp Manufacture of semiconductor device
JPH10188817A (en) * 1996-12-25 1998-07-21 Canon Inc Element circuit board and image forming device, and manufacture thereof
JP2004241758A (en) * 2003-01-17 2004-08-26 Advanced Lcd Technologies Development Center Co Ltd Method of forming wiring metal layer and wiring metal layer
JP2004363561A (en) * 2003-05-12 2004-12-24 Seiko Epson Corp Pattern and patterning method, device and its fabricating process, electrooptic device, electronic apparatus, and process for producing active matrix substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281629A (en) * 1989-04-21 1990-11-19 Nec Corp Manufacture of semiconductor device
JPH10188817A (en) * 1996-12-25 1998-07-21 Canon Inc Element circuit board and image forming device, and manufacture thereof
JP2004241758A (en) * 2003-01-17 2004-08-26 Advanced Lcd Technologies Development Center Co Ltd Method of forming wiring metal layer and wiring metal layer
JP2004363561A (en) * 2003-05-12 2004-12-24 Seiko Epson Corp Pattern and patterning method, device and its fabricating process, electrooptic device, electronic apparatus, and process for producing active matrix substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130866A (en) * 2006-11-22 2008-06-05 Seiko Epson Corp Surface reforming method and pattern formation method
JP2008276085A (en) * 2007-05-07 2008-11-13 Future Vision:Kk Liquid crystal display panel
JP4510846B2 (en) * 2007-05-07 2010-07-28 株式会社フューチャービジョン Thin film transistor and liquid crystal display panel using the thin film transistor
JP2009054706A (en) * 2007-08-24 2009-03-12 Ulvac Japan Ltd Manufacturing method for electronic device
JP2009124152A (en) * 2007-11-14 2009-06-04 Samsung Electronics Co Ltd Array substrate and method of manufacturing the same
KR101418588B1 (en) 2007-11-14 2014-07-16 삼성디스플레이 주식회사 Display substrate and method for manufacturing the same

Also Published As

Publication number Publication date
JP4617983B2 (en) 2011-01-26

Similar Documents

Publication Publication Date Title
JP4344270B2 (en) Manufacturing method of liquid crystal display device
TWI278904B (en) Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment
JP3788467B2 (en) Pattern forming method, device and device manufacturing method, electro-optical device, electronic apparatus, and active matrix substrate manufacturing method
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
US7220682B2 (en) Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate
CN100518445C (en) Method for fabricating thin film pattern, and device manufacturing method
US7214617B2 (en) Method of forming thin film pattern, method of manufacturing device, electro-optical apparatus and electronic apparatus
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
JP2004363560A (en) Substrate, device, process for fabricating device, process for producing active matrix substrate,electrooptic device and electronic apparatus
US7282779B2 (en) Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
US7138304B2 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
US7622385B2 (en) Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment
KR20060089660A (en) Method for forming film pattern, device and method for manufacturing the same, electro-optical device, and electronic apparatus
JP4096933B2 (en) Pattern formation method
JP4617983B2 (en) Film pattern forming method and device manufacturing method
JP2005013985A (en) Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate
JP4572868B2 (en) Wiring pattern forming method, non-contact card medium manufacturing method, electro-optical device manufacturing method, and active matrix substrate manufacturing method
JP2004335851A (en) Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP4075929B2 (en) Pattern formation method
JP2004337780A (en) Method for forming thin film pattern, device, its fabrication method, electro-optical device and electronic apparatus
JP4453651B2 (en) Active matrix substrate manufacturing method, electro-optical device, and electronic apparatus
JP2007139953A (en) Active matrix substrate, its manufacturing method, electrooptical device, and electronic equipment
JP2006043623A (en) Method for forming pattern, method for manufacturing device, device, method for manufacturing active matrix substrate, electro-optical device and electronic equipment
JP2007288203A (en) Thin-film transistor

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees