JP2006295415A - Power supply circuit and amplifying device provided with the same - Google Patents
Power supply circuit and amplifying device provided with the same Download PDFInfo
- Publication number
- JP2006295415A JP2006295415A JP2005111475A JP2005111475A JP2006295415A JP 2006295415 A JP2006295415 A JP 2006295415A JP 2005111475 A JP2005111475 A JP 2005111475A JP 2005111475 A JP2005111475 A JP 2005111475A JP 2006295415 A JP2006295415 A JP 2006295415A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- power supply
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は、電源回路に関し、特に電源回路の飽和時における電源回路の電源電圧と外部からの基準電圧を比較することにより飽和を検出して、電源回路の飽和を防止する機能を備える電源回路に関する。 The present invention relates to a power supply circuit, and more particularly to a power supply circuit having a function of detecting saturation by comparing a power supply voltage of the power supply circuit with a reference voltage from the outside when the power supply circuit is saturated, and preventing saturation of the power supply circuit. .
従来、この種の電源回路は(特許文献1)のように構成されている。
図6に示すこの電源回路は、基準電圧Dを増幅する増幅器13と、増幅器13の出力と抵抗14を介して接続されるトランジスタ15と、抵抗14の両端の電圧差を検出する差動増幅器16と、差動増幅器16の出力電圧と基準電圧Eを比較する比較器17とを有している。この構成により、抵抗14の両端の電圧差を検出することによりトランジスタ15の飽和を防止することができる。
This power supply circuit shown in FIG. 6 includes an
従来の電源回路は、電源回路の飽和を検出するために、増幅器13とトランジスタ15の間に抵抗14を挿入した構成となっている。そのため、抵抗14がたとえ低抵抗であっても、その抵抗値により電圧の低下、遅延、狭帯域化が生じるという問題がある。
The conventional power supply circuit has a configuration in which a
本発明は、増幅器とトランジスタの間の経路に対して影響を与えず、電源回路の飽和を防止できる電源回路を提供することを目的とする。 It is an object of the present invention to provide a power supply circuit that can prevent saturation of the power supply circuit without affecting the path between the amplifier and the transistor.
本発明の請求項1記載の電源回路は、電源電圧を制御して出力負荷へ出力電圧を印加する制御部と、電源電圧が基準電圧以下になったことを検出する飽和防止回路と、前記制御部を制御する制御電圧と前記飽和防止回路の出力とを乗算し前記制御部へ入力する乗算回路とを備え、電源電圧が基準電圧以下になったときに前記制御部の飽和を防止するように飽和防止回路が前記乗算回路の出力電圧を制御するよう構成したことを特徴とする。 According to a first aspect of the present invention, there is provided a power supply circuit that controls a power supply voltage to apply an output voltage to an output load, a saturation prevention circuit that detects that the power supply voltage is equal to or lower than a reference voltage, and the control A multiplication circuit that multiplies a control voltage for controlling the unit and an output of the saturation prevention circuit and inputs the multiplication result to the control unit, and prevents saturation of the control unit when a power supply voltage becomes a reference voltage or lower. The saturation prevention circuit is configured to control the output voltage of the multiplication circuit.
本発明の請求項2記載の電源回路は、請求項1において、前記乗算回路を介して供給される前記制御電圧に比例して出力電圧を変化させる制御部を、電源出力と出力負荷との間に出力回路が直列に接続されたトランジスタと、前記トランジスタの出力を減衰して出力する帰還回路と、一方の入力端子に前記乗算回路の出力電圧が印加され他方の入力端子に前記帰還回路の出力電圧が印加され出力端子が前記トランジスタの制御入力に接続されたオペアンプとで構成したことを特徴とする。 According to a second aspect of the present invention, there is provided the power supply circuit according to the first aspect, wherein the control unit that changes the output voltage in proportion to the control voltage supplied via the multiplication circuit is provided between the power supply output and the output load. A transistor having an output circuit connected in series, a feedback circuit that attenuates and outputs the output of the transistor, an output voltage of the multiplier circuit is applied to one input terminal, and an output of the feedback circuit is applied to the other input terminal It is characterized by comprising an operational amplifier having a voltage applied and an output terminal connected to the control input of the transistor.
本発明の請求項3記載の電源回路は、請求項1において、前記飽和防止回路を、電源電圧と外部からの基準電圧とを比較する比較回路と、前記比較回路の出力に応じて電源電圧と外部からの基準電圧とを除算する除算回路とを設け、前記除算回路の出力を前記乗算回路への出力信号としたことを特徴とする。 A power supply circuit according to a third aspect of the present invention is the power supply circuit according to the first aspect, wherein the saturation prevention circuit includes a comparison circuit that compares a power supply voltage with a reference voltage from the outside, a power supply voltage according to an output of the comparison circuit, A division circuit for dividing an external reference voltage is provided, and the output of the division circuit is used as an output signal to the multiplication circuit.
本発明の請求項4記載の電源回路は、請求項1において、前記飽和防止回路を、電源電圧と外部からの基準電圧とを比較する比較回路と、前記制御部を制御する制御電圧を乗算する乗算回路と、前記乗算回路の出力電圧と前記制御部の出力電圧を比較する比較回路と前記比較回路の出力と前記比較回路の出力に応じて電源電圧と外部からの基準電圧とを除算する除算回路とを設け、前記除算回路の出力を前記乗算回路への出力信号としたことを特徴とする。 A power supply circuit according to a fourth aspect of the present invention is the power supply circuit according to the first aspect, wherein the saturation prevention circuit is multiplied by a comparison circuit that compares a power supply voltage with an external reference voltage and a control voltage that controls the control unit. A multiplication circuit, a comparison circuit for comparing the output voltage of the multiplication circuit and the output voltage of the control unit, and a division for dividing a power supply voltage and an external reference voltage in accordance with the output of the comparison circuit and the output of the comparison circuit And an output of the divider circuit as an output signal to the multiplier circuit.
本発明の電源回路は、基準電圧としては制御部がこの電圧以下になると飽和する電圧を与え、電源電圧が基準電圧以下になったときに電源電圧と基準電圧の電圧差を飽和防止回路で検出して、前記制御部の入力側に配置された乗算回路を制御するので、前記制御部1に影響を与えることなく電源回路の飽和の有無を判断して制御できる。
The power supply circuit of the present invention provides a voltage that saturates when the control unit falls below this voltage as the reference voltage, and detects the voltage difference between the power supply voltage and the reference voltage with the saturation prevention circuit when the power supply voltage falls below the reference voltage. Since the multiplication circuit disposed on the input side of the control unit is controlled, it is possible to determine and control whether the power supply circuit is saturated without affecting the
以下、本発明の各実施の形態を図1〜図5に基づいて説明する。
(実施の形態1)
図1と図2は本発明の(実施の形態1)を示す。
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
(Embodiment 1)
1 and 2 show (Embodiment 1) of the present invention.
電源電圧を制御電圧に応じて制御して出力負荷20に給電する図1の電源回路は、電源電圧+Vccを制御して出力負荷20へ出力電圧Voutを印加する制御部1と、電源電圧+Vccが基準電圧Vs1以下になったことを検出する飽和防止回路5と、前記制御部1を制御する制御電圧Pcと前記飽和防止回路5の出力とを乗算し前記制御部1へ入力する乗算回路6とを備え、電源電圧+Vccが基準電圧Vs1以下になったときに前記制御部1の飽和を防止するように飽和防止回路5が前記乗算回路6の出力電圧を制御するよう構成されている。
The power supply circuit of FIG. 1 that controls the power supply voltage according to the control voltage and supplies power to the
具体的には、飽和防止回路5は電源電圧+Vccと基準電圧Vs1を比較し、電源電圧+Vccが基準電圧Vs1にまで低下したことを検出したときに、電圧低下分に応じた電圧を乗算回路6に出力する。乗算回路6では、制御電圧Pcと飽和防止回路5からの出力電圧を乗算し、乗算した電圧を制御部1へ出力する。
Specifically, the
制御部1は、図2に示すように、オペアンプ2と、トランジスタ3と、抵抗器R1,R2の直列回路で構成される帰還回路4とで構成されており、乗算回路6を介して供給される前記制御電圧Pcに比例して、前記出力負荷20へ給電する出力電圧Voutを制御することができる。電源電圧+Vcc(入力電圧)に対する出力電圧の傾きは帰還回路4の増幅率により変更することができる。乗算回路6はオペアンプ等により実現される。
As shown in FIG. 2, the
図2において飽和防止回路5は、比較回路7と除算回路8で構成されている。比較回路7では電源電圧+Vccと前記基準電圧とが比較される。基準電圧は、制御部1におけるトランジスタ3がこの電源電圧以下になると飽和する電圧を外部より任意に与える。
In FIG. 2, the
比較回路7は、比較した結果において飽和を検出した場合は、Hレベル電圧を除算回路8に与え、飽和を検出しない場合はLレベル電圧を除算回路8に与える。比較回路7は図2に示すようにオペアンプ等により実現される。
The comparison circuit 7 gives the H level voltage to the
除算回路8は、比較回路7からの飽和検出結果に応じた値を乗算回路6に出力する。具体的には、飽和が検出された場合の除算回路8は、電源電圧+Vccを基準電圧で除算した値を乗算回路6に出力する。この値は、電源電圧が基準電圧以下となった場合であるため1ボルト以下となる。飽和が検出されない場合の除算回路8は、1ボルトを乗算回路6に出力する。乗算回路6では、除算回路8からの出力電圧を乗算し、乗算した電圧を制御部1へ出力する。
The
制御部1の飽和が検出されない状態では、比較回路7において、電源電圧が基準電圧よりも高いため、比較回路7はLレベル電圧を除算回路8に出力する。除算回路8では、比較回路7よりLレベル電圧が入力されたため、1ボルトの電圧を乗算回路6に出力する。乗算回路6では、除算回路8から1ボルトの電圧が入力されるため、外部からの制御電圧と同じ電圧を制御部1に出力する。
In a state where saturation of the
制御部1の飽和が検出される状態では、比較回路7において、電源電圧+Vccが基準電圧よりも低いため、比較回路7はHレベル電圧を除算回路8に出力する。除算回路8では、比較回路7よりHレベル電圧が入力されたため、電源電圧+Vccを基準電圧Vs1で除算し、除算した電圧を乗算回路6に出力する。除算した電圧は、電源電圧+Vccが基準電圧よりも低いため1ボルト以下となる。乗算回路6では、前記制御電圧と除算回路8の出力電圧を乗算し、乗算した電圧を制御部1へ出力する。従って、制御電圧と除算回路8の1ボルト以下の出力電圧が乗算されるため、制御部1に入力される電圧が減少することにより飽和を防止できる。
In a state where saturation of the
(実施の形態2)
図3は本発明の(実施の形態2)を示している。
図2では飽和防止回路5を比較回路7と除算回路8とで構成したが、図3に示した電源回路の飽和防止回路5は、乗算回路9と帰還回路10と比較回路11とが追加されている。また、除算回路8は比較回路7の出力だけでコントロールされるのではなく、比較回路7の出力と比較回路11の出力とに基づいてコントロールされている。その他は図1に示した(実施の形態1)と同様であるため同一の符号を付けて説明する。
(Embodiment 2)
FIG. 3 shows (Embodiment 2) of the present invention.
In FIG. 2, the
図3の飽和防止回路5を詳しく説明する。
オペアンプ等により実現される比較回路7は、電源電圧+Vccと前記基準電圧Vs1と比較する。基準電圧Vs1は制御部1におけるトランジスタ3がこの電源電圧以下になると飽和する電圧を外部より任意に与える。比較回路7は比較した結果において飽和を検出した場合は、Hレベル電圧を除算回路8に与え、飽和を検出しない場合はLレベル電圧を除算回路8に与える。乗算回路9の一方の入力端子(+)には前記制御電圧Pcが印加され、乗算回路9の出力と乗算回路9の他方の入力端子(−)の間には、前記帰還回路4と同じ増幅率の帰還回路10が接続されている。乗算回路9は前記制御電圧Pcを制御部1と同じ増幅率で乗算し、オペアンプ等により実現される比較回路11に出力する。
The
The comparison circuit 7 realized by an operational amplifier or the like compares the power supply voltage + Vcc with the reference voltage Vs1. The reference voltage Vs1 arbitrarily gives from the outside a voltage that saturates when the
比較回路11の一方の入力端子(+)には乗算回路9の出力電圧が印加され、比較回路11の他方の入力端子(−)には制御部1の出力電圧が入力され比較されている。制御部1が飽和しない状態では、制御部1の出力電圧と乗算回路9の出力電圧とが同じであり、比較回路11はLレベル電圧を除算回路8に出力する。制御部1が飽和の状態では、制御部1の出力電圧が乗算回路9の出力電圧より小さくなり、比較回路11はHレベル電圧を除算回路8に出力する。
The output voltage of the
図3の除算回路8は、電源電圧を基準電圧で除算した値を、比較回路7の出力電圧がHレベル、かつ比較回路11からの出力電圧がHレベルの時に限って乗算回路6に出力する。従って、電源電圧および制御電圧に応じて飽和防止回路5が動作することにより、より精度の高い飽和防止機能を有することができる。
3 outputs a value obtained by dividing the power supply voltage by the reference voltage to the
(実施の形態3)
図4と図5は本発明の(実施の形態3)を示している。
図4は図2に示した出力負荷20として増幅器12の電源回路を接続して増幅器12に給電した飽和防止機能付き増幅装置であって、図5は増幅器12が時分割で動作する場合の時間対出力の規格である。
(Embodiment 3)
4 and 5 show (Embodiment 3) of the present invention.
4 shows an amplifying apparatus with a saturation prevention function in which the power supply circuit of the
増幅器12の入力信号レベルが一定の場合の増幅器12の出力レベルは、制御部1に乗算回路6を介して入力される制御電圧に比例して出力が変化する。また、制御部1に乗算回路6を介して入力される制御電圧Pcとしてパルス状の電圧を入力することによって増幅器12は時分割で動作し、図5に示すような時間対出力の規格がある場合、制御部1が飽和していない状態での時間対出力の波形は図5の非飽和時の波形に示すように規格を満足する。
When the input signal level of the
制御部1が飽和防止の機能を有しておらずに飽和した場合には、増幅器12の時間対出力の特性において、出力の立ち上がりは非飽和時と同様に立ち上がる。しかし、制御部1が飽和しているため、出力の最大値は非飽和時よりも下がる。また、出力の最大値から出力を下げようと制御電圧を下げ始めても、制御部1が飽和しているため、制御電圧の下げ始めは、制御部1の出力電圧が制御電圧に比例して下がらず、増幅器12の出力も下がらないため、図5の点線で示すようにP部において時間対出力の規格を逸脱する。
When the
従って、制御部1に飽和を検出する機能を有することにより、増幅器12の時間対出力の規格を逸脱することを防止できる。
なお、図2から図4では、トランジスタ3としてMOSトランジスタとしているが、バイポーラトランジスタを用いても良い。
Therefore, by having the function of detecting saturation in the
2 to 4, a MOS transistor is used as the
また、(実施の形態3)では図2の場合を例に挙げて説明したが、図3の場合にも同様に実施できる。 Further, in (Embodiment 3), the case of FIG. 2 has been described as an example, but the same can be applied to the case of FIG.
本発明は、増幅器とトランジスタの間の経路に対して影響を与えず、電源回路の飽和を防止することのできる電源回路として有用である。 The present invention is useful as a power supply circuit that can prevent saturation of the power supply circuit without affecting the path between the amplifier and the transistor.
1 制御部
2 オペアンプ
3 トランジスタ
4 帰還回路
5 飽和防止回路
6 乗算回路
7 比較回路
8 除算回路
9 乗算回路
10 帰還回路
11 比較回路
12 増幅器
20 出力負荷
Pc 制御電圧
Vs1 基準電圧
Vout 出力電圧
+Vcc 電源電圧
DESCRIPTION OF
Claims (5)
電源電圧が基準電圧以下になったことを検出する飽和防止回路と、
前記制御部を制御する制御電圧と前記飽和防止回路の出力とを乗算し前記制御部へ入力する乗算回路と
を備え、電源電圧が基準電圧以下になったときに前記制御部の飽和を防止するように飽和防止回路が前記乗算回路の出力電圧を制御するよう構成した
電源回路。 A control unit for controlling the power supply voltage and applying the output voltage to the output load;
A saturation prevention circuit that detects that the power supply voltage has fallen below the reference voltage;
A multiplication circuit that multiplies a control voltage for controlling the control unit and an output of the saturation prevention circuit and inputs the multiplication result to the control unit, and prevents saturation of the control unit when a power supply voltage becomes a reference voltage or lower. A power supply circuit configured such that the saturation prevention circuit controls the output voltage of the multiplication circuit.
電源出力と出力負荷との間に出力回路が直列に接続されたトランジスタと、
前記トランジスタの出力を減衰して出力する帰還回路と、
一方の入力端子に前記乗算回路の出力電圧が印加され他方の入力端子に前記帰還回路の出力電圧が印加され出力端子が前記トランジスタの制御入力に接続されたオペアンプと
で構成した請求項1記載の電源回路。 A control unit that changes an output voltage in proportion to the control voltage supplied via the multiplication circuit;
A transistor in which an output circuit is connected in series between a power supply output and an output load;
A feedback circuit that attenuates and outputs the output of the transistor;
2. The operational amplifier according to claim 1, wherein an output voltage of the multiplication circuit is applied to one input terminal, an output voltage of the feedback circuit is applied to the other input terminal, and an output terminal is connected to a control input of the transistor. Power supply circuit.
電源電圧と外部からの基準電圧とを比較する比較回路と、
前記比較回路の出力に応じて電源電圧と外部からの基準電圧とを除算する除算回路と
を設け、前記除算回路の出力を前記乗算回路への出力信号とした
請求項1記載の電源回路。 The saturation prevention circuit;
A comparison circuit that compares the power supply voltage with an external reference voltage;
The power supply circuit according to claim 1, further comprising: a division circuit that divides a power supply voltage and an external reference voltage in accordance with an output of the comparison circuit, and using the output of the division circuit as an output signal to the multiplication circuit.
電源電圧と外部からの基準電圧とを比較する比較回路と、
前記制御部を制御する制御電圧を乗算する乗算回路と、
前記乗算回路の出力電圧と前記制御部の出力電圧を比較する比較回路と
前記比較回路の出力と前記比較回路の出力
に応じて電源電圧と外部からの基準電圧とを除算する除算回路と
を設け、前記除算回路の出力を前記乗算回路への出力信号とした
請求項1記載の電源回路。 The saturation prevention circuit;
A comparison circuit that compares the power supply voltage with an external reference voltage;
A multiplication circuit for multiplying a control voltage for controlling the control unit;
A comparison circuit that compares the output voltage of the multiplication circuit with the output voltage of the control unit; and a division circuit that divides a power supply voltage and an external reference voltage in accordance with the output of the comparison circuit and the output of the comparison circuit. 2. The power supply circuit according to claim 1, wherein an output of the divider circuit is an output signal to the multiplier circuit.
飽和防止機能付き増幅装置。 An amplifying apparatus with a saturation prevention function, wherein power is supplied from a power supply circuit according to any one of claims 1 to 4 to a power supply line of an amplifier that amplifies and outputs an input signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111475A JP2006295415A (en) | 2005-04-08 | 2005-04-08 | Power supply circuit and amplifying device provided with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005111475A JP2006295415A (en) | 2005-04-08 | 2005-04-08 | Power supply circuit and amplifying device provided with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006295415A true JP2006295415A (en) | 2006-10-26 |
Family
ID=37415517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005111475A Pending JP2006295415A (en) | 2005-04-08 | 2005-04-08 | Power supply circuit and amplifying device provided with the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006295415A (en) |
-
2005
- 2005-04-08 JP JP2005111475A patent/JP2006295415A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7193382B2 (en) | Apparatus for detecting over current of motor in vehicle | |
TWI647557B (en) | Load switching controller and method | |
JP4492640B2 (en) | amplifier | |
US7961044B2 (en) | Amplifier | |
KR101094179B1 (en) | Apparatus and method for controlling temperature automatically in electronic device | |
JP2006295415A (en) | Power supply circuit and amplifying device provided with the same | |
US10476446B2 (en) | Total harmonic distortion (THD) controlled clip detector and automatic gain limiter (AGL) | |
JP2007040771A (en) | Semiconductor device for noise measurement | |
JP2009239504A (en) | Clip detecting circuit for self-exciting class d amplifier | |
JP2009094553A (en) | Amplifier | |
EP3591340B1 (en) | Sensor circuit, method of operating the sensor circuit and sensor device provided with sensor circuit | |
JP2006323493A (en) | Power supply device and amplification device using the same | |
EP4020794A1 (en) | Motor control device | |
JP5263217B2 (en) | amplifier | |
JP2010130428A (en) | Output adjusting circuit of power amplifier | |
JPH07102994A (en) | Control device for gas turbine driving generator | |
US20090051428A1 (en) | Agc circuit | |
JP2006217109A (en) | Audio amplifier device and power unit for audio amplifier | |
JPH05267945A (en) | Amplifier provided with overload control circuit | |
JP5056581B2 (en) | Negative feedback amplifier | |
JP2006238690A (en) | Current control loop calibration using integrator | |
JP2017092659A (en) | Operation device | |
JP2001356825A (en) | Parallel operation controller of power source | |
JP2009105522A (en) | Amplifier | |
JP2011130393A (en) | Power control timing signal generating circuit, and power unit |