JP2006294732A

JP2006294732A - Method of manufacturing dielectric deposition and electrical apparatus

Info

Publication number: JP2006294732A
Application number: JP2005110789A
Authority: JP
Inventors: Noboru Furuya; 昇古谷; Koji Ohashi; 幸司大橋
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-04-07
Filing date: 2005-04-07
Publication date: 2006-10-26

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a dielectric deposition which is provided with a dielectric layer with excellent crystallinity and is superior in reliability. <P>SOLUTION: The method of manufacturing a dielectric deposition 10 includes a step to form a first electrode 4 above a substrate 1, a step to form a dielectric layer 5 made of a ferroelectric material or a piezoelectric material above the first electrode 4, and a step to form a second electrode 6 above the dielectric layer 5. The step to form the first electrode 4 includes a step to form a first metal layer 40 by ion beam sputtering method or DC sputtering method, and a step to deposit a second metal layer 42 above the first metal layer 40 through electroless plating. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、誘電体堆積体の製造方法および電気機器に関する。 The present invention relates to a method for manufacturing a dielectric deposit and an electrical apparatus.

近年、次世代型メモリの一つとして、強誘電体メモリが期待されている。強誘電体メモリは、不揮発性、高速動作、低消費電力などの特長を有する。 In recent years, ferroelectric memories are expected as one of the next generation type memories. A ferroelectric memory has features such as non-volatility, high-speed operation, and low power consumption.

強誘電体メモリの特性向上には、強誘電体からなる誘電体層の結晶性が重要である。この誘電体層の結晶性は、その下層の下部電極の結晶性に左右されることがある。結晶性の良好な電極を形成するためには、下部電極の成膜方法が重要である。例えば、特開２００１−２４４４２６号公報には、下部電極をスパッタ法により形成する技術が開示されている。 In order to improve the characteristics of a ferroelectric memory, the crystallinity of a dielectric layer made of a ferroelectric is important. The crystallinity of this dielectric layer may depend on the crystallinity of the underlying lower electrode. In order to form an electrode with good crystallinity, the film formation method of the lower electrode is important. For example, Japanese Patent Laid-Open No. 2001-244426 discloses a technique for forming a lower electrode by a sputtering method.

また、例えば、インクジェットプリンタ用のインクジェット式記録ヘッドにおける圧電素子などの特性向上にも、圧電体からなる誘電体層の下層の下部電極の結晶性が重要である。 Further, for example, the crystallinity of the lower electrode below the dielectric layer made of a piezoelectric material is important for improving characteristics of a piezoelectric element in an ink jet recording head for an ink jet printer.

一方、従来、下部電極が膜剥がれを起こし、その結果、強誘電体メモリや圧電素子などの電気機器の信頼性を低下させることがあった。
特開２００１−２４４４２６号公報 On the other hand, conventionally, the lower electrode is peeled off, and as a result, the reliability of electrical devices such as a ferroelectric memory and a piezoelectric element may be lowered.
JP 2001-244426 A

本発明の目的は、結晶性の良好な誘電体層を有し、信頼性の良好な誘電体堆積体の製造方法を提供することにある。また、本発明の他の目的は、上記誘電体堆積体の製造方法により得られる誘電体堆積体を含む電気機器を提供することにある。 An object of the present invention is to provide a method for manufacturing a dielectric deposit having a dielectric layer with good crystallinity and good reliability. Another object of the present invention is to provide an electric device including a dielectric deposit obtained by the above method for manufacturing a dielectric deposit.

本発明に係る誘電体堆積体の製造方法は、
基板の上方に第１電極を形成する工程と、
前記第１電極の上方に、強誘電体または圧電体からなる誘電体層を形成する工程と、
前記誘電体層の上方に第２電極を形成する工程と、を含み、
前記第１電極を形成する工程は、
イオンビームスパッタ法またはＤＣスパッタ法により第１金属層を形成する工程と、
前記第１金属層の上方に無電界めっき法により第２金属層を析出させる工程と、を含む。 A method for manufacturing a dielectric deposit according to the present invention includes:
Forming a first electrode above the substrate;
Forming a dielectric layer made of a ferroelectric or piezoelectric material above the first electrode;
Forming a second electrode above the dielectric layer,
The step of forming the first electrode includes:
Forming a first metal layer by ion beam sputtering or DC sputtering;
Depositing a second metal layer above the first metal layer by electroless plating.

この誘電体堆積体の製造方法によれば、結晶性の良好な前記誘電体層を有し、信頼性の良好な前記誘電体堆積体を提供することができる。この理由については、後述する。 According to this method of manufacturing a dielectric deposit, it is possible to provide the dielectric deposit that has the dielectric layer with good crystallinity and good reliability. The reason for this will be described later.

なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。 In the description according to the present invention, the word “upper” is used, for example, “specifically” (hereinafter referred to as “A”) is formed above another specific thing (hereinafter referred to as “B”). The word “above” is used to include the case where B is formed directly on A and the case where B is formed on A via another object. Used.

本発明に係る誘電体堆積体の製造方法において、
前記第１金属層は、無電界めっき法に用いられる触媒層であることができる。 In the method for manufacturing a dielectric deposit according to the present invention,
The first metal layer may be a catalyst layer used in an electroless plating method.

本発明に係る誘電体堆積体の製造方法において、
前記第１金属層および前記第２金属層は、白金からなることができる。 In the method for manufacturing a dielectric deposit according to the present invention,
The first metal layer and the second metal layer may be made of platinum.

本発明に係る誘電体堆積体の製造方法において、
前記誘電体層は、ペロブスカイト型酸化物層であることができる。 In the method for manufacturing a dielectric deposit according to the present invention,
The dielectric layer may be a perovskite oxide layer.

本発明に係る電気機器は、上述の誘電体堆積体の製造方法により得られる誘電体堆積体を含む。 The electrical apparatus according to the present invention includes a dielectric deposit obtained by the above-described method for manufacturing a dielectric deposit.

以下、本発明に好適な実施形態について、図面を参照しながら説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

１．第１の実施形態
１．１．まず、第１の実施形態に係る誘電体堆積体１０について説明する。 1. 1. First embodiment 1.1. First, the dielectric deposit body 10 according to the first embodiment will be described.

図１は、本実施形態に係る誘電体堆積体１０を模式的に示す断面図である。誘電体堆積体１０は、基板１と、基板１の上に形成された密着層２と、密着層２の上に形成された第１電極４と、第１電極４の上に形成された誘電体層５と、誘電体層５の上に形成された第２電極６と、を含む。 FIG. 1 is a cross-sectional view schematically showing a dielectric deposit 10 according to the present embodiment. The dielectric deposit 10 includes a substrate 1, an adhesion layer 2 formed on the substrate 1, a first electrode 4 formed on the adhesion layer 2, and a dielectric formed on the first electrode 4. The body layer 5 and the second electrode 6 formed on the dielectric layer 5 are included.

基板１としては、例えばシリコン基板などを用いることができる。密着層２としては、例えば酸化シリコンと酸化チタン（ＴｉＯｘ）の積層膜などを用いることができる。密着層２により、基板１と第１電極４とがより良好に密着することができる。なお、密着層２は、形成しないこともできる。 As the substrate 1, for example, a silicon substrate can be used. As the adhesion layer 2, for example, a laminated film of silicon oxide and titanium oxide (TiOx) can be used. The adhesion layer 2 allows the substrate 1 and the first electrode 4 to adhere more favorably. Note that the adhesion layer 2 may not be formed.

第１電極４は、第１金属層４０と、第１金属層４０の上に形成された第２金属層４２と、を含む。第１電極４は、誘電体層５に電圧を印加するための一方の電極である。第１電極４は、例えば、誘電体層５と同じ平面形状に形成されることができる。 The first electrode 4 includes a first metal layer 40 and a second metal layer 42 formed on the first metal layer 40. The first electrode 4 is one electrode for applying a voltage to the dielectric layer 5. For example, the first electrode 4 can be formed in the same planar shape as the dielectric layer 5.

第１金属層４０は、イオンビームスパッタ法またはＤＣスパッタ法により形成される。第１金属層４０の膜厚は、例えば１ｎｍ〜２００ｎｍとすることができる。 The first metal layer 40 is formed by ion beam sputtering or DC sputtering. The film thickness of the first metal layer 40 can be, for example, 1 nm to 200 nm.

第２金属層４２は、無電界めっき法により形成される。第２金属層４２の膜厚は、例えば１０ｎｍ〜２００ｎｍとすることができる。 The second metal layer 42 is formed by an electroless plating method. The film thickness of the second metal layer 42 can be, for example, 10 nm to 200 nm.

誘電体層５は、強誘電体または圧電体からなる。誘電体層５は、ペロブスカイト構造を有する酸化物からなるペロブスカイト型酸化物層であることができる。この酸化物は、例えばＡＢＯ_３の一般式で示されることができる。ここで、Ａは、Ｐｂを含み、Ｂは、ＺｒおよびＴｉのうちの少なくとも一方を含むことができる。さらに、Ｂは、Ｖ、Ｎｂ、およびＴａのうちの少なくとも一種を含むこともできる。この場合、この酸化物は、ＳｉおよびＧｅのうちの少なくとも一方を含むことができる。より具体的には、この酸化物としては、例えば、ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３）、ニオブ酸ジルコニウム酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ_３）などを用いることができる。 The dielectric layer 5 is made of a ferroelectric material or a piezoelectric material. The dielectric layer 5 can be a perovskite oxide layer made of an oxide having a perovskite structure. This oxide can be represented, for example, by the general formula ABO ₃ . Here, A can include Pb, and B can include at least one of Zr and Ti. Furthermore, B can also contain at least one of V, Nb, and Ta. In this case, the oxide can include at least one of Si and Ge. More specifically, examples of the oxide include lead zirconate titanate (Pb (Zr, Ti) O ₃ ), lead niobate zirconate titanate (Pb (Zr, Ti, Nb) O ₃ ), and the like. Can be used.

第２電極６は、誘電体層５に電圧を印加するための他方の電極である。第２電極６は、例えば、誘電体層５と同じ平面形状に形成されることができる。 The second electrode 6 is the other electrode for applying a voltage to the dielectric layer 5. The second electrode 6 can be formed, for example, in the same planar shape as the dielectric layer 5.

１．２．次に、本実施形態に係る誘電体堆積体１０の製造方法について、図１〜図４を参照しながら説明する。 1.2. Next, a method for manufacturing the dielectric deposit 10 according to the present embodiment will be described with reference to FIGS.

まず、基板１として、例えばシリコン基板を用意する。 First, for example, a silicon substrate is prepared as the substrate 1.

次に、基板１の上に密着層２を形成する。密着層２の形成は、例えば、熱酸化法、ＣＶＤ法などにより行うことができる。 Next, the adhesion layer 2 is formed on the substrate 1. The adhesion layer 2 can be formed by, for example, a thermal oxidation method or a CVD method.

次に、密着層２の上に、イオンビームスパッタ法またはＤＣスパッタ法により第１金属層４０を形成する。イオンビームスパッタ法またはＤＣスパッタ法を用いることにより、図２および図３に示すように、第１金属層４０の材料粒子４０ａを密着層２に食い込ませて第１金属層４０を形成することができる。その結果、第１金属層４０と密着層２との密着力を強くすることができる。特に、イオンビームスパッタ法では、放電でプラズマを作る必要がないので、成膜を高真空中で行うことができる。このため、膜中に不純物ガスが混ざりにくい。その結果、誘電体層５を形成する工程における高温アニール（例えば５００℃〜７００℃）などにより、膜剥がれ（ヒロック）が発生するのを防ぐことができる。 Next, the first metal layer 40 is formed on the adhesion layer 2 by ion beam sputtering or DC sputtering. By using ion beam sputtering or DC sputtering, the first metal layer 40 can be formed by causing the material particles 40a of the first metal layer 40 to bite into the adhesion layer 2 as shown in FIGS. it can. As a result, the adhesion between the first metal layer 40 and the adhesion layer 2 can be increased. In particular, in the ion beam sputtering method, since it is not necessary to generate plasma by electric discharge, film formation can be performed in a high vacuum. For this reason, it is difficult for the impurity gas to be mixed in the film. As a result, film peeling (hillocks) can be prevented from occurring due to high-temperature annealing (for example, 500 ° C. to 700 ° C.) in the process of forming the dielectric layer 5.

第１金属層４０の形成を行う際の温度は、例えば、室温〜１０００℃とすることができる。第１金属層４０としては、例えば、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｒｈ、およびＰｄのうちの少なくとも一種を用いることができる。第１金属層４０は、無電界めっき法に用いられる触媒層であることもできる。これにより、第１金属層４０は、無電解めっき液４４（図４参照）中で第２金属層４２の析出を誘発することができる。この場合、第１金属層４０としては、例えば、ＰｔおよびＰｄのうちの少なくとも一方を用いることができる。 The temperature at which the first metal layer 40 is formed can be, for example, room temperature to 1000 ° C. As the first metal layer 40, for example, at least one of Pt, Ir, Ru, Ni, Rh, and Pd can be used. The first metal layer 40 can also be a catalyst layer used for electroless plating. Thereby, the 1st metal layer 40 can induce precipitation of the 2nd metal layer 42 in electroless plating solution 44 (refer to Drawing 4). In this case, as the first metal layer 40, for example, at least one of Pt and Pd can be used.

次に、第１金属層４０の上に第２金属層４２を形成する。第２金属層４２は、無電界めっき法により形成する。具体的には、第１金属層４０まで形成された堆積体を液槽４５内の無電解めっき液４４に浸漬させることによって、第１金属層４０の上に第２金属層（めっき層）４２を析出させる。第２金属層４２としては、例えば、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｒｈ、およびＰｄのうちの少なくとも一種を用いることができる。無電解めっき液４４としては、例えば、大研化学工業（株）製の無電解白金めっき液No.9015を用いることができる。なお、例えば、第１金属層４０が触媒層ではない場合には、第１金属層４０に触媒（例えば、Ｐｄ等）を付与することができる。無電解めっき液４４の温度は、例えば、２５℃〜７０℃とすることができる。浸漬時間は、例えば、１５分〜１２０分とすることができる。以上の工程により、第１電極４が形成される。 Next, the second metal layer 42 is formed on the first metal layer 40. The second metal layer 42 is formed by an electroless plating method. Specifically, the second metal layer (plating layer) 42 is formed on the first metal layer 40 by immersing the deposit formed up to the first metal layer 40 in the electroless plating solution 44 in the liquid tank 45. To precipitate. As the second metal layer 42, for example, at least one of Pt, Ir, Ru, Ni, Rh, and Pd can be used. As the electroless plating solution 44, for example, electroless platinum plating solution No. 9015 manufactured by Daiken Chemical Industry Co., Ltd. can be used. For example, when the first metal layer 40 is not a catalyst layer, a catalyst (for example, Pd or the like) can be applied to the first metal layer 40. The temperature of the electroless plating solution 44 can be set to 25 ° C. to 70 ° C., for example. The soaking time can be, for example, 15 minutes to 120 minutes. Through the above steps, the first electrode 4 is formed.

次に、第２金属層４２の上に誘電体層５を形成する。誘電体層５の形成は、例えばゾルゲル法などにより行うことができる。 Next, the dielectric layer 5 is formed on the second metal layer 42. The dielectric layer 5 can be formed by, for example, a sol-gel method.

次に、誘電体層５の上に第２電極６を形成する。第２電極６の形成は、例えばスパッタ法、真空蒸着法などにより行うことができる。 Next, the second electrode 6 is formed on the dielectric layer 5. The formation of the second electrode 6 can be performed by, for example, a sputtering method, a vacuum deposition method, or the like.

以上の工程によって、本実施形態に係る誘電体堆積体１０を形成することができる。 Through the above steps, the dielectric deposit 10 according to the present embodiment can be formed.

１．３．次に、第１の実験例について説明する。 1.3. Next, a first experimental example will be described.

本実験例では、上述した製造方法に基づいて、誘電体堆積体１０の形成を行った。なお、基板１としてはシリコン基板、密着層２としては酸化シリコンと酸化チタン（ＴｉＯｘ）との積層膜、第１金属層４０および第２金属層４２としては白金、誘電体層５としてはニオブ酸ジルコニウム酸チタン酸鉛、第２電極６としては白金を用いた。 In this experimental example, the dielectric deposit 10 was formed based on the manufacturing method described above. The substrate 1 is a silicon substrate, the adhesion layer 2 is a laminated film of silicon oxide and titanium oxide (TiOx), the first metal layer 40 and the second metal layer 42 are platinum, and the dielectric layer 5 is niobic acid. Lead zirconate titanate was used, and platinum was used as the second electrode 6.

また、第１金属層４０は、イオンビームスパッタ法を用いて形成した。該イオンビームスパッタ法の条件は、温度；室温、パワー；１２０ｍＡ／１２００Ｖ、スパッタ時間；３０分、膜厚；４０ｎｍとした。第２金属層４２は、無電界めっき法を用いて形成した。該無電界めっき法の条件は、無電界めっき液４４として、大研化学工業（株）製の無電解白金めっき液No.9015を用い、無電界めっき液４４の温度を３０℃とし、浸漬時間を６０分とした。 The first metal layer 40 was formed using an ion beam sputtering method. The conditions of the ion beam sputtering method were as follows: temperature: room temperature, power: 120 mA / 1200 V, sputtering time: 30 minutes, film thickness: 40 nm. The second metal layer 42 was formed using an electroless plating method. The conditions of the electroless plating method were as follows: electroless platinum plating solution No. 9015 manufactured by Daiken Chemical Industry Co., Ltd. was used as the electroless plating solution 44, the temperature of the electroless plating solution 44 was 30 ° C., and the immersion time was Was 60 minutes.

また、各層の膜厚は、第１金属層４０を４０ｎｍ、第２金属層４２を４０ｎｍ、８０ｎｍ、１６０ｎｍ、誘電体層５を１３０ｎｍ、第２電極６を１００ｎｍとした。 The thickness of each layer was 40 nm for the first metal layer 40, 40 nm, 80 nm, and 160 nm for the second metal layer 42, 130 nm for the dielectric layer 5, and 100 nm for the second electrode 6.

図５は、本実験例に係る誘電体堆積体１０（第２金属層４２の膜厚は４０ｎｍ）のヒステリシス特性であり、図６は、本実験例に係る誘電体堆積体１０（第２金属層４２の膜厚は８０ｎｍ）のヒステリシス特性であり、図７は、本実験例に係る誘電体堆積体１０（第２金属層４２の膜厚は１６０ｎｍ）のヒステリシス特性である。図８および図９は、比較例のヒステリシス特性である。比較例は、第１電極４を２層構造とせずに、ＤＣスパッタ法のみで形成したものである。なお、図８は、第１電極４の膜厚を８０ｎｍとした場合であり、図９は、第１電極４の膜厚を２００ｎｍとした場合である。比較例の第１電極４は白金からなる。 FIG. 5 shows hysteresis characteristics of the dielectric deposit 10 according to this experimental example (the film thickness of the second metal layer 42 is 40 nm), and FIG. 6 shows the dielectric deposit 10 (second metal according to this experimental example). The layer 42 has a hysteresis characteristic of 80 nm), and FIG. 7 shows the hysteresis characteristic of the dielectric deposit body 10 (the thickness of the second metal layer 42 is 160 nm) according to this experimental example. 8 and 9 show hysteresis characteristics of the comparative example. In the comparative example, the first electrode 4 is not formed in a two-layer structure, but is formed only by the DC sputtering method. 8 shows the case where the thickness of the first electrode 4 is 80 nm, and FIG. 9 shows the case where the thickness of the first electrode 4 is 200 nm. The first electrode 4 of the comparative example is made of platinum.

図５〜図７に示すように、本実験例では、第２金属層４２の膜厚に依存せずに、角型性の良好なヒステリシス特性を得ることができた。これは、第２金属層４２を薄くしても、即ち、第１電極４を薄くしても、角型性の良好なヒステリシス特性を得ることができることを示している。 As shown in FIGS. 5 to 7, in this experimental example, it was possible to obtain a hysteresis characteristic with good squareness without depending on the film thickness of the second metal layer 42. This indicates that even if the second metal layer 42 is thin, that is, the first electrode 4 is thin, it is possible to obtain a hysteresis characteristic with good squareness.

また、図５と図８のヒステリシス特性を比較すると、第１電極４の膜厚は同じ（８０ｎｍ）だが、比較例（図８）の場合に比べ、本実験例（図５）の場合の方が、明らかに角型性が良好であることが確認された。同様に、図７と図９のヒステリシス特性を比較すると、第１電極４の膜厚は同じ（２００ｎｍ）だが、比較例（図９）の場合に比べ、本実験例（図７）の場合の方が、明らかに角型性が良好であることが確認された。 Further, comparing the hysteresis characteristics of FIG. 5 and FIG. 8, the film thickness of the first electrode 4 is the same (80 nm), but in the case of this experimental example (FIG. 5) compared to the case of the comparative example (FIG. 8). However, it was confirmed that the squareness was clearly good. Similarly, when the hysteresis characteristics of FIG. 7 and FIG. 9 are compared, the film thickness of the first electrode 4 is the same (200 nm), but in the case of this experimental example (FIG. 7) compared to the case of the comparative example (FIG. 9). It was confirmed that the squareness was clearly better.

図１０は、本実験例に係る第１電極４の２θ−θスキャンのＸ線回折図である。図１１は、本実験例に係る第１電極４のωスキャンのＸ線回折図である。上述した比較例（第１電極４の膜厚が２００ｎｍの場合）の測定も行った。なお、図１０および図１１において、本実験例の測定結果は、第２金属層４２の膜厚を４０ｎｍとしたものをａと表記し、第２金属層４２の膜厚を８０ｎｍとしたものをｂと表記し、第２金属層４２の膜厚を１６０ｎｍとしたものをｃと表記し、比較例の測定結果は、ｄと表記している。図１１の結果から求めた半値幅（ＦＷＨＭ）は、ａの場合は１．４４°、ｂの場合は１．５９°、ｃの場合は１．６０°、ｄの場合は２．２０°であった。この結果から、比較例の場合（ｄ）に比べ、本実験例の場合（ａ〜ｃ）の方が、半値幅が狭く、結晶性が良好であることが確認された。 FIG. 10 is an X-ray diffraction diagram of 2θ-θ scan of the first electrode 4 according to this experimental example. FIG. 11 is an X-ray diffraction diagram of ω scan of the first electrode 4 according to this experimental example. The above-described comparative example (when the film thickness of the first electrode 4 is 200 nm) was also measured. In FIGS. 10 and 11, the measurement results of this experimental example are expressed as a when the thickness of the second metal layer 42 is 40 nm, and the thickness of the second metal layer 42 is 80 nm. It is written as b, the film thickness of the second metal layer 42 being 160 nm is written as c, and the measurement result of the comparative example is written as d. The half width (FWHM) obtained from the result of FIG. 11 is 1.44 ° in the case of a, 1.59 ° in the case of b, 1.60 ° in the case of c, and 2.20 ° in the case of d. there were. From this result, it was confirmed that the half width was narrower and the crystallinity was better in the case of this experimental example (ac) than in the case of the comparative example (d).

１．４．次に、第２の実験例について説明する。 1.4. Next, a second experimental example will be described.

本実験例では、上述した第１の実験例と同様にして、誘電体堆積体１０の形成を行った。なお、上述した第１の実験例と異なる点は、以下の通りである。 In this experimental example, the dielectric deposit 10 was formed in the same manner as the first experimental example described above. The differences from the first experimental example described above are as follows.

第１金属層４０は、ＤＣスパッタ法を用いて形成した。該ＤＣスパッタ法の条件は、温度；２５０℃、パワー；１ｋＷ、Ａｒ＝５０ｓｃｃｍとした。また、各層の膜厚は、第１金属層４０を２００ｎｍ、第２金属層４２を８０ｎｍとした。 The first metal layer 40 was formed using a DC sputtering method. The conditions of the DC sputtering method were: temperature: 250 ° C., power: 1 kW, Ar = 50 sccm. The thickness of each layer was 200 nm for the first metal layer 40 and 80 nm for the second metal layer 42.

図１２は、本実験例に係る誘電体堆積体１０のヒステリシス特性である。図１２に示すように、本実験例によれば、角型性の良好なヒステリシス特性を得ることができた。 FIG. 12 shows the hysteresis characteristics of the dielectric deposit 10 according to this experimental example. As shown in FIG. 12, according to this experimental example, it was possible to obtain a hysteresis characteristic with good squareness.

１．５．本実施形態に係る誘電体堆積体１０の製造方法によれば、結晶性の良好な誘電体層５を有する誘電体堆積体１０を提供することができる。その結果、角型性の良好なヒステリシス特性を有する誘電体堆積体１０を提供することができる。この理由は、以下の通りである。 1.5. According to the method for manufacturing the dielectric deposit 10 according to the present embodiment, the dielectric deposit 10 having the dielectric layer 5 with good crystallinity can be provided. As a result, it is possible to provide the dielectric deposited body 10 having a good squareness hysteresis characteristic. The reason for this is as follows.

上述した実験例に示すように、本実施形態に係る第１電極４の結晶性は、比較例に比べ、良好である。このように、第１電極４の結晶性が良好であることにより、第１電極４の上に形成される誘電体層５の結晶性も良好になる。その結果、本実施形態に係る誘電体堆積体１０によれば、角型性の良好なヒステリシス特性を得ることができる。 As shown in the experimental example described above, the crystallinity of the first electrode 4 according to this embodiment is better than that of the comparative example. Thus, since the crystallinity of the first electrode 4 is good, the crystallinity of the dielectric layer 5 formed on the first electrode 4 is also good. As a result, according to the dielectric deposit 10 according to the present embodiment, it is possible to obtain hysteresis characteristics with good squareness.

また、本実施形態に係る誘電体堆積体１０の製造方法によれば、上述した実験例に示すように、角型性の良好なヒステリシス特性を確保しながら、第２金属層４２を薄くすることができ、即ち、第１電極４を薄くすることができる。従って、第１電極４を微細化（狭ピッチ化）することができ、デバイスを小型化することができる。その結果、例えば、強誘電体メモリ（第２の実施形態参照）の高容量化に対応することができる。 In addition, according to the method for manufacturing the dielectric deposit 10 according to the present embodiment, the second metal layer 42 is made thin while ensuring good hysteresis characteristics with squareness as shown in the experimental example described above. That is, the first electrode 4 can be thinned. Therefore, the first electrode 4 can be miniaturized (narrow pitch), and the device can be miniaturized. As a result, for example, it is possible to cope with an increase in the capacity of the ferroelectric memory (see the second embodiment).

また、本実施形態に係る誘電体堆積体１０の製造方法によれば、イオンビームスパッタ法またはＤＣスパッタ法を用いて第１金属層４０を形成し、無電界めっき法を用いて第２金属層４２を形成する。この製造方法によれば、上述したように、イオンビームスパッタ法またはＤＣスパッタ法により第１金属層４０とその下層（密着層２）との密着性を確保でき、かつ、上述したように結晶性の良好な第１電極４を得ることができる。即ち、第１電極４の膜剥がれを防止でき、かつ、結晶性の良好な誘電体層５を有する誘電体堆積体１０を得ることができる。従って、本実施形態に係る誘電体堆積体１０の製造方法によれば、結晶性の良好な誘電体層５を有し、信頼性の良好な誘電体堆積体１０を提供することができる。 In addition, according to the method for manufacturing the dielectric deposit 10 according to the present embodiment, the first metal layer 40 is formed using an ion beam sputtering method or a DC sputtering method, and the second metal layer is formed using an electroless plating method. 42 is formed. According to this manufacturing method, as described above, the adhesion between the first metal layer 40 and its lower layer (adhesion layer 2) can be secured by the ion beam sputtering method or the DC sputtering method, and the crystallinity as described above. Can be obtained. That is, it is possible to obtain the dielectric deposit 10 that can prevent the film peeling of the first electrode 4 and has the dielectric layer 5 with good crystallinity. Therefore, according to the manufacturing method of the dielectric deposit 10 according to the present embodiment, it is possible to provide the dielectric deposit 10 having the dielectric layer 5 having good crystallinity and good reliability.

また、本実施形態に係る誘電体堆積体１０の製造方法によれば、例えば、第１電極４として、膜応力が大きく、膜剥がれを起こしやすい金属（特に白金など）を用いても、上述したように、膜剥がれを起こすことのない第１電極４を形成することができる。従って、第１電極４の材料選択の自由度が向上する。 Further, according to the method for manufacturing the dielectric deposit 10 according to the present embodiment, for example, even when a metal (especially platinum) having a large film stress and easily causing film peeling is used as the first electrode 4, it is described above. Thus, the 1st electrode 4 which does not raise | generate film peeling can be formed. Accordingly, the degree of freedom in selecting the material of the first electrode 4 is improved.

１．６．次に、本実施形態に係る誘電体堆積体１０の変形例について、図面を参照しながら説明する。なお、上述した図１に示す誘電体堆積体１０と異なる点について説明し、同様の点については説明を省略する。図１３は、図１に示す誘電体堆積体１０の変形例の一例を模式的に示す断面図である。図１４は、図１に示す誘電体堆積体１０の変形例の他の一例を模式的に示す断面図である。 1.6. Next, a modification of the dielectric deposit 10 according to the present embodiment will be described with reference to the drawings. Differences from the dielectric deposit body 10 shown in FIG. 1 described above will be described, and description of similar points will be omitted. FIG. 13 is a cross-sectional view schematically showing an example of a modification of the dielectric deposit body 10 shown in FIG. FIG. 14 is a cross-sectional view schematically showing another example of a modified example of the dielectric deposit body 10 shown in FIG.

例えば、図１３に示すように、第１電極４は、第１金属層４０と第２金属層４２との間に第３金属層４１を有することができる。第３金属層４１としては、イリジウム（Ｉｒ）が好適に用いられる。第３金属層４１としてイリジウムを用いることにより、誘電体堆積体１０の信頼性を向上させることができる。第３金属層４１の形成は、例えば、イオンビームスパッタ法、ＤＣスパッタ法などにより行うことができる。第３金属層４１は、図１３に示すように、その下層の第１金属層４０が露出するように形成することができる。第３金属層４１の膜厚は、例えば１ｎｍとすることができる。 For example, as shown in FIG. 13, the first electrode 4 can have a third metal layer 41 between the first metal layer 40 and the second metal layer 42. As the third metal layer 41, iridium (Ir) is preferably used. By using iridium as the third metal layer 41, the reliability of the dielectric deposit 10 can be improved. The formation of the third metal layer 41 can be performed by, for example, ion beam sputtering, DC sputtering, or the like. As shown in FIG. 13, the third metal layer 41 can be formed so that the first metal layer 40 below it is exposed. The film thickness of the third metal layer 41 can be set to 1 nm, for example.

また、例えば、図１４に示すように、誘電体堆積体１０は、密着層２と第１電極４との間に硬質層３を有することができる。硬質層３および密着層２は、インクジェット式記録ヘッド５０（第３の実施形態参照）において弾性層５５（図１９および図２０参照）として機能する。硬質層３としては、例えばイットリア安定化ジルコニア、酸化セリウム、酸化ジルコニウムなどを用いることができる。硬質層３の形成は、例えばＣＶＤ法、スパッタ法、蒸着法などにより行うことができる。 Further, for example, as shown in FIG. 14, the dielectric deposit body 10 can include a hard layer 3 between the adhesion layer 2 and the first electrode 4. The hard layer 3 and the adhesion layer 2 function as an elastic layer 55 (see FIGS. 19 and 20) in the ink jet recording head 50 (see the third embodiment). As the hard layer 3, for example, yttria stabilized zirconia, cerium oxide, zirconium oxide or the like can be used. The hard layer 3 can be formed by, for example, a CVD method, a sputtering method, a vapor deposition method, or the like.

なお、上述した変形例は一例であって、これらに限定されるわけではない。 Note that the above-described modifications are merely examples, and the present invention is not limited to these.

次に、本発明を電気機器（強誘電体メモリ、インクジェット式記録ヘッド、およびインクジェットプリンタ）に適用する実施形態について説明する。本発明に係る電気機器は、上述した誘電体堆積体の製造方法により得られる誘電体堆積体を含む。なお、電気機器は上述したものに限定されるわけではない。 Next, an embodiment in which the present invention is applied to an electric apparatus (ferroelectric memory, ink jet recording head, and ink jet printer) will be described. The electrical apparatus according to the present invention includes a dielectric deposit obtained by the above-described method for manufacturing a dielectric deposit. In addition, an electric device is not necessarily limited to what was mentioned above.

２．第２の実施形態
２．１．まず、第２の実施形態に係る強誘電体メモリ３００について説明する。 2. Second Embodiment 2.1. First, the ferroelectric memory 300 according to the second embodiment will be described.

図１５は、本実施形態に係る強誘電体メモリ３００を模式的に示す平面図であり、図１６は、図１５のＸVI−ＸVI線断面図である。なお、図示の例は、単純マトリクス型の強誘電体メモリである。 FIG. 15 is a plan view schematically showing the ferroelectric memory 300 according to this embodiment, and FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG. The illustrated example is a simple matrix ferroelectric memory.

強誘電体メモリ３００は、図１５および図１６に示すように、基板３０８の上に配列された所定の数のワード線３０１〜３０３と、所定の数のビット線３０４〜３０６と、を含む。なお、ワード線とビット線の一部は、その図示を省略している。ワード線３０１〜３０３とビット線３０４〜３０６との間には、誘電体層３０７が挿入され、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に強誘電体キャパシタが形成される。即ち、強誘電体メモリ３００は、単純マトリクスにより構成されるメモリセルが配列されたメモリセルアレイを含む。 As shown in FIGS. 15 and 16, the ferroelectric memory 300 includes a predetermined number of word lines 301 to 303 and a predetermined number of bit lines 304 to 306 arranged on the substrate 308. Note that some of the word lines and bit lines are not shown. A dielectric layer 307 is inserted between the word lines 301 to 303 and the bit lines 304 to 306, and a ferroelectric capacitor is formed in an intersection region between the word lines 301 to 303 and the bit lines 304 to 306. That is, the ferroelectric memory 300 includes a memory cell array in which memory cells configured by a simple matrix are arranged.

強誘電体メモリ３００は、第１の実施形態に係る誘電体堆積体１０（例えば図１参照）を含む。即ち、基板３０８は、第１の実施形態に係る基板１から構成され、ワード線３０１〜３０３は、第１の実施形態に係る第１電極４から構成され、誘電体層３０７は、第１の実施形態に係る誘電体層５から構成され、ビット線３０４〜３０６は、第１の実施形態に係る第２電極６から構成される。 The ferroelectric memory 300 includes the dielectric deposit body 10 (see, for example, FIG. 1) according to the first embodiment. That is, the substrate 308 is configured by the substrate 1 according to the first embodiment, the word lines 301 to 303 are configured by the first electrode 4 according to the first embodiment, and the dielectric layer 307 is formed by the first layer. The bit line 304 to 306 includes the second electrode 6 according to the first embodiment. The bit line 304 to 306 includes the dielectric layer 5 according to the embodiment.

２．２次に、本実施形態に係る強誘電体メモリの変形例について説明する。 2.2 Next, a modification of the ferroelectric memory according to this embodiment will be described.

図１７は、本実施形態に係る強誘電体メモリの変形例を模式的に示す断面図である。図１８は、本実施形態に係る強誘電体メモリの変形例の等価回路図である。図示の例は、１Ｔ１Ｃ型の強誘電体メモリである。 FIG. 17 is a cross-sectional view schematically showing a modification of the ferroelectric memory according to the present embodiment. FIG. 18 is an equivalent circuit diagram of a modification of the ferroelectric memory according to the present embodiment. The illustrated example is a 1T1C type ferroelectric memory.

本変形例に係る強誘電体メモリ５００は、図１７に示すように、強誘電体キャパシタ５０４（１Ｃ）と、スイッチ用のＭＯＳトランジスタ５０７（１Ｔ）と、を含む。強誘電体キャパシタ５０４は、第１電極５０１と、誘電体層５０３と、プレート線となる第２電極５０２と、を含む。図１７に示すように、ＭＯＳトランジスタ５０７のソース／ドレインの一方には、ビット線となるソース／ドレイン電極５０５が接続されている。ＭＯＳトランジスタ５０７のゲート電極５０６は、ワード線となる。 As shown in FIG. 17, the ferroelectric memory 500 according to this modification includes a ferroelectric capacitor 504 (1C) and a switching MOS transistor 507 (1T). The ferroelectric capacitor 504 includes a first electrode 501, a dielectric layer 503, and a second electrode 502 serving as a plate line. As shown in FIG. 17, a source / drain electrode 505 serving as a bit line is connected to one of the source / drain of the MOS transistor 507. The gate electrode 506 of the MOS transistor 507 serves as a word line.

強誘電体メモリ５００は、第１の実施形態に係る誘電体堆積体１０（例えば図１参照）を含む。即ち、基板５０８は、第１の実施形態に係る基板１から構成され、第１電極５０１は、第１の実施形態に係る第１電極４から構成され、誘電体層５０３は、第１の実施形態に係る誘電体層５から構成され、第２電極５０２は、第１の実施形態に係る第２電極６から構成される。 The ferroelectric memory 500 includes the dielectric deposit body 10 (see, for example, FIG. 1) according to the first embodiment. That is, the substrate 508 is composed of the substrate 1 according to the first embodiment, the first electrode 501 is composed of the first electrode 4 according to the first embodiment, and the dielectric layer 503 is the first embodiment. The second electrode 502 is composed of the second electrode 6 according to the first embodiment.

２．３．本実施形態に係る強誘電体メモリに用いられる強誘電体キャパシタは、第１の実施形態に係る誘電体堆積体から構成されるため、ヒステリシスの角形性が非常に良く、安定なディスターブ特性を有する。従って、この強誘電体キャパシタを用いることで、信頼性の高い強誘電体メモリを提供することができる。 2.3. Since the ferroelectric capacitor used in the ferroelectric memory according to the present embodiment is composed of the dielectric deposited body according to the first embodiment, the hysteresis has a very good squareness and has a stable disturb characteristic. . Therefore, by using this ferroelectric capacitor, a highly reliable ferroelectric memory can be provided.

３．第３の実施形態
３．１．次に、第３の実施形態に係るインクジェット式記録ヘッド５０について説明する。 3. Third Embodiment 3.1. Next, an ink jet recording head 50 according to a third embodiment will be described.

図１９は、本実施形態に係るインクジェット式記録ヘッド５０を模式的に示す断面図であり、図２０は、本実施形態に係るインクジェット式記録ヘッド５０の分解斜視図である。なお、図２０は、通常使用される状態とは上下を逆に示したものである。 FIG. 19 is a cross-sectional view schematically showing the ink jet recording head 50 according to this embodiment, and FIG. 20 is an exploded perspective view of the ink jet recording head 50 according to this embodiment. Note that FIG. 20 shows the state upside down from the state of normal use.

インクジェット式記録ヘッド（以下「ヘッド」ともいう）５０は、図１９に示すように、ノズル板５１と、インク室基板５２と、インク室基板５２の上に形成された弾性層５５と、弾性層５５の上に形成された圧電部（振動源）５４と、を含む。圧電部５４は、第１の実施形態に係る第１電極４と、誘電体層５と、第２電極６と、を含む。なお、図２０において、圧電部５４の各層の図示は省略している。また、第１の実施形態に係る密着層２および硬質層３は、図１９において弾性層５５に相当し、第１の実施形態に係る基板１は、図１９においてインク室基板５２に相当する。即ち、ヘッド５０は、第１の実施形態に係る誘電体堆積体１０（例えば図１４参照）を含む。 As shown in FIG. 19, an ink jet recording head (hereinafter also referred to as “head”) 50 includes a nozzle plate 51, an ink chamber substrate 52, an elastic layer 55 formed on the ink chamber substrate 52, and an elastic layer. And a piezoelectric portion (vibration source) 54 formed on 55. The piezoelectric part 54 includes the first electrode 4 according to the first embodiment, the dielectric layer 5, and the second electrode 6. In FIG. 20, illustration of each layer of the piezoelectric portion 54 is omitted. Further, the adhesion layer 2 and the hard layer 3 according to the first embodiment correspond to the elastic layer 55 in FIG. 19, and the substrate 1 according to the first embodiment corresponds to the ink chamber substrate 52 in FIG. That is, the head 50 includes the dielectric deposit body 10 (see, for example, FIG. 14) according to the first embodiment.

ヘッド５０は、図２０に示すように、さらに、基体５６を含む。基体５６に、ノズル板５１、インク室基板５２、弾性層５５、および圧電部５４が収納される。基体５６は、例えば、各種樹脂材料、各種金属材料等を用いて形成される。 As shown in FIG. 20, the head 50 further includes a base 56. The base plate 56 houses the nozzle plate 51, the ink chamber substrate 52, the elastic layer 55, and the piezoelectric portion 54. The base 56 is formed using, for example, various resin materials, various metal materials, and the like.

ノズル板５１は、例えばステンレス製の圧延プレート等で構成されたもので、インク滴を吐出するための多数のノズル５１１を一列に形成したものである。ノズル板５１には、インク室基板５２が固定されている。インク室基板５２は、ノズル板５１と弾性層５５との間の空間を区画して、リザーバ５２３、供給口５２４、および複数のキャビティ５２１が形成される。リザーバ５２３は、インクカートリッジ６３１（図２１参照）から供給されるインクを一時的に貯留する。供給口５２４によって、リザーバ５２３から各キャビティ５２１へインクが供給される。 The nozzle plate 51 is composed of, for example, a stainless steel rolling plate or the like, and has a large number of nozzles 511 for ejecting ink droplets formed in a line. An ink chamber substrate 52 is fixed to the nozzle plate 51. The ink chamber substrate 52 defines a space between the nozzle plate 51 and the elastic layer 55, and a reservoir 523, a supply port 524, and a plurality of cavities 521 are formed. The reservoir 523 temporarily stores ink supplied from the ink cartridge 631 (see FIG. 21). Ink is supplied from the reservoir 523 to each cavity 521 through the supply port 524.

キャビティ５２１は、図１９および図２０に示すように、各ノズル５１１に対応して配設されている。キャビティ５２１は、弾性層５５の振動によってそれぞれ容積可変になっている。この容積変化によって、キャビティ５２１からインクが吐出される。 The cavities 521 are disposed corresponding to the respective nozzles 511 as shown in FIGS. 19 and 20. The cavities 521 each have a variable volume due to the vibration of the elastic layer 55. By this volume change, ink is ejected from the cavity 521.

弾性層５５の所定位置には、図２０に示すように、弾性層５５の厚さ方向に貫通した貫通孔５３１が形成されている。貫通孔５３１によって、インクカートリッジ６３１からリザーバ５２３へインクが供給される。 As shown in FIG. 20, a through hole 531 that penetrates in the thickness direction of the elastic layer 55 is formed at a predetermined position of the elastic layer 55. Ink is supplied from the ink cartridge 631 to the reservoir 523 through the through-hole 531.

圧電部５４は、圧電素子駆動回路（図示せず）に電気的に接続され、圧電素子駆動回路の信号に基づいて作動（振動、変形）することができる。弾性層５５は、圧電部５４の振動（たわみ）によって振動し（たわみ）、キャビティ５２１の内部圧力を瞬間的に高めることができる。 The piezoelectric unit 54 is electrically connected to a piezoelectric element driving circuit (not shown), and can be operated (vibrated or deformed) based on a signal from the piezoelectric element driving circuit. The elastic layer 55 vibrates (deflection) due to the vibration (deflection) of the piezoelectric portion 54, and can instantaneously increase the internal pressure of the cavity 521.

３．２．本実施形態に係るインクジェット式記録ヘッド５０は、第１の実施形態に係る誘電体堆積体１０を含む。これにより、このインクジェット式記録ヘッド５０は、良好な特性および信頼性を有することができる。 3.2. The ink jet recording head 50 according to the present embodiment includes the dielectric deposit 10 according to the first embodiment. Thereby, the ink jet recording head 50 can have good characteristics and reliability.

４．第４の実施形態
４．１．次に、第４の実施形態に係るインクジェットプリンタ６００について説明する。インクジェットプリンタ６００は、第３の実施形態に係るインクジェット式記録ヘッド５０を含む。図２１は、本実施形態に係るインクジェットプリンタ６００を模式的に示す斜視図である。 4). Fourth Embodiment 4.1. Next, an inkjet printer 600 according to the fourth embodiment will be described. The ink jet printer 600 includes the ink jet recording head 50 according to the third embodiment. FIG. 21 is a perspective view schematically showing an inkjet printer 600 according to the present embodiment.

インクジェットプリンタ６００は、図２１に示すように、装置本体６２０と、記録用紙Ｐを設置するトレイ６２１と、記録用紙Ｐを排出する排出口６２２と、装置本体６２０の上面に配置された操作パネル６７０と、を含む。 As shown in FIG. 21, the inkjet printer 600 includes an apparatus main body 620, a tray 621 on which the recording paper P is set, a discharge port 622 for discharging the recording paper P, and an operation panel 670 disposed on the upper surface of the apparatus main body 620. And including.

装置本体６２０の内部には、印刷装置６４０と、記録用紙Ｐを印刷装置６４０に送り込む給紙装置６５０と、印刷装置６４０および給紙装置６５０を制御する制御部６６０とが設けられている。 Inside the apparatus main body 620, a printing apparatus 640, a paper feeding apparatus 650 that feeds the recording paper P to the printing apparatus 640, and a control unit 660 that controls the printing apparatus 640 and the paper feeding apparatus 650 are provided.

印刷装置６４０は、往復動するヘッドユニット６３０と、ヘッドユニット６３０の駆動源となるキャリッジモータ６４１と、キャリッジモータ６４１の回転を受けて、ヘッドユニット６３０を往復動させる往復動機構６４２と、を含む。 The printing apparatus 640 includes a head unit 630 that reciprocates, a carriage motor 641 that serves as a drive source for the head unit 630, and a reciprocating mechanism 642 that reciprocates the head unit 630 in response to the rotation of the carriage motor 641. .

ヘッドユニット６３０は、第３の実施形態に係るヘッド５０と、ヘッド５０にインクを供給するインクカートリッジ６３１と、ヘッド５０およびインクカートリッジ６３１を搭載したキャリッジ６３２と、を有する。 The head unit 630 includes the head 50 according to the third embodiment, an ink cartridge 631 that supplies ink to the head 50, and a carriage 632 on which the head 50 and the ink cartridge 631 are mounted.

往復動機構６４２は、その両端がフレーム（図示せず）に支持されたキャリッジガイド軸６４４と、キャリッジガイド軸６４４と平行に延在するタイミングベルト６４３と、を有する。キャリッジガイド軸６４４は、キャリッジ６３２が自在に往復動できるようにしながら、キャリッジ６３２を支持している。さらに、キャリッジ６３２は、タイミングベルト６４３の一部に固定されている。キャリッジモータ６４１の作動により、タイミングベルト６４３を走行させると、キャリッジガイド軸６４４に導かれて、ヘッドユニット６３０が往復動する。この往復動の際に、ヘッド５０から適宜インクが吐出され、記録用紙Ｐへの印刷が行われる。 The reciprocating mechanism 642 includes a carriage guide shaft 644 supported at both ends by a frame (not shown), and a timing belt 643 extending in parallel with the carriage guide shaft 644. The carriage guide shaft 644 supports the carriage 632 while allowing the carriage 632 to freely reciprocate. Further, the carriage 632 is fixed to a part of the timing belt 643. When the timing belt 643 is driven by the operation of the carriage motor 641, the head unit 630 is reciprocated by being guided by the carriage guide shaft 644. During this reciprocation, ink is appropriately discharged from the head 50 and printing on the recording paper P is performed.

給紙装置６５０は、その駆動源となる給紙モータ６５１と、給紙モータ６５１の作動により回転する給紙ローラ６５２と、を有する。給紙ローラ６５２は、記録用紙Ｐの送り経路を挟んで上下に対向する、従動ローラ６５２ａと、駆動ローラ６５２ｂと、を備える。駆動ローラ６５２ｂは、給紙モータ６５１に連結されている。 The sheet feeding device 650 includes a sheet feeding motor 651 serving as a driving source thereof, and a sheet feeding roller 652 that rotates by the operation of the sheet feeding motor 651. The paper feed roller 652 includes a driven roller 652a and a drive roller 652b that face each other up and down across the feeding path of the recording paper P. The drive roller 652b is connected to the paper feed motor 651.

４−２．本実施形態に係るインクジェットプリンタ６００は、第３の実施形態に係るインクジェット式記録ヘッド５０を含む。これにより、このインクジェットプリンタ６００は、良好な特性および信頼性を有することができる。 4-2. An ink jet printer 600 according to this embodiment includes the ink jet recording head 50 according to the third embodiment. As a result, the ink jet printer 600 can have good characteristics and reliability.

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。 As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.

第１の実施形態に係る誘電体堆積体を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing the dielectric deposit body according to the first embodiment. 第１の実施形態に係る誘電体堆積体の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the dielectric deposit body which concerns on 1st Embodiment. 第１の実施形態に係る誘電体堆積体の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the dielectric deposit body which concerns on 1st Embodiment. 第１の実施形態に係る誘電体堆積体の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the dielectric deposit body which concerns on 1st Embodiment. 第１実験例の誘電体堆積体（第２金属層４０ｎｍ）のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body (2nd metal layer 40nm) of a 1st experiment example. 第１実験例の誘電体堆積体（第２金属層８０ｎｍ）のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body (2nd metal layer 80nm) of a 1st experiment example. 第１実験例の誘電体堆積体（第２金属層１６０ｎｍ）のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body (2nd metal layer 160nm) of a 1st experiment example. 比較例の誘電体堆積体（第１電極８０ｎｍ）のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body (1st electrode 80nm) of a comparative example. 比較例の誘電体堆積体（第１電極２００ｎｍ）のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body (1st electrode 200nm) of a comparative example. 第１実験例に係る第１電極の２θ−θスキャンのＸ線回折図。FIG. 3 is an X-ray diffraction diagram of 2θ-θ scan of the first electrode according to the first experimental example. 第１実験例に係る第１電極のωスキャンのＸ線回折図。The X-ray-diffraction figure of the omega scan of the 1st electrode which concerns on a 1st experiment example. 第２実験例に係る誘電体堆積体のヒステリシス特性。The hysteresis characteristic of the dielectric deposit body which concerns on a 2nd experiment example. 第１の実施形態に係る誘電体堆積体の変形例を模式的に示す断面図。Sectional drawing which shows typically the modification of the dielectric depositing body which concerns on 1st Embodiment. 第１の実施形態に係る誘電体堆積体の変形例を模式的に示す断面図。Sectional drawing which shows typically the modification of the dielectric depositing body which concerns on 1st Embodiment. 第２の実施形態に係る強誘電体メモリを模式的に示す平面図。FIG. 5 is a plan view schematically showing a ferroelectric memory according to a second embodiment. 図１５のＸVI−ＸVI線断面図。XVI-XVI sectional view taken on the line of FIG. 第２の実施形態に係る強誘電体メモリの変形例を模式的に示す断面図。Sectional drawing which shows typically the modification of the ferroelectric memory which concerns on 2nd Embodiment. 第２の実施形態に係る強誘電体メモリの変形例の等価回路図。The equivalent circuit diagram of the modification of the ferroelectric memory which concerns on 2nd Embodiment. 第３の実施形態に係るヘッドを模式的に示す断面図。Sectional drawing which shows typically the head which concerns on 3rd Embodiment. 第３の実施形態に係るインクジェット式記録ヘッドの分解斜視図。FIG. 10 is an exploded perspective view of an ink jet recording head according to a third embodiment. 第４の実施形態に係るインクジェットプリンタを模式的に示す斜視図。The perspective view which shows typically the inkjet printer which concerns on 4th Embodiment.

Explanation of symbols

１基板、２密着層、３硬質層、４第１電極、５誘電体層、６第２電極、１０誘電体堆積体、４０第１金属層、４１第３金属層、４２第２金属層、４４無電解めっき液、４５液槽、５０インクジェット式記録ヘッド、５１ノズル板、５２インク室基板、５４圧電部、５５弾性層、５６基体、３００強誘電体メモリ、３０７誘電体層、３０８基板、５００強誘電体メモリ、５０１第１電極、５０２第２電極、５０３誘電体層、５０４強誘電体キャパシタ、５０５ドレイン電極、５０６ゲート電極、５０７トランジスタ、５０８基板、５１１ノズル、５２１キャビティ、５２３リザーバ、５２４供給口、５３１貫通孔、６００インクジェットプリンタ、６２０装置本体、６２１トレイ、６２２排出口、６３０ヘッドユニット、６３１インクカートリッジ、６３２キャリッジ、６４０印刷装置、６４１キャリッジモータ、６４２往復動機構、６４３タイミングベルト、６４４キャリッジガイド軸、６５０給紙装置、６５１給紙モータ、６５２給紙ローラ、６６０制御部，６７０操作パネル DESCRIPTION OF SYMBOLS 1 Board | substrate, 2 Adhesion layer, 3 Hard layer, 4 1st electrode, 5 Dielectric layer, 6 2nd electrode, 10 Dielectric deposit body, 40 1st metal layer, 41 3rd metal layer, 42 2nd metal layer, 44 Electroless Plating Solution, 45 Liquid Tank, 50 Inkjet Recording Head, 51 Nozzle Plate, 52 Ink Chamber Substrate, 54 Piezoelectric Section, 55 Elastic Layer, 56 Base, 300 Ferroelectric Memory, 307 Dielectric Layer, 308 Substrate, 500 ferroelectric memory, 501 first electrode, 502 second electrode, 503 dielectric layer, 504 ferroelectric capacitor, 505 drain electrode, 506 gate electrode, 507 transistor, 508 substrate, 511 nozzle, 521 cavity, 523 reservoir, 524 supply port, 531 through-hole, 600 ink jet printer, 620 apparatus main body, 621 tray, 622 Discharge port, 630 Head unit, 631 Ink cartridge, 632 Carriage, 640 Printing device, 641 Carriage motor, 642 Reciprocating mechanism, 643 Timing belt, 644 Carriage guide shaft, 650 Paper feed device, 651 Paper feed motor, 652 Paper feed roller , 660 control unit, 670 operation panel

Claims

Forming a first electrode above the substrate;
Forming a dielectric layer made of a ferroelectric or piezoelectric material above the first electrode;
Forming a second electrode above the dielectric layer,
The step of forming the first electrode includes:
Forming a first metal layer by ion beam sputtering or DC sputtering;
Depositing a second metal layer on the first metal layer by an electroless plating method.

In claim 1,
The method for manufacturing a dielectric deposit, wherein the first metal layer is a catalyst layer used in an electroless plating method.

In claim 1 or 2,
The method for manufacturing a dielectric deposit, wherein the first metal layer and the second metal layer are made of platinum.

In any one of Claims 1-3,
The method for producing a dielectric deposit, wherein the dielectric layer is a perovskite oxide layer.

An electrical apparatus comprising a dielectric deposit obtained by the method for manufacturing a dielectric deposit according to claim 1.