JP2006294627A - Electron beam device and device manufacturing method using this device - Google Patents

Electron beam device and device manufacturing method using this device Download PDF

Info

Publication number
JP2006294627A
JP2006294627A JP2006122814A JP2006122814A JP2006294627A JP 2006294627 A JP2006294627 A JP 2006294627A JP 2006122814 A JP2006122814 A JP 2006122814A JP 2006122814 A JP2006122814 A JP 2006122814A JP 2006294627 A JP2006294627 A JP 2006294627A
Authority
JP
Japan
Prior art keywords
electron beam
electrode
voltage
beam apparatus
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006122814A
Other languages
Japanese (ja)
Inventor
Mamoru Nakasuji
護 中筋
Takao Kato
隆男 加藤
Shinji Nomichi
伸治 野路
Toru Satake
徹 佐竹
Shoji Yoshikawa
省ニ 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2006122814A priority Critical patent/JP2006294627A/en
Publication of JP2006294627A publication Critical patent/JP2006294627A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electron beam device with a simple structure capable of performing measurement or the like of potential contrast with a high throughput and with high reliability, and a device manufacturing method for manufacturing a device at a good yield using this device. <P>SOLUTION: The electron beam device which irradiates a test piece formed with a pattern by electron beam and evaluates the test piece comprises an electron optical lens barrel 1 housing an electron beam source EG, an objective lens 14, electromagnetic deflectors 11, 12, and a secondary electron beam detector 17. The objective lens 14 is constructed of an upper electrode 18, a center electrode 19, and a lower electrode 20, and furthermore has a control power supply 21 for impressing voltage on the upper electrode, the center electrode 19, and the lower electrode 20. The control power supply 21 impresses a voltage of a certain value to the center electrode 19 and, by performing dynamic focusing by the upper electrode 18, operates so that the objective lens 14 may satisfy focusing conditions. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

発明の詳細な説明Detailed Description of the Invention

発明の属する技術分野TECHNICAL FIELD OF THE INVENTION

この発明は、最小線幅0.1ミクロン以下のパターンを有するウェーハの欠陥検査、線幅測定、合わせ精度測定等の評価を行うための電子線装置、及び、該装置を用いて歩留まり良くデバイスを製造するための製造方法に関する。   The present invention relates to an electron beam apparatus for evaluating defect inspection, line width measurement, alignment accuracy measurement, etc. of a wafer having a pattern with a minimum line width of 0.1 μm or less, and a device with high yield using the apparatus. The present invention relates to a manufacturing method for manufacturing.

従来の技術Conventional technology

従来、電子線をウェーハ等の試料に照射し、該試料から発生する二次電子線を検出して欠陥検査、CD検査、欠陥Review SEM、合わせ精度測定等を行う装置は公知である。特に、電荷を付与してパターンを帯電させ、その結果として表面に現れる電位を測定して試料の欠陥を評価する方法は、光を用いたのでは不可能であるため、電子線を使用して広く行われている。   2. Description of the Related Art Conventionally, an apparatus that irradiates a sample such as a wafer with an electron beam, detects a secondary electron beam generated from the sample, and performs defect inspection, CD inspection, defect review SEM, alignment accuracy measurement, and the like is known. In particular, it is impossible to evaluate the defects of a sample by applying a charge to charge a pattern and measuring the potential appearing on the surface as a result. Widely done.

従来の電子線装置において試料上のパターンの電位コントランストを得る場合、二次電子線に対するエネルギー・フィルタを設けない装置の分解能は小さいが、こうしたエネルギー・フィルタを設けた装置は小さい電位の分解能で測定可能であることがわかっている。このエネルギー・フィルタの機能を対物レンズに持たせると、対物レンズの収差係数が大きくなるという問題がある。また、試料の評価場所を正しく電子光学系の下に合わせるため、描画装置と同様のレジストレーション用のサブシステムが必要になり、装置全体が大型且つ複雑になるという問題もある。   When obtaining the potential contrast of the pattern on the sample in the conventional electron beam device, the resolution of the device without the energy filter for the secondary electron beam is small, but the device with such an energy filter has a small potential resolution. Is known to be measurable. If the objective lens has this energy filter function, there is a problem that the aberration coefficient of the objective lens increases. In addition, in order to correctly align the evaluation place of the sample under the electron optical system, a registration subsystem similar to the drawing apparatus is required, and there is a problem that the entire apparatus becomes large and complicated.

加えて、従来の電子線装置においては、種々の問題、例えば、
一次電子線と二次電子線とを分離するためのE×B分離器について、どのような構造が簡単であり、所望の精度が得られるのかが不明であった、
ショット雑音が大きく、所要の信号/雑音比を得るには大きいビーム電流を必要とした、
凸状のウェーハをフラットに吸着することのできる静電チャックが存在しなかった、
一次光学系の視野の重複部分においては2倍の、場合によっては4倍のドーズが与えられる場所ができ、ウェーハの破壊が生じるおそれがあった、
対物レンズとその上側のレンズとの間に走査用偏向器を配置するためのスペースを確保するのが困難であった、
等の問題があった。
In addition, in the conventional electron beam apparatus, various problems, for example,
About the E × B separator for separating the primary electron beam and the secondary electron beam, it was unclear what structure was simple and desired accuracy could be obtained.
Shot noise is large, and a large beam current is required to obtain the required signal / noise ratio.
There was no electrostatic chuck that can attract the convex wafer flat.
In the overlapping part of the field of view of the primary optical system, there was a place where a dose of 2 times, sometimes 4 times, was given, and there was a possibility that the wafer was destroyed,
It was difficult to secure a space for arranging the scanning deflector between the objective lens and the upper lens.
There was a problem such as.

この発明は、上記の種々の問題を解決するために提案されたものであり、その目的は、高スループットで電位コントラストの測定等を高信頼性で行うことができ、構造が簡単な電子線装置、及び該装置を用いて歩留まり良くデバイスを製造するためのデバイス製造方法を提供することにある。   The present invention has been proposed in order to solve the above-described various problems, and an object of the present invention is to provide an electron beam apparatus having a simple structure capable of performing high-potential measurement of potential contrast and the like with high reliability. And a device manufacturing method for manufacturing a device with a high yield using the apparatus.

上記の目的を達成するため、請求項1の発明に係る電子線装置は、
パターンが形成された試料を電子線で照射し、該試料の評価を行うための電子線装置であって、
電子線源、対物レンズ、電磁偏向器及び二次電子線検出器を収容した電子光学鏡筒を備え、
前記対物レンズは、上部電極、中央電極及び下部電極から構成され、
前記上部電極、前記中央電極及び前記下部電極に電圧を印加するための制御電源を更に備え、
前記制御電源は、前記中央電極に一定値の電圧を印加し、前記上部電極でダイナミック・フォーカスを行って前記対物レンズが合焦条件を満たすよう動作することを特徴とする。
In order to achieve the above object, an electron beam apparatus according to the invention of claim 1 comprises:
An electron beam apparatus for irradiating a sample on which a pattern is formed with an electron beam and evaluating the sample,
An electron optical barrel containing an electron beam source, an objective lens, an electromagnetic deflector and a secondary electron beam detector
The objective lens is composed of an upper electrode, a center electrode and a lower electrode,
A control power supply for applying a voltage to the upper electrode, the central electrode and the lower electrode;
The control power supply is configured to apply a constant voltage to the central electrode and perform dynamic focusing on the upper electrode so that the objective lens satisfies a focusing condition.

請求項2の発明に係る電子線装置は、
前記制御電源は、前記ダイナミック・フォーカスの制御として、前記上部電極に対して3つの異なる電圧を与え、
前記3つの異なる電圧を与えたときの二次電子線の信号強度を測定し、該信号強度から二次関数近似を行い、
該二次関数の立ち上がり傾斜の最大値に対応する電圧値と前記二次関数の最大値に対応する電圧値の中間値を前記上部電極の電圧とする
ことを特徴とする。
An electron beam apparatus according to the invention of claim 2
The control power supply provides three different voltages to the upper electrode as the dynamic focus control,
Measure the signal intensity of the secondary electron beam when the three different voltages are applied, and perform a quadratic function approximation from the signal intensity,
An intermediate value between the voltage value corresponding to the maximum value of the rising slope of the quadratic function and the voltage value corresponding to the maximum value of the quadratic function is used as the voltage of the upper electrode.

請求項3の発明に係る電子線装置は、前記制御電源が、前記上部電極、前記中間電極及び前記下部電極相互間の電圧差を20kV以下になるよう電圧を印加することを特徴とする。   The electron beam apparatus according to a third aspect of the invention is characterized in that the control power supply applies a voltage so that a voltage difference between the upper electrode, the intermediate electrode, and the lower electrode is 20 kV or less.

請求項4の発明に係る電子線装置は、前記中央電極の厚みが、光軸方向において2mm以下であることを特徴とする。   The electron beam apparatus according to the invention of claim 4 is characterized in that the thickness of the central electrode is 2 mm or less in the optical axis direction.

請求項5の発明に係る電子線装置は、前記試料が、互いに重なり合わないように分割された複数の小領域を含み、該小領域のみの評価を行うことを特徴とする。   The electron beam apparatus according to a fifth aspect of the invention is characterized in that the sample includes a plurality of small regions divided so as not to overlap each other, and only the small regions are evaluated.

請求項6の発明に係る電子線装置は、前記パターンの画素寸法をpとし、前記パターンを照射する電子線のビーム寸法をdとしたとき、前記p及び前記dが0.9<d/p<1.2を満たすことを特徴とする。   The electron beam apparatus according to claim 6 is such that when the pixel size of the pattern is p and the beam size of the electron beam irradiating the pattern is d, the p and the d are 0.9 <d / p. <1.2 is satisfied.

請求項7の発明に係るデバイス製造方法は、請求項1〜6のいずれか一つに記載の電子線装置を用いてプロセス途中の又はプロセス終了後のウェーハの評価を行うことを特徴とする。   A device manufacturing method according to a seventh aspect of the invention is characterized in that a wafer during or after the process is evaluated using the electron beam apparatus according to any one of the first to sixth aspects.

発明の実施の形態BEST MODE FOR CARRYING OUT THE INVENTION

図1は、この発明に係る電子線装置の一つの実施の形態を概略的に示す図である。同図において、電子光学鏡筒1の内部には、カソード2、ウェーネルト3及びアノード4からなる電子銃EGが設けられ、電子銃EGから放出された一次電子線はクロスオーバー5を第1の開口板6と第1のコンデンサ・レンズ7との間に作る条件で、正方形の成形開口を有する第1の開口板6を照射する。これにより一次電子線は第1のコンデンサ・レンズ7で縮小され、クロスオーバー像8を第2の開口板9の正方形の開口に形成する。更に、一次電子線は第2のコンデンサ・レンズ10によって縮小され、静電偏向器11と電磁偏向器12とからなるE×B分離器13を通過した後、対物レンズ14によって収束されて、第1の開口板6に形成された正方形の開口の縮小像がウェーハ15上に形成される。   FIG. 1 is a diagram schematically showing one embodiment of an electron beam apparatus according to the present invention. In the figure, an electron gun EG comprising a cathode 2, a Wehnelt 3 and an anode 4 is provided inside the electron optical column 1, and a primary electron beam emitted from the electron gun EG passes through a crossover 5 through a first opening. The first aperture plate 6 having a square shaped aperture is irradiated under the conditions created between the plate 6 and the first condenser lens 7. As a result, the primary electron beam is reduced by the first condenser lens 7, and a crossover image 8 is formed in the square opening of the second aperture plate 9. Further, the primary electron beam is reduced by the second condenser lens 10, passes through the E × B separator 13 including the electrostatic deflector 11 and the electromagnetic deflector 12, and then converged by the objective lens 14, A reduced image of a square opening formed in one aperture plate 6 is formed on the wafer 15.

一次電子線の照射によってウェーハ15から放出された二次電子線は、対物レンズ14によって加速、収束された後、E×B分離器13よって図の右側へ偏向されて軌道16を取り、二次電子線検出器17で検出される。なお、対物レンズ14は上部電極18、中央電極19及び下部電極20を有しており、これらの電極に制御電源21から所要の電圧が印加される。   The secondary electron beam emitted from the wafer 15 by the irradiation of the primary electron beam is accelerated and converged by the objective lens 14, and then deflected to the right side of the figure by the E × B separator 13 to take the trajectory 16. It is detected by the electron beam detector 17. The objective lens 14 has an upper electrode 18, a central electrode 19, and a lower electrode 20, and a required voltage is applied to these electrodes from a control power source 21.

E×B分離器13は、例えば、8極の静電偏向器とサドルタイプの電磁偏向器とを組み合わせたもので構成することができるので、構造が簡単であるうえ、一次電子線に対して余分な収差を発生させないという利点がある。ここで、E×B分離器の代わりに、電磁偏向器のみを用いても、走査視野によっては二次電子線の検出が可能である。   The E × B separator 13 can be constituted by, for example, a combination of an 8-pole electrostatic deflector and a saddle type electromagnetic deflector, so that the structure is simple and the primary electron beam is not affected. There is an advantage that extra aberration is not generated. Here, even if only an electromagnetic deflector is used instead of the E × B separator, the secondary electron beam can be detected depending on the scanning field of view.

一次電子線によりウェーハ15を走査するために、一次電子線は静電偏向器11と他の静電偏向器22とによって軌道23を通るよう制御される。このように、2段目の静電偏向器としてE×B分離器13の静電偏向器11を用いるので、対物レンズ14の上部のスペースを有効に利用することができる。そのうえ、2段目の静電偏向器は対物レンズ14に近い方が有利であることをも考慮すると、E×B分離器13の静電偏向器11に2段目の静電偏向器としての機能をも持たせることにより、2段目の静電偏向器を最良の位置に配置することができる。   In order to scan the wafer 15 with the primary electron beam, the primary electron beam is controlled to pass through the track 23 by the electrostatic deflector 11 and the other electrostatic deflector 22. Thus, since the electrostatic deflector 11 of the E × B separator 13 is used as the second stage electrostatic deflector, the space above the objective lens 14 can be used effectively. In addition, considering that it is advantageous that the second stage electrostatic deflector is closer to the objective lens 14, the electrostatic deflector 11 of the E × B separator 13 can be used as a second stage electrostatic deflector. By providing the function, the second stage electrostatic deflector can be arranged at the best position.

ウェーハ15には、制御電源21から−4kVの電圧が印加される。この場合、制御電源21からの電圧の立ち下がり速度は例えば100V/10秒程度にしないとデバイスが破壊される恐れがあり、徐々にウェーハ15に電圧が印加される。   A voltage of −4 kV is applied to the wafer 15 from the control power supply 21. In this case, if the falling speed of the voltage from the control power supply 21 is not set to about 100 V / 10 seconds, for example, the device may be destroyed, and the voltage is gradually applied to the wafer 15.

ウェーハ15を静電的に吸着保持するため、図2に示すように、3個の電極24〜26からなる電極板を有する静電チャック27が設けられる。このとき、ウェーハ15と対物レンズ14との間の放電を回避するため、3個の電極24〜26のうち、電極板の中央の部分に相当する中央電極24と電極板の周辺の一部の部分に相当する第1の電極25には0Vの電圧が与えられ、ウェーハ15に印加される電圧が−4kVに達した後に、電極板の周辺の残りの部分に相当する第2の電極26に0Vの電圧が与えられる。図2に示す構造の静電チャックを使用することにより、上に凸のウェーハであっても、その全面を平坦に吸着保持することができる。   In order to electrostatically hold the wafer 15 by suction, an electrostatic chuck 27 having an electrode plate composed of three electrodes 24 to 26 is provided as shown in FIG. At this time, in order to avoid a discharge between the wafer 15 and the objective lens 14, of the three electrodes 24 to 26, the central electrode 24 corresponding to the central portion of the electrode plate and a part of the periphery of the electrode plate A voltage of 0 V is applied to the first electrode 25 corresponding to the portion, and after the voltage applied to the wafer 15 reaches −4 kV, the second electrode 26 corresponding to the remaining portion around the electrode plate is applied. A voltage of 0V is applied. By using the electrostatic chuck having the structure shown in FIG. 2, even if the wafer is convex upward, the entire surface can be attracted and held flat.

ウェーハ15を上記の静電チャックに載置するため、まずウェーハ15はロボット28からエンバイロンメント・チャンバ29に供給され、そこでウェーハ15の回転やウェーハ15の正しいxy座標位置への配置を含むプリアライメントが行われる。次いで、ローディング・チャンバ30を大気圧にした後、ゲート・バルブ31を開けてウェーハ15をローディング・チャンバ30に入れる。そこで、ローディング・アームをローディング・チャンバ30から引き抜いてからゲート・バルブ31を閉じ、ローディング・チャンバ30を排気する。ローディング・チャンバ30の真空度が1×10−6Torr以下になったときにゲート・バルブ32を開け、静電チャックが一部に設けられたローディング・アームでウェーハ15を静電チャックの電極24〜26に載置する。 In order to place the wafer 15 on the electrostatic chuck, the wafer 15 is first supplied from the robot 28 to the environment chamber 29 where pre-alignment including rotation of the wafer 15 and placement of the wafer 15 at the correct xy coordinate position is performed. Is done. Next, after the loading chamber 30 is brought to atmospheric pressure, the gate valve 31 is opened to put the wafer 15 into the loading chamber 30. Therefore, after pulling out the loading arm from the loading chamber 30, the gate valve 31 is closed and the loading chamber 30 is evacuated. When the degree of vacuum of the loading chamber 30 becomes 1 × 10 −6 Torr or less, the gate valve 32 is opened, and the wafer 15 is attached to the electrode 24 of the electrostatic chuck by a loading arm provided with a part of the electrostatic chuck. -26.

なお、図1において、参照数字33はウェーハ15を載置するためのステージを、34はバルブを、35はバルブ34を介して鏡筒1内を排気するためのイオン・ポンプを示している。ウェーハ15を載置するステージ33を、強磁性体である鉄からなるワーキング・チャンバ(図示せず)内に収容することにより、ウェーハ15を磁気シールドすることが好ましい。   In FIG. 1, reference numeral 33 indicates a stage for placing the wafer 15, 34 indicates a valve, and 35 indicates an ion pump for exhausting the inside of the lens barrel 1 via the valve 34. It is preferable to magnetically shield the wafer 15 by accommodating the stage 33 on which the wafer 15 is placed in a working chamber (not shown) made of iron as a ferromagnetic material.

図1に示す電子銃EGは、ヒーター電圧を充分大きくし又はウェーネルト電圧を充分深くすることにより、空間電荷制限条件で動作させる。その結果、ピクセル当たりの二次電子線の検出数が50あれば、欠陥検査等の評価を十分信頼性良く実施し得る。さらに、二次電子線の電子がピクセル当たり検出される数が100であれば、Review SEMとしての機能を持たせることが可能である。このReview SEMの場合、ステージ33を停止させて観察を行う。   The electron gun EG shown in FIG. 1 is operated under a space charge limited condition by sufficiently increasing the heater voltage or sufficiently increasing the Wehnelt voltage. As a result, if the number of secondary electron beams detected per pixel is 50, evaluation such as defect inspection can be performed with sufficient reliability. Further, if the number of electrons of the secondary electron beam detected per pixel is 100, it is possible to provide a function as a Review SEM. In the case of this Review SEM, the stage 33 is stopped for observation.

次に、対物レンズ14について説明すると、合焦条件を満たすよう対物レンズ14を制御するため、対物レンズ14の中央電極19に印加する電圧は予め決められた一定値とし、上部電極18でダイナミック・フォーカスが行われる。これは以下の手順で実現される。まず、ダイのコーナー部のダイシング・ライン等の、x軸及びy軸に平行なパターンが接近して存在するウェーハ位置で上部電極18に3つの異なる電圧を与える。これらの電圧値のそれぞれにおいて、x方向及びy方向に平行なパターン・エッジをそれぞれy方向及びx方向に走査し、その時の二次電子線の信号強度の立ち上がりの傾斜をy方向の走査及びx方向の走査に対して測定する。例えば、y方向の走査に対する立ち上がりの傾斜がamV/μm、amV/μm及びamV/μmであり、x方向走査に対する立ち上がりの傾斜がbmV/μm、bmV/μm及びbmV/μmであったとする。これらの立ち上がりの傾斜から、上部電極18に印加した電圧に対する二次関数近似を用いて、立ち上がりの傾斜の最大値amV/μm、bmV/μmを求める。次いで、これらの最大値を与える上部電極18の電圧をそれぞれ求め、それらの中間の値に上部電極18の電圧をセットする。 Next, the objective lens 14 will be described. In order to control the objective lens 14 so as to satisfy the focusing condition, the voltage applied to the central electrode 19 of the objective lens 14 is set to a predetermined constant value, and the upper electrode 18 Focus is performed. This is realized by the following procedure. First, three different voltages are applied to the upper electrode 18 at a wafer position where a pattern parallel to the x-axis and the y-axis exists, such as a dicing line at a corner of the die. In each of these voltage values, pattern edges parallel to the x direction and the y direction are scanned in the y direction and the x direction, respectively, and the rising slope of the signal intensity of the secondary electron beam at that time is scanned in the y direction and x. Measure against directional scan. For example, rising slopes with respect to scanning in the y direction are a 1 mV / μm, a 2 mV / μm, and a 3 mV / μm, and rising slopes with respect to the x direction scanning are b 1 mV / μm and b 2 mV / μm. And b 3 mV / μm. From these rising slopes, the maximum values of rising slopes a i mV / μm and b i mV / μm are obtained by using a quadratic function approximation to the voltage applied to the upper electrode 18. Next, the voltages of the upper electrode 18 giving these maximum values are obtained, respectively, and the voltage of the upper electrode 18 is set to an intermediate value between them.

なお、立ち上がりの傾斜の最大値を与える上部電極18の電圧が予め指定された値よりも大きいときには、EB分離器13の静電偏向器11に非点補正を行う電圧を重畳させることが好ましい。   In addition, when the voltage of the upper electrode 18 that gives the maximum value of the rising slope is larger than a predetermined value, it is preferable to superimpose a voltage for performing astigmatism correction on the electrostatic deflector 11 of the EB separator 13.

図3は、対物レンズ14の中央電極19の光軸付近の厚みを変えたときの軸上色収差の変化を示すグラフであり、試料面でのビームの開口半角は30ミリラジアンである。また、上部電極18と中央電極19との間の電圧差及び中央電極19と下部電極20との間の電圧差は、ともに20kV以下になるように調整した。この状態で、線41は、二次電子線のフィルタ作用が生じる電圧を下部電極20に与えたときの軸上色収差を示しており、線42は、軸上色収差係数が最小になる電圧を下部電極20に与えた状態での軸上色収差を示している。   FIG. 3 is a graph showing a change in axial chromatic aberration when the thickness of the central electrode 19 of the objective lens 14 is changed in the vicinity of the optical axis. The half-angle of the aperture of the beam on the sample surface is 30 milliradians. The voltage difference between the upper electrode 18 and the central electrode 19 and the voltage difference between the central electrode 19 and the lower electrode 20 were both adjusted to be 20 kV or less. In this state, the line 41 indicates the axial chromatic aberration when the voltage that causes the filtering action of the secondary electron beam is applied to the lower electrode 20, and the line 42 indicates the voltage at which the axial chromatic aberration coefficient is minimized. The axial chromatic aberration in the state applied to the electrode 20 is shown.

なお、軸上色収差は、エネルギ幅によるビームのボケ量を表す。そこで、軸上色収差を△Cc、軸上色収差係数をCcとし、αを試料面のビームの開口半角を表すとすると、   The axial chromatic aberration represents the amount of beam blur due to the energy width. Therefore, assuming that the axial chromatic aberration is ΔCc, the axial chromatic aberration coefficient is Cc, and α represents the half aperture angle of the beam on the sample surface,

〔数1〕
△Cc=Cc(△V/V)α
が成り立つ。したがって、△Ccは、単位開口半角当たり、単位(エネルギ幅/ビーム・エネルギ)当たりに発生する収差である。
[Equation 1]
ΔCc = Cc (ΔV / V) α
Holds. Therefore, ΔCc is an aberration generated per unit (energy width / beam energy) per unit aperture half angle.

図3のグラフから、
(1)中央電極19の厚みが2mm以下の場合には、下部電極20に二次電子線のフィルタ作用が生じる電圧を印加した条件でのみ、一次電子線の合焦条件が満たされること、
(2)中央電極19の厚みが1.5mm以下の場合には、下部電極20に二次電子線のフィルタ作用が生じる電圧を印加した条件で、軸上色収差係数を大幅に低減することができること、
(3)中央電極19の厚みが1.0mm以下の場合には、軸上色収差が100nm以下となり、最も好ましいこと、
がわかる。
From the graph of FIG.
(1) When the thickness of the central electrode 19 is 2 mm or less, the focusing condition of the primary electron beam is satisfied only under a condition in which a voltage that causes a filtering action of the secondary electron beam is applied to the lower electrode 20;
(2) When the thickness of the central electrode 19 is 1.5 mm or less, the axial chromatic aberration coefficient can be greatly reduced under the condition that a voltage that causes the filtering action of the secondary electron beam is applied to the lower electrode 20. ,
(3) When the thickness of the center electrode 19 is 1.0 mm or less, the axial chromatic aberration is 100 nm or less, and is most preferable.
I understand.

図4は、ウェーハ15のダイの並びの方向を測定するアライメント機構を説明するための図である。同図において、参照数字51はダイシング・ライン、51’は一つのダイシング・ライン51のy方向の辺のうちの一つ、52はダイシング・ライン51の上に設けられたテスト・ビア、53はステージ33が第1の位置にあるときの電子光学系の視野、54はステージ33を第1の位置からy方向に単位長さだけ移動させて第2の位置に置いたときの電子光学系の視野、55はチップ領域をそれぞれ示している。   FIG. 4 is a diagram for explaining an alignment mechanism that measures the direction of the dies on the wafer 15. In the figure, reference numeral 51 is a dicing line, 51 'is one of the sides in the y direction of one dicing line 51, 52 is a test via provided on the dicing line 51, 53 is The field of view of the electron optical system when the stage 33 is at the first position, and 54 is the position of the electron optical system when the stage 33 is moved by the unit length in the y direction from the first position and placed at the second position. The field of view 55 indicates the chip area.

そこで、ダイの並び方向とステージ33のy方向への移動方向とのズレを補正するため、まず、電子光学系の視野53内でy方向に延びる一つのダイシング・ライン51の一つの辺51’のx方向の位置と、電子光学系の視野54内での前記の辺51’のx方向の位置とをそれぞれ測定し、次いで、それらの位置間の差をy方向の単位長さで割り算する。これにより、ダイの並び方向とステージ33のy方向への移動方向とのズレ角が算出される。したがって、ステージ33をy方向へ連続的に移動させるとき、前記ズレ角を補正するようにステージ33をx方向に移動させればよい。   Therefore, in order to correct the deviation between the direction in which the dies are arranged and the direction in which the stage 33 moves in the y direction, first, one side 51 ′ of one dicing line 51 extending in the y direction within the field of view 53 of the electron optical system. , And the position of the side 51 ′ in the x direction in the field of view 54 of the electron optical system, respectively, and then the difference between these positions is divided by the unit length in the y direction. . Thereby, a deviation angle between the direction in which the dies are arranged and the moving direction of the stage 33 in the y direction is calculated. Accordingly, when the stage 33 is continuously moved in the y direction, the stage 33 may be moved in the x direction so as to correct the deviation angle.

図4においては、y軸に平行な隣り合うダイシング・ライン及びx軸に平行な隣り合うダイシング・ラインで囲まれたチップ領域55を被評価対象とする。こうすることにより、チップ領域55に2重にビーム照射が行われることがないので、照射量を所定値以下に保つならば、デバイス酸化膜等を破損させる恐れがない。   In FIG. 4, a chip region 55 surrounded by adjacent dicing lines parallel to the y-axis and adjacent dicing lines parallel to the x-axis is an evaluation target. By doing so, since the beam irradiation is not performed twice on the chip region 55, there is no possibility of damaging the device oxide film or the like if the irradiation amount is kept below a predetermined value.

図5は、一次電子線のビーム寸法をd、ピクセル寸法をpとしたときのd/pを横軸に取ったときの種々のパラメータの変化を表すグラフを示している。グラフ61はMTFの値を示す曲線であり、ビーム寸法dが大のとき(いわゆる、ぼけたビームで観察するとき)コントラストがどのように小さくなるかを示している。グラフ62は一次電子線のビーム電流を表す曲線であり、軸上色収差が支配的になっている場合にはビーム電流はビーム径の4乗に比例する。即ち、グラフ62は傾斜が4:1の右上がりの直線である。グラフ63はMTFの値の2乗を示す曲線である。なお、MTFはModulation Transfer Functionの略であり、ボケたビームで臭気構造を走査したときの信号コントラストの劣化の程度を表す。   FIG. 5 is a graph showing changes in various parameters when d / p is taken on the horizontal axis when the beam size of the primary electron beam is d and the pixel size is p. A graph 61 is a curve showing the value of MTF, and shows how the contrast decreases when the beam dimension d is large (when observing with a so-called blurred beam). A graph 62 is a curve representing the beam current of the primary electron beam. When axial chromatic aberration is dominant, the beam current is proportional to the fourth power of the beam diameter. That is, the graph 62 is a straight line that rises to the right with an inclination of 4: 1. A graph 63 is a curve showing the square of the MTF value. Note that MTF is an abbreviation for Modulation Transfer Function and represents the degree of deterioration of signal contrast when the odor structure is scanned with a blurred beam.

ショット雑音が支配的な場合には、二次電子検出器17から出力される信号のS/N比は、iをビーム電流とするとき、   When shot noise is dominant, the S / N ratio of the signal output from the secondary electron detector 17 is as follows:

〔数2〕
S/N=MTF(N/2)1/2∝MTF(i)1/2
で表される。したがって、S/N比を最大にするには、(MTF)iを最大にすればよい。(MTF)iは、グラフ62で示す値とグラフ63で示す値との積であり、グラフ64によって表される、上に凸の曲線になる。このグラフ64から、
(1)d/p≒1.1のとき、S/N比は最大になる、
(2)1.0<d/p<1.15のとき、S/N比は最大値とほぼ同じ値になる、
(3)0.9<d/p<1.2のとき、S/N比は充分大きい値である、
ことがわかる。
[Equation 2]
S / N = MTF (N / 2) 1/2 ∝MTF (i) 1/2
It is represented by Therefore, in order to maximize the S / N ratio, (MTF) 2 i may be maximized. (MTF) 2 i is the product of the value shown by the graph 62 and the value shown by the graph 63, and becomes an upwardly convex curve represented by the graph 64. From this graph 64,
(1) When d / p≈1.1, the S / N ratio is maximized.
(2) When 1.0 <d / p <1.15, the S / N ratio is almost the same as the maximum value.
(3) When 0.9 <d / p <1.2, the S / N ratio is a sufficiently large value.
I understand that.

次に、図6及び図7を用いて、本発明の半導体デバイス製造方法について説明する。本発明の半導体デバイス製造方法は、上記した評価装置を用いて、プロセス途中あるいは完成後のウェーハの評価を行うものである。以下に、一般的な半導体デバイス製造方法について、図6及び図7のフローチャートを参照して説明する。     Next, the semiconductor device manufacturing method of the present invention will be described with reference to FIGS. The semiconductor device manufacturing method of the present invention evaluates a wafer during or after the process using the above-described evaluation apparatus. A general semiconductor device manufacturing method will be described below with reference to the flowcharts of FIGS.

図6に示すように、半導体デバイス製造方法は、概略的に分けると、ウェーハを製造するウェーハ製造工程S1、ウェーハに必要な加工処理を行うウェーハ・プロセッシング工程S2、露光に必要なマスクを製造するマスク製造工程S3、ウェーハ上に形成されたチップを1個づつに切り出し、動作可能にするチップ組立工程S4、及び、完成したチップを検査するチップ検査工程S5によって構成されている。これら工程はそれぞれ、幾つかのサブ工程を含んでいる。   As shown in FIG. 6, the semiconductor device manufacturing method is roughly divided into a wafer manufacturing step S1 for manufacturing a wafer, a wafer processing step S2 for performing processing necessary for the wafer, and a mask required for exposure. It comprises a mask manufacturing process S3, a chip assembly process S4 that cuts out chips formed on the wafer one by one and enables operation, and a chip inspection process S5 that inspects the completed chip. Each of these steps includes several sub-steps.

上記した工程の中で、半導体デバイスの製造に決定的な影響を及ぼす工程は、ウェーハ・プロセッシング工程である。これは、この工程において、設計された回路パターンをウェーハ上に形成し、かつ、メモリやMPUとして動作するチップを多数形成するからである。   Among the processes described above, the process that has a decisive influence on the manufacture of semiconductor devices is a wafer processing process. This is because in this process, the designed circuit pattern is formed on the wafer and a large number of chips that operate as a memory or MPU are formed.

このように半導体デバイスの製造に影響を及ぼすウェーハ・プロセッシング工程のサブ工程において実行されたウェーハの加工状態を評価することが重要であり、該サブ工程について、以下に説明する。   Thus, it is important to evaluate the processing state of the wafer executed in the sub-process of the wafer processing process that affects the manufacture of the semiconductor device, and the sub-process will be described below.

まず、絶縁層となる誘電体薄膜を形成するとともに、配線部及び電極部を形成する金属薄膜を形成する。薄膜形成は、CVDやスパッタリング等により実行される。次いで、形成された誘電体薄膜及び金属薄膜、並びにウェーハ基板を酸化し、かつ、マスク製造工程S3によって作成されたマスク又はレチクルを用いて、リソグラフィ工程において、レジスト・パターンを形成する。そして、ドライ・エッチング技術等により、レジスト・パターンに従って基板を加工し、イオン及び不純物を注入する。その後、レジスト層を剥離し、ウェーハを検査する。   First, a dielectric thin film that forms an insulating layer is formed, and a metal thin film that forms a wiring portion and an electrode portion is formed. Thin film formation is performed by CVD, sputtering, or the like. Next, the formed dielectric thin film and metal thin film and the wafer substrate are oxidized, and a resist pattern is formed in the lithography process using the mask or reticle created in the mask manufacturing process S3. Then, the substrate is processed according to the resist pattern by dry etching technique or the like, and ions and impurities are implanted. Thereafter, the resist layer is peeled off and the wafer is inspected.

このようなウェーハ・プロセッシング工程は、必要な層数だけ繰り返し行われ、チップ組立工程S4においてチップ毎に分離される前のウェーハが形成される。   Such a wafer processing process is repeated for the required number of layers, and a wafer before being separated for each chip in the chip assembly process S4 is formed.

図7は、図6のウェーハ・プロセッシング工程のサブ工程であるリソグラフィ工程を示すフローチャートである。図7に示すように、リソグラフィ工程は、レジスト塗布工程S21、露光工程S22、現像工程S23及びアニール工程S24を含む。   FIG. 7 is a flowchart showing a lithography process which is a sub-process of the wafer processing process of FIG. As shown in FIG. 7, the lithography process includes a resist coating process S21, an exposure process S22, a developing process S23, and an annealing process S24.

レジスト塗布工程S21において、CVDやスパッタリングを用いて回路パターンが形成されたウェーハ上にレジストを塗布し、露光工程S22において、塗布されたレジストを露光する。そして、現像工程S23において、露光されたレジストを現像してレジスト・パターンを得、アニール工程S24において、現像されたレジスト・パターンをアニールして安定化させる。これら工程S21〜S24は、必要な層数だけ繰り返し実行される。   In the resist coating step S21, a resist is coated on the wafer on which the circuit pattern is formed by using CVD or sputtering, and in the exposure step S22, the coated resist is exposed. Then, in the developing step S23, the exposed resist is developed to obtain a resist pattern, and in the annealing step S24, the developed resist pattern is annealed and stabilized. These steps S21 to S24 are repeated for the required number of layers.

本発明の半導体デバイス製造方法においては、図1に関連して説明した電子線装置を、完成したチップを検査するチップ検査工程S5において用いることにより、微細なパターンを有する半導体デバイスであっても、歪み、ぼけ等が低減された画像を得ることができるので、ウェーハの欠陥を確実に検出することができる。なお、電子線装置が近傍に配置される加工装置は、評価を必要とする加工を行うものであれば、どのような加工装置であってもよい。
〔発明の効果〕
In the semiconductor device manufacturing method of the present invention, by using the electron beam apparatus described in relation to FIG. 1 in the chip inspection step S5 for inspecting a completed chip, even a semiconductor device having a fine pattern, Since an image with reduced distortion, blur, etc. can be obtained, defects on the wafer can be reliably detected. Note that the processing apparatus in which the electron beam apparatus is disposed in the vicinity may be any processing apparatus as long as it performs processing that requires evaluation.
〔The invention's effect〕

以上、この発明に係る電子線装置及び該装置を用いたデバイス製造方法の一つの実施の形態について説明したところから理解されるとおり、この発明は、
(1)対物レンズの電極の寸法を、二次電子線に対するフィルタ効果を持つ値にすることができるので、軸上色収差係数を小さくすることができる、
(2)レジストレーションを極めて短時間に行うことができ、しかも、レジストレーションをウェーハの評価中にも実施できるので、スループットに影響を与えることがない、
(3)簡単な構造で、二次電子線を一次光学系から分離するE×B分離器を得ることができるので、一次電子線の収差を容易に計算することができる、
(4)ショット雑音をTFE電子銃の13%まで低減することができる、
(5)上に凸のウェーハでも全面を平坦にチャックすることができる、
(6)デバイス、特にゲート酸化膜を破壊する恐れがない、
(7)対物レンズの電極をアースに近い電圧にした状態で、ダイナミック・フォーカスを実施することができる、
(8)二次電子検出器からの出力のS/N比を最大値又はそれに近い値にすることができる、
(9)E×B分離器と走査用の偏向器とを最適位置に配置することができる、
等の格別の効果を奏する。
As described above, as described from one embodiment of the electron beam apparatus according to the present invention and the device manufacturing method using the apparatus, the present invention
(1) Since the dimension of the electrode of the objective lens can be set to a value having a filter effect on the secondary electron beam, the axial chromatic aberration coefficient can be reduced.
(2) Registration can be performed in a very short time, and since registration can be performed even during wafer evaluation, throughput is not affected.
(3) Since an E × B separator that separates the secondary electron beam from the primary optical system can be obtained with a simple structure, the aberration of the primary electron beam can be easily calculated.
(4) Shot noise can be reduced to 13% of the TFE electron gun.
(5) Even an upwardly convex wafer can chuck the entire surface flatly.
(6) There is no fear of destroying the device, particularly the gate oxide film.
(7) Dynamic focusing can be performed with the objective lens electrode at a voltage close to ground.
(8) The S / N ratio of the output from the secondary electron detector can be set to a maximum value or a value close thereto.
(9) The E × B separator and the scanning deflector can be arranged at optimum positions.
There are exceptional effects such as.

この発明に係る電子線装置の一つの実施の形態を概略的に示す図である。1 is a diagram schematically showing one embodiment of an electron beam apparatus according to the present invention. 図1の電子線装置において使用される静電チャックの一例を示す平面図である。It is a top view which shows an example of the electrostatic chuck used in the electron beam apparatus of FIG. 図1の電子線装置に設けられた対物レンズの中央電極の厚みと軸上色収差との関係を示すグラフである。It is a graph which shows the relationship between the thickness of the center electrode of the objective lens provided in the electron beam apparatus of FIG. 1, and axial chromatic aberration. 図1の電子線装置におけるレジストレーションの方法と被評価領域とを説明するための図である。It is a figure for demonstrating the registration method and to-be-evaluated area | region in the electron beam apparatus of FIG. 図1の電子線装置におけるビーム径/ピクセル寸法に対するビーム電流、MTF及びS/N比の関係を示す対数曲線を示す図である。It is a figure which shows the logarithmic curve which shows the relationship of the beam current, MTF, and S / N ratio with respect to the beam diameter / pixel dimension in the electron beam apparatus of FIG. 本発明に係る電子線装置を適用して半導体デバイスを製造する方法のフローチャートである。3 is a flowchart of a method for manufacturing a semiconductor device by applying the electron beam apparatus according to the present invention. 図6に示したウェーハ・プロセッシング工程のサブ工程であるリソグラフィ工程を示したフローチャートである。7 is a flowchart showing a lithography process that is a sub-process of the wafer processing process shown in FIG. 6.

符号の説明Explanation of symbols

1:鏡筒、 2:カソード、 3:ウェーネルト、 4:アノード、 EG:電子銃、5:クロスオーバー、 6:第1の開口板、 7:第1のコンデンサ・レンズ、 8:クロスオーバー像、 9:第2の開口板、 10:第2のコンデンサ・レンズ、 11:静電偏向器、 12:電磁偏向器、 13:E×B分離器又は電磁偏向器、 14:対物レンズ、 15:ウェーハ、 16:二次電子軌道、 17:二次電子検出器、 18:上部電極、 19:中央電極、 20:下部電極、 21:制御電源: 22:静電偏向器、 23:偏向軌道、 24、25、26:電極、 27:静電チャック、 28:ロボット、 29:エンバイロンメント・チャンバ、 30:ローディング・チャンバ、 31、32:ゲート・バルブ、 33:ステージ、 34:バルブ、 35:イオン・ポンプ、   1: barrel, 2: cathode, 3: Wehnelt, 4: anode, EG: electron gun, 5: crossover, 6: first aperture plate, 7: first condenser lens, 8: crossover image, 9: second aperture plate, 10: second condenser lens, 11: electrostatic deflector, 12: electromagnetic deflector, 13: E × B separator or electromagnetic deflector, 14: objective lens, 15: wafer 16: secondary electron orbit, 17: secondary electron detector, 18: upper electrode, 19: center electrode, 20: lower electrode, 21: control power source: 22: electrostatic deflector, 23: deflection orbit, 24, 25, 26: Electrode, 27: Electrostatic chuck, 28: Robot, 29: Environment chamber, 30: Loading chamber, 31, 32: Gate valve, 33: Stage, 3 : Valve, 35: ion pump,

Claims (7)

パターンが形成された試料を電子線で照射し、該試料の評価を行うための電子線装置であって、
電子線源、対物レンズ、電磁偏向器及び二次電子線検出器を収容した電子光学鏡筒を備え、
前記対物レンズは、上部電極、中央電極及び下部電極から構成され、
前記上部電極、前記中央電極及び前記下部電極に電圧を印加するための制御電源を更に備え、
前記制御電源は、前記中央電極に一定値の電圧を印加し、前記上部電極でダイナミック・フォーカスを行って前記対物レンズが合焦条件を満たすよう動作することを特徴とする電子線装置。
An electron beam apparatus for irradiating a sample on which a pattern is formed with an electron beam and evaluating the sample,
An electron optical barrel containing an electron beam source, an objective lens, an electromagnetic deflector and a secondary electron beam detector
The objective lens is composed of an upper electrode, a center electrode and a lower electrode,
A control power supply for applying a voltage to the upper electrode, the central electrode and the lower electrode;
The electron beam apparatus according to claim 1, wherein the control power source applies a constant value voltage to the central electrode and performs dynamic focusing on the upper electrode so that the objective lens satisfies a focusing condition.
請求項1記載の電子線装置であって、
前記制御電源は、前記ダイナミック・フォーカスの制御として、前記上部電極に対して3つの異なる電圧を与え、
前記3つの異なる電圧を与えたときの二次電子線の信号強度を測定し、該信号強度から二次関数近似を行い、
該二次関数の立ち上がり傾斜の最大値に対応する電圧値と前記二次関数の最大値に対応する電圧値の中間値を前記上部電極の電圧とする
ことを特徴とする電子線装置。
The electron beam apparatus according to claim 1,
The control power supply provides three different voltages to the upper electrode as the dynamic focus control,
Measure the signal intensity of the secondary electron beam when the three different voltages are applied, and perform a quadratic function approximation from the signal intensity,
An electron beam apparatus characterized in that an intermediate value between a voltage value corresponding to the maximum value of the rising slope of the quadratic function and a voltage value corresponding to the maximum value of the quadratic function is used as the voltage of the upper electrode.
請求項1又は2に記載の電子線装置であって、前記制御電源は、前記上部電極、前記中間電極及び前記下部電極相互間の電圧差を20kV以下になるよう電圧を印加することを特徴とする電子線装置。 3. The electron beam apparatus according to claim 1, wherein the control power supply applies a voltage so that a voltage difference among the upper electrode, the intermediate electrode, and the lower electrode is 20 kV or less. An electron beam device. 請求項1〜3のいずれか一つに記載の電子線装置であって、前記中央電極の厚みが、光軸方向において2mm以下であることを特徴とする電子線装置。 The electron beam apparatus according to any one of claims 1 to 3, wherein the thickness of the central electrode is 2 mm or less in the optical axis direction. 請求項1に記載の電子線装置であって、前記試料が、互いに重なり合わないように分割された複数の小領域を含み、該小領域のみの評価を行うことを特徴とする電子線装置。 2. The electron beam apparatus according to claim 1, wherein the sample includes a plurality of small areas divided so as not to overlap each other, and only the small areas are evaluated. 請求項1に記載の電子線装置であって、前記パターンの画素寸法をpとし、前記パターンを照射する電子線のビーム寸法をdとしたとき、前記p及び前記dが0.9<d/p<1.2を満たすことを特徴とする電子線装置。 2. The electron beam apparatus according to claim 1, wherein when the pixel size of the pattern is p and the beam size of the electron beam that irradiates the pattern is d, p and d are 0.9 <d / An electron beam apparatus satisfying p <1.2. 請求項1〜6のいずれか一つに記載の電子線装置を用いてプロセス途中の又はプロセス終了後のウェーハの評価を行うことを特徴とするデバイス製造方法。 A device manufacturing method, wherein a wafer during or after the process is evaluated using the electron beam apparatus according to claim 1.
JP2006122814A 2006-04-27 2006-04-27 Electron beam device and device manufacturing method using this device Pending JP2006294627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006122814A JP2006294627A (en) 2006-04-27 2006-04-27 Electron beam device and device manufacturing method using this device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122814A JP2006294627A (en) 2006-04-27 2006-04-27 Electron beam device and device manufacturing method using this device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001368960A Division JP2003168384A (en) 2001-09-06 2001-12-03 Electron beam device and device manufacturing method using it

Publications (1)

Publication Number Publication Date
JP2006294627A true JP2006294627A (en) 2006-10-26

Family

ID=37414914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122814A Pending JP2006294627A (en) 2006-04-27 2006-04-27 Electron beam device and device manufacturing method using this device

Country Status (1)

Country Link
JP (1) JP2006294627A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302233A1 (en) * 2006-08-23 2009-12-10 Takashi Ogawa Charged particle beam apparatus
KR20140143441A (en) 2012-06-15 2014-12-16 가부시키가이샤 히다치 하이테크놀로지즈 Charged particle beam device
WO2016094353A1 (en) * 2014-12-08 2016-06-16 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302233A1 (en) * 2006-08-23 2009-12-10 Takashi Ogawa Charged particle beam apparatus
KR20140143441A (en) 2012-06-15 2014-12-16 가부시키가이샤 히다치 하이테크놀로지즈 Charged particle beam device
US9324540B2 (en) 2012-06-15 2016-04-26 Hitachi High-Technologies Corporation Charged particle beam device
WO2016094353A1 (en) * 2014-12-08 2016-06-16 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas
US10207469B2 (en) 2014-12-08 2019-02-19 University Of Houston System Systems and methods for rapidly fabricating nanopatterns in a parallel fashion over large areas

Similar Documents

Publication Publication Date Title
US6853143B2 (en) Electron beam system and method of manufacturing devices using the system
US8674317B2 (en) Sample surface inspection apparatus and method
JP5307181B2 (en) Sample surface inspection method and inspection apparatus
US6509564B1 (en) Workpiece holder, semiconductor fabricating apparatus, semiconductor inspecting apparatus, circuit pattern inspecting apparatus, charged particle beam application apparatus, calibrating substrate, workpiece holding method, circuit pattern inspecting method, and charged particle beam application method
JP2007265931A (en) Inspection device and inspection method
US7479634B2 (en) Electron beam apparatus and device manufacturing method using the same
US7361600B2 (en) Semiconductor manufacturing apparatus having a built-in inspection apparatus and a device manufacturing method using said manufacturing apparatus
US20040113073A1 (en) Electron beam apparatus
JP2006294627A (en) Electron beam device and device manufacturing method using this device
US7132301B1 (en) Method and apparatus for reviewing voltage contrast defects in semiconductor wafers
US7608821B2 (en) Substrate inspection apparatus, substrate inspection method and semiconductor device manufacturing method
US20050029451A1 (en) Substrate inspection apparatus, substrate inspection method and method of manufacturing semiconductor device
JP3711244B2 (en) Wafer inspection system
JP2007200658A (en) Sample surface inspection device and inspection method
JP2003187733A (en) Electron beam apparatus and method for manufacturing device using the same
JP3875930B2 (en) Electron beam apparatus and device manufacturing method using the same
JP2003168384A (en) Electron beam device and device manufacturing method using it
JP4050504B2 (en) Electron beam apparatus and device manufacturing method using the apparatus
JP2006270128A (en) Method of detecting sample defect
JP2003132832A (en) Electron beam system, method for inspecting defect, and method for manufacturing device using the system and the method
JP2004200111A (en) Electron beam device and manufacturing method of device using the device
JP2003123679A (en) Electron beam equipment and device-manufacturing method using same electron beam equipment
JP2003203596A (en) Electron beam device and method of manufacturing device using this electron beam device
JP2002170513A (en) Aberration compensation method in sample evaluation equipment and manufacturing method of semi-conductor device
JP2006004953A (en) Electron beam device and device manufacturing method using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081204