JP2006287657A - Electric field intensity detection circuit - Google Patents
Electric field intensity detection circuit Download PDFInfo
- Publication number
- JP2006287657A JP2006287657A JP2005105431A JP2005105431A JP2006287657A JP 2006287657 A JP2006287657 A JP 2006287657A JP 2005105431 A JP2005105431 A JP 2005105431A JP 2005105431 A JP2005105431 A JP 2005105431A JP 2006287657 A JP2006287657 A JP 2006287657A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- transistor
- unit
- amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
Description
本発明は電界強度検出信号のばらつきを低減した電界強度検出回路に関する。 The present invention relates to an electric field strength detection circuit that reduces variations in electric field strength detection signals.
電界強度検出回路すなわちＲＳＳＩ（Ｒｅｃｅｉｖｅｄ Ｓｉｇｎａｌ Ｓｔｒｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）回路は受信信号の電界強度に対応する電圧レベルを検出する。ＲＳＳＩ回路は、無線機例えばラジオ、携帯電話、無線ＬＡＮの受信機に用いられる。 An electric field strength detection circuit, that is, a received signal strength indicator (RSSI) circuit detects a voltage level corresponding to the electric field strength of the received signal. The RSSI circuit is used in a radio device such as a radio, a mobile phone, and a wireless LAN receiver.
図８に示すＲＳＳＩ回路３は入力信号を増幅する増幅部４と増幅した信号により所定の信号成分を検出する検波部５ａと検波部５ａの信号レベルに応じた電圧を生成し、受信信号の電界強度に応じた電圧レベルを発生するＲＳＳＩ電圧生成部５ｂと各々の回路に電流を供給する電流源１８で構成されている。 The RSSI circuit 3 shown in FIG. 8 generates the voltage corresponding to the signal level of the amplification unit 4 that amplifies the input signal, the detection unit 5a that detects a predetermined signal component by the amplified signal, and the detection unit 5a, and the electric field of the received signal It comprises an RSSI voltage generator 5b that generates a voltage level corresponding to the strength and a current source 18 that supplies current to each circuit.
入力信号は増幅器６に入力し、加算器７によって帰還信号と合成され、増幅器８とハイパスフィルタ９を介して所定信号成分を検波器１０にて検出する。増幅器８の出力は次段の増幅器１１に加わり、その出力はハイパスフィルタ９を介して所定の信号成分を検出する検波器１０に加えられる。そして増幅器１１の出力信号はそれぞれ増幅器１２，１３，１４を介して出力され、その出力信号はローパスフィルタ１５を介して増幅器１６に入力され、この出力は加算器７によって最初の増幅器６の出力信号に加えられてオフセットがキャンセルされるようにフィードバック動作を行う。検波器１０の出力は1つにまとめられてＲＳＳＩ検出用の抵抗１７に介して接地される。そしてＲＳＳＩ抵抗１７の一端からＲＳＳＩ出力が検出される。前記各回路に電流源１８によって電流が供給される。 The input signal is input to the amplifier 6, combined with the feedback signal by the adder 7, and a predetermined signal component is detected by the detector 10 through the amplifier 8 and the high-pass filter 9. The output of the amplifier 8 is applied to the amplifier 11 at the next stage, and the output is applied to the detector 10 for detecting a predetermined signal component via the high pass filter 9. The output signal of the amplifier 11 is output through the amplifiers 12, 13, and 14, respectively, and the output signal is input to the amplifier 16 through the low pass filter 15. This output is output from the adder 7 to the output signal of the first amplifier 6. In addition, the feedback operation is performed so that the offset is canceled. The outputs of the detector 10 are combined into one and grounded via a resistance 17 for RSSI detection. An RSSI output is detected from one end of the RSSI resistor 17. A current is supplied to each circuit by a current source 18.
図９は従来の電流源回路図である。トランジスタＭＡとゲートが共通接続されたトランジスタＭＢは抵抗Ｒｓを介してトランジスタＭＡの一端と共に接地される。電源ＶＤＤＡにはトランジスタＭＣ及びトランジスタＭＤが接続されトランジスタＭＣ、ＭＤのゲートは共通接続される。トランジスタＭＣとトランジスタＭＡの間にはトランジスタｍａとｍｂが直列に接続され、トランジスタＭＢとトランジスタＭＤの間にはトランジスタｍｃとｍｄが直列接続される。トランジスタＭＣとＭＤのゲートは、トランジスタｍｃとｍｄの間に接続され、トランジスタＭＡとＭＢのゲートは、トランジスタｍａとｍｂの間に接続される。トランジスタＭＡとＭＢ及びＭＣとＭＤはカレントミラー回路を構成する。トランジスタＭＣはトランジスタＭＤのＷ／ＬよりＸ倍の大きさを持ち、トランジスタＭＡのＷ／ＬはトランジスタＭＢのＷ／Ｌと同じ大きさである。そしてこの電流源トランジスタＭＡ、ＭＢ及び抵抗Ｒｓ及びグランドはその電流源のコア部を形成する。この電流源は、トランジスタがカスコード接続されており、出力インピーダンスを上げて、電流源の電流が負荷の変化の影響を受けなくしている。 FIG. 9 is a conventional current source circuit diagram. The transistor MB whose gate is commonly connected to the transistor MA is grounded together with one end of the transistor MA through the resistor Rs. Transistor MC and transistor MD are connected to power supply VDDA, and the gates of transistors MC and MD are connected in common. Transistors ma and mb are connected in series between the transistor MC and the transistor MA, and transistors mc and md are connected in series between the transistor MB and the transistor MD. The gates of the transistors MC and MD are connected between the transistors mc and md, and the gates of the transistors MA and MB are connected between the transistors ma and mb. Transistors MA and MB and MC and MD constitute a current mirror circuit. The transistor MC is X times larger than the W / L of the transistor MD, and the W / L of the transistor MA is the same as the W / L of the transistor MB. The current source transistors MA and MB, the resistor Rs, and the ground form a core portion of the current source. In this current source, the transistors are cascode-connected, and the output impedance is increased so that the current of the current source is not affected by the load change.
図９に示した電流源の動作を説明する。トランジスタＭＡのゲートソース間の電圧をＶｇｓＡとしトランジスタＭＢのゲートソース間の電圧をＶｇｓＢとすると以下の式が成立する。
ＶｇｓＡ＝ＶｇｓＢ＋Ｉｏｕｔ・ＲS
さらにトランジスタＭＣのＷ／ＬはトランジスタＭＤのＷ／Ｌの４倍とするとトランジスタＭＣを流れる参照電流ＩｒｅｆとトランジスタＭＤを流れる出力電流Ｉｏｕｔの間には以下の式が成立する。
Ｉｒｅｆ＝４・Ｉｏｕｔ
トランジスタＭＡを流れる電流Ｉｒｅｆは以下の基本式で表される。
Ｉｒｅｆ＝μＣｏｘＷ（ＶｇｓＡ−ＶｔｈＡ）2／２Ｌ
ここでμはキャリアの移動度、Ｃｏｘは単位面積あたりのゲート容量、Ｗはトランジスタのチャネル幅、Ｌはチャネル長である。したがって、
（２ＬＩｒｅｆ／μＣＷ）1/2＋ＶTHA＝（２ＬＩｏｕｔ／μＣＷ）1/2＋ＶTHB＋Ｉｏｕｔ・Ｒｓ ・・・（１）
ここで基板バイアス効果を無視し、トランジスタＭＡの閾値電圧ＶTHAはトランジスタＭＢの閾値電圧ＶTHBと等しいと仮定する。したがって、
ＩOUT＝２Ｌ／μＣＷＲｓ2 ・・・（２）
となる。ここで、２Ｌ／μＣＷはプロセスによりばらつきが生じ、１／Ｒｓ2もプロセスによりばらつきが生じる。
The operation of the current source shown in FIG. 9 will be described. When the voltage between the gate and source of the transistor MA is VgsA and the voltage between the gate and source of the transistor MB is VgsB, the following equation is established.
VgsA = VgsB + Iout · R S
Further, if the W / L of the transistor MC is four times the W / L of the transistor MD, the following equation is established between the reference current Iref flowing through the transistor MC and the output current Iout flowing through the transistor MD.
Iref = 4 · Iout
The current Iref flowing through the transistor MA is expressed by the following basic formula.
Iref = μCoxW (VgsA−VthA) 2 / 2L
Here, μ is the carrier mobility, Cox is the gate capacitance per unit area, W is the channel width of the transistor, and L is the channel length. Therefore,
(2LIref / μCW) 1/2 + V THA = (2LIout / μCW) 1/2 + V THB + Iout · Rs (1)
Here, the substrate bias effect is ignored, and it is assumed that the threshold voltage V THA of the transistor MA is equal to the threshold voltage V THB of the transistor MB. Therefore,
I OUT = 2L / μCWRs 2 (2)
It becomes. Here, 2L / μCW varies depending on the process, and 1 / Rs 2 also varies depending on the process.
さらにコア部にミスマッチがある場合にはオフセット電圧Ｖｏｆｔを生じる。
ＶｇｓＡ＝Ｖｏｆｔ+ＶｇｓＢ+Ｉｏｕｔ・Ｒｓ
Ｖｏｆｔ≪Ｉｏｕｔ・Ｒｓ
であれば、前述と同様に（１）式及び（２）式が成立する。しかしながら図１０に示した従来の電流源ではＶｏｆｔは例えば５ミリボルト程度でありＩｏｕｔ・Ｒｓは３０ミリボルト程度であるのでＶｏｆｔをＩｏｕｔ・Ｒｓより非常に小さくすることは困難であった。
Further, when there is a mismatch in the core portion, an offset voltage Vft is generated.
VgsA = Vof + VgsB + Iout · Rs
Vof << Iout ・ Rs
If so, equations (1) and (2) are established as described above. However, in the conventional current source shown in FIG. 10, Vft is about 5 millivolts and Iout · Rs is about 30 millivolts, so it is difficult to make Vft much smaller than Iout · Rs.
したがってコア部にミスマッチがある場合、オフセット電圧Ｖｏｆｔがコア部に生じ、この大きさによりＶｇｓＡ或いはＶｇｓＢにばらつきが生じてしまう。したがってＩｏｕｔはばらつきが生じてしまう。この電流源におけるＩｏｕｔのばらつきはＲＳＳＩ回路においてＲＳＳＩ抵抗を流れる電流のばらつきになり、RＳＳＩ回路の出力電圧にばらつきが生じてしまう。 Therefore, when there is a mismatch in the core part, an offset voltage Voft is generated in the core part, and this causes a variation in VgsA or VgsB. Therefore, Iout varies. This variation in Iout in the current source becomes a variation in the current flowing through the RSSI resistor in the RSSI circuit, resulting in a variation in the output voltage of the RSSI circuit.
図１０は従来のＲＳＳＩ回路３のレイアウトの概念図を示す。同図において符号４０は、回路的に相対比が求められる、第１の部位である電流源１８の抵抗、及び増幅部４のソース抵抗４０１及び負荷抵抗４０２を示している。しかし電流源１８の抵抗と増幅部４の抵抗とでは異なる方向を向いている。ユニット内の抵抗は相関が強いがユニット間の抵抗の相関は弱い。増幅部４のソース抵抗４０１と負荷抵抗４０２が上段と下段で離れている。これらにより回路的に相対比が求められる第１の部位４０において飽和振幅、小信号利得にばらつきが生じる。 FIG. 10 is a conceptual diagram of the layout of the conventional RSSI circuit 3. In the figure, reference numeral 40 indicates a resistance of the current source 18 as a first part, and a source resistance 401 and a load resistance 402 of the amplifying unit 4 for which a relative ratio is obtained in terms of a circuit. However, the resistance of the current source 18 and the resistance of the amplifying unit 4 are in different directions. The resistance in the unit is strongly correlated, but the correlation of resistance between the units is weak. The source resistance 401 and the load resistance 402 of the amplifying unit 4 are separated from each other in the upper stage and the lower stage. As a result, variations occur in the saturation amplitude and the small signal gain in the first portion 40 where the relative ratio is required in terms of circuit.
次に同図において符号４１は、相対比が求められる第２の部位である電流源１８の抵抗、ＲＳＳＩ電圧生成部５ｂの抵抗４１２、検波部５ａのソース抵抗が各々遠いため、それらの間の相関が弱い。したがってＲＳＳＩ生成部５ｂの抵抗４１２を流れる電流値にばらつきが生じる。 Next, reference numeral 41 in the figure indicates that the resistance of the current source 18, which is the second part for which the relative ratio is required, the resistance 412 of the RSSI voltage generation unit 5b, and the source resistance of the detection unit 5a are far from each other. The correlation is weak. Accordingly, the current value flowing through the resistor 412 of the RSSI generator 5b varies.
これにより、ＲＳＳＩ回路３の出力電圧にばらつきが生じる。
図１１はＲＳＳＩ回路３における入力電圧Ｖｉｎ[ｄＢｕＥＭＦ]（開放端電圧のデシベル表示）に対するＲＳＳＩ回路３の出力電圧の関係を示す特性図である。Ｖｉｎが４０ｄＢｕＥＭＦ以上の時にＲＳＳＩ回路３の出力電圧にばらつきが生じる。同図はｍａｘ、ｔｙｐ、ｍｉｎは、オフセット電圧が最大（例えば＋ＡＶ）通常（例えば０Ｖ）最小（例えば−ＡＶ）の時の特性図を示す。
As a result, the output voltage of the RSSI circuit 3 varies.
FIG. 11 is a characteristic diagram showing the relationship of the output voltage of the RSSI circuit 3 with respect to the input voltage Vin [dBuEMF] (decibel display of the open-circuit voltage) in the RSSI circuit 3. When Vin is 40 dBu EMF or more, the output voltage of the RSSI circuit 3 varies. In the figure, max, typ, and min are characteristic diagrams when the offset voltage is maximum (for example, + AV), normal (for example, 0 V), and minimum (for example, -AV).
特許文献１には、帯域制限フィルタによるレベル損失を補うゲイン固定アンプを設けてＲＳＳＩ出力特性を補正することが記載されている。
特許文献２には、ＲＳＳＩ回路の出力電圧を可変負荷抵抗と２個の定電流回路により調整してＡ／Ｄコンバータの入力レンジに合わせることが記載されている。
Patent Document 2 describes that the output voltage of the RSSI circuit is adjusted by a variable load resistor and two constant current circuits to match the input range of the A / D converter.
上記従来の技術では、電流源で生成される電流にばらつきが生じるので、ＲＳＳＩ出力電圧もばらつきが発生する。さらに、レイアウト上の原因からもＲＳＳＩ出力電圧にばらつきが生じる。 In the above conventional technique, since the current generated by the current source varies, the RSSI output voltage also varies. Further, the RSSI output voltage varies due to layout reasons.
本発明はＲＳＳＩ回路においてそのＲＳＳＩ出力電圧のばらつきを低減させる構成を提供することを目的とする。 It is an object of the present invention to provide a configuration that reduces variations in RSSI output voltage in an RSSI circuit.
本発明のＲＳＳＩ回路は、入力信号が入力する増幅部と、増幅部の出力の信号成分を検出する検波部と、検波部に接続され、入力信号の信号レベルを検出するＲＳＳＩ電圧生成部と、増幅部及び検波部に電流を供給する電流源からなる。この電流源は、電源に接続された第１の端子を有するトランジスタと、バンドギャップ電圧が第１の入力端子に入力されると共に出力がトランジスタのゲートに接続されるオペアンプと、一端がトランジスタの第２の端子に接続されるとともに、オペアンプの第２の入力端子に接続され、他端が接地される抵抗とからなる。この電流源によりＲＳＳＩ回路の増幅部、検波部を制御する。これにより、電流源にオフセット電圧Ｖｏｆｔが生じても、ＲＳＳＩ回路の発生電圧にばらつきが生じない。 An RSSI circuit of the present invention includes an amplifier that receives an input signal, a detector that detects a signal component of the output of the amplifier, an RSSI voltage generator that is connected to the detector and detects the signal level of the input signal, It comprises a current source that supplies current to the amplifier and detector. The current source includes a transistor having a first terminal connected to a power source, an operational amplifier in which a bandgap voltage is input to the first input terminal and an output is connected to the gate of the transistor, and one end of the transistor And a resistor connected to the second input terminal of the operational amplifier and grounded at the other end. This current source controls the amplifying unit and the detecting unit of the RSSI circuit. Thereby, even if the offset voltage Voft is generated in the current source, the generated voltage of the RSSI circuit does not vary.
また、本発明のＲＳＳＩ回路の増幅部は、直列接続された増幅器からなり、出力端の増幅器の出力は入力端の増幅器にフィードバックされ、検波部は複数段の検波ユニットからなり、各検波ユニットはフィルタと検波器とからなり、ＲＳＳＩ電圧生成部は、各検波ユニットの出力が一端に接続され、他端が接地される抵抗からなり、電流源は、主として増幅部を駆動する第１の電流源と、主として検波部を駆動する第２の電流源からなる。 In addition, the amplification unit of the RSSI circuit of the present invention is composed of amplifiers connected in series, the output of the amplifier at the output end is fed back to the amplifier at the input end, the detection unit is composed of a plurality of detection units, and each detection unit is The RSSI voltage generator is composed of a resistor whose output is connected to one end and the other end is grounded, and the current source is a first current source that mainly drives the amplifier. And a second current source that mainly drives the detector.
さらに本発明のＲＳＳＩ電圧生成部の第１の電流源は、増幅部の近くに配設され、第２の電流源は検波部の近くに配設されたレイアウトを有する。これにより、ＲＳＳＩ回路の発生電圧にばらつきが生じない。 Furthermore, the first current source of the RSSI voltage generation unit of the present invention has a layout disposed near the amplification unit, and the second current source is disposed near the detection unit. Thereby, there is no variation in the voltage generated by the RSSI circuit.
また、本発明のＲＳＳＩ回路の電流源の抵抗、増幅器のソース抵抗及び負荷抵抗は、向きを合わせ互いに近接して設けられ、検波部のソース抵抗、及び電界強度電圧生成部の抵抗は、向きを合わせ互いに近接して配置されたレイアウトを有する。これにより、ＲＳＳＩ回路の発生電圧のばらつきはさらに抑制される。 In addition, the resistance of the current source, the source resistance of the amplifier, and the load resistance of the RSSI circuit of the present invention are arranged in close proximity to each other, and the source resistance of the detection unit and the resistance of the field strength voltage generation unit are The layouts are arranged close to each other. Thereby, the variation in the voltage generated by the RSSI circuit is further suppressed.
本発明によれば、電流源において、オフセット電圧によって生じる出力電流のばらつきを低減し、レイアウトにおいて、各種抵抗の配置を改善することにより、ＲＳＳＩ出力電圧のばらつきを抑制したＲＳＳＩ回路を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the RSSI circuit which suppressed the dispersion | variation in RSSI output voltage can be provided by reducing the dispersion | variation in the output current which arises by an offset voltage in a current source, and improving arrangement | positioning of various resistors in a layout.
図１は本発明のＲＳＳＩ回路１を示す。ＲＳＳＩ回路１は入力信号を増幅する増幅部４と増幅した信号により所定の信号成分を検出する検波部５ａと検波部５ａの信号レベルに応じた電圧を生成し、受信信号の電界強度に応じた電圧レベルを発生するＲＳＳＩ電圧生成部５ｂと各々の回路に電流を供給する電流源１８，１９で構成されている。 FIG. 1 shows an RSSI circuit 1 of the present invention. The RSSI circuit 1 generates an amplifier 4 that amplifies an input signal, a detector 5a that detects a predetermined signal component based on the amplified signal, and a voltage that corresponds to the signal level of the detector 5a. It comprises an RSSI voltage generator 5b that generates a voltage level and current sources 18 and 19 that supply current to each circuit.
入力信号は増幅器６に入力し、加算器７によって帰還信号と合成され、増幅器８とハイパスフィルタ９を介してその所定信号成分が検波器１０にて検出される。増幅器８の出力は次段の増幅器１１に加わり、その出力はハイパスフィルタ９を介してその所定信号成分が検波器１０に加えられる。そして増幅器１１の出力信号はそれぞれ増幅器１２，１３，１４を介して出力され、その出力信号はローパスフィルタ１５を介して増幅器１６に入力され、この出力は加算器７によって最初の増幅器６の出力信号に加えられてオフセットがキャンセルされるようにフィードバック動作を行う。この増幅部４がリミッタ動作を行う。検波部５ａの出力は1つにまとめられてＲＳＳＩ検出用の抵抗１７を介して接地される。そしてＲＳＳＩ抵抗１７の一端からＲＳＳＩ出力が検出される。電流源１８から、カレントミラー動作により主として増幅部４に電流が供給される。電流源１９によってカレントミラー動作により主として検波部５ａに電流が供給される。 The input signal is input to the amplifier 6 and is combined with the feedback signal by the adder 7, and the predetermined signal component is detected by the detector 10 through the amplifier 8 and the high-pass filter 9. The output of the amplifier 8 is applied to the amplifier 11 at the next stage, and the predetermined signal component of the output is applied to the detector 10 via the high pass filter 9. The output signal of the amplifier 11 is output through the amplifiers 12, 13, and 14, respectively, and the output signal is input to the amplifier 16 through the low pass filter 15. This output is output from the adder 7 to the output signal of the first amplifier 6. In addition, the feedback operation is performed so that the offset is canceled. The amplifying unit 4 performs a limiter operation. The outputs of the detector 5a are combined into one and grounded via the RSSI detection resistor 17. An RSSI output is detected from one end of the RSSI resistor 17. A current is mainly supplied from the current source 18 to the amplifying unit 4 by a current mirror operation. A current is mainly supplied to the detector 5a by the current mirror operation by the current source 19.
図２は本発明にかかる電流源の実施例を示す。電源ＶＤＤＡに接続されたトランジスタ２０と、これに直接に接続されたトランジスタ２１と、これに直列に接続され、他端が接地する抵抗Ｒｓ´２２、及びトランジスタ２１のゲートに接続されたオペアンプ２３からなる。オペアンプ２３の非反転入力端子には、周知のバンドギャップレジスタ（不図示）からの電圧ＶBGRが入力されている。オペアンプ２３の反転入力端子は、トランジスタ２１とソース抵抗Ｒｓ２２の間に接続される。 FIG. 2 shows an embodiment of a current source according to the present invention. From the transistor 20 connected to the power supply VDDA, the transistor 21 directly connected thereto, the resistor Rs′22 connected in series to this, the other end grounded, and the operational amplifier 23 connected to the gate of the transistor 21 Become. A voltage V BGR from a well-known bandgap register (not shown) is input to the non-inverting input terminal of the operational amplifier 23. The inverting input terminal of the operational amplifier 23 is connected between the transistor 21 and the source resistor Rs22.
この電流源回路の基本動作を説明する。オペアンプ２３にオフセット電圧Ｖｏｆｔがなく、オペアンプ２３の非反転入力端子と反転入力端子の電圧が等しくなるように抑制されるとすると、抵抗Ｒｓ´のトランジスタ２１のソースとの接続点はＶBGRとなる。したがって電源ＶＤＤＡとグランド間を流れる電流Ｉｏｕｔは以下の式で示される
ＩOUT＝ＶBGR／Ｒｓ
ところで、オペアンプ２３とトランジスタ２１から構成されるループは、負帰還制御されるので、Ｉｏｕｔの変動が抑えられる。例えば、Ｉｏｕｔが増えれば、Ｒｓ´２２の電圧降下が上がり、Ｒｓ´２２の電圧が上昇しようとする。しかし、Ｒｓ´２２の端子電圧は、オペアンプ２３の作用によりＶBGRに抑えられる。また、Ｉｏｕｔが減少すればＲｓ´２２の電圧降下が下がり、Ｒｓ´２２の電圧が下降しようとする。しかし、Ｒｓ´２２の端子電圧は、オペアンプ２３の作用により、ＶBGRに抑えられる。結果として、Ｉｏｕｔの変動は抑えられる。
The basic operation of this current source circuit will be described. If the operational amplifier 23 has no offset voltage Vft, and the voltage at the non-inverting input terminal and the inverting input terminal of the operational amplifier 23 is suppressed to be equal, the connection point of the resistor Rs ′ with the source of the transistor 21 is V BGR. . Therefore, the current Iout flowing between the power supply VDDA and the ground is expressed by the following equation.
I OUT = V BGR / Rs
By the way, the loop composed of the operational amplifier 23 and the transistor 21 is subjected to negative feedback control, so that fluctuations in Iout are suppressed. For example, if Iout increases, the voltage drop of Rs′22 increases and the voltage of Rs′22 tends to increase. However, the terminal voltage of Rs ′ 22 is suppressed to V BGR by the action of the operational amplifier 23. Further, if Iout decreases, the voltage drop of Rs′22 decreases and the voltage of Rs′22 tends to decrease. However, the terminal voltage of Rs′22 is suppressed to V BGR by the action of the operational amplifier 23. As a result, fluctuations in Iout are suppressed.
ここでオペアンプ２３にオフセット電圧Ｖｏｆｔがある場合は、ＩOUTは、
ＩOUT＝（ＶBGR＋Ｖｏｆｔ）／Ｒｓ´
となり、Ｖoft≪ＶBGRならば、オペアンプ２３のオフセット電圧Ｖoftを無視することができるので、
ＩOUT＝ＶBGR／Ｒｓ´
となる。
Here, when the operational amplifier 23 has the offset voltage Vof, I OUT is
I OUT = (V BGR + Vof) / Rs ′
If V oft << V BGR , the offset voltage V oft of the operational amplifier 23 can be ignored.
I OUT = V BGR / Rs ′
It becomes.
ところで、オフセット電圧Ｖoftは５ミリボルト程度であり、ＶBGRは１．２ボルト程度であるので、オフセット電圧Ｖoftを無視することが可能となる。これに対して従来はＩｏｕｔ・ＲSは３０ミリボルト程度であったので、オフセット電圧Ｖoftの５ミリボルトを無視することができない。したがってオペアンプ２３のオフセット電圧の影響を受けない電流Ｉｏｕｔを電流源から取り出すことができる。 By the way, since the offset voltage V oft is about 5 millivolts and V BGR is about 1.2 volts, the offset voltage V oft can be ignored. On the other hand, since Iout · R S is conventionally about 30 millivolts, the offset voltage V oft of 5 millivolts cannot be ignored. Therefore, the current Iout that is not affected by the offset voltage of the operational amplifier 23 can be extracted from the current source.
図３は増幅部４を構成する回路を示す。増幅器は差動入力が加えられるＰＭＯＳトランジスタ３０，３１とからなり、トランジスタ３０のソースは定電流源３２を介して電源ＶＤＤＡに接続され、トランジスタ３１のソースも、定電流源３３を介して電源ＶＤＤＡに接続される。この電流源３２、３３の電流は、本発明の図２に示した電流源によって生成された電流からカレントミラー動作によって作られる。また、トランジスタ３０，３１のソースは、ソース抵抗３４を介して接続され、トランジスタ３０のドレインは負荷抵抗３５を介してグランドに接地されると共に、トランジスタ３１のドレインも負荷抵抗３６を介してグランドに接地される。トランジスタ３０，３１のそれぞれのドレインからは差動出力Ｖｏｕｔｎと、Ｖｏｕｔｐが出力される。 FIG. 3 shows a circuit constituting the amplifying unit 4. The amplifier includes PMOS transistors 30 and 31 to which a differential input is applied. The source of the transistor 30 is connected to the power supply VDDA via the constant current source 32. The source of the transistor 31 is also connected to the power supply VDDA via the constant current source 33. Connected to. The currents 32 and 33 are generated by current mirror operation from the current generated by the current source shown in FIG. 2 of the present invention. The sources of the transistors 30 and 31 are connected via a source resistor 34, the drain of the transistor 30 is grounded via a load resistor 35, and the drain of the transistor 31 is also connected to ground via a load resistor 36. Grounded. Differential outputs Voutn and Voutp are output from the drains of the transistors 30 and 31, respectively.
増幅部４はリミッタの動作上、小信号動作性能及び大信号動作性能が要求される。小信号時には線形動作を行い、図４に示すように入力信号はそのまま増幅されて出力される。この増幅器のＧａｉｎは以下の式で表される。ここで、ＲＬは抵抗３５，３６を示し、Ｒｓは抵抗３４を示す。
Ｇａｉｎ＝2ｇｍＲL／（２＋ｇｍＲｓ）
ここでｇｍ（相互コンダクタンス）は以下の式で表される。
ｇｍ＝（２μＣＷＩｓｓ／Ｌ）1/2
ここにμＣＷ／Ｌはプロセスばらつきがあるものであり、Ｉｓｓは定電流源のばらつきによって変動するものである。したがってＧａｉｎはｇｍが十分大きければ、
Ｇａｉｎ＝２ＲL／Ｒｓ
となる。これにより電流Ｉｓｓにばらつきがあってもｇｍが十分大きい場合にはＲＬ、Ｒｓの相対比を確実に取ればＩｓｓの影響はＲＳＳＩ信号に生じない。後述するように本発明では、ＲＬとＲｓの相対比が確実に取れるようなレイアウトを提供する。しかし、ｇｍが十分大きくない場合にはＩｓｓ信号のばらつきがあれば、ｇｍが変化し、増幅部４のゲインが変動し、その出力信号が変動する。ところが、本発明によれば、オフセット電圧Ｖoftをバンドギャップ電圧ＶBGRより十分に小さくできるので、オフセット電圧によるＩOUTのばらつきはなくなる。したがって本発明によればオフセット電圧によるＩｓｓのばらつきはなくなる。したがって、Ｇａｉｎの変動はなく、増幅器の出力信号は変動を抑えることができる。
The amplifying unit 4 is required to have a small signal operation performance and a large signal operation performance for the operation of the limiter. When the signal is small, linear operation is performed, and the input signal is amplified and output as it is as shown in FIG. The gain of this amplifier is expressed by the following equation. Here, RL indicates the resistors 35 and 36, and Rs indicates the resistor 34.
Gain = 2 gmR L / (2 + gmRs)
Here, gm (mutual conductance) is expressed by the following equation.
gm = (2 μCWIss / L) 1/2
Here, μCW / L has process variations, and Iss varies depending on variations in constant current sources. Therefore, if gm is sufficiently large,
Gain = 2R L / Rs
It becomes. As a result, even if the current Iss varies, if gm is sufficiently large, the influence of Iss does not occur in the RSSI signal if the relative ratio of RL and Rs is reliably obtained. As will be described later, the present invention provides a layout that ensures the relative ratio of RL and Rs. However, when gm is not sufficiently large, if there is variation in the Iss signal, gm changes, the gain of the amplifying unit 4 varies, and the output signal varies. However, according to the present invention, since the offset voltage V oft can be made sufficiently smaller than the band gap voltage V BGR , variations in I OUT due to the offset voltage are eliminated. Therefore, according to the present invention, variation in Iss due to the offset voltage is eliminated. Accordingly, there is no fluctuation in Gain, and fluctuation in the output signal of the amplifier can be suppressed.
一方、大信号時には非線形動作を行い、図５に示すように入力信号は飽和し、出力波形がクリップするため、飽和出力振幅のばらつきとなる。すなわち、
ＧＮＤＡ≦ＶOUTP,OUTN≦ＩSS・ＲL−ＧＮＤＡ
この式によりＩSS・ＲLが一定でないと飽和出力振幅のばらつきが見えてくる可能性があるが、本発明では、電源回路の定電流ＩOUTが、オフセット電圧Ｖoftの影響を受けたばらつきを生じることがないので、増幅器に流れる電流Ｉｓｓには、ばらつきは生じなくなる。さらに、上記の式に示すようにゲインＧａｉｎはＲＳＳＩ回路の抵抗ＲＬとＲｓの抵抗比により決まり、同一チップ上の抵抗の相対誤差は小さくできるので、ゲインＧａｉｎのばらつきが小さくなり、その結果電流Ｉｓｓのばらつきも小さくなる。したがって同様に増幅器の出力信号の変動を抑えることができる。増幅器の出力信号の変動が抑えられれば、ＲＳＳＩ回路の出力電圧のばらつきも抑制できる。
On the other hand, when the signal is large, nonlinear operation is performed, and the input signal is saturated and the output waveform is clipped as shown in FIG. That is,
GNDA ≦ V OUTP, OUTN ≦ I SS・ R L −GNDA
According to this formula, it is possible that variations in saturation output amplitude can be seen unless I SS · RL is constant, but in the present invention, the constant current I OUT of the power supply circuit is affected by the offset voltage V oft. Therefore, there is no variation in the current Iss flowing through the amplifier. Furthermore, as shown in the above equation, the gain Gain is determined by the resistance ratio of the resistors RL and Rs of the RSSI circuit, and the relative error of the resistors on the same chip can be reduced, so that the variation of the gain Gain is reduced, and as a result, the current Iss. The variation of is also reduced. Therefore, similarly, fluctuations in the output signal of the amplifier can be suppressed. If fluctuations in the output signal of the amplifier can be suppressed, variations in the output voltage of the RSSI circuit can also be suppressed.
図６は本発明におけるＲＳＳＩ回路３のレイアウト図を示す。回路的に相対比が求められる第１の部位６０においては、増幅部４において増幅器のソース抵抗Ｒｓ６０１と負荷抵抗ＲＬ６０２が１つの領域にまとめられ、抵抗の向きを合わせて近づけて、配置されている。これにより、前述したソース抵抗Ｒｓ６０１と負荷抵抗ＲＬ６０２の相対比を確実にとれる。それぞれの抵抗Ｒｓ６０１，ＲＬ６０２にばらつきがあっても両者の比はばらつかないので、Ｇａｉｎが変化することは抑えられる。回路的に相対比が求められる第２の部位６１においては、検波部５ａのソース抵抗６１１、ＲＳＳＩ抵抗、電流源の抵抗が、それぞれ抵抗の向きを合わせ、可能な限り近づけて配置されている。よって検波部５ａにおいても上述と同様に抵抗の相対比が確実にとられる。これにより、抵抗ＲＬとＲｓの相対誤差を小さくでき、ゲインＧａｉｎのばらつきを小さくできる。さらに、増幅部４に電流を供給する電流源１８は増幅部４の近くに配設され、検波部５ａに電流を供給する電流源１９は、検波部５ａの近くに配設される。これによってＲＳＳＩ生成部５ｂからの出力電圧のばらつきが抑えられる。 FIG. 6 shows a layout diagram of the RSSI circuit 3 in the present invention. In the first portion 60 where the relative ratio is required in terms of circuit, the amplifier source resistance Rs601 and the load resistance RL602 are combined into one region in the amplifying unit 4, and are arranged close to each other in the direction of the resistance. . Thereby, the relative ratio of the source resistance Rs601 and the load resistance RL602 described above can be ensured. Even if there is variation in each of the resistors Rs601 and RL602, the ratio between the two does not vary, so that the change in Gain can be suppressed. In the second portion 61 where the relative ratio is required in terms of circuit, the source resistance 611, the RSSI resistance, and the current source resistance of the detection unit 5a are arranged as close to each other as possible by matching the directions of the resistances. Therefore, the relative ratio of the resistance is also ensured in the detection unit 5a similarly to the above. As a result, the relative error between the resistors RL and Rs can be reduced, and the variation in the gain Gain can be reduced. Further, a current source 18 that supplies current to the amplifier 4 is disposed near the amplifier 4, and a current source 19 that supplies current to the detector 5a is disposed near the detector 5a. As a result, variations in the output voltage from the RSSI generator 5b are suppressed.
図７は本発明のＲＳＳＩ回路３における電流源がオフセット電圧に影響を受けた場合を示したもので、入力信号Ｖｉｎが増加しても、ＲＳＳＩ信号の変化は最小の場合、すなわちｍｉｎ、一般的な場合、すなわち、ｔｙｐ、及び最大な場合、すなわち、ｍａｘとも同じになり、電流源にオフセットがあったとしても、その影響がＲＳＳＩ出力に生じないことを示す。 FIG. 7 shows a case where the current source in the RSSI circuit 3 of the present invention is affected by the offset voltage. Even when the input signal Vin increases, the change of the RSSI signal is minimum, that is, min. In other words, the same is true for both the typ and the maximum, that is, max, indicating that there is no effect on the RSSI output even if there is an offset in the current source.
１ 本発明のＲＳＳＩ回路
３ 従来のＲＳＳＩ回路
４ 増幅部
５ａ 検波部
５ｂ ＲＳＳＩ電圧生成部
６，８，１１，１２，１３，１４，１６ 増幅器
７ 加算器
９ ハイパスフィルタ
１０ 検波器
１５ ローパスフィルタ
１７ 抵抗
２０，２１ トランジスタ
２２ 抵抗
２３ オペアンプ
３０，３１ トランジスタ
３２，３３ 定電流源
３４，３５，３６ 抵抗
４０ 電流源の抵抗及び増幅部のソース抵抗及び負荷抵抗
４１ 検波部のソース抵抗及びＲＳＳＩ電圧生成抵抗
６０ 電流源の抵抗及び増幅部のソース抵抗及び負荷抵抗
６１ 検波部ソース抵抗及びＲＳＳＩ電圧生成抵抗及び電流源の抵抗
DESCRIPTION OF SYMBOLS 1 RSSI circuit 3 of this invention Conventional RSSI circuit 4 Amplifier 5a Detector 5b RSSI voltage generator 6, 8, 11, 12, 13, 14, 16 Amplifier 7 Adder 9 High pass filter 10 Detector 15 Low pass filter 17 Resistance 20, 21 Transistor 22 Resistor 23 Operational amplifier 30, 31 Transistor 32, 33 Constant current source 34, 35, 36 Resistor 40 Current source resistance, amplifier source resistance and load resistor 41 Detector source resistance and RSSI voltage generation resistor 60 Current source resistance and amplifier source resistance and load resistance 61 Detector source resistance and RSSI voltage generation resistance and current source resistance
Claims (4)
The resistance of the current source, the source resistance of the amplifier, and the load resistance are provided in close proximity to each other, and the source resistance of the detection unit and the resistance of the electric field strength voltage generation unit are in close proximity to each other. The electric field strength detection circuit according to claim 1, wherein the electric field strength detection circuit has a layout arranged in a manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105431A JP2006287657A (en) | 2005-03-31 | 2005-03-31 | Electric field intensity detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005105431A JP2006287657A (en) | 2005-03-31 | 2005-03-31 | Electric field intensity detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006287657A true JP2006287657A (en) | 2006-10-19 |
Family
ID=37409074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005105431A Pending JP2006287657A (en) | 2005-03-31 | 2005-03-31 | Electric field intensity detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006287657A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322071B1 (en) | 2011-12-12 | 2013-11-04 | 주식회사 포스코 | Method for Recovering Metal Zinc from Material Containing Zinc |
-
2005
- 2005-03-31 JP JP2005105431A patent/JP2006287657A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101322071B1 (en) | 2011-12-12 | 2013-11-04 | 주식회사 포스코 | Method for Recovering Metal Zinc from Material Containing Zinc |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970300B2 (en) | Apparatus and method for transimpedance amplifiers with wide input current ranges | |
| US7282994B2 (en) | Active load with adjustable common-mode level | |
| US9685914B2 (en) | Amplifier circuit | |
| KR101127461B1 (en) | Highly Linear Variable Gain Amplifier | |
| US8319553B1 (en) | Apparatus and methods for biasing amplifiers | |
| WO2016152267A1 (en) | Amplifier and electronic circuit | |
| US8169263B2 (en) | Differential gm-boosting circuit and applications | |
| WO2005050834A1 (en) | Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof | |
| JP2005020591A (en) | Variable gain amplifier, and lsi for optical pickup signal processing and portable wireless terminal transmission/reception signal processing using the amplifier | |
| JP2006319436A (en) | Gain control circuit | |
| JP2012134612A (en) | Low noise amplifier | |
| CN108964617A (en) | Operation amplifier circuit | |
| US6781462B2 (en) | Power amplifier | |
| JP2006287657A (en) | Electric field intensity detection circuit | |
| CN101416386A (en) | Highly linear variable gain amplifier | |
| US8279006B2 (en) | Low noise amplifier | |
| TW201633709A (en) | Differential comparator | |
| KR20080048591A (en) | Wide-band low noise amplifier using current mirror | |
| EP1601100A1 (en) | Transistor amplifying stage | |
| US7209006B1 (en) | Differential amplifier with increased common mode loop gain at low frequencies | |
| JP2008294826A (en) | High frequency signal detection circuit | |
| JP4867066B2 (en) | Amplifier circuit | |
| JP2005080090A (en) | Output voltage control circuit of differential amplifier circuit and voltage detector | |
| US7019590B1 (en) | Self-stabilizing differential load circuit with well controlled impedance | |
| JP2012169820A (en) | Preamplifier circuit and microphone |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |