JP2006287450A - Harmonic suppression circuit and signal amplifier circuit - Google Patents
Harmonic suppression circuit and signal amplifier circuit Download PDFInfo
- Publication number
- JP2006287450A JP2006287450A JP2005102756A JP2005102756A JP2006287450A JP 2006287450 A JP2006287450 A JP 2006287450A JP 2005102756 A JP2005102756 A JP 2005102756A JP 2005102756 A JP2005102756 A JP 2005102756A JP 2006287450 A JP2006287450 A JP 2006287450A
- Authority
- JP
- Japan
- Prior art keywords
- port
- signal
- transmission line
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 65
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims 2
- 239000010754 BS 2869 Class F Substances 0.000 description 5
- 238000010248 power generation Methods 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002803 fossil fuel Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
本発明は、例えば、宇宙空間に巨大な太陽電池パネルを広げ、発生した電力をマイクロ波で地上に送信するようにした宇宙太陽発電システムに用いられるマイクロ波発生装置に係り、特に、高出力の送信信号の高調波を抑制する高調波抑制及び信号増幅回路に関するものである。 The present invention relates to, for example, a microwave generator used in a space solar power generation system in which a huge solar cell panel is spread in outer space and the generated electric power is transmitted to the ground with microwaves. The present invention relates to a harmonic suppression and signal amplification circuit that suppresses harmonics of a transmission signal.
近年、化石燃料の利用による二酸化炭素排出量の増加に伴い、地球温暖化などの環境問題や化石燃料枯渇などのエネルギー問題がクローズアップされている。このためクリーンエネルギーの需要は年々高まっており、それらの問題に対する解決方法の一つとしてSSPS(Space Solar Power System)計画が挙げられている。
SSPS計画とは、図5に示すように、巨大な太陽電池パネルを搭載した人口衛星を赤道上空に打ち上げ、太陽光によって発電した電力を太陽電池パネルの中の発信モジュールによりマイクロ波に変換する。そして、マイクロ波100をマイクロ波送電部101から地上に設けた地上受電基地102へ送電し、地上において再び電力に変換して利用するという計画である。
これにより太陽発電の欠点である天候や時間帯に左右されること無く、クリーンなエネルギーを安定して供給することができる。この計画の実現のためには、大電力送電、マイクロ波ビーム制御、運用コストの低減などが技術課題として挙げられ、それらを満足させるための様々な技術の一つとして、上記マイクロ波送電部101にマイクロ波を高効率で送電するために、プッシュプル増幅器やF級動作増幅器を採用することが提案、検討されている。
In recent years, environmental problems such as global warming and energy problems such as depletion of fossil fuels have been highlighted as the amount of carbon dioxide emissions increased due to the use of fossil fuels. For this reason, the demand for clean energy is increasing year by year, and the SSPS (Space Solar Power System) plan is cited as one of the solutions to these problems.
In the SSPS plan, as shown in FIG. 5, an artificial satellite equipped with a huge solar cell panel is launched above the equator, and electric power generated by sunlight is converted into microwaves by a transmission module in the solar cell panel. Then, the
As a result, clean energy can be stably supplied without being influenced by the weather and time zone, which are disadvantages of solar power generation. In order to realize this plan, high power transmission, microwave beam control, reduction of operation cost, and the like are cited as technical issues, and as one of various technologies for satisfying them, the microwave power transmission unit 101 is used. In order to transmit microwaves with high efficiency, it has been proposed and studied to employ push-pull amplifiers and class F operational amplifiers.
上記F級動作増幅器では、例えば、図6に示すように、マッチング回路において、高調波成分用スタブを設けることにより、高調波成分を抑制し、出力の高効率化を図ることが検討されている(例えば、非特許文献1などを参照)。
ところで、上述の宇宙太陽発電システムでは、輸送ロケットの収納スペースに限度があるなどの理由から、アンテナや回路などは高性能を保ちつつ、小型、且つ、簡易な構造であることが必要とされる。
しかしながら、上述したF級動作増幅器においては、高調波成分用スタブを各高調波成分に対応してそれぞれ設ける必要があるため、増幅回路が大型化し、アンテナサイズが全体として大きくなってしまう上、システム質量が増加するという問題があった。
また、アレイアンテナなどのように、半導体増幅器の調整スタブの取り付けサイズが制限される場合には、高調波成分を十分抑制することができず、システム効率が低下するとともに、アンテナから不要波が放射される可能性があった。
By the way, in the above-mentioned space solar power generation system, the antenna, circuit, etc. are required to have a small and simple structure while maintaining high performance because the storage space of the transport rocket is limited. .
However, in the above-described class F operational amplifier, since it is necessary to provide stubs for harmonic components corresponding to the respective harmonic components, the amplification circuit becomes large and the antenna size as a whole increases. There was a problem that the mass increased.
In addition, when the mounting size of the semiconductor amplifier adjustment stub is limited, such as in an array antenna, harmonic components cannot be sufficiently suppressed, system efficiency is reduced, and unnecessary waves are radiated from the antenna. There was a possibility.
本発明は、上記問題を解決するためになされたもので、高出力と同時に、高調波抑制による高効率化を図りつつ、回路の簡易化及び小型化を図ることのできる高調波抑制回路及び信号増幅回路を提供することを目的とする。 The present invention has been made to solve the above-described problem. A harmonic suppression circuit and a signal capable of simplifying and miniaturizing a circuit while achieving high efficiency by suppressing harmonics at the same time as high output. An object is to provide an amplifier circuit.
上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、第1の信号が入力される第1のポートと、第1の信号と逆位相の第2の信号が入力される第2のポートと、前記第1の信号と前記第2の信号との合成信号が出力される第3のポートと、前記第1の信号と前記第2の信号との合成信号が出力される第4のポートと、(n+1/2)λの長さ(nは0を含む整数であり、λは基本波の波長である。以下同様)を有するとともに、前記第1のポートと第2のポートとを接続する第1の伝送線路と、(n+1/4)λの長さを有するとともに、前記第1のポートと前記第3のポートとを接続する第2の伝送線路と、(n+1/4)λの長さを有するとともに、前記第2のポートと前記第4のポートとを接続する第3の伝送線路と、(n+1/2)λの長さを有するとともに、前記第3のポートと前記第4のポートとを接続する第4の伝送線路と、前記第1の伝送線路の中間点に設けられた終端抵抗とを具備する高調波抑制回路を提供する。
In order to solve the above problems, the present invention employs the following means.
The present invention includes a first port to which a first signal is input, a second port to which a second signal having an opposite phase to the first signal is input, the first signal and the second signal A third port from which a combined signal with the signal is output, a fourth port from which the combined signal of the first signal and the second signal is output, and a length of (n + 1/2) λ ( n is an integer including 0, λ is the wavelength of the fundamental wave, and so on. The first transmission line connecting the first port and the second port, and (n + 1/4) ) Having a length of λ, a second transmission line connecting the first port and the third port, a length of (n + 1/4) λ, and the second port A third transmission line connecting to the fourth port; and a length of (n + 1/2) λ, and the third port And a fourth transmission line connecting the fourth port and a termination resistor provided at an intermediate point of the first transmission line.
上記構成によれば、第1のポートと第2のポートとが第1の伝送線路により接続され、第2のポートと第4のポートとが第3の伝送線路により接続され、第4のポートと第3のポートとが第4の伝送線路により接続され、第3のポートと第1のポートが第2の伝送線路により接続されるので、リング状のループ回路が形成されることとなる。
上記第1のポート及び第2のポートから入力された第1の信号及び第2の信号は、それぞれ右回りと左回りとに分割され、リング状に接続された第1乃至第4の伝送線路上を伝送して、第3のポート及び第4のポートへ到達する。
この場合において、上記第1及び第4の伝送線路は、(n+1/2)λの長さを有し、第2及び第3の伝送線路は、(n+1/4)λの長さを有し、また、第1の信号と第2の信号とは逆位相であるので、第1の信号の基本波及び第2の信号の基本波は、第3のポート及び第4のポートに到達するときには、互いに同位相となり、互いに強めあうこととなる。これに対し、第1の信号の2次高調波、及び、第2の信号の2次高調波は、第3のポート及び第4のポートに到達するときには、互いに逆位相となり、互いに弱めあうこととなる。そして、偶数次の高調波については、2次高調波と同様のことが言えるため、偶数次の高調波については、第3のポート及び第4のポートにおいて、弱めあうこととなる。
以上のことから、偶数次の高調波が抑制された信号を第3のポート及び第4のポートから出力することが可能となる。
According to the above configuration, the first port and the second port are connected by the first transmission line, the second port and the fourth port are connected by the third transmission line, and the fourth port And the third port are connected by the fourth transmission line, and the third port and the first port are connected by the second transmission line, so that a ring-shaped loop circuit is formed.
The first signal and the second signal input from the first port and the second port are divided into a clockwise direction and a counterclockwise direction, respectively, and first to fourth transmission lines connected in a ring shape The above is transmitted to reach the third port and the fourth port.
In this case, the first and fourth transmission lines have a length of (n + 1/2) λ, and the second and third transmission lines have a length of (n + 1/4) λ. In addition, since the first signal and the second signal have opposite phases, when the fundamental wave of the first signal and the fundamental wave of the second signal reach the third port and the fourth port, , They are in phase with each other and strengthen each other. In contrast, when the second harmonic of the first signal and the second harmonic of the second signal reach the third port and the fourth port, they are in opposite phases and weaken each other. It becomes. Since the even-order harmonics can be said to be the same as the second-order harmonics, the even-order harmonics are weakened at the third port and the fourth port.
From the above, it is possible to output a signal in which even-order harmonics are suppressed from the third port and the fourth port.
上記記載の高調波抑制回路において、前記第4の伝送線路の中間点に設けられたショートスタブを更に備えると良い。 The harmonic suppression circuit described above may further include a short stub provided at an intermediate point of the fourth transmission line.
上記構成によれば、第4の伝送線路の中間点には、ショートスタブが設けられているため、偶数次の高調波を効率的に取り除くことが可能となる。これにより、第3ポート及び第4ポートから出力される信号に含まれる偶数次の高調波を更に抑制することが可能となる。 According to the above configuration, since the short stub is provided at the midpoint of the fourth transmission line, even-order harmonics can be efficiently removed. As a result, even-order harmonics contained in signals output from the third port and the fourth port can be further suppressed.
また、本発明は、1つの入力端子及び2つの出力端子を備え、前記入力端子から入力された入力信号と同位相の第1の信号を一の前記出力端子から出力するとともに、前記第1の信号と逆位相の第2の信号を他の前記出力端子から出力する電力分配器と、前記第1の信号が入力され、この信号を増幅した第3の信号を出力する第1の増幅手段及び、前記第2の信号が入力され、この信号を増幅した第4の信号を出力する第2の増幅手段を備えるプッシュプル回路と、前記プッシュプル回路の出力側に設けられた高調波抑制回路とを備え、前記高調波抑制回路は、前記第3の信号が入力される第1のポートと、前記第4の信号が入力される第2のポートと、前記第3の信号と前記第4の信号との合成信号が出力される第3のポートと、前記第3の信号と前記第4の信号との合成信号が出力される第4のポートと、(n+1/2)λの長さ(nは0を含む整数であり、λは基本波の波長である。以下同様)を有するとともに、前記第1のポートと第2のポートとを接続する第1の伝送線路と、(n+1/4)λの長さを有するとともに、前記第1のポートと前記第3のポートとを接続する第2の伝送線路と、(n+1/4)λの長さを有するとともに、前記第2のポートと前記第4のポートとを接続する第3の伝送線路と、(n+1/2)λの長さを有するとともに、前記第3のポートと前記第4のポートとを接続する第4の伝送線路と、前記第1の伝送線路の中間点に設けられた終端抵抗とを備える信号増幅回路を提供する。 Further, the present invention includes one input terminal and two output terminals, and outputs the first signal having the same phase as the input signal input from the input terminal from the one output terminal. A power distributor that outputs a second signal having a phase opposite to that of the signal from the other output terminal, a first amplifying unit that receives the first signal and outputs a third signal obtained by amplifying the signal; and A push-pull circuit including a second amplifying unit that receives the second signal and outputs a fourth signal obtained by amplifying the second signal; and a harmonic suppression circuit provided on the output side of the push-pull circuit; The harmonic suppression circuit includes a first port to which the third signal is input, a second port to which the fourth signal is input, the third signal, and the fourth signal. A third port from which a combined signal with the signal is output, and the third port A fourth port from which a combined signal of the signal and the fourth signal is output, and a length of (n + 1/2) λ (n is an integer including 0, and λ is the wavelength of the fundamental wave. The first transmission line connecting the first port and the second port, and having a length of (n + 1/4) λ, and the first port and the third port A second transmission line connecting the ports, a third transmission line having a length of (n + 1/4) λ and connecting the second port and the fourth port, (n + 1 / 2) A length of λ, a fourth transmission line connecting the third port and the fourth port, and a termination resistor provided at an intermediate point of the first transmission line A signal amplifier circuit is provided.
上記構成によれば、移相器から出力される第1の信号と第2の信号とを増幅する増幅回路として、プッシュプル回路を採用することにより、装置の小型化及び高効率化を図ることが可能となる。
また、第1のポートと第2のポートとからなる2つの入力端子を備えるとともに、上記伝送線路長を有する第1乃至第4の伝送線路を備えるリング状のループ回路である高調波抑制回路をプッシュプル回路の後段に接続することにより、プッシュプル回路から出力される信号に含まれている偶数次の高調波成分を小型な回路により、効率よく抑制することが可能となる。
According to the above configuration, the push-pull circuit is employed as the amplifier circuit that amplifies the first signal and the second signal output from the phase shifter, thereby reducing the size and efficiency of the device. Is possible.
In addition, a harmonic suppression circuit which is a ring-shaped loop circuit including two input terminals each including a first port and a second port and including the first to fourth transmission lines having the transmission line length is provided. By connecting to the subsequent stage of the push-pull circuit, even-order harmonic components contained in the signal output from the push-pull circuit can be efficiently suppressed by a small circuit.
本発明の高調波抑制回路によれば、高調波抑制の高効率化を図りつつ、回路の簡易化及び小型化を図ることができるという効果を奏する。 According to the harmonic suppression circuit of the present invention, it is possible to achieve simplification and miniaturization of the circuit while improving the efficiency of harmonic suppression.
以下に、本発明に係る信号増幅回路をSSPSに適用する場合の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係る信号増幅回路の概略構成を示したブロック図である。本実施形態に係る信号増幅回路は、図示しないマイクロ波発生器から出力されたマイクロ波を増幅するとともに、高調波成分を抑制して出力するものであり、図1に示すように、ラットレースリング(電力分配器)1と、プッシュプル回路2と、高調波抑制回路3とを備えて構成されている。
Hereinafter, an embodiment in which a signal amplification circuit according to the present invention is applied to SSPS will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of a signal amplifier circuit according to an embodiment of the present invention. The signal amplifying circuit according to the present embodiment amplifies a microwave output from a microwave generator (not shown) and outputs a signal while suppressing harmonic components. As shown in FIG. (Power distributor) 1, a push-
ラットレースリング1は、例えば、図2に示されるように、4つのポート11乃至14と、4つの伝送線路21乃至24とを備えて構成されている。上記ポート11とポート12とは、4分の1波長の長さを有する伝送線路21により接続されている。ポート12とポート13とは、4分の1波長の長さを有する伝送線路22により接続されている。ポート13とポート14とは、4分の3波長の長さを有する伝送線路23により接続されている。ポート14とポート11とは、4分の1波長の長さを有する伝送線路24により接続されている。
The rat race ring 1 includes, for example, four
そして、本実施形態においては、このように構成されるラットレースリングにおいて、図1に示されるように、マイクロ波発生器(図示略)から出力されたマイクロ波が入力される入力端子として、ポート13を選択し、出力端子としてポート14とポート12とを選択している。これにより、ポート14とポート12の出力は、互いに逆位相となる。なお、本実施形態においては、ポート11については使用しない。
In the present embodiment, in the rat race ring configured as described above, as shown in FIG. 13 is selected, and
上記ラットレースリング1の出力端子であるポート14及びポート12から出力されたそれぞれの信号は、後段に設けられたプッシュプル回路2に入力される。
プッシュプル回路2は、2つの増幅器31及び32を備えている。増幅器31の入力端子41は、上述のラットレースリング1の出力ポート14に接続されている。一方、増幅器32の入力端子42は、ラットレースリング1の出力ポート12に接続されている。増幅器31は、入力端子41から入力された信号を増幅し、出力端子43から出力する。増幅器32は、入力端子42から入力された、入力端子41からの入力信号と逆位相の信号を増幅し、出力端子44から出力する。
The respective signals output from the
The push-
このようにして、プッシュプル回路2から出力されたそれぞれ逆位相の信号は、後段に設けられた高調波抑制回路3に入力される。
高調波抑制回路3は、図3に示されるように、リング状のループ回路であり、第1のポート51、第2のポート52、第3のポート53、第4のポート54を備えている。第1のポート51は、図1に示されるように、上述のプッシュプル回路2が備える増幅器31の出力端子43に接続されている。第2のポート52は、上述のプッシュプル回路2が備える増幅器32の出力端子44に接続されている。また、第3のポート53及び第4のポート54は、それぞれ第1のポート及び第2のポートから入力された信号を合成した合成信号を、互いに逆位相で出力する出力端子として用いられる。
In this way, the signals of opposite phases output from the push-
As shown in FIG. 3, the harmonic suppression circuit 3 is a ring-shaped loop circuit, and includes a
図3に戻り、上記第1のポート51と第2のポート52とは、2分の1波長の長さを有する伝送線路(第1の伝送線路)61により接続されている。第1のポート51と第3のポート53とは、4分の1波長の長さを有する伝送線路(第2の伝送線路)62により接続されている。第2のポート52と第4のポート54とは、4分の1波長の長さを有する伝送線路(第3の伝送線路)63により接続されている。第3のポート53と第4のポート54とは、2分の1波長の長さを有する伝送線路(第4の伝送線路)64により接続されている。上述の伝送線路61の中間点には、終端抵抗70が設けられている。この終端抵抗70は、コンデンサと抵抗によって構成されている。例えば、コンデンサには1pFのものが用いられ、抵抗には、47Ωのものが用いられる。
一方、伝送線路64の中間点、つまり、第3のポート53及び第4のポート54からそれぞれ4分の1波長の距離、離れた位置には、ショートスタブ80が設けられている。このショートスタブ80は、偶数次の高調波を効率よく抑制するためのものである。
Returning to FIG. 3, the
On the other hand, a
そして、上述した高調波抑制回路3の後段には、図4に示すように、オープンスタブ群4が設けられている。このオープンスタブ群4は、上記第3のポート53及び第4のポート54の出力側にそれぞれ設けられている。各オープンスタブ群4は、3、5、7次等の各奇数次の高調波成分の抑制に対応する複数のオープンスタブを備えて構成されている。
これらオープンスタブ群4の出力側には、例えば、アクティブ集積アンテナを構成する目的でアンテナアレイ5が設けられている。このアンテナアレイ5は、各オープンスタブ群4の出力端子91、92から出力される逆位相の信号を同位相に揃えるべく、E面逆相配列されている。
Then, as shown in FIG. 4, an
On the output side of these
次に、上述した構成を備えるマイクロ波増幅回路の作用について説明する。
まず、図示しないマイクロ波発振器から出力されるマイクロ波は、図1に示すラットレースリング1のポート13に入力される。このマイクロ波は、右回りと左回りとに分割され、4分の3波長の長さの伝送路線を経由してポート14に到達するとともに、4分の1波長の長さの伝送路線を経由してポート12に到達する。これにより、ポート14に現れる信号と、ポート12に現れる信号とは、逆位相の信号となる。
Next, the operation of the microwave amplifier circuit having the above-described configuration will be described.
First, a microwave output from a microwave oscillator (not shown) is input to the
ラットレースリング1のポート14から出力される信号は、プッシュプル回路2が備える増幅器31の入力端子41に入力され、増幅器31により増幅されて、出力端子43から後段の高調波抑制回路3へ出力される。
同様に、ラットレースリング1のポート12から出力される信号は、プッシュプル回路2が備える増幅器32の入力端子42に入力され、増幅器32により増幅されて、出力端子44から後段の高調波抑制回路3へ出力される。
The signal output from the
Similarly, a signal output from the
これにより、高調波抑制回路3の第1のポート51には、出力端子43から出力された信号(以下「第1の信号」という。)が入力され、第2のポート52には、出力端子44から出力された信号(以下「第2の信号」という。)が入力される。ここで、上記第1の信号と第2の信号は、振幅及び波長が同一であり、逆位相の信号である。
As a result, the signal output from the output terminal 43 (hereinafter referred to as “first signal”) is input to the
第1のポート51に入力された第1の信号は、第1のポート51において右回りと左回りとに分割され、第3のポート及び第4のポートへ到達する。同様に、第2のポート52に入力された第1の信号と逆位相の第2の信号は、第2のポート52において、右回りと左回りとに分割され、第3のポート及び第4のポートへ到達する。
The first signal input to the
このとき、伝送線路61及び64は、1/2λの長さを有し、伝送線路62及び63は、1/4λの長さを有するので、第1のポート及び第2のポートからそれぞれ入力された互いに逆位相の第1の信号及び第2の信号の基本波は、第3のポート及び第4のポートに到達するときには、互いに同位相となる。これにより、第3のポート及び第4のポートにおいて、第1の信号及び第2の信号の基本波は、互いに強めあうこととなる。
At this time, since the
これに対し、第1のポートから入力された第1の信号の2次高調波、及び、第2のポートから入力された第2の信号の2次高調波は、第3のポート及び第4のポートに到達するときには、互いに波長が逆位相となり、互いに弱めあうこととなる。 In contrast, the second harmonic of the first signal input from the first port and the second harmonic of the second signal input from the second port are the third port and the fourth When reaching these ports, the wavelengths are opposite to each other and weaken each other.
そして、4次、6次などの他の偶数次の高調波についても、上記2次高調波と同様のことが言えるため、第1及び第2の信号における偶数次の高調波については、第3のポート及び第4のポートにおいて、互いに弱めあうこととなる。 Since the same thing can be said for other even-order harmonics such as fourth-order and sixth-order harmonics, the third-order harmonics in the first and second signals are the third. And the fourth port weaken each other.
以上のことから、偶数次の高調波成分が抑制された第1の信号及び第2の信号の合成信号が、第3のポート53及び第4のポート54からそれぞれ出力されることとなる。
なお、上記第3のポート53及び第4のポート54からそれぞれ出力される合成信号の位相差は、依然として180°である。
From the above, the combined signal of the first signal and the second signal in which even-order harmonic components are suppressed is output from the
Note that the phase difference between the combined signals output from the
そして、上述した高調波抑制回路3の第3のポート53及び第4のポート54から出力された信号は、図4に示されるように、各オープンスタブ群4にそれぞれ入力される。これにより、上記第3のポート53及び第4のポート54から出力された信号において基本波を除く奇数次の高調波成分が抑制される。
この結果、偶数次及び奇数次の高調波成分が抑制された逆位相の信号が、各オープンスタブ群4の出力端子である91、92から出力され、これら信号が例えばアクティブ集積アンテナを構成する場合のアンテナアレイ5に入力される。アンテナアレイ5に入力された逆位相の信号は、E面逆相配列されたアンテナアレイ5によりその位相が同一位相に揃えられて、図5に示すように、このアンテナアレイ5から地上に設置された地上受電基地102に対して送電されることとなる。
And the signal output from the
As a result, when the even-order and odd-order harmonic components are suppressed, anti-phase signals are output from the
以上説明してきたように、本実施形態に係る高調波抑制回路3によれば、この回路により、入力信号の偶数次の高調波成分を抑制することが可能となるため、全ての高調波成分に対応してスタブを設置する場合に比べ、回路全体を小型化することが可能となる。これにより、小さな回路により効率よく高調波成分を抑制することができる。
また、ラットレースリング1から出力される信号を増幅する増幅回路として、プッシュプル回路を採用することにより、装置の更なる小型化及び高効率化を図ることが可能となる。
As described above, according to the harmonic suppression circuit 3 according to the present embodiment, even harmonic components of the input signal can be suppressed by this circuit. In comparison with the case where a stub is installed correspondingly, the entire circuit can be reduced in size. Thereby, a harmonic component can be efficiently suppressed with a small circuit.
Further, by adopting a push-pull circuit as an amplifier circuit that amplifies the signal output from the rat race ring 1, it is possible to further reduce the size and increase the efficiency of the device.
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
第1に、上述した伝送線路の線路長は、一例であり、2分の1波長の長さを有する伝送線路は、例えば、(n+1/2)λの長さ(nは0を含む整数であり、λは基本波の波長である。)であればよく、同様に、4分の1波長の長さを有する伝送線路は、例えば、(n+1/4)λの長さ(nは0を含む整数であり、λは基本波の波長である。)であれば良い。
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the specific structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
First, the transmission line length described above is an example, and a transmission line having a half-wavelength is, for example, a length of (n + 1/2) λ (n is an integer including 0). And λ is the wavelength of the fundamental wave.) Similarly, a transmission line having a length of a quarter wavelength is, for example, a length of (n + 1/4) λ (n is 0). Including λ and the wavelength of the fundamental wave.
1 ラットレースリング
2 プッシュプル回路
3 高調波抑制回路
4 オープンスタブ群
5 アレイアンテナ
51 第1のポート
52 第2のポート
53 第3のポート
54 第4のポート
61、62、63、64 伝送線路
31、32 増幅器
DESCRIPTION OF SYMBOLS 1
Claims (3)
第1の信号と逆位相の第2の信号が入力される第2のポートと、
前記第1の信号と前記第2の信号との合成信号が出力される第3のポートと、
前記第1の信号と前記第2の信号との合成信号が出力される第4のポートと、
(n+1/2)λの長さ(nは0を含む整数であり、λは基本波の波長である。以下同様)を有するとともに、前記第1のポートと第2のポートとを接続する第1の伝送線路と、
(n+1/4)λの長さを有するとともに、前記第1のポートと前記第3のポートとを接続する第2の伝送線路と、
(n+1/4)λの長さを有するとともに、前記第2のポートと前記第4のポートとを接続する第3の伝送線路と、
(n+1/2)λの長さを有するとともに、前記第3のポートと前記第4のポートとを接続する第4の伝送線路と、
前記第1の伝送線路の中間点に設けられた終端抵抗と
を具備する高調波抑制回路。 A first port to which a first signal is input;
A second port to which a second signal having an opposite phase to the first signal is input;
A third port from which a combined signal of the first signal and the second signal is output;
A fourth port from which a combined signal of the first signal and the second signal is output;
(N + 1/2) λ (where n is an integer including 0, λ is the wavelength of the fundamental wave, and so on), and the first port connects the first port to the second port. 1 transmission line;
A second transmission line having a length of (n + 1/4) λ and connecting the first port and the third port;
A third transmission line having a length of (n + 1/4) λ and connecting the second port and the fourth port;
A fourth transmission line having a length of (n + 1/2) λ and connecting the third port and the fourth port;
A harmonic suppression circuit comprising: a terminating resistor provided at an intermediate point of the first transmission line.
前記第1の信号が入力され、この信号を増幅した第3の信号を出力する第1の増幅手段及び、前記第2の信号が入力され、この信号を増幅した第4の信号を出力する第2の増幅手段を備えるプッシュプル回路と、
前記プッシュプル回路の出力側に設けられた高調波抑制回路と
を備え、
前記高調波抑制回路は、
前記第3の信号が入力される第1のポートと、
前記第4の信号が入力される第2のポートと、
前記第3の信号と前記第4の信号との合成信号が出力される第3のポートと、
前記第3の信号と前記第4の信号との合成信号が出力される第4のポートと、
(n+1/2)λの長さ(nは0を含む整数であり、λは基本波の波長である。以下同様)を有するとともに、前記第1のポートと第2のポートとを接続する第1の伝送線路と、
(n+1/4)λの長さを有するとともに、前記第1のポートと前記第3のポートとを接続する第2の伝送線路と、
(n+1/4)λの長さを有するとともに、前記第2のポートと前記第4のポートとを接続する第3の伝送線路と、
(n+1/2)λの長さを有するとともに、前記第3のポートと前記第4のポートとを接続する第4の伝送線路と、
前記第1の伝送線路の中間点に設けられた終端抵抗と
を具備する信号増幅回路。 One input terminal and two output terminals, and outputs a first signal having the same phase as the input signal input from the input terminal from one of the output terminals and a first signal having a phase opposite to that of the first signal. A power distributor that outputs the signal of 2 from the other output terminal;
A first amplifying means for inputting a first signal and outputting a third signal obtained by amplifying the first signal; a second amplifying means for outputting a fourth signal obtained by inputting the second signal and amplifying the second signal. A push-pull circuit comprising two amplification means;
A harmonic suppression circuit provided on the output side of the push-pull circuit,
The harmonic suppression circuit is
A first port to which the third signal is input;
A second port to which the fourth signal is input;
A third port from which a composite signal of the third signal and the fourth signal is output;
A fourth port from which a composite signal of the third signal and the fourth signal is output;
(N + 1/2) λ (where n is an integer including 0, λ is the wavelength of the fundamental wave, and so on), and the first port connects the first port to the second port. 1 transmission line;
A second transmission line having a length of (n + 1/4) λ and connecting the first port and the third port;
A third transmission line having a length of (n + 1/4) λ and connecting the second port and the fourth port;
A fourth transmission line having a length of (n + 1/2) λ and connecting the third port and the fourth port;
A signal amplifier circuit comprising: a terminating resistor provided at an intermediate point of the first transmission line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102756A JP4611081B2 (en) | 2005-03-31 | 2005-03-31 | Harmonic suppression circuit and signal amplification circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102756A JP4611081B2 (en) | 2005-03-31 | 2005-03-31 | Harmonic suppression circuit and signal amplification circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287450A true JP2006287450A (en) | 2006-10-19 |
JP4611081B2 JP4611081B2 (en) | 2011-01-12 |
Family
ID=37408904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005102756A Expired - Fee Related JP4611081B2 (en) | 2005-03-31 | 2005-03-31 | Harmonic suppression circuit and signal amplification circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4611081B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810901A (en) * | 1981-07-13 | 1983-01-21 | Mitsubishi Electric Corp | Ring circuit |
JP2005039799A (en) * | 2003-06-26 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Power amplifier, power distributor, and power synthesizer |
-
2005
- 2005-03-31 JP JP2005102756A patent/JP4611081B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810901A (en) * | 1981-07-13 | 1983-01-21 | Mitsubishi Electric Corp | Ring circuit |
JP2005039799A (en) * | 2003-06-26 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Power amplifier, power distributor, and power synthesizer |
Also Published As
Publication number | Publication date |
---|---|
JP4611081B2 (en) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5241858B2 (en) | Power amplifier filter for radio frequency signals | |
WO2017145258A1 (en) | Load modulation amplifier | |
JPH0495409A (en) | Amplifier | |
WO2015037033A1 (en) | Power amplifier and transmission apparatus | |
CN114915266B (en) | Radio frequency amplifying circuit and radio frequency front-end module | |
JP2009017500A (en) | Mixer circuit and transmission/reception apparatus for radar | |
JP6482685B2 (en) | High frequency amplifier and amplifier module | |
JP5516425B2 (en) | High frequency power amplifier | |
US7616058B1 (en) | Radio frequency power combining | |
JP2009165037A (en) | Doherty amplifier circuit | |
JP4611081B2 (en) | Harmonic suppression circuit and signal amplification circuit | |
JP2005039799A (en) | Power amplifier, power distributor, and power synthesizer | |
CN104079242A (en) | Frequency multiplier | |
CN111106873A (en) | Local oscillator signal generating system applied to communication satellite forwarding system | |
Sethi et al. | A 10-bit active RF phase shifter for 5G wireless systems | |
CN204465510U (en) | The frequency source of Low phase noise frequency agility Ku wave band and structure | |
US8432218B1 (en) | Harmonic-rejection power amplifier | |
JP2016076752A (en) | Push-pull power amplifier | |
KR101637672B1 (en) | Apparatus for generating high frequency signal | |
Lyu et al. | A new compact and wideband quadrature feeding network with an integrated asymmetrical phase shifter | |
JP2010273117A (en) | Amplifier | |
US8854157B2 (en) | Balun comprising two conversion circuits each constituted by first to third FBARs | |
Zou et al. | Parametric Flat Lenses for Near-Field Imaging and Electronic Beam Scanning | |
Zhao et al. | Key Circuit Building Blocks for 5G Millimeter-Wave Phased-Array Transceiver Front-End | |
JP2010153967A (en) | Addition circuit, power amplifying circuit using the addition circuit, transmitter using the power amplifying circuit, and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4611081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |