JP2006287270A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2006287270A JP2006287270A JP2006204126A JP2006204126A JP2006287270A JP 2006287270 A JP2006287270 A JP 2006287270A JP 2006204126 A JP2006204126 A JP 2006204126A JP 2006204126 A JP2006204126 A JP 2006204126A JP 2006287270 A JP2006287270 A JP 2006287270A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- post metal
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本願発明は、個々の半導体装置となるべき領域が複数設けられ、かつ各領域のそれぞれに、回路素子およびこれに導通する複数の端子パッドが設けられたウエハを用いて半導体装置を製造する方法、および半導体装置に関する。 The present invention relates to a method of manufacturing a semiconductor device using a wafer in which a plurality of regions to be individual semiconductor devices are provided, and each region is provided with a circuit element and a plurality of terminal pads that are electrically connected to the circuit elements. And to a semiconductor device.
近年においては、ウエハ状態でパッケージプロセスを実施するウエハレベルCSP(Chip Size Package) が注目されている。ウエハレベルCSPは、その構造によって封止樹脂型、再配線型および配線基板型の3種類に大別される。封止樹脂型は、回路素子に導通する柱状の端子(ポストメタル)を表面に複数形成し、これらのポストメタルの周囲を封止樹脂で固める構造とされている。 In recent years, a wafer level CSP (Chip Size Package) that performs a package process in a wafer state has attracted attention. The wafer level CSP is roughly classified into three types, that is, a sealing resin type, a rewiring type, and a wiring board type, depending on the structure. The sealing resin mold has a structure in which a plurality of columnar terminals (post metal) that are electrically connected to circuit elements are formed on the surface, and the periphery of these post metals is solidified with a sealing resin.
このような構造とされた封止樹脂型のウエハレベルCSPの製造プロセスは、通常、ウエハに回路素子や配線を形成する工程、パシベーションおよび複数の電極パッドを形成する工程、パシベーション上に再配線や複数の電極部を形成する工程、各電極部上にポストメタルを形成する工程、これらのポストメタルの周囲を封止樹脂で固める工程、および各ポストメタル上にハンダ端子を形成する工程からなる。そして、ポストメタルの周囲を封止樹脂で固める工程には、金型を用いたトランスファーモールド法やスピンコート法が一般的に採用されている。 The manufacturing process of a sealing resin type wafer level CSP having such a structure is usually performed by a process of forming circuit elements and wiring on a wafer, a process of forming passivation and a plurality of electrode pads, a rewiring process on the passivation, The method includes a step of forming a plurality of electrode portions, a step of forming a post metal on each electrode portion, a step of hardening the periphery of these post metals with a sealing resin, and a step of forming a solder terminal on each post metal. In the step of hardening the periphery of the post metal with a sealing resin, a transfer molding method using a mold or a spin coating method is generally employed.
しかしながら、トランスファーモールド法は、金型を必要とするためコスト的に不利であるばかりか、幾種類かの半導体装置を製造する場合には、ポストメタルの配置に応じた異なる金型が必要となり、複数種類の金型を準備しておく必要がある。 However, the transfer mold method is disadvantageous in terms of cost because it requires a mold, and when manufacturing several types of semiconductor devices, different molds are required according to the arrangement of the post metal, It is necessary to prepare multiple types of molds.
一方、スピンコート法は、比較的に粘度の低い樹脂を用い、ウエハの回転による遠心力を利用してウエハの表面をコーティングする方法であるため、比較的に膜厚の大きな樹脂層を形成するのは困難である。また、多数のポストメタルが形成されたウエハ表面では、ポストメタルが障害となって樹脂を十分に流動させることは困難であり、とくに、粘度の高い樹脂には不向きな方法である。 On the other hand, the spin coating method uses a resin having a relatively low viscosity and coats the surface of the wafer by utilizing the centrifugal force generated by the rotation of the wafer, so that a resin layer having a relatively large thickness is formed. It is difficult. In addition, on the wafer surface on which a large number of post metals are formed, it is difficult for the post metal to obstruct the flow of the resin sufficiently, and this method is particularly unsuitable for highly viscous resins.
さらに、材料樹脂内には、少なからずの空気や水分が含まれており、封止樹脂としての熱硬化性樹脂を用いてポストメタルの周囲を固める場合には、樹脂を加熱硬化させる際に、樹脂内の水分が気化・膨張し、あるいは空気が膨張して気泡が形成され、これが製造過程において樹脂層内に残存し、最終的にはボイドとして残存してしまうといった問題がある。 Furthermore, the material resin contains not a little air and moisture, and when the periphery of the post metal is hardened using a thermosetting resin as a sealing resin, when the resin is heated and cured, There is a problem that moisture in the resin evaporates and expands, or air expands to form bubbles, which remain in the resin layer in the manufacturing process and eventually remain as voids.
本願発明は、上記した事情のもとで考え出されたものであって、コスト的に有利に、ポストメタルの周囲を十分な膜厚をもって封止することができるとともに、封止樹脂内へのボイドの残存を抑制できる半導体装置および半導体装置の製造方法を提供することをその課題としている。 The present invention has been conceived under the circumstances described above, and can advantageously seal the periphery of the post metal with a sufficient film thickness in a sealing resin. It is an object of the present invention to provide a semiconductor device and a method for manufacturing the semiconductor device that can suppress the remaining of voids.
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。すなわち、本願発明の第1の側面により提供される半導体装置は、回路素子と、上記回路素子に導通する複数の電極パッドと、上記回路素子が造り込まれた一面側において、上記複数の電極パッドを露出させるように形成された保護膜と、それぞれが上記各電極パッドと導通し、かつ上記保護膜上に形成された端子部を有する複数の再配線パターンと、上記各端子部上に形成されたポストメタルと、上記ポストメタルを囲むように形成された樹脂層とを備え、上記樹脂層は、その高さが上記ポストメタルの高さよりも高いことを特徴としている。 In order to solve the above problems, the present invention takes the following technical means. That is, the semiconductor device provided by the first aspect of the present invention includes a circuit element, a plurality of electrode pads conducted to the circuit element, and the plurality of electrode pads on the one surface side where the circuit element is built. And a plurality of rewiring patterns each having a terminal portion formed on the protective film and electrically connected to the electrode pads, and formed on the terminal portions. The post metal and a resin layer formed so as to surround the post metal, and the height of the resin layer is higher than the height of the post metal.
好ましい実施の形態においては、上記各ポストメタルには外部端子が形成されている。 In a preferred embodiment, an external terminal is formed on each post metal.
好ましい実施の形態においては、上記複数の端子部は、格子状に配列されている。 In a preferred embodiment, the plurality of terminal portions are arranged in a lattice pattern.
本願発明の第2の側面により提供される半導体装置の製造方法は、個々の半導体装置となるべき領域が複数設けられ、かつ上記各領域のそれぞれに、回路素子およびこれに導通する複数の電極パッドが設けられたウエハを用いて半導体装置を製造する方法であって、上記複数の電極パッドを露出させるように上記ウエハ表面に保護膜を形成する工程と、それぞれが上記各電極パッドと導通し、かつ上記保護膜上に形成された端子部を有する複数の再配線パターンを形成する工程と、上記各端子部上にポストメタルを形成する工程と、上記各ポストメタルが埋設されるように樹脂層を形成する工程と、上記ウエハを、上記各領域毎に分画して個々の半導体装置とする工程と、を含み、上記樹脂層を形成する工程は、印刷法によって上記各ポストメタルの周囲を粘液状化された樹脂で埋めた後、この樹脂を硬化させることにより行うことを特徴としている。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein a plurality of regions to be individual semiconductor devices are provided, and a circuit element and a plurality of electrode pads electrically connected to each of the regions are provided. A method of manufacturing a semiconductor device using a wafer provided with a step of forming a protective film on the wafer surface so as to expose the plurality of electrode pads, and each conducting with the electrode pads, And a step of forming a plurality of rewiring patterns having terminal portions formed on the protective film, a step of forming post metals on the terminal portions, and a resin layer so that the post metals are embedded. And forming the resin layer by a printing method. After the periphery of the barrel was filled with mucus Joka resinous, it is characterized by carried out by curing the resin.
好ましい実施の形態においては、上記各ポストメタル上に、外部端子を形成する工程をさらに含んでいる。 In a preferred embodiment, the method further includes a step of forming an external terminal on each of the post metals.
好ましい実施の形態においては、上記複数の再配線パターンを形成する工程においては、上記複数の端子部を格子状に配置する。 In a preferred embodiment, in the step of forming the plurality of rewiring patterns, the plurality of terminal portions are arranged in a lattice shape.
ここで、「印刷法」としては、たとえばポストメタルが形成されたウエハ上に、ポストメタルの配置に対応してパターン形成されたマスクを被せ、この状態において、各ポストメタルによって形成される隙間に粘液状化された樹脂を刷り込むことによって行なわれる、いわゆるスクリーン印刷法が挙げられる。 Here, as the “printing method”, for example, a mask on which a pattern is formed corresponding to the arrangement of the post metal is put on the wafer on which the post metal is formed, and in this state, the gap formed by each post metal is covered. There is a so-called screen printing method performed by imprinting a viscous resin.
本願発明の製造方法では、印刷法によって樹脂層が形成されることから、上述したトランスファーモールド法やスピンコート法を用いて樹脂層を形成する場合のような問題は生じない。すなわち、金型が不要なためコスト的に有利であるばかりか、比較的に膜厚の大きな樹脂層を形成するのも容易であり、また多数のポストメタルが形成されたウエハ表面でも、ポストメタルにさほど阻害されることもなくウエハ全体に対して均一厚みに、樹脂層を形成することができる。 In the manufacturing method of the present invention, since the resin layer is formed by the printing method, there is no problem as in the case of forming the resin layer using the transfer molding method or the spin coating method described above. In other words, it is not only cost-effective because it does not require a mold, but it is also easy to form a relatively large resin layer, and even on the surface of a wafer on which many postmetals are formed, postmetal The resin layer can be formed with a uniform thickness over the entire wafer without much hindrance.
また、樹脂層の形成工程では、樹脂層が十分に硬化しておらず粘度がさほど大きくない状態においては、樹脂層内において発生した気泡は、通常、その成長にともなって雰囲気側(樹脂層外)に移動しようとする。そして、雰囲気が真空状態、すなわち低圧雰囲気(たとえば1×10-6〜1×10-3mmHgの圧力範囲)とされていれば、樹脂層から雰囲気側への気泡の移動が助長されるため、真空下における樹脂層の形成過程では、非硬化状態の樹脂層内から雰囲気中にどんどん気泡が移動し、放出されていく。したがって、本願発明の製造方法では、樹脂層内に気泡が残存することが抑制される。 Also, in the resin layer formation process, when the resin layer is not sufficiently cured and the viscosity is not so large, the bubbles generated in the resin layer are usually accompanied by the growth of bubbles on the atmosphere side (outside of the resin layer). Try to move to). If the atmosphere is in a vacuum state, that is, a low pressure atmosphere (for example, a pressure range of 1 × 10 −6 to 1 × 10 −3 mmHg), the movement of bubbles from the resin layer to the atmosphere side is promoted. In the process of forming the resin layer under vacuum, bubbles are gradually moved and discharged from the uncured resin layer into the atmosphere. Therefore, in the manufacturing method of this invention, it is suppressed that a bubble remains in a resin layer.
さらに、本願発明は、従来と同様にしてウエハ段階を行なった後に、これを分画(ダイシング)して個々の半導体チップとせずに、さらにウエハ状態でポストメタルおよび樹脂層の形成を行なうようになされており、この状態のウエハ(通常はハンダなどによって外部端子を形成した後のウエハ)を分画することによって、個々の半導体装置が得られるようになされている。このように本願発明では、半導体装置ができあがるまでのプロセスの全てがウエハ状態で行なわれ、半導体チップ状態で作業を行なうことがない。このため、本願発明の製造方法では、製造工程が簡略化されるとともに作業効率が著しく改善され、コスト的に有利である。しかも、本願発明では、ウエハを分画した状態で半導体装置とされていることから、提供される半導体装置のサイズが半導体チップのそれと略同一であり、半導体装置の小型化が達成されている。 Further, in the present invention, after performing the wafer stage in the same manner as in the prior art, the post metal and the resin layer are further formed in the wafer state without fractionating (dicing) the individual semiconductor chips. Individual semiconductor devices can be obtained by fractionating a wafer in this state (usually a wafer after external terminals are formed by solder or the like). As described above, in the present invention, all the processes until the semiconductor device is completed are performed in the wafer state, and the work is not performed in the semiconductor chip state. For this reason, in the manufacturing method of the present invention, the manufacturing process is simplified and the working efficiency is remarkably improved, which is advantageous in terms of cost. In addition, in the present invention, since the semiconductor device is obtained by dividing the wafer, the size of the provided semiconductor device is substantially the same as that of the semiconductor chip, and the miniaturization of the semiconductor device is achieved.
ここで、樹脂層を構成する樹脂としては、熱溶融させられたエポキシ樹脂やポリイミド樹脂などのような熱硬化性樹脂の他、有機溶媒に溶解されて粘液状化された樹脂が用いられる。このため、適当な温度に調整された加熱雰囲気下で樹脂層を形成すれば、樹脂層の粘度や硬化速度などを調整することが容易であり、便利である。 Here, as the resin constituting the resin layer, in addition to a thermosetting resin such as a heat-melted epoxy resin or polyimide resin, a resin dissolved in an organic solvent and made viscous is used. For this reason, if the resin layer is formed in a heating atmosphere adjusted to an appropriate temperature, it is easy and convenient to adjust the viscosity and curing rate of the resin layer.
もちろん、各ポストメタル自体を回路基板などとの接続用の端子として用いてもよいし、ポストメタル上にハンダなどによって外部端子を形成し、これを接続用の端子としてもよい。ポストメタルを形成する方法としては、無電解メッキ、電解メッキ、あるいは印刷法などが挙げられる。ここで、「印刷法」とは、上記した樹脂層を形成する方法における印刷法と同様な方法である。この方法では、まず、適宜の貫通孔が形成されたレジスト層(マスク)をウエハ上に設けるとともに、このレジスト層に対して金属ペーストが塗布される。そして、塗布された金属ペーストをスキージなどによって広げて貫通孔内にペーストを刷り込むとともに、このペーストを硬化させた後にレジスト層を除去することによってポストメタルが形成される。 Of course, each post metal itself may be used as a terminal for connection to a circuit board or the like, or an external terminal may be formed on the post metal by solder or the like, and this may be used as a terminal for connection. Examples of the method for forming the post metal include electroless plating, electrolytic plating, and printing. Here, the “printing method” is the same method as the printing method in the method of forming the resin layer described above. In this method, first, a resist layer (mask) in which appropriate through holes are formed is provided on a wafer, and a metal paste is applied to the resist layer. Then, the applied metal paste is spread with a squeegee or the like, and the paste is imprinted in the through hole. After the paste is cured, the resist layer is removed to form a post metal.
また、樹脂層形成時における真空の程度は、真空を達成するための装置コストと樹脂層における気泡残存の抑制の程度とを考慮して、圧力が1×10-6〜1×10-3mmHg程度の範囲である高真空とするのが好ましい。 Further, the degree of vacuum at the time of forming the resin layer is set such that the pressure is 1 × 10 −6 to 1 × 10 −3 mmHg in consideration of the apparatus cost for achieving the vacuum and the degree of suppression of remaining bubbles in the resin layer. A high vacuum that is in the range of about is preferable.
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。なお、図1は、本願発明に係る製造方法によって得られた半導体装置の一例を表す断面図であり、図2ないし図7は、本願発明に係る半導体装置の製造方法を説明するため図であるが、本実施形態においては、本願発明に係る製造方法によって得られる半導体装置について先に説明した後、この半導体装置の製造方法について説明していく。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. FIG. 1 is a cross-sectional view showing an example of a semiconductor device obtained by the manufacturing method according to the present invention, and FIGS. 2 to 7 are diagrams for explaining the semiconductor device manufacturing method according to the present invention. However, in this embodiment, after first describing the semiconductor device obtained by the manufacturing method according to the present invention, the manufacturing method of this semiconductor device will be described.
図1に示した半導体装置1は、一面側に回路素子(図示略)が一体的に造り込まれた半導体チップ2を有しており、この半導体チップ2には、回路素子に導通する複数の電極パッド20が、その周縁部に並ぶようにして形成されている。そして、半導体チップ2の一面側においてはさらに、各電極パッド20が露出するようにして、かつ回路素子を覆うようにして保護膜21が形成されている。
A
この保護膜21上には、各端子パッド20に導通し、かつ端子部30aを有する再配線パターン30が複数形成されている。上記したように、電極パッド20は半導体チップ2の周縁部に配置されていたが、再配線パターン30の端子部30aは、たとえば格子状に配列形成される。すなわち、半導体チップ2の電極パッド20の配置が、再配線パターン30によって、保護膜21上において所望のパターンに変換される。
On the
また、各端子部30a上には、柱状の端子(ポストメタル)4が形成されており、これらのポストメタル4を囲むようにして樹脂層40が形成されている。この樹脂層40は、その表面が各ポストメタル4の先端面と面一となるような厚みに形成されており、各ポストメタル4の先端面上には、ボール状とされたハンダ端子5が形成されている。このよう
な構成の半導体装置1は、ハンダ端子5を再溶融・固化させることによって、回路基板などに面実装可能である。
In addition, columnar terminals (post metal) 4 are formed on each
次に、上記構成の半導体装置1の製造方法について、図2ないし図7を参照して具体的に説明していく。
Next, a method for manufacturing the
本願発明に係る半導体装置の製造方法では、図2および図3に示したようなウエハWfが用いられる。このウエハWfは、シリコンなどによって全体が切欠円板状に形成されているとともに、個々の半導体装置となるべき領域Aが複数設けられている。各領域Aのそれぞれには、回路素子(図示略)が形成されているとともに、この回路素子に導通する複数の電極パッド20が各領域Aの周縁部に並ぶようにして設けられている。
In the method for manufacturing a semiconductor device according to the present invention, a wafer Wf as shown in FIGS. 2 and 3 is used. The wafer Wf is entirely formed into a notch disk shape by silicon or the like, and a plurality of regions A to be individual semiconductor devices are provided. In each region A, a circuit element (not shown) is formed, and a plurality of
ウエハWf上にはさらに、各電極パッド20が臨むようにして保護膜21Aが形成されている。この保護膜21Aは、たとえばCVD法によって、ウエハWf上にSiO2 などを成長させて所定の膜厚とした後に、各電極パッド20に対応する部位をエッチング除去するなどして形成されている。
A
このようなウエハWfでは、図4に示したように保護膜21A上に再配線パターン30が形成される。再配線パターン30は、端子部30aを有するたとえばアルミニウム配線として得られ、フォトエッチングなどによって形成される。なお、上述したように、各再配線パターン30は、端子部30aが格子状に配列形成されるとともに、対応する電極パッド20と導通している。
In such a wafer Wf, as shown in FIG. 4, the
次に、各再配線パターン30の端子部30a上に、ポストメタル4を形成する。図5(a)に示したように、再配線パターン30を覆うレジスト層6を、たとえば感光性物質によって形成するとともに、端子部30aに対応する部位を、露光・現像することによって貫通孔60を形成し、各端子部30aを露出させる。次に、図5(b)に示したように、各貫通孔60内を、ハンダや金などの導体によって充填して、ポストメタル4となるべき導体部4Aを形成する。貫通孔60内への導体の充填は、メッキあるいは印刷法などによって行なわれる。メッキは、無電解メッキおよび電解メッキのいずれの方法であってもよい。印刷法では、たとえばレジスト層6上に、ペースト状とされた導体を比較的に多量に塗布し、これをスキージを用いて広げつつ、貫通孔60内へ充填することによって行なわれる。最後に、レジスト層6をエッチングにより除去することによって、図5(c)に示したように複数のポストメタル4が同時に形成される。
Next, the
続いて、図6に示したように、ポストメタル4を封止するようにして樹脂層40Aを形成する。この樹脂層40Aは、真空下における、たとえばスクリーン印刷法などによって形成される。すなわち、まず、図6(a)に示したように、ウエハWf上に、ポストメタル4の配置に対応してパターン形成されたマスクMを載置する。次に、図6(b)に示したように、熱溶融ないし溶媒溶解により粘液状化された比較的に多量の樹脂40aをウエハWf上に塗布した後、スキージSkによって塗布樹脂40aを平坦化しつつ各ポストメタル4の周囲に樹脂を刷り込む。そして、マスクMを除去するとともに塗布樹脂40aを硬化させることによって、図6(c)に示したように、各ポストメタル4が埋設され、各ポストメタル4の先端面とその表面が面一とされた樹脂層40Aが形成される。なお、樹脂層40A形成時における真空の程度は、1×10-6〜1×10-3mmHgの圧力範囲の高真空とされる。
Subsequently, as illustrated in FIG. 6, the resin layer 40 </ b> A is formed so as to seal the
この工程では、印刷法によって樹脂層40Aが形成されていることから、トランスファーモールド法やスピンコート法を用いて樹脂層40Aを形成する場合のような問題は生じない。すなわち、金型が不要なためコスト的に有利であるばかりか、比較的に膜厚の大き
な樹脂層40Aを形成するのも容易であり、また多数のポストメタル4が形成されたウエハWfも、ポストメタル4にさほど阻害されることもなくウエハWfの全体に対して均一厚みに、樹脂層40Aを形成することができる。
In this step, since the
ところで、樹脂層40Aが十分に硬化しておらず粘度がさほど大きくない状態においては、樹脂層40A内において発生した気泡は、通常、その成長にともなって雰囲気側(樹脂層40A外)に移動しようとする。そして、雰囲気が真空状態、すなわち低圧雰囲気とされていれば、樹脂層40Aから雰囲気側への気泡の移動が助長されるため、真空下における樹脂層40Aの形成過程では、非硬化状態の樹脂層40A内から雰囲気中にどんどん気泡が移動し、放出されていく。したがって、樹脂層40Aの形成が真空下で行なわれる本実施形態の製造方法では、樹脂層40A内に気泡が残存することが抑制される。
By the way, in a state where the
次に、図7に示したように、各ポストメタル4に対応させてハンダ端子5を形成する。この工程は、たとえばハンダボールをポストメタル4の先端面上に固着することによって、あるいはポストメタル4の先端面上に溶融ハンダを塗布するなどして形成される。
Next, as shown in FIG. 7,
最後に、図7において仮想線で示したライン、すなわち半導体装置を形成すべき領域Aを規定していたラインに沿ってダイシングすることによって図1に示したような個々の半導体装置1が得られる。
Finally, dicing is performed along the lines shown in phantom lines in FIG. 7, that is, the lines defining the region A in which the semiconductor device is to be formed, thereby obtaining the
以上に説明したように、本実施形態の製造方法は、従来と同様にしてウエハ段階を行なった後に、これを分画(ダイシング)して個々の半導体チップとせずに、さらにウエハ状態でポストメタル4、樹脂層40Aおよびハンダ端子5の形成し、この状態のウエハWfを分画することによって、個々の半導体装置1が得られるようになされている。すなわち、半導体装置1ができあがるまでのプロセスの全てがウエハ状態で行なわれ、半導体チップ状態で作業を行なうことがないため、本実施形態の製造方法では、製造工程が簡略化されるとともに作業効率が著しく改善され、コスト的に有利である。しかも、本実施形態の製造方法では、ウエハWfを分画した状態で半導体装置1とされていることから、半導体装置1のサイズが半導体チップ2のそれと略同一であり、半導体装置1の小型化が達成されている。
As described above, in the manufacturing method of the present embodiment, after performing the wafer stage in the same manner as in the past, this is divided (diced) into individual semiconductor chips, and further in the wafer state in the post-metal state. 4. By forming the
なお、本願発明の技術思想は、電極パッドに導通するようにしてポストメタルが複数形成され、これらのポストメタルの周囲を囲むようにして樹脂層が形成された形態の半導体装置全般に適用可能である。すなわち、本実施形態では、保護膜上に再配線パターンが形成され、この再配線パターン上にポストメタルが形成された形態の半導体装置の製造方法について説明したが、保護膜上に、いわゆる層間絶縁膜を形成し、この層間絶縁膜上に再配線パターンを形成するとともに、この再配線パターン上にポストメタルが形成された形態の半導体装置の製造方法としても適用可能である。もちろん、電極パッド上に直接的にポストメタルが形成され、あるいは電極パッド上に設けられたバンプ端子を介して電極パッドに対して間接的に接続されるようにしてポストメタルが形成された形態の半導体装置の製造方法としても適用可能である。 The technical idea of the present invention is applicable to all semiconductor devices in which a plurality of post metals are formed so as to be electrically connected to electrode pads, and a resin layer is formed so as to surround these post metals. That is, in the present embodiment, the method of manufacturing the semiconductor device in which the rewiring pattern is formed on the protective film and the post metal is formed on the rewiring pattern has been described. However, the so-called interlayer insulation is formed on the protective film. The present invention is also applicable to a method of manufacturing a semiconductor device in which a film is formed, a rewiring pattern is formed on the interlayer insulating film, and a post metal is formed on the rewiring pattern. Of course, the post metal is formed directly on the electrode pad, or the post metal is formed so as to be indirectly connected to the electrode pad via the bump terminal provided on the electrode pad. The present invention is also applicable as a method for manufacturing a semiconductor device.
Wf ウエハ
A 領域(半導体装置を形成すべき)
1 半導体装置
4 ポストメタル
20 電極パッド
30 再配線パターン
40A 樹脂層
Wf wafer A region (semiconductor device should be formed)
1
Claims (6)
上記回路素子に導通する複数の電極パッドと、
上記回路素子が造り込まれた一面側において、上記複数の電極パッドを露出させるように形成された保護膜と、
それぞれが上記各電極パッドと導通し、かつ上記保護膜上に形成された端子部を有する複数の再配線パターンと、
上記各端子部上に形成されたポストメタルと、
上記ポストメタルを囲むように形成された樹脂層とを備え、
上記樹脂層は、その高さが上記ポストメタルの高さよりも高いことを特徴とする、半導体装置。 Circuit elements;
A plurality of electrode pads conducting to the circuit element;
On one side where the circuit element is built, a protective film formed so as to expose the plurality of electrode pads;
A plurality of redistribution patterns each having a terminal portion that is electrically connected to each of the electrode pads and formed on the protective film;
Post metal formed on each of the terminal parts,
A resin layer formed so as to surround the post metal,
The semiconductor device according to claim 1, wherein a height of the resin layer is higher than a height of the post metal.
上記複数の電極パッドを露出させるように上記ウエハ表面に保護膜を形成する工程と、
それぞれが上記各電極パッドと導通し、かつ上記保護膜上に形成された端子部を有する複数の再配線パターンを形成する工程と、
上記各端子部上にポストメタルを形成する工程と、
上記各ポストメタルが埋設されるように樹脂層を形成する工程と、
上記ウエハを、上記各領域毎に分画して個々の半導体装置とする工程と、を含み、
上記樹脂層を形成する工程は、印刷法によって上記各ポストメタルの周囲を粘液状化された樹脂で埋めた後、この樹脂を硬化させることにより行うことを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a wafer in which a plurality of regions to be individual semiconductor devices are provided and each of the regions is provided with a circuit element and a plurality of electrode pads that are electrically connected to the circuit elements.
Forming a protective film on the wafer surface to expose the plurality of electrode pads;
Forming a plurality of redistribution patterns each having a terminal portion formed on the protective film and electrically connected to the electrode pads;
Forming a post metal on each of the terminal parts;
Forming a resin layer so that each post metal is embedded;
Dividing the wafer into the individual semiconductor devices by dividing the wafer into the regions,
The step of forming the resin layer is performed by filling the periphery of each post metal with a viscous resin by a printing method and then curing the resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204126A JP2006287270A (en) | 2006-07-27 | 2006-07-27 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204126A JP2006287270A (en) | 2006-07-27 | 2006-07-27 | Semiconductor device and method of manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10785099A Division JP3848012B2 (en) | 1999-04-15 | 1999-04-15 | Semiconductor device manufacturing method and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006287270A true JP2006287270A (en) | 2006-10-19 |
Family
ID=37408752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204126A Pending JP2006287270A (en) | 2006-07-27 | 2006-07-27 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006287270A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018517281A (en) * | 2015-05-20 | 2018-06-28 | インテル アイピー コーポレーション | Conductive path through a dielectric with high aspect ratio for semiconductor devices |
-
2006
- 2006-07-27 JP JP2006204126A patent/JP2006287270A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018517281A (en) * | 2015-05-20 | 2018-06-28 | インテル アイピー コーポレーション | Conductive path through a dielectric with high aspect ratio for semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11469200B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5526575B2 (en) | Semiconductor element substrate manufacturing method and semiconductor device | |
KR101615821B1 (en) | Semiconductor device and manufacturing method thereof | |
JP4413240B2 (en) | Manufacturing method of semiconductor device | |
US7157310B2 (en) | Methods for packaging microfeature devices and microfeature devices formed by such methods | |
CN106356340A (en) | Semiconductor device and method of manufacture | |
US20090014871A1 (en) | Semiconductor device | |
US20080157358A1 (en) | Wafer level package with die receiving through-hole and method of the same | |
JP2008153668A (en) | Wafer-level package having excellent cte performance, and method thereof | |
JP2019535135A (en) | Wafer level package and method | |
JP2008258582A (en) | Wafer level image sensor package having die receiving cavity, and method thereof | |
JP2008193064A (en) | Wafer level package with die receiving through-hole and method of the same | |
CN109786350A (en) | Semiconductor package part and method | |
CN108307661A (en) | The micro-miniaturized semiconductor module moulded entirely | |
US8176628B1 (en) | Protruding post substrate package structure and method | |
JP2004158827A (en) | Semiconductor wafer, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US20060131365A1 (en) | Method of manufacturing a semiconductor device | |
US20190181115A1 (en) | Wafer Level Molded PPGA (Pad Post Grid Array) for Low Cost Package | |
CN110797265A (en) | Printed re-passivation for wafer chip scale packaging | |
JP6213128B2 (en) | Electronic component package and method of manufacturing electronic component package | |
KR20160001827A (en) | Method for manufacturing a circuit board | |
US7071027B2 (en) | Ball grid array package having improved reliability and method of manufacturing the same | |
JP3848012B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006287270A (en) | Semiconductor device and method of manufacturing the same | |
JP2005347299A (en) | Method for manufacturing built-in chip substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060727 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080702 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090630 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |