JP2006278570A - Schottky diode, field effect transistor, and their manufacturing method - Google Patents

Schottky diode, field effect transistor, and their manufacturing method Download PDF

Info

Publication number
JP2006278570A
JP2006278570A JP2005093163A JP2005093163A JP2006278570A JP 2006278570 A JP2006278570 A JP 2006278570A JP 2005093163 A JP2005093163 A JP 2005093163A JP 2005093163 A JP2005093163 A JP 2005093163A JP 2006278570 A JP2006278570 A JP 2006278570A
Authority
JP
Japan
Prior art keywords
layer
doped
concentration
type
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005093163A
Other languages
Japanese (ja)
Other versions
JP4895520B2 (en
Inventor
Yoshitaka Taniyasu
芳孝 谷保
Makoto Kakazu
誠 嘉数
Toshiki Makimoto
俊樹 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005093163A priority Critical patent/JP4895520B2/en
Publication of JP2006278570A publication Critical patent/JP2006278570A/en
Application granted granted Critical
Publication of JP4895520B2 publication Critical patent/JP4895520B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture a Schottky diode and a field effect transistor with high breakdown voltage and high operation voltage. <P>SOLUTION: The Schottky diode includes an undoped AlN layer 32 stacked on a semi-insulating substrate 31, an Si-doped n-type AlN layer 33 stacked on the AlN layer 32, an ohmic electrode 36 formed on the Si-doped n-type AlN layer 33 via a highly concentrated Si-doped n-type AlN layer 34, and a Schottky electrode 35 formed on the Si-doped n-type AlN layer 33. The Si concentration of the Si-doped n-type AlN layer 33 ranges from 5×10<SP>16</SP>to 5×10<SP>18</SP>cm<SP>-3</SP>, and the Si concentration of the layer Si-doped n-type AlN 34 is 5×10<SP>19</SP>cm<SP>-3</SP>or higher. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ショットキーダイオード、電界効果トランジスタおよびその製造方法に関し、より詳細には、高耐圧で、高い動作電圧を有する高出力電子デバイスであるショットキーダイオード、電界効果トランジスタおよびその製造方法に関する。   The present invention relates to a Schottky diode, a field effect transistor, and a manufacturing method thereof, and more particularly, to a Schottky diode, a field effect transistor, and a manufacturing method thereof, which are high-power electronic devices having a high breakdown voltage and a high operating voltage.

ワイヤレス通信、電気自動車、電力制御などの多岐にわたる分野において、半導体電子デバイスの高出力化、高周波化、低損失化が望まれている。さらに、高温環境または放射線照射下といった厳しい環境での使用が要求されるようになってきている。このような厳しい仕様を追求する場合、半導体デバイスの動作限界は、半導体材料の物性値により制限されるため、バンドギャップエネルギーや降伏電界強度が大きい半導体材料が優位である。窒化アルミニウム(AlN)は、半導体では最大のバンドギャップエネルギーと最大の降伏電界強度を有し、金属並みの高い熱伝導率を示す。このため、AlNは、従来のSi、SiC、GaN系高出力電子デバイスに比べて、飛躍的な性能向上を実現することができる半導体材料であり、電力、通信、耐環境分野におけるエレクトロニクスの革新が期待されている。   In various fields such as wireless communication, electric vehicles, and power control, higher output, higher frequency, and lower loss of semiconductor electronic devices are desired. Furthermore, use in a severe environment such as a high temperature environment or under irradiation with radiation has been demanded. When pursuing such strict specifications, the operating limit of the semiconductor device is limited by the physical property value of the semiconductor material, so that a semiconductor material having a large band gap energy and a high breakdown electric field strength is superior. Aluminum nitride (AlN) has the highest band gap energy and the highest breakdown field strength in a semiconductor, and exhibits a thermal conductivity similar to that of metal. For this reason, AlN is a semiconductor material that can dramatically improve performance compared to conventional Si, SiC, and GaN-based high-power electronic devices. Expected.

AlNを用いた高出力電子デバイスを作製するためには、その周辺技術の開発が必要不可欠である。しかし、現在のところ、デバイスを作製するために必須である電極形成の技術すら確立されていない。一般的に、半導体材料は、バンドギャップが大きくなるに従い、良好な特性を有するオーミック電極とショットキー電極の形成が困難になる。AlNは、半導体中ではバンドギャップエネルギーが最も大きいことから、良好な特性を有するオーミック電極とショットキー電極を形成することは極めて困難である。このため、AlNにおいて、良好なオーミック電極とショットキー電極を必要とする高出力電子デバイスを作製することは極めて困難である。   In order to produce a high-power electronic device using AlN, it is essential to develop peripheral technologies. However, at present, even an electrode formation technique that is indispensable for manufacturing a device has not been established. In general, as the band gap of a semiconductor material increases, it becomes difficult to form ohmic electrodes and Schottky electrodes having good characteristics. Since AlN has the largest band gap energy among semiconductors, it is extremely difficult to form ohmic electrodes and Schottky electrodes having good characteristics. For this reason, it is very difficult to produce a high-power electronic device that requires a good ohmic electrode and a Schottky electrode in AlN.

副島成雅、他、「GaN基板を用いた縦型ショットキーダイオードの評価」、応用物理学会、平成16年秋季第65回学術講演会、予稿集1a−ZK−1、2004年Soejima Narimasa et al., “Evaluation of Vertical Schottky Diodes Using GaN Substrates”, Japan Society of Applied Physics, Autumn 65th Annual Conference, Proceedings 1a-ZK-1, 2004 奥村元、「ワイドギャップ半導体高周波電子デバイス研究の現状と今後の展開」、応用物理、第73巻、第3号、第315〜326頁、2004年Gen Okumura, "Current Status and Future Development of Wide Gap Semiconductor High Frequency Electronic Devices", Applied Physics, Vol. 73, No. 3, pp. 315-326, 2004

以下に、従来のGaNを用いた高出力電子デバイスの報告例について述べる。図1に、従来のGaNを用いたショットキーダイオードを示す(例えば、非特許文献1参照)。このショットキーダイオードの作製方法は、有機金属気相成長(MOCVD)法を用いて、n型GaN基板11上に、Siをドープしたn型GaN層12(厚さ5μm、キャリア濃度6×1016cm−3)を成長させる。次に、n型GaN層12上にPt電極13(ショットキー電極)を形成し、基板11にAl/Au電極14(オーミック電極)を形成する。 A report example of a conventional high-power electronic device using GaN will be described below. FIG. 1 shows a conventional Schottky diode using GaN (for example, see Non-Patent Document 1). This Schottky diode is manufactured by using a metal organic chemical vapor deposition (MOCVD) method on an n-type GaN substrate 11 and an n-type GaN layer 12 doped with Si (thickness 5 μm, carrier concentration 6 × 10 16). cm −3 ). Next, a Pt electrode 13 (Schottky electrode) is formed on the n-type GaN layer 12, and an Al / Au electrode 14 (ohmic electrode) is formed on the substrate 11.

このショットキーダイオードの素子耐圧は、約90Vである。この構造では、素子耐圧がGaNの絶縁破壊電界強度で決定されるので、その物性定数からくる限界以上に素子耐圧を上げることができない。従って、この構造では、素子耐圧が極めて高いショットキーダイオードを作製することができない。   The element withstand voltage of this Schottky diode is about 90V. In this structure, since the device breakdown voltage is determined by the GaN breakdown field strength, the device breakdown voltage cannot be increased beyond the limit derived from the physical property constants. Therefore, with this structure, a Schottky diode with extremely high device breakdown voltage cannot be manufactured.

GaNを用いた高出力トランジスタとしては、GaN系ヘテロ構造電界効果トランジスタが一般的である(例えば、非特許文献2参照)。図2に、従来のGaN系ヘテロ構造電界効果トランジスタを示す。電界効果トランジスタの基本構造は、サファイアやSiCなどの基板21上に、1μm以上の厚いアンドープGaN層22を成長させ、その上にアンドープまたはSiドープAlGaNキャップ層23を成長させたシングルヘテロ構造が用いられる。AlGaNキャップ層23上にソース電極24、ゲート電極25、ドレイン電極26を形成する。   As a high-power transistor using GaN, a GaN-based heterostructure field effect transistor is generally used (see, for example, Non-Patent Document 2). FIG. 2 shows a conventional GaN-based heterostructure field effect transistor. The basic structure of the field effect transistor is a single heterostructure in which a thick undoped GaN layer 22 of 1 μm or more is grown on a substrate 21 such as sapphire or SiC and an undoped or Si-doped AlGaN cap layer 23 is grown thereon. It is done. A source electrode 24, a gate electrode 25, and a drain electrode 26 are formed on the AlGaN cap layer 23.

GaN層22とAlGaNキャップ層23との界面に二次元電子ガスが生成される。AlGaNキャップ層23をGaN層22上に成長させるため、AlGaNキャップ層23に大きな引張歪みが導入される。この引張歪みによる結晶欠陥の発生を抑制するためには、AlGaNキャップ層23のAl組成Xを、0.3以下にする必要がある。Al組成Xが0.3程度のAlGaNキャップ層23にゲート電極25を形成する構造では、ゲートリーク電流が必然的に大きくなる。大きなゲートリーク電流は、電界効果トランジスタの動作電圧を低下させてしまうという問題があった。   A two-dimensional electron gas is generated at the interface between the GaN layer 22 and the AlGaN cap layer 23. In order to grow the AlGaN cap layer 23 on the GaN layer 22, a large tensile strain is introduced into the AlGaN cap layer 23. In order to suppress the occurrence of crystal defects due to this tensile strain, the Al composition X of the AlGaN cap layer 23 needs to be 0.3 or less. In the structure in which the gate electrode 25 is formed on the AlGaN cap layer 23 having an Al composition X of about 0.3, the gate leakage current inevitably increases. A large gate leakage current has a problem of reducing the operating voltage of the field effect transistor.

また、この構造では、高いキャリア濃度を得るために、AlGaNキャップ層23を20nm程度以上にする必要がある。しかし、AlGaNキャップ層23が厚くなると、相互コンダクタンスが低下するという問題があった。さらに、この構造では、最大動作電圧は、GaNの絶縁破壊強度で制約されるので、その物性定数からくる限界により、50Vから80V程度と低い。従って、GaN系ヘテロ構造電界効果トランジスタでは、高出力特性が極めて優れた電界効果トランジスタを作製することができない。   In this structure, in order to obtain a high carrier concentration, the AlGaN cap layer 23 needs to be about 20 nm or more. However, when the AlGaN cap layer 23 is thick, there is a problem that the mutual conductance is lowered. Furthermore, in this structure, the maximum operating voltage is limited by the dielectric breakdown strength of GaN, and is as low as about 50 V to 80 V due to the limit derived from its physical property constant. Therefore, a GaN-based heterostructure field effect transistor cannot produce a field effect transistor with extremely excellent high output characteristics.

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高耐圧で、高い動作電圧を有するショットキーダイオード、電界効果トランジスタおよびその製造方法を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a Schottky diode, a field effect transistor, and a manufacturing method thereof having a high withstand voltage and a high operating voltage.

本発明は、このような目的を達成するために、請求項1に記載の発明は、ショットキーダイオードであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層されたSiドープn型AlN層と、該Siドープn型AlN層上に、高濃度Siドープn型AlN層を介して形成されたオーミック電極と、前記Siドープn型AlN層上に形成されたショットキー電極とを備え、前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする。 In order to achieve the above object, the present invention provides a Schottky diode comprising: an undoped AlN layer stacked on a semi-insulating substrate; and an undoped AlN layer on the undoped AlN layer. A laminated Si-doped n-type AlN layer, an ohmic electrode formed on the Si-doped n-type AlN layer via a high-concentration Si-doped n-type AlN layer, and formed on the Si-doped n-type AlN layer The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Si concentration of the high-concentration Si-doped n-type AlN layer Is 5 × 10 19 cm −3 or more.

請求項2に記載の発明は、縦型ショットキーダイオードであって、成長表面が(0001)面であるn型AlNおよびn型SiCのいずれかの材料からなる基板と、該基板上に積層され、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層と、該Siドープn型AlN層上に形成されたショットキー電極と、前記基板の裏面に形成されたオーミック電極とを備えたことを特徴とする。 The invention according to claim 2 is a vertical Schottky diode, a substrate made of any one of n-type AlN and n-type SiC whose growth surface is a (0001) plane, and is laminated on the substrate. A Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , a Schottky electrode formed on the Si-doped n-type AlN layer, and a back surface of the substrate And an ohmic electrode formed thereon.

請求項3に記載の発明は、縦型ショットキーダイオードであって、成長表面が(000−1)面であるn型AlNおよびn型SiCいずれかの材料からなる基板と、該基板上に積層されたSiドープn型AlN層と、該Siドープn型AlN層上に積層された高濃度Siドープn型AlN層と、該高濃度Siドープn型AlN層上に形成されたオーミック電極と、前記基板の裏面に形成されたショットキー電極とを備え、前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする。 The invention according to claim 3 is a vertical Schottky diode, a substrate made of any one of n-type AlN and n-type SiC whose growth surface is a (000-1) plane, and laminated on the substrate. An Si-doped n-type AlN layer, a high-concentration Si-doped n-type AlN layer stacked on the Si-doped n-type AlN layer, an ohmic electrode formed on the high-concentration Si-doped n-type AlN layer, A Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the high-concentration Si-doped The Si concentration of the n-type AlN layer is 5 × 10 19 cm −3 or more.

請求項9に記載の発明は、電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層されたSiドープn型AlN層と、該Siドープn型AlN層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、前記Siドープn型AlN層上に形成されたゲート電極とを備え、前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする。 The invention according to claim 9 is a field effect transistor, comprising an undoped AlN layer laminated on a semi-insulating substrate, a Si doped n-type AlN layer laminated on the undoped AlN layer, and the Si doped a drain electrode and a source electrode formed on the n-type AlN layer via a high-concentration Si-doped n-type AlN layer; and a gate electrode formed on the Si-doped n-type AlN layer, the Si-doped nN The Si concentration of the type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Si concentration of the high concentration Si-doped n-type AlN layer is 5 × 10 19 cm −3 or more. It is characterized by that.

請求項10に記載の発明は、AlN/AlGaN/AlN電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層されたSiドープn型AlN層と、該Siドープn型AlN層上に積層されたAlGa1−XNチャネル層と、該AlGa1−XNチャネル層上に積層されたAlNキャップ層と、該AlNキャップ層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、前記AlNキャップ層上に形成されたゲート電極とを備え、前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記AlGa1−XNチャネル層のAl組成Xは、0.9以下であり、前記AlGa1−XNチャネル層の膜厚t(nm)は、t<20+200×Xの関係を満たし、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする。 The invention according to claim 10 is an AlN / AlGaN / AlN field effect transistor, comprising an undoped AlN layer laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer laminated on the undoped AlN layer. An Al X Ga 1-X N channel layer stacked on the Si-doped n-type AlN layer, an AlN cap layer stacked on the Al X Ga 1-X N channel layer, and the AlN cap layer A drain electrode and a source electrode formed through a high-concentration Si-doped n-type AlN layer, and a gate electrode formed on the AlN cap layer, and the Si concentration of the Si-doped n-type AlN layer is: 5 is a × 10 16 cm -3 ~5 × 10 18 cm -3, Al composition X of the Al X Ga 1-X N channel layer is 0.9 or less, the Al X Ga 1 X N film thickness of the channel layer t (nm) satisfies the relation of t <20 + 200 × X, Si concentration of the high concentration Si-doped n-type AlN layer, characterized in that 5 × 10 19 cm -3 or more And

請求項11に記載の発明は、AlN/AlGaN/AlN電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層されたSiドープn型AlN層と、該Siドープn型AlN層上に積層されたAlGa1−XNチャネル層と、該AlGa1−XNチャネル層上に積層されたAlNキャップ層と、該AlNキャップ層と前記AlGa1−XNチャネル層の一部を除去した部分に、高濃度Siドープn型AlGa1−YN層を介して形成されたドレイン電極およびソース電極と、前記AlNキャップ層上に形成されたゲート電極とを備え、前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記AlGa1−XNチャネル層のAl組成Xは、0.9以下であり、前記AlGa1−XNチャネル層の膜厚t(nm)は、t<20+200×Xの関係を満たし、前記高濃度Siドープn型AlGa1−YN層のSi濃度は、5×1019cm−3以上であり、Al組成XとYとの関係は、Y≦Xであることを特徴とする。 The invention according to claim 11 is an AlN / AlGaN / AlN field effect transistor, comprising an undoped AlN layer stacked on a semi-insulating substrate, and an Si-doped n-type AlN layer stacked on the undoped AlN layer. An Al X Ga 1-X N channel layer stacked on the Si-doped n-type AlN layer, an AlN cap layer stacked on the Al X Ga 1-X N channel layer, and the AlN cap layer, A drain electrode and a source electrode formed through a high-concentration Si-doped n-type Al Y Ga 1-Y N layer in a portion from which a part of the Al X Ga 1-X N channel layer is removed, and the AlN cap layer and a gate electrode formed above, Si concentration in the Si-doped n-type AlN layer is 5 × 10 16 cm -3 ~5 × 10 18 cm -3, the Al X Ga 1 Al composition X of X N channel layer is 0.9 or less, the Al X Ga 1-X N film thickness of the channel layer t (nm) satisfies the relation of t <20 + 200 × X, the high concentration Si The Si concentration of the doped n-type Al Y Ga 1-Y N layer is 5 × 10 19 cm −3 or more, and the relationship between the Al composition X and Y is Y ≦ X.

請求項12に記載の発明は、AlN/Si/AlN電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層され、膜厚が1分子層以下のSi層と、該Si層上に積層され、膜厚が15nm以下のAlNキャップ層と、該AlNキャップ層と前記Si層と前記アンドープAlN層の一部を除去した部分に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、前記AlNキャップ層上に形成されたゲート電極とを備え、前記高濃度Siドープn型AlN層のSi濃度は、1×1019cm−3以上であることを特徴とする。 The invention according to claim 12 is an AlN / Si / AlN field effect transistor comprising an undoped AlN layer laminated on a semi-insulating substrate, a monomolecular layer laminated on the undoped AlN layer. A high-concentration Si layer is formed on the following Si layer, an AlN cap layer having a thickness of 15 nm or less laminated on the Si layer, and a portion from which the AlN cap layer, the Si layer, and the undoped AlN layer are partially removed. A drain electrode and a source electrode formed via a doped n-type AlN layer; and a gate electrode formed on the AlN cap layer, wherein the Si concentration of the high-concentration Si-doped n-type AlN layer is 1 × 10 It is 19 cm −3 or more.

請求項13に記載の発明は、AlN/Si/AlN電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープAlN層と、該アンドープAlN層上に積層され、膜厚が1分子層以下のSi層と、該Si層上に積層され、膜厚が15nm以下のAlNキャップ層と、該AlNキャップ層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、前記AlNキャップ層上に形成されたゲート電極とを備え、前記高濃度Siドープn型AlN層のSi濃度は、1×1019cm−3以上であることを特徴とする。 The invention according to claim 13 is an AlN / Si / AlN field effect transistor, comprising an undoped AlN layer laminated on a semi-insulating substrate and a monomolecular layer laminated on the undoped AlN layer. The following Si layer, an AlN cap layer having a thickness of 15 nm or less laminated on the Si layer, and a drain electrode and a source formed on the AlN cap layer via a high-concentration Si-doped n-type AlN layer An electrode and a gate electrode formed on the AlN cap layer are provided, and the Si concentration of the high-concentration Si-doped n-type AlN layer is 1 × 10 19 cm −3 or more.

以上説明したように、本発明によれば、Si濃度を制限したSiドープn型AlN層を用いてショットキーダイオードや電界効果トランジスタを作製するので、高い耐圧と高い動作電圧で動作する高出力電子デバイスを作製することが可能となる。   As described above, according to the present invention, since a Schottky diode or a field effect transistor is manufactured using a Si-doped n-type AlN layer with a limited Si concentration, high-power electrons that operate with a high breakdown voltage and a high operating voltage. A device can be manufactured.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態は、Si濃度を制限したSiドープn型AlN層を、高出力電子デバイスに適用することを特徴とする。Si濃度を制限したSiドープn型AlN層を用いることにより、ショットキーダイオードの耐圧を大幅に増加させることができ、電界効果トランジスタの動作電圧を大幅に増加させることができる。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present embodiment is characterized in that a Si-doped n-type AlN layer with a limited Si concentration is applied to a high-power electronic device. By using a Si-doped n-type AlN layer with a limited Si concentration, the breakdown voltage of the Schottky diode can be significantly increased, and the operating voltage of the field effect transistor can be significantly increased.

(ショットキーダイオードの作製)
図3に、Siドープn型AlN層を用いたショットキーダイオードを示す。(a)は上面図、(b)は横断面図である。ショットキーダイオードは、半絶縁性基板であるAlN(0001)基板31上に、アンドープAlN層32、Siドープn型AlN層33が順に積層されている。さらに、Siドープn型AlN層33上に、ショットキー電極35と、高濃度Siドープn型AlN層34上に形成されたオーミック電極36とが積層されている。
(Production of Schottky diode)
FIG. 3 shows a Schottky diode using a Si-doped n-type AlN layer. (A) is a top view, (b) is a cross-sectional view. In the Schottky diode, an undoped AlN layer 32 and a Si-doped n-type AlN layer 33 are sequentially stacked on an AlN (0001) substrate 31 that is a semi-insulating substrate. Further, a Schottky electrode 35 and an ohmic electrode 36 formed on the high-concentration Si-doped n-type AlN layer 34 are stacked on the Si-doped n-type AlN layer 33.

ショットキーダイオードは、MOCVD法により作製する。Al原料としてトリメチルアルミニウム(TMA)を、Ga原料としてトリメチルガリウム(TMG)を、N原料としてアンモニア(NH)を、Si原料としてシラン(SiH)を用いる。成長温度は、1100℃である。製造方法は、(A)エッチングを用いる手法と(B)再成長を用いる手法の二通りがある。 The Schottky diode is manufactured by the MOCVD method. Trimethylaluminum (TMA) is used as the Al material, trimethylgallium (TMG) is used as the Ga material, ammonia (NH 3 ) is used as the N material, and silane (SiH 4 ) is used as the Si material. The growth temperature is 1100 ° C. There are two manufacturing methods: (A) a method using etching and (B) a method using regrowth.

図4に、実施例1のショットキーダイオードを(A)エッチングにより作製する方法を示す。(図4(a))MOCVD法により、AlN(0001)基板31上に、膜厚0.5μmのアンドープAlN層32と、膜厚4μm、Si濃度1×1017cm−3のSiドープn型AlN層33と、膜厚10nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層34とをエピタキシャル成長させる。(図4(b))高濃度Siドープn型AlN層34上にオーミック電極(Ti/Al/Ti/Au)36を形成する。 FIG. 4 shows a method for producing the Schottky diode of Example 1 by (A) etching. (FIG. 4 (a)) On the AlN (0001) substrate 31, an undoped AlN layer 32 having a film thickness of 0.5 μm and a Si-doped n-type film having a film thickness of 4 μm and a Si concentration of 1 × 10 17 cm −3 are formed by MOCVD. An AlN layer 33 and a high-concentration Si-doped n-type AlN layer 34 having a thickness of 10 nm and a Si concentration of 5 × 10 19 cm −3 are epitaxially grown. (FIG. 4B) An ohmic electrode (Ti / Al / Ti / Au) 36 is formed on the high-concentration Si-doped n-type AlN layer 34.

(図4(c))高濃度Siドープn型AlN層34の一部を、Siドープn型AlN層33が露出するまで、塩素ガスを用いたドライエッチング(反応性イオンエッチング)により取り除く。(図4(d))露出したSiドープn型AlN層33上にショットキー電極(Pd/Au)35を形成する。   (FIG. 4C) A part of the high-concentration Si-doped n-type AlN layer 34 is removed by dry etching (reactive ion etching) using chlorine gas until the Si-doped n-type AlN layer 33 is exposed. (FIG. 4D) A Schottky electrode (Pd / Au) 35 is formed on the exposed Si-doped n-type AlN layer 33.

図5に、実施例1のショットキーダイオードを(B)再成長により作製する方法を示す。(図5(a))MOCVD法により、AlN(0001)基板31上に、膜厚0.5μmのアンドープAlN層32と、膜厚4μm、Si濃度1×1017cm−3のSiドープn型AlN層33とをエピタキシャル成長させる。(図5(b))Siドープn型AlN層33上に、SiOマスク37をスパッタリング法により堆積する。(図5(c))MOCVD法により、膜厚10nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層34を再成長させる。 FIG. 5 shows a method for manufacturing the Schottky diode of Example 1 by (B) regrowth. (FIG. 5A) On the AlN (0001) substrate 31, an undoped AlN layer 32 having a film thickness of 0.5 μm and a Si-doped n-type film having a film thickness of 4 μm and a Si concentration of 1 × 10 17 cm −3 are formed by MOCVD. The AlN layer 33 is epitaxially grown. (FIG. 5B) A SiO 2 mask 37 is deposited on the Si-doped n-type AlN layer 33 by sputtering. (FIG. 5C) A high-concentration Si-doped n-type AlN layer 34 having a film thickness of 10 nm and a Si concentration of 5 × 10 19 cm −3 is regrown by MOCVD.

(図5(d))リフトオフによりSiOマスク37およびSiOマスク37上の高濃度Siドープn型AlN層34を除去する。(図5(e))再成長により形成した高濃度Siドープn型AlN層34上にオーミック電極36を形成する。(図5(f))Siドープn型AlN層33上にショットキー電極35を形成する。 (FIG. 5D) The SiO 2 mask 37 and the high-concentration Si-doped n-type AlN layer 34 on the SiO 2 mask 37 are removed by lift-off. (FIG. 5E) An ohmic electrode 36 is formed on the high-concentration Si-doped n-type AlN layer 34 formed by regrowth. (FIG. 5F) A Schottky electrode 35 is formed on the Si-doped n-type AlN layer 33.

図6に、実施例1のショットキーダイオードの電流−電圧特性を示す。(A)は、エッチングにより作製したショットキーダイオードの、(B)は、再成長により作製したショットキーダイオードの、(X)は、従来のGaNを用いて作製したショットキーダイオードの電流−電圧特性である。従来のショットキーダイオードは、逆方向電圧90Vにおいて、逆方向電流が流れ始めるため、その耐圧は90V程度である。実施例1では、(A)エッチングにより作製したショットキーダイオードの耐圧は900V、(B)再成長により作製したショットキーダイオードの耐圧は920Vである。従来と比較して、ショットキーダイオードの耐圧を約10倍増加することができる。   FIG. 6 shows current-voltage characteristics of the Schottky diode of Example 1. (A) is a Schottky diode fabricated by etching, (B) is a Schottky diode fabricated by regrowth, and (X) is a current-voltage characteristic of a Schottky diode fabricated using conventional GaN. It is. A conventional Schottky diode has a withstand voltage of about 90 V because a reverse current starts to flow at a reverse voltage of 90 V. In Example 1, (A) the breakdown voltage of the Schottky diode fabricated by etching is 900V, and (B) the breakdown voltage of the Schottky diode fabricated by regrowth is 920V. Compared with the prior art, the breakdown voltage of the Schottky diode can be increased about 10 times.

このように高い耐圧が得られる理由は、AlNの絶縁破壊電界強度がGaNのそれよりも大きいこと、およびAlNとショットキー電極のショットキーバリアが非常に高く、リーク電流が極めて低いためである。   The reason why such a high breakdown voltage can be obtained is that the dielectric breakdown field strength of AlN is larger than that of GaN, and the Schottky barrier between AlN and the Schottky electrode is very high, and the leakage current is extremely low.

一般的に、半導体表面をエッチングすると加工ダメージが導入され、これにより耐圧は減少する。しかし、実施例1では、(A)エッチングを用いる手法と(B)再成長を用いる手法とに関わらず、ショットキーダイオードはほぼ同様の高い耐圧を示す。AlNの場合に、エッチング加工を施しても、良好なショットキー特性が得られる理由は、エピタキシャル成長した結晶品質の良いAlNは、原子間結合力が強く、エッチングなどによってもダメージが導入されにくい性質を有するからである。電子デバイスの作製過程において、エッチング加工を用いることができれば、デバイス設計の自由度を高めることができる。   In general, when a semiconductor surface is etched, processing damage is introduced, thereby reducing the breakdown voltage. However, in Example 1, the Schottky diode exhibits substantially the same high breakdown voltage regardless of (A) the method using etching and (B) the method using regrowth. In the case of AlN, the reason why good Schottky characteristics can be obtained even if etching is performed is that epitaxially grown AlN with good crystal quality has a strong interatomic bonding force and is difficult to be damaged by etching. It is because it has. If etching can be used in the manufacturing process of an electronic device, the degree of freedom in device design can be increased.

(Siドープn型AlN層のSi濃度範囲)
図7に、Siドープn型AlN層のSi濃度と耐圧の関係を示す。実施例1では、Siドープn型AlN層33のSi濃度を1×1017cm−3とした。ここでは、図5に示した再成長による手法で、Si濃度を変えてショットキーダイオードを作製した。500V以上の耐圧は、Si濃度が5×1018cm−3以下において得られる。Si濃度が5×1016cm−3では、耐圧は1000Vまで増加する。ただし、5×1016cm−3以下では、ショットキーダイオードは動作しなくなる。これは、Si濃度が5×1016cm−3以下では、高い導電性を有するn型AlNが得られないからである。
(Si concentration range of Si-doped n-type AlN layer)
FIG. 7 shows the relationship between the Si concentration and the breakdown voltage of the Si-doped n-type AlN layer. In Example 1, the Si concentration of the Si-doped n-type AlN layer 33 was set to 1 × 10 17 cm −3 . Here, Schottky diodes were manufactured by changing the Si concentration by the regrowth method shown in FIG. A breakdown voltage of 500 V or more is obtained when the Si concentration is 5 × 10 18 cm −3 or less. When the Si concentration is 5 × 10 16 cm −3 , the breakdown voltage increases to 1000V. However, the Schottky diode does not operate at 5 × 10 16 cm −3 or less. This is because n-type AlN having high conductivity cannot be obtained when the Si concentration is 5 × 10 16 cm −3 or less.

一方、Si濃度が5×1018cm−3以上の場合、Si濃度の増加とともに、耐圧は急激に減少する。これより、Siドープn型AlNのSi濃度を5×1016cm−3から5×1018cm−3の範囲にすることで、高耐圧のショットキーダイオードを作製することができる。 On the other hand, when the Si concentration is 5 × 10 18 cm −3 or more, the breakdown voltage rapidly decreases as the Si concentration increases. Accordingly, by setting the Si concentration of the Si-doped n-type AlN in the range of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , a high breakdown voltage Schottky diode can be manufactured.

(高濃度Siドープn型AlN層のSi濃度範囲)
実施例1では、オーミック電極36とSiドープn型AlN層33との間に、高濃度Siドープn型AlN層34が挿入されている。高出力電子デバイスでは、電力損失を下げるためには、オーミック電極36の接触抵抗を下げる必要がある。図8に、高濃度Siドープn型AlN層のSi濃度と接触抵抗の関係を示す。
(Si concentration range of high-concentration Si-doped n-type AlN layer)
In Example 1, a high-concentration Si-doped n-type AlN layer 34 is inserted between the ohmic electrode 36 and the Si-doped n-type AlN layer 33. In a high-power electronic device, it is necessary to reduce the contact resistance of the ohmic electrode 36 in order to reduce power loss. FIG. 8 shows the relationship between the Si concentration of the high-concentration Si-doped n-type AlN layer and the contact resistance.

接触抵抗は、伝送線路(TLM)法を用いて求めた。Si濃度が5×1018cm−3以下の場合は、接触抵抗が2×10−4Ωcmと高い。Si濃度を1×1019cm−3以上にすることにより、接触抵抗が1×10−4Ωcm以下へと大幅に低下する。さらに、Si濃度を5×1019cm−3以上にすることにより、接触抵抗は2×10−5Ωcm以下まで低減できる。従って、オーミック電極36とSiドープn型AlN層33との間に挿入する高濃度Siドープn型AlN層34のSi濃度を、1×1019cm−3以上にすることにより、電力損失が極めて低い高出力電子デバイスを作製することができる。 The contact resistance was determined using the transmission line (TLM) method. When the Si concentration is 5 × 10 18 cm −3 or less, the contact resistance is as high as 2 × 10 −4 Ωcm 2 . By setting the Si concentration to 1 × 10 19 cm −3 or more, the contact resistance is greatly reduced to 1 × 10 −4 Ωcm 2 or less. Furthermore, when the Si concentration is 5 × 10 19 cm −3 or more, the contact resistance can be reduced to 2 × 10 −5 Ωcm 2 or less. Therefore, by setting the Si concentration of the high-concentration Si-doped n-type AlN layer 34 inserted between the ohmic electrode 36 and the Si-doped n-type AlN layer 33 to 1 × 10 19 cm −3 or more, power loss is extremely high. Low high power electronic devices can be fabricated.

(高濃度Siドープn型AlN層の膜厚)
図5を参照して述べたように、再成長によりショットキーダイオードを作製する場合、リフトオフによりSiOマスク37およびSiOマスク上の高濃度Siドープn型AlN層34を除去する(図5(c)〜(d))。従来のGaNを用いたショットキーダイオードの場合には、SiOマスク上にGaNが堆積しないので、容易にGaNを除去することができる。しかし、Alが含まれるAlNやAlGa1−YN(0<Y<1、以下、組成の範囲の表示は省略する)の場合には、SiOマスク上にAlNやAlGa1−YNが堆積するために、それらを除去することは困難になる。
(Thickness of high-concentration Si-doped n-type AlN layer)
As described with reference to FIG. 5, when a Schottky diode is produced by regrowth, the SiO 2 mask 37 and the heavily doped Si-doped n-type AlN layer 34 on the SiO 2 mask are removed by lift-off (FIG. 5 ( c) to (d)). In the case of a conventional Schottky diode using GaN, since GaN does not deposit on the SiO 2 mask, GaN can be easily removed. However, AlN and Al Y Ga 1-Y N ( 0 <Y <1, below, displays the range of the composition is omitted) contains Al in the case of, AlN on the SiO 2 mask and Al Y Ga 1- As YN accumulates, it becomes difficult to remove them.

図9に、リフトオフにより除去できる高濃度Siドープn型AlGa1−YN層の膜厚とAl組成との関係を示す。高濃度Siドープn型AlGa1−YN層を再成長する場合に、リフトオフにより除去できる場合を〇で、できなかった場合を×で示す。高濃度Siドープn型AlN(Al組成Y=1)の場合、その膜厚が100nm以下であれば、リフトオフにより除去できることがわかる。リフトオフにより除去できる高濃度Siドープn型AlGa1−YN層の膜厚は、Al組成Yの減少とともに増加する。これより、再成長を用いて高濃度Siドープn型AlGa1−YN層を形成する場合には、膜厚を100nm以下にする。 FIG. 9 shows the relationship between the film thickness of the high-concentration Si-doped n-type Al Y Ga 1-Y N layer that can be removed by lift-off and the Al composition. When the high-concentration Si-doped n-type Al Y Ga 1-Y N layer is regrown, the case where it can be removed by lift-off is indicated by 〇, and the case where it cannot be indicated by x. In the case of high-concentration Si-doped n-type AlN (Al composition Y = 1), it can be seen that if the film thickness is 100 nm or less, it can be removed by lift-off. The film thickness of the high-concentration Si-doped n-type Al Y Ga 1-Y N layer that can be removed by lift-off increases as the Al composition Y decreases. From this, in the case of forming a high-concentration Si-doped n-type Al Y Ga 1-Y N layers using regrowth, the film thickness to 100nm or less.

(基板材料)
実施例1では、絶縁性基板として半絶縁性AlN(0001)基板を用いている。基板材料と耐圧の関係について調べた結果を表1に示す。
(Substrate material)
In Example 1, a semi-insulating AlN (0001) substrate is used as the insulating substrate. Table 1 shows the results of examining the relationship between the substrate material and the withstand voltage.

Figure 2006278570
Figure 2006278570

図5を参照して述べたように、再成長によりショットキーダイオードを作製した。絶縁性基板として、半絶縁性AlN(0001)基板、半絶縁性SiC(0001)基板、絶縁性サファイア(0001)基板、半絶縁性GaN(0001)基板、半絶縁性GaAs(111)基板、および半絶縁性Si(111)基板を調べた。500V以上の耐圧は、半絶縁性AlN(0001)基板、半絶縁性SiC(0001)基板、および絶縁性サファイア(0001)基板においてのみ得られた。従って、Siドープn型AlNを用いた高出力電子デバイスには、絶縁性基板として半絶縁性AlN(0001)基板、半絶縁性SiC(0001)基板、および絶縁性サファイア(0001)基板のいずれかを用いればよいことがわかる。   As described with reference to FIG. 5, a Schottky diode was produced by regrowth. As an insulating substrate, a semi-insulating AlN (0001) substrate, a semi-insulating SiC (0001) substrate, an insulating sapphire (0001) substrate, a semi-insulating GaN (0001) substrate, a semi-insulating GaAs (111) substrate, and A semi-insulating Si (111) substrate was examined. A breakdown voltage of 500 V or more was obtained only in the semi-insulating AlN (0001) substrate, the semi-insulating SiC (0001) substrate, and the insulating sapphire (0001) substrate. Accordingly, in a high-power electronic device using Si-doped n-type AlN, any one of a semi-insulating AlN (0001) substrate, a semi-insulating SiC (0001) substrate, and an insulating sapphire (0001) substrate is used as the insulating substrate. It can be seen that is used.

図10に、実施例2−1にかかるSiドープn型AlNを用いた縦型ショットキーダイオードを示す。(C)成長表面が(0001)面であるn型AlN基板を用いたショットキーダイオードである。作製工程は、最初に、(1)MOCVD法により、n型AlN(0001)基板41上に、膜厚4μm、Si濃度1×1017cm−3のSiドープn型AlN層42をエピタキシャル成長させる。(2)Siドープn型AlN層42上にショットキー電極(Pd/Au)43を形成する。(3)n型AlN(0001)基板41の裏面にオーミック電極(Ti/Al/Ti/Au)44を形成する。 FIG. 10 shows a vertical Schottky diode using Si-doped n-type AlN according to Example 2-1. (C) A Schottky diode using an n-type AlN substrate whose growth surface is the (0001) plane. First, (1) a Si-doped n-type AlN layer 42 having a film thickness of 4 μm and a Si concentration of 1 × 10 17 cm −3 is epitaxially grown on the n-type AlN (0001) substrate 41 by MOCVD. (2) A Schottky electrode (Pd / Au) 43 is formed on the Si-doped n-type AlN layer 42. (3) An ohmic electrode (Ti / Al / Ti / Au) 44 is formed on the back surface of the n-type AlN (0001) substrate 41.

ここでは、n型AlN(0001)基板41を用いたが、n型SiC(0001)基板を用いても、Siドープn型AlN層42の成長表面は(0001)面となる。   Although the n-type AlN (0001) substrate 41 is used here, the growth surface of the Si-doped n-type AlN layer 42 is a (0001) plane even if an n-type SiC (0001) substrate is used.

図11に、実施例2−2にかかるSiドープn型AlNを用いた縦型ショットキーダイオードを示す。(D)成長表面が(000−1)面(本明細書では、図10,11に示したように、「1」に上付きバーの符号は、「−1」と表現する。)であるn型AlN基板を用いたショットキーダイオードである。作製工程は、最初に、(1)MOCVD法により、AlN(000−1)基板51上に、膜厚4μm、Si濃度1×1017cm−3のSiドープn型AlN層52と、膜厚10nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層53とをエピタキシャル成長させる。(2)高濃度Siドープn型AlN層53上にオーミック電極(Ti/Al/Ti/Au)54を形成する。(3)n型AlN(000−1)基板51の裏面にショットキー電極(Pd/Au)55を形成する。 FIG. 11 shows a vertical Schottky diode using Si-doped n-type AlN according to Example 2-2. (D) The growth surface is the (000-1) plane (in this specification, as shown in FIGS. 10 and 11, the code of the superscript bar is represented by “−1” as “1”). This is a Schottky diode using an n-type AlN substrate. The manufacturing process is as follows: (1) a Si-doped n-type AlN layer 52 having a film thickness of 4 μm and a Si concentration of 1 × 10 17 cm −3 is formed on the AlN (000-1) substrate 51 by MOCVD; A high-concentration Si-doped n-type AlN layer 53 having a thickness of 10 nm and a Si concentration of 5 × 10 19 cm −3 is epitaxially grown. (2) An ohmic electrode (Ti / Al / Ti / Au) 54 is formed on the high-concentration Si-doped n-type AlN layer 53. (3) A Schottky electrode (Pd / Au) 55 is formed on the back surface of the n-type AlN (000-1) substrate 51.

ここでは、n型AlN(000−1)基板51を用いたが、n型SiC(000−1)基板を用いても、Siドープn型AlN層52の成長表面は(000−1)面となる。   Although the n-type AlN (000-1) substrate 51 is used here, the growth surface of the Si-doped n-type AlN layer 52 is (000-1) plane even when the n-type SiC (000-1) substrate is used. Become.

図12に、実施例2の縦型ショットキーダイオードの電流−電圧特性を示す。(C)は、成長表面が(0001)面であるn型AlN基板を用いたショットキーダイオードの、(D)は、成長表面が(000−1)面であるn型AlN基板を用いたショットキーダイオードの、(X)は、従来のGaNを用いて作製したショットキーダイオードの電流−電圧特性である。従来のショットキーダイオードの耐圧は90V程度である。実施例2では、(C)成長表面が(0001)面であるn型AlN基板を用いたショットキーダイオードの耐圧は1000V、(D)成長表面が(000−1)面であるn型AlN基板を用いたショットキーダイオードの耐圧は900Vである。従来と比較して、ショットキーダイオードの耐圧を約10倍増加することができる。   FIG. 12 shows current-voltage characteristics of the vertical Schottky diode of Example 2. (C) is a Schottky diode using an n-type AlN substrate whose growth surface is the (0001) plane, and (D) is a shot using an n-type AlN substrate whose growth surface is the (000-1) plane. (X) of the key diode is a current-voltage characteristic of a Schottky diode manufactured using conventional GaN. The withstand voltage of the conventional Schottky diode is about 90V. In Example 2, the breakdown voltage of the Schottky diode using the (C) n-type AlN substrate whose growth surface is the (0001) plane is 1000 V, and (D) the n-type AlN substrate whose growth surface is the (000-1) plane. The withstand voltage of the Schottky diode using is 900V. Compared with the prior art, the breakdown voltage of the Schottky diode can be increased about 10 times.

ここでは、n型AlN(0001)基板またはn型AlN(000−1)基板を用いたが、その代わりに、n型SiC(0001)基板またはn型SiC(000−1)基板を用いてもよい。ただし、耐圧は20%程度減少するが、従来のショットキーダイオードと比較しても、充分に高い耐圧のショットキーダイオードを作製することができる。   Although an n-type AlN (0001) substrate or an n-type AlN (000-1) substrate is used here, an n-type SiC (0001) substrate or an n-type SiC (000-1) substrate may be used instead. Good. However, although the breakdown voltage is reduced by about 20%, a sufficiently high breakdown voltage Schottky diode can be manufactured as compared with the conventional Schottky diode.

図13に、実施例3にかかるSiドープn型AlN層を用いた電界効果トランジスタを示す。ここでは、図4に示した(A)エッチングにより作製する方法と同様にして、電界効果トランジスタを作製する手順を示す。(1)MOCVD法により、半絶縁性基板であるAlN(0001)基板61上に、膜厚1.0μmのアンドープAlN層62と、膜厚1.0μm、Si濃度1×1018cm−3のSiドープn型AlN層63と、膜厚3nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層64をエピタキシャル成長する。(2)高濃度Siドープn型AlN層64上に、ドレイン電極65およびソース電極67(Ti/Al/Ti/Au)を形成する。 FIG. 13 shows a field effect transistor using a Si-doped n-type AlN layer according to Example 3. Here, a procedure for manufacturing a field effect transistor is shown in the same manner as the method of manufacturing by etching (A) shown in FIG. (1) An undoped AlN layer 62 having a film thickness of 1.0 μm, a film thickness of 1.0 μm, and a Si concentration of 1 × 10 18 cm −3 are formed on an AlN (0001) substrate 61 that is a semi-insulating substrate by MOCVD. An Si-doped n-type AlN layer 63 and a high-concentration Si-doped n-type AlN layer 64 having a thickness of 3 nm and an Si concentration of 5 × 10 19 cm −3 are epitaxially grown. (2) A drain electrode 65 and a source electrode 67 (Ti / Al / Ti / Au) are formed on the high-concentration Si-doped n-type AlN layer 64.

(3)高濃度Siドープn型AlN層64の一部を、Siドープn型AlN層63が露出するまで、塩素ガスを用いたドライエッチング(反応性イオンエッチング)により取り除く。(4)露出したSiドープn型AlN層63上にゲート電極66(Pd/Au)を形成する。   (3) A part of the high-concentration Si-doped n-type AlN layer 64 is removed by dry etching (reactive ion etching) using chlorine gas until the Si-doped n-type AlN layer 63 is exposed. (4) A gate electrode 66 (Pd / Au) is formed on the exposed Si-doped n-type AlN layer 63.

なお、図5に示した(B)再成長により作製する方法と同様にして、電界効果トランジスタを作製することもできる。   Note that a field-effect transistor can be manufactured similarly to the method of manufacturing by (B) regrowth shown in FIG.

実施例3にかかるSiドープn型AlN層を用いた電界効果トランジスタであって、(A)エッチングを用いる手法により作製した電界効果トランジスタと、(B)再成長を用いる手法により作製した電界効果トランジスタと、従来のGaNを用いて作成したヘテロ構造電界効果トランジスタの特性を表2に示す。   A field effect transistor using a Si-doped n-type AlN layer according to Example 3, which is (A) a field effect transistor manufactured by a technique using etching, and (B) a field effect transistor manufactured by a technique using regrowth. Table 2 shows the characteristics of a heterostructure field effect transistor fabricated using conventional GaN.

Figure 2006278570
Figure 2006278570

従来の電界効果トランジスタは、最大動作電圧は80V程度である。実施例3では、(A)エッチングを用いる手法により作製した電界効果トランジスタの最大動作電圧は700V、(B)再成長を用いる手法により作製した電界効果トランジスタの最大動作電圧は720Vである。従来と比較して、電界効果トランジスタの動作電圧を約9倍も増加できる。   The conventional field effect transistor has a maximum operating voltage of about 80V. In Example 3, the maximum operating voltage of the field effect transistor manufactured by the method using (A) etching is 700V, and the maximum operating voltage of the field effect transistor manufactured by the method using regrowth is 720V. Compared with the prior art, the operating voltage of the field effect transistor can be increased by about 9 times.

(電界効果トランジスタの作製)
図14に、実施例4−1にかかる電界効果トランジスタを示す。ここでは、図5に示した(B)再成長により作製する方法と同様にして、(E)AlN/AlGaN/AlN電界効果トランジスタを作製する手順を示す。(1)MOCVD法により、AlN(0001)基板71上に、膜厚1μmのアンドープAlN層72と、膜厚0.5μm、Si濃度1×1018cm−3のSiドープn型AlN層73と、Al組成X=0.8、膜厚30nmのAlGa1−XNチャネル層78と、膜厚5nmのAlNキャップ層79をエピタキシャル成長させる。(2)SiOマスクをスパッタリング法により堆積する。(3)MOCVD法により、膜厚40nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層74を再成長させる。
(Production of field effect transistor)
FIG. 14 shows a field effect transistor according to Example 4-1. Here, a procedure for producing (E) an AlN / AlGaN / AlN field-effect transistor is shown in the same manner as in the method of producing by (B) regrowth shown in FIG. (1) An undoped AlN layer 72 having a film thickness of 1 μm, a Si-doped n-type AlN layer 73 having a film thickness of 0.5 μm, and an Si concentration of 1 × 10 18 cm −3 are formed on an AlN (0001) substrate 71 by MOCVD. Then, an Al X Ga 1-X N channel layer 78 having an Al composition X = 0.8 and a film thickness of 30 nm and an AlN cap layer 79 having a film thickness of 5 nm are epitaxially grown. (2) A SiO 2 mask is deposited by sputtering. (3) A high-concentration Si-doped n-type AlN layer 74 having a film thickness of 40 nm and a Si concentration of 5 × 10 19 cm −3 is regrown by MOCVD.

(4)リフトオフによりSiOマスクおよびSiOマスク上の高濃度Siドープn型AlN層74を除去する。(5)再成長により形成した高濃度Siドープn型AlN層74上に、ドレイン電極75およびソース電極77(Ti/Al/Ti/Au)を形成する。(6)AlNキャップ層79上にゲート電極76(Pd/Au)を形成する。 (4) The SiO 2 mask and the high-concentration Si-doped n-type AlN layer 74 on the SiO 2 mask are removed by lift-off. (5) A drain electrode 75 and a source electrode 77 (Ti / Al / Ti / Au) are formed on the high-concentration Si-doped n-type AlN layer 74 formed by regrowth. (6) A gate electrode 76 (Pd / Au) is formed on the AlN cap layer 79.

図15に、実施例4−2にかかる電界効果トランジスタを示す。(F)エッチングと再成長によりAlN/AlGaN/AlN電界効果トランジスタを作製する。電界効果トランジスタは、AlN(0001)基板81上に、アンドープAlN層82、Siドープn型AlN層83が順に積層されている。さらに、Siドープn型AlN層83上に、AlGa1−XNチャネル層88とAlNキャップ層89が積層されている。AlNキャップ層89とAlGa1−XNチャネル層88の一部を除去した部分に、高濃度Siドープn型AlGa1−YN層84が形成され、高濃度Siドープn型AlGa1−YN層84上にドレイン電極85およびソース電極87(Ti/Al/Ti/Au)が形成されている。AlNキャップ層89の残された部分には、ゲート電極86(Pd/Au)が形成されている。 FIG. 15 shows a field effect transistor according to Example 4-2. (F) An AlN / AlGaN / AlN field effect transistor is fabricated by etching and regrowth. In the field effect transistor, an undoped AlN layer 82 and a Si-doped n-type AlN layer 83 are sequentially stacked on an AlN (0001) substrate 81. Furthermore, an Al X Ga 1-X N channel layer 88 and an AlN cap layer 89 are stacked on the Si-doped n-type AlN layer 83. A high-concentration Si-doped n-type Al Y Ga 1 -YN layer 84 is formed in a portion where the AlN cap layer 89 and the Al X Ga 1-X N channel layer 88 are partially removed, and a high-concentration Si-doped n-type Al type Al A drain electrode 85 and a source electrode 87 (Ti / Al / Ti / Au) are formed on the Y Ga 1-Y N layer 84. On the remaining portion of the AlN cap layer 89, a gate electrode 86 (Pd / Au) is formed.

図16に、実施例4−2にかかる電界効果トランジスタを作製する方法を示す。(図16(a))MOCVD法により、AlN(0001)基板81上に、膜厚1μmのアンドープAlN層82と、膜厚0.5μm、Si濃度1×1018cm−3のSiドープn型AlN層83と、Al組成X=0.8、膜厚30nmのAlGa1−XNチャネル層88と、膜厚5nmのAlNキャップ層89とをエピタキシャル成長させる。(図16(b))SiOマスク90をスパッタリング法により堆積する。(図16(c))AlNキャップ層89とAlGa1−XNチャネル層88の一部を、AlGa1−XNチャネル層88が露出するまで、塩素ガスを用いたドライエッチング(反応性イオンエッチング)により取り除く。 FIG. 16 shows a method of manufacturing the field effect transistor according to Example 4-2. (FIG. 16A) By MOCVD, an undoped AlN layer 82 having a film thickness of 1 μm and a Si-doped n-type film having a film thickness of 0.5 μm and a Si concentration of 1 × 10 18 cm −3 are formed on an AlN (0001) substrate 81. An AlN layer 83, an Al X Ga 1-X N channel layer 88 with an Al composition X = 0.8 and a thickness of 30 nm, and an AlN cap layer 89 with a thickness of 5 nm are epitaxially grown. (FIG. 16B) A SiO 2 mask 90 is deposited by sputtering. (FIG. 16 (c)) a portion of the AlN cap layer 89 and the Al X Ga 1-X N channel layer 88, until the Al X Ga 1-X N-channel layer 88 is exposed, dry etching using a chlorine gas ( Reactive ion etching).

(図16(d))MOCVD法により、Al組成Y=0.75、膜厚40nm、Si濃度5×1019cm−3の高濃度Siドープn型AlGa1−YN層84を再成長させる。(図16(e))リフトオフによりSiOマスク90およびSiOマスク90上の高濃度Siドープn型AlGa1−YN層84を除去する。(図16(f))再成長により形成した高濃度Siドープn型AlGa1−YN層84上に、ドレイン電極85とソース電極87とを形成する。(図16(g))AlNキャップ層89上にゲート電極86を形成する。 (FIG. 16 (d)) A high-concentration Si-doped n-type Al Y Ga 1-Y N layer 84 having an Al composition Y = 0.75, a film thickness of 40 nm, and an Si concentration of 5 × 10 19 cm −3 is obtained again by MOCVD. Grow. (FIG. 16E) The SiO 2 mask 90 and the high-concentration Si-doped n-type Al Y Ga 1-Y N layer 84 on the SiO 2 mask 90 are removed by lift-off. (FIG. 16F) A drain electrode 85 and a source electrode 87 are formed on the high-concentration Si-doped n-type Al Y Ga 1-Y N layer 84 formed by regrowth. (FIG. 16G) A gate electrode 86 is formed on the AlN cap layer 89.

なお、図5に示した(B)再成長により作製する方法と同様にして、電界効果トランジスタを作製することもできる。   Note that a field-effect transistor can be manufactured similarly to the method of manufacturing by (B) regrowth shown in FIG.

(E)再成長により作製したAlN/AlGaN/AlN電界効果トランジスタと、(F)エッチングと再成長により作製したAlN/AlGaN/AlN電界効果トランジスタと、従来のGaNを用いて作成したヘテロ構造電界効果トランジスタの特性を表3に示す。   (E) AlN / AlGaN / AlN field effect transistor fabricated by regrowth, (F) Heterostructure field effect fabricated using conventional GaN, AlN / AlGaN / AlN field effect transistor fabricated by etching and regrowth Table 3 shows the characteristics of the transistor.

Figure 2006278570
Figure 2006278570

従来の電界効果トランジスタは、最大動作電圧は80V程度である。実施例4では、(E)再成長により作製した電界効果トランジスタの最大動作電圧は600V、(F)エッチングと再成長を用いて作製した電界効果トランジスタの最大動作電圧は600Vである。従来と比較して、電界効果トランジスタの動作電圧を約7.5倍増加することができる。さらに、AlN/AlGaN/AlN電界効果トランジスタの最大相互コンタクタンスは、800mS/mm、最大ドレイン電流は2A/mm以上と非常に高い。これより、AlGaNチャネル層を、AlNキャップ層とSiドープn型AlN層とで挟むことにより、高出力特性が極めて優れた電界効果トランジスタを作製することができる。   The conventional field effect transistor has a maximum operating voltage of about 80V. In Example 4, the maximum operating voltage of a field effect transistor manufactured by (E) regrowth is 600V, and the maximum operating voltage of a field effect transistor manufactured by using (F) etching and regrowth is 600V. Compared with the prior art, the operating voltage of the field effect transistor can be increased by about 7.5 times. Further, the maximum mutual contactance of the AlN / AlGaN / AlN field effect transistor is as high as 800 mS / mm and the maximum drain current is 2 A / mm or more. Thus, by sandwiching the AlGaN channel layer between the AlN cap layer and the Si-doped n-type AlN layer, a field effect transistor with extremely excellent high output characteristics can be produced.

(チャネル膜厚とAl組成)
図17に、AlN/AlGa1−XN/AlN電界効果トランジスタのAlGa1−XNチャネル層の膜厚とAl組成Xとの関係を示す。実施例4では、AlGa1−XNチャネル層78,88のAl組成Xを0.8および膜厚を30nmとした。最大動作電圧が100V以上、最大相互コンタクタンスが500mS/mm以上、最大ドレイン電流が1A/mm以上と高出力特性が優れた電界効果トランジスタが得られる条件を〇、特性が劣化する条件を×で示す。
(Channel thickness and Al composition)
FIG. 17 shows the relationship between the Al X Ga 1-X N channel layer thickness and the Al composition X of the AlN / Al X Ga 1-X N / AlN field effect transistor. In Example 4, the Al X Ga 1-X N channel layers 78 and 88 had an Al composition X of 0.8 and a film thickness of 30 nm. The conditions for obtaining a field effect transistor excellent in high output characteristics, such as a maximum operating voltage of 100 V or more, a maximum mutual contactance of 500 mS / mm or more, and a maximum drain current of 1 A / mm or more, are given. Show.

AlGa1−XNチャネル層78,88のAl組成Xが0.9を超えると、いかなる膜厚においても優れた特性は得られない。Al組成Xが0.9では膜厚を200nm以下、Al組成Xが0.7では膜厚を150nm以下、Al組成Xが0.5では膜厚を100nm以下、Al組成Xが0.2では膜厚を50nm以下、Al組成Xが0では膜厚を20nm以下においてのみ優れた特性が得られる。AlGa1−XNチャネル層78,88の膜厚をt(nm)とすると、Al組成Xが0.9以下において、
t<20+200×X、
の条件下においてのみ、高出力特性が優れた電界効果トランジスタが得られる。
When the Al composition X of the Al X Ga 1-X N channel layers 78 and 88 exceeds 0.9, excellent characteristics cannot be obtained at any film thickness. When the Al composition X is 0.9, the film thickness is 200 nm or less, when the Al composition X is 0.7, the film thickness is 150 nm or less, when the Al composition X is 0.5, the film thickness is 100 nm or less, and when the Al composition X is 0.2, When the film thickness is 50 nm or less and the Al composition X is 0, excellent characteristics can be obtained only when the film thickness is 20 nm or less. When the film thickness of the Al X Ga 1-X N channel layers 78 and 88 is t (nm), when the Al composition X is 0.9 or less,
t <20 + 200 × X,
Only under these conditions, a field effect transistor having excellent high output characteristics can be obtained.

また、高濃度Siドープn型AlGa1−YN層84のAl組成Yとの関係では、Y≦Xとするのがよい。ゲート電極86とソース電極87の接触抵抗を低減することができ、素子抵抗の低減により、電力損失が極めて低い高出力電子デバイスを作製することができる。 Further, in relation to the Al composition Y of the high-concentration Si-doped n-type Al Y Ga 1-Y N layer 84, it is preferable that Y ≦ X. The contact resistance between the gate electrode 86 and the source electrode 87 can be reduced, and a high-power electronic device with extremely low power loss can be manufactured by reducing the element resistance.

(Si濃度とドレイン電流)
図18に、Siドープn型AlN層のSi濃度と最大ドレイン電流の関係を示す。実施例4では、Siドープn型AlN層73,83のSi濃度を1×1018cm−3とした。1A/mm以上の最大ドレイン電流は、Si濃度が5×1016cm−3から5×1018cm−3の範囲においてのみ得られる。ただし、5×1016cm−3以下では、電界効果トランジスタは動作しなくなる。これは、Si濃度が5×1016cm−3以下では、高い導電性を有するn型AlNが得られないからである。従って、Siドープn型AlN層73,83のSi濃度を、5×1016cm−3から5×1018cm−3の範囲にすることで、最大ドレイン電流が高い電界効果トランジスタを作製することができる。
(Si concentration and drain current)
FIG. 18 shows the relationship between the Si concentration of the Si-doped n-type AlN layer and the maximum drain current. In Example 4, the Si concentration of the Si-doped n-type AlN layers 73 and 83 was 1 × 10 18 cm −3 . The maximum drain current of 1 A / mm or more is obtained only when the Si concentration is in the range of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 . However, the field effect transistor does not operate at 5 × 10 16 cm −3 or less. This is because n-type AlN having high conductivity cannot be obtained when the Si concentration is 5 × 10 16 cm −3 or less. Therefore, a field effect transistor having a high maximum drain current is produced by setting the Si concentration of the Si-doped n-type AlN layers 73 and 83 to a range of 5 × 10 16 cm −3 to 5 × 10 18 cm −3. Can do.

(キャップ膜厚とgm)
図19に、AlNキャップ層の膜厚と最大相互コンダクタンスの関係を示す。実施例4では、AlNキャップ層79,89の膜厚を5nmとした。500mS/mm以上の最大相互コンタクタンスは、AlNキャップ層79,89の膜厚が15nm以下においてのみ得られる。膜厚を3nmにおいては、最大相互コンタクタンスは900mS/mmまで増加する。MOCVD法によりAlNキャップ層79,89を成長させるため、AlNキャップ層79,89の膜厚は0.5nmの精度で制御できる。従って、AlNキャップ層の膜厚を15nm以下にすることで、最大相互コンタクタンスが高い電界効果トランジスタを作製することができる。
(Cap thickness and gm)
FIG. 19 shows the relationship between the film thickness of the AlN cap layer and the maximum transconductance. In Example 4, the thickness of the AlN cap layers 79 and 89 was 5 nm. The maximum mutual contactance of 500 mS / mm or more is obtained only when the thickness of the AlN cap layers 79 and 89 is 15 nm or less. At a film thickness of 3 nm, the maximum mutual contactance increases to 900 mS / mm. Since the AlN cap layers 79 and 89 are grown by the MOCVD method, the film thickness of the AlN cap layers 79 and 89 can be controlled with an accuracy of 0.5 nm. Therefore, by setting the thickness of the AlN cap layer to 15 nm or less, it is possible to produce a field effect transistor having a high maximum mutual contactance.

(電界効果トランジスタの作製)
図20に、実施例5−1にかかるAlN/Si/AlN電界効果トランジスタを示す。(G)エッチングと再成長により作製したAlN/Si/AlN電界効果トランジスタの構造を示す。ここでは、図16に示した実施例4−2の手順と同様にして、電界効果トランジスタを作製する手順を示す。(1)MOCVD法により、AlN(0001)基板101上に、膜厚1μmのアンドープAlN層102と、0.1分子層のSi層103と、膜厚8nmのAlNキャップ層109とをエピタキシャル成長させる。(2)SiOマスクをスパッタリング法により堆積する。(3)AlNキャップ層109とSi層103の一部をアンドープAlN層102が露出するまで、塩素ガスを用いたドライエッチング(反応性イオンエッチング)により取り除く。
(Production of field effect transistor)
FIG. 20 shows an AlN / Si / AlN field effect transistor according to Example 5-1. (G) Shows the structure of an AlN / Si / AlN field effect transistor fabricated by etching and regrowth. Here, a procedure for manufacturing a field effect transistor is shown in the same manner as the procedure of Example 4-2 shown in FIG. (1) An undoped AlN layer 102 having a thickness of 1 μm, a Si layer 103 having a molecular layer of 0.1, and an AlN cap layer 109 having a thickness of 8 nm are epitaxially grown on an AlN (0001) substrate 101 by MOCVD. (2) A SiO 2 mask is deposited by sputtering. (3) The AlN cap layer 109 and part of the Si layer 103 are removed by dry etching (reactive ion etching) using chlorine gas until the undoped AlN layer 102 is exposed.

(4)MOCVD法により、膜厚40nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層104を再成長させる。(5)リフトオフによりSiOマスクを除去する。(6)再成長により形成した高濃度Siドープn型AlN層104上に、ドレイン電極105とソース電極107(Ti/Al/Ti/Au)とを形成する。(7)AlNキャップ層109上にゲート電極106(Pd/Au)を形成する。 (4) The high-concentration Si-doped n-type AlN layer 104 having a film thickness of 40 nm and a Si concentration of 5 × 10 19 cm −3 is regrown by MOCVD. (5) The SiO 2 mask is removed by lift-off. (6) A drain electrode 105 and a source electrode 107 (Ti / Al / Ti / Au) are formed on the high-concentration Si-doped n-type AlN layer 104 formed by regrowth. (7) A gate electrode 106 (Pd / Au) is formed on the AlN cap layer 109.

図21に、実施例5−2にかかるAlN/Si/AlN電界効果トランジスタを示す。(H)再成長により作製したAlN/Si/AlN電界効果トランジスタの構造を示す。ここでは、図5に示した実施例1の手順と同様にして、電界効果トランジスタを作製する手順を示す。(1)MOCVD法により、AlN(0001)基板111上に、膜厚1μmのアンドープAlN層112と、0.1分子層のSi層113と、膜厚8nmのAlNキャップ層119とをエピタキシャル成長させる。(2)SiOマスクをスパッタリング法により堆積する。(3)MOCVD法により、膜厚40nm、Si濃度5×1019cm−3の高濃度Siドープn型AlN層114を再成長する。 FIG. 21 shows an AlN / Si / AlN field effect transistor according to Example 5-2. (H) Shows the structure of an AlN / Si / AlN field effect transistor fabricated by regrowth. Here, a procedure for manufacturing a field effect transistor is shown in the same manner as the procedure of the first embodiment shown in FIG. (1) An undoped AlN layer 112 having a thickness of 1 μm, a Si layer 113 having a thickness of 0.1 molecular layer, and an AlN cap layer 119 having a thickness of 8 nm are epitaxially grown on an AlN (0001) substrate 111 by MOCVD. (2) A SiO 2 mask is deposited by sputtering. (3) A high-concentration Si-doped n-type AlN layer 114 having a film thickness of 40 nm and a Si concentration of 5 × 10 19 cm −3 is regrown by MOCVD.

(4)リフトオフによりSiOマスクおよびSiOマスク上の高濃度Siドープn型AlN層114を除去する。(5)再成長により形成した高濃度Siドープn型AlN層114上に、ドレイン電極115およびソース電極117(Ti/Al/Ti/Au)を形成する。(6)AlNキャップ層119上にゲート電極116(Pd/Au)を形成する。 (4) The SiO 2 mask and the high-concentration Si-doped n-type AlN layer 114 on the SiO 2 mask are removed by lift-off. (5) A drain electrode 115 and a source electrode 117 (Ti / Al / Ti / Au) are formed on the high-concentration Si-doped n-type AlN layer 114 formed by regrowth. (6) A gate electrode 116 (Pd / Au) is formed on the AlN cap layer 119.

(G)エッチングと再成長により作製したAlN/Si/AlN電界効果トランジスタと、(H)再成長により作製したAlN/Si/AlN電界効果トランジスタと、従来のGaNを用いて作成したヘテロ構造電界効果トランジスタの特性を表4に示す。   (G) AlN / Si / AlN field effect transistor fabricated by etching and regrowth, (H) AlN / Si / AlN field effect transistor fabricated by regrowth, and heterostructure field effect fabricated using conventional GaN Table 4 shows the characteristics of the transistor.

Figure 2006278570
Figure 2006278570

従来の電界効果トランジスタは、最大動作電圧は80V程度である。実施例5では、(G)エッチングと再成長により作製したAlN/Si/AlN電界効果トランジスタの最大動作電圧は560V、(H)再成長により作製したAlN/Si/AlN電界効果トランジスタの最大動作電圧は550Vである。従来と比較して、電界効果トランジスタの動作電圧を約7倍も増加することができる。   The conventional field effect transistor has a maximum operating voltage of about 80V. In Example 5, the maximum operating voltage of an AlN / Si / AlN field effect transistor fabricated by (G) etching and regrowth is 560 V, and (H) the maximum operating voltage of an AlN / Si / AlN field effect transistor fabricated by regrowth. Is 550V. Compared with the prior art, the operating voltage of the field effect transistor can be increased about 7 times.

(Siの膜厚)
図22に、Si層の堆積量と最大ドレイン電流の関係を示す。前述のように、実施例5では、Si層103,113の堆積量を0.1分子層とした。0.5A/mm以上の最大ドレイン電流は、Si層103,113の堆積量が1分子層以下においてのみ得られる。ただし、Si層を挿入しない場合には、電界効果トランジスタは動作しなくなる。従って、Si層103,113の堆積量を1分子層以下にすることで、最大ドレイン電流が高い電界効果トランジスタを作製することができる。
(Si film thickness)
FIG. 22 shows the relationship between the deposition amount of the Si layer and the maximum drain current. As described above, in Example 5, the deposition amount of the Si layers 103 and 113 was 0.1 molecular layer. The maximum drain current of 0.5 A / mm or more can be obtained only when the deposition amount of the Si layers 103 and 113 is one molecular layer or less. However, when no Si layer is inserted, the field effect transistor does not operate. Therefore, a field effect transistor having a high maximum drain current can be manufactured by setting the deposition amount of the Si layers 103 and 113 to one molecular layer or less.

上述したように、ショットキーダイオードのショットキー電極、電界効果トランジスタのゲート電極には、Pd/Auを用いた。これら電極には高い耐圧を有するショットキー特性が求められる。これら電極に用いる材料と耐圧の関係を調べた結果を表5に示す。   As described above, Pd / Au is used for the Schottky electrode of the Schottky diode and the gate electrode of the field effect transistor. These electrodes are required to have Schottky characteristics having a high breakdown voltage. Table 5 shows the results of examining the relationship between the materials used for these electrodes and the withstand voltage.

Figure 2006278570
Figure 2006278570

図3に示した実施例1のショットキーダイオードを作製して、耐圧の測定を行った。ショットキー電極に用いる金属材料として、Pd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Ti,Mg,Inを調べた。500V以上の高い耐圧は、Pd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiでのみ得られる。また、これらの電極の上に別の電極を積層した場合でも、Siドープn型AlN層またはAlNキャップ層の表面とPd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiのいずれか最低1つが接触していれば、高い耐圧が得られる。   The Schottky diode of Example 1 shown in FIG. 3 was produced and the breakdown voltage was measured. Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, Ti, Mg, and In were investigated as metal materials used for the Schottky electrode. A high breakdown voltage of 500 V or more can be obtained only with Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, and Ti. Even when another electrode is laminated on these electrodes, the surface of the Si-doped n-type AlN layer or AlN cap layer and Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, and Ti If at least one of them is in contact, a high breakdown voltage can be obtained.

(電極を形成する構造)
上述したように、ショットキーダイオードのオーミック電極、電界効果トランジスタのソース電極およびドレイン電極は、高濃度Siドープn型AlN層上に形成した。これらの電極には、低い接触抵抗を有するオーミック特性が求められる。オーミック電極を形成する構造とオーミック電極の接触抵抗の関係を調べた。接触抵抗は、伝送線路(TLM)法を用いて求めた。作製した構造は、次の4つである。
(Structure to form electrodes)
As described above, the ohmic electrode of the Schottky diode and the source electrode and drain electrode of the field effect transistor were formed on the high-concentration Si-doped n-type AlN layer. These electrodes are required to have ohmic characteristics having a low contact resistance. The relationship between the structure forming the ohmic electrode and the contact resistance of the ohmic electrode was investigated. The contact resistance was determined using the transmission line (TLM) method. The following four structures were produced.

(A)AlN(0001)基板上にアンドープAlN層(膜厚0.5μm)、Siドープn型AlN層(膜厚4μm、Si濃度1×1017cm−3)をエピタキシャル成長した構造。ここでは、高濃度Siドープn型AlN層を用いていない。
(B)AlN(0001)基板上にアンドープAlN層(膜厚0.5μm)、Siドープn型AlN層(膜厚4μm、Si濃度1×1017cm−3)、高濃度Siドープn型AlN層(膜厚10nm、Si濃度5×1019cm−3)をエピタキシャル成長した構造。
(C)AlN(0001)基板上にアンドープAlN層(膜厚0.5μm)、Siドープn型AlN層(膜厚4μm、Si濃度1×1017cm−3)、高濃度Siドープn型AlN層(膜厚3nm、Si濃度5×1019cm−3)、高濃度Siドープn型AlGa1−ZN組成傾斜層(Al組成Zは1から0へと連続的に変化、膜厚3nm、Si濃度5×1019cm−3)、高濃度Siドープn型GaN層(膜厚3nm、Si濃度5×1019cm−3)をエピタキシャル成長した構造。
(D)AlN(0001)基板上にアンドープAlN層(膜厚0.5μm)、Siドープn型AlN層(膜厚4μm、Si濃度1×1017cm−3)、高濃度Siドープn型AlN層(膜厚3nm、Si濃度5×1019cm−3)、高濃度Siドープn型AlN層(膜厚3nm、Si濃度5×1019cm−3)と高濃度Siドープn型AlGa1−ZN層(膜厚3nm、Al組成Z=0.2、Si濃度5×1019cm−3)とを交互に積層した超格子層(5周期)をエピタキシャル成長した構造。
(A) A structure in which an undoped AlN layer (film thickness 0.5 μm) and a Si-doped n-type AlN layer (film thickness 4 μm, Si concentration 1 × 10 17 cm −3 ) are epitaxially grown on an AlN (0001) substrate. Here, a high-concentration Si-doped n-type AlN layer is not used.
(B) Undoped AlN layer (film thickness 0.5 μm), Si-doped n-type AlN layer (film thickness 4 μm, Si concentration 1 × 10 17 cm −3 ), high-concentration Si-doped n-type AlN on AlN (0001) substrate A structure obtained by epitaxially growing a layer (film thickness: 10 nm, Si concentration: 5 × 10 19 cm −3 ).
(C) Undoped AlN layer (film thickness 0.5 μm), Si-doped n-type AlN layer (film thickness 4 μm, Si concentration 1 × 10 17 cm −3 ), high-concentration Si-doped n-type AlN on AlN (0001) substrate Layer (film thickness 3 nm, Si concentration 5 × 10 19 cm −3 ), high-concentration Si-doped n-type Al Z Ga 1-Z N composition gradient layer (Al composition Z continuously changed from 1 to 0, film thickness 3 nm, Si concentration 5 × 10 19 cm −3 ), a structure in which a high concentration Si-doped n-type GaN layer (film thickness 3 nm, Si concentration 5 × 10 19 cm −3 ) is epitaxially grown.
(D) Undoped AlN layer (film thickness 0.5 μm), Si-doped n-type AlN layer (film thickness 4 μm, Si concentration 1 × 10 17 cm −3 ), high-concentration Si-doped n-type AlN on AlN (0001) substrate Layer (film thickness 3 nm, Si concentration 5 × 10 19 cm −3 ), high-concentration Si-doped n-type AlN layer (film thickness 3 nm, Si concentration 5 × 10 19 cm −3 ) and high-concentration Si-doped n-type Al Z Ga A structure in which a superlattice layer (5 periods) in which 1-ZN layers (thickness 3 nm, Al composition Z = 0.2, Si concentration 5 × 10 19 cm −3 ) are alternately stacked is epitaxially grown.

(A)から(D)の構造で得られた、オーミック電極の接触抵抗を表6に示す。   Table 6 shows the contact resistance of the ohmic electrode obtained in the structures of (A) to (D).

Figure 2006278570
Figure 2006278570

接触抵抗が低いほど、高周波での動作が可能であり、また損失を低減できる。(A)と(B)とを比較すると、Siドープn型AlN層とオーミック電極の間に高濃度SiドープAlN層を挿入することにより、接触抵抗を500分の1以下に、大幅に低下できることがわかる。従って、高濃度SiドープAlN層を用いる構造により、高出力電子デバイスの高周波化と低損失化とを図ることができる。   The lower the contact resistance, the higher frequency operation is possible and the loss can be reduced. When (A) and (B) are compared, the contact resistance can be greatly reduced to 1/500 or less by inserting a high-concentration Si-doped AlN layer between the Si-doped n-type AlN layer and the ohmic electrode. I understand. Therefore, the structure using the high-concentration Si-doped AlN layer can increase the frequency and the loss of the high-power electronic device.

(B)と(C)とを比較すると、高濃度Siドープn型AlN層上に、さらに高濃度Siドープn型AlGa1−ZN組成傾斜層、高濃度Siドープn型GaN層を挿入することにより、接触抵抗を低下できることがわかる。(B)と(D)とを比較すると、高濃度Siドープn型AlN層上に、高濃度ドープAlN/AlGa1−ZN超格子層を挿入することで、接触抵抗を低下できることがわかる。 Compared (B) and the (C), a high concentration Si-doped n-type AlN layer, higher concentrations Si-doped n-type Al Z Ga 1-Z N composition gradient layer, the high-concentration Si-doped n-type GaN layer It can be seen that the contact resistance can be lowered by the insertion. Compared (B) and the (D), a high concentration Si-doped n-type AlN layer, by inserting a heavily doped AlN / Al Z Ga 1-Z N superlattice layer, can be lowered contact resistance Recognize.

(電極の種類)
上述したように、ショットキーダイオードのオーミック電極、電界効果トランジスタのソース電極およびドレイン電極には、Ti/Al/Ti/Auを用いた。これら電極には低い接触抵抗が求められる。これら電極に用いる材料と接触抵抗の関係を調べた結果を表7に示す。
(Type of electrode)
As described above, Ti / Al / Ti / Au is used for the ohmic electrode of the Schottky diode and the source electrode and drain electrode of the field effect transistor. These electrodes are required to have low contact resistance. Table 7 shows the results of examining the relationship between the materials used for these electrodes and the contact resistance.

Figure 2006278570
Figure 2006278570

上述した実施例7の(B)の構造を作製し、TLM法により接触抵抗を測定した。これら電極に用いる金属材料として、Pd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Ti,Mg,Inを調べた。10−5Ωcm台の極めて低い接触抵抗は、Mo,W,Ta,Al,Tiでのみ得られる。また、これらの金属の上に別の金属を積層した場合でも、同様に低い接触抵抗が得られる。 The structure of Example 7 (B) described above was prepared, and the contact resistance was measured by the TLM method. As metal materials used for these electrodes, Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, Ti, Mg, and In were examined. 10 -5 [Omega] cm 2 units very low contact resistance is, Mo, W, Ta, Al , obtained only Ti. Further, even when another metal is laminated on these metals, a low contact resistance can be obtained similarly.

従来のGaNを用いたショットキーダイオードを示す断面図である。It is sectional drawing which shows the conventional Schottky diode using GaN. 従来のGaN系ヘテロ構造電界効果トランジスタを示す断面図である。It is sectional drawing which shows the conventional GaN-type heterostructure field effect transistor. 実施例1にかかるSiドープn型AlN層を用いたショットキーダイオードを示す図である。3 is a diagram illustrating a Schottky diode using a Si-doped n-type AlN layer according to Example 1. FIG. 実施例1のショットキーダイオードをエッチングにより作製する方法を示す図である。It is a figure which shows the method of producing the Schottky diode of Example 1 by an etching. 実施例1のショットキーダイオードを再成長により作製する方法を示す図である。It is a figure which shows the method of producing the Schottky diode of Example 1 by regrowth. 実施例1のショットキーダイオードの電流−電圧特性を示す図である。FIG. 3 is a diagram showing current-voltage characteristics of the Schottky diode of Example 1. Siドープn型AlN層のSi濃度と耐圧の関係を示す図である。It is a figure which shows the relationship between Si density | concentration of a Si dope n-type AlN layer, and a proof pressure. 高濃度Siドープn型AlN層のSi濃度と接触抵抗の関係を示す図である。It is a figure which shows the relationship between Si density | concentration of a high concentration Si dope n-type AlN layer, and contact resistance. リフトオフにより除去できる高濃度Siドープn型AlGa1−YN層の膜厚とAl組成との関係を示す図である。Can be removed by lift-off is a diagram showing the relationship between the thickness and the Al composition of the high concentration Si-doped n-type Al Y Ga 1-Y N layer. 実施例2−1にかかるSiドープn型AlNを用いた縦型ショットキーダイオードを示す断面図である。It is sectional drawing which shows the vertical Schottky diode using Si dope n type AlN concerning Example 2-1. 実施例2−2にかかるSiドープn型AlNを用いた縦型ショットキーダイオードを示す断面図である。It is sectional drawing which shows the vertical Schottky diode using Si dope n-type AlN concerning Example 2-2. 実施例2の縦型ショットキーダイオードの電流−電圧特性を示す図である。6 is a diagram showing current-voltage characteristics of a vertical Schottky diode of Example 2. FIG. 実施例3にかかるSiドープn型AlN層を用いた電界効果トランジスタを示す図である。6 is a diagram showing a field effect transistor using a Si-doped n-type AlN layer according to Example 3. FIG. 実施例4−1にかかる電界効果トランジスタを示す断面図である。It is sectional drawing which shows the field effect transistor concerning Example 4-1. 実施例4−2にかかる電界効果トランジスタを示す断面図である。It is sectional drawing which shows the field effect transistor concerning Example 4-2. 実施例4−2にかかる電界効果トランジスタを作製する方法を示す図である。It is a figure which shows the method of producing the field effect transistor concerning Example 4-2. AlN/AlGa1−XN/AlN電界効果トランジスタのAlGa1−XNチャネル層の膜厚とAl組成Xとの関係を示す図である。Is a diagram showing the relationship between the AlN / Al X Ga 1-X N / AlN field effect transistor Al X Ga 1-X N film thickness of the channel layer and the Al composition X. Siドープn型AlN層のSi濃度と最大ドレイン電流の関係を示す図である。It is a figure which shows the relationship between Si density | concentration of Si dope n-type AlN layer, and maximum drain current. AlNキャップ層の膜厚と最大相互コンダクタンスの関係を示す図である。It is a figure which shows the relationship between the film thickness of an AlN cap layer, and maximum transconductance. 実施例5−1にかかるAlN/Si/AlN電界効果トランジスタを示す断面図である。It is sectional drawing which shows the AlN / Si / AlN field effect transistor concerning Example 5-1. 実施例5−2にかかるAlN/Si/AlN電界効果トランジスタを示す断面図である。It is sectional drawing which shows the AlN / Si / AlN field effect transistor concerning Example 5-2. Si層の堆積量と最大ドレイン電流の関係を示す図である。It is a figure which shows the relationship between the deposition amount of Si layer, and the maximum drain current.

符号の説明Explanation of symbols

11 n型GaN基板
12 Siドープn型GaN層
13,35,43,54 ショットキー電極
14,36,44,55 オーミック電極
21 基板
22 アンドープGaN層
23 SiドープAlGaNキャップ層
24,67,77,87,107,117 ソース電極
25,66,76,86,106,116 ゲート電極
26,65,75,85,105,115 ドレイン電極
31,41,61,71,81,101,111 AlN(0001)基板
32,62,72,82,102,112 アンドープAlN層
33,42,52,63,73,83 Siドープn型AlN層
34,53,64,74,84,104,114 高濃度Siドープn型AlN層
37,90 SiOマスク
51 AlN(000−1)基板
78,88 AlGa1−XNチャネル層
79,89,109,119 AlNキャップ層
103,113 Si層
11 n-type GaN substrate 12 Si-doped n-type GaN layer 13, 35, 43, 54 Schottky electrode 14, 36, 44, 55 Ohmic electrode 21 substrate 22 undoped GaN layer 23 Si-doped AlGaN cap layer 24, 67, 77, 87 107, 117 Source electrode 25, 66, 76, 86, 106, 116 Gate electrode 26, 65, 75, 85, 105, 115 Drain electrode 31, 41, 61, 71, 81, 101, 111 AlN (0001) substrate 32, 62, 72, 82, 102, 112 Undoped AlN layer 33, 42, 52, 63, 73, 83 Si-doped n-type AlN layer 34, 53, 64, 74, 84, 104, 114 High-concentration Si-doped n-type AlN layer 37,90 SiO 2 mask 51 AlN (000-1) substrate 78,88 Al X Ga 1-X N channel layer 79, 89, 109, 119 AlN cap layer 103, 113 Si layer

Claims (29)

半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層されたSiドープn型AlN層と、
該Siドープn型AlN層上に、高濃度Siドープn型AlN層を介して形成されたオーミック電極と、
前記Siドープn型AlN層上に形成されたショットキー電極とを備え、
前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とするショットキーダイオード。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si-doped n-type AlN layer stacked on the undoped AlN layer;
An ohmic electrode formed on the Si-doped n-type AlN layer via a high-concentration Si-doped n-type AlN layer;
A Schottky electrode formed on the Si-doped n-type AlN layer,
The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Si concentration of the high-concentration Si-doped n-type AlN layer is 5 × 10 19 cm A Schottky diode characterized by being 3 or more.
成長表面が(0001)面であるn型AlNおよびn型SiCのいずれかの材料からなる基板と、
該基板上に積層され、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層と、
該Siドープn型AlN層上に形成されたショットキー電極と、
前記基板の裏面に形成されたオーミック電極と
を備えたことを特徴とするショットキーダイオード。
A substrate made of any one of n-type AlN and n-type SiC whose growth surface is a (0001) plane;
A Si-doped n-type AlN layer stacked on the substrate and having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 ;
A Schottky electrode formed on the Si-doped n-type AlN layer;
An Schottky diode comprising: an ohmic electrode formed on the back surface of the substrate.
成長表面が(000−1)面であるn型AlNおよびn型SiCいずれかの材料からなる基板と、
該基板上に積層されたSiドープn型AlN層と、
該Siドープn型AlN層上に積層された高濃度Siドープn型AlN層と、
該高濃度Siドープn型AlN層上に形成されたオーミック電極と、
前記基板の裏面に形成されたショットキー電極とを備え、
前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とするショットキーダイオード。
A substrate made of any material of n-type AlN and n-type SiC whose growth surface is a (000-1) plane;
A Si-doped n-type AlN layer laminated on the substrate;
A high-concentration Si-doped n-type AlN layer stacked on the Si-doped n-type AlN layer;
An ohmic electrode formed on the high-concentration Si-doped n-type AlN layer;
A Schottky electrode formed on the back surface of the substrate,
The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Si concentration of the high-concentration Si-doped n-type AlN layer is 5 × 10 19 cm A Schottky diode characterized by being 3 or more.
前記高濃度Siドープn型AlN層と前記オーミック電極との間に、高濃度Siドープn型AlGa1−ZN組成傾斜層と、高濃度Siドープn型GaN層とを形成し、前記高濃度Siドープn型AlGa1−ZN組成傾斜層のAl組成Zを、前記高濃度Siドープn型AlN層から前記高濃度Siドープn型GaN層に向けて1から0へと連続的に変化させ、前記高濃度Siドープn型AlGa1−ZN組成傾斜層および前記高濃度Siドープn型GaN層のSi濃度は、1×1019cm−3以上であることを特徴とする請求項1または3に記載のショットダイオード。 Said high during concentration Si-doped n-type AlN layer and said ohmic electrode, formed a high-concentration Si-doped n-type Al Z Ga 1-Z N composition gradient layer, and a high-concentration Si-doped n-type GaN layer, wherein the high concentration Si-doped n-type Al Z Ga 1-Z n Al composition Z of the composition gradient layer, continuous to the high concentration Si-doped n-type GaN layer 1 toward 0 from the high concentration Si-doped n-type AlN layer to alter, wherein the Si concentration of the high concentration Si-doped n-type Al Z Ga 1-Z n composition gradient layer and the high concentration Si-doped n-type GaN layer is 1 × 10 19 cm -3 or more The shot diode according to claim 1 or 3. 前記高濃度Siドープn型AlN層と前記オーミック電極との間に、高濃度Siドープn型AlN層と高濃度Siドープn型AlGa1−ZN層とを交互に積層した超格子層を形成し、前記高濃度Siドープn型AlGa1−ZN層のAl組成Zは、0〜0.9であり、前記高濃度Siドープn型AlN層および前記高濃度Siドープn型AlGa1−ZN層の膜厚は、5nm以下であり、前記高濃度Siドープn型AlN層および前記高濃度Siドープn型AlGa1−ZN層のSi濃度は、1×1019cm−3以上であることを特徴とする請求項1または3に記載のショットキーダイオード。 It said high during concentration Si-doped n-type AlN layer and the ohmic electrode, the high-concentration Si-doped n-type AlN layer and the high-concentration Si-doped n-type Al Z Ga 1-Z N layer and the superlattice layer formed by alternately laminating forming a said high concentration Si-doped n-type Al Z Ga 1-Z n layer of Al composition Z is 0 to 0.9, the high concentration Si-doped n-type AlN layer and the high concentration Si-doped n-type the film thickness of the Al Z Ga 1-Z n layer is 5nm or less, Si concentration of the high concentration Si-doped n-type AlN layer and the high concentration Si-doped n-type Al Z Ga 1-Z n layer is 1 × The Schottky diode according to claim 1, wherein the Schottky diode is 10 19 cm −3 or more. 前記オーミック電極は、Mo,W,Ta,Al,Tiのいずれか1つが含まれ、
前記高濃度Siドープn型AlN層、前記高濃度Siドープn型GaN層または前記超格子層の表面とTi,Al,W,Mo,Taのいずれか1つの材料が接触していることを特徴とする請求項1または3ないし5のいずれかに記載のショットキーダイオード。
The ohmic electrode includes any one of Mo, W, Ta, Al, Ti,
The surface of the high-concentration Si-doped n-type AlN layer, the high-concentration Si-doped n-type GaN layer, or the superlattice layer is in contact with any one material of Ti, Al, W, Mo, and Ta. The Schottky diode according to any one of claims 1 and 3 to 5.
前記ショットキー電極は、Pd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiのいずれか1つが含まれ、
前記Siドープn型AlN層の表面とPd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiのいずれか1つの材料が接触していることを特徴とする請求項1または2に記載のショットキーダイオード。
The Schottky electrode includes any one of Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, Ti,
3. The surface of the Si-doped n-type AlN layer is in contact with any one material of Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, and Ti. A Schottky diode described in 1.
前記半絶縁性基板は、成長表面が(0001)面であるAlN基板、SiC基板、サファイア基板のいずれかであることを特徴とする請求項1に記載のショットキーダイオード。   2. The Schottky diode according to claim 1, wherein the semi-insulating substrate is any one of an AlN substrate, a SiC substrate, and a sapphire substrate whose growth surface is a (0001) plane. 半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層されたSiドープn型AlN層と、
該Siドープn型AlN層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、
前記Siドープn型AlN層上に形成されたゲート電極とを備え、
前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする電界効果トランジスタ。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si-doped n-type AlN layer stacked on the undoped AlN layer;
A drain electrode and a source electrode formed on the Si-doped n-type AlN layer via a high-concentration Si-doped n-type AlN layer;
A gate electrode formed on the Si-doped n-type AlN layer,
The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Si concentration of the high-concentration Si-doped n-type AlN layer is 5 × 10 19 cm − 3. A field effect transistor characterized by being 3 or more.
半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層されたSiドープn型AlN層と、
該Siドープn型AlN層上に積層されたAlGa1−XNチャネル層と、
該AlGa1−XNチャネル層上に積層されたAlNキャップ層と、
該AlNキャップ層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、
前記AlNキャップ層上に形成されたゲート電極とを備え、
前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記AlGa1−XNチャネル層のAl組成Xは、0.9以下であり、前記AlGa1−XNチャネル層の膜厚t(nm)は、t<20+200×Xの関係を満たし、前記高濃度Siドープn型AlN層のSi濃度は、5×1019cm−3以上であることを特徴とする電界効果トランジスタ。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si-doped n-type AlN layer stacked on the undoped AlN layer;
An Al X Ga 1-X N channel layer stacked on the Si-doped n-type AlN layer;
An AlN cap layer stacked on the Al X Ga 1-X N channel layer;
A drain electrode and a source electrode formed on the AlN cap layer via a high-concentration Si-doped n-type AlN layer;
A gate electrode formed on the AlN cap layer,
The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Al composition X of the Al X Ga 1-X N channel layer is 0.9 or less. The film thickness t (nm) of the Al X Ga 1-X N channel layer satisfies the relationship of t <20 + 200 × X, and the Si concentration of the high-concentration Si-doped n-type AlN layer is 5 × 10 19 A field-effect transistor characterized by being cm −3 or more.
半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層されたSiドープn型AlN層と、
該Siドープn型AlN層上に積層されたAlGa1−XNチャネル層と、
該AlGa1−XNチャネル層上に積層されたAlNキャップ層と、
該AlNキャップ層と前記AlGa1−XNチャネル層の一部を除去した部分に、高濃度Siドープn型AlGa1−YN層を介して形成されたドレイン電極およびソース電極と、
前記AlNキャップ層上に形成されたゲート電極とを備え、
前記Siドープn型AlN層のSi濃度は、5×1016cm−3〜5×1018cm−3であり、前記AlGa1−XNチャネル層のAl組成Xは、0.9以下であり、前記AlGa1−XNチャネル層の膜厚t(nm)は、t<20+200×Xの関係を満たし、前記高濃度Siドープn型AlGa1−YN層のSi濃度は、5×1019cm−3以上であり、Al組成XとYとの関係は、Y≦Xであることを特徴とする電界効果トランジスタ。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si-doped n-type AlN layer stacked on the undoped AlN layer;
An Al X Ga 1-X N channel layer stacked on the Si-doped n-type AlN layer;
An AlN cap layer stacked on the Al X Ga 1-X N channel layer;
A drain electrode and a source electrode formed on the portion from which the AlN cap layer and a part of the Al X Ga 1-X N channel layer have been removed via a high-concentration Si-doped n-type Al Y Ga 1-Y N layer; ,
A gate electrode formed on the AlN cap layer,
The Si concentration of the Si-doped n-type AlN layer is 5 × 10 16 cm −3 to 5 × 10 18 cm −3 , and the Al composition X of the Al X Ga 1-X N channel layer is 0.9 or less. The film thickness t (nm) of the Al X Ga 1-X N channel layer satisfies the relationship of t <20 + 200 × X, and the Si concentration of the high-concentration Si-doped n-type Al Y Ga 1-Y N layer Is 5 × 10 19 cm −3 or more, and the relationship between the Al composition X and Y is Y ≦ X.
半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層され、膜厚が1分子層以下のSi層と、
該Si層上に積層され、膜厚が15nm以下のAlNキャップ層と、
該AlNキャップ層と前記Si層と前記アンドープAlN層の一部を除去した部分に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、
前記AlNキャップ層上に形成されたゲート電極とを備え、
前記高濃度Siドープn型AlN層のSi濃度は、1×1019cm−3以上であることを特徴とする電界効果トランジスタ。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si layer laminated on the undoped AlN layer and having a film thickness of one molecular layer or less;
An AlN cap layer having a film thickness of 15 nm or less laminated on the Si layer;
A drain electrode and a source electrode formed via a high-concentration Si-doped n-type AlN layer on a part of the AlN cap layer, the Si layer, and the undoped AlN layer removed, and
A gate electrode formed on the AlN cap layer,
The field effect transistor according to claim 1, wherein the Si concentration of the high-concentration Si-doped n-type AlN layer is 1 × 10 19 cm −3 or more.
半絶縁性基板上に積層されたアンドープAlN層と、
該アンドープAlN層上に積層され、膜厚が1分子層以下のSi層と、
該Si層上に積層され、膜厚が15nm以下のAlNキャップ層と、
該AlNキャップ層上に、高濃度Siドープn型AlN層を介して形成されたドレイン電極およびソース電極と、
前記AlNキャップ層上に形成されたゲート電極とを備え、
前記高濃度Siドープn型AlN層のSi濃度は、1×1019cm−3以上であることを特徴とする電界効果トランジスタ。
An undoped AlN layer stacked on a semi-insulating substrate;
A Si layer laminated on the undoped AlN layer and having a film thickness of one molecular layer or less;
An AlN cap layer having a film thickness of 15 nm or less laminated on the Si layer;
A drain electrode and a source electrode formed on the AlN cap layer via a high-concentration Si-doped n-type AlN layer;
A gate electrode formed on the AlN cap layer,
The field effect transistor according to claim 1, wherein the Si concentration of the high-concentration Si-doped n-type AlN layer is 1 × 10 19 cm −3 or more.
前記高濃度Siドープn型AlN層と前記ドレイン電極およびソース電極との間に、高濃度Siドープn型AlGa1−ZN組成傾斜層と、高濃度Siドープn型GaN層とを形成し、前記高濃度Siドープn型AlGa1−ZN組成傾斜層のAl組成Zを、前記高濃度Siドープn型AlN層から前記高濃度Siドープn型GaN層に向けて1から0へと連続的に変化させ、前記高濃度Siドープn型AlGa1−ZN組成傾斜層および前記高濃度Siドープn型GaN層のSi濃度は、1×1019cm−3以上であることを特徴とする請求項9ないし13のいずれかに記載の電界効果トランジスタ。 Between the drain electrode and the source electrode and the high concentration Si-doped n-type AlN layer, forming a high-concentration Si-doped n-type Al Z Ga 1-Z N composition gradient layer, and a high-concentration Si-doped n-type GaN layer and, the high concentration Si-doped n-type Al Z Ga 1-Z n Al composition Z of the composition gradient layer, from 1 toward the high-concentration Si-doped n-type GaN layer from the high concentration Si-doped n-type AlN layer 0 continuously changed to, Si concentration of the high concentration Si-doped n-type Al Z Ga 1-Z n composition gradient layer and the high concentration Si-doped n-type GaN layer is a 1 × 10 19 cm -3 or more 14. The field effect transistor according to claim 9, wherein 前記高濃度Siドープn型AlN層と前記ドレイン電極およびソース電極との間に、高濃度Siドープn型AlN層と高濃度Siドープn型AlGa1−ZN層とを交互に積層した超格子層を形成し、前記高濃度Siドープn型AlGa1−ZN層のAl組成Zは、0〜0.9であり、前記高濃度Siドープn型AlN層および前記高濃度Siドープn型AlGa1−ZN層の膜厚は、5nm以下であり、記高濃度Siドープn型AlN層および前記高濃度Siドープn型AlGa1−ZN層のSi濃度は、1×1019cm−3以上であることを特徴とする請求項9ないし13のいずれかに記載の電界効果トランジスタ。 Between the drain electrode and the source electrode and the high concentration Si-doped n-type AlN layer, by laminating a high concentration Si-doped n-type AlN layer and the high-concentration Si-doped n-type Al Z Ga 1-Z N layer are alternately forming a superlattice layer, the high concentration Si-doped n-type Al Z Ga 1-Z n layer of Al composition Z is 0 to 0.9, the high concentration Si-doped n-type AlN layer and the high-concentration Si thickness of doped n-type Al Z Ga 1-Z n layer is 5nm or less, Si concentration of the serial high-concentration Si-doped n-type AlN layer and the high concentration Si-doped n-type Al Z Ga 1-Z n layer The field effect transistor according to claim 9, wherein the field effect transistor is 1 × 10 19 cm −3 or more. 前記ドレイン電極およびソース電極は、Mo,W,Ta,Al,Tiのいずれか1つが含まれ、
前記高濃度Siドープn型AlN層、前記高濃度Siドープn型AlGa1−YN層、前記高濃度Siドープn型GaN層または前記超格子層の表面とTi,Al,W,Mo,Taのいずれか1つの材料が接触していることを特徴とする請求項9ないし15のいずれかに記載の電界効果トランジスタ。
The drain electrode and the source electrode include any one of Mo, W, Ta, Al, Ti,
The surface of the high-concentration Si-doped n-type AlN layer, the high-concentration Si-doped n-type Al Y Ga 1-YN layer, the high-concentration Si-doped n-type GaN layer or the superlattice layer and Ti, Al, W, Mo 16. The field effect transistor according to claim 9, wherein any one material of Ta and Ta is in contact.
前記ゲート電極の材料は、Pd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiのいずれか1つが含まれ、
前記Siドープn型AlN層または前記AlNキャップ層の表面とPd,Pt,Ni,Au,Mo,W,Ta,Nb,Al,Tiのいずれか1つの材料が接触していることを特徴とする請求項9ないし13のいずれかに記載の電界効果トランジスタ。
The material of the gate electrode includes any one of Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, Ti,
The surface of the Si-doped n-type AlN layer or the AlN cap layer is in contact with any one material of Pd, Pt, Ni, Au, Mo, W, Ta, Nb, Al, and Ti. The field effect transistor according to claim 9.
前記半絶縁性基板は、成長表面が(0001)面であるAlN基板、SiC基板、サファイア基板のいずれかであることを特徴とする請求項9ないし13のいずれかに記載の電界効果トランジスタ。   14. The field effect transistor according to claim 9, wherein the semi-insulating substrate is any one of an AlN substrate, a SiC substrate, and a sapphire substrate whose growth surface is a (0001) plane. 半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層し、Si濃度が1×1019cm−3以上である高濃度Siドープn形AlN層を、前記Siドープn型AlN層上に積層する第1の工程と、
前記高濃度Siドープn形AlN層の一部を、前記Siドープn形AlN層が露出するまでエッチングにより取り除く第2の工程と、
露出した前記Siドープn形AlN層上にショットキー電極を形成する第3の工程と、
前記高濃度Siドープn形AlN層上にオーミック電極を形成する第4の工程と
を備えたことを特徴とするショットキーダイオードの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is laminated on the undoped AlN layer, A first step of laminating a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the Si-doped n-type AlN layer;
A second step of removing a portion of the high-concentration Si-doped n-type AlN layer by etching until the Si-doped n-type AlN layer is exposed;
Forming a Schottky electrode on the exposed Si-doped n-type AlN layer;
And a fourth step of forming an ohmic electrode on the high-concentration Si-doped n-type AlN layer.
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層する第1の工程と、
前記Siドープn型AlN層上に、Si濃度が1×1019cm−3以上である高濃度Siドープn形AlN層を、再成長により選択的に形成する第2の工程と、
前記Siドープn型AlN層上にショットキー電極を形成する第3の工程と、
再成長により形成した前記高濃度Siドープn形AlN層上にオーミック電極を形成する第4の工程と
を備えたことを特徴とするショットキーダイオードの製造方法。
An undoped AlN layer is stacked on a semi-insulating substrate, and a Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is stacked on the undoped AlN layer. 1 process,
A second step of selectively forming a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the Si-doped n-type AlN layer by regrowth;
A third step of forming a Schottky electrode on the Si-doped n-type AlN layer;
And a fourth step of forming an ohmic electrode on the high-concentration Si-doped n-type AlN layer formed by regrowth. A method for manufacturing a Schottky diode, comprising:
成長表面が(0001)面であるn型AlNおよびn型SiCのいずれかり材料からなる基板上に、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層をエピタキシャル成長させる第1の工程と、
前記Siドープn型AlN層上にショットキー電極を形成する第2の工程と、
前記基板の裏面にオーミック電極を形成する第3の工程と
を備えたことを特徴とするショットキーダイオードの製造方法。
Si-doped n-type having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 on a substrate made of any material of n-type AlN and n-type SiC whose growth surface is the (0001) plane. A first step of epitaxially growing an AlN layer;
A second step of forming a Schottky electrode on the Si-doped n-type AlN layer;
And a third step of forming an ohmic electrode on the back surface of the substrate.
成長表面が(000−1)面であるn型AlNおよびn型SiCいずれかの材料からなる基板上に、Siドープn型AlN層を積層し、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlN層を、前記Siドープn型AlN層上に積層する第1の工程と、
前記高濃度Siドープn型AlN層上にオーミック電極を形成する第2の工程と、
前記基板の裏面にショットキー電極を形成する第3の工程と
を備えたことを特徴とするショットキーダイオードの製造方法。
A Si-doped n-type AlN layer is laminated on a substrate made of either n-type AlN or n-type SiC whose growth surface is a (000-1) plane, and the Si concentration is 1 × 10 19 cm −3 or more. A first step of laminating a high concentration Si-doped n-type AlN layer on the Si-doped n-type AlN layer;
A second step of forming an ohmic electrode on the high-concentration Si-doped n-type AlN layer;
And a third step of forming a Schottky electrode on the back surface of the substrate.
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層し、Si濃度が1×1019cm−3以上である高濃度Siドープn形AlN層を、前記Siドープn型AlN層上に積層する第1の工程と、
前記高濃度Siドープn型AlN層の一部を、前記Siドープn型AlN層が露出するまでエッチングにより取り除く第2の工程と、
露出した前記Siドープn型AlN層上にゲート電極を形成する第3の工程と、
前記高濃度Siドープn型AlN層上にソース電極およびドレイン電極を形成する第4の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is laminated on the undoped AlN layer, A first step of laminating a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the Si-doped n-type AlN layer;
A second step of removing a part of the high-concentration Si-doped n-type AlN layer by etching until the Si-doped n-type AlN layer is exposed;
A third step of forming a gate electrode on the exposed Si-doped n-type AlN layer;
And a fourth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type AlN layer.
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層する第1の工程と、
前記Siドープn型AlN層上に、Si濃度が1×1019cm−3以上である高濃度Siドープn形AlN層を、再成長により選択的に形成する第2の工程と、
前記Siドープn型AlN層上にゲート電極を形成する第3の工程と、
再成長により形成した前記高濃度Siドープn型AlN層上にソース電極およびドレイン電極を形成する第4の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is stacked on a semi-insulating substrate, and a Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is stacked on the undoped AlN layer. 1 process,
A second step of selectively forming a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the Si-doped n-type AlN layer by regrowth;
A third step of forming a gate electrode on the Si-doped n-type AlN layer;
And a fourth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type AlN layer formed by regrowth. A method for producing a field effect transistor, comprising:
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層し、Al組成Xが0.9以下であり、膜厚t(nm)がt<20+200×Xの関係を満たすAlGa1−XNチャネル層を、前記Siドープn型AlN層上に積層し、膜厚が15nm以下のAlNキャップ層を、前記AlGa1−XNチャネル層上に積層し、Al組成YがAl組成XとY≦Xの関係を満たし、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlGa1−YN層を積層する第1の工程と、
前記高濃度Siドープn型AlGa1−YN層の一部を、前記AlNキャップ層が露出するまでエッチングにより取り除く第2の工程と、
露出した前記AlNキャップ層上にゲート電極を形成する第3の工程と、
前記高濃度Siドープn型AlGa1−YN層上にソース電極およびドレイン電極を形成する第4の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is laminated on the undoped AlN layer, An Al X Ga 1-X N channel layer satisfying a relationship of Al composition X of 0.9 or less and a film thickness t (nm) of t <20 + 200 × X is stacked on the Si-doped n-type AlN layer; An AlN cap layer having a film thickness of 15 nm or less is stacked on the Al X Ga 1-X N channel layer, the Al composition Y satisfies the relationship of Al composition X and Y ≦ X, and the Si concentration is 1 × 10 19 cm. A first step of stacking a high-concentration Si-doped n-type Al Y Ga 1-Y N layer that is −3 or more;
A second step of removing a part of the high-concentration Si-doped n-type Al Y Ga 1-Y N layer by etching until the AlN cap layer is exposed;
A third step of forming a gate electrode on the exposed AlN cap layer;
And a fourth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type Al Y Ga 1-YN layer.
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層し、Al組成Xが0.9以下であり、膜厚t(nm)がt<20+200×Xの関係を満たすAlGa1−XNチャネル層を、前記Siドープn型AlN層上に積層し、膜厚が15nm以下のAlNキャップ層を、前記AlGa1−XNチャネル層上に積層する第1の工程と、
前記AlNキャップ層上に、Al組成YがAl組成XとY≦Xの関係を満たし、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlGa1−YN層を、再成長により選択的に形成する第2の工程と、
前記AlNキャップ層上にゲート電極を形成する第3の工程と、
再成長により形成した前記高濃度Siドープn型AlGa1−YN層上にソース電極およびドレイン電極を形成する第4の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is laminated on the undoped AlN layer, An Al X Ga 1-X N channel layer satisfying a relationship of Al composition X of 0.9 or less and a film thickness t (nm) of t <20 + 200 × X is stacked on the Si-doped n-type AlN layer; A first step of laminating an AlN cap layer having a thickness of 15 nm or less on the Al X Ga 1-X N channel layer;
A high-concentration Si-doped n-type Al Y Ga 1-Y N layer having an Al composition Y satisfying the relationship of Al composition X and Y ≦ X and having an Si concentration of 1 × 10 19 cm −3 or more on the AlN cap layer A second step of selectively forming by regrowth;
A third step of forming a gate electrode on the AlN cap layer;
And a fourth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type Al Y Ga 1-Y N layer formed by regrowth. A method for producing a field effect transistor, comprising:
半絶縁性基板上にアンドープAlN層を積層し、Si濃度が5×1016cm−3〜5×1018cm−3であるSiドープn型AlN層を、前記アンドープAlN層上に積層し、Al組成Xが0.9以下であり、膜厚t(nm)がt<20+200×Xの関係を満たすAlGa1−XNチャネル層を、前記Siドープn型AlN層上に積層し、膜厚が15nm以下のAlNキャップ層を、前記AlGa1−XNチャネル層上に積層する第1の工程と、
前記AlNキャップ層と前記AlGa1−XNチャネル層の一部を、前記Siドープn型AlN層の近傍までエッチングにより取り除く第2の工程と、
露出した前記Siドープn型AlN層上に、Al組成YがAl組成XとY≦Xの関係を満たし、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlGa1−YN層を、再成長により選択的に形成する第3の工程と、
前記AlNキャップ層上にゲート電極を形成する第4の工程と、
再成長により形成した前記高濃度Siドープn型AlGa1−YN層上にソース電極およびドレイン電極を形成する第5の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, and an Si-doped n-type AlN layer having a Si concentration of 5 × 10 16 cm −3 to 5 × 10 18 cm −3 is laminated on the undoped AlN layer, An Al X Ga 1-X N channel layer satisfying a relationship of Al composition X of 0.9 or less and a film thickness t (nm) of t <20 + 200 × X is stacked on the Si-doped n-type AlN layer; A first step of laminating an AlN cap layer having a thickness of 15 nm or less on the Al X Ga 1-X N channel layer;
A second step of removing a part of the AlN cap layer and the Al X Ga 1-X N channel layer by etching to the vicinity of the Si-doped n-type AlN layer;
On the exposed Si-doped n-type AlN layer, a high-concentration Si-doped n-type Al Y Ga in which the Al composition Y satisfies the relationship of Al composition X and Y ≦ X and the Si concentration is 1 × 10 19 cm −3 or more. A third step of selectively forming a 1-YN layer by regrowth;
A fourth step of forming a gate electrode on the AlN cap layer;
And a fifth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type Al Y Ga 1-Y N layer formed by regrowth.
半絶縁性基板上にアンドープAlN層を積層し、膜厚が1分子層以下のSi層を前記アンドープAlN層上に積層し、膜厚が15nm以下のAlNキャップ層を前記Si層上に積層する第1の工程と、
前記AlNキャップ層上に、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlN層を、再成長により選択的に形成する第2の工程と、
前記AlNキャップ層上にゲート電極を形成する第3の工程と、
再成長により形成した前記高濃度Siドープn型AlN層上にソース電極およびドレイン電極を形成する第4の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, a Si layer having a film thickness of 1 molecular layer or less is laminated on the undoped AlN layer, and an AlN cap layer having a film thickness of 15 nm or less is laminated on the Si layer. A first step;
A second step of selectively forming a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the AlN cap layer by regrowth;
A third step of forming a gate electrode on the AlN cap layer;
And a fourth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type AlN layer formed by regrowth. A method for producing a field effect transistor, comprising:
半絶縁性基板上にアンドープAlN層を積層し、膜厚が1分子層以下のSi層を前記アンドープAlN層上に積層し、膜厚が15nm以下のAlNキャップ層を前記Si層上に積層する第1の工程と、
前記AlNキャップ層と前記Si層と前記アンドープAlN層の一部をエッチングにより取り除く第2の工程と、
露出した前記アンドープAlN層上に、Si濃度が1×1019cm−3以上である高濃度Siドープn型AlN層を、再成長により選択的に形成する第3の工程と、
前記AlNキャップ層上にゲート電極を形成する第4の工程と、
再成長により形成した前記高濃度Siドープn型AlN層上にソース電極およびドレイン電極を形成する第5の工程と
を備えたことを特徴とする電界効果トランジスタの製造方法。
An undoped AlN layer is laminated on a semi-insulating substrate, a Si layer having a film thickness of 1 molecular layer or less is laminated on the undoped AlN layer, and an AlN cap layer having a film thickness of 15 nm or less is laminated on the Si layer. A first step;
A second step of removing a part of the AlN cap layer, the Si layer, and the undoped AlN layer by etching;
A third step of selectively forming a high-concentration Si-doped n-type AlN layer having a Si concentration of 1 × 10 19 cm −3 or more on the exposed undoped AlN layer by regrowth;
A fourth step of forming a gate electrode on the AlN cap layer;
And a fifth step of forming a source electrode and a drain electrode on the high-concentration Si-doped n-type AlN layer formed by regrowth.
JP2005093163A 2005-03-28 2005-03-28 Schottky diode and manufacturing method thereof Active JP4895520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005093163A JP4895520B2 (en) 2005-03-28 2005-03-28 Schottky diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005093163A JP4895520B2 (en) 2005-03-28 2005-03-28 Schottky diode and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010200298A Division JP5368397B2 (en) 2010-09-07 2010-09-07 Field effect transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006278570A true JP2006278570A (en) 2006-10-12
JP4895520B2 JP4895520B2 (en) 2012-03-14

Family

ID=37213036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005093163A Active JP4895520B2 (en) 2005-03-28 2005-03-28 Schottky diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4895520B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (en) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd Field effect transistor and epitaxial substrate
JP2009049358A (en) * 2007-07-24 2009-03-05 Mitsubishi Electric Corp Semiconductor device
WO2009057601A1 (en) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
JP2009099691A (en) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd Method of manufacturing field-effect semiconductor device
JP2010010663A (en) * 2008-05-13 2010-01-14 Imec Scalable quantum well device and method of manufacturing the same
WO2011024754A1 (en) * 2009-08-28 2011-03-03 住友電気工業株式会社 Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device
KR101051578B1 (en) * 2009-09-08 2011-07-22 삼성전기주식회사 Semiconductor device and manufacturing method thereof
JP2012019183A (en) * 2010-07-07 2012-01-26 Samsung Electro-Mechanics Co Ltd Nitride-based semiconductor device and method for manufacturing the same
JP2012190852A (en) * 2011-03-08 2012-10-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor electronic device, epitaxial substrate, and method for manufacturing group iii nitride semiconductor electronic device
WO2013115269A1 (en) * 2012-01-30 2013-08-08 独立行政法人物質・材料研究機構 AlN MONOCRYSTALLINE SCHOTTKY BARRIER DIODE AND METHOD FOR PRODUCING SAME
WO2014027759A1 (en) * 2012-08-17 2014-02-20 전자부품연구원 Nitride semiconductor diode
US20140264714A1 (en) * 2013-03-14 2014-09-18 Hexatech, Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
US9680062B2 (en) 2013-01-29 2017-06-13 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
US9840790B2 (en) 2012-08-23 2017-12-12 Hexatech, Inc. Highly transparent aluminum nitride single crystalline layers and devices made therefrom
JP2018206994A (en) * 2017-06-06 2018-12-27 富士通株式会社 Semiconductor device and manufacturing method of the same
CN111063724A (en) * 2019-12-10 2020-04-24 西安电子科技大学 Vertical AlN Schottky diode based on drift region multi-layer gradient doping and manufacturing method
CN112038408A (en) * 2020-09-04 2020-12-04 西安电子科技大学 Vertical aluminum nitride metal oxide semiconductor field effect transistor based on silicon carbide substrate and preparation method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220182034A1 (en) * 2020-12-04 2022-06-09 Akoustis, Inc. Doped crystalline piezoelectric resonator films and methods of forming doped single crystalline piezoelectric resonator layers on substrates via epitaxy

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397969A (en) * 1977-02-08 1978-08-26 Hisao Miyashita Precision finished working products
JPH01201955A (en) * 1988-02-05 1989-08-14 Matsushita Electric Ind Co Ltd Schottky diode
JPH04330738A (en) * 1991-02-21 1992-11-18 Toshiba Corp High-electron-mobility transistor and manufacture thereof
JPH05304290A (en) * 1992-04-28 1993-11-16 Nec Corp Ohmic electrode
JPH10144622A (en) * 1996-11-07 1998-05-29 Nec Corp Manufacture of ohmic electrode
JP2002508888A (en) * 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト Power semiconductor component and method of manufacturing the same
JP2002324812A (en) * 2001-04-25 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> Electronic element
JP2003273398A (en) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor material and semiconductor device using it

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397969A (en) * 1977-02-08 1978-08-26 Hisao Miyashita Precision finished working products
JPH01201955A (en) * 1988-02-05 1989-08-14 Matsushita Electric Ind Co Ltd Schottky diode
JPH04330738A (en) * 1991-02-21 1992-11-18 Toshiba Corp High-electron-mobility transistor and manufacture thereof
JPH05304290A (en) * 1992-04-28 1993-11-16 Nec Corp Ohmic electrode
JPH10144622A (en) * 1996-11-07 1998-05-29 Nec Corp Manufacture of ohmic electrode
JP2002508888A (en) * 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト Power semiconductor component and method of manufacturing the same
JP2002324812A (en) * 2001-04-25 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> Electronic element
JP2003273398A (en) * 2002-03-20 2003-09-26 Nippon Telegr & Teleph Corp <Ntt> Semiconductor material and semiconductor device using it

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (en) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd Field effect transistor and epitaxial substrate
JP2009049358A (en) * 2007-07-24 2009-03-05 Mitsubishi Electric Corp Semiconductor device
JP2009099691A (en) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd Method of manufacturing field-effect semiconductor device
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
WO2009057601A1 (en) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
JP2010010663A (en) * 2008-05-13 2010-01-14 Imec Scalable quantum well device and method of manufacturing the same
WO2011024754A1 (en) * 2009-08-28 2011-03-03 住友電気工業株式会社 Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device
JP2011049488A (en) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Group iii nitride semiconductor laminate wafer and group iii nitride semiconductor device
CN102484076B (en) * 2009-08-28 2015-07-08 住友电气工业株式会社 Group iii nitride semiconductor device
CN102484076A (en) * 2009-08-28 2012-05-30 住友电气工业株式会社 Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device
KR101051578B1 (en) * 2009-09-08 2011-07-22 삼성전기주식회사 Semiconductor device and manufacturing method thereof
US8319308B2 (en) 2009-09-08 2012-11-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing of the same
JP2012019183A (en) * 2010-07-07 2012-01-26 Samsung Electro-Mechanics Co Ltd Nitride-based semiconductor device and method for manufacturing the same
JP2012190852A (en) * 2011-03-08 2012-10-04 Sumitomo Electric Ind Ltd Group iii nitride semiconductor electronic device, epitaxial substrate, and method for manufacturing group iii nitride semiconductor electronic device
WO2013115269A1 (en) * 2012-01-30 2013-08-08 独立行政法人物質・材料研究機構 AlN MONOCRYSTALLINE SCHOTTKY BARRIER DIODE AND METHOD FOR PRODUCING SAME
US9190483B2 (en) 2012-01-30 2015-11-17 National Institute For Materials Science AlN single crystal Schottky barrier diode and method of producing the same
WO2014027759A1 (en) * 2012-08-17 2014-02-20 전자부품연구원 Nitride semiconductor diode
US9840790B2 (en) 2012-08-23 2017-12-12 Hexatech, Inc. Highly transparent aluminum nitride single crystalline layers and devices made therefrom
US9680062B2 (en) 2013-01-29 2017-06-13 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
US20140264714A1 (en) * 2013-03-14 2014-09-18 Hexatech, Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
KR20150129804A (en) * 2013-03-14 2015-11-20 헥사테크, 인크. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
JP2016520992A (en) * 2013-03-14 2016-07-14 ヘクサテック,インコーポレイテッド Power semiconductor device incorporating an aluminum nitride single crystal substrate
US9748409B2 (en) * 2013-03-14 2017-08-29 Hexatech, Inc. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
KR102225693B1 (en) * 2013-03-14 2021-03-12 헥사테크, 인크. Power semiconductor devices incorporating single crystalline aluminum nitride substrate
JP2018206994A (en) * 2017-06-06 2018-12-27 富士通株式会社 Semiconductor device and manufacturing method of the same
CN111063724A (en) * 2019-12-10 2020-04-24 西安电子科技大学 Vertical AlN Schottky diode based on drift region multi-layer gradient doping and manufacturing method
CN112038408A (en) * 2020-09-04 2020-12-04 西安电子科技大学 Vertical aluminum nitride metal oxide semiconductor field effect transistor based on silicon carbide substrate and preparation method
CN112038408B (en) * 2020-09-04 2021-11-23 西安电子科技大学 Vertical aluminum nitride metal oxide semiconductor field effect transistor based on silicon carbide substrate and preparation method

Also Published As

Publication number Publication date
JP4895520B2 (en) 2012-03-14

Similar Documents

Publication Publication Date Title
JP4895520B2 (en) Schottky diode and manufacturing method thereof
JP5813279B2 (en) Cap layer containing aluminum nitride for nitride-based transistors and method of making the same
CN102694013B (en) The string of depletion-mode GaN base FET is adopted to fold circuit
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
JP6174874B2 (en) Semiconductor device
JP5634681B2 (en) Semiconductor element
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
JP3960957B2 (en) Semiconductor electronic device
US8330187B2 (en) GaN-based field effect transistor
JP2006261642A (en) Field effect transistor and method of fabricating the same
US20110140121A1 (en) Enhancement normally off nitride semiconductor device and method of manufacturing the same
JP2013042032A (en) Compound semiconductor device and manufacturing method of the same
JP2009260296A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor element
JP2003151996A (en) Electronic device using two-dimensional electronic gas
JP4888537B2 (en) Group III nitride semiconductor laminated wafer and group III nitride semiconductor device
TW201508915A (en) A semiconductor power device
JP2012230991A (en) Semiconductor device
JP5368397B2 (en) Field effect transistor and manufacturing method thereof
JP2012064977A (en) Group iii nitride semiconductor stacked wafer and group iii nitride semiconductor device
JP6264485B2 (en) Compound semiconductor device and manufacturing method thereof
JP2006261474A (en) Nitride semiconductor device
JP2003197645A (en) Heterojunction field effect transistor and its manufacturing method
JP2012227228A (en) Semiconductor device and method of manufacturing semiconductor device
TW202406146A (en) High electron mobility transistor and method for fabricating the same
JP2015159300A (en) Compound semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

R150 Certificate of patent or registration of utility model

Ref document number: 4895520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350