JP2006270125A - Nitride based semiconductor device and process for forming nitride based semiconductor - Google Patents

Nitride based semiconductor device and process for forming nitride based semiconductor Download PDF

Info

Publication number
JP2006270125A
JP2006270125A JP2006171997A JP2006171997A JP2006270125A JP 2006270125 A JP2006270125 A JP 2006270125A JP 2006171997 A JP2006171997 A JP 2006171997A JP 2006171997 A JP2006171997 A JP 2006171997A JP 2006270125 A JP2006270125 A JP 2006270125A
Authority
JP
Japan
Prior art keywords
layer
nitride
based semiconductor
mask layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006171997A
Other languages
Japanese (ja)
Other versions
JP4381397B2 (en
Inventor
Tatsuya Kunisato
竜也 國里
Hiroki Daiho
広樹 大保
Nobuhiko Hayashi
伸彦 林
Takashi Kano
隆司 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006171997A priority Critical patent/JP4381397B2/en
Publication of JP2006270125A publication Critical patent/JP2006270125A/en
Application granted granted Critical
Publication of JP4381397B2 publication Critical patent/JP4381397B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a process for forming a nitride based semiconductor capable of forming a nitride based semiconductor layer of good crystallinity with little dislocation and little crystal defect caused by detachment on the upper surface of a substrate with small number of growth steps. <P>SOLUTION: The process for forming a nitride based semiconductor comprises a step for forming a mask layer 2 of SiN on the upper surface of a sapphire substrate 1 such that a part of the upper surface of the sapphire substrate 1 is exposed, a step for forming an AlGaN buffer layer 3 on the exposed upper surface of the sapphire substrate 1 and the upper surface of the mask layer 2, and a step for growing a GaN layer 4. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、窒化物系半導体素子および窒化物系半導体の形成方法に関し、より特定的には、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)もしくはTlN(窒化タリウム)、または、これらの混晶などのIII−V族窒化物系半導体(以下、窒化物系半導体と呼ぶ)、および、これらの混晶にAs、PおよびSbの少なくとも1つの元素を含む混晶などのIII−V族窒化物系半導体からなる化合物半導体層を有する窒化物系半導体素子および窒化物系半導体の形成方法に関する。   The present invention relates to a nitride-based semiconductor device and a method for forming a nitride-based semiconductor, and more specifically, GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), BN (boron nitride), or TlN. (Thallium nitride) or III-V group nitride semiconductors (hereinafter referred to as nitride semiconductors) such as mixed crystals thereof, and at least one element of As, P and Sb in these mixed crystals The present invention relates to a nitride semiconductor device having a compound semiconductor layer made of a III-V nitride semiconductor such as a mixed crystal and a method for forming the nitride semiconductor.

近年、発光ダイオード素子などの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、GaN系化合物半導体を利用した半導体素子の開発が盛んに行われている。このようなGaN系半導体素子の製造の際には、GaNからなる基板の製造が困難であるため、サファイア、SiC、SiまたはGaAsなどからなる基板上に、GaN系半導体層をエピタキシャル成長させている。   In recent years, semiconductor devices using GaN-based compound semiconductors have been actively developed as semiconductor devices used for semiconductor light emitting devices such as light emitting diode devices and electronic devices such as transistors. When manufacturing such a GaN-based semiconductor element, since it is difficult to manufacture a substrate made of GaN, a GaN-based semiconductor layer is epitaxially grown on a substrate made of sapphire, SiC, Si, GaAs, or the like.

この場合、サファイアなどの基板とGaNとでは、格子定数が異なるため、サファイアなどの基板上に成長させたGaN系半導体層では、基板から上下方向に延びる貫通転位(格子欠陥)が存在している。この格子欠陥の転位密度は、10cm−2程度である。このようなGaN系半導体層における転位は、半導体素子の素子特性の劣化および信頼性の低下を招く。 In this case, since the lattice constant is different between a substrate such as sapphire and GaN, threading dislocations (lattice defects) extending in the vertical direction from the substrate exist in the GaN-based semiconductor layer grown on the substrate such as sapphire. . The dislocation density of this lattice defect is about 10 9 cm −2 . Such dislocations in the GaN-based semiconductor layer cause deterioration of device characteristics and reliability of the semiconductor device.

そこで、上記のようなGaN系半導体層における転位を低減する方法として、従来、選択横方向成長(ELO:Epitaxyial Lateral Overgrowth)が提案されている(例えば、非特許文献1参照)。   Thus, as a method for reducing dislocations in the GaN-based semiconductor layer as described above, selective lateral growth (ELO) has been conventionally proposed (see, for example, Non-Patent Document 1).

図10〜図12は、従来の選択横方向成長を用いた窒化物系半導体の形成方法を説明するための断面図である。次に、図10〜図12を参照して、従来の選択横方向成長を用いた窒化物系半導体の形成方法について説明する。   10 to 12 are cross-sectional views for explaining a conventional method for forming a nitride-based semiconductor using selective lateral growth. Next, a conventional method for forming a nitride-based semiconductor using selective lateral growth will be described with reference to FIGS.

まず、図10に示すように、サファイア基板101のC(0001)面上に数十nmの膜厚を有するAlGaNバッファ層102を形成した後、そのAlGaNバッファ層102上に、3〜4μmの膜厚を有するGaNからなる第1GaN層103を形成する。さらに、第1GaN層103上に、選択成長マスクとして、SiOからなるストライプ状(細長状)のマスク層104を形成する。 First, as shown in FIG. 10, an AlGaN buffer layer 102 having a film thickness of several tens of nm is formed on the C (0001) plane of the sapphire substrate 101, and then a 3 to 4 μm film is formed on the AlGaN buffer layer 102. A first GaN layer 103 made of GaN having a thickness is formed. Further, a striped (elongated) mask layer 104 made of SiO 2 is formed on the first GaN layer 103 as a selective growth mask.

次に、マスク層104を選択成長マスクとして、再成長を行うことによって、10μm以上の膜厚を有するGaNからなる第2GaN層105を成長させる。ここで、マスク層104の上には、GaNが成長しにくいため、成長初期の第2GaN層105は、隣接するマスク層104の間で露出した第1GaN層103の上面上に選択的に成長する。この場合、露出された第1GaN層103の上面上において、第2GaN層105は、図11の矢印Yの方向(c軸方向)に成長する。これにより、露出された第1GaN層103の上面上に、図11に示されるような、断面が三角形状のファセット構造を有する第2GaN層105が成長される。   Next, the second GaN layer 105 made of GaN having a thickness of 10 μm or more is grown by performing regrowth using the mask layer 104 as a selective growth mask. Here, since it is difficult for GaN to grow on the mask layer 104, the second GaN layer 105 at the initial growth stage selectively grows on the upper surface of the first GaN layer 103 exposed between the adjacent mask layers 104. . In this case, on the exposed upper surface of the first GaN layer 103, the second GaN layer 105 grows in the direction of arrow Y (c-axis direction) in FIG. As a result, a second GaN layer 105 having a facet structure with a triangular cross section as shown in FIG. 11 is grown on the exposed upper surface of the first GaN layer 103.

さらに、第1GaN層103の上面上における第2GaN層105の成長が進むと、第2GaN層105は、図11に示す矢印Xの方向(横方向)にも成長する。この第2GaN層105の横方向成長によって、マスク層104上にも第2GaN層105が形成される。   Further, as the growth of the second GaN layer 105 on the upper surface of the first GaN layer 103 proceeds, the second GaN layer 105 also grows in the direction of arrow X (lateral direction) shown in FIG. The second GaN layer 105 is also formed on the mask layer 104 by the lateral growth of the second GaN layer 105.

さらに、第2GaN層105を横方向成長させると、図12に示すように、ファセット構造の各第2GaN層105が合体して連続膜となる。これにより、平坦な上面を有する第2GaN層105が形成される。このようにして形成された平坦化された第2GaN層105の表面付近では、貫通転位が低減されている。   Furthermore, when the second GaN layer 105 is grown in the lateral direction, as shown in FIG. 12, the second GaN layers 105 having the facet structure are combined to form a continuous film. Thereby, the second GaN layer 105 having a flat upper surface is formed. In the vicinity of the surface of the planarized second GaN layer 105 formed in this way, threading dislocations are reduced.

上記のように、従来の窒化物系半導体の形成方法では、第2GaN層105の選択横方向成長を行うことによって、第2GaN層105の貫通転位を低減することができる。このような転位が低減された第2GaN層105上に窒化物系半導体層(図示せず)を形成することによって、サファイア基板101上に良好な結晶性を有する窒化物系半導体層を形成することができる。   As described above, in the conventional method for forming a nitride-based semiconductor, threading dislocations in the second GaN layer 105 can be reduced by performing selective lateral growth of the second GaN layer 105. By forming a nitride-based semiconductor layer (not shown) on the second GaN layer 105 in which such dislocations are reduced, a nitride-based semiconductor layer having good crystallinity is formed on the sapphire substrate 101. Can do.

しかしながら、上記した従来の選択横方向成長を用いる窒化物系半導体の形成方法では、サファイア基板101上に第1GaN層103を形成した後、マスク層104を形成し、さらにその後、第2GaN層105を形成している。このため、良好な結晶性を有する窒化物系半導体層を得るために、第1GaN層103および第2GaN層105の2回のGaN層の成長が必要である。その結果、従来の選択横方向成長を用いた方法では、製造プロセスが複雑になるという不都合があった。   However, in the conventional method for forming a nitride-based semiconductor using selective lateral growth, the first GaN layer 103 is formed on the sapphire substrate 101, the mask layer 104 is formed, and then the second GaN layer 105 is formed. Forming. Therefore, in order to obtain a nitride-based semiconductor layer having good crystallinity, it is necessary to grow the GaN layer twice, that is, the first GaN layer 103 and the second GaN layer 105. As a result, the conventional method using selective lateral growth has a disadvantage that the manufacturing process becomes complicated.

また、従来の選択横方向成長を用いた方法では、マスク層104を形成する工程において、第1GaN層103の表面が汚染される場合がある。この場合には、この汚染された表面上に、第2GaN層105が形成されるため、第2GaN層105が良好に形成されないという不都合もあった。   In the conventional method using selective lateral growth, the surface of the first GaN layer 103 may be contaminated in the step of forming the mask layer 104. In this case, since the second GaN layer 105 is formed on the contaminated surface, the second GaN layer 105 is not formed well.

さらに、上記した従来の選択横方向成長を用いる方法では、第1GaN層103と第2GaN層105との2層のGaN層が必要であるので、サファイア基板101上に形成される各層の合計の膜厚が大きくなり、その結果、ウェハの反りが大きくなるという不都合があった。   Furthermore, since the above-described conventional method using selective lateral growth requires two GaN layers, the first GaN layer 103 and the second GaN layer 105, the total film of each layer formed on the sapphire substrate 101 is required. The thickness is increased, and as a result, the warpage of the wafer is increased.

そこで、従来、上記のような不都合を解決するため、選択横方向成長を用いる方法において、1回の成長で転位を低減したGaN層を形成する方法が提案されている(例えば、特許文献1、2参照)。この従来の提案された方法では、サファイア基板上にSiOマスクを形成した後、その上に低温成長GaNバッファ層および高温成長GaN層を形成することによって、1回の成長で転位を低減したGaN層を形成する。 Therefore, conventionally, in order to solve the above inconvenience, a method of forming a GaN layer in which dislocations are reduced by one growth is proposed in a method using selective lateral growth (for example, Patent Document 1, 2). In this conventional proposed method, after forming a SiO 2 mask on a sapphire substrate, a low-temperature growth GaN buffer layer and a high-temperature growth GaN layer are formed thereon, thereby reducing dislocation in one growth. Form a layer.

この従来の提案された方法によれば、マスクを形成する前にGaN層を形成する必要がないので、上記したマスク下のGaN層が汚染されるという不都合や、基板上の各層の合計膜厚が大きくなってウェハの反りが大きくなるという不都合を解決することが可能である。また、1回の成長でGaN層を形成するので、少ない成長工程の回数で、転位が少ない窒化物系半導体層を形成することが可能である。このため、製造プロセスが複雑になることもない。
応用電子物性分科会誌、第4巻(1998)、第53頁〜第58頁および第210頁〜第215頁 特開2000−21789号公報 特開平10−312971号公報
According to this conventional proposed method, it is not necessary to form a GaN layer before forming the mask, so that the GaN layer under the mask is contaminated, and the total film thickness of each layer on the substrate. It is possible to solve the inconvenience that the warpage of the wafer increases due to the increase in the thickness. In addition, since the GaN layer is formed by one growth, it is possible to form a nitride-based semiconductor layer with few dislocations with a small number of growth steps. For this reason, the manufacturing process is not complicated.
Journal of Applied Electronic Properties, Vol. 4 (1998), pp. 53-58 and pp. 210-215 JP 2000-21789 A Japanese Patent Laid-Open No. 10-312971

しかしながら、上記した従来の提案された方法では、低温成長GaNバッファ層は、SiOマスクの開口部内のみに形成されており、SiOマスクの上面上には形成されていない。このため、高温成長GaN層を横方向に成長させる際、その高温成長GaN層の成長最表面と、マスクの上面とが接触するので、この接触部分での高温成長GaN層の成長最表面からの離脱が大きくなる。このように離脱が大きくなると、新たな結晶欠陥が発生し、その結果、GaN層の欠陥が多くなるという問題点があった。 However, in the conventional proposed methods described above, the low temperature growth GaN buffer layer is formed only within the opening of the SiO 2 mask, not formed on the upper surface of the SiO 2 mask. For this reason, when the high temperature growth GaN layer is grown in the lateral direction, the growth outermost surface of the high temperature growth GaN layer and the upper surface of the mask come into contact with each other. Withdrawal increases. Thus, when the separation becomes large, a new crystal defect is generated, and as a result, there is a problem that the number of defects in the GaN layer increases.

また、上記した従来の提案された方法では、マスクがSiOからなるため、SiO中の酸素原子が、成長後のGaN層の上面に現れる。このため、GaN層を下地層として窒化物系発光素子を形成した場合、発光素子が良好に発光しないという問題点もあった。 In the conventional proposed method described above, since the mask is made of SiO 2 , oxygen atoms in SiO 2 appear on the upper surface of the grown GaN layer. For this reason, when a nitride-based light emitting device is formed using the GaN layer as a base layer, there is a problem that the light emitting device does not emit light well.

なお、上記した特許文献2の図4にも、上記した特許文献1と同様、基板上に直接SiOマスクを形成した後、1回の選択横方向成長により、転位を低減したGaN層を形成する技術が記載されている。しかし、この特許文献2に開示された技術においても、上記した特許文献1の場合と同様、SiOマスクの上面上にはバッファ層が形成されていないので、GaN層を横方向に成長させる際、GaN層の成長最表面とマスク層の上面とが接触する。このため、この接触部分でのGaN層の成長最表面からの離脱が大きくなる。これにより、新たな結晶欠陥が発生し、結果として、GaN層の欠陥が多くなるという問題点が生じる。 In FIG. 4 of Patent Document 2 described above, as in Patent Document 1 described above, after forming a SiO 2 mask directly on the substrate, a GaN layer with reduced dislocation is formed by one selective lateral growth. The technology to do is described. However, even in the technique disclosed in Patent Document 2, as in the case of Patent Document 1 described above, since the buffer layer is not formed on the upper surface of the SiO 2 mask, the GaN layer is grown in the lateral direction. The outermost growth surface of the GaN layer comes into contact with the upper surface of the mask layer. For this reason, the detachment from the growth outermost surface of the GaN layer at this contact portion becomes large. As a result, new crystal defects are generated, and as a result, there arises a problem that defects in the GaN layer increase.

上記のように、従来では、少ない成長工程の回数で、転位が少ない窒化物系半導体層を形成することは可能であるが、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成するのは困難であった。   As described above, conventionally, a nitride-based semiconductor layer with few dislocations can be formed with a small number of growth steps, but a nitride-based semiconductor layer with few crystal defects due to separation is formed. Was difficult.

この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することである。
The present invention has been made to solve the above problems,
One object of the present invention is to provide a method for forming a nitride-based semiconductor capable of forming a nitride-based semiconductor layer with few dislocations and few crystal defects due to detachment with a small number of growth steps. It is to be.

この発明のもう一つの目的は、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を含む良好な素子特性を有する窒化物系半導体素子を提供することである。   Another object of the present invention is to provide a nitride-based semiconductor device having good device characteristics including a nitride-based semiconductor layer with few dislocations and few crystal defects due to separation.

この発明の一の局面による窒化物系半導体の形成方法は、基板の上面上に、基板の上面の一部が露出するように、マスク層を形成する工程と、露出された基板の上面上およびマスク層の上面上に、バッファ層を形成する工程と、その後、窒化物系半導体層を成長させる工程とを備えている。   According to one aspect of the present invention, there is provided a method for forming a nitride-based semiconductor, comprising: forming a mask layer on an upper surface of a substrate so that a part of the upper surface of the substrate is exposed; A step of forming a buffer layer on the upper surface of the mask layer and a step of growing a nitride-based semiconductor layer thereafter are provided.

上記一の局面による窒化物系半導体の形成方法では、露出された基板の上面上のみならず、マスク層の上面上にもバッファ層を形成することによって、そのバッファ層上に窒化物系半導体層を成長させる際に、マスク層上で横方向成長する窒化物系半導体層の成長最表面がマスク層に接触することがない。これにより、窒化物系半導体層の成長最表面からの離脱が起こりにくくなるので、欠陥の少ない窒化物系半導体層を形成することができる。また、基板上に直接マスク層を形成することによって、マスク層を形成する前に窒化物系半導体を形成する必要がないので、窒化物系半導体層の成長工程の回数を減少させることができる。その結果、少ない成長工程の回数で、横方向成長により転位が低減された窒化物系半導体層を形成することができる。したがって、本発明では、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する欠陥の少ない結晶性の良好な窒化物系半導体層を形成することができる。   In the method for forming a nitride semiconductor according to the above aspect, the nitride semiconductor layer is formed on the buffer layer by forming the buffer layer not only on the upper surface of the exposed substrate but also on the upper surface of the mask layer. Is grown, the growth outermost surface of the nitride-based semiconductor layer that grows laterally on the mask layer does not come into contact with the mask layer. This makes it difficult for the nitride-based semiconductor layer to be detached from the outermost growth surface, so that a nitride-based semiconductor layer with few defects can be formed. In addition, by forming the mask layer directly on the substrate, it is not necessary to form a nitride-based semiconductor before forming the mask layer, so that the number of nitride-based semiconductor layer growth steps can be reduced. As a result, a nitride-based semiconductor layer in which dislocations are reduced by lateral growth can be formed with a small number of growth steps. Therefore, in the present invention, it is possible to form a nitride-based semiconductor layer with good crystallinity with few dislocations and few defects due to separation with a small number of growth steps.

上記一の局面による窒化物系半導体の形成方法において、好ましくは、マスク層は、窒化物および高融点金属のうちのいずれかを含む。このように構成すれば、マスク層は、SiOのように酸素を含む膜ではないので、マスク層を構成する酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。この場合、マスク層は、SiNを含むのが好ましい。このようにすれば、SiNの窒素(N)原子によって、より欠陥の少ない窒化物系半導体層を形成することができる。また、この場合、マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含んでいてもよい。このように構成すれば、マスク層の最上面には、SiOのように酸素を含む膜がないので、酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。 In the method for forming a nitride-based semiconductor according to the above aspect, the mask layer preferably includes any one of a nitride and a refractory metal. If configured in this manner, the mask layer is not a film containing oxygen like SiO 2 , so that oxygen atoms constituting the mask layer appear on the surface of the nitride-based semiconductor layer and the device characteristics deteriorate. Does not occur. In this case, the mask layer preferably contains SiN. In this way, a nitride-based semiconductor layer with fewer defects can be formed by nitrogen (N) atoms of SiN. In this case, the mask layer may include a multilayer film in which any one of the nitride and the refractory metal is exposed on the outermost surface. With this configuration, there is no oxygen-containing film such as SiO 2 on the top surface of the mask layer, so that oxygen atoms appear on the surface of the nitride-based semiconductor layer, resulting in inconvenience that device characteristics deteriorate. Absent.

上記の場合、マスク層は、ストライプ構造を有するのが好ましい。このようにストライプ構造のマスク層を用いれば、窒化物系半導体層を横方向成長させる際のファセットの結合部の数が少なくなるので、容易に、窒化物系半導体層の平坦化を行うことができる。また、ファセット間の結合方向が同一方向となり、結合部におけるファセット間の面方位のずれが抑制される。   In the above case, the mask layer preferably has a stripe structure. When the mask layer having a stripe structure is used in this way, the number of facet coupling portions when the nitride-based semiconductor layer is grown in the lateral direction is reduced, so that the nitride-based semiconductor layer can be easily flattened. it can. Further, the coupling direction between the facets becomes the same direction, and the deviation of the plane orientation between the facets in the coupling portion is suppressed.

また、上記の場合、基板の上面とマスク層の側面との為す角度が鋭角であるのが好ましい。このように基板の上面とマスク層の側面との為す角度が鋭角になるように構成すれば、その上には結晶性の良い窒化物系半導体層が形成される。   In the above case, the angle formed between the upper surface of the substrate and the side surface of the mask layer is preferably an acute angle. Thus, if the angle formed between the upper surface of the substrate and the side surface of the mask layer is an acute angle, a nitride-based semiconductor layer with good crystallinity is formed thereon.

また、上記の場合、窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備えるようにしてもよい。このように構成すれば、欠陥の少ない窒化物系半導体層の上に、素子領域を有する窒化物系半導体素子層が成長されるので、容易に、良好な素子特性を有する窒化物系半導体素子を形成することができる。   In the above case, a step of growing a nitride-based semiconductor element layer having an element region on the nitride-based semiconductor layer may be further provided. According to this structure, a nitride semiconductor element layer having an element region is grown on a nitride semiconductor layer having few defects. Therefore, a nitride semiconductor element having good element characteristics can be easily obtained. Can be formed.

この発明の他の局面による窒化物系半導体素子は、基板の上面上に、基板の上面の一部が露出するように形成されたマスク層と、露出された基板の上面上およびマスク層の上面上に形成されたバッファ層と、バッファ層を覆うように形成された窒化物系半導体層と、窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えている。   A nitride-based semiconductor device according to another aspect of the present invention includes a mask layer formed on a top surface of a substrate so that a part of the top surface of the substrate is exposed, and a top surface of the exposed substrate and a top surface of the mask layer. A buffer layer formed above, a nitride-based semiconductor layer formed so as to cover the buffer layer, and a nitride-based semiconductor element layer having an element region formed on the nitride-based semiconductor layer .

上記他の局面による窒化物系半導体素子では、露出された基板の上面上のみならず、マスク層の上面上にもバッファ層を形成することによって、そのバッファ層上に窒化物系半導体層を成長させる際に、マスク層上で横方向成長する窒化物系半導体層の成長最表面がマスク層に接触することがない。これにより、窒化物系半導体層の成長最表面からの離脱が起こりにくくなるので、欠陥の少ない窒化物系半導体層を得ることができる。また、基板上に直接マスク層を形成することによって、マスク層を形成する前に窒化物系半導体層を形成する必要がないので、窒化物系半導体層の成長工程の回数を減少させることができる。これにより、少ない成長工程の回数で、横方向成長により転位が低減された窒化物系半導体層を得ることができる。そして、その離脱に起因する欠陥が少なく、かつ、転位が低減された窒化物系半導体層の上に、素子領域を有する窒化物系半導体素子層を成長させれば、容易に、良好な素子特性を有する窒化物系半導体素子を得ることができる。   In the nitride semiconductor device according to the other aspect described above, the nitride semiconductor layer is grown on the buffer layer by forming the buffer layer not only on the exposed upper surface of the substrate but also on the upper surface of the mask layer. In this case, the growth outermost surface of the nitride-based semiconductor layer that grows laterally on the mask layer does not come into contact with the mask layer. This makes it difficult for the nitride-based semiconductor layer to be detached from the outermost growth surface, so that a nitride-based semiconductor layer with few defects can be obtained. In addition, by forming the mask layer directly on the substrate, it is not necessary to form the nitride-based semiconductor layer before forming the mask layer, so that the number of steps of growing the nitride-based semiconductor layer can be reduced. . Thus, a nitride-based semiconductor layer in which dislocations are reduced by lateral growth can be obtained with a small number of growth steps. If a nitride-based semiconductor element layer having an element region is grown on a nitride-based semiconductor layer with few defects due to the separation and reduced dislocations, good device characteristics can be easily obtained. It is possible to obtain a nitride-based semiconductor device having

上記他の局面による窒化物系半導体素子において、好ましくは、マスク層は、窒化物および高融点金属のうちのいずれかを含む。このように構成すれば、マスク層はSiOのように酸素を含む膜ではないので、マスク層を構成する酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合を有効に防止することができる。この場合、マスク層は、SiNを含むのが好ましい。このようにすれば、SiNの窒素(N)原子によって、より欠陥の少ない窒化物系半導体層を形成することができる。また、この場合、マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含んでいてもよい。このように構成すれば、マスク層の最上面には、SiOのように酸素を含む膜がないので、酸素原子が窒化物系半導体層の表面に現れてデバイス特性が悪化するという不都合も生じない。 In the nitride semiconductor device according to the other aspect described above, the mask layer preferably includes any one of a nitride and a refractory metal. If configured in this manner, the mask layer is not a film containing oxygen like SiO 2 , so that it is effective that oxygen atoms constituting the mask layer appear on the surface of the nitride-based semiconductor layer and the device characteristics deteriorate. Can be prevented. In this case, the mask layer preferably contains SiN. In this way, a nitride-based semiconductor layer with fewer defects can be formed by nitrogen (N) atoms of SiN. In this case, the mask layer may include a multilayer film in which any one of the nitride and the refractory metal is exposed on the outermost surface. With this configuration, there is no oxygen-containing film such as SiO 2 on the top surface of the mask layer, so that oxygen atoms appear on the surface of the nitride-based semiconductor layer, resulting in inconvenience that device characteristics deteriorate. Absent.

上記の場合、マスク層は、ストライプ構造を有するのが好ましい。このようにストライプ構造のマスク層を用いれば、窒化物系半導体層を横方向成長させる際のファセットの結合部の数が少なくなるので、容易に、窒化物系半導体層の平坦化を行うことができる。また、ファセット間の結合方向が同一方向となり、結合部におけるファセット間の面方位のずれが抑制される。   In the above case, the mask layer preferably has a stripe structure. When the mask layer having a stripe structure is used in this way, the number of facet coupling portions when the nitride-based semiconductor layer is grown in the lateral direction is reduced, so that the nitride-based semiconductor layer can be easily flattened. it can. Further, the coupling direction between the facets becomes the same direction, and the deviation of the plane orientation between the facets in the coupling portion is suppressed.

また、上記の場合、基板の上面とマスク層の側面との為す角度が鋭角であるのが好ましい。このように基板の上面とマスク層の側面との為す角度が鋭角になるように構成すれば、その上には結晶性の良い窒化物系半導体層が形成される。   In the above case, the angle formed between the upper surface of the substrate and the side surface of the mask layer is preferably an acute angle. Thus, if the angle formed between the upper surface of the substrate and the side surface of the mask layer is an acute angle, a nitride-based semiconductor layer with good crystallinity is formed thereon.

以上のように、本発明によれば、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層を形成することが可能な窒化物系半導体の形成方法を提供することができる。   As described above, according to the present invention, it is possible to form a nitride-based semiconductor capable of forming a nitride-based semiconductor layer with few dislocations and few crystal defects due to separation with a small number of growth steps. A method can be provided.

また、転位が少なく、かつ、離脱に起因する結晶欠陥の少ない窒化物系半導体層上に形成された良好な素子特性を有する窒化物系半導体素子層を含む窒化物系半導体素子を提供することができる。   Further, it is possible to provide a nitride-based semiconductor element including a nitride-based semiconductor element layer having good element characteristics formed on a nitride-based semiconductor layer with few dislocations and few crystal defects due to separation. it can.

以下、本発明を具体化した実施形態を図面に基づいて説明する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings.

図1〜図4は、本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図および斜視図である。図1〜図4を参照して、本実施形態の窒化物系半導体の形成方法について説明する。   1 to 4 are a cross-sectional view and a perspective view for explaining a method for forming a nitride-based semiconductor according to an embodiment of the present invention. With reference to FIGS. 1 to 4, a method for forming a nitride-based semiconductor according to the present embodiment will be described.

まず、図1および図2に示すように、サファイア基板1のC(0001)面上に、選択成長マスクとして、約0.1μmの厚みを有するSiNからなるマスク層2を形成する。このマスク層2は、ストライプ状(ストライプ構造)に、約7μmのピッチ間隔で複数形成する。このマスク層2の具体的な形成方法としては、まず、サファイア基板1のC面上の全面に、プラズマCVD法(プラズマ化学気相成長法)または電子ビーム蒸着法などを用いて、SiN膜(図示せず)を形成する。そして、そのSiN膜上に、フォトレジストからなるストライプ状のマスクパターン(図示せず)を形成する。さらに、そのマスクパターンをマスクとして、HF(フッ酸)溶液を用いた湿式エッチング、または、CFガスとOガスとを用いたドライエッチングなどを用いて、SiN膜を一部除去することによって、ストライプ状のマスク層2を形成する。 First, as shown in FIGS. 1 and 2, a mask layer 2 made of SiN having a thickness of about 0.1 μm is formed as a selective growth mask on the C (0001) plane of the sapphire substrate 1. A plurality of mask layers 2 are formed in a stripe shape (stripe structure) at a pitch interval of about 7 μm. As a specific method for forming the mask layer 2, first, an SiN film (plasma chemical vapor deposition method) or an electron beam evaporation method is used on the entire surface of the sapphire substrate 1 on the C surface. (Not shown). Then, a striped mask pattern (not shown) made of a photoresist is formed on the SiN film. Further, by partially removing the SiN film using the mask pattern as a mask, using wet etching using HF (hydrofluoric acid) solution or dry etching using CF 4 gas and O 2 gas. Then, a striped mask layer 2 is formed.

なお、7μmのピッチ幅は、マスク層2の形成領域の幅とマスク層2を形成していない領域の幅とが、それぞれ、2μmと5μmの場合、3μmと4μmの場合、4μmと3μmの場合、5μmと2μmの場合のいずれであってもよい。また、これら以外の比率の幅であってもよい。   Note that the pitch width of 7 μm is when the width of the region where the mask layer 2 is formed and the width of the region where the mask layer 2 is not formed are 2 μm and 5 μm, 3 μm and 4 μm, 4 μm and 3 μm, respectively. Either 5 μm or 2 μm may be used. Moreover, the width | variety of ratios other than these may be sufficient.

次に、図3に示すように、SiNからなるマスク層2が形成されたサファイア基板1の上面に、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属気相成長法)またはHVPE法(Hydride Vaper Phase Epitaxy;ハライド気相成長法)などを用いて、約500℃〜700℃の成長温度で、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlGaN1−xバッファ層3(0≦x≦1)を形成する。そして、MOCVD法またはHVPE法などを用いて、約1000℃〜1200℃の成長温度で、GaN層4を形成する。 Next, as shown in FIG. 3, an MOCVD method (Metal Organic Chemical Vapor Deposition method) or an HVPE method (Hydride Vapor Phase method) is formed on the upper surface of the sapphire substrate 1 on which the mask layer 2 made of SiN is formed. Al x GaN 1-x buffer having a film thickness of about 10 nm to 100 nm (about 0.01 μm to 0.1 μm) at a growth temperature of about 500 ° C. to 700 ° C. using Epitaxy (halide vapor phase growth method) or the like. Layer 3 (0 ≦ x ≦ 1) is formed. Then, the GaN layer 4 is formed at a growth temperature of about 1000 ° C. to 1200 ° C. using the MOCVD method or the HVPE method.

このとき、AlGaNバッファ層3は、SiNからなるマスク層2上にも成長する。この場合、SiNからなるマスク層2上のAlGaNバッファ層3上には、高温成長GaN層は成長しにくい。このため、高温成長GaN層は、SiNからなるマスク層2の間に露出したサファイア基板1上のAlGaNバッファ層3上に、図3の矢印Yの方向に選択的に成長する。これにより、サファイア基板1の上面のうち、SiNからなるマスク層2の間に露出した部分上のAlGaNバッファ層3上にのみ、図3に示されるような、(11−22)面の斜面が露出した断面形状の三角形のファセット構造を有するGaN層4が形成される。   At this time, the AlGaN buffer layer 3 also grows on the mask layer 2 made of SiN. In this case, the high temperature growth GaN layer is difficult to grow on the AlGaN buffer layer 3 on the mask layer 2 made of SiN. Therefore, the high temperature growth GaN layer is selectively grown in the direction of arrow Y in FIG. 3 on the AlGaN buffer layer 3 on the sapphire substrate 1 exposed between the mask layers 2 made of SiN. Thereby, the slope of the (11-22) plane as shown in FIG. 3 is formed only on the AlGaN buffer layer 3 on the portion of the upper surface of the sapphire substrate 1 exposed between the mask layers 2 made of SiN. A GaN layer 4 having a triangular facet structure with an exposed cross-sectional shape is formed.

そして、さらに、GaN層4の成長が進むと、GaN層4は、図3の矢印Xの方向(横方向)に成長する。この横方向成長によって、マスク層2上にもGaN層4が形成される。そして、最終的には、ファセット構造の各GaN層4が合体して、図4に示されるような、上面が平坦な連続膜となる。本実施形態では、8μm程度の膜厚を有する上面が平坦な連続膜からなるGaN層4が形成される。なお、このGaN層4が、本発明の「窒化物系半導体層」の一例である。   As the growth of the GaN layer 4 further proceeds, the GaN layer 4 grows in the direction of arrow X (lateral direction) in FIG. By this lateral growth, the GaN layer 4 is also formed on the mask layer 2. Finally, the GaN layers 4 having facet structures are combined to form a continuous film having a flat upper surface as shown in FIG. In the present embodiment, the GaN layer 4 made of a continuous film having a flat top surface and a film thickness of about 8 μm is formed. The GaN layer 4 is an example of the “nitride-based semiconductor layer” in the present invention.

本実施形態では、上記のように、露出されたサファイア基板1の上面上のみならず、マスク層2の上面上にもAlGaNバッファ層3を成長させることによって、そのAlGaNバッファ層3上に、GaN層4を成長させる際に、マスク層2上で横方向成長するGaN層4の成長最表面がマスク層2に接触することがない。これにより、GaN層4の成長最表面からの離脱が起こりにくくなるので、離脱に起因する欠陥の少ないGaN層4を形成することができる。   In the present embodiment, as described above, the AlGaN buffer layer 3 is grown not only on the exposed upper surface of the sapphire substrate 1 but also on the upper surface of the mask layer 2, thereby forming the GaN on the AlGaN buffer layer 3. When the layer 4 is grown, the growth outermost surface of the GaN layer 4 that grows laterally on the mask layer 2 does not come into contact with the mask layer 2. This makes it difficult for the GaN layer 4 to be detached from the growth outermost surface, so that the GaN layer 4 with few defects due to the separation can be formed.

また、本実施形態では、サファイア基板1上に直接マスク層2を形成することによって、マスク層2を形成する前にGaN層を形成する必要がないので、GaN層の成長工程の回数を減少させることができる。その結果、少ない成長工程の回数で、横方向成長により転位が低減されたGaN層4を形成することができる。   In the present embodiment, by forming the mask layer 2 directly on the sapphire substrate 1, it is not necessary to form a GaN layer before forming the mask layer 2, thereby reducing the number of GaN layer growth steps. be able to. As a result, the GaN layer 4 in which dislocations are reduced by lateral growth can be formed with a small number of growth steps.

したがって、本実施形態では、少ない成長工程の回数で、転位が少なく、かつ、離脱に起因する欠陥の少ない結晶性の良好なGaN層4を形成することができる。   Therefore, in the present embodiment, the GaN layer 4 having good crystallinity with few dislocations and few defects due to separation can be formed with a small number of growth steps.

また、本実施形態では、マスク層2をSiNから構成することによって、マスク層2をSiOのように酸素を含む膜によって形成する場合のように、マスク層2を構成する酸素原子がGaN層4の表面に現れてデバイス特性が悪化するという不都合も生じない。 In the present embodiment, the mask layer 2 is made of SiN, so that the oxygen atoms constituting the mask layer 2 are formed in the GaN layer as in the case where the mask layer 2 is formed of a film containing oxygen such as SiO 2. No inconvenience of appearing on the surface of 4 and deteriorating device characteristics.

また、本実施形態では、マスク層2をストライプ構造を有するように形成することによって、GaN層4を横方向成長させる際のファセットの結合部の数が少なくなるので、容易にGaN層4の平坦化を行うことができる。   In this embodiment, the mask layer 2 is formed to have a stripe structure, so that the number of facet coupling portions when the GaN layer 4 is grown in the lateral direction is reduced. Can be made.

図5は、上記した本実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子を示した断面図である。次に、図5を参照して、本実施形態の窒化物系半導体の形成方法を用いて製造した半導体レーザ素子の構造および製造プロセスについて説明する。   FIG. 5 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor forming method of this embodiment described above. Next, the structure and manufacturing process of the semiconductor laser device manufactured by using the nitride-based semiconductor forming method of this embodiment will be described with reference to FIG.

本実施形態の半導体レーザ素子の構造としては、図5に示すように、サファイア基板1の上面上に、直接、所定の間隔を隔ててストライプ状(ストライプ構造)の約0.1μmの膜厚を有するSiNからなるマスク層2が形成されている。マスク層2間に位置するサファイア基板1の上面上、および、マスク層2の上面上には、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlGaNバッファ層3が形成されている。AlGaNバッファ層3上には、約8μmの膜厚を有する表面が平坦化されたGaN層4が形成されている。   As shown in FIG. 5, the structure of the semiconductor laser device of the present embodiment has a stripe-shaped (stripe structure) film thickness of about 0.1 μm directly on the upper surface of the sapphire substrate 1 at a predetermined interval. A mask layer 2 made of SiN is formed. An AlGaN buffer layer 3 having a film thickness of about 10 nm to 100 nm (about 0.01 μm to 0.1 μm) is formed on the upper surface of the sapphire substrate 1 located between the mask layers 2 and on the upper surface of the mask layer 2. Has been. On the AlGaN buffer layer 3, a GaN layer 4 having a planarized surface having a thickness of about 8 μm is formed.

また、GaN層4上には、約4μmの膜厚を有するn型GaNからなる第1導電型コンタクト層5が形成されている。第1導電型コンタクト層5上には、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層6が形成されている。第1導電型クラッド層6上には、InGaNからなる多重量子井戸(MQW)発光層7が形成されている。MQW発光層7上には、約0.45μmの膜厚を有するp型AlGaNからなる第2導電型クラッド層8が形成されている。その第2導電型クラッド層8上には、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層9が形成されている。また、第1導電型コンタクト層5の露出された上面上には、n型の第1導電型電極10が形成されている。また、第2導電型コンタクト層9の上面上には、p型の第2導電型電極11が形成されている。   A first conductivity type contact layer 5 made of n-type GaN having a thickness of about 4 μm is formed on the GaN layer 4. On the first conductivity type contact layer 5, a first conductivity type clad layer 6 made of n-type AlGaN having a thickness of about 0.45 μm is formed. A multiple quantum well (MQW) light emitting layer 7 made of InGaN is formed on the first conductivity type cladding layer 6. A second conductivity type cladding layer 8 made of p-type AlGaN having a film thickness of about 0.45 μm is formed on the MQW light emitting layer 7. A second conductivity type contact layer 9 made of p-type GaN having a thickness of about 0.15 μm is formed on the second conductivity type cladding layer 8. An n-type first conductivity type electrode 10 is formed on the exposed upper surface of the first conductivity type contact layer 5. A p-type second conductivity type electrode 11 is formed on the upper surface of the second conductivity type contact layer 9.

なお、第1導電型コンタクト層5、第1導電型クラッド層6、MQW発光層7、第2導電型クラッド層8および第2導電型コンタクト層9は、本発明の「窒化物系半導体素子層」の一例である。   The first conductivity type contact layer 5, the first conductivity type cladding layer 6, the MQW light emitting layer 7, the second conductivity type cladding layer 8 and the second conductivity type contact layer 9 are the “nitride-based semiconductor element layer” of the present invention. Is an example.

上記のような構造を有する本実施形態の半導体レーザ素子の形成方法としては、まず、図1〜図4を用いて説明した本実施形態の窒化物系半導体の形成方法を用いて、サファイア基板1上に、約0.1μmの膜厚を有するSiNからなるマスク層2、約10nm〜100nm(約0.01μm〜0.1μm)の膜厚を有するAlGaNバッファ層3、および、約8μmの膜厚を有するGaN層4を順次形成する。   As a method of forming the semiconductor laser device of the present embodiment having the above-described structure, first, the sapphire substrate 1 is formed using the method of forming a nitride-based semiconductor of the present embodiment described with reference to FIGS. On top, a mask layer 2 made of SiN having a thickness of about 0.1 μm, an AlGaN buffer layer 3 having a thickness of about 10 nm to 100 nm (about 0.01 μm to 0.1 μm), and a thickness of about 8 μm. The GaN layers 4 having the above are sequentially formed.

次に、MOCVD法、HVPE法、または、トリメチルアルミニウム,トリメチルガリウム,トリメチルインジウム,NH,SiH(シランガス),CpMg(シクロペンタジエニルマグネシウム)を原料ガスとして用いるガスソースMBE法(Molecular Beam Epitaxy;分子線エピタキシャル成長法)などを用いて、GaN層4上に、約4μmの膜厚を有するn型GaNからなる第1導電型コンタクト層5、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層6、InGaNからなる多重量子井戸(MQW)発光層7、約0.45μmの膜厚を有するp型AlGaNからなる第2導電型クラッド層8、および、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層9を順次形成する。 Next, MOCVD, HVPE, or gas source MBE (Molecular) using trimethylaluminum, trimethylgallium, trimethylindium, NH 3 , SiH 4 (silane gas), Cp 2 Mg (cyclopentadienylmagnesium) as a source gas. A first conductivity type contact layer 5 made of n-type GaN having a film thickness of about 4 μm, and an n-type having a film thickness of about 0.45 μm on the GaN layer 4 by using, for example, Beam Epitaxy; A first conductivity type cladding layer 6 made of AlGaN, a multiple quantum well (MQW) light emitting layer 7 made of InGaN, a second conductivity type cladding layer 8 made of p-type AlGaN having a thickness of about 0.45 μm, and about 0 A second conductivity type contact made of p-type GaN having a film thickness of 15 μm Layer 9 is formed sequentially.

そして、第2導電型コンタクト層9から第1導電型コンタクト層5までの一部領域をエッチングすることによって、第1導電型コンタクト層5の所定領域を露出する。この露出した第1導電型コンタクト層5の所定領域上に、n型の第1導電型電極10を形成する。また、第2導電型コンタクト層9上の所定領域に、p型の第2導電型電極11を形成する。   Then, a predetermined region of the first conductivity type contact layer 5 is exposed by etching a partial region from the second conductivity type contact layer 9 to the first conductivity type contact layer 5. An n-type first conductivity type electrode 10 is formed on a predetermined region of the exposed first conductivity type contact layer 5. Further, a p-type second conductivity type electrode 11 is formed in a predetermined region on the second conductivity type contact layer 9.

上記した本実施形態の半導体レーザ素子では、図1〜図4に示した本実施形態の窒化物系半導体の形成方法を用いて形成された結晶性の良好なGaN層4を下地層として、その上に各層5〜9が形成されている。すなわち、上述したように、露出されたサファイア基板1の上面上のみならず、マスク層2の上面上にもAlGaNバッファ層3を形成することによって、GaN層4をマスク層2上に横方向成長させる際に、GaN層4の成長最表面からの離脱が起こりにくくなるので、離脱に起因する欠陥の少ないGaN層4を形成することができる。また、GaN層4を選択横方向成長により形成することによって、GaN層4の表面の転位が低減されている。このように、離脱に起因する欠陥が少なく、かつ、転位が低減された結晶性の良好なGaN層を下地層として、その上に各層5〜9を形成することによって、各層5〜9において良好な結晶性を実現することができる。これにより、本実施形態では、良好な素子特性を有するとともに高い信頼性を有する半導体レーザ素子を得ることができる。   In the semiconductor laser device of the present embodiment described above, the GaN layer 4 having good crystallinity formed by using the nitride-based semiconductor forming method of the present embodiment shown in FIGS. Each layer 5-9 is formed on the top. That is, as described above, the GaN layer 4 is laterally grown on the mask layer 2 by forming the AlGaN buffer layer 3 not only on the exposed upper surface of the sapphire substrate 1 but also on the upper surface of the mask layer 2. In this case, detachment from the growth outermost surface of the GaN layer 4 is unlikely to occur, so that the GaN layer 4 with few defects due to the detachment can be formed. Further, by forming the GaN layer 4 by selective lateral growth, dislocations on the surface of the GaN layer 4 are reduced. Thus, by forming each of the layers 5 to 9 on the GaN layer having good crystallinity with few defects due to separation and reduced dislocations, the layers 5 to 9 are good. Crystallinity can be realized. Thereby, in this embodiment, it is possible to obtain a semiconductor laser element having good element characteristics and high reliability.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and all modifications within the meaning and scope equivalent to the scope of claims for patent are included.

たとえば、上記実施形態では、サファイア基板1を基板として用いたが、本発明はこれに限らず、SiC基板、Si基板、GaAs基板またはスピネル基板などを用いても同様の効果を得ることができる。   For example, in the above-described embodiment, the sapphire substrate 1 is used as a substrate, but the present invention is not limited to this, and the same effect can be obtained by using a SiC substrate, a Si substrate, a GaAs substrate, or a spinel substrate.

また、上記実施形態では、マスク層2をSiNによって形成したが、本発明はこれに限らず、SiN以外の窒化物や高融点金属によってマスク層2を形成しても同様の効果を得ることができる。この場合の高融点金属は、特に、融点が、1000℃以上のものであることが好ましい。さらに、マスク層2は、SiNなどの窒化物や高融点金属が最上面に出ている多層膜を用いてもよい。この場合にも、マスク層2の最上面には、SiOのような酸素を含む膜がないので、酸素原子がGaN層4の表面に現れてデバイス特性が悪化するという不都合が生じない。 Moreover, in the said embodiment, although the mask layer 2 was formed with SiN, this invention is not restricted to this, Even if it forms the mask layer 2 with nitride other than SiN, or a refractory metal, the same effect can be acquired. it can. In this case, the refractory metal preferably has a melting point of 1000 ° C. or higher. Further, the mask layer 2 may be a multilayer film in which a nitride such as SiN or a refractory metal is on the uppermost surface. In this case, the uppermost surface of the mask layer 2, since there is no film containing oxygen, such as SiO 2, does not occur inconvenience that oxygen atoms device characteristics deteriorate appear on the surface of the GaN layer 4.

また、上記実施形態では、SiNからなるマスク層2の断面を図1に示すような長方形状としたが、本発明はこれに限らず、他の形状としてもよい。たとえば、図6に示すような台形状を有するマスク層12、図7に示すような逆台形状を有するマスク層22、または、図8に示すような形状のマスク層32を用いてもよい。また、図9に示すように、台形状の下層42aと長方形状の上層42bとからなる2層構造のマスク層42であってもよい。このように、マスク層は多層構造であってもよい。また、図1および図6〜図9に示したような構造を適宜組み合わせた構造を有するマスク層であってもよい。また、特に、図7または図8に示すように、基板1の上面と、マスク層22または32との為す角度が鋭角である場合、その上には結晶性の良いGaN層(窒化物系半導体層)4が形成された。   Moreover, in the said embodiment, although the cross section of the mask layer 2 which consists of SiN was made into the rectangular shape as shown in FIG. 1, this invention is not restricted to this, It is good also as another shape. For example, a mask layer 12 having a trapezoidal shape as shown in FIG. 6, a mask layer 22 having an inverted trapezoidal shape as shown in FIG. 7, or a mask layer 32 having a shape as shown in FIG. 8 may be used. Moreover, as shown in FIG. 9, it may be a mask layer 42 having a two-layer structure including a trapezoidal lower layer 42a and a rectangular upper layer 42b. Thus, the mask layer may have a multilayer structure. Further, it may be a mask layer having a structure in which the structures shown in FIGS. 1 and 6 to 9 are appropriately combined. In particular, as shown in FIG. 7 or FIG. 8, when the angle formed between the upper surface of the substrate 1 and the mask layer 22 or 32 is an acute angle, a GaN layer (nitride-based semiconductor) with good crystallinity is formed thereon. Layer 4) was formed.

また、上記実施形態におけるサファイア基板(基板)1、AlGaNバッファ層(バッファ層)3、GaN層(窒化物系半導体層)4、および、各層(窒化物系半導体素子層)5〜9は、GaN(窒化ガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)もしくはTlN(窒化タリウム)、または、これらの混晶などのIII−V族窒化物系半導体、および、これら混晶にAs、PおよびSbのうち少なくとも1つの元素を含む混晶などのIII−V族窒化物系半導体から構成するようにしてもよい。   The sapphire substrate (substrate) 1, AlGaN buffer layer (buffer layer) 3, GaN layer (nitride-based semiconductor layer) 4, and layers (nitride-based semiconductor element layers) 5 to 9 in the above embodiment are GaN III-V nitride semiconductors such as (gallium nitride), AlN (aluminum nitride), InN (indium nitride), BN (boron nitride) or TlN (thallium nitride), or mixed crystals thereof, and mixtures thereof The crystal may be composed of a III-V group nitride semiconductor such as a mixed crystal containing at least one element of As, P, and Sb.

また、上記実施形態では、AlGaNバッファ層3およびGaN層4に不純物元素のドーピングを行っていないが、本発明はこれに限らず、AlGaNバッファ層3およびGaN層4にn型不純物のドーピングを行うことによって第1導電型の層としてもよい。   In the above embodiment, the AlGaN buffer layer 3 and the GaN layer 4 are not doped with impurity elements. However, the present invention is not limited to this, and the AlGaN buffer layer 3 and the GaN layer 4 are doped with n-type impurities. It is good also as a layer of 1st conductivity type.

また、上記実施形態では、マスク層2を7μmのピッチ幅で形成したが、本発明はこれに限らず、マスク層2のピッチ幅は、7μm以外でもよく、1μm以上、30μm以下の幅であればよい。   In the above embodiment, the mask layer 2 is formed with a pitch width of 7 μm. However, the present invention is not limited to this, and the pitch width of the mask layer 2 may be other than 7 μm and may be a width of 1 μm or more and 30 μm or less. That's fine.

本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor by one Embodiment of this invention. 図1に示した工程における斜視図である。It is a perspective view in the process shown in FIG. 本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor by one Embodiment of this invention. 本発明の一実施形態による窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the nitride type semiconductor by one Embodiment of this invention. 図1〜図4に示した本実施形態の窒化物系半導体の形成方法を用いて形成した半導体レーザ素子を示した断面図である。It is sectional drawing which showed the semiconductor laser element formed using the formation method of the nitride type semiconductor of this embodiment shown in FIGS. 本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。It is sectional drawing which showed the modification of the shape of the mask layer used for the formation method of the nitride-type semiconductor of this embodiment. 本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。It is sectional drawing which showed the modification of the shape of the mask layer used for the formation method of the nitride-type semiconductor of this embodiment. 本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。It is sectional drawing which showed the modification of the shape of the mask layer used for the formation method of the nitride-type semiconductor of this embodiment. 本実施形態の窒化物系半導体の形成方法に用いるマスク層の形状の変形例を示した断面図である。It is sectional drawing which showed the modification of the shape of the mask layer used for the formation method of the nitride-type semiconductor of this embodiment. 従来の窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the conventional nitride semiconductor. 従来の窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the conventional nitride semiconductor. 従来の窒化物系半導体の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the conventional nitride semiconductor.

符号の説明Explanation of symbols

1 サファイア基板(基板)
2 マスク層
3 AlGaNバッファ層(バッファ層)
4 GaN層(窒化物系半導体層)
5 第1導電型コンタクト層(窒化物系半導体素子層)
6 第1導電型クラッド層(窒化物系半導体素子層)
7 MQW発光層(窒化物系半導体素子層)
8 第2導電型クラッド層(窒化物系半導体素子層)
9 第2導電型コンタクト層(窒化物系半導体素子層)
1 Sapphire substrate (substrate)
2 Mask layer 3 AlGaN buffer layer (buffer layer)
4 GaN layer (nitride semiconductor layer)
5 First conductivity type contact layer (nitride-based semiconductor element layer)
6 First conductivity type cladding layer (nitride-based semiconductor element layer)
7 MQW light emitting layer (nitride-based semiconductor element layer)
8 Second conductivity type cladding layer (nitride semiconductor element layer)
9 Second conductivity type contact layer (nitride semiconductor element layer)

Claims (13)

基板の上面上に、前記基板の上面の一部が露出するように、直接マスク層を形成する工程と、
前記マスク層から露出された前記基板の上面上および前記マスク層の上面上に、直接バッファ層を形成する工程と、
その後、窒化物系半導体層を成長させる工程とを備えた、窒化物系半導体の形成方法。
Forming a mask layer directly on the upper surface of the substrate such that a portion of the upper surface of the substrate is exposed;
Forming a buffer layer directly on the upper surface of the substrate exposed from the mask layer and on the upper surface of the mask layer;
And a step of growing a nitride-based semiconductor layer thereafter.
前記マスク層は、窒化物および高融点金属のうちのいずれかを含む、請求項1に記載の窒化物系半導体の形成方法。   The method for forming a nitride-based semiconductor according to claim 1, wherein the mask layer includes any one of a nitride and a refractory metal. 前記マスク層は、SiNを含む、請求項2に記載の窒化物系半導体の形成方法。   The method for forming a nitride-based semiconductor according to claim 2, wherein the mask layer includes SiN. 前記マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含む、請求項2または3に記載の窒化物系半導体の形成方法。   4. The method for forming a nitride-based semiconductor according to claim 2, wherein the mask layer includes a multilayer film in which one of a nitride and a refractory metal is exposed on the outermost surface. 5. 前記マスク層は、ストライプ構造を有する、請求項1〜4のいずれか1項に記載の窒化物系半導体の形成方法。   The method for forming a nitride-based semiconductor according to claim 1, wherein the mask layer has a stripe structure. 前記基板の上面と前記マスク層の側面との為す角度が鋭角である、請求項1〜5のいずれか1項に記載の窒化物系半導体の形成方法。   The method for forming a nitride-based semiconductor according to claim 1, wherein an angle formed by the upper surface of the substrate and the side surface of the mask layer is an acute angle. 前記窒化物系半導体層上に、素子領域を有する窒化物系半導体素子層を成長させる工程をさらに備える、請求項1〜6のいずれか1項に記載の窒化物系半導体の形成方法。   The method for forming a nitride-based semiconductor according to claim 1, further comprising a step of growing a nitride-based semiconductor element layer having an element region on the nitride-based semiconductor layer. 基板の上面上に、前記基板の上面の一部が露出するように直接形成されたマスク層と、
前記マスク層から露出された基板の上面上および前記マスク層の上面上に直接形成されたバッファ層と、
前記バッファ層を覆うように形成された窒化物系半導体層と、
前記窒化物系半導体層上に形成され、素子領域を有する窒化物系半導体素子層とを備えた、窒化物系半導体素子。
A mask layer directly formed on the upper surface of the substrate so that a part of the upper surface of the substrate is exposed;
A buffer layer formed directly on the upper surface of the substrate exposed from the mask layer and on the upper surface of the mask layer;
A nitride-based semiconductor layer formed to cover the buffer layer;
A nitride-based semiconductor element comprising: a nitride-based semiconductor element layer having an element region formed on the nitride-based semiconductor layer.
前記マスク層は、窒化物および高融点金属のうちのいずれかを含む、請求項8に記載の窒化物系半導体素子。   The nitride semiconductor device according to claim 8, wherein the mask layer includes any one of a nitride and a refractory metal. 前記マスク層は、SiNを含む、請求項9に記載の窒化物系半導体素子。   The nitride semiconductor device according to claim 9, wherein the mask layer includes SiN. 前記マスク層は、窒化物および高融点金属のうちのいずれかが最表面に露出した多層膜を含む、請求項9または10に記載の窒化物系半導体素子。   11. The nitride semiconductor device according to claim 9, wherein the mask layer includes a multilayer film in which one of nitride and a refractory metal is exposed on the outermost surface. 前記マスク層は、ストライプ構造を有する、請求項8〜11のいずれか1項に記載の窒化物系半導体素子。   The nitride semiconductor device according to claim 8, wherein the mask layer has a stripe structure. 前記基板の上面と前記マスク層の側面との為す角度が鋭角である、請求項8〜12のいずれか1項に記載の窒化物系半導体素子。   The nitride semiconductor device according to any one of claims 8 to 12, wherein an angle formed between an upper surface of the substrate and a side surface of the mask layer is an acute angle.
JP2006171997A 2000-10-04 2006-06-21 Nitride semiconductor device and method for forming nitride semiconductor Expired - Lifetime JP4381397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006171997A JP4381397B2 (en) 2000-10-04 2006-06-21 Nitride semiconductor device and method for forming nitride semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000304809 2000-10-04
JP2006171997A JP4381397B2 (en) 2000-10-04 2006-06-21 Nitride semiconductor device and method for forming nitride semiconductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000392946A Division JP3863720B2 (en) 2000-10-04 2000-12-25 Nitride semiconductor device and method for forming nitride semiconductor

Publications (2)

Publication Number Publication Date
JP2006270125A true JP2006270125A (en) 2006-10-05
JP4381397B2 JP4381397B2 (en) 2009-12-09

Family

ID=37205666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006171997A Expired - Lifetime JP4381397B2 (en) 2000-10-04 2006-06-21 Nitride semiconductor device and method for forming nitride semiconductor

Country Status (1)

Country Link
JP (1) JP4381397B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305977A (en) * 2007-06-07 2008-12-18 Univ Nagoya Nitride semiconductor structure and its manufacturing method
WO2009118979A1 (en) * 2008-03-28 2009-10-01 パナソニック株式会社 Nitride semiconductor light-emitting device
JP2009302389A (en) * 2008-06-16 2009-12-24 Toyoda Gosei Co Ltd Group-iii nitride-based compound semiconductor light-emitting element, and method of manufacturing the same
JP2013239718A (en) * 2008-09-01 2013-11-28 Sophia School Corp Semiconductor optical element array and manufacturing method of the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305977A (en) * 2007-06-07 2008-12-18 Univ Nagoya Nitride semiconductor structure and its manufacturing method
WO2009118979A1 (en) * 2008-03-28 2009-10-01 パナソニック株式会社 Nitride semiconductor light-emitting device
JPWO2009118979A1 (en) * 2008-03-28 2011-07-21 パナソニック株式会社 Nitride semiconductor light emitting device
US8283677B2 (en) 2008-03-28 2012-10-09 Panasonic Corporation Nitride semiconductor light-emitting device
JP2009302389A (en) * 2008-06-16 2009-12-24 Toyoda Gosei Co Ltd Group-iii nitride-based compound semiconductor light-emitting element, and method of manufacturing the same
JP2013239718A (en) * 2008-09-01 2013-11-28 Sophia School Corp Semiconductor optical element array and manufacturing method of the same
US9224595B2 (en) 2008-09-01 2015-12-29 Sophia School Corporation Semiconductor optical element array and method of manufacturing the same

Also Published As

Publication number Publication date
JP4381397B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP3863720B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP4032538B2 (en) Semiconductor thin film and semiconductor device manufacturing method
US6994751B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP3819730B2 (en) Nitride-based semiconductor device and method for forming nitride semiconductor
JP5146481B2 (en) Nitride-based III-V compound semiconductor device and method for manufacturing semiconductor device
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP3592553B2 (en) Gallium nitride based semiconductor device
JP2002164296A (en) Semiconductor substrate and method of manufacturing the same
JP2002261032A (en) Nitride semiconductor substrate and its manufacturing method and nitride semiconductor device using the same
JP2001196697A (en) Substrate for semiconductor element and its manufacturing method, and semiconductor element using the same
JP4406999B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4381397B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP2001148543A (en) Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
JP4698053B2 (en) Method for producing group III nitride compound semiconductor
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4416761B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP2001345282A (en) Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element
JP4720051B2 (en) Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device
JP4042775B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP2001267243A (en) Method of manufacturing group iii nitride-based compound semiconductor and group iii nitride-based compound semiconductor device
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same
US20060051939A1 (en) Nitride semiconductor substrate and nitride semiconductor device using same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090915

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3