JP2001148543A - Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device - Google Patents

Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device

Info

Publication number
JP2001148543A
JP2001148543A JP32913799A JP32913799A JP2001148543A JP 2001148543 A JP2001148543 A JP 2001148543A JP 32913799 A JP32913799 A JP 32913799A JP 32913799 A JP32913799 A JP 32913799A JP 2001148543 A JP2001148543 A JP 2001148543A
Authority
JP
Japan
Prior art keywords
iii nitride
group iii
nitride semiconductor
semiconductor layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32913799A
Other languages
Japanese (ja)
Inventor
Masaki Yoshizawa
正樹 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32913799A priority Critical patent/JP2001148543A/en
Publication of JP2001148543A publication Critical patent/JP2001148543A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the performance of a light-emitting element and make its service life long by forming a III nitride semiconductor layer, having no dislocation on a substrate. SOLUTION: This manufacturing method comprises steps of epitaxially growing a first III nitride semiconductor layer 12 on a substrate 11, removing first portions of the first III nitride semiconductor layer 12, while leaving prescribed portions, epitaxially growing a crystal to regions formed by the removal from the first portions of the first III nitride semiconductor layer 12 left to form a second III nitride semiconductor layer 14, removing at least the left first III nitride semiconductor layer 12, while leaving prescribed portions of the second III nitride semiconductor layer 14, and epitaxially growing a crystal from the left second III nitride semiconductor layer 14 to regions formed by the removal, to form a third III nitride semiconductor layer 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、III族窒化物半
導体の製造方法および半導体装置の製造方法に関し、詳
しくはエピタキシャル成長後、エッチングとエピタキシ
ャル成長を繰り返し行うIII族窒化物半導体の製造方
法および上記製造方法により形成したIII族窒化物半
導体層を用いて半導体素子を形成する半導体装置の製造
方法に関する。
The present invention relates to a method of manufacturing a group III nitride semiconductor and a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a group III nitride semiconductor in which etching and epitaxial growth are repeated after epitaxial growth, and the above manufacturing method. The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element is formed using a group III nitride semiconductor layer formed by the method described above.

【0002】[0002]

【従来の技術】III族窒化物半導体の一種であるい窒
化ガリウム(GaN)は、禁制帯幅がGaNで3.4e
Vと大きく、直接遷移型であるため、青色発光素子材料
として注目されてきた。しかしながら、III族窒化物
半導体に熱膨張係数が近く、格子整合する基板を得るこ
とは困難であり、一般にサファイア基板上に窒化ガリウ
ムや窒化アルミニウムを低温成長したバッファ層を介し
て窒化ガリウムを成長していた。
2. Description of the Related Art Gallium nitride (GaN), a kind of group III nitride semiconductor, has a bandgap of 3.4 e in GaN.
V and a direct transition type have attracted attention as a blue light emitting element material. However, it is difficult to obtain a lattice-matched substrate with a thermal expansion coefficient close to that of a group III nitride semiconductor. Generally, gallium nitride is grown on a sapphire substrate via a buffer layer obtained by growing gallium nitride or aluminum nitride at low temperature. I was

【0003】[0003]

【発明が解決しようとする課題】しかしながら、窒化ガ
リウムとサファイア基板との格子定数および熱膨張係数
の違いから、クラックの発生や、転位密度が1×109
/cm2 〜1×1010/cm2 程度となり高いという問
題があった。ここでいう転位とは、結晶成長時に生じる
欠陥であり、非発光中心として働いたり、漏れ電流の原
因となる等の発光素子の特性や寿命を劣化させる原因と
なる。
However, due to differences in lattice constant and thermal expansion coefficient between gallium nitride and a sapphire substrate, cracks and dislocation densities of 1 × 10 9
/ Cm 2 to 1 × 10 10 / cm 2, which is high. The dislocation referred to here is a defect generated during crystal growth, and serves as a non-emission center or causes deterioration of characteristics or life of the light emitting element such as a cause of leakage current.

【0004】また、これらの問題点を解決しようとし
た、特開平10−312971号公報や特開平10−3
26912号公報に開示されているような技術、つま
り、基板上にマスク材料をパターニングし、窒化ガリウ
ムの成長領域を制限することで基板と窒化ガリウムの界
面で生じる転位の総数を抑制し、横方向成長によりマス
ク上にも窒化ガリウムを成長し、さらにこの工程を繰り
返すことで転位密度の低いGaN基板が得られるという
技術であっても、図3に示すように、成長中の結晶のフ
ァセット面Fで転位線Dが曲げられるので、結晶表面C
に1×102 /cm2 〜1×103 /cm2 程度の転位
が存在してしまう。
In order to solve these problems, Japanese Patent Application Laid-Open No. 10-312971 and Japanese Patent Application Laid-Open No.
No. 26912, that is, a mask material is patterned on a substrate and the growth area of gallium nitride is limited to suppress the total number of dislocations generated at the interface between the substrate and gallium nitride. Even in a technique in which gallium nitride is grown on a mask by growth and a GaN substrate having a low dislocation density can be obtained by repeating this process, as shown in FIG. Dislocation line D is bent by the crystal surface C
Dislocations of about 1 × 10 2 / cm 2 to 1 × 10 3 / cm 2 exist.

【0005】[0005]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたIII族窒化物半導体の製造方法
および半導体装置に製造方法である。
SUMMARY OF THE INVENTION The present invention is directed to a method of manufacturing a group III nitride semiconductor and a method of manufacturing a semiconductor device which have been made to solve the above-mentioned problems.

【0006】上記III族窒化物半導体の製造方法は、
エピタキシャル成長によって基板上に第1のIII族窒
化物半導体層を形成する工程と、前記第1のIII族窒
化物半導体層上の所定の位置を残して他の部分を除去す
る工程と、エピタキシャル成長によって前記残した第1
のIII族窒化物半導体層より前記除去した領域に第2
のIII族窒化物半導体層を結晶成長させて形成する工
程と、前記第2のIII族窒化物半導体層の所定の位置
を残して前記残っている第1のIII族窒化物半導体層
を少なくとも除去する工程と、エピタキシャル成長によ
って前記残した第2のIII族窒化物半導体層より前記
除去した領域に第3のIII族窒化物半導体層を結晶成
長させて形成する工程とを備えた製造方法である。
[0006] The method for producing a group III nitride semiconductor is as follows.
Forming a first group III nitride semiconductor layer on the substrate by epitaxial growth, removing other portions while leaving a predetermined position on the first group III nitride semiconductor layer, and forming the first group III nitride semiconductor layer by epitaxial growth. 1st left
The second region is removed from the group III nitride semiconductor layer
Forming a group III nitride semiconductor layer by crystal growth, and removing at least the remaining first group III nitride semiconductor layer while leaving a predetermined position of the second group III nitride semiconductor layer. And a step of forming a third group III nitride semiconductor layer by crystal growth in a region removed from the second group III nitride semiconductor layer left by epitaxial growth.

【0007】上記III族窒化物半導体の製造方法で
は、基板上に結晶成長させた第1のIII族窒化物半導
体層は転位を生じているが、その第1のIII族窒化物
半導体層の所定の位置を残して他の部分を除去し、その
除去した領域に第2のIII族窒化物半導体層を形成す
ることから、第2のIII族窒化物半導体層は転位の無
い結晶性に優れたIII族窒化物半導体層となる。さら
に第2のIII族窒化物半導体層の所定の位置を残し
て、残っている第1のIII族窒化物半導体層を少なく
とも除去することから、基板上には転位の発生していな
い第2のIII族窒化物半導体層のみが残る。そしてエ
ピタキシャル成長によって残した第2のIII族窒化物
半導体層より第1のIII族窒化物半導体層を除去した
領域に第3のIII族窒化物半導体層を結晶成長させて
形成することから、基板上には、転位を発生していない
第2、第3のIII族窒化物半導体層でIII族窒化物
半導体層が形成されることになる。また、上記III族
窒化物半導体のエピタキシャル成長では横方向成長(基
板11の面に対して平行な方向への成長)のほうが縦方
向成長(基板11の面に対して垂直な方向への成長)よ
りも10倍程度速いため、除去した領域に、新たなるI
II族窒化物半導体層を形成することが可能にある。
In the above method of manufacturing a group III nitride semiconductor, the first group III nitride semiconductor layer crystal-grown on the substrate has a dislocation. Is removed, and the second group III nitride semiconductor layer is formed in the removed region, so that the second group III nitride semiconductor layer has excellent dislocation-free crystallinity. It becomes a group III nitride semiconductor layer. Further, since at least the remaining first group III nitride semiconductor layer is removed while leaving a predetermined position of the second group III nitride semiconductor layer, the second group III nitride semiconductor layer having no dislocation on the substrate is removed. Only the group III nitride semiconductor layer remains. Then, the third group III nitride semiconductor layer is formed by crystal growth in a region where the first group III nitride semiconductor layer is removed from the second group III nitride semiconductor layer left by the epitaxial growth. In this case, the group III nitride semiconductor layer is formed of the second and third group III nitride semiconductor layers in which dislocations are not generated. In the epitaxial growth of the group III nitride semiconductor, the lateral growth (growth in a direction parallel to the surface of the substrate 11) is better than the vertical growth (growth in a direction perpendicular to the surface of the substrate 11). Is also about 10 times faster, so a new I
It is possible to form a group II nitride semiconductor layer.

【0008】半導体装置の製造方法は、エピタキシャル
成長によって基板上に第1のIII族窒化物半導体層を
形成する工程と、前記第1のIII族窒化物半導体層上
の所定の位置を残して他の部分を除去する工程と、エピ
タキシャル成長によって前記残した第1のIII族窒化
物半導体層より前記除去した領域に第2のIII族窒化
物半導体層を結晶成長させて形成する工程と、前記第2
のIII族窒化物半導体層の所定の位置を残して前記残
っている第1のIII族窒化物半導体層を少なくとも除
去する工程と、エピタキシャル成長によって前記残した
第2のIII族窒化物半導体層より前記除去した領域に
第3のIII族窒化物半導体層を結晶成長させて形成す
る工程と、前記第2のIII族窒化物半導体層と前記第
3のIII族窒化物半導体層とで構成されるIII族窒
化物半導体層上に半導体素子を形成する工程とを備えた
製造方法である。
[0008] A method of manufacturing a semiconductor device includes a step of forming a first group III nitride semiconductor layer on a substrate by epitaxial growth and a step of forming a first group III nitride semiconductor layer while leaving a predetermined position on the first group III nitride semiconductor layer. Removing the portion, forming a second group III nitride semiconductor layer by crystal growth in the region where the first group III nitride semiconductor layer left by the epitaxial growth has been removed, and forming the second group III nitride semiconductor layer in the second region.
Removing at least the remaining first group III nitride semiconductor layer while leaving a predetermined position of the group III nitride semiconductor layer; and Forming a third group III nitride semiconductor layer by crystal growth in the removed region; and forming a third group III nitride semiconductor layer comprising the second group III nitride semiconductor layer and the third group III nitride semiconductor layer. Forming a semiconductor element on the group III nitride semiconductor layer.

【0009】上記半導体装置の製造方法では、前記II
I族窒化物半導体の製造方法によって説明したように、
基板上に第2、第3のIII族窒化物半導体層からなる
III族窒化物半導体層を形成することから、III族
窒化物半導体層には転位の発生はない。このようなII
I族窒化物半導体層に半導体素子を形成することから、
その半導体素子への電圧印加によるIII族窒化物半導
体層の劣化が起こりにくくなっている。そのため、使用
による動作電圧の上昇が抑えられるので、半導体素子の
寿命が長くなる。
In the method of manufacturing a semiconductor device described above,
As described by the method for manufacturing a group I nitride semiconductor,
Since the group III nitride semiconductor layer including the second and third group III nitride semiconductor layers is formed on the substrate, no dislocation occurs in the group III nitride semiconductor layer. Such II
Since a semiconductor element is formed on the group I nitride semiconductor layer,
The deterioration of the group III nitride semiconductor layer due to the application of a voltage to the semiconductor element is less likely to occur. Therefore, an increase in operating voltage due to use is suppressed, and the life of the semiconductor element is prolonged.

【0010】[0010]

【発明の実施の形態】本発明のIII族窒化物半導体の
製造方法に係わる実施の形態の一例を、図1の製造工程
断面図によって説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method of manufacturing a group III nitride semiconductor according to the present invention will be described with reference to a manufacturing process sectional view of FIG.

【0011】図1の(1)に示すように、エピタキシャ
ル成長によって、基板11上に第1のIII族窒化物半
導体層12を形成する。上記基板11には、酸化アルミ
ニウムマグネシウム(MgAl2 4 )、酸化シリコン
(SiO2 )、酸化亜鉛(ZnO)、炭化シリコン(S
iC)、酸化ガリウムリチウム(LiGaO2 )もしく
は酸化アルミニウム(Al2 3 )からなる基板を用い
る。また上記第1のIII族窒化物半導体層12は、窒
化ホウ素(BN)、窒化アルミニウム(AlN)、窒化
ガリウム(GaN)もしくは窒化インジウム(InN)
からなるIII族窒化物半導体、もしくは上記III族
窒化物半導体の混晶、もしくは上記III族窒化物半導
体およびその混晶のうちから選択して組み合わせてなる
結晶からなる。その結果、エピタキシャル成長によって
形成された第1のIII族窒化物半導体層12には多数
の転位線Dが存在する。
As shown in FIG. 1A, a first group III nitride semiconductor layer 12 is formed on a substrate 11 by epitaxial growth. The substrate 11 includes aluminum magnesium oxide (MgAl 2 O 4 ), silicon oxide (SiO 2 ), zinc oxide (ZnO), and silicon carbide (S
iC), a substrate made of lithium gallium oxide (LiGaO 2 ) or aluminum oxide (Al 2 O 3 ) is used. The first group III nitride semiconductor layer 12 is made of boron nitride (BN), aluminum nitride (AlN), gallium nitride (GaN), or indium nitride (InN).
Or a mixed crystal of the above-mentioned group III nitride semiconductor, or a crystal formed by combining and selecting from the above-mentioned group III nitride semiconductor and the mixed crystal thereof. As a result, many dislocation lines D are present in first group III nitride semiconductor layer 12 formed by epitaxial growth.

【0012】次いで、上記第1のIII族窒化物半導体
層12の表面に、化学式でSiOx、SiNx 、SiO
1-x x 、TiO2 もしくはZrO2 で表される材料、
有機材料から合成されるレジスト、無機材料からなるレ
ジスト、もしくはシリル化レジストからなるマスク材料
層を、その材料に適した以下に記載する成膜技術により
形成する。その成膜技術は、一例として、回転塗布法、
化学的気相成長法、スパッタリング、蒸着法等による。
そして、リソグラフィー技術によって、上記成膜したマ
スク材料層のパターン形状を、例えば、基板11の上方
から見た形状が縞状、矩形状、円形状もしくは三角形状
に加工して、第1のマスク13を形成する。
Next, on the surface of the first group III nitride semiconductor layer 12, SiO x , SiN x , SiO
A material represented by 1-x N x , TiO 2 or ZrO 2 ,
A resist material composed of an organic material, a resist composed of an inorganic material, or a mask material layer composed of a silylated resist is formed by the following film forming technique suitable for the material. The film forming technology is, for example, a spin coating method,
By a chemical vapor deposition method, a sputtering method, a vapor deposition method, or the like.
Then, the pattern shape of the formed mask material layer is processed into, for example, a stripe shape, a rectangular shape, a circular shape, or a triangular shape as viewed from above the substrate 11 by a lithography technique, so that the first mask 13 is formed. To form

【0013】次いで、図1の(2)に示すように、上記
第1のマスク13を保護層としてエッチングにより、そ
の第1のマスク13に被覆された第1のIII族窒化物
半導体層12を残して他の部分を除去する。このエッチ
ングでは、例えば、通常の反応性イオンエッチング装置
を用い、エッチングガスには、塩素と水素とを用い、エ
ッチング雰囲気の圧力を10Pa、基板温度を200℃
に設定して行った。
Next, as shown in FIG. 1B, the first group 13 nitride semiconductor layer 12 covered by the first mask 13 is etched by using the first mask 13 as a protective layer. Remove other parts while leaving. In this etching, for example, a normal reactive ion etching apparatus is used, chlorine and hydrogen are used as etching gases, the pressure of the etching atmosphere is 10 Pa, and the substrate temperature is 200 ° C.
I went to set.

【0014】上記第1のIII族窒化物半導体層12の
除去加工をドライエッチングプロセスにより行う場合に
は、塩素と水素、メタンと水素とアルゴン、アルゴンも
しくは酸素等のプラズマ照射、フッ素、臭素、塩素もし
くはヨウ素等のハロゲンガスとそれらの水素化物(すな
わち、フッ化水素、臭化水素、塩化水素もしくはヨウ化
水素)からなるエッチングガスを用いる。また、ウエッ
トエッチングで行うことも可能である。この場合のエッ
チング液には、一例として、水酸化カリウム水溶液、過
酸化水素水、硫酸もしくはフッ酸、またはそれらの混合
液を用いる。
When the first group III nitride semiconductor layer 12 is removed by a dry etching process, plasma irradiation of chlorine and hydrogen, methane and hydrogen and argon, argon or oxygen, fluorine, bromine, chlorine Alternatively, an etching gas containing a halogen gas such as iodine and a hydride thereof (that is, hydrogen fluoride, hydrogen bromide, hydrogen chloride, or hydrogen iodide) is used. It is also possible to perform wet etching. As an etching solution in this case, for example, an aqueous solution of potassium hydroxide, aqueous hydrogen peroxide, sulfuric acid or hydrofluoric acid, or a mixture thereof is used.

【0015】その後、第1のマスク13を除去する。そ
して、図1の(3)に示すように、残した第1のIII
族窒化物半導体層12を起点にIII族窒化物半導体を
再成長する。その結果、最初に成長した第1のIII族
窒化物半導体層12の上に再成長された高密度に転位が
存在する領域Aと、最初に成長した第1のIII族窒化
物半導体層12から横方向に再成長されたほとんど転位
が観察されない領域Bの第2のIII族窒化物半導体層
14が形成される。
After that, the first mask 13 is removed. Then, as shown in (3) of FIG. 1, the remaining first III
A group III nitride semiconductor is regrown starting from the group nitride semiconductor layer 12. As a result, from the region A where the dislocation exists at a high density regrown on the first group III nitride semiconductor layer 12 grown first and the first group III nitride semiconductor layer 12 grown first. The second group III nitride semiconductor layer 14 regrown in the lateral direction and in the region B where almost no dislocation is observed is formed.

【0016】次に、図1の(4)に示すように、領域B
の第2のIII族窒化物半導体層14を保護するよう
に、有機レジストもしくは無機レジストを成膜した後、
例えばリソグラフィー技術によってそれをパターニング
して第2のマスク15を形成する。このパターニングの
際、基板11上に予め形成した基準マーク(図示せず)
によりパターンの位置決めを行う。基準マークは、最初
の第1のIII族窒化物半導体層12を成長させる前も
しくは成長後に、タングステン、アルミニウム、銅等の
金属を用いて形成する、もしくは、基板11をエッチン
グして凹状の基準マークもしくは凸状の基準マークを形
成する。基準マークのデザインは、基準マークの読み取
り装置に合わせて既存の種々のものより選択される。
Next, as shown in FIG.
After forming an organic resist or an inorganic resist so as to protect the second group III nitride semiconductor layer 14,
The second mask 15 is formed by patterning it by, for example, a lithography technique. In this patterning, reference marks (not shown) formed in advance on the substrate 11
Is used to position the pattern. The reference mark is formed by using a metal such as tungsten, aluminum, or copper before or after the growth of the first first group III nitride semiconductor layer 12, or by etching the substrate 11 to form a concave reference mark. Alternatively, a convex reference mark is formed. The design of the fiducial mark is selected from various existing ones according to the fiducial mark reading device.

【0017】次いで、上記第2のマスク15を保護層と
して第2のマスク15に被覆された第2のIII族窒化
物半導体層14を残し、他の部分をエッチングによって
除去する。この(4)の図面では、第2のIII族窒化
物半導体層14を除去した状態を示した。上記エッチン
グは、前記図1の(2)によって説明したエッチングと
同様のエッチングによって行うことが可能である。その
後、第2のマスク15を除去する。
Next, using the second mask 15 as a protective layer, the second group III nitride semiconductor layer 14 covered by the second mask 15 is left, and other portions are removed by etching. The drawing of (4) shows a state where the second group III nitride semiconductor layer 14 is removed. The etching can be performed by the same etching as the etching described with reference to FIG. After that, the second mask 15 is removed.

【0018】そして、図1の(5)に示すように、残し
た第2のIII族窒化物半導体層14を起点にIII族
窒化物半導体を再成長する。その結果、残した第2のI
II族窒化物半導体層14から横方向に再成長されたほ
とんど転位が観察されない第3のIII族窒化物半導体
層16を形成する。またこのエピタキシャル成長では、
残した第2のIII族窒化物半導体層14の上にも転位
が観察されないIII族窒化物半導体が再成長する。こ
のようにIII族窒化物半導体の再成長を繰り返し行う
ことで、基板11上に転位がほとんど存在しない第2、
第3のIII族窒化物半導体層14、16を得ることが
できる。
Then, as shown in FIG. 1 (5), the group III nitride semiconductor is regrown starting from the remaining second group III nitride semiconductor layer 14. As a result, the second I
A third group III nitride semiconductor layer 16 regrown in the lateral direction from the group II nitride semiconductor layer 14 and having almost no dislocations is formed. In this epitaxial growth,
A group III nitride semiconductor in which dislocations are not observed also grows on the remaining second group III nitride semiconductor layer 14. By repeating the regrowth of the group III nitride semiconductor in this manner, the second, in which dislocations hardly exist on the substrate 11,
The third group III nitride semiconductor layers 14 and 16 can be obtained.

【0019】上記III族窒化物半導体の製造方法で
は、基板11上に結晶成長させた第1のIII族窒化物
半導体層12は転位線Dを生じているが、その第1のI
II族窒化物半導体層12の所定の位置を残して他の部
分を除去し、その除去した領域に第2のIII族窒化物
半導体層14を形成することから、第1のIII族窒化
物半導体層12の横方向に成長した第2のIII族窒化
物半導体層14は転位の無い結晶性に優れたIII族窒
化物半導体層となる。
In the above-described method for manufacturing a group III nitride semiconductor, the first group III nitride semiconductor layer 12 grown on the substrate 11 has dislocation lines D.
Since the other portion is removed except for a predetermined position of the group II nitride semiconductor layer 12 and the second group III nitride semiconductor layer 14 is formed in the removed region, the first group III nitride semiconductor is removed. The second group III nitride semiconductor layer 14 grown in the lateral direction of the layer 12 becomes a group III nitride semiconductor layer having no dislocation and excellent crystallinity.

【0020】さらに第2のIII族窒化物半導体層14
の所定の位置を残して、残っている第1のIII族窒化
物半導体層12を少なくとも除去することから、基板1
1上には転位の発生していない第2のIII族窒化物半
導体層14のみが残る。そしてエピタキシャル成長によ
って残した第2のIII族窒化物半導体層14より第1
のIII族窒化物半導体層12を除去した領域に第3の
III族窒化物半導体層16を結晶成長させて形成する
ことから、基板11上には、転位を発生していない第
2、第3のIII族窒化物半導体層14、16でIII
族窒化物半導体層が形成されることになる。
Further, the second group III nitride semiconductor layer 14
Is removed, at least the remaining first group III nitride semiconductor layer 12 is removed.
Only the second group III nitride semiconductor layer 14 in which dislocation has not occurred remains on 1. Then, the first group III nitride semiconductor layer 14 left by the epitaxial growth
Since the third group III nitride semiconductor layer 16 is formed by crystal growth in the region from which the group III nitride semiconductor layer 12 has been removed, the second and third layers having no dislocation on the substrate 11 are formed. III group nitride semiconductor layers 14 and 16
A group nitride semiconductor layer will be formed.

【0021】また、上記III族窒化物半導体のエピタ
キシャル成長では横方向への成長(基板11の面に対し
て平行な方向への成長)速度が縦方向への成長(基板1
1の面に対して垂直な方向への成長)速度よりも10倍
程度速いため、除去した領域に、新たなるIII族窒化
物半導体層を形成することが可能にある。
In the epitaxial growth of the group III nitride semiconductor, the growth rate in the lateral direction (growth in the direction parallel to the surface of the substrate 11) is increased in the vertical direction (substrate 1).
Since the growth rate is about 10 times faster than the growth rate in the direction perpendicular to the first plane, a new group III nitride semiconductor layer can be formed in the removed area.

【0022】次に、具体的な製造方法の一例を、前記図
1に基づいて以下に説明する。
Next, an example of a specific manufacturing method will be described below with reference to FIG.

【0023】前記図1の(1)に示すように、基板11
には、一例として、直径が2インチー厚さが300μm
の結晶方位が(0001)の酸化アルミニウム(Al2
3)基板を用いる。この基板11には、有機金属化学
的気相成長(MOCVD:Metal Organic Chemical Vap
or Deposition )装置を用いて、例えば30nmの厚さ
の窒化アルミニウム(AlN)からなるバッファ層(図
示せず)が形成されている。次いで、MOCVD装置を
用いて、1100℃で窒化ガリウム(GaN)を例えば
1.5μmの厚さに成長させて、第1のIII族窒化物
半導体層12を形成する。上記バッファ層と上記第1の
III族窒化物半導体層12とはMOCVD装置により
連続して成膜することが好ましい。上記第1のIII族
窒化物半導体層12を成膜する条件は、一例として、原
料ガスにアンモニア(NH3 )とテトラメチルガリウム
(TMGa)とを用い、成膜雰囲気の圧力を常圧、基板
温度を1000℃に設定した。
As shown in FIG. 1A, the substrate 11
As an example, the diameter is 2 inches and the thickness is 300 μm
Aluminum oxide (Al 2 ) having a crystal orientation of (0001)
O 3 ) A substrate is used. The substrate 11 has a metal organic chemical vapor (MOCVD).
A buffer layer (not shown) made of, for example, aluminum nitride (AlN) having a thickness of 30 nm is formed by using an or deposition apparatus. Next, gallium nitride (GaN) is grown to a thickness of, for example, 1.5 μm at 1100 ° C. using an MOCVD apparatus to form a first group III nitride semiconductor layer 12. It is preferable that the buffer layer and the first group III nitride semiconductor layer 12 are continuously formed by a MOCVD apparatus. The conditions for forming the first group III nitride semiconductor layer 12 are, for example, as follows. Ammonia (NH 3 ) and tetramethylgallium (TMGa) are used as source gases, The temperature was set at 1000 ° C.

【0024】さらに例えばスパッタリングによって、第
1のIII族窒化物半導体層12の表面にマスク材料層
として、例えばSiO2 膜を100nmの厚さに堆積す
る。その後、リソグラフィー技術とエッチング技術とに
より、例えば、線幅が5μmでピッチが15μmの縞状
パターンに上記マスク材料層を加工して第1のマスク1
3を形成する。
Further, for example, an SiO 2 film having a thickness of 100 nm is deposited as a mask material layer on the surface of the first group III nitride semiconductor layer 12 by, for example, sputtering. Thereafter, the mask material layer is processed into a striped pattern having a line width of 5 μm and a pitch of 15 μm by a lithography technique and an etching technique, thereby forming the first mask 1.
Form 3

【0025】さらに図1の(2)に示すように、例えば
塩素と水素とをエッチングガスに用いたドライエッチン
グによって、上記第1のマスク13に被覆されていない
部分の上記第1のIII族窒化物半導体層12を基板1
1の表面までエッチングして除去する。その後、第1の
マスク13を、例えばフッ酸を用いたウエットエッチン
グにより除去する。
Further, as shown in FIG. 1B, a portion of the first group 13 which is not covered with the first mask 13 is dry-etched using, for example, chlorine and hydrogen as an etching gas. Object semiconductor layer 12 to substrate 1
1 to remove the surface by etching. After that, the first mask 13 is removed by wet etching using, for example, hydrofluoric acid.

【0026】そして図1の(3)に示すように、残した
第1のIII族窒化物半導体層12を起点にIII族窒
化物半導体を再成長させることで、最初に成長した第1
のIII族窒化物半導体層12の上に再成長された高密
度に転位が存在する領域Aと、最初に成長した第1のI
II族窒化物半導体層12から横方向に再成長されたほ
とんど転位が観察されない領域Bの平坦な第2のIII
族窒化物半導体層14が形成される。上記第2のIII
族窒化物半導体層14を成膜する条件は、一例として、
原料ガスにアンモニア(NH3 )とテトラメチルガリウ
ム(TMGa)とを用い、成膜雰囲気の圧力を常圧、基
板温度を1000℃に設定した。
Then, as shown in FIG. 1 (3), the group III nitride semiconductor is re-grown from the remaining first group III nitride semiconductor layer 12 as a starting point, so that the first group III nitride semiconductor that has grown first is grown.
Region A in which high-density dislocations are regrown on the group III nitride semiconductor layer 12 of FIG.
A flat second III in region B where almost no dislocation is regrown in the lateral direction from group II nitride semiconductor layer 12
A group nitride semiconductor layer 14 is formed. The second III
The conditions for forming the group-III nitride semiconductor layer 14 are, for example, as follows.
Ammonia (NH 3 ) and tetramethylgallium (TMGa) were used as source gases, the pressure of the film formation atmosphere was set to normal pressure, and the substrate temperature was set to 1000 ° C.

【0027】次に、図1の(4)に示すように、スパッ
タリングによって、第2のIII族窒化物半導体層14
の領域Bを保護するように、SiO2 膜を例えば100
nmの厚さに堆積した後、例えばリソグラフィー技術と
エッチング技術とによってそれを例えば線幅が5μmで
ピッチが15μmの縞状パターンにパターニングして第
2のマスク15を形成する。
Next, as shown in FIG. 1D, the second group III nitride semiconductor layer 14 is formed by sputtering.
The SiO 2 film is, for example, 100
After being deposited to a thickness of nm, the second mask 15 is formed by, for example, a lithography technique and an etching technique into a stripe pattern having a line width of 5 μm and a pitch of 15 μm.

【0028】このパターニングの際、基板11上の所定
の位置、例えば四隅に予め形成しておいたタングステン
からなる基準マーク(図示せず)を用いてマスクの位置
決めを行い、第2のIII族窒化物半導体層14の転位
が観察されない領域を保護するように、上記縞状パター
ンの第2のマスク15を形成する。
In this patterning, the mask is positioned using predetermined reference marks (not shown) made of tungsten at predetermined positions on the substrate 11, for example, at the four corners, and the second group III nitride film is formed. A second mask 15 having the above-mentioned striped pattern is formed so as to protect a region of the semiconductor layer 14 where dislocations are not observed.

【0029】次いで、上記第2のマスク15を保護層と
して第2のマスク15に被覆された第2のIII族窒化
物半導体層14を残し、他の部分をエッチングによって
除去する。このエッチングは、前記図1の(2)によっ
て説明したエッチングと同様のエッチングを用いること
が可能である。その後、第2のマスク15を例えばフッ
酸を用いて除去する。
Next, using the second mask 15 as a protective layer, the second group III nitride semiconductor layer 14 covered by the second mask 15 is left, and other portions are removed by etching. For this etching, the same etching as that described with reference to FIG. 1B can be used. After that, the second mask 15 is removed using, for example, hydrofluoric acid.

【0030】そして、図1の(5)に示すように、残し
た第2のIII族窒化物半導体層14を起点にIII族
窒化物半導体を再成長する。その結果、残した第2のI
II族窒化物半導体層14から横方向に再成長されたほ
とんど転位が観察されない第3のIII族窒化物半導体
層16を形成する。またこのエピタキシャル成長では、
残した第2のIII族窒化物半導体層14の上にも転位
が観察されないIII族窒化物半導体が再成長する。こ
のようにIII族窒化物半導体の再成長を繰り返し行う
ことで、基板11上に転位がほとんど存在しない第3の
III族窒化物半導体層16を得ることができる。上記
第3のIII族窒化物半導体層16を成膜する条件は、
一例として、原料ガスにアンモニア(NH3 )とテトラ
メチルガリウム(TMGa)とを用い、成膜雰囲気の圧
力を常圧、基板温度を1000℃に設定した。
Then, as shown in FIG. 1 (5), the group III nitride semiconductor is regrown with the remaining second group III nitride semiconductor layer 14 as a starting point. As a result, the second I
A third group III nitride semiconductor layer 16 regrown in the lateral direction from the group II nitride semiconductor layer 14 and having almost no dislocations is formed. In this epitaxial growth,
A group III nitride semiconductor in which dislocations are not observed also grows on the remaining second group III nitride semiconductor layer 14. By repeating the regrowth of the group III nitride semiconductor in this manner, it is possible to obtain the third group III nitride semiconductor layer 16 having almost no dislocation on the substrate 11. Conditions for forming the third group III nitride semiconductor layer 16 are as follows:
As an example, ammonia (NH 3 ) and tetramethylgallium (TMGa) were used as source gases, the pressure of the film formation atmosphere was set to normal pressure, and the substrate temperature was set to 1000 ° C.

【0031】上記第1、第2のマスク13、15にポリ
メチルメタクリレート(PMMA)を用いてもよい。こ
の場合には、回転塗布法により例えば1μmの厚さにP
MMAを塗布した後、リソグラフィー技術により縞状の
パターンに形成して、第1、第2のマスクとする。ま
た、PMMAの除去は酸素プラズマ照射により行う。
The first and second masks 13 and 15 may be made of polymethyl methacrylate (PMMA). In this case, the thickness is set to 1 μm, for example, by a spin coating method.
After the application of MMA, it is formed into a striped pattern by a lithography technique, thereby forming first and second masks. The removal of PMMA is performed by oxygen plasma irradiation.

【0032】さらに、第1、第2のマスク13、15に
シリル化レジストを用いてもよい。この場合には、回転
塗布法により例えば300nmの厚さにシリル化レジス
トを塗布し、シリル化剤でシリル化した後、酸素プラズ
マでエッチングすることで、縞状のパターンを形成して
第1、第2のマスク13、15とする。また、シリル化
されたレジストの除去はテトラフルオロメタン(C
4 )のプラズマ照射により行う。
Furthermore, a silylated resist may be used for the first and second masks 13 and 15. In this case, a silylated resist is applied to a thickness of, for example, 300 nm by a spin coating method, silylated with a silylating agent, and then etched with oxygen plasma to form a striped pattern. The second masks 13 and 15 are used. Removal of the silylated resist is performed using tetrafluoromethane (C
F 4 ) is performed by plasma irradiation.

【0033】上記実施の形態ではIII族窒化物半導体
に窒化ガリウムを用いた場合を説明したが、III族窒
化物半導体を窒化ホウ素、窒化アルミニウムもしくは窒
化インジウムで形成することも可能である。上記窒化ホ
ウ素を成膜する条件は、一例として、原料ガスにアンモ
ニア(NH3 )とテトラメチルホウ素(TMB)とを用
い、成膜雰囲気の圧力を常圧、基板温度を1200℃に
設定した。また上記窒化アルミニウムを成膜する条件
は、一例として、原料ガスにアンモニア(NH3)とテ
トラメチルアルミニウム(TMAl)とを用い、成膜雰
囲気の圧力を常圧、基板温度を1100℃に設定した。
また上記窒化インジウムを成膜する条件は、一例とし
て、原料ガスにアンモニア(NH3 )とテトラメチルイ
ンジウム(TMIn)とを用い、成膜雰囲気の圧力を常
圧、基板温度を900℃に設定した。また、第1〜第3
のIII族窒化物半導体層12、14、16は、窒化ホ
ウ素、窒化アルミニウム、窒化ガリウムおよび窒化イン
ジウムのうちの複数種の組み合わせからなるものであっ
てもよい。または窒化ホウ素、窒化アルミニウム、窒化
ガリウムおよび窒化インジウムのうちの複数種の混晶か
らなるものであってもよい。または上記混晶、窒化ホウ
素、窒化アルミニウム、窒化ガリウムおよび窒化インジ
ウムのうちの複数種の組み合わせからなるものであって
もよい。
In the above embodiment, the case where gallium nitride is used as the group III nitride semiconductor has been described. However, the group III nitride semiconductor can be formed of boron nitride, aluminum nitride or indium nitride. As an example of the conditions for forming the boron nitride film, ammonia (NH 3 ) and tetramethylboron (TMB) are used as source gases, the pressure of the film formation atmosphere is set to normal pressure, and the substrate temperature is set to 1200 ° C. The conditions for forming the aluminum nitride film are, for example, as follows: ammonia (NH 3 ) and tetramethylaluminum (TMAl) are used as source gases, the pressure of the film formation atmosphere is normal pressure, and the substrate temperature is 1100 ° C. .
The conditions for forming the indium nitride film are, for example, as follows: ammonia (NH 3 ) and tetramethylindium (TMIn) are used as source gases, the pressure of the film formation atmosphere is normal pressure, and the substrate temperature is 900 ° C. . In addition, the first to third
The group III nitride semiconductor layers 12, 14, 16 may be made of a combination of plural kinds of boron nitride, aluminum nitride, gallium nitride, and indium nitride. Alternatively, it may be made of a mixed crystal of a plurality of kinds of boron nitride, aluminum nitride, gallium nitride, and indium nitride. Alternatively, it may be composed of a combination of a plurality of kinds of the mixed crystal, boron nitride, aluminum nitride, gallium nitride and indium nitride.

【0034】また、上記第1〜第3のIII族窒化物半
導体層12、14、16の形成装置として、MOCVD
装置の他に、有機金属気相エピタキシャル成長(MOV
PE:Metal Organic Vapor Phase Epitaxial growth)
装置、気相エピタキシャル成長(例えば、HVPE:Hy
dride Vapor Phase Epitaxial growth)装置,分子線エ
ピタキシャル成長(MBE:Molecular Beam Epitaxial
growth )装置等を用いることも可能である。
The apparatus for forming the first to third group III nitride semiconductor layers 12, 14, 16 is MOCVD.
In addition to the equipment, metal organic vapor phase epitaxial growth (MOV
PE: Metal Organic Vapor Phase Epitaxial growth)
Equipment, vapor phase epitaxial growth (eg, HVPE: Hy
dride Vapor Phase Epitaxial growth equipment, Molecular Beam Epitaxial Growth (MBE)
growth) It is also possible to use a device or the like.

【0035】さらに、上記窒化ホウ素のエッチングで
は、例えば、通常の反応性イオンエッチング装置を用
い、エッチングガスには、酸素過剰である酸素(O2
とテトラフルオロメタン(CF4 )との混合ガスを用
い、エッチング雰囲気の圧力を10.6Pa、基板温度
は室温下において磁気増強RIE(Reactive Ion Etchi
ng)法によって行った。また、2000℃の炭化物被覆
タングステンフィラメントによって間接加熱した1%の
メタン(CH4 )を含む水素雰囲気下で化学エッチング
することによっても行うことができる。また、窒化アル
ミニウムや窒化インジウムのエッチングは、例えば、通
常の反応性イオンエッチング装置を用い、エッチングガ
スには水素(H2 )と塩素(Cl2 )との混合ガスを用
い、エッチング雰囲気の圧力を10Pa、基板温度を2
00℃に設定して行った。
Further, in the above-mentioned etching of boron nitride, for example, a usual reactive ion etching apparatus is used, and the etching gas is oxygen-excess oxygen (O 2 ).
Using a mixed gas of methane and tetrafluoromethane (CF 4 ), the pressure of the etching atmosphere is 10.6 Pa, the substrate temperature is room temperature, and the magnetically enhanced RIE (Reactive Ion Etchi
ng) method. Alternatively, it can be performed by chemical etching in a hydrogen atmosphere containing 1% methane (CH 4 ) heated indirectly by a carbide-coated tungsten filament at 2000 ° C. For etching of aluminum nitride or indium nitride, for example, a normal reactive ion etching apparatus is used, a mixed gas of hydrogen (H 2 ) and chlorine (Cl 2 ) is used as an etching gas, and the pressure of the etching atmosphere is reduced. 10 Pa, substrate temperature 2
The setting was performed at 00 ° C.

【0036】次に本発明の半導体装置の製造方法に係わ
る実施の形態の一例として、前記III族窒化物半導体
の製造方法を用いてIII族窒化物半導体層を形成し、
それに半導体発光素子を形成する製造方法を、図2の製
造工程断面図によって、以下に説明する。
Next, as an example of an embodiment of a method of manufacturing a semiconductor device according to the present invention, a group III nitride semiconductor layer is formed by using the method of manufacturing a group III nitride semiconductor, and
A manufacturing method for forming a semiconductor light emitting device will be described below with reference to a manufacturing process sectional view of FIG.

【0037】図2の(1)に示すように、前記図1によ
って説明したIII族窒化物半導体の製造方法により、
基板11上に窒化ガリウム(GaN)からなるIII族
窒化物半導体層21を形成する。次いで例えばMOCV
D法によって、上記III族窒化物半導体層21上に、
n型の窒化ガリウム(n型GaN)からなるn側コンタ
クト層22、n型の窒化ガリウムアルミニウム(n型A
lGaN)からなるn側クラッド層23、n型の窒化ガ
リウム(n型GaN)からなる第1のガイド層24、窒
化インジウムガリウム(GaInN)からなる活性層2
5、劣化防止層26、p型の窒化ガリウム(p型Ga
N)からなる第2のガイド層27、p型の窒化ガリウム
アルミニウム(p型AlGaN)からなるp側クラッド
層28、p型の窒化ガリウム(p型GaN)からなるp
側コンタクト層29を順次形成する。
As shown in FIG. 2A, the method for manufacturing a group III nitride semiconductor described with reference to FIG.
A group III nitride semiconductor layer 21 made of gallium nitride (GaN) is formed on a substrate 11. Then, for example, MOCV
By the D method, on the group III nitride semiconductor layer 21,
An n-side contact layer 22 made of n-type gallium nitride (n-type GaN) and an n-type gallium aluminum nitride (n-type A
1GaN), a first guide layer 24 made of n-type gallium nitride (n-type GaN), and an active layer 2 made of indium gallium nitride (GaInN).
5. Deterioration prevention layer 26, p-type gallium nitride (p-type Ga
N), a p-side cladding layer 28 made of p-type gallium aluminum nitride (p-type AlGaN), and a p-type gallium nitride (p-type GaN)
The side contact layer 29 is formed sequentially.

【0038】上記MOCVD法では、基板温度を800
℃〜1000℃とし、アルミニウムの原料ガスにはトリ
メチルアルミニウム(Al(CH3 3 )ガス、ガリウ
ムの原料ガスにはトリメチルガリウム(Ga(CH3
3 )ガス、窒素(N2 )の原料ガスにはアンモニア(N
3 )ガス、シリコンの原料ガスにはモノシラン(Si
4 )ガスをそれぞれ用いる。なお、上記n側コンタク
ト層22〜p側コンタクト層29の各半導体層には、I
II族窒化物半導体層21に転位が存在していないの
で、転位は発生しない。
In the MOCVD method, the substrate temperature is set to 800
To 1000 ° C., a trimethylaluminum (Al (CH 3 ) 3 ) gas as a source gas of aluminum, and a trimethylgallium (Ga (CH 3 )) gas as a source gas of gallium.
3) gas, nitrogen (a raw material gas for N 2) Ammonia (N
Monosilane (Si) is used as H 3 ) gas and silicon source gas.
H 4 ) gas is used. Each of the semiconductor layers of the n-side contact layer 22 to the p-side contact layer 29 has I
Since no dislocation exists in the group II nitride semiconductor layer 21, no dislocation occurs.

【0039】上記n側コンタクト層22〜p側コンタク
ト層29の各半導体層を形成した後、例えばCVD法に
よって、p側コンタクト層29上にSiO2 からなる絶
縁層30を形成する。次いで例えば塗布法によって絶縁
層30上にレジスト膜(図示せず)を形成した後、リソ
グラフィー技術によってレジスト膜をパターニングし、
p側電極を形成する位置上に開口部を形成する。そのレ
ジストマスクをエッチングマスクに用いて上記絶縁層3
0に開口部31を形成する。
After the respective semiconductor layers of the n-side contact layer 22 to the p-side contact layer 29 are formed, an insulating layer 30 made of SiO 2 is formed on the p-side contact layer 29 by, for example, a CVD method. Next, after forming a resist film (not shown) on the insulating layer 30 by, for example, a coating method, the resist film is patterned by a lithography technique,
An opening is formed on the position where the p-side electrode is to be formed. Using the resist mask as an etching mask, the insulating layer 3
An opening 31 is formed at 0.

【0040】続いて、上記レジストマスク(図示せず)
上および開口部31内に、例えばニッケルおよび金を順
次、蒸着した後、リフトオフ法によって、レジストマス
クとともにレジストマスク上に形成されたニッケルおよ
び金をともに除去する。その結果、開口部31にp側電
極32を形成する。
Subsequently, the above resist mask (not shown)
After, for example, nickel and gold are sequentially vapor-deposited on the upper portion and the opening 31, the resist mask and the nickel and gold formed on the resist mask are both removed by a lift-off method. As a result, a p-side electrode 32 is formed in the opening 31.

【0041】次に、図2の(2)に示すように、通常の
レジスト塗布およびリソグラフィー技術によりp側電極
32およびその周辺の絶縁層30上にエッチングマスク
(図示せず)を形成した後、そのエッチングマスクを用
いたエッチング技術によって、n側電極の形成位置に対
応する上記絶縁層30および上記p側コンタクト層29
から上記n側クラッド層23までの各半導体層を順次選
択的に除去する。その後、エッチングマスクを除去す
る。そして、n側コンタクト層22上に、チタン、アル
ミニウムおよび金を選択的に順次蒸着して、n側電極3
3を形成する。なお、この(2)の図面では、n側電極
33を形成した状態を示した。
Next, as shown in FIG. 2B, after an etching mask (not shown) is formed on the p-side electrode 32 and the insulating layer 30 around the p-side electrode 32 by a usual resist coating and lithography technique. By the etching technique using the etching mask, the insulating layer 30 and the p-side contact layer 29 corresponding to the formation position of the n-side electrode are formed.
To the n-side cladding layer 23 are sequentially and selectively removed. After that, the etching mask is removed. Then, on the n-side contact layer 22, titanium, aluminum and gold are selectively vapor-deposited sequentially to form the n-side electrode 3.
Form 3 In the drawing of (2), the state in which the n-side electrode 33 is formed is shown.

【0042】次いで、基板11をp側電極32の長さ方
向(共振器長方向)と垂直に所定の幅でへき開し、その
へき開面(図示せず)に反射鏡層(図示せず)を形成す
る。このようにして、半導体発光素子20が形成され
る。
Next, the substrate 11 is cleaved with a predetermined width perpendicular to the length direction of the p-side electrode 32 (resonator length direction), and a reflection mirror layer (not shown) is formed on the cleavage surface (not shown). Form. Thus, the semiconductor light emitting device 20 is formed.

【0043】上記半導体発光素子20では、n側電極3
3とp側電極32との間に所定の電圧が印加されると、
活性層25に電流が注入され、電子−正孔再結合により
発光が起こる。上記構成では、基板11とn側コンタク
ト層22〜p側コンタクト層29からなる半導体層との
間に形成されているIII族窒化物半導体層21の転位
密度が低くなっているので、電圧印加による劣化が起こ
りにくくなっている。そのため、使用による動作電圧の
上昇が抑えられるので、半導体発光素子20の寿命が長
くなる。
In the semiconductor light emitting device 20, the n-side electrode 3
When a predetermined voltage is applied between 3 and the p-side electrode 32,
A current is injected into the active layer 25, and light emission occurs due to electron-hole recombination. In the above configuration, the dislocation density of the group III nitride semiconductor layer 21 formed between the substrate 11 and the semiconductor layer including the n-side contact layer 22 to the p-side contact layer 29 is low. Deterioration is less likely to occur. Therefore, an increase in operating voltage due to use is suppressed, and the life of the semiconductor light emitting element 20 is prolonged.

【0044】[0044]

【発明の効果】以上、説明したように本発明のIII族
窒化物半導体の製造方法によれば、転位が発生している
III族窒化物半導体層から基板面に層方向、いわゆる
横方向に結晶成長させると転位の発生しないIII族窒
化物半導体層が得られることを利用して、基板に転位が
生じている第1のIII族窒化物半導体層を形成し、そ
の一部分を除去し、次いでその除去した領域に転位を発
生しない第2のIII族窒化物半導体層を結晶成長させ
て形成し、次いで転位を生じている第1のIII族窒化
物半導体層を完全に除去して、その除去した領域に転位
の発生していない第3のIII族窒化物半導体層を結晶
成長させて形成するので、基板上には転位が生じていな
い第2、第3のIII族窒化物半導体層でIII族窒化
物半導体層を形成することができる。
As described above, according to the method for manufacturing a group III nitride semiconductor of the present invention, the crystal is formed in the layer direction, that is, in the so-called lateral direction, from the group III nitride semiconductor layer in which dislocation has occurred to the substrate surface. Utilizing that a group III nitride semiconductor layer in which dislocations do not occur when grown is used to form a first group III nitride semiconductor layer in which dislocations have occurred in a substrate, a part of which is removed, and then A second group III nitride semiconductor layer that does not generate dislocations is formed by crystal growth in the removed region, and then the first group III nitride semiconductor layer that has generated dislocations is completely removed and removed. Since the third group III nitride semiconductor layer in which dislocations do not occur in the region is formed by crystal growth, the third and third group III nitride semiconductor layers in which no dislocations occur on the substrate are formed of group III nitride semiconductor layers. Form nitride semiconductor layer Rukoto can.

【0045】本発明の半導体装置の製造方法によれば、
転位が生じている第1のIII族窒化物半導体層の一部
を除去し、その除去した領域に転位を生じない第2、第
3のIII族窒化物半導体層を形成することで、全体と
して転位を生じていないIII族窒化物半導体層を形成
し、そのIII族窒化物半導体層に半導体素子を形成す
るので、その半導体素子への電圧印加によるIII族窒
化物半導体層の劣化を抑制することができる。そのた
め、使用による動作電圧の上昇を抑えることができるの
で、半導体素子の寿命を長くすることができる。
According to the method of manufacturing a semiconductor device of the present invention,
By removing a part of the first group III nitride semiconductor layer in which dislocation has occurred and forming second and third group III nitride semiconductor layers in which no dislocation has occurred in the removed region, the whole Since a group III nitride semiconductor layer having no dislocation is formed and a semiconductor element is formed on the group III nitride semiconductor layer, it is possible to suppress deterioration of the group III nitride semiconductor layer due to application of a voltage to the semiconductor element. Can be. Therefore, an increase in operating voltage due to use can be suppressed, and the life of the semiconductor element can be extended.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のIII族窒化物半導体の製造方法に係
わる実施の形態の一例を示す製造工程断面図である。
FIG. 1 is a manufacturing process sectional view showing an example of an embodiment according to a method for manufacturing a group III nitride semiconductor of the present invention.

【図2】本発明の半導体装置の製造方法に係わる実施の
形態に一例を示す製造工程断面図である。
FIG. 2 is a cross-sectional view of a manufacturing process showing one example of an embodiment relating to a method of manufacturing a semiconductor device of the present invention.

【図3】課題の説明図である。FIG. 3 is an explanatory diagram of a problem.

【符号の説明】[Explanation of symbols]

11…基板、12…第1のIII族窒化物半導体層、1
4…第2のIII族窒化物半導体層、16…第3のII
I族窒化物半導体層を結晶成長
11: substrate, 12: first group III nitride semiconductor layer, 1
4: second III group nitride semiconductor layer; 16: third II
Crystal growth of group I nitride semiconductor layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA06 BA04 CA02 CA04 DA00 DA04 DA24 DA26 DB19 5F041 AA03 AA40 AA44 CA34 CA40 CA64 CA65 CA66 CA74 5F045 AA04 AB09 AB14 AB17 AC08 AC12 AD13 AD14 AD15 AD16 AE29 AF09 BB12 BB16 DA53 DA61 DA67 DB02 5F052 GB01 GB04 GB09 GC01 GC06 GC10 HA01 JA10 KA01 5F073 AA45 CA07 CB05 CB10 DA05 DA25 EA28 EA29  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) DB02 5F052 GB01 GB04 GB09 GC01 GC06 GC10 HA01 JA10 KA01 5F073 AA45 CA07 CB05 CB10 DA05 DA25 EA28 EA29

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 エピタキシャル成長によって基板上に第
1のIII族窒化物半導体層を形成する工程と、 前記第1のIII族窒化物半導体層の所定の位置を残し
て他の部分を除去する工程と、 エピタキシャル成長によって前記残した第1のIII族
窒化物半導体層より前記除去した領域に第2のIII族
窒化物半導体層を形成する工程と、 前記第2のIII族窒化物半導体層の所定の位置を残し
て前記残っている第1のIII族窒化物半導体層を少な
くとも除去する工程と、 エピタキシャル成長によって前記残した第2のIII族
窒化物半導体層より前記除去した領域に第3のIII族
窒化物半導体層を形成する工程とを備えたことを特徴と
するIII族窒化物半導体の製造方法。
A step of forming a first group III nitride semiconductor layer on a substrate by epitaxial growth; and a step of removing another part of the first group III nitride semiconductor layer while leaving a predetermined position. Forming a second group III nitride semiconductor layer in a region removed from the remaining first group III nitride semiconductor layer by epitaxial growth; and a predetermined position of the second group III nitride semiconductor layer. Removing at least the remaining first group III nitride semiconductor layer while leaving a third group III nitride in a region removed from the remaining second group III nitride semiconductor layer by epitaxial growth Forming a semiconductor layer.
【請求項2】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムもしくは
窒化インジウムからなることを特徴とする請求項1記載
のIII族窒化物半導体の製造方法。
2. The manufacturing method according to claim 1, wherein the first to third group III nitride semiconductor layers are made of boron nitride, aluminum nitride, gallium nitride or indium nitride. Method.
【請求項3】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムおよび窒
化インジウムのうちの複数種の組み合わせからなること
を特徴とする請求項1記載のIII族窒化物半導体の製
造方法。
3. The semiconductor device according to claim 1, wherein the first to third group III nitride semiconductor layers are made of a combination of plural kinds of boron nitride, aluminum nitride, gallium nitride and indium nitride. A method for producing a group III nitride semiconductor.
【請求項4】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムおよび窒
化インジウムのうちの複数種の混晶からなることを特徴
とする請求項1記載のIII族窒化物半導体の製造方
法。
4. The semiconductor device according to claim 1, wherein the first to third group III nitride semiconductor layers are made of a mixed crystal of a plurality of kinds of boron nitride, aluminum nitride, gallium nitride, and indium nitride. A method for producing a group III nitride semiconductor according to the above.
【請求項5】 前記第1〜第3のIII族窒化物半導体
層は、 前記混晶、窒化ホウ素、窒化アルミニウム、窒化ガリウ
ムおよび窒化インジウムのうちの複数種の組み合わせか
らなることを特徴とする請求項4記載のIII族窒化物
半導体の製造方法。
5. The semiconductor device according to claim 1, wherein the first to third group III nitride semiconductor layers are made of a combination of a plurality of kinds of the mixed crystal, boron nitride, aluminum nitride, gallium nitride, and indium nitride. Item 6. The method for producing a group III nitride semiconductor according to item 4.
【請求項6】 エピタキシャル成長によって基板上に第
1のIII族窒化物半導体層を形成する工程と、 前記第1のIII族窒化物半導体層の所定の位置を残し
て他の部分を除去する工程と、 エピタキシャル成長によって前記残した第1のIII族
窒化物半導体層より前記除去した領域に第2のIII族
窒化物半導体層を形成する工程と、 前記第2のIII族窒化物半導体層の所定の位置を残し
て前記残っている第1のIII族窒化物半導体層を少な
くとも除去する工程と、 エピタキシャル成長によって前記残した第2のIII族
窒化物半導体層より前記除去した領域に第3のIII族
窒化物半導体層を形成する工程と、 前記第2のIII族窒化物半導体層と前記第3のIII
族窒化物半導体層とで構成されるIII族窒化物半導体
層上に半導体素子を形成する工程とを備えたことを特徴
とする半導体装置の製造方法。
6. A step of forming a first group III nitride semiconductor layer on a substrate by epitaxial growth, and a step of removing another part of the first group III nitride semiconductor layer while keeping a predetermined position. Forming a second group III nitride semiconductor layer in a region removed from the remaining first group III nitride semiconductor layer by epitaxial growth; and a predetermined position of the second group III nitride semiconductor layer. Removing at least the remaining first group III nitride semiconductor layer while leaving a third group III nitride in a region removed from the remaining second group III nitride semiconductor layer by epitaxial growth Forming a semiconductor layer, the second group III nitride semiconductor layer and the third III
Forming a semiconductor element on the group-III nitride semiconductor layer composed of the group-III nitride semiconductor layer.
【請求項7】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムもしくは
窒化インジウムからなることを特徴とする請求項6記載
の半導体装置の製造方法。
7. The method according to claim 6, wherein the first to third group III nitride semiconductor layers are made of boron nitride, aluminum nitride, gallium nitride, or indium nitride.
【請求項8】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムおよび窒
化インジウムのうちの複数種の組み合わせからなること
を特徴とする請求項6記載の半導体装置の製造方法。
8. The semiconductor device according to claim 6, wherein the first to third group III nitride semiconductor layers are made of a combination of boron nitride, aluminum nitride, gallium nitride and indium nitride. A method for manufacturing a semiconductor device.
【請求項9】 前記第1〜第3のIII族窒化物半導体
層は、 窒化ホウ素、窒化アルミニウム、窒化ガリウムおよび窒
化インジウムのうちの複数種の混晶からなることを特徴
とする請求項6記載の半導体装置の製造方法。
9. The semiconductor device according to claim 6, wherein said first to third group III nitride semiconductor layers are made of a mixed crystal of a plurality of kinds of boron nitride, aluminum nitride, gallium nitride and indium nitride. Of manufacturing a semiconductor device.
【請求項10】 前記第1〜第3のIII族窒化物半導
体層は、 前記混晶、窒化ホウ素、窒化アルミニウム、窒化ガリウ
ムおよび窒化インジウムのうちの複数種の組み合わせか
らなることを特徴とする請求項6記載の半導体装置の製
造方法。
10. The first to third group III nitride semiconductor layers are made of a combination of plural kinds of the mixed crystal, boron nitride, aluminum nitride, gallium nitride and indium nitride. Item 7. A method for manufacturing a semiconductor device according to Item 6.
JP32913799A 1999-11-19 1999-11-19 Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device Pending JP2001148543A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32913799A JP2001148543A (en) 1999-11-19 1999-11-19 Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32913799A JP2001148543A (en) 1999-11-19 1999-11-19 Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001148543A true JP2001148543A (en) 2001-05-29

Family

ID=18218054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32913799A Pending JP2001148543A (en) 1999-11-19 1999-11-19 Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001148543A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257193A (en) * 2000-01-18 2001-09-21 Xerox Corp Method of separating film with wide area and low defect density for growing led and laser diode, and a method of manufacturing semiconductor device
JP2004119772A (en) * 2002-09-27 2004-04-15 Toshiba Corp Method for manufacturing gallium nitride-based compound semiconductor element and method for processing gallium nitride-based compound semiconductor layer
JP2006041458A (en) * 2003-10-20 2006-02-09 Matsushita Electric Ind Co Ltd Semiconductor device of group iii element nitride crystal
JP2007223895A (en) * 2007-03-15 2007-09-06 Sumitomo Electric Ind Ltd Method of manufacturing buried substrate crystal and buried substrate crystal
CN100438109C (en) * 2005-05-16 2008-11-26 索尼株式会社 Light-emitting diode, integrated light-emitting diode and method for their production, method for growing, light source cell unit, backlight device, display and electronic device
US7754504B2 (en) 2005-05-16 2010-07-13 Sony Corporation Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode
JP2010208935A (en) * 2010-03-08 2010-09-24 Sumitomo Electric Ind Ltd Nitride semiconductor
JP2010540773A (en) * 2007-09-26 2010-12-24 イーストマン コダック カンパニー Selective area deposition of inorganic materials
JP2011134804A (en) * 2009-12-22 2011-07-07 Showa Denko Kk Manufacturing method of semiconductor light-emitting element and semiconductor laminated substrate
CN102157631A (en) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 Method for forming semiconductor layer and method for manufacturing light emitting device
US8859401B2 (en) 2005-09-22 2014-10-14 Sony Corporation Method for growing a nitride-based III-V group compound semiconductor
JP2015062210A (en) * 2013-09-22 2015-04-02 国立大学法人名古屋大学 Method for etching group iii-nitride semiconductor, and method for manufacturing group iii-nitride semiconductor device
JP2021108368A (en) * 2019-12-27 2021-07-29 株式会社日立ハイテク Manufacturing method of semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257193A (en) * 2000-01-18 2001-09-21 Xerox Corp Method of separating film with wide area and low defect density for growing led and laser diode, and a method of manufacturing semiconductor device
JP2004119772A (en) * 2002-09-27 2004-04-15 Toshiba Corp Method for manufacturing gallium nitride-based compound semiconductor element and method for processing gallium nitride-based compound semiconductor layer
JP2006041458A (en) * 2003-10-20 2006-02-09 Matsushita Electric Ind Co Ltd Semiconductor device of group iii element nitride crystal
CN100438109C (en) * 2005-05-16 2008-11-26 索尼株式会社 Light-emitting diode, integrated light-emitting diode and method for their production, method for growing, light source cell unit, backlight device, display and electronic device
US7754504B2 (en) 2005-05-16 2010-07-13 Sony Corporation Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode
US9911894B2 (en) 2005-09-22 2018-03-06 Sony Corporation Nitride-based III-V group compound semiconductor
US9034738B2 (en) 2005-09-22 2015-05-19 Sony Corporation Method for growing a nitride-based III-V Group compound semiconductor
US8859401B2 (en) 2005-09-22 2014-10-14 Sony Corporation Method for growing a nitride-based III-V group compound semiconductor
JP4605513B2 (en) * 2007-03-15 2011-01-05 住友電気工業株式会社 Embedded substrate crystal manufacturing method
JP2007223895A (en) * 2007-03-15 2007-09-06 Sumitomo Electric Ind Ltd Method of manufacturing buried substrate crystal and buried substrate crystal
JP2010540773A (en) * 2007-09-26 2010-12-24 イーストマン コダック カンパニー Selective area deposition of inorganic materials
JP2011134804A (en) * 2009-12-22 2011-07-07 Showa Denko Kk Manufacturing method of semiconductor light-emitting element and semiconductor laminated substrate
CN102157631A (en) * 2010-02-11 2011-08-17 Lg伊诺特有限公司 Method for forming semiconductor layer and method for manufacturing light emitting device
JP2010208935A (en) * 2010-03-08 2010-09-24 Sumitomo Electric Ind Ltd Nitride semiconductor
JP2015062210A (en) * 2013-09-22 2015-04-02 国立大学法人名古屋大学 Method for etching group iii-nitride semiconductor, and method for manufacturing group iii-nitride semiconductor device
JP2021108368A (en) * 2019-12-27 2021-07-29 株式会社日立ハイテク Manufacturing method of semiconductor device
JP7085608B2 (en) 2019-12-27 2022-06-16 株式会社日立ハイテク Manufacturing method of semiconductor device
TWI797525B (en) * 2019-12-27 2023-04-01 日商日立全球先端科技股份有限公司 Manufacturing method of semiconductor device
US11756793B2 (en) 2019-12-27 2023-09-12 Hitachi High-Tech Corporation Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
JP4743214B2 (en) Semiconductor device and manufacturing method thereof
JP4032538B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP3863720B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JPH11145516A (en) Manufacture of gallium nitride compound semiconductor
JPH10312971A (en) Iii-v compound semiconductor film and growth method, gan system semiconductor film and its formation, gan system semiconductor stacked structure and its formation, and gan system semiconductor element and its manufacture
KR20020071787A (en) Group ⅲ-ⅴ compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP2001148543A (en) Method of manufacturing iii nitride semiconductor, and method of manufacturing semiconductor device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2001267691A (en) Semiconductor element and manufacturing method
JP2001267692A (en) Nitride based semiconductor element and manufacturing method
JP3804335B2 (en) Semiconductor laser
JP3680751B2 (en) Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device
JP4381397B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP3735638B2 (en) Semiconductor laser and manufacturing method thereof
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
JP3546634B2 (en) Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP4416761B2 (en) Nitride semiconductor device and method for forming nitride semiconductor
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP2002075880A (en) Method for forming nitride-based semiconductor layer and method for manufacturing nitride-based semiconductor device
JP2001267243A (en) Method of manufacturing group iii nitride-based compound semiconductor and group iii nitride-based compound semiconductor device
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same