JP2006259486A - Inspecting method and device, and manufacturing method, for matrix structure - Google Patents

Inspecting method and device, and manufacturing method, for matrix structure Download PDF

Info

Publication number
JP2006259486A
JP2006259486A JP2005079151A JP2005079151A JP2006259486A JP 2006259486 A JP2006259486 A JP 2006259486A JP 2005079151 A JP2005079151 A JP 2005079151A JP 2005079151 A JP2005079151 A JP 2005079151A JP 2006259486 A JP2006259486 A JP 2006259486A
Authority
JP
Japan
Prior art keywords
matrix structure
signal
inspection
state
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005079151A
Other languages
Japanese (ja)
Inventor
Toshimoto Kodaira
壽源 小平
Satoshi Fujimoto
智 藤本
Kazuyoshi Sakai
一喜 坂井
Yoshifumi Tsunekawa
吉文 恒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005079151A priority Critical patent/JP2006259486A/en
Publication of JP2006259486A publication Critical patent/JP2006259486A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspecting method, an inspecting device, and a manufacturing method for a matrix structure that make it possible to easily detect a dotted defect due to a characteristic defect etc., of a switching element etc., of the matrix structure. <P>SOLUTION: Disclosed is the inspecting method for the matrix structure having a structure wherein a plurality of gate lines arranged along an X axis and a plurality of data lines arranged along a Y axis intersect in a grating shape, switching elements arranged at intersections, and driving elements driven with signals flowing through the switching elements, the inspecting method being characterized in that each gate line is supplied with a signal controlling the opening/closing state of a switching element and a signal for inspection which is a signal having nearly the same frequency as and a narrower pulse width d2 than a scanning signal applied to the gate line in normal operation of the matrix structure is applied to the gate line. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、マトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法に関するものである。   The present invention relates to a matrix structure inspection method, a matrix structure inspection apparatus, and a matrix structure manufacturing method.

液晶表示装置の各画素領域を薄膜トランジスタ(Thin Film Transistor,TFT)を用いて表示制御するTFT液晶表示装置は、薄型テレビ、パソコンのモニタ、PDA(Personal Digital Assistants)、携帯電話などへの応用により、急速に市場が拡大している。また従来では、TFT液晶表示装置などの表示装置の製造工程において、画素欠陥及び輝度ムラなどの表示欠陥を、テストプローブを用いて検査する方法があった。また、液晶表示装置における走査信号のオン期間又はオフ期間を通常表示時と比べて長くして、画素電極部の充電不良又はリーク不良を検査する方法も考え出されている(例えば、特許文献1参照)。
特開平9−292428号公報
TFT liquid crystal display devices that control the display of each pixel area of a liquid crystal display device using thin film transistors (TFTs) are applied to flat-screen TVs, personal computer monitors, PDAs (Personal Digital Assistants), mobile phones, etc. The market is expanding rapidly. Conventionally, in a manufacturing process of a display device such as a TFT liquid crystal display device, there has been a method of inspecting display defects such as pixel defects and luminance unevenness using a test probe. In addition, a method has been devised in which a scanning signal in a liquid crystal display device has an on period or an off period that is longer than that in normal display to inspect a pixel electrode portion for charging failure or leakage failure (for example, Patent Document 1). reference).
JP-A-9-292428

しかしながら、上記特許文献1に記載の従来の検査方法では、走査信号のオン期間又はオフ期間を通常表示時と比べて長く検査しているので、検査時の走査信号の周期が通常表示時の周期よりも長くなってしまう。これにより、従来の検査方法では、検査時間が長時間となり、製造コストを上昇させてしまう。例えば、従来の検査方法では、走査信号のオフ期間を通常表示時の2倍にする。すると、スイッチング用トランジスタでのリーク量が通常表示時の2倍となりリーク不良の検出が容易化されるが、その検査時間に長時間を要してしまう。   However, in the conventional inspection method described in Patent Document 1, since the on period or the off period of the scanning signal is inspected longer than that during normal display, the period of the scanning signal during inspection is the period during normal display. It will be longer. As a result, in the conventional inspection method, the inspection time becomes long and the manufacturing cost increases. For example, in the conventional inspection method, the OFF period of the scanning signal is doubled during normal display. Then, the amount of leakage in the switching transistor is twice that in normal display, and detection of a leakage defect is facilitated, but the inspection time takes a long time.

また、上記特許文献1に記載の従来の検査方法では、検査時の走査信号の周期が通常表示時の周期よりも長くなり、検査時と通常表示時とで検査対象(スイッチング素子など)の動作状態が大きく異なり、欠陥検出精度の向上を阻害しているという問題点もあった。   Further, in the conventional inspection method described in Patent Document 1, the period of the scanning signal at the time of inspection is longer than the period at the time of normal display, and the operation of the inspection object (such as a switching element) is performed at the time of inspection and at the time of normal display. There is also a problem in that the state is greatly different and the improvement in defect detection accuracy is hindered.

本発明は、上記事情に鑑みてなされたもので、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥を容易に検出可能にするマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の提供を目的とする。
また、本発明は、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができるマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の提供を目的とする。
The present invention has been made in view of the above circumstances, and has a matrix structure inspection method, a matrix structure inspection apparatus, and a matrix structure inspection device that can easily detect point-like defects caused by characteristic defects such as switching elements in the matrix structure. An object is to provide a method for manufacturing a matrix structure.
In addition, the present invention provides a matrix structure inspection method, a matrix structure inspection apparatus, and a matrix capable of detecting a point-like defect caused by a characteristic defect such as a switching element in a matrix structure with high accuracy and low cost. An object is to provide a method for manufacturing a structure.

上記目的を達成するために、本発明のマトリクス構造の検査方法は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置された画素電極とを有してなるマトリクス構造の検査方法であって、前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、前記マトリクス構造における通常動作時に前記ゲート線に印加される走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加することを特徴とする。
本発明によれば、検査用信号のパルス幅が通常動作時の走査信号のパルス幅よりも狭いので、例えばスイッチング素子の開閉端の入力側(例えばデータ線)に充分にハイレベルの信号(最大値)を印加しても、スイッチング素子の導通(開閉)端の出力側に接続された画素電極(駆動素子)を所定状態(標準状態:例えば中間調表示)に駆動させることができる。ところが、例えばスイッチング素子にON抵抗が過大となるON不足不良がある場合は、検査用信号印加時において駆動素子への電流移動量が少なくなり、駆動素子は標準状態よりも低レベルの状態(例えば白表示)となる。また、スイッチング素子にOFF時電流リークがあるOFFリーク不良がある場合は、検査用信号印加時において駆動素子への電流移動量が多くなり、駆動素子は標準状態よりも高レベルの状態(例えば黒表示)となる。したがって、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。そして、本発明によれば、検査用信号を前記ゲート線に印加することにより、簡便に上記検査をすることができるので、マトリクス構造におけるスイッチング素子などの特性不良などに起因する点状の欠陥などを容易に検出することができる。
さらに本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一である。ここで通常動作時とは、マトリクス構造における検査時以外の動作時をいう。例えば、マトリク構造が液晶表示装置又は情報処理装置などに組み込まれて製品として動作するときが通常動作時に該当する。したがって、本発明によれば、検査用信号の周期が通常動作時の走査信号の周期とほぼ同一であるので、特許文献1などの従来の検査方法に比べて、検査時間を短縮することができる。また、本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、スイッチング素子及び駆動素子などを通常動作時の状態に近づけて検査することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができる。
In order to achieve the above object, a matrix structure inspection method according to the present invention includes a structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect with each other. A method of inspecting a matrix structure having a switching element arranged at the intersection and a pixel electrode arranged corresponding to the switching element, wherein the gate line is a conduction state of the switching element And a test signal having a frequency substantially the same as that of the scanning signal applied to the gate line during normal operation in the matrix structure and a narrow pulse width. , Applied to the gate line.
According to the present invention, since the pulse width of the inspection signal is narrower than the pulse width of the scanning signal during normal operation, for example, a sufficiently high level signal (maximum) is applied to the input side (for example, the data line) of the switching element. Even if a value is applied, the pixel electrode (driving element) connected to the output side of the conduction (opening / closing) end of the switching element can be driven to a predetermined state (standard state: for example, halftone display). However, for example, when the switching element has an ON shortage defect in which the ON resistance becomes excessive, the amount of current transfer to the drive element is reduced when the test signal is applied, and the drive element is in a state lower than the standard state (for example, White display). In addition, when the switching element has an OFF leak failure that includes an OFF current leak, the amount of current transfer to the drive element increases when a test signal is applied, and the drive element is in a higher level than the standard state (for example, black). Display). Therefore, according to the present invention, for example, by checking the state of the drive element, it is possible to easily check whether the switching element or the like is normal. According to the present invention, since the above inspection can be performed simply by applying an inspection signal to the gate line, a point-like defect caused by a characteristic defect such as a switching element in the matrix structure, etc. Can be easily detected.
Furthermore, according to the present invention, the frequency of the inspection signal is substantially the same as the frequency of the scanning signal during normal operation. Here, the normal operation means an operation other than the inspection in the matrix structure. For example, the case where the matrix structure is incorporated in a liquid crystal display device or an information processing device and operates as a product corresponds to the normal operation. Therefore, according to the present invention, since the cycle of the inspection signal is substantially the same as the cycle of the scanning signal during normal operation, the inspection time can be shortened as compared with the conventional inspection method such as Patent Document 1. . Further, according to the present invention, since the frequency of the inspection signal is substantially the same as the frequency of the scanning signal during the normal operation, the switching element and the driving element can be inspected close to the state during the normal operation. Therefore, the present invention can detect a point-like defect caused by a characteristic defect such as a switching element with high accuracy and low cost.

また、本発明のマトリクス構造の検査方法は、前記スイッチング素子が前記データ線と前記画素電極との間の信号伝送について制御するものであり、少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、前記検査用信号のパルス幅は前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、検査用信号のパルス幅の期間だけ、スイッチング素子は駆動レベル信号(例えば最大レベル信号)を駆動素子側へ流し、駆動素子を中間状態(例えば中間調表示)にすることができる。しかし、スイッチング素子にON不足不良がある場合は、そのパルス幅の期間に流れる電流が少なくなり駆動素子側の電位が中間状態まで上昇しない等の現象が生じ、駆動素子は低レベルの状態(例えば白表示)となる。また、スイッチング素子にOFFリーク不良がある場合は、そのパルス幅の期間に流れる電流が多くなり駆動素子側の電位が中間状態よりも上昇する等の現象が生じ、駆動素子は高レベルの状態(例えば黒表示)となる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
また、本発明によれば、駆動素子における中間状態を正常な状態(標準状態)とすることができる。ここで、駆動素子における中間状態は、一般に、最大状態及び最低状態に比べて状態が変化し易い。すなわち、最大状態はこれ以上大きくなりにくい状態であり、最低状態はこれ以上小さくなりにくい状態である。そこで、本発明は、検査用信号が駆動素子を中間状態にするための信号であるので、高精度にスイッチング素子の特性などを検査することができる。
In the inspection method of the matrix structure of the present invention, the switching element controls signal transmission between the data line and the pixel electrode, and at least when an inspection signal is applied to the gate line, If the switching element is conductive with respect to the data line, a drive level signal is applied to the pixel electrode, and the pulse width of the inspection signal is supplied to the pixel electrode via the switching element and driven. It is preferable that the pulse width is such that the drive state of the drive element to be driven is an intermediate state which is a state between the maximum state and the minimum state.
According to the present invention, during the period of the pulse width of the inspection signal, the switching element causes the driving level signal (for example, the maximum level signal) to flow to the driving element side so that the driving element is in an intermediate state (for example, halftone display). it can. However, when the switching element has an ON shortage defect, a phenomenon occurs such that the current flowing during the period of the pulse width decreases and the potential on the driving element side does not rise to an intermediate state, and the driving element is in a low level state (for example, White display). In addition, when the switching element has an OFF leakage defect, a phenomenon occurs in which the current flowing during the pulse width increases and the potential on the driving element side rises from an intermediate state, and the driving element is in a high level state ( For example, black display). Therefore, according to the present invention, for example, by checking the state of the drive element, it is possible to easily inspect whether or not the switching element is normal.
Further, according to the present invention, the intermediate state of the drive element can be set to a normal state (standard state). Here, in general, the intermediate state of the drive element is more likely to change than the maximum state and the minimum state. That is, the maximum state is a state in which it is difficult to increase any more, and the minimum state is a state in which it is difficult to decrease any further. Therefore, according to the present invention, since the inspection signal is a signal for setting the driving element in an intermediate state, the characteristics of the switching element can be inspected with high accuracy.

また、本発明のマトリクス構造の検査方法は、前記検査用信号のハイレベルが前記スイッチング素子を導通状態にするレベルであることが好ましい。
本発明によれば、検査用信号のパルス幅の期間において駆動素子側へ電流を充分に流すことができ、検査期間を短縮することができる。また、検査用信号のパルス幅をより狭くしても駆動素子を中間状態にすることができ、スイッチング素子の立ち上がり特性などをより正確に検査することができる。
In the inspection method for a matrix structure according to the present invention, it is preferable that a high level of the inspection signal is a level at which the switching element is turned on.
According to the present invention, current can be sufficiently supplied to the drive element side during the pulse width period of the inspection signal, and the inspection period can be shortened. Further, even if the pulse width of the inspection signal is made narrower, the driving element can be brought into an intermediate state, and the rising characteristics of the switching element can be inspected more accurately.

また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅が前記走査信号のパルス幅の1/3から2/3であることが好ましい。
本発明によれば、検査用信号によって駆動素子を所定の中間状態にすることができる。
In the inspection method of the matrix structure of the present invention, it is preferable that the pulse width of the inspection signal is 1/3 to 2/3 of the pulse width of the scanning signal.
According to the present invention, the driving element can be brought into a predetermined intermediate state by the inspection signal.

また、本発明のマトリクス構造の検査方法は、前記ゲート線に検査用信号を印加したときに、前記駆動素子の状態を検出し、前記検出の結果に基づいて、前記スイッチング素子に欠陥があるか否か判断することが好ましい。
本発明によれば、例えば前記ゲート線に検査用信号を印加したときに駆動素子の状態が所定の中間状態でない場合、その駆動素子を制御するスイッチング素子に欠陥があると判断することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を高精度に且つ低コストで検出することができる。
In the matrix structure inspection method of the present invention, the state of the driving element is detected when an inspection signal is applied to the gate line, and whether the switching element is defective based on the detection result. It is preferable to determine whether or not.
According to the present invention, for example, when the state of the drive element is not a predetermined intermediate state when an inspection signal is applied to the gate line, it can be determined that the switching element that controls the drive element is defective. Therefore, the present invention can detect a point-like defect caused by a characteristic defect such as a switching element with high accuracy and low cost.

また、本発明のマトリクス構造の検査方法は、前記マトリクス構造が液晶表示装置の構成要素であり、前記駆動素子は前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、前記スイッチング素子は薄膜トランジスタであり、前記薄膜トランジスタのゲートは前記ゲート線に接続されており、前記薄膜トランジスタは前記データ線から前記画素電極に流れる信号の量又はレベルを制御するものであることが好ましい。
本発明によれば、マトリクス構造が正常である場合、検査用信号の印加などにより、画素の表示状態を所定の中間状態(例えば灰色表示)にすることができる。一方、薄膜トランジスタにON不足不良又はOFFリーク不良などの特性不良がある場合は、検査対象の画素が所定の中間状態とはならない。そこで、本発明は、マトリクス構造の各画素の表示状態に基づいて、薄膜トランジスタの特性不良などを高精度に且つ低コストで検出することができる。
In the matrix structure inspection method of the present invention, the matrix structure is a constituent element of a liquid crystal display device, and the driving element is a pixel having a liquid crystal sandwiched between the pixel electrode and a counter electrode. Preferably, the switching element is a thin film transistor, the gate of the thin film transistor is connected to the gate line, and the thin film transistor controls the amount or level of a signal flowing from the data line to the pixel electrode.
According to the present invention, when the matrix structure is normal, the display state of the pixel can be set to a predetermined intermediate state (for example, gray display) by applying an inspection signal or the like. On the other hand, when the thin film transistor has a characteristic defect such as an ON shortage defect or an OFF leak defect, the pixel to be inspected does not enter a predetermined intermediate state. Therefore, the present invention can detect a characteristic failure of a thin film transistor with high accuracy and low cost based on the display state of each pixel having a matrix structure.

また、本発明のマトリクス構造の検査方法は、前記駆動素子の中間状態が前記画素における中間調の表示状態であることが好ましい。
本発明によれば、検査用信号の印加時に、画素が中間調の表示状態(例えば灰色表示)になったか否かで、スイッチング素子の特性不良などを検出することができる。
In the matrix structure inspection method of the present invention, it is preferable that the intermediate state of the drive element is a halftone display state in the pixel.
According to the present invention, it is possible to detect a characteristic defect of a switching element or the like depending on whether or not a pixel is in a halftone display state (for example, gray display) when an inspection signal is applied.

また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅を複数の幅にすることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅として、駆動素子の駆動状態を中間状態にする第1の幅と、第1の幅よりも僅かに大きい第2の幅と、第1の幅よりも僅かに小さい第3の幅とを有するものとすることができる。そして、各パルス幅の検出用信号を印加したときの駆動素子の状態を第1から第3状態とする。第1から第3状態が所定の状態となれば、スイッチング素子などは正常であり、そうでない場合は不良と判断することができる。これらにより、本発明は、より高精度に、スイッチング素子の特性不良などを検出することができる。
In the inspection method of the matrix structure of the present invention, it is preferable that the pulse width of the inspection signal is a plurality of widths.
According to the present invention, for example, as the pulse width of the inspection signal, the first width that makes the driving state of the driving element the intermediate state, the second width that is slightly larger than the first width, And a third width slightly smaller than the width. The state of the driving element when the detection signal of each pulse width is applied is changed from the first to the third state. If the first to third states are in a predetermined state, the switching element or the like is normal, and if not, it can be determined to be defective. Accordingly, the present invention can detect a characteristic defect of the switching element with higher accuracy.

また、本発明のマトリクス構造の検査方法は、前記検査用信号のパルス幅を変化させることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅を、駆動素子の駆動状態を中間状態にするレベルを含む範囲で変化させて、そのときの駆動素子の駆動状態を観察する。そして駆動素子の駆動状態が所定状態であれば、スイッチング素子などは正常であり、そうでない場合は不良と判断することができる。これらにより、本発明は、より高精度に、スイッチング素子の特性不良などを検出することができる。また、パルス幅の変化速度は一定でもよく可変させてもよい。また、パルス幅を周期的に変化させて、駆動状態の観察時に、その周期以外の周期のノイズを除去することとしてもよい。
In the inspection method of the matrix structure of the present invention, it is preferable that the pulse width of the inspection signal is changed.
According to the present invention, for example, the pulse width of the inspection signal is changed in a range including a level that makes the drive state of the drive element an intermediate state, and the drive state of the drive element at that time is observed. If the drive state of the drive element is a predetermined state, it can be determined that the switching element is normal, otherwise it is defective. Accordingly, the present invention can detect a characteristic defect of the switching element with higher accuracy. Further, the rate of change of the pulse width may be constant or variable. Alternatively, the pulse width may be periodically changed to remove noise having a period other than the period when the driving state is observed.

上記目的を達成するために、本発明のマトリクス構造の検査装置は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の検査装置であって、前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加する検査用信号印加手段を有することを特徴とする。
本発明によれば、検査用信号印加手段は、検査用信号をゲート線に印加することができる。そして、検査用信号は、通常動作時の信号である走査信号と比べて周波数が同一で且つパルス幅が狭い矩形波などの信号で構成できる。そして、例えばスイッチング素子の開閉端の入力側(例えばデータ線)に充分にハイレベルの信号(最大値)を印加しても、スイッチング素子の開閉端の出力側に接続された駆動素子を標準状態(例えば中間調表示)に駆動させることができる。ところが、例えばスイッチング素子に特性不良がある場合は、検査用信号印加時において駆動素子が標準状態とはならない。したがって、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
さらに本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、特許文献1などの従来の検査方法に比べて、検査時間を短縮することができる。また、本発明によれば、検査用信号の周波数が通常動作時の走査信号の周波数とほぼ同一であるので、スイッチング素子及び駆動素子などを通常動作時の状態に近づけて検査することができる。そこで、本発明は、スイッチング素子などの特性不良などに起因する点状の欠陥を、高精度に且つ低コストで検出することができる。
In order to achieve the above object, a matrix structure inspection apparatus according to the present invention has a structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect each other. An inspection device having a matrix structure having a switching element arranged at the intersection and a pixel electrode arranged corresponding to the switching element, wherein the gate line is connected to the gate line during normal operation in the matrix structure. It has an inspection signal applying means for applying to the gate line an inspection signal having a frequency substantially the same as that of the applied scanning signal and having a narrow pulse width.
According to the present invention, the inspection signal applying means can apply the inspection signal to the gate line. The inspection signal can be composed of a signal such as a rectangular wave having the same frequency and a narrow pulse width as compared with the scanning signal that is a signal during normal operation. For example, even if a sufficiently high level signal (maximum value) is applied to the input side (for example, data line) of the switching element, the drive element connected to the output side of the switching element is in the standard state. (For example, halftone display). However, for example, when there is a characteristic defect in the switching element, the driving element does not enter the standard state when the inspection signal is applied. Therefore, according to the present invention, for example, by checking the state of the drive element, it is possible to easily check whether the switching element or the like is normal.
Furthermore, according to the present invention, since the frequency of the inspection signal is substantially the same as the frequency of the scanning signal during normal operation, the inspection time can be shortened as compared with the conventional inspection method such as Patent Document 1. Further, according to the present invention, since the frequency of the inspection signal is substantially the same as the frequency of the scanning signal during the normal operation, the switching element and the driving element can be inspected close to the state during the normal operation. Therefore, the present invention can detect a point-like defect caused by a characteristic defect such as a switching element with high accuracy and low cost.

また、本発明のマトリクス構造の検査装置は、前記検査用信号を前記ゲート線に印加するとき、前記マトリクス構造における通常動作時に前記データ線に与えられるデータ信号における最大レベルの信号を、該データ線に印加するデータ信号印加手段を有することが好ましい。
本発明によれば、データ信号印加手段によってデータ線に印加された最大レベルの信号は、検査用信号における狭いパルス幅のハイレベル期間だけスイッチング素子を通りぬけることができる。これにより、駆動素子は中間状態(例えば灰色表示)になることができる。しかし、スイッチング素子にON不足不良又はOFFリーク不良などがある場合は、スイッチング素子を通り抜ける電流が正常時よりも多く又は少なくなり、最大状態(例えば黒表示)又は最低状態(例えば白表示)に近い状態になる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否か簡便に検査することができる。
In the inspection apparatus having the matrix structure according to the present invention, when the inspection signal is applied to the gate line, a signal having the maximum level in the data signal applied to the data line during normal operation in the matrix structure is transmitted to the data line. It is preferable to have a data signal applying means for applying to the signal.
According to the present invention, the maximum level signal applied to the data line by the data signal applying means can pass through the switching element only during the high level period with a narrow pulse width in the inspection signal. Thereby, the drive element can be in an intermediate state (for example, gray display). However, when the switching element has an ON shortage failure or an OFF leakage failure, the current passing through the switching element is larger or smaller than normal, and is close to the maximum state (for example, black display) or the minimum state (for example, white display). It becomes a state. Therefore, according to the present invention, for example, by checking the state of the drive element, it is possible to easily inspect whether or not the switching element is normal.

また、本発明のマトリクス構造の検査装置は、前記マトリクス構造におけるスイッチング素子がゲート線に印加される信号で導通状態が制御されるものであり、前記検査用信号のパルス幅は前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、例えば、検査用信号のパルス幅を、駆動素子の駆動状態における最大状態と最低状態との中間の状態である閾値状態にする幅とすることができる。そこで、本発明によれば、例えば駆動素子の状態をみることにより、スイッチング素子などが正常であるか否かを、より正確に且つ簡便に検査することができる。
In the inspection apparatus having the matrix structure according to the present invention, the conduction state of the switching element in the matrix structure is controlled by a signal applied to the gate line, and the pulse width of the inspection signal passes through the switching element. The pulse width is preferably set to an intermediate state that is a state between the maximum state and the minimum state of the drive element that is supplied and driven to the pixel electrode.
According to the present invention, for example, the pulse width of the inspection signal can be set to a width that makes a threshold state that is an intermediate state between the maximum state and the minimum state in the drive state of the drive element. Therefore, according to the present invention, it is possible to more accurately and easily inspect whether or not the switching element is normal, for example, by looking at the state of the drive element.

また、本発明のマトリクス構造の検査装置は、前記検査用信号印加手段が前記マトリクス構造におけるゲート線又は該ゲート線の電極に容量結合するプローブを有することが好ましい。
本発明によれば、ゲート線又はゲート線の電極に対して、機械的にプローブを接触させることなく、検査用信号を印加することができる。したがって、本発明によれば、ゲート線又はゲート線の電極を損傷させることなく確実かつ容易に検査用信号を印加することができる。
In the inspection apparatus having a matrix structure according to the present invention, it is preferable that the inspection signal applying unit includes a probe that is capacitively coupled to a gate line or an electrode of the gate line in the matrix structure.
According to the present invention, an inspection signal can be applied to a gate line or an electrode of the gate line without mechanically contacting the probe. Therefore, according to the present invention, the inspection signal can be applied reliably and easily without damaging the gate line or the gate line electrode.

上記目的を達成するために、本発明のマトリクス構造の製造方法は、X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の製造方法であって、前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加するとともに、少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、前記検査用信号及び駆動レベル信号を印加したときに、前記画素電極を介して駆動される駆動素子の状態を検出し、前記検出の結果に基づいて、前記マトリクス構造の一部を修正又は形成することを特徴とする。
本発明によれば、検査用信号及び駆動レベル信号を印加して駆動素子の状態を検出することにより、マトリクス構造におけるスイッチング素子などの欠陥を高精度に検出することができる。さらに、本発明によれば、欠陥を検出したときはその欠陥に係るスイッチング素子を他のスイッチング素子に置き換えるなどの修正をすることができる。そこで、マトリクス構造の一部に欠陥があった場合でも、修正等してその欠陥を解消でき、高品位なマトリクス構造を安価に且つ迅速に提供することができる。
In order to achieve the above object, a method of manufacturing a matrix structure according to the present invention includes a structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect each other. A method of manufacturing a matrix structure having a switching element arranged at the intersection and a pixel electrode arranged corresponding to the switching element, wherein the gate line is a conduction state of the switching element And a test signal having a frequency substantially the same as that of the scanning signal applied to the gate line during normal operation in the matrix structure and a narrow pulse width, The switching element is in a conductive state with respect to the data line at least when an inspection signal is applied to the gate line. If the driving level signal is applied to the pixel electrode, the state of the driving element driven through the pixel electrode is detected when the inspection signal and the driving level signal are applied, and the detection result is Based on this, a part of the matrix structure is modified or formed.
According to the present invention, defects such as switching elements in the matrix structure can be detected with high accuracy by applying the inspection signal and the drive level signal to detect the state of the drive element. Furthermore, according to the present invention, when a defect is detected, it is possible to make corrections such as replacing the switching element related to the defect with another switching element. Thus, even if a part of the matrix structure has a defect, the defect can be eliminated by correction or the like, and a high-quality matrix structure can be provided inexpensively and promptly.

また、本発明のマトリクス構造の製造方法は、前記検査用信号のパルス幅が、前記駆動レベル信号の印加時において、前記スイッチング素子及び前記画素電極を介して駆動される前記駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることが好ましい。
本発明によれば、駆動素子を中間状態にして検査するので、マトリクス構造におけるスイッチング素子などの欠陥を、より高精度に検出することができる。したがって、本発明は、さらに高品位なマトリクス構造を安価に且つ迅速に提供することができる。
In the method for manufacturing a matrix structure according to the present invention, the pulse width of the inspection signal may be set so as to change a driving state of the driving element driven through the switching element and the pixel electrode when the driving level signal is applied. The pulse width is preferably set to an intermediate state that is a state between the maximum state and the minimum state.
According to the present invention, since the drive element is inspected in an intermediate state, defects such as switching elements in the matrix structure can be detected with higher accuracy. Therefore, the present invention can provide an even higher quality matrix structure at low cost and quickly.

以下、本発明の実施形態に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法について、図面を参照して説明する。以下に示す実施形態では、マトリクス構造の一例として液晶表示装置の表示部を挙げる。   Hereinafter, a matrix structure inspection method, a matrix structure inspection apparatus, and a matrix structure manufacturing method according to embodiments of the present invention will be described with reference to the drawings. In the embodiments described below, a display portion of a liquid crystal display device is given as an example of a matrix structure.

図1は本発明の実施形態に係るマトリクス構造の検査装置の一例を示す回路図である。本マトリクス構造の検査装置は、本発明に係るマトリクス構造の検査方法の実施に用いることができる。そこで、本マトリクス構造の検査装置の構成及び動作の説明に伴って本発明に係るマトリクス構造の検査方法を説明する。本実施形態に係るマトリクス構造の検査装置は、検査用信号印加手段20とデータ信号印加手段30とを有して構成されている。そして、本マトリクス構造の検査装置は、マトリクス構造100を検査する装置である。   FIG. 1 is a circuit diagram showing an example of an inspection apparatus having a matrix structure according to an embodiment of the present invention. The inspection apparatus having the matrix structure can be used for carrying out the inspection method for the matrix structure according to the present invention. Accordingly, a matrix structure inspection method according to the present invention will be described along with the description of the configuration and operation of the matrix structure inspection apparatus. The inspection apparatus having a matrix structure according to this embodiment includes an inspection signal applying unit 20 and a data signal applying unit 30. The inspection apparatus having the matrix structure is an apparatus for inspecting the matrix structure 100.

先ず、マトリクス構造100について説明する。マトリクス構造100は、TFT駆動によるアクティブマトリクス方式の液晶表示装置の表示部をなすものである。そして、マトリクス構造100は、Y軸方向に配置された複数のデータ線3a,3bと、X軸方向に配置された複数のゲート線4a,4b,4c,4d,4eとが格子状に交差している構造を有してなる。そして、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎にTFT(スイッチング素子)2が配置されている。TFT2は、スイッチング素子であり、データ線3a,3bと駆動素子である液晶画素1との間の信号伝送について制御するものである。このTFT2は、例えばnチャネルTFTとする。データ線3a,3bには、そのデータ線3a,3bの近傍に配置されているTFT2のソースが電気的に接続されている。ゲート線4a,4b,4c,4d,4eには、そのゲート線4a,4b,4c,4d,4eの近傍に配置されているTFT2のゲートが電気的に接続されている。   First, the matrix structure 100 will be described. The matrix structure 100 forms a display portion of an active matrix liquid crystal display device driven by TFTs. In the matrix structure 100, a plurality of data lines 3a, 3b arranged in the Y-axis direction and a plurality of gate lines 4a, 4b, 4c, 4d, 4e arranged in the X-axis direction intersect in a lattice pattern. It has the structure which has. A TFT (switching element) 2 is arranged at each intersection of the data lines 3a, 3b and the gate lines 4a, 4b, 4c, 4d, 4e in the matrix structure 100. The TFT 2 is a switching element and controls signal transmission between the data lines 3a and 3b and the liquid crystal pixel 1 as a driving element. The TFT 2 is an n-channel TFT, for example. The sources of the TFTs 2 arranged in the vicinity of the data lines 3a and 3b are electrically connected to the data lines 3a and 3b. The gates of the TFTs 2 arranged in the vicinity of the gate lines 4a, 4b, 4c, 4d, and 4e are electrically connected to the gate lines 4a, 4b, 4c, 4d, and 4e.

また、マトリクス構造100におけるデータ線3a,3bとゲート線4a,4b,4c,4d,4eとの交差部位毎に、液晶画素(駆動素子)1が配置されている。液晶画素1は、TFT2を流れる信号で駆動される駆動素子をなす。そして、液晶画素1は、液晶を画素電極1aと対向電極1bとで挟持する構成を有してなる。画素電極1aは、TFT2のドレインに電気的に接続されている。対向電極1bには基準電位(例えば0ボルト、あるいは数ボルト)が印加されている構成となっている。また、各TFT2のドレインには、補助容量5が電気的に接続されている。   Further, a liquid crystal pixel (driving element) 1 is arranged at each intersection of the data lines 3a and 3b and the gate lines 4a, 4b, 4c, 4d, and 4e in the matrix structure 100. The liquid crystal pixel 1 serves as a driving element driven by a signal flowing through the TFT 2. The liquid crystal pixel 1 has a configuration in which the liquid crystal is sandwiched between the pixel electrode 1a and the counter electrode 1b. The pixel electrode 1a is electrically connected to the drain of the TFT2. A reference potential (for example, 0 volts or several volts) is applied to the counter electrode 1b. Further, an auxiliary capacitor 5 is electrically connected to the drain of each TFT 2.

このような構成のマトリクス構造100は、TFT2によって明暗などの表示状態が駆動制御される複数の液晶画素1が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線3a,3bに画像信号(データ信号)が供給され、ゲート線4a,4b,4c,4d,4eには走査信号が供給されることとなる。例えば、ゲート線4a,4b,4c,4d,4eに順次印加されるパルス状の走査信号によって、各TFT2が一定期間だけON(導通状態)となる。この一定期間に、データ線3a,3bに印加されている画像信号がTFT2を通って画素電極1aに印加される。画素電極1aに印加されされた画像信号(電位)は、補助容量5によって一定期間保持される。画素電極1aと対向電極1bで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素1は、一定期間、画像信号に応じたほぼ一定の明度になる。   In the matrix structure 100 having such a configuration, a plurality of liquid crystal pixels 1 whose display states such as light and dark are driven and controlled by the TFTs 2 are arranged like a grid, and an image having a desired shape can be displayed. In the image display, image signals (data signals) are supplied to the data lines 3a and 3b, and scanning signals are supplied to the gate lines 4a, 4b, 4c, 4d, and 4e. For example, each TFT 2 is turned on (conductive state) for a certain period by a pulsed scanning signal sequentially applied to the gate lines 4a, 4b, 4c, 4d, and 4e. During this fixed period, the image signal applied to the data lines 3a and 3b passes through the TFT 2 and is applied to the pixel electrode 1a. The image signal (potential) applied to the pixel electrode 1a is held by the auxiliary capacitor 5 for a certain period. The liquid crystal sandwiched between the pixel electrode 1a and the counter electrode 1b changes the orientation and order of the molecular assembly depending on the applied voltage level, modulates the light transmittance, and enables gradation display. As a result, the liquid crystal pixel 1 has substantially constant brightness according to the image signal for a certain period.

例えば、マトリクス構造100は、ノーマリホワイト型の表示部をなすものとする。すると、画像信号のレベルがゼロレベルのとき、その液晶画素1は白表示(最低状態)となる。画像信号のレベルが最大レベルのとき、その液晶画素1は黒表示(最大状態)となる。画像信号のレベルが中間レベルのとき、その液晶画素1は灰色(中間調)表示となる。なお、図1においては、画像信号を供給する画像信号供給部及び走査信号を供給する走査信号供給部は示していない。また、各液晶画素1にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。   For example, it is assumed that the matrix structure 100 forms a normally white display unit. Then, when the level of the image signal is zero, the liquid crystal pixel 1 is displayed in white (minimum state). When the level of the image signal is the maximum level, the liquid crystal pixel 1 is displayed in black (maximum state). When the level of the image signal is an intermediate level, the liquid crystal pixel 1 is displayed in gray (halftone). In FIG. 1, an image signal supply unit that supplies an image signal and a scanning signal supply unit that supplies a scanning signal are not shown. Further, a color image is displayed by overlaying a color filter on each liquid crystal pixel 1.

また、図1に示すマトリクス構造100においては、データ線3aとゲート線4cとの交差部位の近傍に、1つの短絡欠陥111aがある。この短絡欠陥111aは、OFFリーク不良をなすものである。すなわち、短絡欠陥111aは、データ線3aとゲート線4cと交差部位近傍のTFT2のドレインとソース間を短絡する欠陥、又はそのドレインとソース間のOFF抵抗を設計値よりも大幅に低下させる欠陥である。   Further, in the matrix structure 100 shown in FIG. 1, there is one short-circuit defect 111a in the vicinity of the intersection of the data line 3a and the gate line 4c. The short-circuit defect 111a causes an OFF leak failure. That is, the short-circuit defect 111a is a defect that short-circuits between the drain and the source of the TFT 2 in the vicinity of the intersection of the data line 3a and the gate line 4c, or a defect that greatly reduces the OFF resistance between the drain and the source from the design value. is there.

また、マトリクス構造100においては、データ線3bとゲート線4dとの交差部位の近傍に、1つの開放欠陥111bがある。この開放欠陥111bは、ON不足不良をなすものである。すなわち、開放欠陥111bは、データ線3bとゲート線4dとの交差部位近傍のTFT2のドレインとソース間を開放する欠陥、又はそのドレインとソース間のON抵抗を設計値よりも大幅に大きくする欠陥である。   In the matrix structure 100, there is one open defect 111b in the vicinity of the intersection of the data line 3b and the gate line 4d. This open defect 111b is an ON shortage defect. In other words, the open defect 111b is a defect that opens between the drain and source of the TFT 2 in the vicinity of the intersection of the data line 3b and the gate line 4d, or a defect that greatly increases the ON resistance between the drain and source than the design value. It is.

短絡欠陥111a及び開放欠陥111bは、例えばマトリクス構造100において静電破壊が起こり、TFT2のドレイン・ソース間についての物性が変化したことで生じる。あるいは、マトリクス構造100の製造工程において、配線などをなす金属パターンの残渣などからなる微小な導電性異物がTFT2の形成層に混入することにより、短絡欠陥111a及び開放欠陥111bをなす場合もある。また、かかる製造工程において、TFT2の形成層が設計通りに形成されないことにより、短絡欠陥111a及び開放欠陥111bが生じる場合もある。   The short-circuit defect 111a and the open defect 111b are generated, for example, when electrostatic breakdown occurs in the matrix structure 100 and the physical properties between the drain and source of the TFT 2 change. Alternatively, in the manufacturing process of the matrix structure 100, there may be a case where a short conductive defect 111a and an open defect 111b are formed when a minute conductive foreign material including a metal pattern residue forming a wiring or the like is mixed in the formation layer of the TFT2. Further, in such a manufacturing process, the short-circuit defect 111a and the open defect 111b may occur due to the formation layer of the TFT 2 not being formed as designed.

次に、図1におけるマトリクス構造の検査装置について説明する。データ信号印加手段30は、データ線3a,3bに対して、駆動レベル信号を印加することができるものである。ここで、駆動レベル信号は、TFT2が充分に導通状態(閉状態)であるならば液晶画素1を最大の駆動状態(黒表示状態)にする電位レベルを有する信号である。換言すれば、駆動レベル信号は、前記画像信号における最大レベルの信号である。   Next, the inspection apparatus having the matrix structure in FIG. 1 will be described. The data signal applying unit 30 can apply a drive level signal to the data lines 3a and 3b. Here, the drive level signal is a signal having a potential level that brings the liquid crystal pixel 1 into the maximum drive state (black display state) if the TFT 2 is sufficiently conductive (closed state). In other words, the drive level signal is the maximum level signal in the image signal.

また、データ信号印加手段30は、出力プローブ31を有している。そして、データ信号印加手段30は、出力プローブ31に駆動レベル信号を出力する。そこで、出力プローブ31をマトリクス構造100のデータ線3a,3bの電極17に接触させることにより、データ線3a,3bに駆動レベル信号を印加することができる。なお、データ信号印加手段30は、全てのデータ線3a,3bに同時に駆動レベル信号を出力してもよく、各データ線3a,3bについて個別に、タイミングをずらすなどして駆動レベル信号を出力してもよい。また、データ信号印加手段30は、出力についての電流制限手段を有する構成としてもよい。マトリクス構造100における短絡欠陥111aなどにより、過大電流が流れることを回避するためである。   The data signal applying means 30 has an output probe 31. Then, the data signal applying unit 30 outputs a drive level signal to the output probe 31. Therefore, by bringing the output probe 31 into contact with the electrodes 17 of the data lines 3a and 3b of the matrix structure 100, a drive level signal can be applied to the data lines 3a and 3b. The data signal applying means 30 may output drive level signals to all the data lines 3a and 3b at the same time, and output drive level signals for each data line 3a and 3b individually by shifting the timing. May be. Further, the data signal applying unit 30 may include a current limiting unit for output. This is to prevent an excessive current from flowing due to a short-circuit defect 111a in the matrix structure 100 or the like.

次に、本マトリクス構造の検査装置における主要部をなす検査用信号印加手段20について説明する。検査用信号印加手段20は、マトリクス構造100における通常動作時にゲート線4a,4b,4c,4d,4eに与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、ゲート線4a,4b,4c,4d,4eに印加するものである。また、検査用信号印加手段20は、出力プローブ21を有している。そして、検査用信号印加手段20は、出力プローブ21に検査用信号を出力する。そこで、出力プローブ21をマトリクス構造100のゲート線4a,4b,4c,4d,4eの電極16に接触させることにより、ゲート線4a,4b,4c,4d,4eに検査用信号を印加することができる。なお、検査用信号印加手段20は、全てのゲート線4a,4b,4c,4d,4eに同時に検査用信号を出力してもよく、各ゲート線4a,4b,4c,4d,4eについて個別に、タイミングをずらすなどして検査用信号を出力してもよい。また、検査用信号印加手段20は、出力についての電流制限手段を有する構成としてもよい。マトリクス構造100における短絡欠陥111aなどにより、過大電流が流れることを回避するためである。   Next, the inspection signal applying means 20 that forms the main part of the inspection apparatus having the matrix structure will be described. The inspection signal applying means 20 is a signal having substantially the same frequency and a narrow pulse width as compared with the scanning signals applied to the gate lines 4a, 4b, 4c, 4d, and 4e during normal operation in the matrix structure 100. An inspection signal is applied to the gate lines 4a, 4b, 4c, 4d, and 4e. The inspection signal applying means 20 has an output probe 21. Then, the inspection signal applying unit 20 outputs an inspection signal to the output probe 21. Therefore, by applying the output probe 21 to the electrodes 16 of the gate lines 4a, 4b, 4c, 4d, and 4e of the matrix structure 100, it is possible to apply inspection signals to the gate lines 4a, 4b, 4c, 4d, and 4e. it can. The inspection signal applying means 20 may simultaneously output inspection signals to all the gate lines 4a, 4b, 4c, 4d, and 4e, and each gate line 4a, 4b, 4c, 4d, and 4e is individually output. The inspection signal may be output by shifting the timing. Further, the inspection signal applying unit 20 may include a current limiting unit for output. This is to prevent an excessive current from flowing due to a short-circuit defect 111a in the matrix structure 100 or the like.

図2は、検査用信号印加手段20が出力する検査用信号の一例を示す波形図である。この波形図において、横軸は時間を示し、縦軸は信号レベルを示している。そして、図2(a)では実線で検査用信号を示すとともに、点線で走査信号を示している。また図2(b)では走査信号のみを示し、図2(c)では検査用信号のみを示している。走査信号は、上記のように、マトリクス構造100における通常動作時にゲート線4a,4b,4c,4d,4eに与えられる信号である。ここで、ここで、通常動作時とは、マトリクス構造100が完成品として液晶表示装置に組み込まれたときの動作時であり、液晶表示装置が所望の設計通りの動作をするときをいう。   FIG. 2 is a waveform diagram showing an example of the inspection signal output by the inspection signal applying means 20. In this waveform diagram, the horizontal axis indicates time, and the vertical axis indicates the signal level. In FIG. 2A, the inspection signal is indicated by a solid line and the scanning signal is indicated by a dotted line. FIG. 2B shows only the scanning signal, and FIG. 2C shows only the inspection signal. As described above, the scanning signal is a signal given to the gate lines 4a, 4b, 4c, 4d, and 4e during the normal operation in the matrix structure 100. Here, the normal operation time is an operation time when the matrix structure 100 is incorporated into the liquid crystal display device as a finished product, and the liquid crystal display device operates according to a desired design.

検査用信号の周期Tは、走査信号の周期Tと同一である。なお、ここでの「同一」は理論的な同一まで要求するものではない。例えば、マトリクス構造100においてゲート線4a,4b,4c,4d,4eが200本あり、1/60秒で全てのゲート線4a,4b,4c,4d,4eに走査信号を印加する構成の場合、周期T=(1/60)/200=約83マイクロ秒となる。   The cycle T of the inspection signal is the same as the cycle T of the scanning signal. Here, “identical” does not require theoretically the same. For example, in the matrix structure 100, there are 200 gate lines 4a, 4b, 4c, 4d, 4e, and a scanning signal is applied to all the gate lines 4a, 4b, 4c, 4d, 4e in 1/60 seconds. Period T = (1/60) / 200 = about 83 microseconds.

検査用信号のハイレベルLは、走査信号のハイレベルLと同一となっている。したがって、検査用信号のハイレベルLは、一般的な表示装置の走査信号のハイレベルと同様に、TFT2を充分に導通状態にするレベルであることが好ましい。具体的には検査用信号のハイレベルLは、10ボルトから15ボルトとすることができる。   The high level L of the inspection signal is the same as the high level L of the scanning signal. Therefore, it is preferable that the high level L of the inspection signal is a level that sufficiently brings the TFT 2 into a conductive state, similarly to the high level of the scanning signal of a general display device. Specifically, the high level L of the inspection signal can be 10 volts to 15 volts.

検査用信号のパルス幅d2は、走査信号のパルス幅d1よりも狭くなっている。走査信号のパルス幅d1は、液晶画素1及び補助容量5の容量などによって規定される。例えば検査用信号のパルス幅d2は、走査信号のパルス幅d1の1/3から2/3とすることができる。また、検査用信号のパルス幅d2は、TFT2を流れる電流により液晶画素1の駆動状態を最大状態(黒表示)と最低状態(白表示)との間の状態である中間状態(中間調の灰色表示)にするパルス幅であることが好ましい。   The pulse width d2 of the inspection signal is narrower than the pulse width d1 of the scanning signal. The pulse width d1 of the scanning signal is defined by the capacity of the liquid crystal pixel 1 and the auxiliary capacitor 5 and the like. For example, the pulse width d2 of the inspection signal can be set to 1/3 to 2/3 of the pulse width d1 of the scanning signal. The pulse width d2 of the inspection signal is an intermediate state (halftone gray) in which the driving state of the liquid crystal pixel 1 is between the maximum state (black display) and the minimum state (white display) by the current flowing through the TFT 2. It is preferable that the pulse width be displayed.

図3はマトリクス構造100の構成要素であるTFT2の動作特性例を示す図である。この動作特性例では、マトリクス構造100に設けられたTFT2について検査した例を示すものである。その検査対象のTFT2のゲートには、上記検査用信号のハイレベルLと同レベルの信号が印加されるものとする。また、検査対象のTFT2のソースには、データ線3a,3bに印可される上記駆動レベル信号と同レベルの信号を印加しているものとする。また、検査対象のTFT2のドレイン側には、図1に示すように液晶画素1及び補助容量5が接続されている。図3において、横軸はTFT2のゲートに検査用信号のハイレベルLと同レベルの信号を加えてからの経過時間を示している。図3において、縦軸はTFT2のドレイン側(液晶画素1)の電位を示している。   FIG. 3 is a diagram showing an example of operating characteristics of the TFT 2 that is a component of the matrix structure 100. This example of operating characteristics shows an example in which the TFT 2 provided in the matrix structure 100 is inspected. A signal having the same level as the high level L of the inspection signal is applied to the gate of the TFT 2 to be inspected. Further, it is assumed that a signal having the same level as the drive level signal applied to the data lines 3a and 3b is applied to the source of the TFT 2 to be inspected. Further, the liquid crystal pixel 1 and the auxiliary capacitor 5 are connected to the drain side of the TFT 2 to be inspected as shown in FIG. In FIG. 3, the horizontal axis indicates the elapsed time since the signal having the same level as the high level L of the inspection signal is applied to the gate of the TFT 2. In FIG. 3, the vertical axis indicates the potential on the drain side (liquid crystal pixel 1) of the TFT2.

図3における実線は、正常なTFT2の動作特性を示している。正常なTFT2に対して検査用信号及び駆動レベル信号を印加すると、ソース側からドレイン側に電流が流れ、ドレイン側の電位が徐々に上昇する。この電位上昇は、検査用信号及び駆動レベル信号のレベルで規定される電位まで続き、その規定される電位で飽和する。   A solid line in FIG. 3 indicates a normal operation characteristic of the TFT 2. When an inspection signal and a drive level signal are applied to a normal TFT 2, a current flows from the source side to the drain side, and the potential on the drain side gradually increases. This potential increase continues to a potential defined by the level of the inspection signal and the drive level signal, and is saturated at the defined potential.

図3における点線は、短絡欠陥111aすなわちOFFリーク不良のあるTFT2の動作特性を示している。OFFリーク不良のあるTFT2は、時間経過とともにドレイン側の電位が徐々に上昇するが、正常なTFT2に比べて、その電位上昇が急激であり、短時間で飽和電位となる。   The dotted line in FIG. 3 shows the operating characteristics of the TFT 2 having the short-circuit defect 111a, that is, the OFF leakage defect. In the TFT 2 having the OFF leak defect, the potential on the drain side gradually increases with time, but the potential rises more rapidly than the normal TFT 2 and becomes a saturated potential in a short time.

図3における破線は、開放欠陥111bすなわちON不足不良のあるTFT2の動作特性を示している。ON不足不良のあるTFT2は、時間経過とともにドレイン側の電位が徐々に上昇するが、正常なTFT2に比べて、その電位上昇が遅く、長時間の経過後に飽和電位となる。   The broken line in FIG. 3 shows the operating characteristics of the TFT 2 having the open defect 111b, that is, the ON shortage defect. The TFT 2 with the ON shortage failure gradually increases in potential on the drain side as time elapses, but the potential increase is slower than that in the normal TFT 2 and becomes saturated after a long time.

また、図3における時間t1は、走査信号のパルス幅d1に相当する時間である。この時間t1では、正常なTFT2とOFFリーク不良のあるTFT2との電位の差Vd11は比較的小さく、正常なTFT2とON不足不良のあるTFT2との電位の差Vd12も比較的小さい。したがって、時間t1では、正常なTFT2と特性不良のTFT2とで駆動される各液晶画素1は、ほぼ同様な黒表示となり、その表示状態を識別することは困難となる。したがって、走査信号を用いてTFT2の特性不良を検出することは困難であることが分かる。   3 is a time corresponding to the pulse width d1 of the scanning signal. At this time t1, the potential difference Vd11 between the normal TFT 2 and the TFT 2 with the OFF leakage defect is relatively small, and the potential difference Vd12 between the normal TFT 2 and the TFT 2 with the ON shortage defect is also relatively small. Therefore, at time t1, the liquid crystal pixels 1 driven by the normal TFT 2 and the TFT 2 having poor characteristics display substantially the same black display, and it is difficult to identify the display state. Therefore, it can be seen that it is difficult to detect a characteristic failure of the TFT 2 using the scanning signal.

図3における時間t2は、検査用信号のパルス幅d2に相当する時間である。この時間t2では、正常なTFT2とOFFリーク不良のあるTFT2との電位の差Vd21は比較的大きく、正常なTFT2とON不足不良のあるTFT2との電位の差Vd22も比較的大きい。したがって、時間t2では、正常なTFT2で駆動される液晶画素1は中間調の灰色表示となり、OFFリーク不良のあるTFT2で駆動される液晶画素1は黒表示となり、ON不足不良のあるTFT2で駆動される液晶画素1は白っぽい表示となる。そこで、検査用信号のパルス幅d2に相当する時間t2では、正常なTFT2と特性不良のTFT2とで駆動される各液晶画素1は、表示状態が大きく異なり、その表示状態を識別することは容易となる。   The time t2 in FIG. 3 is a time corresponding to the pulse width d2 of the inspection signal. At this time t2, the potential difference Vd21 between the normal TFT 2 and the TFT 2 with the OFF leakage defect is relatively large, and the potential difference Vd22 between the normal TFT 2 and the TFT 2 with the ON shortage defect is also relatively large. Therefore, at time t2, the liquid crystal pixel 1 driven by the normal TFT 2 is displayed in gray, and the liquid crystal pixel 1 driven by the TFT 2 having the OFF leak defect is displayed in black, and is driven by the TFT 2 having the ON shortage defect. The liquid crystal pixel 1 to be displayed has a whitish display. Therefore, at the time t2 corresponding to the pulse width d2 of the inspection signal, the liquid crystal pixels 1 driven by the normal TFT 2 and the defective TFT 2 are greatly different in display state, and it is easy to identify the display state. It becomes.

これらにより、本実施形態によれば、ゲート線4a,4b,4c,4d,4eに検査用信号を印加し、そのときのマトリクス構造100の表示状態を検査することにより、TFT2の特性不良などに起因する点欠陥を効率的かつ確実に検出することができる。   Thus, according to the present embodiment, by applying inspection signals to the gate lines 4a, 4b, 4c, 4d, and 4e, and inspecting the display state of the matrix structure 100 at that time, it is possible to reduce the characteristics of the TFT 2 and the like. The resulting point defect can be detected efficiently and reliably.

図4は、本実施形態のマトリク構造の検査装置によりマトリクス構造100を検査している状態を示す図である。すなわち、図4は、マトリクス構造100に対して、検査用信号印加手段20により検査用信号を印加するとともに、データ信号印加手段30により駆動レベル信号を印加している状態を示している。換言すれば、全てのゲート線4a,4b,4c,4d,4eに検査用信号が印加されているとともに、全てのデータ線3a,3bに駆動レベル信号が印加されている。   FIG. 4 is a diagram showing a state in which the matrix structure 100 is inspected by the matrix structure inspection apparatus of the present embodiment. That is, FIG. 4 shows a state in which an inspection signal is applied to the matrix structure 100 by the inspection signal applying unit 20 and a drive level signal is applied by the data signal applying unit 30. In other words, the inspection signal is applied to all the gate lines 4a, 4b, 4c, 4d, and 4e, and the drive level signal is applied to all the data lines 3a and 3b.

ここで、マトリクス構造100のTFT2及び液晶画素1などが正常であり欠陥がない場合、検査用信号及び駆動レベル信号により、各液晶画素1は図4に示すように中間調の「灰」色表示となる。   Here, when the TFT 2 and the liquid crystal pixel 1 etc. of the matrix structure 100 are normal and free of defects, each liquid crystal pixel 1 is displayed in a gray-scale “gray” color as shown in FIG. 4 by the inspection signal and the drive level signal. It becomes.

一方、短絡欠陥111aがある場合、その短絡欠陥111aを含むTFT2において、最大レベルの画像信号である駆動レベル信号がリークしてしまう。したがって、短絡欠陥111aを含むTFT2では、正常なTFT2よりも大きな電流を液晶画素1に供給する。これにより短絡欠陥111aを含むTFT2で駆動制御される液晶画素1は、図4に示すように最大状態の「黒」表示又は「黒」表示に近い状態となる。   On the other hand, when there is a short-circuit defect 111a, the drive level signal that is the maximum level image signal leaks in the TFT 2 including the short-circuit defect 111a. Therefore, the TFT 2 including the short-circuit defect 111 a supplies a larger current to the liquid crystal pixel 1 than the normal TFT 2. As a result, the liquid crystal pixel 1 that is driven and controlled by the TFT 2 including the short-circuit defect 111a is in a state of “black” display in the maximum state or a state close to “black” display as shown in FIG.

また、開放欠陥111bがある場合、その開放欠陥111bを含むTFT2において、最大レベルの画像信号である駆動レベル信号の伝達が阻害される。したがって、開放欠陥111bを含むTFT2では、正常なTFT2よりも小さな電流を液晶画素1に供給する。これにより開放欠陥111bを含むTFT2で駆動制御される液晶画素1は、図4に示すように最小状態の「白」表示又は「白」表示に近い状態となる。   Further, when there is an open defect 111b, transmission of a drive level signal, which is an image signal at the maximum level, is inhibited in the TFT 2 including the open defect 111b. Therefore, the TFT 2 including the open defect 111 b supplies a current smaller than that of the normal TFT 2 to the liquid crystal pixel 1. As a result, the liquid crystal pixel 1 that is driven and controlled by the TFT 2 including the open defect 111b is in a state of “white” display in the minimum state or close to “white” display as shown in FIG.

そこで、マトリクス構造100に対して検査用信号及び駆動レベル信号を印加してそのときのマトリクス構造100の表示状態を検出することにより、TFT2に短絡欠陥111a又は開放欠陥111bなどの特性異常があるか否かを検査することができる。すなわち、上記表示状態の検出において、全ての液晶画素1が所定の灰色表示であれば、そのマトリクス構造100は欠陥がないと判断することができる。一方、上記表示状態の検出において、「黒」表示又は「黒に近い灰色」表示の液晶画素1がある場合、その液晶画素1を駆動制御するTFT2にOFFリーク不良をなす短絡欠陥111aがあると判断することができる。また、上記表示状態の検出において、「白」表示又は「白に近い灰色」表示の液晶画素1がある場合、その液晶画素1を駆動制御するTFT2にON不足不良をなす開放欠陥111bがあると判断することができる。   Therefore, by applying inspection signals and drive level signals to the matrix structure 100 and detecting the display state of the matrix structure 100 at that time, the TFT 2 has a characteristic abnormality such as a short-circuit defect 111a or an open defect 111b. It can be inspected. That is, in the detection of the display state, if all the liquid crystal pixels 1 are displayed in a predetermined gray color, it can be determined that the matrix structure 100 is not defective. On the other hand, in the detection of the display state, if there is a liquid crystal pixel 1 that displays “black” or “gray close to black”, the TFT 2 that drives and controls the liquid crystal pixel 1 has a short-circuit defect 111 a that causes an OFF leakage defect. Judgment can be made. In the detection of the display state, if there is a liquid crystal pixel 1 displaying “white” or “gray close to white”, the TFT 2 that drives and controls the liquid crystal pixel 1 has an open defect 111b that causes an ON shortage defect. Judgment can be made.

これらにより、本実施形態のマトリクス構造の検査装置及び検査方法によれば、TFT2の特性不良等について、簡便に且つ正確に検査することができる。また、本実施形態によれば、検査用信号の周期Tが走査信号の周期Tと同一であるので、従来の検査装置及び方法に比べて、検査時間を短縮することができる。また、本実施形態によれば、通常の駆動状態に近い状態で検査することができるので、TFT2の特性不良などに起因する点状の欠陥を高精度に且つ低コストで検出することができる。   As a result, according to the inspection apparatus and inspection method having the matrix structure of the present embodiment, it is possible to easily and accurately inspect for defective characteristics of the TFT 2. Further, according to the present embodiment, since the cycle T of the inspection signal is the same as the cycle T of the scanning signal, the inspection time can be shortened as compared with the conventional inspection apparatus and method. Further, according to the present embodiment, since the inspection can be performed in a state close to a normal driving state, it is possible to detect a point-like defect caused by a characteristic defect of the TFT 2 with high accuracy and low cost.

また、本実施形態において、検査用信号のパルス幅d2を複数の幅にしてもよい。例えば、検査用信号は、パルス幅d2として、液晶画素1を中間調にする第1の幅と、第1の幅よりも僅かに大きい第2の幅と、第1の幅よりも僅かに小さい第3の幅とを有するものとする。すなわち、検査用信号は、あるタイミングではパルス幅d2が第1の幅となり、他のタイミングではパルス幅d2が第2の幅となり、さらに他のタイミングではパルス幅d2が第3の幅となることとしてもよい。そして、各パルス幅に対応する液晶画素1の表示状態を第1,第2,第3状態とする。第1,第2,第3状態が所定の状態となれば、TFT2などは正常であり、そうでない場合は不良と判断することができる。これらにより、TFT2の特性不良などを、より高精度に検出することができる。   In the present embodiment, the pulse width d2 of the inspection signal may be a plurality of widths. For example, the inspection signal has, as the pulse width d2, a first width that makes the liquid crystal pixel 1 halftone, a second width that is slightly larger than the first width, and slightly smaller than the first width. And a third width. That is, the inspection signal has the pulse width d2 as the first width at a certain timing, the pulse width d2 as the second width at other timings, and the pulse width d2 as the third width at other timings. It is good. The display state of the liquid crystal pixel 1 corresponding to each pulse width is defined as the first, second, and third states. If the first, second, and third states are in a predetermined state, it can be determined that the TFT 2 or the like is normal, otherwise it is defective. Accordingly, it is possible to detect a characteristic failure of the TFT 2 with higher accuracy.

また、本実施形態においては、検査用信号のパルス幅d2が変化するものとしてもよい。例えば検査用信号のパルス幅d2は、液晶画素1を中間調にする幅を含む範囲で変化するものとする。その変化させたときの液晶画素1の表示状態を観察する。そして液晶画素1の表示状態が所定状態であれば、TFT2などは正常であり、そうでない場合は不良があると判断することができる。これらにより、TFT2の特性不良などを、より高精度に検出することができる。   In the present embodiment, the pulse width d2 of the inspection signal may be changed. For example, it is assumed that the pulse width d2 of the inspection signal changes within a range including a width that makes the liquid crystal pixel 1 halftone. The display state of the liquid crystal pixel 1 when changed is observed. If the display state of the liquid crystal pixel 1 is a predetermined state, it can be determined that the TFT 2 or the like is normal, and if not, there is a defect. Accordingly, it is possible to detect a characteristic failure of the TFT 2 with higher accuracy.

図5及び図6は、本実施形態に係るマトリクス構造の検査装置についての他の構成例を示す回路図である。図5及び図6において、図1の構成要素と同一のものには同一符号を付けている。図5に示すマトリクス構造の検査装置における図1に示す検査装置との相違点は、検査用信号印加手段20の出力プローブ21が共通プローブ21aを有している点である。   5 and 6 are circuit diagrams showing other configuration examples of the inspection apparatus having the matrix structure according to the present embodiment. 5 and 6, the same components as those in FIG. 1 are denoted by the same reference numerals. The difference between the inspection apparatus having the matrix structure shown in FIG. 5 and the inspection apparatus shown in FIG. 1 is that the output probe 21 of the inspection signal applying means 20 has a common probe 21a.

共通プローブ21aは、ゲート線4a,4b,4c,4d,4eの複数の電極16に同時に接触可能な棒状の電極を有している。検査用信号印加手段20は、共通プローブ21aに検査用信号を出力する。これにより、共通プローブ21aを介して複数のゲート線4a,4b,4c,4d,4eに同一の検査用信号を印加することができる。したがって、本マトリクス構造の検査装置によれば、複数の電極16にそれぞれ出力プローブ21を接触させるよりも、簡便に、複数の電極16に共通プローブ21aを接触させることができる。そこで、本マトリクス構造の検査装置は、マトリクス構造100の検査をより容易化することができる。   The common probe 21a has rod-shaped electrodes that can simultaneously contact the plurality of electrodes 16 of the gate lines 4a, 4b, 4c, 4d, and 4e. The inspection signal applying means 20 outputs an inspection signal to the common probe 21a. Thus, the same inspection signal can be applied to the plurality of gate lines 4a, 4b, 4c, 4d, and 4e via the common probe 21a. Therefore, according to the inspection apparatus having this matrix structure, the common probe 21a can be brought into contact with the plurality of electrodes 16 more simply than the output probes 21 are brought into contact with the plurality of electrodes 16, respectively. Therefore, the inspection apparatus having the present matrix structure can make the inspection of the matrix structure 100 easier.

図6に示すマトリクス構造の検査装置における図5に示す検査装置との相違点は、検査用信号印加手段20における共通プローブ21bがゲート線4a,4b,4c,4d,4eの複数の電極16に対して容量結合するものである点である。すなわち、検査時において共通プローブ21bと複数の電極16とは、接触させずに、所定の隙間をもって配置される。共通プローブ21bには、交流又は脈流の検査用信号が印加される。その検査用信号は、容量結合により、共通プローブ21bから複数の電極16に伝送される。そこで、本マトリクス構造の検査装置は、共通プローブ21bが電極16に接触する必要がないので、検査による電極16などの損傷を回避することができるとともに、より簡便かつ信頼性高く検査用信号を複数の電極16に印加することができる。   The difference between the inspection apparatus having the matrix structure shown in FIG. 6 and the inspection apparatus shown in FIG. 5 is that the common probe 21b in the inspection signal applying means 20 is connected to the plurality of electrodes 16 of the gate lines 4a, 4b, 4c, 4d, 4e. In contrast, it is capacitively coupled. That is, at the time of inspection, the common probe 21b and the plurality of electrodes 16 are arranged with a predetermined gap without contacting each other. An AC or pulsating test signal is applied to the common probe 21b. The inspection signal is transmitted from the common probe 21b to the plurality of electrodes 16 by capacitive coupling. Therefore, since the inspection apparatus having the matrix structure does not require the common probe 21b to contact the electrode 16, damage to the electrode 16 and the like due to the inspection can be avoided, and a plurality of inspection signals can be more easily and reliably provided. The electrode 16 can be applied.

図7は、本実施形態に係るマトリクス構造の検査装置についての変形例を示す回路図である。なお、図7において図1に示す構成要素と同一のものには同一符号を付けている。本変形例のマトリクス構造の検査装置では、図1から図6に示す上記実施形態の構成に加えて、撮像手段201、パターン認識手段202、同期化手段203及び制御手段204を有している。   FIG. 7 is a circuit diagram showing a modification of the inspection apparatus having a matrix structure according to the present embodiment. In FIG. 7, the same components as those shown in FIG. The inspection apparatus having a matrix structure according to this modification includes an imaging unit 201, a pattern recognition unit 202, a synchronization unit 203, and a control unit 204 in addition to the configuration of the above-described embodiment shown in FIGS.

撮像手段201は、例えばCCDカメラなどで構成する。そして、撮像手段201の被写体はマトリクス構造100の表示領域とする。本構成例によれば、マトリクス構造100において点状の欠陥が、例えば灰色の領域における「黒」点又は「白」点の画像パターンとして表示される。そこで、撮像手段201の感度及び解像度などを上げることなく、高精度に点状の欠陥などを検出することができる。   The imaging means 201 is constituted by, for example, a CCD camera. The subject of the imaging unit 201 is a display area of the matrix structure 100. According to this configuration example, dot-like defects in the matrix structure 100 are displayed as an image pattern of “black” points or “white” points in a gray region, for example. Therefore, it is possible to detect a point-like defect or the like with high accuracy without increasing the sensitivity and resolution of the imaging unit 201.

パターン認識手段202は、撮像手段201が入力した画像について、例えば点状のパターンがあるか否かについてパターン認識するものである。したがって、本変形例によれば、撮像手段201の入力画像全体についての外乱光などのノイズなどがあっても、誤検出を低減でき、高精度に点状の欠陥を検出することができる。   The pattern recognition unit 202 recognizes a pattern as to whether there is a dot pattern, for example, for the image input by the imaging unit 201. Therefore, according to the present modified example, even if there is noise such as ambient light on the entire input image of the imaging unit 201, false detection can be reduced and point-like defects can be detected with high accuracy.

同期化手段203は、検査用信号印加手段20による信号の印加のタイミングと、撮像手段201が画像を検出するタイミングとを同期させるものである。制御手段204は、本マトリクス構造の検査装置全体の動作を制御するものである。本変形例によれば、同期化手段203による同期タイミングに非同期な外乱光などのノイズを除去することができる。したがって、より高精度に点状の欠陥などを検出することができる。   The synchronizing unit 203 synchronizes the timing of signal application by the inspection signal applying unit 20 and the timing at which the imaging unit 201 detects an image. The control means 204 controls the operation of the entire inspection apparatus having the matrix structure. According to this modification, noise such as ambient light that is asynchronous with the synchronization timing by the synchronization means 203 can be removed. Therefore, it is possible to detect a point-like defect or the like with higher accuracy.

(製造方法)
次に、図4を参照して、本発明の実施形態に係るマトリクス構造の製造方法について説明する。本マトリクス構造の製造方法は、図4に示すマトリクス構造100のようなマトリクス構造を製造するための方法である。そして、一旦、マトリクス構造100を製造して、そのマトリクス構造100に対して、上記実施形態のマトリクス構造の検査装置又は検査方法を用いて検査する。
(Production method)
Next, with reference to FIG. 4, the manufacturing method of the matrix structure which concerns on embodiment of this invention is demonstrated. The manufacturing method of this matrix structure is a method for manufacturing a matrix structure like the matrix structure 100 shown in FIG. Then, the matrix structure 100 is once manufactured, and the matrix structure 100 is inspected by using the inspection apparatus or inspection method of the matrix structure of the above embodiment.

この検査においてマトリクス構造100の一部に欠陥にあることを検出した場合、その欠陥について修正して、マトリクス構造100全体を正常な構造にする。これにより、マトリクス構造100についての製造が完了する。例えば、図4に示すように、マトリクス構造100におけるデータ線3aとゲート線4cとの交差部位近傍のTFT2に短絡欠陥111aがあることを検出した場合、そのTFT2を予め予備としてマトリクス構造100内に形成してある正常なTFTに置き換える。また、正常なTFTに置き換えるかわりに、短絡欠陥111aのあるTFT2を正常なTFTに修復することとしてもよい。また短絡欠陥111aのあるTFT2の近傍に正常なTFTを別途形成してもよい。マトリクス構造100におけるデータ線3bとゲート線4dとの交差部位近傍のTFT2に開放欠陥111bがある場合も、上記短絡欠陥111aの場合と同様にして修復することができる。   In this inspection, when it is detected that a part of the matrix structure 100 is defective, the defect is corrected to make the entire matrix structure 100 a normal structure. Thereby, the manufacture of the matrix structure 100 is completed. For example, as shown in FIG. 4, when it is detected that the TFT 2 in the vicinity of the intersection of the data line 3a and the gate line 4c in the matrix structure 100 has a short-circuit defect 111a, the TFT 2 is preliminarily stored in the matrix structure 100 as a spare. Replace with the normal TFT that has been formed. Further, instead of replacing with a normal TFT, the TFT 2 having the short-circuit defect 111a may be restored to a normal TFT. Further, a normal TFT may be separately formed in the vicinity of the TFT 2 having the short-circuit defect 111a. Even when the TFT 2 near the intersection of the data line 3b and the gate line 4d in the matrix structure 100 has the open defect 111b, it can be repaired in the same manner as the short-circuit defect 111a.

これらにより、本実施形態のマトリクス構造の製造方法によれば、高品位なマトリクス構造を安価に且つ迅速に提供することができる。例えば、大画面の液晶表示装置を安価に且つ迅速に提供することができる。   Thus, according to the manufacturing method of the matrix structure of the present embodiment, a high-quality matrix structure can be provided inexpensively and promptly. For example, a large-screen liquid crystal display device can be provided quickly and inexpensively.

(応用例)
図8は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の検査方法及びマトリク構造の検査装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図8において図1に示す構成要素と同一のものには同一符号を付けている。
(Application examples)
FIG. 8 is a plan view showing a main part of a liquid crystal display device according to an application example of the present embodiment. The main part of the liquid crystal display device has a matrix structure in which defects are inspected by the matrix structure inspection method and the matrix structure inspection apparatus according to the present embodiment. In FIG. 8, the same components as those shown in FIG.

本液晶表示装置の要部は、マトリクス構造100に相当する構成をなすTFTアレイ基板7を有する。そして、図8に示すように、TFTアレイ基板7上に、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる複数の画素電極1a(輪郭を破線で示す)がマトリクス状に配置されており、画素電極1aの紙面縦方向に延びる辺に沿ってデータ線3(輪郭を2点鎖線で示す)が設けられ、紙面横方向に延びる辺に沿ってゲート線(走査線)4および容量線6(ともに輪郭を実線で示す)が設けられている。   The main part of the liquid crystal display device includes a TFT array substrate 7 having a configuration corresponding to the matrix structure 100. As shown in FIG. 8, a plurality of pixel electrodes 1a (outlined by broken lines) made of a transparent conductive film such as indium tin oxide (hereinafter abbreviated as ITO) is formed on the TFT array substrate 7. ) Are arranged in a matrix, and data lines 3 (the outline is indicated by a two-dot chain line) are provided along the side extending in the vertical direction on the paper surface of the pixel electrode 1a, and gate lines are provided along the side extending in the horizontal direction on the paper surface. (Scanning line) 4 and capacitive line 6 (both contours are indicated by solid lines) are provided.

本液晶表示装置の要部において、ゲート線4は、複数のデータ線3に交差する主ゲート線4Aと、該主ゲート線4Aから分岐して延びた分岐ゲート線4Bとを備え、ポリシリコン膜からなる半導体層(第1の容量電極)8(輪郭を1点鎖線で示す)には、分岐ゲート線4Bおよび主ゲート線4Aに交差するL字状部8aが形成されている。すなわち、このL字状部8aは、主ゲート線4Aおよび分岐ゲート線4Bと交差して、2つのチャネル領域を形成している。   In the main part of the present liquid crystal display device, the gate line 4 includes a main gate line 4A intersecting with the plurality of data lines 3, and a branch gate line 4B extending from the main gate line 4A, and a polysilicon film. An L-shaped portion 8a intersecting the branch gate line 4B and the main gate line 4A is formed in the semiconductor layer (first capacitor electrode) 8 (contour is indicated by a one-dot chain line). That is, the L-shaped portion 8a intersects the main gate line 4A and the branch gate line 4B to form two channel regions.

半導体層8のL字状部8aの両端にコンタクトホール9,10が形成され、一方のコンタクトホール9はデータ線3と半導体層8のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール10はドレイン電極11(輪郭を2点鎖線で示す)と半導体層8のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール9とドレインコンタクトホール10とは、ゲート線4を挟んで互いに反対側に配設されている。また、ドレイン電極11上のドレインコンタクトホール10が設けられた側と反対側の端部には、ドレイン電極11と画素電極1aとを電気的に接続するための画素コンタクトホール12が形成されている。   Contact holes 9 and 10 are formed at both ends of the L-shaped portion 8a of the semiconductor layer 8, and one contact hole 9 serves as a source contact hole that electrically connects the data line 3 and the source region of the semiconductor layer 8, and the other The contact hole 10 is a drain contact hole that electrically connects the drain electrode 11 (the outline is indicated by a two-dot chain line) and the drain region of the semiconductor layer 8. That is, the source contact hole 9 and the drain contact hole 10 are disposed on opposite sides of the gate line 4. Further, a pixel contact hole 12 for electrically connecting the drain electrode 11 and the pixel electrode 1a is formed at the end of the drain electrode 11 opposite to the side where the drain contact hole 10 is provided. .

本液晶表示装置の要部におけるTFT2は、半導体層8のL字状部8aで主ゲート線4Aおよび分岐ゲート線4Bに交差しており、半導体層8とゲート線4が2回交差していることになるため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成する。また、容量線6はゲート線4に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部6aがデータ線3に沿って紙面縦方向に延びている。そこで、ともにデータ線3に沿った半導体層8と容量線6とによって蓄積容量5が形成されている。なお、本実施形態では、分岐ゲート線4Bの半分を、データ線3の幅を拡げた幅広部3Aで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。   The TFT 2 in the main part of the present liquid crystal display device intersects the main gate line 4A and the branch gate line 4B at the L-shaped portion 8a of the semiconductor layer 8, and the semiconductor layer 8 and the gate line 4 intersect twice. Therefore, a TFT having two gates on one semiconductor layer, a so-called dual gate type TFT is formed. Further, the capacitor line 6 extends along the gate line 4 so as to pass through pixels arranged in the horizontal direction on the paper surface, and a branched part 6 a extends along the data line 3 in the vertical direction on the paper surface. Therefore, the storage capacitor 5 is formed by the semiconductor layer 8 and the capacitor line 6 along the data line 3. In the present embodiment, half of the branch gate line 4B is covered with the wide portion 3A in which the width of the data line 3 is increased, thereby suppressing light from entering the channel region of this portion.

図9は、TFTアレイ基板7の断面構造を示す図である。図9に示すように、TFTアレイ基板7はガラス基板41を支持基板として内面上に下地絶縁膜42を介してTFT2が形成されている。該TFT2は、ゲート線4、該ゲート線4からの電界によりチャネルが形成される半導体層8のチャネル領域50、ゲート線4と半導体層8とを絶縁する絶縁薄膜であるゲート絶縁膜44、データ線3、半導体層8のソース領域49及びドレイン領域51を備えている。   FIG. 9 is a diagram showing a cross-sectional structure of the TFT array substrate 7. As shown in FIG. 9, the TFT array substrate 7 has a glass substrate 41 as a supporting substrate, and the TFT 2 is formed on the inner surface via a base insulating film 42. The TFT 2 includes a gate line 4, a channel region 50 of the semiconductor layer 8 in which a channel is formed by an electric field from the gate line 4, a gate insulating film 44 that is an insulating thin film that insulates the gate line 4 and the semiconductor layer 8, data Line 3, source region 49 and drain region 51 of semiconductor layer 8 are provided.

また、ゲート線4及びゲート絶縁膜44上を含むガラス基板41上には、ソース領域49へ通じるソースコンタクトホール9及びドレイン領域51へ通じるドレインコンタクトホール10がそれぞれ形成された第1層間絶縁層52が形成されている。つまり、データ線3は、第1層間絶縁層52を貫通するソースコンタクトホール9を介してソース領域49に電気的に接続されている。さらに、データ線3及び第1層間絶縁層51上には、ドレイン領域51へ通じるドレインコンタクトホール10が形成された第2層間絶縁層53が形成されている。つまり、ドレイン領域51は、第1層間絶縁層52及び第2層間絶縁層53を貫通するドレインコンタクトホール10を介してドレイン電極11及び画素電極1aに電気的に接続されている。また、第2層間絶縁層53及び画素電極1a上には、ラビング処理により一定のラビング方向Yに配向処理が施された配向膜54が設けられている。この配向膜54は、ポリイミド系の高分子樹脂からなる水平配向膜である。   Further, on the glass substrate 41 including the gate line 4 and the gate insulating film 44, the first interlayer insulating layer 52 in which the source contact hole 9 leading to the source region 49 and the drain contact hole 10 leading to the drain region 51 are respectively formed. Is formed. That is, the data line 3 is electrically connected to the source region 49 through the source contact hole 9 that penetrates the first interlayer insulating layer 52. Further, a second interlayer insulating layer 53 in which the drain contact hole 10 leading to the drain region 51 is formed is formed on the data line 3 and the first interlayer insulating layer 51. That is, the drain region 51 is electrically connected to the drain electrode 11 and the pixel electrode 1a through the drain contact hole 10 penetrating the first interlayer insulating layer 52 and the second interlayer insulating layer 53. Further, an alignment film 54 that has been subjected to an alignment process in a certain rubbing direction Y by a rubbing process is provided on the second interlayer insulating layer 53 and the pixel electrode 1a. The alignment film 54 is a horizontal alignment film made of a polyimide-based polymer resin.

なお、上記幅広部(遮光層)3A及び容量線(遮光層)6は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部3A及び容量線6は、ディスクリネーション部を隠す機能に加え、対向基板15の側からの入射光がTFT2の半導体層8におけるチャネル領域50、ソース領域49及びドレイン領域51等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。   The wide portion (light shielding layer) 3A and the capacitor line (light shielding layer) 6 function as a so-called black matrix that shields light from areas other than the display area of each pixel. That is, the wide portion 3A and the capacitor line 6 have a function of hiding the disclination portion, and incident light from the counter substrate 15 side enters the channel region 50, the source region 49, the drain region 51, and the like in the semiconductor layer 8 of the TFT 2. In addition to preventing intrusion, it has functions such as improving the contrast ratio and preventing color mixing of the color filter color material.

本液晶表示装置の要部では、幅広部3A及び容量線6と画素電極1aとの重なり部(図8中のハッチング部分)が、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分(ディスクリネーションが大きい領域)と重なる領域がラビング方向Yの順方向側の周縁部分(ディスクリネーションが小さい領域)よりも広く形成されている。すなわち、重なり部aより重なり部bの幅が広いとともに、重なり部dより重なり部cの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部a,b,c,dの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。   In the main part of the present liquid crystal display device, the overlapping part (hatched part in FIG. 8) of the wide part 3A and the capacitor line 6 and the pixel electrode 1a is on the opposite side of the rubbing direction Y in the peripheral part of the pixel electrode 1a. A region overlapping with the peripheral portion (region where the disclination is large) is formed wider than the peripheral portion (region where the disclination is small) on the forward direction side in the rubbing direction Y. That is, the width of the overlapping portion b is wider than that of the overlapping portion a, and the width of the overlapping portion c is set wider than that of the overlapping portion d, so that the overlapping portion is asymmetric on the left and right and top and bottom. Note that the widths of these overlapping portions a, b, c, and d are determined according to the range of disclination that occurs in those portions.

図10はTFTアレイ基板7を有してなる液晶表示装置40の全体構成を示す平面図である。すなわち、図10は本実施形態の応用例に係る液晶表示装置40の全体構成を示している。図11は図10に示す液晶表示装置40の断面図である。液晶表示装置40は、TFTアレイ基板7と対向基板15とで液晶層116を挟持した構成を有している。   FIG. 10 is a plan view showing the entire configuration of the liquid crystal display device 40 having the TFT array substrate 7. That is, FIG. 10 shows an overall configuration of a liquid crystal display device 40 according to an application example of the present embodiment. FIG. 11 is a cross-sectional view of the liquid crystal display device 40 shown in FIG. The liquid crystal display device 40 has a configuration in which the liquid crystal layer 116 is sandwiched between the TFT array substrate 7 and the counter substrate 15.

図10および図11において、TFTアレイ基板7の上には、シール材28がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜29が設けられている。シール材28の外側の領域には、データ線駆動回路130および外部回路接続端子31がTFTアレイ基板7の一辺に沿って設けられており、ゲート線駆動回路32がこの一辺に隣接する2辺に沿って設けられている。ゲート線4に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路32は片側だけでも良いことは言うまでもない。また、データ線駆動回路130を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路32間をつなぐための複数の配線33が設けられている。また、内側に対向電極が形成された対向基板15のコーナー部の少なくとも1箇所には、TFTアレイ基板7と対向基板15との間で電気的導通をとるための導通材34が設けられている。そして、シール材28とほぼ同じ輪郭を持つ対向基板15が該シール材28によりTFTアレイ基板7に固着されている。   10 and 11, a sealing material 28 is provided on the TFT array substrate 7 along the edge thereof, and a light shielding film 29 as a frame is provided in parallel to the inside thereof. A data line driving circuit 130 and an external circuit connection terminal 31 are provided along one side of the TFT array substrate 7 in a region outside the sealing material 28, and the gate line driving circuit 32 is provided on two sides adjacent to the one side. It is provided along. Needless to say, if the delay of the scanning signal supplied to the gate line 4 does not become a problem, the gate line driving circuit 32 may be only on one side. Further, the data line driving circuit 130 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 3 supply an image signal from a data line driving circuit disposed along one side of the image display area, and the even-numbered data lines 3 are on the opposite side of the image display area. The image signal may be supplied from a data line driving circuit arranged along the line. If the data lines 3 are driven in a comb shape in this way, the area occupied by the data line driving circuit can be expanded, and a complicated circuit can be configured. Further, on the remaining side of the TFT array substrate 7, a plurality of wirings 33 are provided for connecting between the gate line driving circuits 32 provided on both sides of the image display area. In addition, a conductive material 34 for providing electrical continuity between the TFT array substrate 7 and the counter substrate 15 is provided in at least one corner of the counter substrate 15 on which the counter electrode is formed inside. . The counter substrate 15 having substantially the same outline as the sealing material 28 is fixed to the TFT array substrate 7 by the sealing material 28.

本液晶表示装置40では、幅広部3A及び容量線6と画素電極1aとの重なり部において、画素電極1aの周縁部分のうちラビング方向Yの逆方向側の周縁部分と重なる領域がラビング方向Yの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス(重なり部)が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。   In the present liquid crystal display device 40, in the overlapping portion of the wide portion 3A and the capacitor line 6 and the pixel electrode 1a, the region overlapping the peripheral portion on the opposite side of the rubbing direction Y in the peripheral portion of the pixel electrode 1a is in the rubbing direction Y. Since it is formed wider than the area overlapping the forward direction side, an appropriate size black matrix (overlapping part) is arranged according to the size of disclination determined by the rubbing direction, and disclination from the opening Can be prevented, and the aperture ratio can be improved by not shielding light more than necessary in a portion where the disclination is small.

なお、上記液晶表示装置40では、遮光層としてデータ線3の一部である幅広部3A及び容量線6を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板15の内側にブラックマトリクスを形成してもよい。但し、本液晶表示装置40のようにデータ線3の幅広部3A及び容量線6をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板15等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。   In the liquid crystal display device 40, the wide portion 3A and the capacitor line 6 which are part of the data line 3 are used as the light shielding layer, but a light shielding layer may be provided separately from these. For example, a black matrix may be formed inside the counter substrate 15. However, if the wide portion 3A of the data line 3 and the capacitor line 6 function as a black matrix as in the present liquid crystal display device 40, it is not necessary to separately provide a light shielding layer serving as a black matrix on the counter substrate 15 or the like. Simplification of the structure and reduction of manufacturing processes can be achieved.

さらに、液晶表示装置40の構成要素であるTFTアレイ基板7の製造工程では、本発明の実施形態に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法を用いている。これにより、TFT2の特性不良などが高精度に且つ低コストで検出されており、その不良を回避又は修正した液晶表示装置40を製造することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置40を提供することができる。   Furthermore, in the manufacturing process of the TFT array substrate 7 which is a component of the liquid crystal display device 40, the matrix structure inspection method, the matrix structure inspection device, and the matrix structure manufacturing method according to the embodiment of the present invention are used. As a result, a characteristic defect or the like of the TFT 2 is detected with high accuracy and low cost, and the liquid crystal display device 40 in which the defect is avoided or corrected can be manufactured. Therefore, according to this application example, the high-quality and low-cost liquid crystal display device 40 can be provided.

(電子機器)
次に上記応用例の液晶表示装置40を構成要素とする他の電子機器について説明する。
図12(a)は、携帯電話の一例を示した斜視図である。図12(a)において、符号500は携帯電話本体を示し、符号501は上記応用例の液晶表示装置40を有してなる表示部を示している。図12(b)は、腕時計型電子機器の一例を示した斜視図である。図12(b)において、符号600は時計本体を示し、符号601は上記応用例の液晶表示装置40を有してなる表示部を示している。図12(c)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図12(c)において、符号700は情報処理装置、符号701はキーボードなどの入力部、符号702は上記応用例の液晶表示装置40を有してなる表示部、符号703は情報処理装置本体を示している。
(Electronics)
Next, another electronic device having the liquid crystal display device 40 of the application example as a constituent element will be described.
FIG. 12A is a perspective view showing an example of a mobile phone. In FIG. 12A, reference numeral 500 denotes a mobile phone body, and reference numeral 501 denotes a display unit having the liquid crystal display device 40 of the application example. FIG. 12B is a perspective view showing an example of a wristwatch type electronic device. In FIG. 12B, reference numeral 600 denotes a watch body, and reference numeral 601 denotes a display unit having the liquid crystal display device 40 of the application example. FIG. 12C is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 12C, reference numeral 700 denotes an information processing apparatus, reference numeral 701 denotes an input unit such as a keyboard, reference numeral 702 denotes a display unit including the liquid crystal display device 40 of the application example, and reference numeral 703 denotes an information processing apparatus main body. Show.

図12に示す電子機器は、上記応用例の液晶表示装置40を有しているので、信頼性が高く、高性能であり、かつ低コストで製造できる電子機器となることができる。   Since the electronic device shown in FIG. 12 has the liquid crystal display device 40 of the application example, it can be an electronic device that is highly reliable, has high performance, and can be manufactured at low cost.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and configurations described in the embodiment. These are merely examples, and can be changed as appropriate.

例えば、上記実施形態では、マトリクス構造の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種装置に適用することができる。すなわち、本発明に係るマトリクス構造の検査方法、マトリクス構造の検査装置およびマトリクス構造の製造方法の適用対象は、有機エレクトロルミネッセンス表示装置、CMOS(Complementary Metal Oxide Semiconductor)などからなるメモリ集積回路又は撮像素子集積回路などのマトリクス構造が挙げられる。   For example, in the above-described embodiment, an example of a matrix structure used for a liquid crystal display device has been described, but the present invention is not limited to this, and can be applied to various devices having a matrix structure. . That is, a matrix structure inspection method, a matrix structure inspection apparatus, and a matrix structure manufacturing method according to the present invention are applied to a memory integrated circuit or an image pickup device composed of an organic electroluminescence display device, a complementary metal oxide semiconductor (CMOS), or the like. Examples include a matrix structure such as an integrated circuit.

また、上記実施形態ではノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック型の表示装置にも本発明を適用することができる。また、上記実施形態では検査用信号として矩形波を挙げているが、矩形波以外の波形(例えば三角波、ノコギリ波、サイン波など)を検査用信号に適用してもよい。   In the above embodiment, a normally white liquid crystal display device has been described. However, the present invention can also be applied to a normally black display device. In the above embodiment, a rectangular wave is used as the inspection signal. However, a waveform other than the rectangular wave (for example, a triangular wave, a sawtooth wave, a sine wave, etc.) may be applied to the inspection signal.

本発明の実施形態に係るマトリクス構造の検査装置を示す回路図である。It is a circuit diagram which shows the test | inspection apparatus of the matrix structure which concerns on embodiment of this invention. 同上の検査装置が出力する検査用信号の一例を示す波形図である。It is a wave form diagram which shows an example of the signal for a test | inspection which an inspection apparatus same as the above outputs. TFTの動作特性例を示す図である。It is a figure which shows the example of an operational characteristic of TFT. 同上の検査装置によりマトリクス構造を検査している状態を示す図である。It is a figure which shows the state which test | inspects the matrix structure with the inspection apparatus same as the above. 本発明の実施形態に係るマトリクス構造の検査装置の別例の回路図である。It is a circuit diagram of another example of the inspection apparatus of the matrix structure which concerns on embodiment of this invention. 本発明の実施形態に係るマトリクス構造の検査装置の別例の回路図である。It is a circuit diagram of another example of the inspection apparatus of the matrix structure which concerns on embodiment of this invention. 本実施形態に係るマトリクス構造の検査装置の変形例を示す回路図である。It is a circuit diagram which shows the modification of the test | inspection apparatus of the matrix structure which concerns on this embodiment. 同上の検査装置で検査されるマトリクス構造例を示す平面図である。It is a top view which shows the example of a matrix structure test | inspected with the inspection apparatus same as the above. 同上のマトリクス構造例の断面図である。It is sectional drawing of the example of a matrix structure same as the above. 同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。It is a top view which shows the liquid crystal display device which has an example of a matrix structure same as the above. 同上の液晶表示装置の断面図である。It is sectional drawing of a liquid crystal display device same as the above. 本発明の実施形態に係る電子機器の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on embodiment of this invention.

符号の説明Explanation of symbols

1…液晶画素、1a…画素電極、1b…対向電極、2…TFT、3a,3b…データ線、4a,4b,4c,4d,4e…ゲート線(走査線)、5…補助容量、16,17…電極、20…検査用信号印加手段、30…データ信号印加手段、100…マトリクス構造、111a…短絡欠陥、111b…開放欠陥、d1,d2…パルス幅、L…ハイレベル、T…周期
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal pixel, 1a ... Pixel electrode, 1b ... Counter electrode, 2 ... TFT, 3a, 3b ... Data line, 4a, 4b, 4c, 4d, 4e ... Gate line (scanning line), 5 ... Auxiliary capacity, 16, DESCRIPTION OF SYMBOLS 17 ... Electrode, 20 ... Inspection signal application means, 30 ... Data signal application means, 100 ... Matrix structure, 111a ... Short-circuit defect, 111b ... Opening defect, d1, d2 ... Pulse width, L ... High level, T ... Period

Claims (15)

X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置された画素電極とを有してなるマトリクス構造の検査方法であって、
前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、
前記マトリクス構造における通常動作時に前記ゲート線に印加される走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加することを特徴とするマトリクス構造の検査方法。
A structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect with each other, a switching element arranged at the intersection, and the switching element And a matrix structure inspection method comprising pixel electrodes arranged in a row,
The gate line is provided with a signal for controlling the conduction state of the switching element,
A test signal having a frequency substantially the same as that of a scan signal applied to the gate line during normal operation in the matrix structure and having a narrow pulse width is applied to the gate line. Inspection method for matrix structure.
前記スイッチング素子は、前記データ線と前記画素電極との間の信号伝送について制御するものであり、
少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、
前記検査用信号のパルス幅は、前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項1に記載のマトリクス構造の検査方法。
The switching element controls signal transmission between the data line and the pixel electrode,
At least when a test signal is applied to the gate line, if the switching element is in a conductive state with respect to the data line, a drive level signal is applied to the pixel electrode,
The pulse width of the inspection signal is a pulse width that sets the driving state of the driving element supplied and driven to the pixel electrode via the switching element to an intermediate state that is a state between the maximum state and the minimum state. The inspection method for a matrix structure according to claim 1, wherein:
前記検査用信号のハイレベルは、前記スイッチング素子を導通状態にするレベルであることを特徴とする請求項1又は2に記載のマトリクス構造の検査方法。   3. The matrix structure inspection method according to claim 1, wherein the high level of the inspection signal is a level that brings the switching element into a conductive state. 前記検査用信号のパルス幅は、前記走査信号のパルス幅の1/3から2/3であることを特徴とする請求項1から3のいずれか一項に記載のマトリクス構造の検査方法。   4. The matrix structure inspection method according to claim 1, wherein a pulse width of the inspection signal is 1/3 to 2/3 of a pulse width of the scanning signal. 5. 前記ゲート線に検査用信号を印加したときに、前記駆動素子の状態を検出し、
前記検出の結果に基づいて、前記スイッチング素子に欠陥があるか否か判断することを特徴とする請求項2から4のいずれか一項に記載のマトリクス構造の検査方法。
When an inspection signal is applied to the gate line, the state of the driving element is detected,
5. The matrix structure inspection method according to claim 2, wherein whether or not the switching element is defective is determined based on the detection result. 6.
前記マトリクス構造は、液晶表示装置の構成要素であり、
前記駆動素子は、前記画素電極と対向電極とで挟持された液晶を有してなる画素であり、
前記スイッチング素子は、薄膜トランジスタであり、
前記薄膜トランジスタのゲートは、前記ゲート線に接続されており、
前記薄膜トランジスタは、前記データ線から前記画素電極に流れる信号の量又はレベルを制御するものであることを特徴とする請求項1から5のいずれか一項に記載のマトリクス構造の検査方法。
The matrix structure is a component of a liquid crystal display device,
The drive element is a pixel having a liquid crystal sandwiched between the pixel electrode and a counter electrode,
The switching element is a thin film transistor,
A gate of the thin film transistor is connected to the gate line;
6. The matrix structure inspection method according to claim 1, wherein the thin film transistor controls an amount or level of a signal flowing from the data line to the pixel electrode.
前記駆動素子の中間状態は、前記画素における中間調の表示状態であることを特徴とする請求項6に記載のマトリクス構造の検査方法。   The matrix structure inspection method according to claim 6, wherein the intermediate state of the driving element is a halftone display state in the pixel. 前記検査用信号のパルス幅を複数の幅にすることを特徴とする請求項1から7のいずれか一項に記載のマトリクス構造の検査方法。   8. The matrix structure inspection method according to claim 1, wherein a pulse width of the inspection signal is set to a plurality of widths. 前記検査用信号のパルス幅を変化させることを特徴とする請求項1から7のいずれか一項に記載のマトリクス構造の検査方法。   The matrix structure inspection method according to claim 1, wherein a pulse width of the inspection signal is changed. X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の検査装置であって、
前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加する検査用信号印加手段を有することを特徴とするマトリクス構造の検査装置。
A structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect with each other, a switching element arranged at the intersection, and the switching element An inspection apparatus having a matrix structure having pixel electrodes arranged in a row,
Inspection signal applying means for applying to the gate line an inspection signal having substantially the same frequency and a narrow pulse width as compared with the scanning signal applied to the gate line during normal operation in the matrix structure. An inspection apparatus having a matrix structure characterized by comprising:
前記検査用信号を前記ゲート線に印加するとき、前記マトリクス構造における通常動作時に前記データ線に与えられるデータ信号における最大レベルの信号を、該データ線に印加するデータ信号印加手段を有することを特徴とする請求項10に記載のマトリクス構造の検査装置。   Data signal applying means for applying, to the data line, a signal having the maximum level in the data signal applied to the data line during normal operation in the matrix structure when the inspection signal is applied to the gate line. The inspection apparatus with a matrix structure according to claim 10. 前記マトリクス構造におけるスイッチング素子は、ゲート線に印加される信号で導通状態が制御されるものであり、
前記検査用信号のパルス幅は、前記スイッチング素子を介して前記画素電極に供給されて駆動される駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項10又は11に記載のマトリクス構造の検査装置。
The switching element in the matrix structure is one whose conduction state is controlled by a signal applied to the gate line,
The pulse width of the inspection signal is a pulse width that sets the driving state of the driving element supplied and driven to the pixel electrode via the switching element to an intermediate state that is a state between the maximum state and the minimum state. 12. The inspection apparatus having a matrix structure according to claim 10, wherein the inspection apparatus has a matrix structure.
前記検査用信号印加手段は、前記マトリクス構造におけるゲート線又は該ゲート線の電極に容量結合するプローブを有することを特徴とする請求項10から12のいずれか一項に記載のマトリクス構造の検査装置。   13. The matrix structure inspection apparatus according to claim 10, wherein the inspection signal applying unit includes a probe that is capacitively coupled to a gate line or an electrode of the gate line in the matrix structure. . X軸方向に配置された複数のゲート線とY軸方向に配置された複数のデータ線とが互いに交差している構造と、該交差部位に配置されたスイッチング素子と、該スイッチング素子に対応して配置される画素電極とを有してなるマトリクス構造の製造方法であって、
前記ゲート線は、前記スイッチング素子の導通状態を制御する信号が与えられるものであり、
前記マトリクス構造における通常動作時に前記ゲート線に与えられる走査信号に比べて、周波数がほぼ同一であって、パルス幅が狭い信号である検査用信号を、前記ゲート線に印加するとともに、
少なくとも前記ゲート線への検査用信号の印加時において、前記データ線に対して、前記スイッチング素子が導通状態であるならば前記画素電極に駆動レベル信号を印加し、
前記検査用信号及び駆動レベル信号を印加したときに、前記画素電極を介して駆動される駆動素子の状態を検出し、
前記検出の結果に基づいて、前記マトリクス構造の一部を修正又は形成することを特徴とするマトリクス構造の製造方法。
A structure in which a plurality of gate lines arranged in the X-axis direction and a plurality of data lines arranged in the Y-axis direction intersect with each other, a switching element arranged at the intersection, and the switching element A manufacturing method of a matrix structure having pixel electrodes arranged
The gate line is provided with a signal for controlling the conduction state of the switching element,
Compared with the scanning signal given to the gate line at the time of normal operation in the matrix structure, an inspection signal having a substantially same frequency and a narrow pulse width is applied to the gate line,
At least when a test signal is applied to the gate line, if the switching element is in a conductive state with respect to the data line, a drive level signal is applied to the pixel electrode,
When the inspection signal and the drive level signal are applied, the state of the drive element driven through the pixel electrode is detected,
A method of manufacturing a matrix structure, wherein a part of the matrix structure is corrected or formed based on the detection result.
前記検査用信号のパルス幅は、前記駆動レベル信号の印加時において、前記スイッチング素子及び前記画素電極を介して駆動される前記駆動素子の駆動状態を最大状態と最低状態との間の状態である中間状態にするパルス幅であることを特徴とする請求項14に記載のマトリクス構造の検査方法。
The pulse width of the inspection signal is a state between the maximum state and the minimum state of the drive element driven through the switching element and the pixel electrode when the drive level signal is applied. 15. The inspection method for a matrix structure according to claim 14, wherein the pulse width is an intermediate state.
JP2005079151A 2005-03-18 2005-03-18 Inspecting method and device, and manufacturing method, for matrix structure Withdrawn JP2006259486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079151A JP2006259486A (en) 2005-03-18 2005-03-18 Inspecting method and device, and manufacturing method, for matrix structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079151A JP2006259486A (en) 2005-03-18 2005-03-18 Inspecting method and device, and manufacturing method, for matrix structure

Publications (1)

Publication Number Publication Date
JP2006259486A true JP2006259486A (en) 2006-09-28

Family

ID=37098805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079151A Withdrawn JP2006259486A (en) 2005-03-18 2005-03-18 Inspecting method and device, and manufacturing method, for matrix structure

Country Status (1)

Country Link
JP (1) JP2006259486A (en)

Similar Documents

Publication Publication Date Title
JP4276373B2 (en) Electro-optical device inspection circuit, electro-optical device, and electronic apparatus
US9759970B2 (en) Method for repairing broken line
JP5709457B2 (en) Liquid crystal display device and method for inspecting liquid crystal display device
JP2008171000A (en) Display panel, method of inspecting the same, and method of manufacturing the same
US20110057679A1 (en) Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof
US20150294608A1 (en) Method for detecting bright spot of liquid crystal display panel
JPH08233559A (en) Inspecting apparatus for wiring board
US20150015820A1 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
CN100557805C (en) Dot structure
KR101269001B1 (en) Inspecting method of Electrophoretic display device
JP2006208137A (en) Defect detection method of matrix structure and defect detection device of matrix structure
KR100724745B1 (en) Liquid Crystal Display And Method of Testing The Same
KR20200018695A (en) Embedded Touch Screen Test Circuit
JP2006275547A (en) Device and method for detecting defect of matrix structure
WO2004109376A1 (en) Array substrate inspection method
JP4661293B2 (en) Display device defect detection method and display device defect detection device
JP2008065152A (en) Liquid crystal display panel, inspection device and inspection method
JP2006259486A (en) Inspecting method and device, and manufacturing method, for matrix structure
JP2001305500A (en) Method of repairing liquid crystal panel
KR100632680B1 (en) array circuit board of Liquid Crystal Display Device and test method of thereof
JP2006258712A (en) Inspection method of matrix structure, inspection device of matrix structure, and manufacturing method of matrix structure
JP3898037B2 (en) Lighting display inspection method and lighting display inspection device for liquid crystal display panel
KR101192072B1 (en) Liquid crystal display device
JPH11149092A (en) Liquid crystal display device and its inspection method
KR101981113B1 (en) Liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603