JP2006255855A - Manufacturing method for electromechanical element - Google Patents

Manufacturing method for electromechanical element Download PDF

Info

Publication number
JP2006255855A
JP2006255855A JP2005079310A JP2005079310A JP2006255855A JP 2006255855 A JP2006255855 A JP 2006255855A JP 2005079310 A JP2005079310 A JP 2005079310A JP 2005079310 A JP2005079310 A JP 2005079310A JP 2006255855 A JP2006255855 A JP 2006255855A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
manufacturing
sacrificial layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005079310A
Other languages
Japanese (ja)
Inventor
Zachary James Davis
ジェームス デイビス ザハリー
Esteve Tinto Jaume
エステベ ティント ジャォメ
Montserrat Marti Josep
モンセラート マルティ ジョセップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005079310A priority Critical patent/JP2006255855A/en
Publication of JP2006255855A publication Critical patent/JP2006255855A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing technology for manufacturing an electromechanical element haivng a narrow gap structure at low cost. <P>SOLUTION: This manufacturing method for an electromechanical element includes: a sacrifice layer forming process of forming a sacrifice layer 12 on a substrate 11; a first conductive layer forming process of forming first conductive layers 13, 14 and 15 on the sacrifice layer; a spacer layer forming process of forming spacer layers 16 on surfaces of the first conductive layers; a second conductive layer forming process of forming second conductive layers 17, 18 coming into contact with the spacer layer on the sacrifice layer; and a release process of removing part of the sacrifice layer and the spacer layer to separate at least part 13, 14 of the first conductive layers or the second conductive layers from the substrate. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は電気機械素子の製造方法に係り、特に、MEMS構造体として構成される微小
な電気機械素子を製造する場合に好適な製造技術に関する。
The present invention relates to a method for manufacturing an electromechanical element, and more particularly to a manufacturing technique suitable for manufacturing a minute electromechanical element configured as a MEMS structure.

一般に、半導体製造技術を利用した微細加工技術で作成された電気機械システムをME
MS(微小電気機械システム;Micro Electro Mechanical System)やNEMS(ナノ電
気機械システム;Nano Electro Mechanical System)などと呼び、物理センサ、生化学セ
ンサ、バラクタダイオードや共振子といったRF分野の電子素子などの広い分野で使用さ
れている。
In general, an electromechanical system created by microfabrication technology using semiconductor manufacturing technology
It is called MS (Micro Electro Mechanical System) or NEMS (Nano Electro Mechanical System), and it is widely used for physical sensors, biochemical sensors, electronic devices in RF field such as varactor diodes and resonators. Used in the field.

MEMSの最も典型的な構造の一つは、固定電極と、これと分離された機械的可動部分
とを有し、これらの間の容量変化により機械的可動部分の動作を測定するタイプの横方向
動作の容量素子として知られているものである。この素子における変換機能の感度を増加
させるために、或いは、駆動電圧を低減するために、容量ギャップ(固定電極と機械的可
動部分との間の間隙)を低減することはきわめて重要である。このため、ナノリソグラフ
ィプロセスを用いることにより、100nm程度の狭ギャップ構造を形成する幾つかの方
法が提案されている。
One of the most typical structures of MEMS is a type of lateral direction that has a fixed electrode and a mechanically movable part separated from the stationary electrode, and measures the movement of the mechanically movable part by changing the capacitance between them. It is known as an operating capacitive element. In order to increase the sensitivity of the conversion function in this element, or to reduce the driving voltage, it is extremely important to reduce the capacitance gap (the gap between the fixed electrode and the mechanically movable part). For this reason, several methods for forming a narrow gap structure of about 100 nm by using a nanolithographic process have been proposed.

狭ギャップ構造を製造するための他の方法としては、犠牲層上に形成した機械的可動部
分の側面上に絶縁材でスペーサ層を形成し、その後、機械的可動部分以外の部分にシード
層を形成してから、このシード層上に金属電極を形成し、最後に、上記犠牲層とともにス
ペーサ層を除去する方法があり、この方法でも100nm以下の狭ギャップ構造の製造が
可能となっている(例えば、以下の非特許文献1参照)。
Another method for manufacturing the narrow gap structure is to form a spacer layer with an insulating material on the side surface of the mechanically movable part formed on the sacrificial layer, and then to form a seed layer on a part other than the mechanically movable part. After the formation, there is a method of forming a metal electrode on the seed layer, and finally removing the spacer layer together with the sacrificial layer. This method can also produce a narrow gap structure of 100 nm or less ( For example, see the following non-patent document 1).

また、基板上に開口を備えた犠牲層を形成し、この犠牲層上に機械的可動部分を構成す
る導電層を成膜することによって犠牲層の開口に整合した支持部を同時に形成してパター
ニングし、その後、上記犠牲層を除去することによって上記支持部に支持された機械的可
動部分を形成する方法が知られている(例えば、以下の非特許文献2参照)。
ダブル・ティー・スー、ジェイ・アール・クラーク、及び、シー・ティー・シー・ノイエン 「多層金属電極横電気機械共振子のサブミクロン容量ギャッププロセス」 テクニカルダイジェスト IEEE国際マイクロエレクトロメカニカルシステムズコンファレンス インターラーケン スイス 2001年1月21〜25日 349〜352頁(W.-T. Hsu, J. R. Clark, and C. T.-C. Nguyen, "A sub-micron capacitive gap process for multiple-metal-electrode lateral micromechanical resonators,", Technical Digest, IEEE Int. Micro Electro Mechanical Systems Conf., Interlaken, Switzerland, Jan. 21-25, 2001, pp. 349-352.) ジェイ・ワング、ゼット・レン、及び、シー・ティー・シー・ノイエン 「自己整合型1.14GHz振動半径モードディスク共振子」 技術論文のダイジェスト 第12回ソリッドステイトセンサーズアンドアクチュエータズ国際会議(トランスデューサーズ03) ボストン マサチューセッツ 2003年6月8〜12日 947〜950頁(J. Wang, Z. Ren, and C. T.-C. Nguyen, "Self-aligned 1.14-GHz vibrating radial-mode disk resonators," Dig. of Tech. Papers, the 12th Int. Conf. on Solid-State Sensors & Actuators (Transducers'03), Boston, Massachussets, June 8-12, 2003, pp. 947-950.)
A sacrificial layer having an opening is formed on the substrate, and a conductive layer constituting a mechanically movable portion is formed on the sacrificial layer, thereby simultaneously forming a support portion aligned with the opening of the sacrificial layer and patterning. Then, a method of forming a mechanically movable portion supported by the support portion by removing the sacrificial layer is known (for example, see Non-Patent Document 2 below).
Double Tea Sue, JR Clark and CTI Neuen “Submicron Capacitance Gap Process of Multi-layer Metal Electrode Transverse Electromechanical Resonator” Technical Digest IEEE International Micro Electromechanical Systems Conference Interlaken Switzerland 2001 January 21-25, pages 349-352 (W.-T. Hsu, JR Clark, and CT-C. Nguyen, "A sub-micron capacitive gap process for multiple-metal-electrode lateral micromechanical resonators," Technical Digest , IEEE Int. Micro Electro Mechanical Systems Conf., Interlaken, Switzerland, Jan. 21-25, 2001, pp. 349-352.) Jay Wang, Zet Len and CTC Neuen "Self-Aligned 1.14GHz Vibration Radial Mode Disc Resonator" Technical Paper Digest The 12th Solid State Sensors and Actuators International Conference (Transducers 03) Boston Massachusetts, June 8-12, 2003, pages 947-950 (J. Wang, Z. Ren, and CT-C. Nguyen, "Self-aligned 1.14-GHz vibrating radial-mode disk resonators," Dig. of Tech. Papers, the 12th Int. Conf. on Solid-State Sensors & Actuators (Transducers'03), Boston, Massachussets, June 8-12, 2003, pp. 947-950.)

しかしながら、前述のナノリソグラフィプロセスを用いた方法では、ナノリソグラフィ
プロセスのコストが高く、バッチ処理が困難であるなど、製造コストの低減が難しいとい
う問題点がある。
However, the above-described method using the nanolithography process has a problem that it is difficult to reduce the manufacturing cost because the cost of the nanolithography process is high and batch processing is difficult.

一方、上記のスペーサ層を用いた方法では、ナノリソグラフィプロセスは用いないもの
の、製造工程数が多く、複雑なプロセスフローを有するため、上記と同様に製造コストの
低減が困難であるという問題点がある。また、この方法では、シード層の形成やパターニ
ング、シード層上の金属層の析出プロセスが必要であるなど特殊な処理工程を用いるため
、通常の半導体製造プロセス(例えば、CMOSプロセス)に適合させることができず、
MEMS構造体と集積回路のモノリシックな一体化を実現することが難しいという問題点
もある。
On the other hand, the method using the spacer layer does not use a nanolithography process, but has a number of manufacturing steps and a complicated process flow, so that it is difficult to reduce the manufacturing cost similarly to the above. is there. In addition, this method uses special processing steps such as formation and patterning of a seed layer and a deposition process of a metal layer on the seed layer, so that it can be adapted to a normal semiconductor manufacturing process (for example, a CMOS process). Cannot
There is also a problem that it is difficult to realize monolithic integration of the MEMS structure and the integrated circuit.

そこで、本発明は上記問題点を解決するものであり、その課題は、狭ギャップ構造を備
えた電気機械素子を低コストで製造可能とする製造技術を提供することにある。
Therefore, the present invention solves the above-described problems, and an object thereof is to provide a manufacturing technique that can manufacture an electromechanical element having a narrow gap structure at a low cost.

斯かる実情に鑑み、本発明の電気機械素子の製造方法は、基板上に犠牲層が形成される
犠牲層形成工程と、前記犠牲層上に第1導電層が形成される第1導電層形成工程と、前記
第1導電層の表面にスペーサ層が形成されるスペーサ層形成工程と、前記犠牲層上に前記
スペーサ層に接する第2導電層が形成される第2導電層形成工程と、前記犠牲層の一部及
び前記スペーサ層が除去されて前記第1導電層又は前記第2導電層の少なくとも一部が前
記基板から離間されるリリース工程と、を具備することを特徴とする。
In view of such circumstances, the method of manufacturing an electromechanical element of the present invention includes a sacrificial layer forming step in which a sacrificial layer is formed on a substrate, and a first conductive layer forming in which a first conductive layer is formed on the sacrificial layer. A step of forming a spacer layer on the surface of the first conductive layer, a second conductive layer forming step of forming a second conductive layer on the sacrificial layer in contact with the spacer layer, A release step in which a part of the sacrificial layer and the spacer layer are removed and at least a part of the first conductive layer or the second conductive layer is separated from the substrate.

この発明によれば、犠牲層上に第1導電層、スペーサ層、第2導電層を順次に形成し、
その後、犠牲層の一部とスペーサ層を除去するだけで狭ギャップの素子構造を構成するこ
とができるため、高性能な電気機械素子を低コストで製造できる。特に、CMOSプロセ
スなどの半導体製造プロセスで用いる工程以外に特殊な工程を設ける必要がないので、汎
用設備で製造することができるため、製造設備を新設する必要がない。また、半導体製造
プロセスを利用することにより電気機械素子と半導体集積回路との一体化も容易である。
According to the present invention, the first conductive layer, the spacer layer, and the second conductive layer are sequentially formed on the sacrificial layer,
After that, a device structure with a narrow gap can be formed simply by removing a part of the sacrificial layer and the spacer layer, so that a high-performance electromechanical device can be manufactured at low cost. In particular, since it is not necessary to provide a special process other than the process used in the semiconductor manufacturing process such as a CMOS process, it is possible to manufacture with a general-purpose facility, so that it is not necessary to newly install a manufacturing facility. Also, the integration of the electromechanical element and the semiconductor integrated circuit is easy by using the semiconductor manufacturing process.

本発明において、前記第1導電層形成工程と前記スペーサ層形成工程との間に、前記第
1導電層がパターニングされることにより、可動電極部、支持梁部及び被固定部が形成さ
れる第1パターニング工程を有することが好ましい。
In the present invention, the first conductive layer is patterned between the first conductive layer forming step and the spacer layer forming step, so that the movable electrode portion, the support beam portion, and the fixed portion are formed. It is preferable to have one patterning step.

本発明において、前記第2導電層形成工程では、前記第2導電層が前記可動電極部の側
面上の前記スペーサ層に接するように形成されることが好ましい。
In the present invention, it is preferable that in the second conductive layer forming step, the second conductive layer is formed so as to be in contact with the spacer layer on a side surface of the movable electrode portion.

次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1乃至図4は
、本実施形態の電気機械素子の製造方法の各工程を説明するための模式的な概略断面図(
a)及び模式的な概略斜視図(b)である。
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 to 4 are schematic schematic cross-sectional views for explaining each step of the method for manufacturing an electromechanical element of this embodiment (
It is a) and a typical schematic perspective view (b).

本実施形態では、図1に示すように、単結晶シリコン基板等の半導体基板などで構成さ
れる基板11を容易する。この基板11は通常、厚さ10〜1000μm程度である。次
に、この基板11上に犠牲層12を形成する(犠牲層形成工程)。この犠牲層12は通常
酸化シリコン(SiO)で構成される。この場合、犠牲層12は熱酸化法によって成長
されたものでもよく、或いは、CVD法などによって成膜されたものであってもよい。犠
牲層12の厚さは通常0.1〜100μm程度とする。
In the present embodiment, as shown in FIG. 1, a substrate 11 composed of a semiconductor substrate such as a single crystal silicon substrate is facilitated. This substrate 11 is usually about 10 to 1000 μm thick. Next, a sacrificial layer 12 is formed on the substrate 11 (sacrificial layer forming step). The sacrificial layer 12 is usually made of silicon oxide (SiO 2 ). In this case, the sacrificial layer 12 may be grown by a thermal oxidation method, or may be formed by a CVD method or the like. The thickness of the sacrificial layer 12 is usually about 0.1 to 100 μm.

次に、上記犠牲層12上に1層目の第1導体層を形成する(第1導電層形成工程)。こ
の第1導体層の厚さは通常0.001〜100μm程度である。その後、この第1導体層
に通常のフォトリソグラフィプロセス等によるパターニング処理を施し、可動電極部13
、支持梁部14及び被固定部15を形成する(第1パターニング工程)。この第1導体層
としては多結晶シリコン層であることが好ましく、CVD法やスパッタリング法などによ
り成膜することで容易に形成できる。図示例の場合、可動電極部13は円盤状に構成され
、二つの支持梁部14が可動電極部13の外周両側に接続される。また、これらの支持梁
部14はいずれも可動電極13に接続された端部とは反対側の端部が被固定部15に接続
される。
Next, a first first conductive layer is formed on the sacrificial layer 12 (first conductive layer forming step). The thickness of the first conductor layer is usually about 0.001 to 100 μm. Thereafter, the first conductor layer is subjected to patterning processing by a normal photolithography process or the like, and the movable electrode portion 13 is then processed.
Then, the support beam portion 14 and the fixed portion 15 are formed (first patterning step). The first conductor layer is preferably a polycrystalline silicon layer, and can be easily formed by forming a film by CVD or sputtering. In the case of the illustrated example, the movable electrode portion 13 is formed in a disk shape, and the two support beam portions 14 are connected to both outer peripheral sides of the movable electrode portion 13. Further, these support beam portions 14 are all connected to the fixed portion 15 at the end opposite to the end connected to the movable electrode 13.

上記の多結晶シリコン層としては、導電性を付与するためにドーピングされたものを用
いる。特に、良好なオーミック性を得るために高い不純物濃度とすることが好ましい。ま
た、単結晶シリコンを用いる場合には、SOI(Semiconductor On Insulator)基板を用
いてパターニングすることによって上記の可動電極部13、支持梁部14及び被固定部1
5を形成する。この場合でも、表面の単結晶シリコン層は高い不純物濃度を有するものと
する。
As the above-mentioned polycrystalline silicon layer, a layer doped for providing conductivity is used. In particular, a high impurity concentration is preferable in order to obtain good ohmic properties. When single crystal silicon is used, the movable electrode portion 13, the support beam portion 14, and the fixed portion 1 are patterned by patterning using an SOI (Semiconductor On Insulator) substrate.
5 is formed. Even in this case, the single crystal silicon layer on the surface has a high impurity concentration.

上記の可動電極部13、支持梁部14及び被固定部15のパターニングは、適合可能な
あらゆるパターニング方法、例えば、紫外線露光法、電子線露光法、NIL(ナノ・イン
プリント・リソグラフィ)法などを用いた各種のリソグラフィプロセスを用いることがで
きる。特に、可動電極部13の外周部の側面は、横方向の機械的特性を良好にするために
極力垂直に形成する必要がある。このためには、異方性ドライエッチング技術を用いるこ
とが好ましい。この異方性ドライエッチングは、特に多結晶シリコンや面方位(100)
の単結晶シリコンに対して効果的である。また、面方位(110)の単結晶シリコンであ
れば、KOH(水酸化カリウム)やTMAH(テトラメチルアンモニウム)の水溶液など
をエッチング液として用いた化学的ウエットエッチングを用いることもできる。
The movable electrode portion 13, the support beam portion 14, and the fixed portion 15 can be patterned by any suitable patterning method, for example, an ultraviolet exposure method, an electron beam exposure method, a NIL (nanoimprint lithography) method, or the like. The various lithographic processes used can be used. In particular, the side surface of the outer peripheral portion of the movable electrode portion 13 needs to be formed as vertically as possible in order to improve the lateral mechanical characteristics. For this purpose, it is preferable to use an anisotropic dry etching technique. This anisotropic dry etching is particularly suitable for polycrystalline silicon and plane orientation (100).
This is effective for single crystal silicon. Further, in the case of single crystal silicon having a plane orientation (110), chemical wet etching using an aqueous solution of KOH (potassium hydroxide) or TMAH (tetramethylammonium) as an etchant can be used.

次に、図2に示すように、上記の可動電極部13、支持梁部14及び被固定部15の表
面に誘電体のスペーサ層16を形成する(スペーサ層形成工程)。このスペーサ層16は
、通常、酸化シリコンで形成されるが、これに限られるものではなく、可動電極部13を
残して選択的に除去できる素材で構成されていればよい。ただし、スペーサ層16を上記
犠牲層12と同材質若しくは同時に除去可能な材料で構成すれば、後述する犠牲層除去工
程においてスペーサ層16と犠牲層12を同時に除去することが可能になる。
Next, as shown in FIG. 2, a dielectric spacer layer 16 is formed on the surfaces of the movable electrode portion 13, the support beam portion 14, and the fixed portion 15 (spacer layer forming step). The spacer layer 16 is usually formed of silicon oxide, but is not limited thereto, and may be formed of a material that can be selectively removed leaving the movable electrode portion 13. However, if the spacer layer 16 is made of the same material as the sacrificial layer 12 or a material that can be removed at the same time, the spacer layer 16 and the sacrificial layer 12 can be removed at the same time in a sacrificial layer removing step described later.

ここで、スペーサ層16が酸化シリコンで形成されるとした場合、熱酸化法やCVD法
など一般的なプロセスで形成できる。このスペーサ層16の形成において重要な点は、上
記の可動電極部13に対して良好なステップカバレッジ(段差被覆性)を有していること
である。ただし、この段差被覆性は、平坦部と段差部の膜厚の差が小さいことを言うので
はなく、段差部である可動電極部13の側面上に均一な厚さで形成できること、及び、そ
の厚さの再現性が高いことを言う。スペーサ層16の厚さは特に限定されないが、本実施
形態の利点を有効に発揮するには、厚さが1μm未満であることが好ましく、特に、10
0nm以下であることが望ましい。
Here, when the spacer layer 16 is formed of silicon oxide, it can be formed by a general process such as a thermal oxidation method or a CVD method. An important point in the formation of the spacer layer 16 is that the movable electrode portion 13 has a good step coverage (step coverage). However, this step coverage does not mean that the difference in film thickness between the flat portion and the step portion is small, but can be formed with a uniform thickness on the side surface of the movable electrode portion 13 that is the step portion, and Says that the reproducibility of thickness is high. The thickness of the spacer layer 16 is not particularly limited, but it is preferable that the thickness is less than 1 μm in order to effectively exhibit the advantages of the present embodiment.
It is desirable that it is 0 nm or less.

なお、スペーサ層16は可動電極部13だけでなく、支持梁部14及び被固定部15上
に残してもよく、また、犠牲層12上に残存するようにしてもよい。
The spacer layer 16 may be left not only on the movable electrode portion 13 but also on the support beam portion 14 and the fixed portion 15, or may be left on the sacrificial layer 12.

次に、上記構造の上に、第2層目の第2導体層を形成する(第2導電層形成工程)。こ
の第2導体層もまた、上記の第1層目の第1導体層と同様に、ドーピングされた多結晶シ
リコンで形成できる。また、Al,Auなどの金属を用いることも可能である。ただし、
この第2導体層の材質は、上記犠牲層12やスペーサ層16の除去工程において除去され
ない材質(選択性を有する材質)である必要がある。この導体層の厚さは通常0.001
〜100μm程度である。
Next, a second conductive layer of the second layer is formed on the structure (second conductive layer forming step). This second conductor layer can also be formed of doped polycrystalline silicon, like the first conductor layer of the first layer. It is also possible to use metals such as Al and Au. However,
The material of the second conductor layer needs to be a material (a material having selectivity) that is not removed in the step of removing the sacrificial layer 12 and the spacer layer 16. The thickness of this conductor layer is usually 0.001
It is about ~ 100 μm.

上記第2導体層は、犠牲層12上、或いは、スペーサ層16上に直接形成されることが
好ましい。これによって工程数を低減することができ、また、通常の半導体製造プロセス
で容易に製造することができる。
The second conductor layer is preferably formed directly on the sacrificial layer 12 or the spacer layer 16. As a result, the number of steps can be reduced, and the semiconductor device can be easily manufactured by a normal semiconductor manufacturing process.

また、第2導体層は通常のフォトリソグラフィ法等によってパターニングされ、図3に
示す固定電極17,18が形成される(第2パターニング工程)。これらの固定電極17
,18は、可動電極部13の側面上に形成されたスペーサ層16に接した部分を残すパタ
ーンにて形成される。
Further, the second conductor layer is patterned by a normal photolithography method or the like to form the fixed electrodes 17 and 18 shown in FIG. 3 (second patterning step). These fixed electrodes 17
, 18 are formed in a pattern that leaves a portion in contact with the spacer layer 16 formed on the side surface of the movable electrode portion 13.

最後に、上記犠牲層12の一部及びスペーサ層16を除去し、これによって、図4に示
すように、可動電極部13及び支持梁部14を基板11の表面から離間させる(リリース
工程)。ここで、犠牲層12は、上記可動電極部13及び支持梁部14を基板11の表面
から離間させることのできる範囲で除去されればよい。例えば、図示例の場合には、被固
定部15及び固定電極17,18がパターニングマスクとして用い、フッ化水素酸をベー
スとするエッチング液などでウエットエッチングを行うことによって、可動電極部13及
び支持梁部14の下方の犠牲層12が除去された様子を示してある。この場合、被固定部
15及び固定電極17,18の下層に配置された犠牲層12の部分は残存している。
Finally, a part of the sacrificial layer 12 and the spacer layer 16 are removed, thereby separating the movable electrode portion 13 and the support beam portion 14 from the surface of the substrate 11 as shown in FIG. 4 (release process). Here, the sacrificial layer 12 may be removed as long as the movable electrode portion 13 and the support beam portion 14 can be separated from the surface of the substrate 11. For example, in the case of the illustrated example, the fixed portion 15 and the fixed electrodes 17 and 18 are used as a patterning mask, and wet etching is performed with an etching solution based on hydrofluoric acid, thereby supporting the movable electrode portion 13 and the support. The state where the sacrificial layer 12 below the beam portion 14 is removed is shown. In this case, the portion of the sacrificial layer 12 disposed below the fixed portion 15 and the fixed electrodes 17 and 18 remains.

なお、犠牲層12のうちの必要部分及びスペーサ層16を除去するために必要な開口部
を備えたパターニングマスク(レジスト)を形成し、当該開口部を通してウエットエッチ
ングを行うことにより、誘電体スペーサ層16と、犠牲層12のうちの少なくとも可動電
極部13及び支持梁部14の下方に形成されていた部分を除去するようにしてもよい。こ
の方法では、可動電極部13及び支持梁部14の下方の犠牲層12の部分を確実に除去す
ると同時に、被固定部15及び固定電極17,18の下方にある犠牲層12の部分を確実
に残存させることができる。
A dielectric mask layer (resist) is formed by forming a patterning mask (resist) having an opening necessary for removing a necessary portion of the sacrificial layer 12 and the spacer layer 16, and performing wet etching through the opening. 16 and at least a portion of the sacrificial layer 12 formed below the movable electrode portion 13 and the support beam portion 14 may be removed. In this method, the portion of the sacrificial layer 12 below the movable electrode portion 13 and the support beam portion 14 is surely removed, and at the same time, the portion of the sacrificial layer 12 below the fixed portion 15 and the fixed electrodes 17 and 18 is surely secured. It can be left.

その後、純粋等で洗浄を行い、乾燥させる。このとき、上記可動電極部13及び支持梁
部14が基板11上に付着してしまうといった不具合を防止するために、上記のウエット
エッチングの代わりにガスエッチングを用いてもよく、或いは、上記付着を防止するため
に基板11の表面に樹脂膜等の表面コーティングを施すようにしてもよい。
Then, it is washed with pure or the like and dried. At this time, in order to prevent the problem that the movable electrode portion 13 and the support beam portion 14 adhere to the substrate 11, gas etching may be used in place of the wet etching, or the attachment may be performed. In order to prevent this, a surface coating such as a resin film may be applied to the surface of the substrate 11.

本実施形態の製造方法の重要な観点は、可動電極部13と固定電極17,18との間の
ギャップがスペーサ層16によって形成されることである。ここでスペーサ層16が酸化
シリコンで形成される場合、そのギャップは、一般的な熱酸化法やCVD法などの成膜プ
ロセスなどで極めて正確に制御することができるため、100nm以下の狭ギャップを容
易に実現できる。
An important aspect of the manufacturing method of the present embodiment is that the gap between the movable electrode portion 13 and the fixed electrodes 17 and 18 is formed by the spacer layer 16. Here, when the spacer layer 16 is formed of silicon oxide, the gap can be controlled very accurately by a film forming process such as a general thermal oxidation method or a CVD method. Therefore, a narrow gap of 100 nm or less is formed. It can be easily realized.

尚、本発明の電気機械素子の製造方法は、上述の図示例にのみ限定されるものではなく
、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
In addition, the manufacturing method of the electromechanical element of this invention is not limited only to the above-mentioned illustration example, Of course, various changes can be added within the range which does not deviate from the summary of this invention.

例えば、上記実施形態では、最初に形成した第1導電層で可動電極部13を形成し、こ
の可動電極部13を基板11から離間させているが、上記実施形態の最終のリリース工程
において、最初に形成した第1導電層の部分下の犠牲層12を残して第1導電層を固定電
極とし、2番目の第2導電層の部分下の犠牲層12を除去して第2導電層を可動電極とし
ても構わない。
For example, in the above embodiment, the movable electrode portion 13 is formed by the first conductive layer formed first, and the movable electrode portion 13 is separated from the substrate 11. In the final release step of the above embodiment, The first conductive layer is used as a fixed electrode, leaving the sacrificial layer 12 below the portion of the first conductive layer formed on the substrate, and the second conductive layer is movable by removing the sacrificial layer 12 below the portion of the second second conductive layer. It does not matter as an electrode.

また、上記実施形態では、機械的可動部分として可動電極部13の外周部を複数の支持
梁部14が支持する構造を備えているが、本発明はこれに限定されるものではなく、支持
梁部14及び被固定部15を形成せず、可動電極部13の中心部に支持柱が構成されてな
る構造を有するものであってもよい。この場合には、可動電極部13の下方の犠牲層12
のエッチング時間をコントロールすることによって可動電極部13の中央部下に犠牲層1
2の一部を残存させ、この残存した犠牲層12の一部を上記支持柱とすることも可能であ
る。
Moreover, in the said embodiment, although the structure which supports the outer peripheral part of the movable electrode part 13 as a mechanical movable part by the some support beam part 14 is provided, this invention is not limited to this, A support beam The part 14 and the fixed part 15 may not be formed, and a structure in which a support column is formed at the center of the movable electrode part 13 may be used. In this case, the sacrificial layer 12 below the movable electrode portion 13.
By controlling the etching time of the sacrificial layer 1 under the center of the movable electrode portion 13
It is also possible to leave a part of 2 and to use a part of the remaining sacrificial layer 12 as the support pillar.

さらに、上記実施形態では、横方向のギャップを形成する方法について述べたが、縦方
向のギャップを形成する場合でも平面上に形成されたスペーサ層を用いることで容易に本
実施形態を適用できる。この場合には、可動電極と固定電極とが縦方向に対向する縦型の
電気機械素子を形成することができる。
Furthermore, in the above-described embodiment, the method of forming the lateral gap has been described. However, even when the longitudinal gap is formed, the present embodiment can be easily applied by using a spacer layer formed on a plane. In this case, a vertical electromechanical element in which the movable electrode and the fixed electrode are opposed in the vertical direction can be formed.

実施形態の製造方法の第1の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。The schematic longitudinal cross-sectional view (a) and schematic perspective view (b) which show typically the 1st state of the manufacturing method of embodiment. 実施形態の製造方法の第2の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。The schematic longitudinal cross-sectional view (a) and schematic perspective view (b) which show typically the 2nd state of the manufacturing method of embodiment. 実施形態の製造方法の第3の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。The schematic longitudinal cross-sectional view (a) and schematic perspective view (b) which show typically the 3rd state of the manufacturing method of embodiment. 実施形態の製造方法の第4の状態を模式的に示す概略縦断面図(a)及び概略斜視図(b)。The schematic longitudinal cross-sectional view (a) and schematic perspective view (b) which show typically the 4th state of the manufacturing method of embodiment.

符号の説明Explanation of symbols

11…基板、12…犠牲層、13…可動電極部、14…支持梁部、15…被固定部、16
…スペーサ層、17,18…固定電極
DESCRIPTION OF SYMBOLS 11 ... Board | substrate, 12 ... Sacrificial layer, 13 ... Movable electrode part, 14 ... Supporting beam part, 15 ... Fixed part, 16
... Spacer layer, 17, 18 ... Fixed electrode

Claims (3)

基板上に犠牲層が形成される犠牲層形成工程と、
前記犠牲層上に第1導電層が形成される第1導電層形成工程と、
前記第1導電層の表面にスペーサ層が形成されるスペーサ層形成工程と、
前記犠牲層上に前記スペーサ層に接する第2導電層が形成される第2導電層形成工程と

前記犠牲層の一部及び前記スペーサ層が除去されて前記第1導電層又は前記第2導電層
の少なくとも一部が前記基板から離間されるリリース工程と、
を具備することを特徴とする電気機械素子の製造方法。
A sacrificial layer forming step in which a sacrificial layer is formed on the substrate;
A first conductive layer forming step in which a first conductive layer is formed on the sacrificial layer;
A spacer layer forming step in which a spacer layer is formed on the surface of the first conductive layer;
A second conductive layer forming step in which a second conductive layer in contact with the spacer layer is formed on the sacrificial layer;
A release step in which a part of the sacrificial layer and the spacer layer are removed and at least a part of the first conductive layer or the second conductive layer is separated from the substrate;
A method for producing an electromechanical element, comprising:
前記第1導電層形成工程と前記スペーサ層形成工程との間に、前記第1導電層がパター
ニングされることにより、可動電極部、支持梁部及び被固定部が形成される第1パターニ
ング工程を有することを特徴とする請求項1に記載の電気機械素子の製造方法。
A first patterning step in which the movable electrode portion, the support beam portion, and the fixed portion are formed by patterning the first conductive layer between the first conductive layer forming step and the spacer layer forming step. The method of manufacturing an electromechanical element according to claim 1, comprising:
前記第2導電層形成工程では、前記第2導電層が前記可動電極部の側面上の前記スペー
サ層に接するように形成されることを特徴とする請求項2に記載の電気機械素子の製造方
法。
3. The method of manufacturing an electromechanical element according to claim 2, wherein in the second conductive layer forming step, the second conductive layer is formed so as to be in contact with the spacer layer on a side surface of the movable electrode portion. .
JP2005079310A 2005-03-18 2005-03-18 Manufacturing method for electromechanical element Withdrawn JP2006255855A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079310A JP2006255855A (en) 2005-03-18 2005-03-18 Manufacturing method for electromechanical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079310A JP2006255855A (en) 2005-03-18 2005-03-18 Manufacturing method for electromechanical element

Publications (1)

Publication Number Publication Date
JP2006255855A true JP2006255855A (en) 2006-09-28

Family

ID=37095611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079310A Withdrawn JP2006255855A (en) 2005-03-18 2005-03-18 Manufacturing method for electromechanical element

Country Status (1)

Country Link
JP (1) JP2006255855A (en)

Similar Documents

Publication Publication Date Title
US7215064B2 (en) Piezoelectric switch for tunable electronic components
US9000494B2 (en) Micromechanical device and methods to fabricate same using hard mask resistant to structure release etch
US8329559B2 (en) Damascene process for use in fabricating semiconductor structures having micro/nano gaps
US7056757B2 (en) Methods of forming oxide masks with submicron openings and microstructures formed thereby
US20160340173A1 (en) System and method for a mems transducer
EP2460762B1 (en) MEMS device having reduced stiction and manufacturing method
US7785913B2 (en) System and method for forming moveable features on a composite substrate
JP2009521175A (en) MEMS resonator, manufacturing method thereof, and MEMS oscillator
WO2008052762A2 (en) Semiconductor arrangement and method for fabricating a semiconductor arrangement
JP2005209625A (en) Micro electronic mechanical system switch
US8470628B2 (en) Methods to fabricate silicide micromechanical device
JP2007222990A (en) Method of manufacturing structure with beam portion, and mems device
WO2009104486A1 (en) Microelectromechanical device and method for fabricating the same
JP5341579B2 (en) Manufacturing method of fine structure
JP2014180702A (en) Mems element and method of manufacturing the same
JP2008072209A (en) Oscillator, electromechanical resonator employing it and its manufacturing process
JP2006255856A (en) Manufacturing method of electromechanical element
JP2006255855A (en) Manufacturing method for electromechanical element
US11524891B2 (en) Membrane support for dual backplate transducers
Xie et al. Reliable low-cost fabrication and characterization methods for micromechanical disk resonators
JP4994096B2 (en) Semiconductor device manufacturing method and semiconductor device using the same
US20070284680A1 (en) Method for manufacturing semiconductor device and semiconductor device using the same
JP2004306208A (en) Micro-electromechanical system element and manufacturing method thereof
JP2007134453A (en) Hybrid micro-machine electronic circuit device and method of manufacturing the same
JP2007196323A (en) Air-gap forming method and manufacturing method of capacitor microphone

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603