JP2006246602A - Power supply controller - Google Patents

Power supply controller Download PDF

Info

Publication number
JP2006246602A
JP2006246602A JP2005058314A JP2005058314A JP2006246602A JP 2006246602 A JP2006246602 A JP 2006246602A JP 2005058314 A JP2005058314 A JP 2005058314A JP 2005058314 A JP2005058314 A JP 2005058314A JP 2006246602 A JP2006246602 A JP 2006246602A
Authority
JP
Japan
Prior art keywords
voltage
power supply
battery voltage
determination
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005058314A
Other languages
Japanese (ja)
Inventor
Katsuyuki Matsumoto
勝行 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005058314A priority Critical patent/JP2006246602A/en
Publication of JP2006246602A publication Critical patent/JP2006246602A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply controller in which the lifetime of a battery can be prolonged. <P>SOLUTION: When the battery voltage is 2.2 V or above, battery voltage is applied to a step-down DC/DC converter 50e. Consequently, the load on a step-up DC/DC converter 50b and thereby power consumption thereof is reduced. When the battery voltage drops below 2.2 V, a step-up voltage is applied to the step-down DC/DC converter 50e. Consequently, operation of the step-down DC/DC converter 50e is assured even if the battery voltage is lower than 2.2 V at which the step-down DC/DC converter 50e operates. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、電源制御装置に関し、特にたとえばICレコーダに適用され、レギュレータやDC/DCコンバータなどの複数の電圧整流素子を備える、電源制御装置に関する。   The present invention relates to a power supply control device, and more particularly to a power supply control device that is applied to, for example, an IC recorder and includes a plurality of voltage rectifying elements such as a regulator and a DC / DC converter.

従来のこの種の装置の一例が、特許文献1に開示されている。この従来技術によれば、
電圧検出手段5は、入力電圧Viと出力電圧Voとの差を検出する。入出力電圧差が電圧値Vcr以下のとき、第1直流電圧変換手段3によって変換される直流電圧が出力電圧Voとされる。電圧値Vcrを超えるとき第2直流電圧変換手段4によって変換される直流電圧が出力電圧Voとされる。これによって、第1直流電圧変換手段3および第2直流電圧変換手段4の切り換えが精度良く実行され、安定した出力電圧を効率良く得ることができる。
特許公開2003−84842号公報[G05F 1/00]
An example of a conventional device of this type is disclosed in Patent Document 1. According to this prior art,
The voltage detection means 5 detects the difference between the input voltage Vi and the output voltage Vo. When the input / output voltage difference is equal to or less than the voltage value Vcr, the DC voltage converted by the first DC voltage converting means 3 is set as the output voltage Vo. When the voltage value Vcr is exceeded, the DC voltage converted by the second DC voltage converting means 4 is set as the output voltage Vo. Thereby, the switching between the first DC voltage converting means 3 and the second DC voltage converting means 4 is executed with high accuracy, and a stable output voltage can be obtained efficiently.
Patent Publication No. 2003-84842 [G05F 1/00]

従来技術では、全ての電圧整流素子を使用することによってバッテリでの安定動作を保証しているが、これによってバッテリの寿命が短縮される。   In the prior art, the stable operation of the battery is ensured by using all the voltage rectifying elements, but this shortens the life of the battery.

それゆえに、この発明の主たる目的は、バッテリの寿命を延ばすことができる、電源制御装置を提供することである。   Therefore, a main object of the present invention is to provide a power supply control device capable of extending the life of a battery.

請求項1の発明に従う電源制御装置は、バッテリ電圧を昇圧して昇圧電圧を出力する昇圧手段(50b)、バッテリ電圧および昇圧電圧のいずれか一方を選択する選択手段(SW2)、選択手段の出力電圧を降圧して電源電圧を出力する降圧手段(50e)、バッテリ電圧が第1閾値以上か否かを判別する判別手段(S7)、判別手段の判別結果が肯定的であるときバッテリ電圧の選択を選択手段に要求する第1要求手段(S9)、および判別手段の判別結果が否定的であるとき昇圧電圧の選択を選択手段に要求する第2要求手段(S11)を備える。   The power supply control device according to the first aspect of the present invention includes a boosting means (50b) for boosting the battery voltage and outputting the boosted voltage, a selecting means (SW2) for selecting one of the battery voltage and the boosted voltage, and an output of the selecting means Step-down means (50e) for stepping down the voltage and outputting the power supply voltage, judgment means (S7) for judging whether or not the battery voltage is equal to or higher than the first threshold value, selection of the battery voltage when the judgment result of the judgment means is affirmative First request means (S9) for requesting the selection means, and second request means (S11) for requesting the selection means to select a boosted voltage when the determination result of the determination means is negative.

昇圧手段は、バッテリ電圧を昇圧して昇圧電圧を出力し、選択手段は、バッテリ電圧および昇圧手段のいずれか一方を選択し、そして降圧手段は、選択手段の出力電圧を降圧して電源電圧を出力する。一方、判別手段は、バッテリ電圧が第1閾値以上か否かを判別する。判別結果が肯定的であれば、第1要求手段がバッテリ電圧の選択を選択手段に要求する。判別結果が否定的であれば、第2要求手段が昇圧電圧の選択を選択手段に要求する。   The boosting means boosts the battery voltage and outputs the boosted voltage, the selecting means selects one of the battery voltage and the boosting means, and the bucking means steps down the output voltage of the selecting means to reduce the power supply voltage. Output. On the other hand, the determination means determines whether or not the battery voltage is equal to or higher than a first threshold value. If the determination result is affirmative, the first requesting unit requests the selection unit to select the battery voltage. If the determination result is negative, the second request means requests the selection means to select the boost voltage.

つまり、バッテリ電圧が第1閾値以上のときは、バッテリ電圧が降圧手段に与えられる。これによって、昇圧手段の負荷つまり昇圧手段の電力消費量が低減される。一方、バッテリ電圧が第1閾値未満となると、昇圧電圧が降圧手段に与えられる。これによって、バッテリ電圧が降圧手段が動作する下限電圧値未満でも、降圧手段の動作が確保される。この結果、バッテリ寿命の延長が可能となる。   That is, when the battery voltage is equal to or higher than the first threshold value, the battery voltage is given to the step-down unit. As a result, the load of the booster, that is, the power consumption of the booster is reduced. On the other hand, when the battery voltage becomes lower than the first threshold value, the boosted voltage is given to the step-down means. Thereby, even when the battery voltage is lower than the lower limit voltage value at which the step-down means operates, the operation of the step-down means is ensured. As a result, the battery life can be extended.

請求項2の発明に従う電源制御装置は、請求項1に従属し、第1閾値は昇圧手段の動作が保証される電圧の下限値である。   A power supply control device according to a second aspect of the present invention is dependent on the first aspect, and the first threshold value is a lower limit value of a voltage at which the operation of the boosting means is guaranteed.

請求項3の発明に従う電源制御装置は、請求項1または2に従属し、昇圧電圧が第2閾値以下のとき前記バッテリ電圧の供給を遮断する遮断手段(50a,S15)をさらに備える。   A power supply control device according to a third aspect of the present invention is dependent on the first or second aspect, and further includes a blocking means (50a, S15) for blocking the supply of the battery voltage when the boosted voltage is equal to or lower than the second threshold value.

請求項4の発明に従う電源制御装置は、請求項1ないし3のいずれかに従属し、選択手段によって選択される電圧は外部電源電圧を含み、外部電源電圧が供給されたか否かを判別する第2判別手段(S1)、および第2判別手段の判別結果が肯定的であるとき外部電源電圧の選択を選択手段に要求する第3要求手段(S17)をさらに備える。これによって、電源がバッテリ電圧から外部電源電圧に切り換わる。   A power supply control device according to a fourth aspect of the present invention is dependent on any one of the first to third aspects, wherein the voltage selected by the selection means includes an external power supply voltage and determines whether or not the external power supply voltage is supplied. The second determination means (S1) and the third request means (S17) for requesting the selection means to select the external power supply voltage when the determination result of the second determination means is affirmative. As a result, the power source is switched from the battery voltage to the external power source voltage.

請求項5の発明に従う電源制御プログラムは、バッテリ電圧を昇圧して昇圧電圧を出力する昇圧手段、バッテリ電圧および昇圧電圧を含む複数の電圧のいずれか1つを選択する選択手段、および選択手段の出力電圧を降圧して電源電圧を出力する降圧手段を備える電源制御装置のプロセサに、バッテリ電圧が第1閾値以上か否かを判別する判別ステップ、判別ステップの判別結果が肯定的であるときバッテリ電圧の選択を選択手段に要求する第1要求ステップ、および判別ステップの判別結果が否定的であるとき昇圧電圧の選択を選択手段に要求する第2要求ステップを実行させる。   According to a fifth aspect of the present invention, there is provided a power supply control program for boosting a battery voltage and outputting a boosted voltage, a selecting means for selecting any one of a battery voltage and a plurality of voltages including the boosted voltage, and A determination step for determining whether or not the battery voltage is equal to or higher than a first threshold value for a processor of a power supply control device including step-down means for stepping down an output voltage and outputting a power supply voltage, and when the determination result of the determination step is affirmative A first request step for requesting the selection means to select a voltage and a second request step for requesting the selection means to select a boost voltage when the determination result of the determination step is negative are executed.

請求項1の発明と同様、バッテリ電圧が第1閾値以上のときは、バッテリ電圧が降圧手段に与えられる。これによって、昇圧手段の負荷つまり昇圧手段の電力消費量が低減される。一方、バッテリ電圧が第1閾値未満となると、昇圧電圧が降圧手段に与えられる。これによって、バッテリ電圧が降圧手段が動作する下限電圧値未満でも、降圧手段の動作が確保される。この結果、バッテリ寿命の延長が可能となる。   As in the first aspect of the invention, when the battery voltage is equal to or higher than the first threshold value, the battery voltage is supplied to the step-down means. As a result, the load of the booster, that is, the power consumption of the booster is reduced. On the other hand, when the battery voltage becomes lower than the first threshold value, the boosted voltage is given to the step-down means. Thereby, even when the battery voltage is lower than the lower limit voltage value at which the step-down means operates, the operation of the step-down means is ensured. As a result, the battery life can be extended.

この発明によれば、バッテリ電圧が第1閾値以上のときは、バッテリ電圧が降圧手段に与えられる。これによって、昇圧手段の負荷つまり昇圧手段の電力消費量が低減される。一方、バッテリ電圧が第1閾値未満となると、昇圧電圧が降圧手段に与えられる。これによって、バッテリ電圧が降圧手段が動作する下限電圧値未満でも、降圧手段の動作が確保される。この結果、バッテリ寿命の延長が可能となる。   According to the present invention, when the battery voltage is equal to or higher than the first threshold value, the battery voltage is supplied to the step-down means. As a result, the load of the booster, that is, the power consumption of the booster is reduced. On the other hand, when the battery voltage becomes lower than the first threshold value, the boosted voltage is given to the step-down means. Thereby, even when the battery voltage is lower than the lower limit voltage value at which the step-down means operates, the operation of the step-down means is ensured. As a result, the battery life can be extended.

この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。   The above object, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

図1を参照して、この実施例のICレコーダ10は、オーディオ再生機能,オーディオ記録機能,および外部ストレージ機能を備える。オーディオ再生機能およびオーディオ記録機能は、ICレコーダ10単独で実現される機能であり、外部ストレージ機能は、ICレコーダ10とPC54とによって実現される機能である。   Referring to FIG. 1, an IC recorder 10 of this embodiment has an audio playback function, an audio recording function, and an external storage function. The audio playback function and the audio recording function are functions realized by the IC recorder 10 alone, and the external storage function is a function realized by the IC recorder 10 and the PC 54.

ICレコーダ10がPC54と接続されていない状態つまりUSB非接続状態で、キー入力装置36によって電源オン操作が行われると、バッテリ電圧は、電源回路50に印加され、電源回路50を通してCPU42に印加される。CPU42は、かかる電圧に応じて電源回路50を制御する。具体的には、後で詳しく説明する。なお、図2を参照して、USB非接続状態ではスイッチSW1はオフ状態であり、スイッチSW3は端子T5と接続される。   When the IC recorder 10 is not connected to the PC 54, that is, in a USB disconnected state, when the power input operation is performed by the key input device 36, the battery voltage is applied to the power supply circuit 50 and is applied to the CPU 42 through the power supply circuit 50. The The CPU 42 controls the power supply circuit 50 according to the voltage. Specifically, it will be described in detail later. Referring to FIG. 2, in the USB non-connected state, switch SW1 is in an off state, and switch SW3 is connected to terminal T5.

ICレコーダ10がUSB端子48によってPC54と接続されると、つまりUSB接続状態に移行すると、USBバスパワー電圧がPC54から供給される。   When the IC recorder 10 is connected to the PC 54 via the USB terminal 48, that is, when the IC recorder 10 shifts to the USB connection state, the USB bus power voltage is supplied from the PC 54.

GPIO(General Purpose Input/Output)44は、USBバスパワーの変化(Lレベル→Hレベル)に基づいてUSB接続状態が確立されたことを検知し、その旨をバス34を介してCPU42に通知する。CPU42は、この通知によってUSB接続状態の確立を認識する。GPIO44はまた、USBバスパワーがLレベルからHレベルに変化したとき、図2に示す電源スイッチ50aをオン状態からオフ状態に遷移させ、スイッチSW1をオン状態からオフ状態に遷移させ、スイッチSW2を端子T4に接続させ、そしてスイッチSW3を端子T6に接続する。   A GPIO (General Purpose Input / Output) 44 detects that a USB connection state has been established based on a change in USB bus power (L level → H level), and notifies the CPU 42 of this fact via the bus 34. . The CPU 42 recognizes the establishment of the USB connection state by this notification. The GPIO 44 also changes the power switch 50a shown in FIG. 2 from the on state to the off state, changes the switch SW1 from the on state to the off state, and switches the switch SW2 when the USB bus power changes from the L level to the H level. Connect to terminal T4 and connect switch SW3 to terminal T6.

PC54によって供給されたUSBバスパワーは、レギュレータ50d,端子T4および端子T6に供給される。レギュレータ50dは、PC54から供給されるUSBバスパワーを所望の電圧値(3.3V)に調整し、ダイオード50cを通して図1に示すコーデック16,I/F28,LCD30,LCDコントローラ32,メモリ40,CPU42,GPIO44に調整された直流電圧を供給する。   The USB bus power supplied by the PC 54 is supplied to the regulator 50d, the terminal T4, and the terminal T6. The regulator 50d adjusts the USB bus power supplied from the PC 54 to a desired voltage value (3.3V), and through the diode 50c, the codec 16, I / F 28, LCD 30, LCD controller 32, memory 40, CPU 42 shown in FIG. , GPIO 44 is supplied with a regulated DC voltage.

USB非接続状態でキー入力装置36によってオーディオ再生操作が行われると、CPU42は、DSP38およびコーデック16をそれぞれ伸長モードおよび復号モードに設定し、フラッシュメモリ26に記憶されたオーディオファイルをI/F28を介して読み出す。読み出されたオーディオファイルは、メモリ40を通してDSP38に与えられる。DSP38は、与えられたオーディオファイルに含まれる圧縮オーディオデータを伸長し、伸長されたオーディオデータをメモリ40に蓄積する。CPU42は、メモリ40に蓄積されたオーディオデータをバス34を通してコーデック16に与える。コーデック16は、与えられたオーディオデータをアナログオーディオ信号に復号し、復号されたオーディオ信号をアンプ14を通してスピーカ12から出力する。CPU42はまた、モード情報“オーディオ再生モード”の出力をLCDコントローラ32に命令する。モード情報は、LCDモニタ30に表示される。こうして、オーディオ再生機能が実現される。   When the audio playback operation is performed by the key input device 36 in the USB disconnected state, the CPU 42 sets the DSP 38 and the codec 16 to the expansion mode and the decoding mode, respectively, and the audio file stored in the flash memory 26 is transferred to the I / F 28. Read through. The read audio file is given to the DSP 38 through the memory 40. The DSP 38 decompresses the compressed audio data included in the given audio file and stores the decompressed audio data in the memory 40. The CPU 42 gives the audio data stored in the memory 40 to the codec 16 through the bus 34. The codec 16 decodes the given audio data into an analog audio signal, and outputs the decoded audio signal from the speaker 12 through the amplifier 14. The CPU 42 also instructs the LCD controller 32 to output the mode information “audio playback mode”. The mode information is displayed on the LCD monitor 30. Thus, an audio playback function is realized.

USB非接続状態でキー入力装置36によってオーディオ記録操作が行われると、CPU42は、コーデック16およびDSP38をそれぞれ符号化モードおよび圧縮モードに設定する。コーデック16は、マイクロフォン18および22によって捉えられかつアンプ20および24によって増幅されたオーディオ信号をディジタルオーディオデータに符号化し、符号化されたオーディオデータをバス34を通してCPU40に与える。CPU42は、与えられたオーディオデータをメモリ40を通してDSP38に与える。DSP38は、与えられたオーディオデータを圧縮し、圧縮オーディオデータをメモリ40に蓄積する。CPU42はまた、メモリ40に蓄積された圧縮オーディオデータをファイル形式でI/F28を介してフラッシュメモリ26に記憶する。CPU42はさらに、モード情報“オーディオ記録モード”をLCDモニタ30に表示するべく、このモード情報の出力をLCDコントローラ32に命令する。こうして、オーディオ記録機能が実現される。   When an audio recording operation is performed by the key input device 36 in the USB disconnected state, the CPU 42 sets the codec 16 and the DSP 38 to the encoding mode and the compression mode, respectively. The codec 16 encodes the audio signal captured by the microphones 18 and 22 and amplified by the amplifiers 20 and 24 into digital audio data, and supplies the encoded audio data to the CPU 40 through the bus 34. The CPU 42 gives the given audio data to the DSP 38 through the memory 40. The DSP 38 compresses the applied audio data and stores the compressed audio data in the memory 40. The CPU 42 also stores the compressed audio data stored in the memory 40 in the flash memory 26 via the I / F 28 in a file format. Further, the CPU 42 instructs the LCD controller 32 to output the mode information in order to display the mode information “audio recording mode” on the LCD monitor 30. Thus, an audio recording function is realized.

USB接続状態でキー入力装置36によってUSBマスストレージモード選択操作が行われると、CPU42は、PC54からのアクセス要求に従ってフラッシュメモリ26にアクセスする。アクセス要求がファイルの書き込みを要求するものであれば、CPU42は、PC54から同時に与えられるファイルをバス34を通してフラッシュメモリ26に書き込む。また、アクセス要求がファイルの読み出しを要求するものであれば、CPU42は、フラッシュメモリ26に記憶された所望のファイルをバス34を通して読み出し、読み出されたファイルをUSBコントローラ46およびUSB端子48を通してPC54に転送する。CPU42はさらに、マイクモードフラグ26fをリセットし、モード情報“USBマスストレージモード”の出力をLCDコントローラ32に命令する。こうして、外部ストレージ機能が実現される。   When the USB mass storage mode selection operation is performed by the key input device 36 in the USB connection state, the CPU 42 accesses the flash memory 26 in accordance with an access request from the PC 54. If the access request requests writing of a file, the CPU 42 writes the file simultaneously given from the PC 54 to the flash memory 26 through the bus 34. If the access request is a request to read a file, the CPU 42 reads a desired file stored in the flash memory 26 through the bus 34, and reads the read file through the USB controller 46 and the USB terminal 48 to the PC 54. Forward to. Further, the CPU 42 resets the microphone mode flag 26 f and instructs the LCD controller 32 to output the mode information “USB mass storage mode”. Thus, the external storage function is realized.

図2を参照して、電源回路50に設けられた電源スイッチ50aがオン状態に遷移すると、バッテリ電圧は電源スイッチ50aを介して昇圧DC/DCコンバータ50b,端子T2,端子T5,およびCPU42に印加される。   Referring to FIG. 2, when power switch 50a provided in power circuit 50 is turned on, the battery voltage is applied to boost DC / DC converter 50b, terminal T2, terminal T5, and CPU 42 via power switch 50a. Is done.

昇圧DC/DCコンバータ50bは、バッテリ電圧を3.3Vに上昇させ、スイッチSW1を通して図1に示すコーデック16,I/F28,LCD30,LCDコントローラ32,メモリ40,CPU42,GPIO44および端子T3に昇圧電圧(3.3V)を印加する。   The step-up DC / DC converter 50b raises the battery voltage to 3.3 V, and the step-up voltage is applied to the codec 16, I / F 28, LCD 30, LCD controller 32, memory 40, CPU 42, GPIO 44 and terminal T3 shown in FIG. Apply (3.3V).

図2に戻って、スイッチSW3が端子T5に接続されるとき、つまりUSB非接続状態で、端子T5に印加されたバッテリ電圧は、降圧DC/DCコンバータ50fに印加される。降圧DC/DCコンバータ50fは、バッテリ電圧を1.2Vに降下させ、図1に示すDSP38に降圧された電圧(1.2V)を印加する。   Returning to FIG. 2, when the switch SW3 is connected to the terminal T5, that is, in the USB non-connected state, the battery voltage applied to the terminal T5 is applied to the step-down DC / DC converter 50f. The step-down DC / DC converter 50f drops the battery voltage to 1.2V and applies the reduced voltage (1.2V) to the DSP 38 shown in FIG.

CPU42は、バッテリ電圧を検出し、かかる電圧に応じて電源スイッチ50aおよびスイッチSW2を制御する。具体的には、かかる電圧が2.2V以上の場合、CPU42はスイッチSW2を端子T2に接続し、かかる電圧が1.6V以上2.2V未満の場合、CPU42はスイッチSW2を端子T3に接続し、そしてかかる電圧が1.6V未満の場合、CPU42は電源スイッチ50aをオフする。   The CPU 42 detects the battery voltage and controls the power switch 50a and the switch SW2 according to the voltage. Specifically, when the voltage is 2.2 V or more, the CPU 42 connects the switch SW2 to the terminal T2, and when the voltage is 1.6 V or more and less than 2.2 V, the CPU 42 connects the switch SW2 to the terminal T3. If the voltage is less than 1.6V, the CPU 42 turns off the power switch 50a.

スイッチSW2が端子T2に接続されると、バッテリ電圧は、スイッチSW2を通して降圧DC/DCコンバータ50dに印加される。降圧DC/DCコンバータ50dは、バッテリ電圧を2.0Vに降下させ、図1に示すDSP38およびUSBコントローラ46に降圧された電圧(2.0V)を印加する。スイッチSW2が端子T2と接続されることで昇圧DC/DCコンバータ50bと降圧DC/DCコンバータ50dとの接続が遮断されるため、昇圧DC/DCコンバータ50bの負荷が軽減し、これによって、バッテリ50の消費効率が改善される。   When the switch SW2 is connected to the terminal T2, the battery voltage is applied to the step-down DC / DC converter 50d through the switch SW2. The step-down DC / DC converter 50d drops the battery voltage to 2.0V and applies the stepped-down voltage (2.0V) to the DSP 38 and the USB controller 46 shown in FIG. Since the switch SW2 is connected to the terminal T2, the connection between the step-up DC / DC converter 50b and the step-down DC / DC converter 50d is cut off, so that the load on the step-up DC / DC converter 50b is reduced. Consumption efficiency is improved.

図2に戻って、スイッチSW2が端子T3に接続されると、昇圧DC/DCコンバータ50bは、端子T3を通して降圧DC/DCコンバータ50dに昇圧電圧(3.3V)を印加する。降圧DC/DCコンバータ50dは、印加された昇圧電圧を2.0Vに降下させ、図1に示すDSP38およびUSBコントローラ46に降圧された電圧(2.0V)を印加する。   Returning to FIG. 2, when the switch SW2 is connected to the terminal T3, the step-up DC / DC converter 50b applies the step-up voltage (3.3V) to the step-down DC / DC converter 50d through the terminal T3. The step-down DC / DC converter 50d drops the applied boosted voltage to 2.0V, and applies the reduced voltage (2.0V) to the DSP 38 and the USB controller 46 shown in FIG.

電源スイッチ50aがオフ状態になると、ICレコーダ10が停止する。   When the power switch 50a is turned off, the IC recorder 10 stops.

CPU42は、電源操作が行われたとき、CPU42は、図3に示すフロー図に従う電源制御タスクを実行する。なお、このフロー図に対応する制御プログラムは、フラッシュメモリ26に記憶されている。   When the power operation is performed, the CPU 42 executes a power control task according to the flowchart shown in FIG. A control program corresponding to this flowchart is stored in the flash memory 26.

図3によれば、ステップS1で、CPU42に入力された電圧がバッテリ電圧であるか否か判断する。入力された電圧がバッテリ電圧であると判断すると、ステップS3に進み、バッテリ電圧の電圧値を検出する。   According to FIG. 3, it is determined in step S1 whether or not the voltage input to the CPU 42 is a battery voltage. If it is determined that the input voltage is a battery voltage, the process proceeds to step S3, and the voltage value of the battery voltage is detected.

ステップS5では、検出された電圧値が1.8V以上か否か判断する。判断結果がNOであれば、バッテリ電圧はICレコーダ10を正常に動作させることができないと判断し、ステップS15に進む。一方、判断結果がYESであれば、バッテリ電圧はICレコーダ10を正常に動作させることができると判断し、ステップS7に進む。   In step S5, it is determined whether or not the detected voltage value is 1.8V or higher. If the determination result is NO, it is determined that the battery voltage cannot operate the IC recorder 10 normally, and the process proceeds to step S15. On the other hand, if the determination result is YES, it is determined that the battery voltage can operate the IC recorder 10 normally, and the process proceeds to step S7.

ステップS7では、検出された電圧値が2.2V以上か否か判断する。判断結果がYESであれば、ステップS9で、スイッチSW2を端子T2に接続してから、ステップS13に進む。判断結果がNOであれば、ステップS11で、スイッチSW2を端子T3に接続してから、ステップS13に進む。したがって、CPU40に与えられる電圧値が2.2V以上では、バッテリ電圧が降圧DC/DCコンバータ50dに印加される。CPU40に与えられる電圧値が1.8V〜2.2Vであれば、昇圧DC/DCコンバータ50bの昇圧電圧が降圧DC/DCコンバータ50dに印加される。   In step S7, it is determined whether or not the detected voltage value is 2.2V or higher. If the determination result is YES, in step S9, the switch SW2 is connected to the terminal T2, and then the process proceeds to step S13. If the determination result is NO, in step S11, the switch SW2 is connected to the terminal T3, and then the process proceeds to step S13. Therefore, when the voltage value applied to CPU 40 is 2.2 V or more, the battery voltage is applied to step-down DC / DC converter 50d. If the voltage value supplied to the CPU 40 is 1.8V to 2.2V, the boosted voltage of the step-up DC / DC converter 50b is applied to the step-down DC / DC converter 50d.

ステップS13では、電源オフ命令を受けたか否か判断する。このとき、キー入力装置36の図示しない電源ボタンを操作されたとき、もしくはGPIO44からUSB接続状態が確立された旨の通知があるときYESであると判断され、ステップS15に進む。また、キー入力装置36の図示しない電源ボタンを操作されていないとき、もしくはGPIO44からUSB接続状態が確立された旨の通知がないときNOであると判断され、ステップS3に進む。ステップS15では、電源スイッチ50aをオフ状態にし、このタスクを終える。   In step S13, it is determined whether a power-off command has been received. At this time, when a power button (not shown) of the key input device 36 is operated or when there is a notification from the GPIO 44 that the USB connection state has been established, it is determined YES, and the process proceeds to step S15. Further, when the power button (not shown) of the key input device 36 is not operated, or when there is no notification that the USB connection state is established from the GPIO 44, it is determined NO, and the process proceeds to step S3. In step S15, the power switch 50a is turned off, and this task is completed.

一方、ステップS1で、GPIO44からUSB接続状態が確立された旨の通知があれば、NOと判断する。このとき、電源スイッチ50aはGPIO42によってオフ状態に遷移され、スイッチSW1はGPIO44によってオフ状態に遷移され、スイッチSW2はGPIO44によって端子T4に接続され、そしてスイッチSW3はGPIO44によって端子T6に接続される。電源は、バッテリ50からPC54によるUSBバスパワーに切り換わる。   On the other hand, if it is determined in step S1 that the USB connection state has been established from the GPIO 44, NO is determined. At this time, the power switch 50a is turned off by the GPIO 42, the switch SW1 is turned off by the GPIO 44, the switch SW2 is connected to the terminal T4 by the GPIO 44, and the switch SW3 is connected to the terminal T6 by the GPIO 44. The power source is switched from the battery 50 to USB bus power by the PC 54.

ステップS17では、ICレコーダ10とUSB端子48との接続が解除されるまで待機する。GPIO44からUSB非接続状態が確立された旨の通知があると、このタスクを終える。   In step S17, the process waits until the connection between the IC recorder 10 and the USB terminal 48 is released. When there is a notification from the GPIO 44 that the USB disconnected state has been established, this task is finished.

以上の説明から分かるように、昇圧DC/DCコンバータ50bは、バッテリ電圧を昇圧して昇圧電圧を出力し、スイッチSW2は、これによって得られた昇圧電圧およびバッテリ電圧のいずれか一方を選択する。降圧DC/DCコンバータ50dは、スイッチSW2を介して与えられる電圧を降圧して降圧電圧を出力する。CPU42は、バッテリ電圧が2.2V以上か否かを判別する。判別結果が肯定的であれば、CPU40がバッテリ電圧の選択をスイッチSW2に要求し、判別結果が否定的であれば、CPU40が昇圧電圧の選択をスイッチSW2に要求する。   As can be seen from the above description, the boost DC / DC converter 50b boosts the battery voltage and outputs the boost voltage, and the switch SW2 selects either the boost voltage or the battery voltage obtained thereby. The step-down DC / DC converter 50d steps down the voltage applied via the switch SW2 and outputs a step-down voltage. The CPU 42 determines whether or not the battery voltage is 2.2V or higher. If the determination result is positive, the CPU 40 requests the switch SW2 to select the battery voltage, and if the determination result is negative, the CPU 40 requests the switch SW2 to select the boost voltage.

つまり、バッテリ電圧が2.2V以上のときは、バッテリ電圧が降圧DC/DCコンバータ50eに与えられる。これによって、昇圧DC/DCコンバータ50bの負荷つまり昇圧DC/DCコンバータ50bの電力消費量が低減される。一方、バッテリ電圧が2.2V未満となると、昇圧電圧が降圧DC/DCコンバータ50eに与えられる。これによって、バッテリ電圧が降圧DC/DCコンバータ50eが動作する2.2V未満でも、降圧DC/DCコンバータ50eの動作が確保される。この結果、バッテリ寿命の延長が可能となる。   That is, when the battery voltage is 2.2 V or higher, the battery voltage is supplied to the step-down DC / DC converter 50e. Thereby, the load of the step-up DC / DC converter 50b, that is, the power consumption of the step-up DC / DC converter 50b is reduced. On the other hand, when the battery voltage becomes less than 2.2V, the boosted voltage is applied to the step-down DC / DC converter 50e. Thereby, even when the battery voltage is less than 2.2V at which the step-down DC / DC converter 50e operates, the operation of the step-down DC / DC converter 50e is ensured. As a result, the battery life can be extended.

なお、DC/DCコンバータの効率は、入力電圧,出力電圧,負荷電圧にもよるが約70%〜90%である。昇圧DC/DCコンバータを80%,降圧DC/DCコンバータを90%と仮定すると、昇圧電圧から降圧すると、降圧DC/DCコンバータの効率は80%×90%=72%となる。このため、バッテリ電圧が2.2V以上の間バッテリから直接降圧することにより、圧DC/DCコンバータの効率は90%を得ることができる。   The efficiency of the DC / DC converter is approximately 70% to 90%, although it depends on the input voltage, output voltage, and load voltage. Assuming that the step-up DC / DC converter is 80% and the step-down DC / DC converter is 90%, when stepping down from the step-up voltage, the efficiency of the step-down DC / DC converter is 80% × 90% = 72%. For this reason, when the battery voltage is directly stepped down from the battery while the voltage is 2.2 V or more, the efficiency of the pressure DC / DC converter can be 90%.

この発明の一実施例の構成を示すブロック図である。It is a block diagram which shows the structure of one Example of this invention. 電源回路50の構成の一例を示すブロック図である。3 is a block diagram illustrating an example of a configuration of a power supply circuit 50. FIG. 図1実施例に適用されるCPU42の動作の一部を示すフロー図である。It is a flowchart which shows a part of operation | movement of CPU42 applied to the FIG. 1 Example.

符号の説明Explanation of symbols

10 … ICレコーダ
36 … キー入力装置
42 … CPU
44 … GPIO
48 … USB端子
50 … 電源回路
50a … 電源スイッチ
50b … 昇圧DC/DCコンバータ
50d … レギュレータ
50e … 降圧DC/DCコンバータ
50f … 降圧DC/DCコンバータ
52 … バッテリ
54 … PC
10 ... IC recorder 36 ... Key input device 42 ... CPU
44… GPIO
48 ... USB terminal 50 ... power supply circuit 50a ... power switch 50b ... step-up DC / DC converter 50d ... regulator 50e ... step-down DC / DC converter 50f ... step-down DC / DC converter 52 ... battery 54 ... PC

Claims (5)

バッテリ電圧を昇圧して昇圧電圧を出力する昇圧手段、
前記バッテリ電圧および前記昇圧電圧を含む複数の電圧のいずれか1つを選択する選択手段、
前記選択手段の出力電圧を降圧して電源電圧を出力する降圧手段、
前記バッテリ電圧が第1閾値以上か否かを判別する第1判別手段、
前記第1判別手段の判別結果が肯定的であるとき前記バッテリ電圧の選択を前記選択手段に要求する第1要求手段、および
前記第1判別手段の判別結果が否定的であるとき前記昇圧電圧の選択を前記選択手段に要求する第2要求手段を備える、電源制御装置。
Boosting means for boosting the battery voltage and outputting the boosted voltage;
Selecting means for selecting any one of a plurality of voltages including the battery voltage and the boosted voltage;
Step-down means for stepping down the output voltage of the selection means and outputting a power supply voltage;
First determination means for determining whether the battery voltage is equal to or higher than a first threshold;
First determination means for requesting the selection means to select the battery voltage when the determination result of the first determination means is affirmative; and when the determination result of the first determination means is negative A power supply control device comprising second request means for requesting selection from the selection means.
前記第1閾値は前記昇圧手段の動作が保証される電圧の下限値である、請求項1記載の電源制御装置。   The power supply control device according to claim 1, wherein the first threshold value is a lower limit value of a voltage at which the operation of the boosting unit is guaranteed. 前記昇圧手段が第2閾値未満のとき前記バッテリ電圧の供給を遮断する遮断手段をさらに備える、請求項1または2記載の電源回路。   3. The power supply circuit according to claim 1, further comprising a blocking unit that blocks supply of the battery voltage when the boosting unit is less than a second threshold value. 前記選択手段によって選択される電圧は外部電源電圧を含み、
前記外部電源電圧が供給されたか否かを判別する第2判別手段、および
前記第2判別手段の判別結果が肯定的であるとき前記外部電源電圧の選択を前記選択手段に要求する第3要求手段をさらに備える、請求項1ないし3のいずれかに記載の電源制御装置。
The voltage selected by the selection means includes an external power supply voltage,
Second determination means for determining whether or not the external power supply voltage is supplied; and third request means for requesting the selection means to select the external power supply voltage when the determination result of the second determination means is affirmative The power supply control device according to claim 1, further comprising:
バッテリ電圧を昇圧して昇圧電圧を出力する昇圧手段、
前記バッテリ電圧および前記昇圧電圧を含む複数の電圧のいずれか1つを選択する選択手段、および
前記選択手段の出力電圧を降圧して電源電圧を出力する降圧手段を備える電源制御装置のプロセサに、
前記バッテリ電圧が第1閾値以上か否かを判別する判別ステップ、
前記判別ステップの判別結果が肯定的であるとき前記バッテリ電圧の選択を前記選択手段に要求する第1要求ステップ、および
前記判別ステップの判別結果が否定的であるとき前記昇圧電圧の選択を前記選択手段に要求する第2要求ステップを実行させる、電源制御プログラム。
Boosting means for boosting the battery voltage and outputting the boosted voltage;
In a processor of a power supply control device comprising: selecting means for selecting any one of a plurality of voltages including the battery voltage and the boosted voltage; and a step-down means for stepping down the output voltage of the selecting means and outputting a power supply voltage.
A determination step of determining whether the battery voltage is equal to or higher than a first threshold;
A first request step for requesting the selection means to select the battery voltage when the determination result of the determination step is affirmative; and the selection of the boost voltage when the determination result of the determination step is negative A power supply control program for causing a means to execute a second request step requested.
JP2005058314A 2005-03-03 2005-03-03 Power supply controller Pending JP2006246602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005058314A JP2006246602A (en) 2005-03-03 2005-03-03 Power supply controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005058314A JP2006246602A (en) 2005-03-03 2005-03-03 Power supply controller

Publications (1)

Publication Number Publication Date
JP2006246602A true JP2006246602A (en) 2006-09-14

Family

ID=37052416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005058314A Pending JP2006246602A (en) 2005-03-03 2005-03-03 Power supply controller

Country Status (1)

Country Link
JP (1) JP2006246602A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654457A (en) * 1992-07-31 1994-02-25 Alps Electric Co Ltd Power supply circuit
JPH06189461A (en) * 1992-12-14 1994-07-08 Sony Corp Battery device
JP2003280771A (en) * 2002-03-20 2003-10-02 Sony Corp Electronic device and power control method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654457A (en) * 1992-07-31 1994-02-25 Alps Electric Co Ltd Power supply circuit
JPH06189461A (en) * 1992-12-14 1994-07-08 Sony Corp Battery device
JP2003280771A (en) * 2002-03-20 2003-10-02 Sony Corp Electronic device and power control method

Similar Documents

Publication Publication Date Title
US7566993B2 (en) Battery optimized circuit and system on a chip
US7197412B2 (en) Method and integrated circuit for use by a handheld multiple function device
KR20150073441A (en) Electronic apparatus and control method thereof
US20070022223A1 (en) Electronic apparatus and method for implementing an intelligent sleep mode
WO2009041717A1 (en) Electronic device
US20080100224A1 (en) System on a chip with backlight controller
JP2009130860A (en) Mobile terminal
EP0984455A1 (en) Recording and reproducing apparatus
US20070025189A1 (en) Electronic apparatus and method for implementing an intelligent wake mode
US20110129104A1 (en) Electronic apparatus
JP3756882B2 (en) Information processing apparatus and information processing method
JP5298492B2 (en) Electronics
US20110158431A1 (en) Electronic Apparatus
US20040017484A1 (en) Recording/reproducing apparatus and power supply method
JP2006246602A (en) Power supply controller
JP2001236095A (en) Voice recorder
JP4829800B2 (en) Recording / playback device
KR102553587B1 (en) Power converter and method for converting power
JP3960931B2 (en) Battery drive device and power supply method
JP6341047B2 (en) Audio equipment
JP4562373B2 (en) Data processing device
JP2007110430A (en) Audio processing apparatus and display apparatus with same
US8090970B2 (en) Apparatus and method for playing multimedia data
JP2010104186A (en) Mode processor
JPH09285106A (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110323