JP2006246323A - Direct conversion receiver - Google Patents
Direct conversion receiver Download PDFInfo
- Publication number
- JP2006246323A JP2006246323A JP2005062214A JP2005062214A JP2006246323A JP 2006246323 A JP2006246323 A JP 2006246323A JP 2005062214 A JP2005062214 A JP 2005062214A JP 2005062214 A JP2005062214 A JP 2005062214A JP 2006246323 A JP2006246323 A JP 2006246323A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pass filter
- direct conversion
- conversion receiver
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、携帯電話端末等の無線通信装置に用いられるダイレクトコンバージョン受信機に関する。 The present invention relates to a direct conversion receiver used in a wireless communication device such as a mobile phone terminal.
近年、携帯電話端末の受信部には、従来のスーパーヘテロダイン方式などに比べ、少ない部品点数で受信機を実現可能なダイレクトコンバージョン方式が用いられることが一般的になっている。 In recent years, it has become common to use a direct conversion system that can realize a receiver with a small number of parts as compared with a conventional superheterodyne system or the like for a receiver of a mobile phone terminal.
図9は、CDMA方式などの送受信を同時に行うシステムのダイレクトコンバージョン受信機の一般的なブロック構成である。アンテナ11で受信された信号は、デュプレクサ12を介して、低雑音増幅器(LNA)13にて増幅され、RF帯域通過フィルタ14で受信帯域外周波数を抑圧した後、直交復調器15にてベースバンド周波数帯の直交I相およびQ相成分に直接周波数変換される。ベースバンドに変換された後のI相およびQ相成分からは、それぞれ、低域通過フィルタ32,33にて希望チャネル信号が選択され、可変利得増幅器34,35にて、後段のA/D変換器(図示せず)にとって適切な信号レベルに増幅あるいは減衰される。低域通過フィルタ32,33は、通常アクティブフィルタで構成される。
FIG. 9 shows a general block configuration of a direct conversion receiver of a system that performs transmission and reception at the same time, such as a CDMA system. A signal received by the
一方、携帯電話端末には、妨害波に対する耐性に関する仕様が設けられている。これら仕様の試験条件の多くは非常に厳しく、希望波は受信感度点に近い非常に微弱なレベルに設定される一方で、妨害波は希望波よりも数十dB高いレベルに設定される。妨害波の周波数が希望波から遠く離れている場合には、妨害波はデュプレクサやRF帯域通過フィルタで抑圧されるため大きな問題とはならない。しかし、妨害波が希望波に近接している条件では、デュプレクサやRF帯域通過フィルタで抑圧されることは期待できない。従って、妨害波は、LNAおよび直交復調器を経てベースバンド部の低域通過フィルタ32,33の入力端に至るまでに、非常に大きいレベルにまで増幅され、低域通過フィルタの回路を飽和させる。飽和した回路は、もはや所望の伝達関数を呈することが不能で、妨害波は十分に抑圧されず、後段の可変利得増幅器34,35は飽和する。その結果、ビット誤り率の劣化につながる。
On the other hand, mobile phone terminals are provided with specifications regarding resistance to interference waves. Many of the test conditions of these specifications are very severe. The desired wave is set to a very weak level close to the reception sensitivity point, while the disturbing wave is set to a level several tens dB higher than the desired wave. When the frequency of the jamming wave is far from the desired wave, the jamming wave is suppressed by a duplexer or an RF bandpass filter, so that it does not become a big problem. However, under the condition that the interference wave is close to the desired wave, it cannot be expected to be suppressed by the duplexer or the RF band pass filter. Therefore, the interference wave is amplified to a very large level by the LNA and the quadrature demodulator before reaching the input terminals of the low-
上記のような問題を回避するために、特許文献1に記載の技術では、次のような方法を採っている。図10に、特許文献1のダイレクトコンバージョン受信機を示す。図10において、図9に示したと同様の構成要素には同じ参照符号を付して、重複した説明は省略する。ベースバンド周波数帯に周波数変換された信号のうち妨害波のみを、高域通過フィルタ41および検出回路42からなる検出手段にて検出し、制御部40は前記検出信号に基づいてシンセサイザ44および可変減衰器45を制御し、妨害波相殺信号を生成し、この相殺信号をRF帯域の受信信号に合成することで、妨害波のみを小さくする。この動作は自律的に行われる。
しかしながら、相殺信号生成手段として周波数シンセサイザを利用することには、次のような弊害がある。周波数シンセサイザは、電圧制御発振器(Voltage Controlled Oscillator: VCO)、周波数分周器、位相比較器、チャージポンプなどからなり、回路規模が大きく、集積回路への実装を考えた場合、経済的とは言い難い。特にVCOに使用するオンチップインダクタは、大きな面積を占有する。また、妨害波が希望波に近接している状況では、相殺信号発生用VCOと、希望信号復調用のVCOとが結合し、位相雑音の劣化など、受信特性に重大な影響が生ずることが懸念される。さらに、位相ロックループ(PLL)を用いて構成される周波数シンセサイザがロック可能な周波数ステップは、離散的な値の比較周波数で制限される。妨害波を確実に相殺するためには、妨害波の周波数と相殺信号の周波数とのずれが小さいことが重要であるので、特許文献1に記載の方法では、妨害波がうまく相殺されない恐れがある。 However, the use of the frequency synthesizer as the cancellation signal generating means has the following disadvantages. A frequency synthesizer is composed of a voltage-controlled oscillator (VCO), frequency divider, phase comparator, charge pump, etc., and its circuit scale is large. hard. In particular, an on-chip inductor used for a VCO occupies a large area. Further, in the situation where the interference wave is close to the desired wave, there is a concern that the cancellation signal generating VCO and the desired signal demodulating VCO may be combined to cause a serious influence on reception characteristics such as phase noise degradation. Is done. Furthermore, the frequency steps that can be locked by a frequency synthesizer configured using a phase-locked loop (PLL) are limited by discrete comparison frequencies. In order to cancel the interfering wave with certainty, it is important that the deviation between the frequency of the interfering wave and the frequency of the canceling signal is small. Therefore, the method described in Patent Document 1 may not cancel the interfering wave well. .
本発明はこのような背景においてなされたものであり、その目的は周波数シンセサイザを利用することなく比較的小さい回路規模で、妨害波を良好に相殺することができるダイレクトコンバージョン受信機を提供することにある。 The present invention has been made in such a background, and an object thereof is to provide a direct conversion receiver capable of satisfactorily canceling an interference wave with a relatively small circuit scale without using a frequency synthesizer. is there.
本発明によるダイレクトコンバージョン受信機は、受信信号を復調する直交復調手段と、この直交復調手段の復調出力から妨害波成分を抽出し逆位相で出力する相殺信号生成手段とを備え、この相殺信号生成手段から出力された相殺信号を前記復調出力に加算することにより受信信号中の妨害波成分を相殺する。すなわち、ベースバンド周波数帯にダウンコンバートされた受信信号から妨害波成分を抽出し、元の信号に逆位相で加算することにより受信信号中の妨害波成分を相殺する。 A direct conversion receiver according to the present invention includes quadrature demodulation means for demodulating a received signal, and cancellation signal generation means for extracting an interference wave component from the demodulated output of the quadrature demodulation means and outputting it in reverse phase. The cancellation signal output from the means is added to the demodulated output to cancel the interference wave component in the received signal. That is, the interference wave component is extracted from the reception signal down-converted to the baseband frequency band, and added to the original signal in the opposite phase, thereby canceling the interference wave component in the reception signal.
前記相殺信号の加算は、前記復調出力を受けるバッファを設け、このバッファの出力と前記相殺信号とを加算器で加算することにより行える。あるいは、前記復調出力から希望チャネル信号を選択出力する複数段の動作部からなる低域通過フィルタを備え、前記低域通過フィルタの初段の動作部において行うことも可能である。 The cancellation signal can be added by providing a buffer for receiving the demodulated output, and adding the output of the buffer and the cancellation signal with an adder. Alternatively, a low-pass filter composed of a plurality of stages of operation units for selectively outputting a desired channel signal from the demodulated output may be provided, and the first-stage operation unit of the low-pass filter may be used.
前記相殺信号生成手段は、例えば4次の高域通過フィルタを含み、その遮断周波数が妨害波周波数と等しくなるよう前記遮断周波数を制御する遮断周波数制御信号を生成する制御手段をさらに備える。 The cancellation signal generating means includes, for example, a fourth-order high-pass filter, and further includes control means for generating a cutoff frequency control signal for controlling the cutoff frequency so that the cutoff frequency becomes equal to the interference wave frequency.
前記相殺信号生成手段はさらに、前記4次の高域通過フィルタの出力の振幅を調整する可変利得増幅器を含み、前記制御手段は前記相殺信号の振幅が前記遮断周波数の信号振幅と等しくなるように前記可変利得増幅器の利得を制御する利得制御信号を生成することが好ましい。前記高域通過フィルタは、例えば、MOSトランジスタのゲートバイアスを変化させることでチャネル抵抗を調整することができるMOSFET−Cフィルタで構成することができる。 The cancellation signal generating means further includes a variable gain amplifier that adjusts the amplitude of the output of the fourth-order high-pass filter, and the control means is configured so that the amplitude of the cancellation signal is equal to the signal amplitude of the cutoff frequency. Preferably, a gain control signal for controlling the gain of the variable gain amplifier is generated. The high-pass filter can be composed of, for example, a MOSFET-C filter that can adjust channel resistance by changing the gate bias of a MOS transistor.
本発明によれば、ダイレクトコンバージョン受信機において、受信信号から妨害波成分を抽出し、元の信号に逆位相で加算する構成により、受信信号中の妨害波成分を相殺し、その結果として、希望波の受信電力が微弱な条件下で、妨害波への耐性に優れた受信機を得ることができる。 According to the present invention, in the direct conversion receiver, the interference wave component is extracted from the received signal and added to the original signal in the opposite phase, so that the interference wave component in the received signal is canceled out. It is possible to obtain a receiver having excellent resistance to interference waves under conditions where the received power of waves is weak.
また、妨害波を相殺する信号をRF周波数にアップコンバートする必要がないため、VCOなどの大きな面積を占有する回路を必要としない。よって、比較的小さい回路規模で実現可能である。また、余分なVCOを持つことによる受信特性への悪影響を回避することができる。 Further, since it is not necessary to up-convert the signal that cancels the interference wave to the RF frequency, a circuit that occupies a large area such as a VCO is not required. Therefore, it can be realized with a relatively small circuit scale. Further, it is possible to avoid an adverse effect on reception characteristics due to having an extra VCO.
さらに、相殺信号生成手段により生成される相殺信号は、妨害波の周波数にロックするため、確実に妨害波を相殺することが可能となる。 Furthermore, since the cancellation signal generated by the cancellation signal generation means is locked to the frequency of the interference wave, it is possible to cancel the interference wave with certainty.
以下、本発明の好適な実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail.
図1は、本発明の実施の形態に係るダイレクトコンバージョン受信機の構成を示すブロック図である。アンテナ11で受信された信号は、デュプレクサ12を介して、低雑音増幅器(LNA)13にて増幅され、RF帯域通過フィルタ14で受信帯域外周波数を抑圧した後、直交復調器(直交復調手段)15にてベースバンド周波数帯のI相およびQ相成分に直接周波数変換(ダウンコンバート)される。直交復調器15は1対のミキサを有する。両ミキサは、それぞれ局部発振器17から直接および90°移相器16を介して発振器出力を受ける。相殺信号生成部(相殺信号生成手段)21は、ベースバンドに変換された信号の一部より、高域通過フィルタ(後述)にて妨害波成分を抽出し、その振幅と位相を変化させ、バッファ22、23を介した元の信号と合成する。このとき、元の信号と相殺信号の振幅が等しく、且つ、妨害波の周波数において位相が逆位相ならば、妨害波が相殺され、後段の低域通過フィルタ32,33に入力される妨害波レベルが低減される。よって、低域通過フィルタ32,33以降の回路ブロックは、正常に動作することが可能となり、良好な受信特性を得ることが可能となる。検出部(検出手段)31は、合成後の妨害波の位相およびレベルを検出し、制御部(制御手段)30に送る。制御部30は、合成後の妨害波レベルが最小となるように、相殺信号生成部21,24の位相と振幅を制御する。
FIG. 1 is a block diagram showing a configuration of a direct conversion receiver according to an embodiment of the present invention. A signal received by the
現実の実装においては、図1中のバッファ22,23は不要とすることができる。これは、例えば、妨害波相殺信号の合成を低域通過フィルタの初段回路ブロックにて行うことにより実現できる。
In an actual implementation, the
低域通過フィルタ初段増幅器回路ブロックヘの相殺信号の入力方法の例を示す。図2は、低域通過フィルタ32(33)を、オペアンプ(動作部)OP1〜OP5を用いたRCフィルタで構成した例である。初段オペアンプOP1の出力は、検出部31に供給される。低域通過フィルタ32(33)を構成するオペアンプOP1〜OP5のうち、初段のオペアンプOP1のより具体的な回路構成例を図3に示す。図3の回路の入力端子対(Comp−Comp_X)は、相殺信号生成部24からの相殺信号を入力する端子対で、相殺信号に応じた交流電流を、入力端子対IN−INXから入力された信号から差し引く。
An example of a method for inputting a cancellation signal to the low-pass filter first-stage amplifier circuit block will be described. FIG. 2 is an example in which the low-pass filter 32 (33) is configured by an RC filter using operational amplifiers (operation units) OP1 to OP5. The output of the first stage operational amplifier OP1 is supplied to the
図4は、相殺信号生成部21(24)の構成例を示している。相殺信号生成部21(24)は、4次の高域通過フィルタ211と、可変利得増幅器212からなる。本例の高域通過フィルタ211は、4次のバタワース特性を持つ。4次のバタワースフィルタは、遮断周波数で位相が180度回転する特徴を有する。高域通過フィルタ211の遮断周波数は、遮断周波数制御信号Fcにより、妨害波周波数と等しくなるよう制御される。可変利得増幅器212の利得は、相殺信号の振幅が前記遮断周波数の信号振幅と等しくなるように制御部30からの利得制御信号Gcにより制御される。このような構成により、相殺信号生成部21(24)の出力端では、元の信号と振幅が等しく、逆位相の信号が得られる。
FIG. 4 shows a configuration example of the cancellation signal generation unit 21 (24). The cancellation signal generation unit 21 (24) includes a fourth-order high-
尚、4次の高域通過フィルタは、必ずしもバタワース特性でなくても構わない。チェビシェフなどの伝達関数も、遮断周波数付近で位相回転が180度となる特性を持つ。合成後の妨害波レベルが最も小さくなるように制御部30が高域通過フィルタの遮断周波数を制御するように構成されていれば、高域通過フィルタの遮断周波数と、位相回転=180度の周波数とが必ずしも一致している必要はない。可変利得増幅器の利得は、制御部30からの利得制御信号Gcにより制御される。
Note that the fourth-order high-pass filter does not necessarily have Butterworth characteristics. A transfer function such as Chebyshev also has a characteristic that the phase rotation is 180 degrees near the cutoff frequency. If the
相殺信号生成部21の高域通過フィルタ211の遮断周波数を制御する方法について、図5を用いて説明する。相殺信号生成部24についても同様である。この例では、高域通過フィルタ211はMOTFET−Cフィルタで構成され、三極管領域で動作するMOSトランジスタのゲートバイアスを制御することで、MOSトランジスタのチャネル抵抗を変化させることが可能である。周波数調整都300は、制御部30の一部として、いわゆるDLL(Delay Locked Loop)回路の構成とされ、遅延回路としての機能を有するリファレンスフィルタ301からの出力信号の位相と、リファレンスフィルタ301を通過しない信号の位相とが予め決められた値(例えば90度)だけずれたときにロックする構成とする。リファレンスフィルタ301からの出力信号と、リファレンスフィルタ301を通過しない信号とが乗算器302において乗算され、乗算器302からは、妨害波の2倍の信号成分とDC成分とからなる信号が出力され、これがループフィルタ303に供給される。ループフィルタ303は、DC成分のみを抽出し、これをチャージポンプ304に制御信号として供給する。そして、リファレンスフィルタの出力信号と、リファレンスフィルタを通過しない信号との位相差が所定の値(例えば90度)になるまでは、チャージポンプ304においての電圧のチャージ動作を行い、リファレンスフィルタ301に対して目的とするレベルのゲート電圧を生成する。このゲート電圧は、遮断周波数制御信号Fcとして、被調整フィルタである高域通過フィルタ211にも供給され、高域通過フィルタ211の遮断周波数が制御される。
A method for controlling the cutoff frequency of the high-
ここで示した方法を用いた場合、位相は自律的に制御されるため、図1に示した検出部31は、位相を検出する必要がなくなる、これは、回路規模の低減に役立つ。もちろん、検出部31のような検出手段で位相を検出し、制御部が制御プログラムにより制御信号を発生するような構成としても構わない。
When the method shown here is used, since the phase is controlled autonomously, the
尚、ここで示した例の場合、高域通過フィルタの遮断周波数は、強い妨害波の存在する周波数にロックするが、妨害波が存在しない場合には、遮断周波数調整範囲の上限あるいは下限に張り付く。高域通過フィルタ211の遮断周波数の調整範囲は、遮断周波数が調整範囲の下限に張り付いた場合においても希望信号帯域に影響を与えないように設計する必要がある。W−CDMA方式の場合、希望チャネルベースバンド信号の帯域幅は1.92MHzであるので、高域通過フィルタの遮断周波数調整範囲の下限が例えば8MHz程度になるように、回路定数を選択することが望ましい。
In the case of the example shown here, the cutoff frequency of the high-pass filter is locked to a frequency where a strong interference wave exists, but if there is no interference wave, it sticks to the upper limit or the lower limit of the cutoff frequency adjustment range. . The adjustment range of the cut-off frequency of the high-
次に、相殺信号生成部21の可変利得増幅器212の利得制御方法について、図6を用いて説明する。相殺信号生成部24についても同様である。検出部31は、高域通過フィルタ311と検波器312からなる。高域通過フィルタ311は、合成後の信号から希望信号を除去する役割を担う。検波器312は、例えばダイオードを用いて交流信号を検波し低域通過フィルタで平滑化する手法により検波信号を得る。この検波信号を、帰還回路306を介して、相殺信号生成部21の可変利得増幅器212に、利得制御信号Gcとして負帰還させ、自動利得制御ループを構成する。帰還回路306は制御部30の一部を構成する。この自動利得制御ループの動作は、妨害波が最も抑圧されるように収束する。
Next, a gain control method of the
なお、ここでは、アナログの自動利得制御方法を示したが、A/D変換器、メモリ、プロセッサなどを用いて、デジタル的に利得制御を行う構成を採ってもよい。 Although an analog automatic gain control method is shown here, a configuration in which gain control is digitally performed using an A / D converter, a memory, a processor, or the like may be employed.
図7に、低域通過フィルタ32(33)の初段オペアンプOP1の出力端における振幅周波数特性を示す。妨害波が存在する周波数(この例では、11.3MHz)が抑圧された周波数特性を呈しており、後段の増幅器に入力される妨害波レベルが緩和される。図7の例では、11.3MHzにおいて17.6dB抑圧されており、これは、振幅に換算すると約1/8程度に相当する。 FIG. 7 shows the amplitude frequency characteristic at the output terminal of the first stage operational amplifier OP1 of the low-pass filter 32 (33). The frequency characteristic in which the frequency of the interference wave (in this example, 11.3 MHz) is suppressed is exhibited, and the interference wave level input to the amplifier at the subsequent stage is reduced. In the example of FIG. 7, 17.6 dB is suppressed at 11.3 MHz, which corresponds to about 1/8 in terms of amplitude.
図8は、低域通過フィルタ32(33)の出力における振幅周波数特性である。図7と同様に、妨害波の存在する周波数が抑圧された周波数特性を呈している。図8の周波数特性は、一見、低域通過フィルタの次数を大きくし、零点を11MHz付近に配した伝達関数と同様であるように見える。しかし、低域通過フィルタで同様の伝達関数を実現する場合、フィルタを構成する各オペアンプの出力での周波数応答に注目すると、妨害波周波数付近のノッチはフィルタ回路の比較的後半(例えば4段目以降)の部分で形成される。これは、フィルタの前半(例えば1段目〜3段目)のオペアンプが、大きなレベルの妨害波を扱わなければならないことを意味し、その結果、フィルタ回路は正常な動作をなしえない。本実施の形態ではフィルタの初段において、図7に示すような周波数応答が実現されていることにより、低域通過フィルタ全体の回路が正常に動作することを可能とする。 FIG. 8 shows the amplitude frequency characteristics at the output of the low-pass filter 32 (33). Similar to FIG. 7, the frequency characteristic in which the frequency in which the interference wave exists is suppressed is exhibited. At first glance, the frequency characteristic of FIG. 8 seems to be the same as the transfer function in which the order of the low-pass filter is increased and the zero point is arranged near 11 MHz. However, when a similar transfer function is realized by a low-pass filter, when attention is paid to the frequency response at the output of each operational amplifier constituting the filter, the notch near the interference wave frequency is a relatively second half of the filter circuit (for example, the fourth stage). And thereafter). This means that the operational amplifier in the first half of the filter (for example, the first stage to the third stage) must handle a large level of disturbing waves, and as a result, the filter circuit cannot operate normally. In the present embodiment, since the frequency response as shown in FIG. 7 is realized in the first stage of the filter, the entire circuit of the low-pass filter can operate normally.
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。 The preferred embodiments of the present invention have been described above, but various modifications and changes other than those mentioned above can be made.
11…アンテナ、12…デュプレクサ、14…帯域通過フィルタ、15…直交復調器、16…移相器、17…局部発振器、21…相殺信号生成部、22,23…バッファ、24…相殺信号生成部、30…制御部、31…検出部、32,33…低域通過フィルタ、34,35…可変利得増幅器、40…制御部、41…高域通過フィルタ、42…検出回路、44…シンセサイザ、45…可変減衰器、211…高域通過フィルタ、212…可変利得増幅器、300…周波数調整都、301…リファレンスフィルタ、302…乗算器、303…ループフィルタ、304…チャージポンプ、306…帰還回路、311…高域通過フィルタ、312…検波器、Fc…遮断周波数制御信号、Gc…利得制御信号
DESCRIPTION OF
Claims (7)
受信信号を復調する直交復調手段と、
この直交復調手段の復調出力から妨害波成分を抽出し逆位相で出力する相殺信号生成手段とを備え、
この相殺信号生成手段から出力された相殺信号を前記復調出力に加算することにより受信信号中の妨害波成分を相殺することを特徴とするダイレクトコンバージョン受信機。 A direct conversion receiver that directly converts a received signal in an RF frequency band to a baseband frequency band,
Orthogonal demodulation means for demodulating the received signal;
A cancellation signal generating means for extracting an interference wave component from the demodulated output of the orthogonal demodulating means and outputting it in an opposite phase;
A direct conversion receiver characterized in that an interference signal component in a received signal is canceled by adding the cancellation signal output from the cancellation signal generating means to the demodulated output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062214A JP2006246323A (en) | 2005-03-07 | 2005-03-07 | Direct conversion receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005062214A JP2006246323A (en) | 2005-03-07 | 2005-03-07 | Direct conversion receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006246323A true JP2006246323A (en) | 2006-09-14 |
Family
ID=37052224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005062214A Withdrawn JP2006246323A (en) | 2005-03-07 | 2005-03-07 | Direct conversion receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006246323A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019314B2 (en) | 2007-06-26 | 2011-09-13 | Sony Corporation | Radio communication apparatus |
-
2005
- 2005-03-07 JP JP2005062214A patent/JP2006246323A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019314B2 (en) | 2007-06-26 | 2011-09-13 | Sony Corporation | Radio communication apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3906792B2 (en) | High frequency signal receiving apparatus and manufacturing method thereof | |
US8350746B2 (en) | Anti jamming system | |
US20090310711A1 (en) | Transmitter and receiver capable of reducing in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof | |
JPH03213021A (en) | Sd receiver | |
JPH11234150A (en) | Digital demodulator | |
JP4731569B2 (en) | Image suppression receiver | |
JP3531571B2 (en) | Amplitude deviation correction circuit | |
JP5453195B2 (en) | High frequency receiver and radio receiver | |
US8880016B2 (en) | Anti-jamming system | |
JP2010183347A (en) | Fm-am demodulator, radio receiver, electronic device, and image correction adjustment method | |
US10263654B2 (en) | Radio receiver and intermediate frequency selection method | |
JP2006246323A (en) | Direct conversion receiver | |
JP4066446B2 (en) | Receiving apparatus and method | |
JP2007068143A (en) | Antenna matching unit and high frequency receiving device using the same | |
JP2007281653A (en) | Semiconductor integrated circuit, tv broadcast receiver, and tv broadcast receiving method | |
JP2006197633A (en) | High-frequency signal receiver | |
JP2009060476A (en) | Frequency synthesizer, control method of frequency synthesizer, multi-band telecommunication device | |
JP2001136447A (en) | Digital television receiving tuner | |
JP2019009497A (en) | Semiconductor device and method thereof | |
JP2008228128A (en) | Radio reception circuit and input interference wave reduction circuit | |
JP6257280B2 (en) | Phase noise elimination device | |
JP2001102942A (en) | Direct conversion receiver | |
JP4775740B2 (en) | Receiver circuit | |
JP2010147975A (en) | High-frequency receiver | |
JP2007013839A (en) | Wireless communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |