JP2006245372A - Manufacturing method of thin film transistor - Google Patents

Manufacturing method of thin film transistor Download PDF

Info

Publication number
JP2006245372A
JP2006245372A JP2005060159A JP2005060159A JP2006245372A JP 2006245372 A JP2006245372 A JP 2006245372A JP 2005060159 A JP2005060159 A JP 2005060159A JP 2005060159 A JP2005060159 A JP 2005060159A JP 2006245372 A JP2006245372 A JP 2006245372A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
substrate
semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005060159A
Other languages
Japanese (ja)
Other versions
JP4843963B2 (en
Inventor
Ryuichi Nakamura
隆一 中村
Osamu Kino
修 喜納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005060159A priority Critical patent/JP4843963B2/en
Publication of JP2006245372A publication Critical patent/JP2006245372A/en
Application granted granted Critical
Publication of JP4843963B2 publication Critical patent/JP4843963B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin film transistor 70, high in a production efficiency, simple in process, and provided with a stabilized gate insulation film, in the manufacturing method of the thin film transistor whose semiconductor is an organic semiconductor or an oxide semiconductor. <P>SOLUTION: The manufacturing method of the thin film transistor comprises a process (1) for forming an insulating film on a predetermined first substrate to form a gate insulating film 20; a process (2) for forming a gate electrode 30 on the gate insulating film 20; a process (3) for bonding a second substrate on the surfaces of the gate insulating film 20 and the gate electrode 30; a process (4) for peeling the gate insulating film 20 and the gate electrode 20 from the first substrate employing the second substrate as a supporting body; and a process (5) for laminating a source-drain electrode 50 and a semiconductor material 60 on the gate insulating film 20. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は薄膜トランジスタの製造方法に関する。   The present invention relates to a method for manufacturing a thin film transistor.

近年、電子ペーパーやＲＦＩＤタグ等の普及が注目され、その低価格化が求められている。これらにはトランジスタが必要である。しかし、現在のトランジスタ製造プロセスでは真空プロセスとフォトプロセスが必要であり、その製造コストは高い。このため、これらを現実のものとするには、従来のトランジスタよりも安価かつ大量に生産する必要がある。またフレキシブル基材上にトランジスタを形成することも求められている。   In recent years, the spread of electronic paper, RFID tags, and the like has attracted attention, and a reduction in the price has been demanded. These require transistors. However, the current transistor manufacturing process requires a vacuum process and a photo process, and its manufacturing cost is high. Therefore, in order to make them real, it is necessary to produce them at a lower cost and in a larger amount than conventional transistors. There is also a demand for forming a transistor on a flexible substrate.

このため、有機トランジスタなど、印刷法のような低温プロセスを用いたトランジスタが注目されている（非特許文献１）。   For this reason, a transistor using a low-temperature process such as an organic transistor such as an organic transistor has attracted attention (Non-Patent Document 1).

以下に公知の文献を示す。
日経エレクトロニクス２００４年２月１６日号９３ページ〜１１３ページ 原崎勇次 コーティング方式 １２６ページ 槇書店 １９７９年刊 Known documents are shown below.
Nikkei Electronics February 16, 2004, pages 93-113 Yuji Harasaki Coating method 126 pages Tsuji Shoten 1979

その理由は、低温での加工が可能であるので基材に樹脂フィルムを用いることが可能であること、すなわち半導体が有機物の場合は、これを溶媒に溶解した溶液を用い、印刷法等の湿式プロセスを用いた加工、半導体がある種の酸化物である場合にはマグネトロンスパッタ法等の室温での加工が可能だからである。   The reason is that it is possible to use a resin film as a base material because it can be processed at a low temperature. That is, when the semiconductor is an organic substance, a solution in which the semiconductor is dissolved is used, and a wet method such as a printing method is used. This is because processing using a process, or processing at room temperature such as a magnetron sputtering method is possible when a semiconductor is a certain kind of oxide.

ここでそのトランジスタとして検討されているのは電界効果トランジスタである。すなわち、このトランジスタはゲート電極、ゲート絶縁膜、ソース・ドレイン電極、そして半導体層から構成されている。   Here, a field effect transistor is considered as the transistor. That is, this transistor is composed of a gate electrode, a gate insulating film, source / drain electrodes, and a semiconductor layer.

そのうち、トランジスタを構成するゲート絶縁膜を湿式プロセスで形成した研究例ではその材料としてポリビニルフェノールやポリイミドを用いたことが報告されている（非特許文献 加藤他 第６５回応用物理学会学術講演会 講演予稿集 ｐ．１１６８ ２００４年）。   Among them, it has been reported that polyvinylphenol and polyimide are used as materials for the research example in which the gate insulating film constituting the transistor is formed by a wet process (non-patent document Kato et al. 65th JSAP scientific lecture) Proceedings, p. 1168, 2004).

このゲート絶縁膜は、厚さができるだけ薄いこと、望ましくは１ミクロン以下であり、かつピンホールのないことが求められる。   The gate insulating film is required to be as thin as possible, desirably 1 micron or less, and free from pinholes.

そして、一般的なトランジスタの製造工程では、あらかじめ形成されたゲート電極の上にゲート絶縁膜を形成するか、あるいは、あらかじめ形成されたソース・ドレイン電極および半導体層の上にゲート絶縁膜が形成される。   In a general transistor manufacturing process, a gate insulating film is formed on a pre-formed gate electrode, or a gate insulating film is formed on a pre-formed source / drain electrode and a semiconductor layer. The

しかし、たとえばスクリーン印刷で印刷した銀ペーストを電極として用いた場合、その厚さは一般的には１０ミクロン程度以上であり、表面の凹凸も１ミクロン以上となることがある。したがって、その表面にピンホールなくゲート絶縁膜を形成するのは非常に困難である。   However, for example, when a silver paste printed by screen printing is used as an electrode, the thickness is generally about 10 microns or more, and the surface unevenness may be 1 micron or more. Therefore, it is very difficult to form a gate insulating film without pinholes on the surface.

本発明はそのような課題の解決のためになされたものであり、生産効率が高く、簡便な工程で、かつ安定したゲート絶縁膜を有する有機トランジスタの製造方法を提供することにある。   The present invention has been made to solve such a problem, and it is an object of the present invention to provide a method for producing an organic transistor having a stable gate insulating film with high production efficiency and a simple process.

請求項第１の発明は、半導体が有機半導体または酸化物半導体であることを特徴とする薄膜トランジスタの製造方法において、以下の（１）から（５）の工程を具備することを特徴とする薄膜トランジスタの製造方法。
（１）所定の第一の基板上に絶縁性の膜を製膜しゲート絶縁膜を形成する工程
（２）前記ゲート絶縁膜上にゲート電極を形成する工程
（３）前記ゲート絶縁膜およびゲート電極表面に第二の基板を貼り付ける工程
（４）前記ゲート絶縁膜およびゲート電極を前記第二の基板を支持体として第一の基板から引き剥がす工程
（５）前記ゲート絶縁膜上にソース・ドレイン電極、半導体層を形成する工程
による薄膜トランジスタの製造方法を提供する。 A first aspect of the present invention is a method of manufacturing a thin film transistor, characterized in that the semiconductor is an organic semiconductor or an oxide semiconductor, comprising the following steps (1) to (5): Production method.
(1) Forming an insulating film on a predetermined first substrate to form a gate insulating film (2) Forming a gate electrode on the gate insulating film (3) The gate insulating film and the gate A step of attaching a second substrate to the electrode surface (4) A step of peeling off the gate insulating film and the gate electrode from the first substrate using the second substrate as a support (5) A method of manufacturing a thin film transistor by a process of forming a drain electrode and a semiconductor layer is provided.

なお、ソース・ドレイン電極、半導体層の積層の順番は原理的には定めはなく、半導体層を先に形成した場合はトップコンタクト構造とよばれるトランジスタが、ソース・ドレイン電極を先に形成した場合はボトムコンタクト構造と呼ばれるトランジスタがそれぞれ作製できる。   Note that the order of stacking the source / drain electrodes and the semiconductor layer is not determined in principle. When the semiconductor layer is formed first, a transistor called a top contact structure forms the source / drain electrode first. Each transistor can be fabricated as a bottom contact structure.

請求項第２の発明は、半導体が有機半導体または酸化物半導体であることを特徴とする薄膜トランジスタの製造方法において、以下の（１）から（５）の工程を具備することを特徴とする薄膜トランジスタの製造方法。
（１）所定の第一の基板上に絶縁性の膜を製膜しゲート絶縁膜を形成する工程
（２）前記ゲート絶縁膜上にソース・ドレイン電極、半導体層を形成する工程。
（３）前記ゲート絶縁膜およびソース・ドレイン電極、半導体表面に第二の基板を貼り付ける工程
（４）前記ゲート絶縁膜およびソース・ドレイン電極、半導体表面を前記第二の基板を支持体として第一の基板から引き剥がす工程
（５）前記ゲート絶縁膜上にゲート電極を形成する工程
による薄膜トランジスタの製造方法を提供する。 A second aspect of the present invention is a method of manufacturing a thin film transistor, characterized in that the semiconductor is an organic semiconductor or an oxide semiconductor, comprising the following steps (1) to (5): Production method.
(1) Forming an insulating film on a predetermined first substrate to form a gate insulating film (2) Forming a source / drain electrode and a semiconductor layer on the gate insulating film.
(3) A step of attaching a second substrate to the gate insulating film and source / drain electrodes and the semiconductor surface. (4) The gate insulating film, source / drain electrodes and semiconductor surface to the second substrate as a support. (5) A method of manufacturing a thin film transistor by a step of forming a gate electrode on the gate insulating film is provided.

なお、ソース・ドレイン電極、半導体層の積層の順番は原理的には定めはなく、半導体層を先に形成した場合はトップコンタクト構造とよばれるトランジスタが、ソース・ドレイン電極を先に形成した場合はボトムコンタクト構造と呼ばれるトランジスタがそれぞれ作製できる。   Note that the order of stacking the source / drain electrodes and the semiconductor layer is not determined in principle. When the semiconductor layer is formed first, a transistor called a top contact structure forms the source / drain electrode first. Each transistor can be fabricated as a bottom contact structure.

本発明によれば、ゲート絶縁膜はソース・ドレイン電極あるいはゲート電極の形成前に形成される。したがって、ゲート絶縁膜の硬化温度が基板の耐熱温度より高くても使用することができる。また、電極を印刷法で形成してもその表面の凹凸が問題とならないためフレキシブル基板上に簡単な工程で薄膜トランジスタを作製できる。   According to the present invention, the gate insulating film is formed before forming the source / drain electrode or the gate electrode. Therefore, the gate insulating film can be used even if the curing temperature is higher than the heat resistant temperature of the substrate. Further, even if the electrodes are formed by a printing method, the unevenness of the surface does not become a problem, so that a thin film transistor can be manufactured over a flexible substrate by a simple process.

本発明では薄膜トランジスタを構成するゲート絶縁膜を最初に形成し、しかるのちゲート電極、ソース・ドレイン電極、半導体層を順次形成する。そして、プラスチック基板上にトランジスタを形成する場合でも、ゲート絶縁膜はそれとは異なる第一の基板上に形成するので、この第一の基板としてシリコンウエハやガラス等の耐熱性に優れる材質の基板を用いれば、ゲート絶縁膜の製膜温度の制限を事実上受けることがない。   In the present invention, a gate insulating film constituting a thin film transistor is formed first, and then a gate electrode, a source / drain electrode, and a semiconductor layer are sequentially formed. Even when a transistor is formed on a plastic substrate, the gate insulating film is formed on a different first substrate. Therefore, a substrate made of a material having excellent heat resistance such as a silicon wafer or glass is used as the first substrate. If used, the gate insulating film deposition temperature is practically not limited.

また、あらかじめ形成されたゲート絶縁膜上に電極を形成するので、電極を印刷で形成してもゲート絶縁膜は電極表面の厚さや表面粗さの影響を受けない。   In addition, since the electrode is formed on the gate insulating film formed in advance, even if the electrode is formed by printing, the gate insulating film is not affected by the thickness or surface roughness of the electrode surface.

そして、第二の基板を支持体としてゲート絶縁膜を第一の基板から引き剥がすが、安定してこれを引き剥がすには第二の基板はフレキシブルである必要があり、これを実質的に薄膜トランジスタの基板となるので、自動的にフレキシブル基板に薄膜トランジスタが作製されることになる。   Then, the gate insulating film is peeled off from the first substrate using the second substrate as a support, but the second substrate needs to be flexible in order to peel it stably, which is substantially a thin film transistor. Therefore, the thin film transistor is automatically formed on the flexible substrate.

本発明でゲート絶縁膜の作製に用いた方法は、キャストコーティングと呼ばれる公知の技術を利用したものである。これは一般に平滑な表面が求められるときに用いられる加工方法であり、たとえば、鏡面加工したクロム等の所定の基板に樹脂溶液あるいは溶融した樹脂をダイコータやブレードコータなどを用いてその表面に塗布して、乾燥したのち剥離することにより表面の平滑なフィルムを得る方法である。   The method used for producing the gate insulating film in the present invention utilizes a known technique called cast coating. This is a processing method generally used when a smooth surface is required. For example, a resin solution or a melted resin is applied to a predetermined substrate such as mirror-finished chromium using a die coater or a blade coater. In this method, a film having a smooth surface is obtained by peeling after drying.

そして樹脂の塗布には、所定の樹脂溶液を塗布する方法（溶液キャスト法）、溶融した樹脂溶液を押出塗工する方法（溶融押出法）が知られており（非特許文献２）、本発明でも作製する膜の材質、膜厚に応じて適当な方法を用いることができる。   For the resin application, a method of applying a predetermined resin solution (solution casting method) and a method of extrusion coating of a molten resin solution (melt extrusion method) are known (Non-Patent Document 2). However, an appropriate method can be used depending on the material and thickness of the film to be manufactured.

なお、この方法では製膜後のフィルムの剥離を容易にするために、樹脂が塗布される基板表面を化学処理する。たとえば鏡面仕上げしたクロム表面を酢酸や硫酸等処理して不活性な表面を形成する。あるいはシリコーン樹脂、ポリオレフィン樹脂、アルキド樹脂、長鎖アルキル基含有樹脂、フッ素樹脂あるいはこれらのナトリウム塩やステアリン酸、そしてシランカップリング剤として知られているケイ素化合物などによる剥離層を設けることもできる。   In this method, the surface of the substrate to which the resin is applied is chemically treated in order to facilitate peeling of the film after film formation. For example, a mirror-finished chromium surface is treated with acetic acid or sulfuric acid to form an inactive surface. Alternatively, a release layer made of a silicone resin, a polyolefin resin, an alkyd resin, a long-chain alkyl group-containing resin, a fluororesin, or a sodium salt or stearic acid thereof, or a silicon compound known as a silane coupling agent can be provided.

また、トランジスタを構成するそれ以外の要素、すなわちゲート電極、ソース・ドレイン電極、半導体層のそれぞれについては、公知の加工手段を用いることができる。   For each of the other elements constituting the transistor, that is, the gate electrode, the source / drain electrode, and the semiconductor layer, known processing means can be used.

すなわちそれぞれを構成する材料をインキ化して、シリコーンゴム版、フレキソ版や樹脂凸版を用いた凸版印刷、グラビアシリンダーや平板状の彫刻版やエッチング版を用いた凹版印刷、あるいは水なし平版等を用いた平版印刷のような有版印刷、あるいはインクジェットやディスペンサを用いた無版印刷による加工手段を用いることができる。   In other words, the materials that make up each of the above are converted into ink, and used for relief printing using silicone rubber plates, flexographic plates and resin relief plates, intaglio printing using gravure cylinders, flat plate engraving plates and etching plates, or waterless lithographic plates, etc. It is possible to use plate printing such as lithographic printing, or plateless printing using an ink jet or a dispenser.

また、作製されたトランジスタの用途等に応じて、これらゲート電極、ソース・ドレイン電極、半導体層を構成する材料をあらかじめスピンコートやダイコート、スプレーコート等の方法でコーティングしたのち、パターニング用のレジストを前記手段によりパターニングして所定のパターンを形成する方法も使用可能である。   In addition, depending on the application of the manufactured transistor, etc., after coating these gate electrodes, source / drain electrodes, and semiconductor layer materials in advance by a method such as spin coating, die coating, spray coating, etc., a resist for patterning is applied. A method of forming a predetermined pattern by patterning using the above means can also be used.

また、現在報告されている有機トランジスタの研究例の多くがそうであるように、これらの電極・半導体を真空蒸着に代表されるドライプロセスを中心とした手段を前記印刷プロセスと組み合わせる、あるいはすべてこのようなドライプロセスで加工することももちろん可能である。したがって、半導体層には、ポリチオフェン誘導体ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等、既知の有機半導体や、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ、ＳｎＯ２等の酸化物半導体が使用可能である。   In addition, as is the case with many researches on organic transistors currently reported, these electrodes / semiconductors are combined with the printing process by means of a dry process represented by vacuum deposition, or all of them. Of course, it is possible to process by such a dry process. Therefore, in the semiconductor layer, known organic semiconductors such as polythiophene derivatives polythienylene vinylene derivatives, polyallylamine derivatives, polyacetylene derivatives, acene derivatives, oligothiophene derivatives, InGaZnO-based, InGaO-based, ZnGaO-based, InZnO-based, ZnO, An oxide semiconductor such as SnO 2 can be used.

第一の基板１０として鏡面研磨したステンレス板を用いた。剥離性向上のため、その表面にシリコーン離型剤（東芝シリコーン製 ＴＳＭ６２８１）の皮膜を形成した。表面に
ポリイミド前駆体（京セラケミカル製 ＫＥＭＩＴＩＴＥ ＣＴ４１１２）をスピンコートしたのち１８０℃で加熱してトランジスタのゲート絶縁膜となるポリイミド膜２０を１ミクロンの厚さに製膜した（図１）。 A mirror-polished stainless steel plate was used as the first substrate 10. In order to improve the peelability, a film of a silicone release agent (TSM6281 manufactured by Toshiba Silicone) was formed on the surface. A polyimide precursor (KEMITITE CT4112 manufactured by Kyocera Chemical Co., Ltd.) was spin-coated on the surface, and then heated at 180 ° C. to form a polyimide film 20 serving as a gate insulating film of the transistor with a thickness of 1 micron (FIG. 1).

次に、スクリーン印刷法により銀ペースト（アサヒ化学研究所 ＳＷ１１００−１）を用いて幅１００ミクロンのパターンを印刷して、１５０℃で加熱してゲート電極３０を形成した（図２）。   Next, a pattern having a width of 100 microns was printed using a silver paste (Asahi Chemical Laboratory SW1100-1) by screen printing, and heated at 150 ° C. to form the gate electrode 30 (FIG. 2).

次に、第２の基板４０として粘着フィルム（日東電工製 ＴＰ３００）をラミネートして（図３）、これを用いてステンレス板からゲート絶縁膜およびゲート電極を引き剥がした。   Next, an adhesive film (TP300 manufactured by Nitto Denko) was laminated as the second substrate 40 (FIG. 3), and the gate insulating film and the gate electrode were peeled off from the stainless steel plate using this.

次にゲート絶縁膜表面にスクリーン印刷法を用いて銀ペースト（アサヒ化学研究所 ＳＷ１１００−１）を用いて幅１００ミクロン、スペース５０ミクロンのパターンを印刷して、１５０℃で加熱してソース・ドレイン電極５０を形成した（図４）。   Next, a pattern of 100 microns width and 50 microns space is printed using silver paste (Asahi Chemical Research Laboratory SW1100-1) on the surface of the gate insulating film using screen printing, and heated at 150 ° C. to source and drain. An electrode 50 was formed (FIG. 4).

次に半導体溶液としてポリヘキシルチオフェン（アルドリッチ製）のクロロホルム溶液をマイクロピペットでソース・ドレイン電極上に滴下して乾燥させて半導体層６０を形成して有機トランジスタ７０を得た（図５）。その特性を測定したところ図６のような結果を得た。   Next, a chloroform solution of polyhexylthiophene (manufactured by Aldrich) as a semiconductor solution was dropped on the source / drain electrodes with a micropipette and dried to form a semiconductor layer 60 to obtain an organic transistor 70 (FIG. 5). When the characteristics were measured, the result as shown in FIG. 6 was obtained.

第一の基板１０として鏡面研磨したステンレス板を用いた。剥離性向上のため、その表面にシリコーン離型剤（東芝シリコーン製 TSM6281）の皮膜を形成した。その表面にポリイミド前駆体（京セラケミカル製 ＫＥＭＩＴＩＴＥ ＣＴ４１１２）をスピンコートしたのち１８０℃で加熱してトランジスタのゲート絶縁膜２０となるポリイミド膜を形成した（図７）。   A mirror-polished stainless steel plate was used as the first substrate 10. In order to improve the peelability, a film of a silicone release agent (TSM6281 made by Toshiba Silicone) was formed on the surface. A polyimide precursor (KEMITITE CT4112 manufactured by Kyocera Chemical Co., Ltd.) was spin-coated on the surface, and then heated at 180 ° C. to form a polyimide film that became the gate insulating film 20 of the transistor (FIG. 7).

次に半導体溶液としてポリヘキシルチオフェン（アルドリッチ製）のクロロホルム溶液をマイクロピペットでソース・ドレイン電極上に滴下して乾燥させて半導体層６０を形成した（図８）。   Next, a chloroform solution of polyhexylthiophene (manufactured by Aldrich) as a semiconductor solution was dropped on the source / drain electrodes with a micropipette and dried to form a semiconductor layer 60 (FIG. 8).

次にスクリーン印刷法により銀ペースト（アサヒ化学研究所 ＳＷ１１００−１）を用いて幅１００ミクロン、スペース５０ミクロンのパターンを印刷して、１５０℃で加熱してソース・ドレイン電極５０を形成した（図９）。   Next, a pattern having a width of 100 microns and a space of 50 microns was printed using a silver paste (Asahi Chemical Laboratory SW1100-1) by screen printing, and heated at 150 ° C. to form the source / drain electrodes 50 (FIG. 9).

次に、第２の基板４０として粘着フィルム（日東電工）をラミネートして（図１０）、ステンレス板からゲート絶縁膜およびゲート電極を引き剥がした（図１１）。   Next, an adhesive film (Nitto Denko) was laminated as the second substrate 40 (FIG. 10), and the gate insulating film and the gate electrode were peeled off from the stainless steel plate (FIG. 11).

次に、スクリーン印刷法を用いて銀ペースト（アサヒ化学研究所 ＳＷ１１００−１）を用いて幅１００ミクロンのパターンを印刷して、１５０℃で加熱してゲート電極３０を形成して薄膜トランジスタ７０を得た。その特性を測定したところ図６のような結果を得た。   Next, a screen paste is used to print a pattern having a width of 100 microns using a silver paste (Asahi Chemical Laboratory SW1100-1) and heated at 150 ° C. to form the gate electrode 30 to obtain the thin film transistor 70. It was. When the characteristics were measured, the result as shown in FIG. 6 was obtained.

第一の基板１０として鏡面研磨したステンレス板を用いた。剥離性向上のため、その表面にシリコーン離型剤（東芝シリコーン製 ＴＳＭ６２８１）の皮膜を形成した。表面にポリイミド前駆体（京セラケミカル製 ＫＥＭＩＴＩＴＥ ＣＴ４１１２）をスピンコートしたのち１８０℃で加熱してトランジスタのゲート絶縁膜となるポリイミド膜２０を１ミクロンの厚さに製膜した（図１）。   A mirror-polished stainless steel plate was used as the first substrate 10. In order to improve the peelability, a film of a silicone release agent (TSM6281 manufactured by Toshiba Silicone) was formed on the surface. A polyimide precursor (KEMITITE CT4112 manufactured by Kyocera Chemical Co., Ltd.) was spin-coated on the surface, and then heated at 180 ° C. to form a polyimide film 20 serving as a gate insulating film of the transistor to a thickness of 1 micron (FIG. 1).

次に、スクリーン印刷法により銀ペースト（アサヒ化学研究所 ＳＷ１１００−１）を用いて幅１００ミクロンのパターンを印刷して、１５０℃で加熱してゲート電極３０を形成した（図２）。   Next, a pattern having a width of 100 microns was printed using a silver paste (Asahi Chemical Laboratory SW1100-1) by screen printing, and heated at 150 ° C. to form the gate electrode 30 (FIG. 2).

次に、第２の基板４０として粘着フィルム（日東電工製 ＴＰ３００）をラミネートして（図３）、これを用いてステンレス板からゲート絶縁膜およびゲート電極を引き剥がした。   Next, an adhesive film (TP300 manufactured by Nitto Denko) was laminated as the second substrate 40 (FIG. 3), and the gate insulating film and the gate electrode were peeled off from the stainless steel plate using this.

次にゲート絶縁膜表面にスクリーン印刷法を用いてＩＴＯペースト（住友金属鉱山製Ｘ１０１Ｈ）を用いて幅１００ミクロン、スペース５０ミクロンのパターンを印刷して、１５０℃で加熱してソース・ドレイン電極５０を形成した（図４）。   Next, a 100 μm wide and 50 μm space pattern is printed on the surface of the gate insulating film using an ITO paste (X101H manufactured by Sumitomo Metal Mining) using a screen printing method, and heated at 150 ° C. to heat the source / drain electrodes 50. Was formed (FIG. 4).

次に半導体としてＩｎＧａＺｎＯ4をｒｆマグネトロンスパッタ法によりＡｒ＋Ｏ2の混合ガスをおよびシャドウマスクを用いて室温成膜することにより半導体層６０を形成して薄膜トランジスタ７０を得た（図５）。その特性を測定したところ図６のような結果を得た。 Next, a semiconductor layer 60 was formed by depositing InGaZnO 4 as a semiconductor at room temperature using an Ar + O 2 mixed gas and a shadow mask by rf magnetron sputtering to obtain a thin film transistor 70 (FIG. 5). When the characteristics were measured, the result as shown in FIG. 6 was obtained.

本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる有機トランジスタの電気特性を示す図である。It is a figure which shows the electrical property of the organic transistor concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention. 本発明の一実施例にかかる工程を示す断面図である。It is sectional drawing which shows the process concerning one Example of this invention.

符号の説明Explanation of symbols

１０・・・第１の基板
２０・・・ゲート絶縁膜
３０・・・ゲート電極
４０・・・第２の基板
５０・・・ソース・ドレイン電極
６０・・・半導体層
７０・・・薄膜トランジスタ DESCRIPTION OF SYMBOLS 10 ... 1st board | substrate 20 ... Gate insulating film 30 ... Gate electrode 40 ... 2nd board | substrate 50 ... Source / drain electrode 60 ... Semiconductor layer 70 ... Thin-film transistor

Claims (2)

半導体が有機半導体または酸化物半導体であることを特徴とする薄膜トランジスタの製造方法において、以下の（１）から（５）の工程を具備することを特徴とする薄膜トランジスタの製造方法
（１）所定の第一の基板上に絶縁性の膜を製膜しゲート絶縁膜を形成する工程
（２）前記ゲート絶縁膜上にゲート電極を形成する工程
（３）前記ゲート絶縁膜およびゲート電極表面に第二の基板を貼り付ける工程
（４）前記ゲート絶縁膜およびゲート電極を前記第二の基板を支持体として第一の基板から引き剥がす工程
（５）前記ゲート絶縁膜上にソース・ドレイン電極および半導体材料を積層する工程 A method of manufacturing a thin film transistor, characterized in that the semiconductor is an organic semiconductor or an oxide semiconductor, comprising the following steps (1) to (5): Forming an insulating film on one substrate to form a gate insulating film; (2) forming a gate electrode on the gate insulating film; and (3) forming a second electrode on the gate insulating film and the gate electrode surface. (4) A step of peeling off the gate insulating film and the gate electrode from the first substrate using the second substrate as a support (5) A source / drain electrode and a semiconductor material on the gate insulating film Lamination process 半導体が有機半導体または酸化物半導体であることを特徴とする薄膜トランジスタの製造方法において、以下の（１）から（６）の工程を具備することを特徴とする薄膜トランジスタの製造方法
（１）所定の第一の基板上に絶縁性の膜を製膜しゲート絶縁膜を形成する工程
（２）前記ゲート絶縁膜上にソース・ドレイン電極および半導体層を形成する工程
（３）前記ゲート絶縁膜およびソース・ドレイン電極、半導体表面に第二の基板を貼り付ける工程
（４）前記ゲート絶縁膜およびソース・ドレイン電極、半導体表面を前記第二の基板を支持体として第一の基板から引き剥がす工程
（５）前記ゲート絶縁膜上にゲート電極を形成する工程 A method of manufacturing a thin film transistor, characterized in that the semiconductor is an organic semiconductor or an oxide semiconductor, comprising the following steps (1) to (6): Forming an insulating film on one substrate to form a gate insulating film; (2) forming a source / drain electrode and a semiconductor layer on the gate insulating film; and (3) forming the gate insulating film and the source A step of attaching a second substrate to the drain electrode and the semiconductor surface (4) A step of peeling the gate insulating film, the source / drain electrode and the semiconductor surface from the first substrate using the second substrate as a support (5) Forming a gate electrode on the gate insulating film;
JP2005060159A 2005-03-04 2005-03-04 Thin film transistor manufacturing method Expired - Fee Related JP4843963B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005060159A JP4843963B2 (en) 2005-03-04 2005-03-04 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005060159A JP4843963B2 (en) 2005-03-04 2005-03-04 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2006245372A true JP2006245372A (en) 2006-09-14
JP4843963B2 JP4843963B2 (en) 2011-12-21

Family

ID=37051449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005060159A Expired - Fee Related JP4843963B2 (en) 2005-03-04 2005-03-04 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP4843963B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109296A (en) * 2013-12-03 2015-06-11 国立大学法人山形大学 Flexible device manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459851A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of soi wafer
JP2001007341A (en) * 1999-06-25 2001-01-12 Sony Corp Semiconductor device and manufacture thereof
JP2003046085A (en) * 2001-08-01 2003-02-14 Seiko Epson Corp Semiconductor device and method of manufacturing the same
JP2004530308A (en) * 2001-06-12 2004-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Embedded circuit and device methods and structures
JP2004363484A (en) * 2003-06-06 2004-12-24 Trecenti Technologies Inc Semiconductor device and its manufacturing method
JP2005123290A (en) * 2003-10-15 2005-05-12 Toppan Printing Co Ltd Thin-film transistor and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459851A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Manufacture of soi wafer
JP2001007341A (en) * 1999-06-25 2001-01-12 Sony Corp Semiconductor device and manufacture thereof
JP2004530308A (en) * 2001-06-12 2004-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Embedded circuit and device methods and structures
JP2003046085A (en) * 2001-08-01 2003-02-14 Seiko Epson Corp Semiconductor device and method of manufacturing the same
JP2004363484A (en) * 2003-06-06 2004-12-24 Trecenti Technologies Inc Semiconductor device and its manufacturing method
JP2005123290A (en) * 2003-10-15 2005-05-12 Toppan Printing Co Ltd Thin-film transistor and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109296A (en) * 2013-12-03 2015-06-11 国立大学法人山形大学 Flexible device manufacturing method

Also Published As

Publication number Publication date
JP4843963B2 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4358430B2 (en) Method for manufacturing integrated circuit device
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP2008258608A (en) Bipolar transistor design
KR100797092B1 (en) Method for fabrication of organic thin film transistor using microcontact printing
JP2009272523A (en) Thin-film transistor, and method of manufacturing the same
TW201244199A (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
KR20110036672A (en) Method for producing semiconductor device
JP2010123778A (en) Method for manufacturing thin film semiconductor device
US20090050352A1 (en) Substrate structures for flexible electronic devices and fabrication methods thereof
JP2007073856A (en) Formation method of conductive pattern, manufacturing method of semiconductor device, and manufacturing method of organic electroluminescent element
JP4843963B2 (en) Thin film transistor manufacturing method
JP2009239033A (en) Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array
JP5700291B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE USING THE THIN FILM TRANSISTOR
JP6241573B2 (en) Manufacturing method of electronic device
JP5891625B2 (en) Organic semiconductor device manufacturing method and organic semiconductor device
CN100505186C (en) Process for preparing vertical thin-film transistor
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
JP2006186293A (en) Method of manufacturing thin film transistor
JP5098159B2 (en) Thin film transistor manufacturing method
JP5375058B2 (en) Thin film transistor array and manufacturing method thereof
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device
JP2007234974A (en) Organic thin film transistor
JP2013074191A (en) Thin film transistor array, manufacturing method therefor, and image display device
JP2005072188A (en) Organic transistor and method for manufacturing the same
WO2014155998A1 (en) Thin-film transistor array and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees