JP2006245342A - Method of manufacturing semiconductor laser - Google Patents

Method of manufacturing semiconductor laser Download PDF

Info

Publication number
JP2006245342A
JP2006245342A JP2005059596A JP2005059596A JP2006245342A JP 2006245342 A JP2006245342 A JP 2006245342A JP 2005059596 A JP2005059596 A JP 2005059596A JP 2005059596 A JP2005059596 A JP 2005059596A JP 2006245342 A JP2006245342 A JP 2006245342A
Authority
JP
Japan
Prior art keywords
layer
type inp
inp
block layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005059596A
Other languages
Japanese (ja)
Inventor
Toru Ota
徹 太田
Masayoshi Takemi
政義 竹見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005059596A priority Critical patent/JP2006245342A/en
Publication of JP2006245342A publication Critical patent/JP2006245342A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor laser wherein an n-n connection is prevented from being made between an n-type InP clad layer or an n-type InP contact layer and an n-type InP block layer so as to reduce a leakage current. <P>SOLUTION: A p-type InP buffer layer 2, an active layer 3, and an n-type InP clad layer 4 formed on a p-type InP substrate 1 are processed through a first dry etching process for the formation of a ridge 6. Then, after a p-type InP block layer 7 and an n-type InP block layer 8 are formed on both the sides of a ridge 6, the n-type InP block layer 8 formed on the (111) B surface of the p-type InP block layer 7 is removed by a second dry etching process. The second dry etching process can be carried out using HCl gas. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体レーザの製造方法に関し、より詳細には、ＩｎＰ系の半導体レーザの製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor laser, and more particularly to a method for manufacturing an InP semiconductor laser.

図８〜図１２を用いて、従来法によるＩｎＰ系半導体レーザの製造方法について説明する。   A conventional method of manufacturing an InP semiconductor laser will be described with reference to FIGS.

まず、ｐ型ＩｎＰ基板１１の上に、ｐ型ＩｎＰバッファ層１２、多重量子井戸活性層１３およびｎ型ＩｎＰクラッド層１４をこの順に積層する（図８）。   First, a p-type InP buffer layer 12, a multiple quantum well active layer 13, and an n-type InP clad layer 14 are stacked in this order on a p-type InP substrate 11 (FIG. 8).

次に、ｎ型ＩｎＰクラッド層１４の上に、ＳｉＯ２膜１５をスパッタ法などによって形成した後、フォトリソグラフィー法によって、幅１μｍ程度のライン状にＳｉＯ２膜１５をパターニングする（図９）。 Next, after forming the SiO 2 film 15 on the n-type InP clad layer 14 by sputtering or the like, the SiO 2 film 15 is patterned into a line having a width of about 1 μm by photolithography (FIG. 9).

次いで、ＳｉＯ２膜１５をマスクとしたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、ｎ型ＩｎＰクラッド層１４および多重量子井戸活性層１３を順にドライエッチングした後、さらに、ｐ型ＩｎＰバッファ層１２を所定の膜厚までドライエッチングする。これにより、図１０に示すように、ｐ型ＩｎＰバッファ層１２、多重量子井戸活性層１３およびｎ型ＩｎＰクラッド層１４からなるリッジ形状の部分（以下、リッジ部と称す。）１６が形成される。 Next, the n-type InP cladding layer 14 and the multiple quantum well active layer 13 are sequentially dry-etched by RIE (Reactive Ion Etching) using the SiO 2 film 15 as a mask, and then the p-type InP buffer layer 12 is further removed in a predetermined manner. Dry etching to film thickness. Thus, as shown in FIG. 10, a ridge-shaped portion (hereinafter referred to as a ridge portion) 16 composed of the p-type InP buffer layer 12, the multiple quantum well active layer 13, and the n-type InP cladding layer 14 is formed. .

次に、ＩｎＰブロック層の成長を行う。この場合、ＳｉＯ２膜１５の上にはＩｎＰ層は成長しないので、リッジ部１６の周囲にのみＩｎＰ層を選択成長させることができる。 Next, the InP block layer is grown. In this case, since the InP layer does not grow on the SiO 2 film 15, the InP layer can be selectively grown only around the ridge portion 16.

具体的には、電流ブロック効果を得るために、ｐ型ＩｎＰブロック層１７、ｎ型ＩｎＰブロック層１８およびｐ型ＩｎＰブロック層１９の順で形成する（図１１）。このとき、ｐ型Ｉｎｐブロック層１７は、ＳｉＯ２膜１５とリッジ部１６との界面から（１１１）Ｂ面を形成しながら成長していく。そして、これに続いて、ｎ型ＩｎＰブロック層１８およびｐ型ＩｎＰブロック層１９が成長する。 Specifically, in order to obtain the current blocking effect, the p-type InP block layer 17, the n-type InP block layer 18, and the p-type InP block layer 19 are formed in this order (FIG. 11). At this time, the p-type Inp block layer 17 grows while forming a (111) B surface from the interface between the SiO 2 film 15 and the ridge portion 16. Subsequently, an n-type InP block layer 18 and a p-type InP block layer 19 are grown.

しかしながら、上記のＩｎＰブロック層の成長工程では次のような問題があった。   However, the above InP block layer growth process has the following problems.

上述したように、ｐ型ＩｎＰブロック層は（１１１）Ｂ面を形成しながら成長していく性質を有している。ここで、（１１１）Ｂ面上でのｎ型ＩｎＰブロック層の成長は非常に遅いので、（１１１）Ｂ面は、ｎ型ＩｎＰブロック層に対して成長停止面となる。   As described above, the p-type InP block layer has the property of growing while forming the (111) B plane. Here, since the growth of the n-type InP block layer on the (111) B plane is very slow, the (111) B plane becomes a growth stop plane with respect to the n-type InP block layer.

しかし、ドライエッチングによって逆メサ方位にリッジ部１６を形成した場合、リッジ部１６の幅方向でのうねりや、ＳｉＯ２膜１５の側から拡散したＩｎなどの影響によって、（１１１）Ｂ面が平坦に形成されず、成長停止面としての役割を十分に果たすことができない。このため、ＳｉＯ２膜１５の近傍でｎ型ＩｎＰブロック層１８の成長速度が速くなり、（１１１）Ｂ面の上に僅かながらｎ型ＩｎＰブロック層１８が形成される。 However, when the ridge portion 16 is formed in the reverse mesa direction by dry etching, the (111) B surface is flat due to the influence of the ridge in the width direction of the ridge portion 16 or In diffused from the SiO 2 film 15 side. In other words, it cannot be used as a growth stop surface. For this reason, the growth rate of the n-type InP block layer 18 is increased in the vicinity of the SiO 2 film 15, and the n-type InP block layer 18 is slightly formed on the (111) B plane.

これにより、図１１に示すように、ｎ型ＩｎＰクラッド層１４とｎ型ＩｎＰブロック層１８とが電気的に接続してしまうという問題があった。また、ｐ型ＩｎＰブロック層１９を形成した後は、ＳｉＯ２膜１５を除去してからｎ型ＩｎＰコンタクト層２０を形成するが（図１２）、ｎ型ＩｎＰコンタクト層２０についてもｎ型ＩｎＰブロック層１８と電気的に接続してしまうという問題があった。 As a result, as shown in FIG. 11, there is a problem that the n-type InP cladding layer 14 and the n-type InP block layer 18 are electrically connected. After the p-type InP block layer 19 is formed, the SiO 2 film 15 is removed and then the n-type InP contact layer 20 is formed (FIG. 12). The n-type InP contact layer 20 is also formed of the n-type InP block. There was a problem of being electrically connected to the layer 18.

こうした電気的な接続（ｎ−ｎ接続）が生じると、半導体レーザに電流を注入する際にリーク電流が発生するために、十分な電流ブロック効果を得ることができなくなる。したがって、所望とするレーザ特性を実現することができない。   When such an electrical connection (nn connection) occurs, a leak current is generated when current is injected into the semiconductor laser, so that a sufficient current blocking effect cannot be obtained. Therefore, desired laser characteristics cannot be realized.

この問題に対しては、成長表面が（１３３）面になるまでｐ型ＩｎＰブロック層を成長させた後に、ｎ型ＩｎＰブロック層を成長させることによって、ｎ型ＩｎＰブロック層でｐ型ＩｎＰブロック層を囲んでリーク電流を低減する技術が開示されている（例えば、特許文献１参照。）。   To solve this problem, the p-type InP block layer is grown by growing the n-type InP block layer after growing the p-type InP block layer until the growth surface becomes the (133) plane. Has been disclosed (see, for example, Patent Document 1).

特開平６−１２５１３１号公報JP-A-6-125131

しかしながら、上記の技術においては、（１１１）Ｂ面の形成と同様に、（１３３）面の上にも僅かながらｎ型ＩｎＰブロック層が形成されると考えられる。したがってこの方法では、上述した問題を十分に解決するには至らない。   However, in the above technique, it is considered that an n-type InP block layer is slightly formed on the (133) plane as in the formation of the (111) B plane. Therefore, this method does not sufficiently solve the above-described problem.

本発明は、このような問題点に鑑みてなされたものである。すなわち、本発明の目的は、ｎ型ＩｎＰクラッド層またはｎ型ＩｎＰコンタクト層と、ｎ型ＩｎＰブロック層との間でｎ−ｎ接続が起こるのを防いで、リーク電流を低減することのできる半導体レーザの製造方法を提供することにある。   The present invention has been made in view of such problems. That is, an object of the present invention is to provide a semiconductor capable of reducing leakage current by preventing nn connection between the n-type InP cladding layer or n-type InP contact layer and the n-type InP block layer. The object is to provide a method of manufacturing a laser.

本発明の他の目的および利点は以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本発明は、第１導電型のＩｎＰ基板の上に第１導電型のＩｎＰバッファ層を形成する工程と、このＩｎＰバッファ層の上に活性層を形成する工程と、この活性層の上に第２導電型のＩｎＰクラッド層を形成する工程と、このＩｎＰクラッド層の上にＳｉＯ２膜を形成する工程と、フォトリソグラフィー法によりＳｉＯ２膜を所定のパターンに加工する工程と、加工後のＳｉＯ２膜をマスクとした第１のドライエッチングによって、ＩｎＰクラッド層、活性層およびＩｎＰバッファ層をリッジ形状に加工する工程と、このリッジ形状の部分の両側に第１導電型の第１のＩｎＰブロック層を形成する工程と、この第１のＩｎＰブロック層の上に第２導電型の第２のＩｎＰブロック層を形成する工程と、第１のＩｎＰブロック層の（１１１）Ｂ面の上に形成された第２のＩｎＰブロック層を第２のドライエッチングによって除去する工程と、第２のドライエッチングを終えた後で、第１のＩｎＰブロック層および第２のＩｎＰブロック層の上に、第１導電型の第３のＩｎＰブロック層を形成する工程と、ＳｉＯ２膜を除去する工程と、ＳｉＯ２膜の除去により露出したＩｎＰクラッド層と、第３のＩｎＰブロック層との上に、第２導電型のＩｎＰコンタクト層を形成する工程とを有することを特徴とする半導体レーザの製造方法に関する。 The present invention includes a step of forming a first conductivity type InP buffer layer on a first conductivity type InP substrate, a step of forming an active layer on the InP buffer layer, and a step of forming a first conductivity type InP buffer layer on the active layer. A step of forming a two-conductivity type InP cladding layer, a step of forming a SiO 2 film on the InP cladding layer, a step of processing the SiO 2 film into a predetermined pattern by a photolithography method, and a post-processing SiO 2 layer A step of processing the InP cladding layer, the active layer, and the InP buffer layer into a ridge shape by first dry etching using the two films as a mask, and a first InP block of the first conductivity type on both sides of the ridge-shaped portion Forming a layer, forming a second conductivity type second InP block layer on the first InP block layer, and a (111) B surface of the first InP block layer The step of removing the second InP block layer formed thereon by the second dry etching, and after finishing the second dry etching, on the first InP block layer and the second InP block layer and forming a third InP blocking layer of the first conductivity type, and removing the SiO 2 film, and the InP cladding layer exposed by the removal of the SiO 2 film, on the third InP blocking layer And a step of forming a second conductivity type InP contact layer.

本発明によれば、（１１１）Ｂ面の上に成長した第２のＩｎＰブロック層を第２のドライエッチングによって除去するので、第１および第３のＩｎＰブロック層によって第２のＩｎＰブロック層を取り囲むことができる。したがって、ＩｎＰクラッド層またはＩｎＰコンタクト層と、第２のＩｎＰブロック層との間でｎ−ｎ接続が起こるのを防いで、リーク電流を低減できる半導体レーザを提供することが可能となる。   According to the present invention, since the second InP block layer grown on the (111) B plane is removed by the second dry etching, the second InP block layer is formed by the first and third InP block layers. Can be surrounded. Therefore, it is possible to provide a semiconductor laser capable of preventing a nn connection between the InP cladding layer or the InP contact layer and the second InP block layer and reducing the leakage current.

図１〜図７を用いて、本実施の形態における半導体レーザの製造方法を説明する。尚、これらの図において、同じ符号を付した部分は同じものであることを示してる。   A method for manufacturing a semiconductor laser in the present embodiment will be described with reference to FIGS. In these drawings, the same reference numerals indicate the same parts.

まず、ｐ型ＩｎＰ基板１の上に、ｐ型ＩｎＰバッファ層２、多重量子井戸活性層３およびｎ型ＩｎＰクラッド層４をこの順に積層する（図１）。   First, a p-type InP buffer layer 2, a multiple quantum well active layer 3, and an n-type InP clad layer 4 are laminated in this order on a p-type InP substrate 1 (FIG. 1).

次に、ｎ型ＩｎＰクラッド層４の上に、ＳｉＯ２膜５をスパッタ法などによって形成した後、フォトリソグラフィー法によって、幅１μｍ程度のライン状にＳｉＯ２膜５をパターニングする（図２）。 Next, after the SiO 2 film 5 is formed on the n-type InP clad layer 4 by sputtering or the like, the SiO 2 film 5 is patterned into a line having a width of about 1 μm by photolithography (FIG. 2).

次いで、ＳｉＯ２膜５をマスクとしたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、ｎ型ＩｎＰクラッド層４および多重量子井戸活性層３を順にドライエッチングした後、さらに、ｐ型ＩｎＰバッファ層２を所定の膜厚までドライエッチングする（第１のドライエッチング）。これにより、図３に示すように、ｐ型ＩｎＰバッファ層２、多重量子井戸活性層３およびｎ型ＩｎＰクラッド層４からなるリッジ形状の部分（以下、リッジ部と称す。）６が形成される。尚、本実施の形態においては、ｐ型ＩｎＰ基板１が完全に露出するまで、ｐ型ＩｎＰバッファ層２をドライエッチングしてもよい。 Next, after the n-type InP cladding layer 4 and the multiple quantum well active layer 3 are sequentially dry-etched by RIE (Reactive Ion Etching) using the SiO 2 film 5 as a mask, the p-type InP buffer layer 2 is further subjected to a predetermined process. Dry etching is performed to a film thickness (first dry etching). As a result, as shown in FIG. 3, a ridge-shaped portion (hereinafter referred to as a ridge portion) 6 composed of the p-type InP buffer layer 2, the multiple quantum well active layer 3, and the n-type InP cladding layer 4 is formed. . In the present embodiment, the p-type InP buffer layer 2 may be dry-etched until the p-type InP substrate 1 is completely exposed.

次に、ＩｎＰブロック層の成長を行う。   Next, the InP block layer is grown.

まず、第１のＩｎＰブロック層としてのｐ型ＩｎＰブロック層７を形成し、続いて、この上に、第２のＩｎＰブロック層としてのｎ型ＩｎＰブロック層８を形成する。このとき、図４に示すように、ｐ型ＩｎＰブロック層７の（１１１）Ｂ面の上に、ｎ型ＩｎＰブロック層８が僅かながら成長する。   First, a p-type InP block layer 7 as a first InP block layer is formed, and then an n-type InP block layer 8 as a second InP block layer is formed thereon. At this time, as shown in FIG. 4, the n-type InP block layer 8 is slightly grown on the (111) B surface of the p-type InP block layer 7.

本発明においては、ｎ型ＩｎＰブロック層８を形成した後に、この表面をドライエッチングして（第２のドライエッチング）、（１１１）Ｂ面の上に成長したｎ型ＩｎＰブロック層８を除去することを特徴としている（図５）。（１１１）Ｂ面の上に成長したｎ型ＩｎＰブロック層８は、（１１１）方向のエッチングレートを有しているので、ＨＣｌガスなどのエッチングガスによって除去することが可能である。   In the present invention, after the n-type InP blocking layer 8 is formed, this surface is dry-etched (second dry etching) to remove the n-type InP blocking layer 8 grown on the (111) B plane. (Fig. 5). Since the n-type InP blocking layer 8 grown on the (111) B surface has an etching rate in the (111) direction, it can be removed by an etching gas such as HCl gas.

例えば、ｐ型ＩｎＰブロック層７およびｎ型ＩｎＰブロック層８を形成した後に、同じ反応チャンバ内にＨＣｌガスを導入して第２のドライエッチングを行うことができる。   For example, after forming the p-type InP block layer 7 and the n-type InP block layer 8, the second dry etching can be performed by introducing HCl gas into the same reaction chamber.

第２のドライエッチングを終えた後は、ｐ型ＩｎＰブロック層７とｎ型ＩｎＰブロック層８の上に、第３のＩｎＰ層としてのｐ型ＩｎＰブロック層９を形成する（図６）。これにより、ｎ型ＩｎＰブロック層８を、ｐ型ＩｎＰブロック層７とｐ型ＩｎＰブロック層９によって完全に取り囲むことができる。したがって、ｎ型ＩｎＰクラッド層４とｎ型ＩｎＰブロック層８とが電気的に接続するのを防ぐことができる。   After the second dry etching is finished, a p-type InP block layer 9 as a third InP layer is formed on the p-type InP block layer 7 and the n-type InP block layer 8 (FIG. 6). Thus, the n-type InP block layer 8 can be completely surrounded by the p-type InP block layer 7 and the p-type InP block layer 9. Therefore, it is possible to prevent the n-type InP cladding layer 4 and the n-type InP block layer 8 from being electrically connected.

次に、不要となったＳｉＯ２膜５を除去した後、リッジ部６およびｐ型ＩｎＰブロック層９の上に、ｎ型ＩｎＰコンタクト層１０を形成する（図７）。本実施の形態によれば、ｎ型ＩｎＰブロック層８は、ｐ型ＩｎＰブロック層７とｐ型ＩｎＰブロック層９によって完全に取り囲まれているので、ｎ型ＩｎＰコンタクト層１０とｎ型ＩｎＰブロック層８とが電気的に接続することはない。 Next, after the unnecessary SiO 2 film 5 is removed, an n-type InP contact layer 10 is formed on the ridge portion 6 and the p-type InP block layer 9 (FIG. 7). According to the present embodiment, since the n-type InP block layer 8 is completely surrounded by the p-type InP block layer 7 and the p-type InP block layer 9, the n-type InP contact layer 10 and the n-type InP block layer 8 is not electrically connected.

以上述べたように、本発明によれば、（１１１）Ｂ面の上に成長したｎ型ＩｎＰブロック層をドライエッチングによって除去するので、ｐ型ＩｎＰブロック層によってｎ型ＩｎＰブロック層を完全に取り囲むことができる。これにより、ｎ−ｎ接続が生じるのを防いで、十分な電流ブロック効果を得ることができる。したがって、リーク電流を低減して、所望のレーザ特性を実現することが可能となる。   As described above, according to the present invention, since the n-type InP block layer grown on the (111) B plane is removed by dry etching, the p-type InP block layer completely surrounds the n-type InP block layer. be able to. Thereby, it is possible to prevent a nn connection from occurring and obtain a sufficient current blocking effect. Therefore, it is possible to reduce the leakage current and realize desired laser characteristics.

尚、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。   The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.

例えば、成長表面が（１３３）面になるまでｐ型ＩｎＰ層を成長させた後に、連続してｎ型ＩｎＰ層を成長させる場合にも本発明を適用することが可能である。すなわち、ｐ型ＩｎＰ層の（１３３）面の上に成長したｎ型ＩｎＰブロック層をドライエッチングにより除去してから、この上にｐ型ＩｎＰ層を形成することができる。このようにすることによって、ｎ型ＩｎＰ層をｐ型ＩｎＰ層で完全に取り囲むことができるので、リーク電流を一層低減して優れたレーザ特性を得ることが可能となる。   For example, the present invention can be applied to a case where an n-type InP layer is continuously grown after growing a p-type InP layer until the growth surface becomes a (133) plane. That is, after removing the n-type InP block layer grown on the (133) plane of the p-type InP layer by dry etching, the p-type InP layer can be formed thereon. By doing so, since the n-type InP layer can be completely surrounded by the p-type InP layer, the leakage current can be further reduced and excellent laser characteristics can be obtained.

本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 本実施の形態における半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser in this Embodiment. 従来法による半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser by a conventional method. 従来法による半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser by a conventional method. 従来法による半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser by a conventional method. 従来法による半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser by a conventional method. 従来法による半導体レーザの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the semiconductor laser by a conventional method.

符号の説明Explanation of symbols

１，１１ ｐ型ＩｎＰ基板
２，１２ ｐ型ＩｎＰバッファ層
３，１３ 多重量子井戸活性層
４，１４ ｎ型ＩｎＰクラッド層
５，１５ ＳｉＯ２膜
６，１６ リッジ部
７，１７ ｐ型ＩｎＰブロック層
８，１８ ｎ型ＩｎＰブロック層
９，１９ ｐ型ＩｎＰブロック層
１０，２０ ｎ型ＩｎＰコンタクト層 1,11 p-type InP substrate 2,12 p-type InP buffer layer 3,13 multiple quantum well active layer 4,14 n-type InP clad layer 5,15 SiO 2 film 6,16 ridge portion 7,17 p-type InP block layer 8, 18 n-type InP block layer 9, 19 p-type InP block layer 10, 20 n-type InP contact layer

Claims (2)

第１導電型のＩｎＰ基板の上に第１導電型のＩｎＰバッファ層を形成する工程と、
前記ＩｎＰバッファ層の上に活性層を形成する工程と、
前記活性層の上に第２導電型のＩｎＰクラッド層を形成する工程と、
前記ＩｎＰクラッド層の上にＳｉＯ２膜を形成する工程と、
フォトリソグラフィー法により前記ＳｉＯ２膜を所定のパターンに加工する工程と、
前記加工後のＳｉＯ２膜をマスクとした第１のドライエッチングによって、前記ＩｎＰクラッド層、前記活性層および前記ＩｎＰバッファ層をリッジ形状に加工する工程と、
前記リッジ形状の部分の両側に第１導電型の第１のＩｎＰブロック層を形成する工程と、
前記第１のＩｎＰブロック層の上に第２導電型の第２のＩｎＰブロック層を形成する工程と、
前記第１のＩｎＰブロック層の（１１１）Ｂ面の上に形成された前記第２のＩｎＰブロック層を第２のドライエッチングによって除去する工程と、
前記第２のドライエッチングを終えた後で、前記第１のＩｎＰブロック層および前記第２のＩｎＰブロック層の上に、第１導電型の第３のＩｎＰブロック層を形成する工程と、
前記ＳｉＯ２膜を除去する工程と、
前記ＳｉＯ２膜の除去により露出した前記ＩｎＰクラッド層と、前記第３のＩｎＰブロック層との上に、第２導電型のＩｎＰコンタクト層を形成する工程とを有することを特徴とする半導体レーザの製造方法。 Forming a first conductivity type InP buffer layer on a first conductivity type InP substrate;
Forming an active layer on the InP buffer layer;
Forming a second conductivity type InP cladding layer on the active layer;
Forming a SiO 2 film on the InP cladding layer;
A step of processing the SiO 2 film into a predetermined pattern by a photolithography method;
Processing the InP cladding layer, the active layer, and the InP buffer layer into a ridge shape by first dry etching using the processed SiO 2 film as a mask;
Forming a first InP block layer of a first conductivity type on both sides of the ridge-shaped portion;
Forming a second InP block layer of a second conductivity type on the first InP block layer;
Removing the second InP block layer formed on the (111) B surface of the first InP block layer by a second dry etching;
Forming a third conductivity type third InP block layer on the first InP block layer and the second InP block layer after finishing the second dry etching;
Removing the SiO 2 film;
Forming a second conductivity type InP contact layer on the InP cladding layer exposed by the removal of the SiO 2 film and the third InP block layer; Production method. 前記第２のドライエッチングはＨＣｌガスを用いて行う請求項１に記載の半導体レーザの製造方法。   The method of manufacturing a semiconductor laser according to claim 1, wherein the second dry etching is performed using HCl gas.
JP2005059596A 2005-03-03 2005-03-03 Method of manufacturing semiconductor laser Pending JP2006245342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005059596A JP2006245342A (en) 2005-03-03 2005-03-03 Method of manufacturing semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005059596A JP2006245342A (en) 2005-03-03 2005-03-03 Method of manufacturing semiconductor laser

Publications (1)

Publication Number Publication Date
JP2006245342A true JP2006245342A (en) 2006-09-14

Family

ID=37051424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005059596A Pending JP2006245342A (en) 2005-03-03 2005-03-03 Method of manufacturing semiconductor laser

Country Status (1)

Country Link
JP (1) JP2006245342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021006841A (en) * 2019-06-27 2021-01-21 コニカミノルタ株式会社 Thin film manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204608A (en) * 1993-01-06 1994-07-22 Mitsubishi Electric Corp Semiconductor laser
JPH07131110A (en) * 1993-11-05 1995-05-19 Mitsubishi Electric Corp Manufacture of semiconductor laser device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204608A (en) * 1993-01-06 1994-07-22 Mitsubishi Electric Corp Semiconductor laser
JPH07131110A (en) * 1993-11-05 1995-05-19 Mitsubishi Electric Corp Manufacture of semiconductor laser device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021006841A (en) * 2019-06-27 2021-01-21 コニカミノルタ株式会社 Thin film manufacturing method
JP7310360B2 (en) 2019-06-27 2023-07-19 コニカミノルタ株式会社 Thin film manufacturing method
US11780728B2 (en) 2019-06-27 2023-10-10 Konica Minolta, Inc. Forming method of thin layer

Similar Documents

Publication Publication Date Title
JP2007158195A (en) Semiconductor laser element and manufacturing method therefor
JP6206247B2 (en) Manufacturing method of semiconductor device
TW200402919A (en) Semiconductor laser and manufacturing method thereof
JP2006148065A (en) Semiconductor laser and manufacturing method therefor
JP2008053630A (en) Method of manufacturing semiconductor laser device
JP2006245342A (en) Method of manufacturing semiconductor laser
JP2006128491A (en) Manufacturing method of semiconductor laser element
JP5935472B2 (en) Manufacturing method of semiconductor device
JP3765987B2 (en) Manufacturing method of semiconductor device
JP2007049007A (en) Semiconductor laser element and manufacturing method thereof
JP4917157B2 (en) Ridge type semiconductor laser and method for manufacturing ridge type semiconductor laser
JP2007165640A (en) Method for manufacturing semiconductor optical element
JP2009182249A (en) Method of manufacturing semiconductor optical device
JP2010258273A (en) Method of manufacturing semiconductor laser
JP5846239B2 (en) Semiconductor optical device manufacturing method
JP2008041688A (en) Manufacturing method of semiconductor laser element
JP4609830B2 (en) Manufacturing method of semiconductor device
JP2018139264A (en) Optical semiconductor element and method for manufacturing the same
JP2004055587A (en) Semiconductor laser and method of manufacturing same
JP5841340B2 (en) Manufacturing method of nitride semiconductor laser device
JP5108687B2 (en) Optical semiconductor device and manufacturing method thereof
JP5521583B2 (en) Semiconductor optical device and manufacturing method thereof
KR100671602B1 (en) Method for fabricating semiconductor device
JPH0194690A (en) Manufacture of buried type semiconductor laser device
JP4978586B2 (en) Manufacturing method of semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080115

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Effective date: 20100928

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101124

A02 Decision of refusal

Effective date: 20110308

Free format text: JAPANESE INTERMEDIATE CODE: A02