JP2006237638A - Process for fabricating semiconductor device - Google Patents
Process for fabricating semiconductor device Download PDFInfo
- Publication number
- JP2006237638A JP2006237638A JP2006124202A JP2006124202A JP2006237638A JP 2006237638 A JP2006237638 A JP 2006237638A JP 2006124202 A JP2006124202 A JP 2006124202A JP 2006124202 A JP2006124202 A JP 2006124202A JP 2006237638 A JP2006237638 A JP 2006237638A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- integrated circuit
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本明細書で開示する発明は、基板上に形成された薄膜集積回路における配線を行う方法に関する。 The invention disclosed in this specification relates to a method for performing wiring in a thin film integrated circuit formed over a substrate.
近年液晶表示装置が注目されている。液晶表示装置は、一対の透光性の基板(一般にガラス基板が用いられる)間に液晶を挟んで保持し、各画素に対応する部分において液晶に電界を加えることによって、液晶の電気光学的性質(一般に液晶を透過する光の偏向状態)を変化させ、この電気光学的な性質の変化を利用して、画像の表示を行うものである。 In recent years, liquid crystal display devices have attracted attention. A liquid crystal display device holds and holds a liquid crystal between a pair of light-transmitting substrates (generally a glass substrate is used), and applies an electric field to the liquid crystal at a portion corresponding to each pixel, whereby the electro-optical properties of the liquid crystal. (Generally, the deflection state of light transmitted through the liquid crystal) is changed, and an image is displayed by utilizing this change in electro-optical properties.
また微細な高速動画を表示する液晶表示装置として、アクティブマトリクス型の液晶表示装置が知られている。これは、各画素に薄膜トランジスタを配置し、各画素電極への電荷の出入りを薄膜トランジスタによって個別に制御するものである。 Further, an active matrix type liquid crystal display device is known as a liquid crystal display device that displays fine high-speed moving images. In this method, a thin film transistor is arranged in each pixel, and charge entry and exit to each pixel electrode is individually controlled by the thin film transistor.
これら液晶表示装置を動作させるには、映像データや各種信号を取り扱う集積回路が必要とされる。これらの集積回路は、高速動作が必要とされるので、単結晶珪素を用いたものとする必要がある。しかし、現状においては、ガラス基板上に単結晶珪素膜を形成することができないので、これらの集積回路は、外付けのICという形でガラス基板上に配置されるのが普通である。 In order to operate these liquid crystal display devices, an integrated circuit that handles video data and various signals is required. Since these integrated circuits are required to operate at high speed, it is necessary to use single crystal silicon. However, since a single crystal silicon film cannot be formed on a glass substrate at present, these integrated circuits are usually arranged on the glass substrate in the form of an external IC.
古典的な構成としては、この映像データや各種信号を取り扱うICをアクティブマトリクス回路に外付けとし、TABまたはCOGという形でアクティブマトリクス回路に接続する方法がある。 As a classic configuration, there is a method in which an IC that handles this video data and various signals is externally attached to an active matrix circuit and connected to the active matrix circuit in the form of TAB or COG.
これらの方法による配線は以下に挙げるような問題点がある。アクティブマトリクス型の液晶表示装置には、前述したように一般にガラス基板が利用される。従って、ガラス基板上に薄膜トランジスタを形成する工程が不可欠になる。薄膜トランジスタとしては、非晶質珪素薄膜を用いたものと結晶性珪素膜を用いたものとに大別される。 The wiring by these methods has the following problems. As described above, a glass substrate is generally used for an active matrix type liquid crystal display device. Therefore, a process for forming a thin film transistor on a glass substrate is indispensable. Thin film transistors are roughly classified into those using an amorphous silicon thin film and those using a crystalline silicon film.
非晶質珪素膜を用いた薄膜トランジスタは、400℃程度以下の比較的低温のプロセスで作製することができるので、ガラス基板の耐熱性をそれほど考慮する必要はない。しかしながら、結晶性珪素膜を用いた薄膜トランジスタは、その作製プロセスにおいて、500〜600℃程度以上の高温が必要されるので、ガラス基板の耐熱性が大きな問題となる。 Since a thin film transistor using an amorphous silicon film can be manufactured by a process at a relatively low temperature of about 400 ° C. or lower, it is not necessary to consider the heat resistance of a glass substrate. However, a thin film transistor using a crystalline silicon film requires a high temperature of about 500 to 600 ° C. or higher in the manufacturing process thereof, so that the heat resistance of the glass substrate is a big problem.
普通ガラス基板は、500〜600℃程度以上の加熱が行われることによって、反りや縮が顕著に生じてしまう。そして一般的なガラス基板においては、この反りや縮による変形の度合いは、ガラス基板毎に微妙に異なるものとなってしまう。 An ordinary glass substrate is significantly warped or shrunk when heated to about 500 to 600 ° C. or more. In general glass substrates, the degree of deformation due to warping and shrinkage is slightly different for each glass substrate.
このような場合、前述のTABまたはCOGという形でアクティブマトリクス回路に外付けのICを接続することは、そのパターンのズレを補償する必要があるという点において、作製工程が複雑になるという問題や、歩留りの低下といった問題が顕在化する。 In such a case, connecting an external IC to the active matrix circuit in the form of TAB or COG described above may complicate the manufacturing process in that it is necessary to compensate for the pattern shift. Problems such as a decrease in yield become apparent.
特に大面積のアクティブマトリクス型の液晶表示装置を作製しようとする場合は、ガラス基板が大型化し、基板の変形や縮が顕著になるので、このことは大きな問題となる。 In particular, when an active matrix type liquid crystal display device having a large area is to be manufactured, the glass substrate becomes large, and deformation and shrinkage of the substrate become remarkable, which is a big problem.
一方、TABまたはCOGという形でアクティブマトリクス回路に外付けのICを接続する構成は、厚さ1μm〜数μmのマトリクス回路領域の周辺に厚さ数百μm以上のICを外付けすることになるので、液晶表示装置の厚さが厚くなる原因となり好ましくない。液晶表示装置は、携帯型のパーソナルコンピュータ等に組み込まれて用いられることが利用目的の一つであり、その厚さが厚くなることは極めて好ましくない。 On the other hand, in the configuration in which an external IC is connected to the active matrix circuit in the form of TAB or COG, an IC having a thickness of several hundred μm or more is externally attached around the matrix circuit region having a thickness of 1 μm to several μm. This is not preferable because the liquid crystal display device becomes thick. The liquid crystal display device is used for one purpose of use by being incorporated in a portable personal computer or the like, and it is extremely undesirable to increase its thickness.
これらの問題の解決を図る方法として、液晶ディスプレーとして必要とされる全ての回路を厚さ数μm程度の単結晶薄膜集積回路(薄膜IC)として単結晶珪素ウエハー上にSOI技術により形成し、そしてこの単結晶薄膜集積回路を基板である単結晶珪素ウエハーから剥がし、この剥がした単結晶薄膜集積回路をガラス基板上に張りつけることによって、ガラス基板上に液晶ディスプレーに必要とされる全ての回路を一挙に形成してしまう方法がある。 As a method for solving these problems, all the circuits required as a liquid crystal display are formed on a single crystal silicon wafer as a single crystal thin film integrated circuit (thin film IC) having a thickness of several μm by SOI technology, and The single crystal thin film integrated circuit is peeled off from the single crystal silicon wafer as the substrate, and the peeled single crystal thin film integrated circuit is attached to the glass substrate, so that all the circuits required for the liquid crystal display are put on the glass substrate at once. There is a method of forming the film.
この方法によれば、最も高い特性を得ることができる単結晶珪素薄膜トランジスタで、全ての回路を構成することができるので、望み得る最高レベルの液晶ディスプレーを得ることができる。しかしながら、単結晶珪素ウエハーは、その大きさに制限がり、現状において得られる最大のものは16インチ(約41cm)である。従って、最大でも16インチ以上の液晶ディスプレーを得ることはできない。(実際には周辺回路領域が必要とされるので、画面の大きさはさらに小さくなる) According to this method, since all the circuits can be configured with a single crystal silicon thin film transistor capable of obtaining the highest characteristics, it is possible to obtain a liquid crystal display at the highest level that can be desired. However, single crystal silicon wafers are limited in size, and the largest currently available is 16 inches (about 41 cm). Therefore, a liquid crystal display of 16 inches or more cannot be obtained at the maximum. (In reality, the peripheral circuit area is required, so the screen size is further reduced.)
また、上記の方法では、液晶ディスプレーを大面積化した場合、単結晶珪素ウエハー上に形成された厚さ数μm程度の薄膜集積回路をガラス基板上に移し換えることが困難になるという別な問題もある。 Further, in the above method, when the liquid crystal display is enlarged, it is difficult to transfer the thin film integrated circuit having a thickness of about several μm formed on the single crystal silicon wafer onto the glass substrate. There is also.
本明細書に開示する発明の目的は、薄膜集積回路の配線を施す新規な方法を提供することである。また本明細書で開示する発明の別な目的は、アクティブマトリクス型の液晶表示装置において、外付けされる薄膜集積回路とマトリクス回路領域あるいは周辺回路領域との配線を行う新規な方法を提供することである。 An object of the invention disclosed in the present specification is to provide a novel method for performing wiring of a thin film integrated circuit. Another object of the invention disclosed in this specification is to provide a novel method for wiring an external thin film integrated circuit and a matrix circuit region or a peripheral circuit region in an active matrix liquid crystal display device. It is.
本明細書で開示する主な発明は、
絶縁表面を有する基板上に形成された第1の薄膜集積回路と
前記絶縁表面を有する基板上に配置される第2の薄膜集積回路と、
を接続する方法であって、
接続を行うための配線材料を含んだ雰囲気中において、所定の配線パターンに沿って収束されたイオンビームを照射し、前記第1及び第2の薄膜集積回路間に配線を形成する工程を有することを特徴とする。
The main invention disclosed in this specification is:
A first thin film integrated circuit formed on a substrate having an insulating surface; a second thin film integrated circuit disposed on the substrate having an insulating surface;
A method of connecting
A step of forming a wiring between the first and second thin film integrated circuits by irradiating an ion beam focused along a predetermined wiring pattern in an atmosphere including a wiring material for connection; It is characterized by.
上記構成において、絶縁表面を有する基板としては、ガラス基板や石英基板を挙げることができる。特に本明細書で開示する発明は、ガラス基板を用いた場合に非常に有用である。これは、ガラス基板を用いた場合には、半導体装置の作製途中のプロセス(加熱が必要とされるプロセス)におけるガラス基板の変形や縮がどうしても生じてしまい、このような場合に本明細書で開示する発明が有効に利用できるからである。なお絶縁表面を有する基板としては、ガラス基板や石英基板上に絶縁膜が形成されている場合も含まれる。 In the above structure, examples of the substrate having an insulating surface include a glass substrate and a quartz substrate. In particular, the invention disclosed in this specification is very useful when a glass substrate is used. This is because when a glass substrate is used, deformation or shrinkage of the glass substrate is inevitably caused in a process in the process of manufacturing a semiconductor device (a process that requires heating). This is because the disclosed invention can be used effectively. Note that the substrate having an insulating surface includes a case where an insulating film is formed over a glass substrate or a quartz substrate.
上記のような構成を利用する具体的な例として、図4に示す場合を挙げることができる。図4に示すのは、ガラス基板101を用いてアクティブマトリクス型の液晶表示装置を構成する場合の例である。図4において、ガラス基板101上には、アクティブマトリクス領域21と該領域に配置された薄膜トランジスタを駆動するために周辺駆動回路22〜24を備えている。ここで、アクティブマトリクス領域に配置される薄膜トランジスタと周辺駆動回路22〜24を構成する薄膜トランジスタとは、ガラス基板上に形成された結晶性珪素膜で構成される。
As a specific example using the above configuration, the case shown in FIG. 4 can be given. FIG. 4 shows an example in which an active matrix liquid crystal display device is formed using a
そしてガラス基板上に形成される結晶性珪素膜では形成できない回路が単結晶珪素ウエハー上にSOI技術により形成された薄膜集積回路26〜28として、ガラス基板上に配置される。図4には27で示される薄膜集積回路の外部引き出し電極パット28と周辺回路領域24から延在した配線の端部29とが示されている。そして、29と28で示される電極同士がイオンビームを用いた配線方法によって接続される。
Circuits that cannot be formed by the crystalline silicon film formed on the glass substrate are arranged on the glass substrate as thin film integrated
図4に示す構成の場合、24で示される周辺駆動回路が第1の薄膜集積回路であり、26〜28で示される薄膜集積回路が第2の薄膜集積回路となる。 In the case of the configuration shown in FIG. 4, the peripheral drive circuit indicated by 24 is a first thin film integrated circuit, and the thin film integrated circuits indicated by 26 to 28 are second thin film integrated circuits.
他の発明の構成は、
ガラス基板上に形成された所定の回路領域と、
前記ガラス基板上に外付けされる薄膜集積回路と、
を有する液晶電気光学装置の作製方法あって、
前記所定の回路領域と前記薄膜集積回路との接続は、
接続を行うための配線材料を含んだ雰囲気中において、所定の配線パターンに沿って収束されたイオンビームを照射することによって行うことを特徴とする。
Other aspects of the invention are:
A predetermined circuit area formed on the glass substrate;
A thin film integrated circuit externally attached on the glass substrate;
A method for producing a liquid crystal electro-optical device having
The connection between the predetermined circuit region and the thin film integrated circuit is
It is characterized by irradiating with an ion beam converged along a predetermined wiring pattern in an atmosphere containing a wiring material for connection.
ガラス基板上に形成された薄膜集積回路と外付けの薄膜集積回路とを収束イオンビームを用いた配線方法で接続することにより、ガラス基板の変形や縮による薄膜集積回路同士の接続の困難性を克服することができる。特に液晶表示装置に外付けで接続される薄膜集積回路とガラス基板上に形成された回路との接続を収束イオンビームを用いて行うことにより、薄膜集積回路の位置合わせや配線パタンのマスク合わせを余裕をもって行うことができるので、液晶表示装置の歩留りを高めることができる。 By connecting the thin film integrated circuit formed on the glass substrate and the external thin film integrated circuit by a wiring method using a focused ion beam, it is difficult to connect the thin film integrated circuits due to deformation or shrinkage of the glass substrate. Can be overcome. In particular, thin film integrated circuits that are externally connected to a liquid crystal display device and circuits formed on a glass substrate are connected using a focused ion beam, so that alignment of thin film integrated circuits and mask alignment of wiring patterns can be performed. Since the process can be performed with a margin, the yield of the liquid crystal display device can be increased.
本実施例は、アクティブマトリクス型の液晶表示装置の作製に際して、ガラス基板上に形成される薄膜トランジスタでなる回路とは別にSOI技術を用いて単結晶珪素ウエハー上に形成された単結晶薄膜でなる薄膜集積回路を外付けで配置する構成に関する。図1〜図3に本実施例に示す作製工程を示す。まずガラス基板101上に下地膜として酸化珪素膜102をプラズマCVD法またはスパッタ法によって3000Åの厚さに成膜する。(図1(A))
In this embodiment, when an active matrix type liquid crystal display device is manufactured, a thin film made of a single crystal thin film formed on a single crystal silicon wafer by using SOI technology separately from a circuit made of a thin film transistor formed on a glass substrate. The present invention relates to a configuration in which an integrated circuit is arranged externally. 1 to 3 show a manufacturing process shown in this embodiment. First, a silicon oxide film 102 is formed as a base film on a
次に非晶質珪素膜をプラズマCVD法または減圧熱CVD法で500Åの厚さに成膜する。そして、加熱やレーザー光の照射によってこの非晶質珪素膜を結晶化させて結晶性珪素膜103を得る。(図1(A)) Next, an amorphous silicon film is formed to a thickness of 500 mm by plasma CVD or low pressure thermal CVD. Then, the amorphous silicon film is crystallized by heating or laser light irradiation to obtain a crystalline silicon film 103. (Fig. 1 (A))
次に結晶性珪素膜103をパターニングして、薄膜トランジスタの活性層104を形成する。この活性層104で構成される薄膜トランジスタは、マトリクス領域の薄膜トランジスタを駆動するための周辺駆動回路を構成する薄膜トランジスタである。また図では示されていないが、この活性層104の形成と同時に画素領域の数十万個以上の薄膜トランジスタの活性層も同時に形成される。また図面では1つの薄膜トランジスタが示されているだけであるが、実際には、周辺駆動回路を構成する薄膜トランジスタとして必要とする個数が形成される。またマトリクス領域に配置される数十万個以上の薄膜トランジスタ(各画素に配置される薄膜トランジスタ)も図1に示す薄膜トランジスタと同時に形成される。
Next, the crystalline silicon film 103 is patterned to form an
活性層104を形成したら、ゲイト絶縁膜となる酸化珪素膜105を1000Åの厚さにプラズマCVD法で成膜する。さらにアルミニウムを主成分とする膜を電子ビーム蒸着法で6000Åの厚さに成膜する。そしてパターニングを施すことにより、ゲイト電極106を形成する。ゲイト電極106を形成したら、電解溶液中において、ゲイト電極106を陽極として陽極酸化を行い、ゲイト電極の周囲に酸化物層107を形成する。この酸化物層107は、後の不純物イオンの注入工程において、オフセットゲイト領域を形成するためのマスクとして機能する。
After the
こうして図1(B)に示す状態を得る。この図1(B)に示す状態をA−A’で切った断面を図3(A)に示す。図3(A)に示す状態においては、活性層104上にゲイト絶縁膜105を介してゲイト電極106が設けられている様子が示されている。またゲイト電極106の表面に陽極酸化工程で形成されたアルミニウムを主成分とする酸化物層107が形成されている。
In this way, the state shown in FIG. FIG. 3A shows a cross section obtained by cutting the state shown in FIG. 1B along A-A ′. In the state shown in FIG. 3A, a state in which the gate electrode 106 is provided on the
図1(B)及び図3(A)に示す状態を得たら、ソース/ドレイン領域を形成するために不純物イオンとしてリンイオンを注入し、自己整合的に図3(B)に示すようにソース領域108とドレイン領域110とを形成する。また、この工程において、チャネル形成領域109とオフセットゲイト領域111が画定される。不純物イオンの注入後、レーザー光または強光を照射し、ソース/ドレイン領域の活性化を行う。 After obtaining the states shown in FIGS. 1B and 3A, phosphorus ions are implanted as impurity ions to form source / drain regions, and the source regions are self-aligned as shown in FIG. 108 and the drain region 110 are formed. In this step, a channel formation region 109 and an offset gate region 111 are defined. After the impurity ions are implanted, laser light or strong light is irradiated to activate the source / drain regions.
次に層間絶縁膜として酸化珪素膜112を7000Åの厚さにプラズマCVD法によって成膜する。さらにポリイミド膜113を成膜する。(図1(C)、(図3(C)) Next, a silicon oxide film 112 is formed as an interlayer insulating film to a thickness of 7000 mm by plasma CVD. Further, a polyimide film 113 is formed. (FIG. 1 (C), (FIG. 3 (C))
そして、図1(D)に示すようにポリイミド膜113上に薄膜集積回路114を配置する。ここで薄膜集積回路114は、ポリイミド膜113によって固定される。この薄膜集積回路114には、115で示されるような外部コンタクト用のパットが形成されている。(図1(D)) Then, a thin film integrated circuit 114 is disposed over the polyimide film 113 as shown in FIG. Here, the thin film integrated circuit 114 is fixed by the polyimide film 113. In this thin film integrated circuit 114, a pad for external contact as indicated by 115 is formed. (Figure 1 (D))
この薄膜集積回路は、単結晶珪素ウエハー上にSOI技術によって形成された単結晶珪素薄膜を用いて構成されたものであり、その厚さは0.2 〜2μm程度である。 This thin film integrated circuit is constituted by using a single crystal silicon thin film formed by SOI technology on a single crystal silicon wafer, and its thickness is about 0.2 to 2 μm.
ここでは、薄膜集積回路を固定するためにポリイミド膜を用いたが、酸化珪素被膜形成用塗布液を用いて形成される酸化珪素膜を用いてもよい。例えば東京応化工業株式会社のOCD(Ohka Diffusion Source) を用いて形成される酸化珪素膜をポリイミド膜113の代わりに用いてもよい。 Although a polyimide film is used here to fix the thin film integrated circuit, a silicon oxide film formed using a coating liquid for forming a silicon oxide film may be used. For example, a silicon oxide film formed using OCD (Ohka Diffusion Source) manufactured by Tokyo Ohka Kogyo Co., Ltd. may be used in place of the polyimide film 113.
さらに薄膜集積回路を覆ってパッシベーション用のポリイミド膜113を形成する。次にコンタクトホールの形成を行い、図2(A)の116、117、図3(D)の118、119を形成する。そしてソース/ドレイン電極120、121をアルミニウム等の金属で形成する。(図3(D)) Further, a passivation polyimide film 113 is formed to cover the thin film integrated circuit. Next, contact holes are formed to form 116 and 117 in FIG. 2A and 118 and 119 in FIG. The source / drain electrodes 120 and 121 are formed of a metal such as aluminum. (Fig. 3 (D))
そして、薄膜集積回路114のパット115とゲイト電極から延在した配線の先端部分201とを収束イオンビームを用いた配線形成方法により接続する。こうしてタングステン(W)で構成された配線122が形成される。
Then, the
この収束イオンビーム(FIB)を用いたWよりなる配線の形成は、Ga+ イオンをW(CO)6 ガスの雰囲気中で所定の領域に照射することによって、当該領域にWの薄膜が形成される技術を利用したものである。この収束イオンビームを用いた配線の形成方法は、マスク合わせを必要としないので、図2に示す薄膜集積回路114の電極パット115と薄膜トランジスタのゲイト配線から延在した先端部分201の位置決めが比較的大きなマージンでもって行うことができる。また、116と117で示されるコンタクトホールの形成も比較的大きなマージンをもって行うことができる。
The formation of the wiring made of W using the focused ion beam (FIB) is performed by irradiating a predetermined region in an atmosphere of W (CO) 6 gas with Ga + ions, whereby a thin film of W is formed in the region. Technology. Since this wiring formation method using the focused ion beam does not require mask alignment, the positioning of the
図4に薄膜集積回路27と周辺駆動回路24とを収束イオンビームを用いて接続する様子を示す。26〜28で示されるのが必要とする機能を有する単結晶薄膜を用いて構成された薄膜集積回路である。ここでは25で示される領域に薄膜集積回路27を配置する状態を特に示す。
FIG. 4 shows a state in which the thin film integrated
図4において22〜24とは、周辺駆動回路であり、21で示されるマトリクス領域を駆動するために一種のバッファーアンプを構成している。この周辺駆動回路は、ガラス基板101上に形成された薄膜トタンジスタでもって構成されている。この周辺駆動回路を構成する薄膜トランジスタの一つが図1〜図3に示される薄膜トランジスタに相当する。
In FIG. 4,
26〜28で示される薄膜集積回路は、有機樹脂(ここでは図1の113で示されるようなポリイミドを用いる)でもって固定される。これら薄膜集積回路は、画像データや各種信号や情報を扱いもので、必要とする機能でもって形成される。 The thin film integrated circuits indicated by 26 to 28 are fixed with an organic resin (here, polyimide as indicated by 113 in FIG. 1 is used). These thin film integrated circuits handle image data, various signals and information, and are formed with necessary functions.
図4には、27で示される薄膜集積回路を25で示される領域に配置する状態が示されている。収束イオンビームを用いたWによる配線は、例えば29で示される薄膜集積回路の電極パット(図2の115に対応)と駆動回路の薄膜トランジスタから延在した配線パターンの先端部29(図2の201で示される部分に対応)とを接続することによって行われる。 FIG. 4 shows a state in which the thin film integrated circuit indicated by 27 is arranged in the area indicated by 25. Wiring using W using a focused ion beam is, for example, an electrode pad (corresponding to 115 in FIG. 2) of a thin film integrated circuit indicated by 29 and a leading end portion 29 (201 in FIG. 2) extending from the thin film transistor of the driving circuit. This corresponds to the portion indicated by).
収束イオンビームによるW膜による配線を行うには、図4に示すような状態を画像認識装置を用いてパターン認識し、必要とする収束度(例えば数μm程度またはそれ以下)に絞った収束Ga+ イオンをW(CO)6 ガスの雰囲気中において、配線を行いたいパターンに沿って走査させればよい。こうすることで、必要とする配線パターンを形成することができる。 In order to perform wiring by a W film by a focused ion beam, a state as shown in FIG. 4 is recognized by a pattern using an image recognition device, and a converged Ga focused on a required degree of convergence (for example, about several μm or less). + Ions may be scanned along a pattern to be wired in an atmosphere of W (CO) 6 gas. In this way, a necessary wiring pattern can be formed.
本実施例に示すような構成を採用した場合、26〜28で示されるような薄膜集積回路を単体素子または複数のグループ化された一群として取り扱うことができるので、薄膜集積回路を形成するために用いられる単結晶ウエハーの大きさに液晶ディスプレーの大きさが制限されることはない。 When the configuration shown in this embodiment is adopted, the thin film integrated circuit as shown by 26 to 28 can be handled as a single element or a group of a plurality of groups. The size of the liquid crystal display is not limited by the size of the single crystal wafer used.
101 ガラス基板
102 酸化珪素膜(下地膜)102
103 結晶性珪素膜
104 活性層
105 ゲイト絶縁膜(酸化珪素膜)
106 ゲイト電極及びゲイト配線
107 酸化物層
112 酸化珪素膜
113 ポリイミド膜
114 薄膜集積回路
115 電極パット
116〜119 コンタクトホール
120 ソース電極(またはソース配線)
121 ドレイン電極(またはドレイン配線)
122 W配線
26〜28 薄膜集積回路
21 マトリクス領域
22〜24 周辺駆動回路領域
101 glass substrate 102 silicon oxide film (underlayer film) 102
103
106 Gate electrode and gate wiring 107 Oxide layer 112 Silicon oxide film 113 Polyimide film 114 Thin film integrated
121 Drain electrode (or drain wiring)
122 W wiring 26-28 thin film integrated circuit
21 Matrix area 22-24 Peripheral drive circuit area
Claims (9)
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜上に有機樹脂膜又は酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜を形成し、
前記有機樹脂膜又は前記酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜上に薄膜集積回路を固定し、
前記有機樹脂膜又は前記酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜と、前記薄膜集積回路とを覆ってパッシベーション膜を形成し、
前記ソース領域、前記ドレイン領域、前記ゲイト電極から延設した配線の先端部分、及び前記薄膜集積回路の電極パットの上部にそれぞれコンタクトホールを形成し、
前記ソース領域及び前記ドレイン領域と接続するソース電極及びドレイン電極を金属で形成し、
配線材料を含んだ雰囲気中で集束イオンビームを照射して、前記ゲイト電極から延設した配線の先端部分と前記薄膜集積回路の電極パットとを接続する配線を形成することを特徴とする半導体装置の作製方法。 Forming a thin film transistor including a channel formation region, a source region, a drain region, and a gate electrode on a glass substrate;
Forming an interlayer insulating film on the thin film transistor;
Forming an organic resin film or a silicon oxide film formed using a coating liquid for forming a silicon oxide film on the interlayer insulating film;
Fixing a thin film integrated circuit on the silicon oxide film formed by using the organic resin film or the silicon oxide film forming coating solution;
Forming a passivation film covering the silicon resin film formed using the organic resin film or the coating liquid for forming the silicon oxide film and the thin film integrated circuit;
Contact holes are respectively formed in the source region, the drain region, the tip portion of the wiring extending from the gate electrode, and the electrode pad of the thin film integrated circuit,
Forming a source electrode and a drain electrode connected to the source region and the drain region with a metal;
A semiconductor device characterized in that a focused ion beam is irradiated in an atmosphere containing a wiring material to form a wiring connecting a tip portion of the wiring extending from the gate electrode and an electrode pad of the thin film integrated circuit Manufacturing method.
前記下地膜上にチャネル形成領域、ソース領域、ドレイン領域、及びゲイト電極を含む薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜上に有機樹脂膜又は酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜を形成し、
前記有機樹脂膜又は前記酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜上に薄膜集積回路を固定し、
前記有機樹脂膜又は前記酸化珪素被膜形成用塗布液を用いて形成された酸化珪素膜と、前記薄膜集積回路とを覆ってパッシベーション膜を形成し、
前記ソース領域、前記ドレイン領域、前記ゲイト電極から延設した配線の先端部分、及び前記薄膜集積回路の電極パットの上部にそれぞれコンタクトホールを形成し、
前記ソース領域及び前記ドレイン領域と接続するソース電極及びドレイン電極を金属で形成し、
配線材料を含んだ雰囲気中で集束イオンビームを照射して、前記ゲイト電極から延設した配線の先端部分と前記薄膜集積回路の電極パットとを接続する配線を形成することを特徴とする半導体装置の作製方法。 Form a base film on the glass substrate,
Forming a thin film transistor including a channel formation region, a source region, a drain region, and a gate electrode on the base film;
Forming an interlayer insulating film on the thin film transistor;
Forming an organic resin film or a silicon oxide film formed using a coating liquid for forming a silicon oxide film on the interlayer insulating film;
Fixing a thin film integrated circuit on the silicon oxide film formed by using the organic resin film or the silicon oxide film forming coating solution;
Forming a passivation film covering the silicon resin film formed using the organic resin film or the coating liquid for forming the silicon oxide film and the thin film integrated circuit;
Contact holes are respectively formed in the source region, the drain region, the tip portion of the wiring extending from the gate electrode, and the electrode pad of the thin film integrated circuit,
Forming a source electrode and a drain electrode connected to the source region and the drain region with a metal;
A semiconductor device characterized in that a focused ion beam is irradiated in an atmosphere containing a wiring material to form a wiring connecting a tip portion of the wiring extending from the gate electrode and an electrode pad of the thin film integrated circuit Manufacturing method.
前記集束イオンビームは集束Ga+イオンビームであることを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 8, the atmosphere containing a wiring material is an atmosphere of W (CO) 6 gas,
The method of manufacturing a semiconductor device, wherein the focused ion beam is a focused Ga + ion beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006124202A JP4468326B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006124202A JP4468326B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29588194A Division JP3889066B2 (en) | 1994-11-05 | 1994-11-05 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237638A true JP2006237638A (en) | 2006-09-07 |
JP4468326B2 JP4468326B2 (en) | 2010-05-26 |
Family
ID=37044865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006124202A Expired - Lifetime JP4468326B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4468326B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104849930B (en) | 2015-05-29 | 2017-10-13 | 合肥鑫晟光电科技有限公司 | Array base palte and preparation method thereof and display device |
-
2006
- 2006-04-27 JP JP2006124202A patent/JP4468326B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4468326B2 (en) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9755148B2 (en) | Peeling method and method of manufacturing semiconductor device | |
JP4718999B2 (en) | Thin film transistor substrate manufacturing method and liquid crystal display device thin film transistor manufacturing method | |
US7537979B2 (en) | Method of manufacturing semiconductor device | |
KR101134989B1 (en) | Method of fabricating array substrate | |
CN101196668A (en) | Display device and method of producing the same | |
JP4675680B2 (en) | Method for manufacturing thin film transistor substrate | |
JP2007183656A (en) | Active matrix organic electroluminescence display device and method for manufacturing same | |
JP3889066B2 (en) | Method for manufacturing semiconductor device | |
JP4468326B2 (en) | Method for manufacturing semiconductor device | |
US9041001B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR20080000299A (en) | Poly-silicon thin film transistor liquid crystal display device and the method of fabricating thereof | |
US20050230753A1 (en) | LTPS TFT substrate and manufacturing process thereof | |
US20090087954A1 (en) | Method for fabricating pixel structure | |
JP2010141328A (en) | Method for manufacturing flat-panel display semiconductor | |
JP2004258206A (en) | Active matrix type led display apparatus and its element | |
JP2006301629A (en) | Organic light-emitting display with single crystalline silicon thin-film transistor, and method of fabricating the same | |
KR20110113042A (en) | Array substrate and method of fabricating the same | |
CN102136488A (en) | Organic light emitting diode display and method for manufacturing the same | |
JP2009064831A (en) | Semiconductor apparatus, display device, and their manufacturing methods | |
JP2007012652A (en) | Thin-film transistor substrate and manufacturing method thereof | |
KR101343501B1 (en) | Method for fabricating polysilicon layer, method for fabricating tft using it, and method for fabricating organic electroluminescent display device | |
JP4307853B2 (en) | Method for manufacturing semiconductor device | |
JP3657596B2 (en) | Method for manufacturing semiconductor integrated circuit | |
US20060238470A1 (en) | LTPS display panel and manufacturing process thereof | |
JP3579045B2 (en) | Manufacturing method of semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |