JP2006229427A - Receiver - Google Patents

Receiver Download PDF

Info

Publication number
JP2006229427A
JP2006229427A JP2005039074A JP2005039074A JP2006229427A JP 2006229427 A JP2006229427 A JP 2006229427A JP 2005039074 A JP2005039074 A JP 2005039074A JP 2005039074 A JP2005039074 A JP 2005039074A JP 2006229427 A JP2006229427 A JP 2006229427A
Authority
JP
Japan
Prior art keywords
circuit
detection
fsk
frequency
discriminator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005039074A
Other languages
Japanese (ja)
Inventor
Tsunenori Shibata
恒則 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2005039074A priority Critical patent/JP2006229427A/en
Publication of JP2006229427A publication Critical patent/JP2006229427A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that receiving sensitivity is deteriorated due to shift of a resonant frequency generated due to a stray capacity when a discriminator is connected to a detection IC in configuring an FM/FSK receiver of a weak radio or small power facility using the detection IC. <P>SOLUTION: A discriminator circuit 6b consists of a piezoelectric resonator X1, a resistor R1, a capacitance C1, a varactor diode VC and a capacitance C2. A level detecting circuit 8 for monitoring detection output is connected to an AF-OUT terminal of a detection Ic7. A control voltage to be applied to the varactor diode VC is changed while the level detecting circuit 8 is monitoring the detection output of the AF-OUT terminal in a state where a high-frequency signal of a constant level is input from an RF input terminal, and the control voltage at which the detection level is the maximum is stored in a memory 9. The control voltage stored in the memory 9 is applied to the varactor diode VC1 via the resistor R1 simultaneously with operation start of a receiver 110. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、微弱無線あるいは小電力設備のFM/FSK受信装置に関し、特にディスクリミネータ回路の特性を改善することによって受信感度を改善したFM/FSK受信装置に関する。 The present invention relates to an FM / FSK receiver for weak wireless or low power equipment, and more particularly to an FM / FSK receiver improved in reception sensitivity by improving the characteristics of a discriminator circuit.

従来より、微弱無線あるいは小電力無線設備による近距離のFM音声通信、FSKデータ通信は、無線局の運用のための周波数の使用に免許が不要で、且つ低コストで通信システムを構成できる等の利点から、キーレスエントリー、ワイヤレススピーカ、ゲーム機等の広い分野で用いられている。 Conventionally, short-distance FM voice communication and FSK data communication using weak radio or low-power radio equipment do not require a license to use a frequency for operating a radio station, and can configure a communication system at low cost. Because of its advantages, it is used in a wide range of fields such as keyless entry, wireless speakers, and game machines.

図4は、従来のFM/FSKに対応した受信装置の一例を示す図で、同図(a)は構成概要図である。同図に示すように、本受信装置10は、アンテナ1と、RFバンドパスフィルタ2aを含むRF入力回路2と、RFアンプ3と、ミキサ4aと周波数逓倍部4bと局部発振回路4cとから成る周波数変換部4と、IFバンドパスフィルタ5aとIFリミッタアンプ5bとから成るIF増幅部5と、検波部6aとディスクリミネータ回路6eと検波用ローパスフィルタ(アクティブフィルタ)6cとコンパレータ6dから成る検波出力部6と、で構成される。 FIG. 4 is a diagram showing an example of a receiving apparatus compatible with conventional FM / FSK, and FIG. 4A is a schematic configuration diagram. As shown in the figure, the receiving apparatus 10 includes an antenna 1, an RF input circuit 2 including an RF bandpass filter 2a, an RF amplifier 3, a mixer 4a, a frequency multiplication unit 4b, and a local oscillation circuit 4c. A detection unit comprising a frequency conversion unit 4, an IF amplification unit 5 comprising an IF bandpass filter 5a and an IF limiter amplifier 5b, a detection unit 6a, a discriminator circuit 6e, a detection low-pass filter (active filter) 6c, and a comparator 6d. And an output unit 6.

同図において、アンテナ1で受信されたFM/FSK受信電波は、RF入力回路2のRFバンドパスフィルタ2aで所定の周波数帯域が選択され、RFアンプ3でレベル増幅されて周波数変換部4のミキサ4aの一方の入力端に出力される。
前記ミキサ4aのもう一方の入力端には、周波数逓倍部4bで所定の周波数に逓倍された局部発振回路4cの発振出力が入力する。
ミキサ4aにおいて周波数逓倍部4b出力信号と周波数混合されて所定の中間周波数に変換された受信波(以下、IF受信波という)は、IF増幅部5のIFバンドパスフィルタ5aに出力される。
In the figure, the FM / FSK received radio wave received by the antenna 1 is selected in a predetermined frequency band by the RF band pass filter 2a of the RF input circuit 2, and is level-amplified by the RF amplifier 3, and the mixer of the frequency converting unit 4 It is output to one input terminal of 4a.
The oscillation output of the local oscillation circuit 4c multiplied to a predetermined frequency by the frequency multiplication unit 4b is input to the other input terminal of the mixer 4a.
A received wave (hereinafter referred to as an IF received wave) frequency-mixed with the frequency multiplier 4b output signal in the mixer 4a and converted to a predetermined intermediate frequency is output to the IF bandpass filter 5a of the IF amplifier 5.

前記バンドパスフィルタ5aで不要波が除去されたIF受信波は、IFリミッタアンプ5bにおいて所定のレベルに増幅されて検波出力部6に出力される。
検波出力部6に入力したIF受信波は、検波部6aにおいてディスクリミネータ回路6eを移相回路としてFM検波が行われる。
検波部6aの検波出力は、検波用ローパスフィルタ(アクティブフィルタ)6cで高周波成分が除去されてコンパレータ6dに出力され、このコンパレータ6dにおいて波形成形されて図のDATA-OUT端より復調信号が取り出される。また、前記検波出力信号は、前記検波部6aの出力回路につながる図のAF-OUT端より直接取り出すことができる。
The IF reception wave from which the unnecessary wave is removed by the band pass filter 5a is amplified to a predetermined level by the IF limiter amplifier 5b and output to the detection output unit 6.
The IF reception wave input to the detection output unit 6 is subjected to FM detection in the detection unit 6a using the discriminator circuit 6e as a phase shift circuit.
From the detection output of the detection unit 6a, a high-frequency component is removed by a low-pass filter (active filter) 6c for detection and output to the comparator 6d. The waveform is shaped by the comparator 6d and a demodulated signal is taken out from the DATA-OUT terminal in the figure. . The detection output signal can be directly taken out from the AF-OUT end of the figure connected to the output circuit of the detection unit 6a.

上記構成の受信装置10は、小型化のために、例えば、図4(a)におけるRFアンプ3、ミキサ4a、周波数逓倍部4b、IFリミッタアンプ5b、検波部6a、検波用ローパスフィルタ(アクティブフィルタ)6cの図示しないフィルタアンプ、コンパレータ6dを内蔵した、小型化の汎用のFM/FSK対応の検波IC(以下、単に検波ICという)が市場に提供されている。 In order to reduce the size, the receiving apparatus 10 having the above-described configuration includes, for example, the RF amplifier 3, the mixer 4a, the frequency multiplication unit 4b, the IF limiter amplifier 5b, the detection unit 6a, the detection low-pass filter (active filter) in FIG. ) A small-sized general-purpose FM / FSK-compatible detection IC (hereinafter simply referred to as a detection IC) including a filter amplifier (not shown) 6c and a comparator 6d is provided on the market.

図4(b)は、上記検波ICを用いて前記受信装置10を構成したFM/FSK対応の受信装置の構成概要図である。
同図に示されるように、本FM/FSK受信装置10aは、アンテナ1と、RFバンドパスフィルタ2aを含むRF入力回路2と、局部発振器4cと、IFバンドパスフィルタ5aと、ディスクリミネータ回路6eと、検波用ローパスフィルタ(アクティブフィルタ)6cのCR定数回路6c1と、検波IC7と、で構成される。
そして、前記検波IC7を除く他の構成部位は、検波IC7の所定の接続端子に接続されて受信装置10aが構成される。なお、検波IC7が内蔵する前記各構成部位は簡略のため省略している。
上記構成の受信装置10aは、同図(a)の受信装置10と全く同一の機能動作を有する受信装置である。
東芝バイポーラ形リニア集積回路 シリコンモノリシックTA31275FN,TA31275FNG データシート
FIG. 4B is a schematic configuration diagram of an FM / FSK-compatible receiving device in which the receiving device 10 is configured using the detection IC.
As shown in the figure, the FM / FSK receiver 10a includes an antenna 1, an RF input circuit 2 including an RF bandpass filter 2a, a local oscillator 4c, an IF bandpass filter 5a, and a discriminator circuit. 6e, a CR constant circuit 6c1 of a detection low-pass filter (active filter) 6c, and a detection IC 7.
The other components other than the detection IC 7 are connected to predetermined connection terminals of the detection IC 7 to constitute the receiving device 10a. It should be noted that the respective components included in the detection IC 7 are omitted for simplicity.
The receiving apparatus 10a having the above configuration is a receiving apparatus having the same functional operation as the receiving apparatus 10 in FIG.
Toshiba Bipolar Linear Integrated Circuit Silicon Monolithic TA31275FN, TA31275FNG Data Sheet

微弱無線あるいは小電力無線局は、周波数の使用に免許が不要で、容易にシステム構成が可能であるが、一方、電波法で送信出力が低く規定されているため、通信距離を伸ばして使用者の利便性を高めるためには受信感度特性の改善が強く望まれている。
しかしながら、前記検波ICに外付けされる共振回路等で構成される外付け部品、例えば、移相回路としての前記ディスクリミネータ回路6eは、検波ICに接続した際の浮遊容量等によって共振周波数が所定の値よりずれることがあり、このため受信装置の受信感度が低下するという問題があった。
また、近傍の周波数の他の無線局の送信電波によって妨害を受けて、受信感度が劣化するという問題もあった。
本発明は、上記問題の解決のためになされたものであって、受信感度特性の優れたFM/FSK対応の受信装置を提供することを目的とする。
Weak radio or low-power radio stations do not require a license to use the frequency and can easily configure the system. On the other hand, since the transmission output is regulated low by the Radio Law, users can extend the communication distance. In order to improve the convenience of the receiver, it is strongly desired to improve the reception sensitivity characteristic.
However, an external component constituted by a resonance circuit or the like externally attached to the detection IC, for example, the discriminator circuit 6e as a phase shift circuit has a resonance frequency due to a stray capacitance or the like when connected to the detection IC. There is a case in which the value deviates from a predetermined value, which causes a problem that the receiving sensitivity of the receiving apparatus is lowered.
In addition, there is a problem in that reception sensitivity is deteriorated due to interference by transmission radio waves of other radio stations in the nearby frequency.
The present invention has been made to solve the above-described problem, and an object thereof is to provide an FM / FSK-compatible receiving device having excellent reception sensitivity characteristics.

上記課題を解決するため、請求項1においては、アンテナと、高周波増幅回路と、周波数変換部と、中間周波増幅回路と、ディスクリミネータ回路を含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるFM/FSK対応の受信装置であって、
前記ディスクリミネータ回路が直列共振回路を形成する圧電共振子と抵抗と可変容量素子との並列回路で構成され、該ディスクリミネータ回路の周波数対振幅特性が前記抵抗と可変容量素子の値によって変化するものであって、
前記FM/FSK対応の受信装置に一定レベルの高周波入力信号を加えて前記可変容量素子に制御電圧を印加し、前記検波回路の出力レベルが最大となるときの前記可変容量素子に印加される制御電圧を記憶したメモリを備えたことを特徴とする。
In order to solve the above problems, in claim 1, an antenna, a high frequency amplifier circuit, a frequency converter, an intermediate frequency amplifier circuit, a detection circuit including a discriminator circuit, a detection low pass filter, a comparator, , An FM / FSK compatible receiving device,
The discriminator circuit is composed of a parallel circuit of a piezoelectric resonator forming a series resonance circuit, a resistor, and a variable capacitance element, and the frequency-amplitude characteristic of the discriminator circuit varies depending on the values of the resistance and the variable capacitance element. To do,
A control applied to the variable capacitance element when the output level of the detection circuit is maximized by applying a high-frequency input signal of a certain level to the FM / FSK compatible receiving device and applying a control voltage to the variable capacitance element. A memory is provided that stores a voltage.

また、請求項2においては、請求項1に記載のFM/FSK対応の受信装置であって、
前記FM/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量素子に印加するよう構成したことを特徴とする。
Further, in claim 2, the FM / FSK-compatible receiving device according to claim 1,
The control voltage stored in the memory is applied to the variable capacitance element at the start of the operation of the FM / FSK compatible receiver.

請求項3においては、請求項2に記載のFM/FSK対応の受信装置であって、受信時の前記検波回路の出力レベルが飽和レベルに達したとき、前記可変容量素子に制御電圧を印加して、検波回路出力レベルが予め設定されたレベルになるように構成したことを特徴とする。 According to a third aspect of the present invention, in the FM / FSK-compatible receiving device according to the second aspect, when the output level of the detection circuit at the time of reception reaches a saturation level, a control voltage is applied to the variable capacitance element. Thus, the detection circuit output level is configured to be a preset level.

請求項4においては、アンテナと、高周波増幅回路と、周波数変換部と、中間周波バンドパスフィルタを含む中間周波増幅回路と、ディスクリミネータ回路を含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるFM/FSK対応の受信装置であって、
前記ディスクリミネータ回路が直列共振回路を形成する圧電共振子と抵抗と可変容量素子との並列回路で構成され、前記ディスクリミネータ回路の圧電共振子に並列接続された抵抗の値を調整して、前記ディスクリミネータ回路の周波数対振幅特性の直線領域が前記中間周波バンドパスフィルタの3dB通過帯域幅と同じ幅となるようにしたことを特徴とする。
In claim 4, an antenna, a high frequency amplifier circuit, a frequency converter, an intermediate frequency amplifier circuit including an intermediate frequency bandpass filter, a detector circuit including a discriminator circuit, a low pass filter for detection, a comparator, And an FM / FSK-compatible receiving device,
The discriminator circuit is composed of a parallel circuit of a piezoelectric resonator forming a series resonant circuit, a resistor, and a variable capacitance element, and adjusting the value of the resistor connected in parallel to the piezoelectric resonator of the discriminator circuit. The linear region of the frequency vs. amplitude characteristic of the discriminator circuit has the same width as the 3 dB passband width of the intermediate frequency bandpass filter.

請求項1、2の発明においては、FM/FSK対応の受信装置において、一定レベルの高周波入力信号を加えてディスクリミネータ回路の可変容量素子に制御電圧を印加し、検波回路の出力レベルが最大となるときの前記可変容量素子に印加される制御電圧を前記メモリで記憶して、受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量素子に印加するよう構成した。
これによって、ディスクリミネータ回路を検波ICの検波部に接続した際の浮遊容量等によるディスクリミネータ回路の共振周波数のずれが補正され、その結果、受信装置の受信感度が改善される。
According to the first and second aspects of the present invention, in the FM / FSK-compatible receiving device, a control voltage is applied to the variable capacitance element of the discriminator circuit by applying a high-frequency input signal at a constant level, and the output level of the detection circuit is maximized The control voltage applied to the variable capacitor at the time is stored in the memory, and the control voltage stored in the memory is applied to the variable capacitor when the operation of the receiving apparatus is started.
As a result, the resonance frequency shift of the discriminator circuit due to stray capacitance or the like when the discriminator circuit is connected to the detection unit of the detection IC is corrected, and as a result, the reception sensitivity of the receiving device is improved.

また、請求項3の発明においては、請求項1、2の発明の受信装置において、強電界の妨害波によって検波回路の出力レベルが飽和レベルに達したとき、ディスクリミネータ回路の可変容量素子に制御電圧を印加してディスクリミネータ回路の中心周波数をずらし、妨害波の受信感度を下げ、受信希望波の妨害波からの感度抑圧を低減するように構成したことによって、実質的に受信装置の希望波の受信感度を向上させることができる。
さらに、請求項4の発明においては、ディスクリミネータ回路の圧電共振子に並列接続されたダンパ抵抗の値を調整して、ディスクリミネータ回路の周波数対振幅特性の直線領域が中間周波増幅部のバンドパスフィルタの3dB通過帯域幅と同じ幅と成るようにすることによって、ディスクリミネータ回路のS/Nが改善され、受信装置の受信感度がおよそ1dB改善されることが確認された。
したがって、本発明によれば、優れた受信感度特性を持ったFM/FSK対応の受信装置を提供する上で著効を奏する。
According to a third aspect of the present invention, in the receiving device according to the first and second aspects, when the output level of the detection circuit reaches a saturation level due to a strong electric field interference wave, the variable capacitance element of the discriminator circuit is used. By applying the control voltage to shift the center frequency of the discriminator circuit, the reception sensitivity of the interference wave is lowered, and the sensitivity suppression from the interference wave of the desired reception wave is reduced, thereby substantially reducing the reception device. The reception sensitivity of the desired wave can be improved.
Furthermore, in the invention of claim 4, the value of the damper resistor connected in parallel to the piezoelectric resonator of the discriminator circuit is adjusted, and the linear region of the frequency versus amplitude characteristic of the discriminator circuit is It was confirmed that the S / N of the discriminator circuit was improved and the reception sensitivity of the receiving apparatus was improved by about 1 dB by setting the same width as the 3 dB pass bandwidth of the bandpass filter.
Therefore, according to the present invention, the FM / FSK compatible receiving apparatus having excellent receiving sensitivity characteristics is remarkably effective.

本発明を図面に示した実施の形態に基づいて説明する。図1は、本発明に係わる微弱無線あるいは小電力無線設備によるFM/FSK対応の受信装置の実施の一形態例を示す構成概要図である。
同図に示すように、本受信装置100は、アンテナ1と、RFバンドパスフィルタ2aを含む高周波入力回路2と、局部発振器4cと、IFバンドパスフィルタ5aと、ディスクリミネータ回路6bと、図示しない検波用ローパスフィルタ(アクティブフィルタ)のCR定数回路6c1と、FM/FSK対応の検波IC(以下、単に検波ICという)7と、レベル検出回路8と、メモリ9と、で構成される。
そして、前記検波IC7は、図4(b)の受信装置10aの検波IC7と同一の検波ICである。
The present invention will be described based on the embodiments shown in the drawings. FIG. 1 is a schematic configuration diagram showing an embodiment of an FM / FSK-compatible receiving apparatus using a weak radio or low power radio facility according to the present invention.
As shown in the figure, the receiving apparatus 100 includes an antenna 1, a high-frequency input circuit 2 including an RF bandpass filter 2a, a local oscillator 4c, an IF bandpass filter 5a, and a discriminator circuit 6b. A detection low-pass filter (active filter) CR constant circuit 6c1, an FM / FSK compatible detection IC (hereinafter simply referred to as a detection IC) 7, a level detection circuit 8, and a memory 9.
The detection IC 7 is the same detection IC as the detection IC 7 of the receiving device 10a in FIG.

本受信装置100は、図4(b)に示す従来の受信装置10aにおけるディスクリミネータ回路6eに代えて図1に示すディスクリミネータ回路6bを採用し、さらに前記検波IC7のAF-OUT端子と前記ディスクリミネータ回路6b間に前記レベル検出回路8とメモリ9とを接続した回路構成を有するものである。
本受信装置100の復調動作は、前記ディスクリミネータ回路6bとレベル検出回路8とメモリの動作を除いて、図4(b)の受信装置10aの受信動作と同一であるので、共通部分の動作の説明は省略する。
The receiving apparatus 100 employs the discriminator circuit 6b shown in FIG. 1 in place of the discriminator circuit 6e in the conventional receiving apparatus 10a shown in FIG. 4B, and further includes an AF-OUT terminal of the detection IC 7 and The level detection circuit 8 and the memory 9 are connected between the discriminator circuit 6b.
The demodulation operation of the receiving apparatus 100 is the same as the receiving operation of the receiving apparatus 10a of FIG. 4B except for the operations of the discriminator circuit 6b, the level detection circuit 8, and the memory. Description of is omitted.

図1に示されるように、本受信装置100のディスクリミネータ回路6bは、圧電共振子X1と、ダンパ抵抗R1と、容量C1とバラクタダイオード(可変容量素子)VCと容量C2の直列回路と、が並列接続された回路構成を有する。なお、容量C3は、電源(Vcc)回路の高周波成分除去用のコンデンサである。
前記バラクタダイオードVCには、容量C1とバラクタダイオードVCとの接続中点に接続された抵抗R2を介して、前記メモリ9より制御電圧が供給される。なお、抵抗R3は前記制御電圧のリターン回路用抵抗である。
前記レベル検出回路8は、前記検波IC7のAF-OUT端に接続されて受信装置100の検波出力レベルを検出する。
As shown in FIG. 1, the discriminator circuit 6b of the receiving apparatus 100 includes a piezoelectric resonator X1, a damper resistor R1, a capacitor C1, a varactor diode (variable capacitor) VC, and a series circuit of a capacitor C2. Have a circuit configuration connected in parallel. The capacitor C3 is a capacitor for removing high frequency components of the power supply (Vcc) circuit.
The varactor diode VC is supplied with a control voltage from the memory 9 via a resistor R2 connected to a connection midpoint between the capacitor C1 and the varactor diode VC. The resistor R3 is a return circuit resistor for the control voltage.
The level detection circuit 8 is connected to the AF-OUT terminal of the detection IC 7 and detects the detection output level of the receiving apparatus 100.

上記の構成の受信装置100の使用に先立って、図のアンテナ入力端より一定レベルの高周波信号を入力した状態で、AF−OUT端に接続されたレベル検出回路8で検波部6aの検波出力レベルをモニタしつつバラクタダイオードVCに制御電圧を印加し、前記検波出力レベルが最大となる制御電圧を前記メモリ9に記憶させる。
そして、本受信装置100の動作開始と同時に、前記メモリ9に記憶された制御電圧を抵抗R2を介して前記バラクタダイオードVCに印加する。
このように構成することによって、ディスクリミネータ回路6bを検波IC7に接続したときの浮遊容量等によって生じる圧電共振子X1の共振周波数の感度最良点からのずれを補正することができ、本受信装置100の受信感度を改善することができる。
Prior to use of the receiving apparatus 100 having the above configuration, the detection output level of the detection unit 6a is detected by the level detection circuit 8 connected to the AF-OUT terminal in a state where a high-frequency signal of a constant level is input from the antenna input terminal in the figure. The control voltage is applied to the varactor diode VC while monitoring the control voltage, and the control voltage that maximizes the detection output level is stored in the memory 9.
Simultaneously with the start of the operation of the receiving apparatus 100, the control voltage stored in the memory 9 is applied to the varactor diode VC via the resistor R2.
With this configuration, it is possible to correct a deviation from the best sensitivity point of the resonance frequency of the piezoelectric resonator X1 caused by stray capacitance or the like when the discriminator circuit 6b is connected to the detection IC 7. The receiving sensitivity of 100 can be improved.

図2は、近傍の妨害波による所望のRF受信波の受信感度の低下を防止する微弱無線あるいは小電力無線局によるFM/FSK対応の受信装置の構成概要図である。
同図に示されるように、本受信装置100aは、アンテナ1と、RFバンドパスフィルタ2aを含む高周波入力回路2と、局部発振器4cと、IFバンドパスフィルタ5aと、ディスクリミネータ回路6bと、図示しない検波用ローパスフィルタ(アクティブフィルタ)のCR定数回路6c1と、FM/FSK対応の検波IC(以下、単に検波ICという)7と、レベル検出回路8aと、メモリ9aと、で構成される。
そして、本受信装置100aは、図1に示す受信装置100におけるレベル検出回路8とメモリ9とを、それぞれレベル検出回路8aとメモリ9aに置き換えた回路構成を有するものであって、本受信装置100aの受信動作は、前記ディスクリミネータ回路6bとレベル検出回路8aとメモリ9aの動作を除いて、図1の受信装置100の受信動作と同一であるので、共通部分の動作の説明は省略する。
FIG. 2 is a schematic configuration diagram of an FM / FSK-compatible receiving apparatus using a weak radio or a low-power radio station that prevents a decrease in reception sensitivity of a desired RF received wave due to a nearby interference wave.
As shown in the figure, the receiving apparatus 100a includes an antenna 1, a high-frequency input circuit 2 including an RF bandpass filter 2a, a local oscillator 4c, an IF bandpass filter 5a, a discriminator circuit 6b, A detection low-pass filter (active filter) CR constant circuit 6c1, an FM / FSK compatible detection IC (hereinafter simply referred to as a detection IC) 7, a level detection circuit 8a, and a memory 9a are included.
The receiving apparatus 100a has a circuit configuration in which the level detecting circuit 8 and the memory 9 in the receiving apparatus 100 shown in FIG. 1 are replaced with the level detecting circuit 8a and the memory 9a, respectively. Since the receiving operation is the same as the receiving operation of the receiving apparatus 100 of FIG. 1 except for the operations of the discriminator circuit 6b, the level detection circuit 8a, and the memory 9a, the description of the operation of the common part is omitted.

ここで、本受信装置100aのレベル検出回路8aとメモリ9aは、動作開始時に、図1の受信装置100の場合と同様の手順で記憶した受信装置100aの受信感度を最良とする制御電圧を、ディスクリミネータ回路6bのバラクタダイオードVCに印加するとともに次のように動作する。
本受信装置100aの動作中、通常レベルで受信する希望受信波においては、レベル検出回路8aでモニタされるAF-OUT端における検波部6aの出力レベルは、受信入力対検波出力特性の直線領域にあるが、強電界の妨害波が受信されると、前記レベル検出回路8aでモニタされる検波部6aの出力レベルは飽和状態となる。
Here, the level detection circuit 8a and the memory 9a of the receiving device 100a, when starting the operation, store the control voltage that optimizes the receiving sensitivity of the receiving device 100a stored in the same procedure as that of the receiving device 100 of FIG. The voltage is applied to the varactor diode VC of the discriminator circuit 6b and operates as follows.
During the operation of the receiving apparatus 100a, for the desired received wave received at the normal level, the output level of the detector 6a at the AF-OUT end monitored by the level detection circuit 8a is in the linear region of the received input versus detected output characteristics. However, when a disturbing wave having a strong electric field is received, the output level of the detection unit 6a monitored by the level detection circuit 8a becomes saturated.

この飽和状態を検知したレベル検出回路8aからの制御によって前記メモリ9aから、レベル検出回路8aにおける検波部6a出力の検出レベルが直線領域の所定のレベルに成るような制御電圧が、抵抗R2を介してディスクリミネータ回路6bのバラクタダイオードVCに印加される。
この印加された制御電圧によって、圧電共振子X1に並列接続されたバラクタダイオードVCの容量値が変化し、ディスクリミネータ回路6bの共振点を感度最良点よりずらし、妨害波による感度抑圧効果を低減させる。
上記のように構成したことによって、実質的に受信装置100aの希望波の受信感度を向上させることができる。
The control voltage from the memory 9a by the control from the level detection circuit 8a that has detected this saturation state causes the detection level of the output of the detection unit 6a in the level detection circuit 8a to be a predetermined level in the linear region via the resistor R2. And applied to the varactor diode VC of the discriminator circuit 6b.
The applied control voltage changes the capacitance value of the varactor diode VC connected in parallel to the piezoelectric resonator X1, shifts the resonance point of the discriminator circuit 6b from the sensitivity best point, and reduces the sensitivity suppression effect due to the interference wave. Let
By configuring as described above, it is possible to substantially improve the reception sensitivity of the desired wave of the reception device 100a.

図1の構成のFM/FSK対応の受信装置において、受信感度を改善するの他の手段は次のとおりである。
図1のFM/FSK受信装置において、局部発振器4cが正確に所定の周波数と成るようにを設定し、さらに、ディスクリミネータ回路6bの中心周波数が受信装置の感度最良点となるように設定した後、ディスクリミネータ回路6bの周波数対振幅特性の直線領域が図示しないIFバンドパスフィルタ5aの3dB通過帯域幅と一致するように、ディスクリミネータ回路6bの圧電共振子X1に並列接続された抵抗R1を調整する。
図3は、ディスクリミネータ回路6bの周波数対振幅特性の一例を示す特性図で、(a)は前述の調整後、抵抗R1=47kΩとしたときの特性を示し、同図(b)は調整前のR1=3.9kΩのときの特性を示す。同図に示されるように、上記調整によって、特性の帯域幅が減少するとともに、出力信号レベルが大となるため、回路のS/Nが向上して、感度が1.1dB改善されることが確認された。
Other means for improving reception sensitivity in the FM / FSK-compatible receiving apparatus having the configuration shown in FIG. 1 are as follows.
In the FM / FSK receiver of FIG. 1, the local oscillator 4c is set to have a predetermined frequency accurately, and the center frequency of the discriminator circuit 6b is set to be the best sensitivity of the receiver. Thereafter, the resistor connected in parallel to the piezoelectric resonator X1 of the discriminator circuit 6b so that the linear region of the frequency vs. amplitude characteristic of the discriminator circuit 6b matches the 3 dB pass bandwidth of the IF bandpass filter 5a (not shown). Adjust R1.
FIG. 3 is a characteristic diagram showing an example of the frequency-amplitude characteristic of the discriminator circuit 6b. FIG. 3A shows the characteristic when the resistance R1 = 47 kΩ after the above adjustment, and FIG. 3B shows the adjustment. The characteristic when the previous R1 = 3.9 kΩ is shown. As shown in the figure, the adjustment reduces the characteristic bandwidth and increases the output signal level, thereby improving the S / N of the circuit and improving the sensitivity by 1.1 dB. confirmed.

本発明に係わる微弱無線あるいは小電力無線局によるFM/FSK対応の受信装置の実施の一形態例を示す構成概要図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic configuration diagram showing an embodiment of an FM / FSK-compatible receiving device using a weak radio or low power radio station according to the present invention. 本発明に係わる近傍の妨害波による所望のRF受信波の受信感度の低下を防止する微弱無線あるいは小電力無線局によるFM/FSK対応の受信装置の構成概要図。1 is a schematic configuration diagram of an FM / FSK-compatible receiving device using a weak radio or a low-power radio station that prevents a decrease in reception sensitivity of a desired RF received wave due to a nearby interference wave according to the present invention. ディスクリミネータ回路の周波数対振幅特性の一例を示す特性図で、(a)はディスクリミネータ回路の並列抵抗値の調整後の特性図、(b)は調整前の特性図。FIG. 4 is a characteristic diagram illustrating an example of frequency versus amplitude characteristics of a discriminator circuit, where (a) is a characteristic diagram after adjustment of the parallel resistance value of the discriminator circuit, and (b) is a characteristic diagram before adjustment. 従来の微弱無線あるいは小電力無線局によるFM/FSK対応の受信装置の一例を示す図で、(a)は、構成概要図、(b)は、(a)の回路構成を汎用のFM/FSK対応の検波ICを用いて構成した構成概要図。It is a figure which shows an example of the conventional FM / FSK corresponding | compatible receiving apparatus by a weak radio | wireless or a low electric power radio station, (a) is a structure schematic diagram, (b) is a general purpose FM / FSK with the circuit structure of (a). The structure schematic diagram comprised using corresponding detection IC.

符号の説明Explanation of symbols

1・・アンテナ、2・・RF入力回路、2a・・RFバンドパスフィルタ、3・・RFアンプ3、
4・・周波数変換部、4a・・ミキサ、4b・・周波数逓倍部4c・・局部発振器、
5・・IF増幅部、5a・・IFバンドパスフィルタ、5b・・IFリミッタアンプ、
6・・検波出力部、6a・・検波部、6b・・ディスクリミネータ回路、
6c・・検波用ローパスフィルタ(アクティブフィルタ)、
6c1・・検波用ローパスフィルタのCR定数回路、 6d・・コンパレータ、
6e・・ディスクリミネータ回路、7・・FM/FSK対応の検波IC、
8、8a・・レベル検出回路、9、9a・・メモリ、 10・・FM/FSK受信装置、
10a・・検波ICを用いて構成したFM/FSK受信装置、100・・FM/FSK受信装置、
C1、C2、C3・・容量、 R1、R2、R3・・抵抗、
VC・・バラクタダイオード(可変容量素子)、 X1・・圧電共振子

1 .. Antenna 2. RF input circuit 2a RF band pass filter 3. RF amplifier 3
4. Frequency converter 4a Mixer 4b Frequency multiplier 4c Local oscillator
5. IF amplifier, 5a IF band-pass filter, 5b IF limiter amplifier,
6 .... detection output unit, 6a ... detection unit, 6b ... discriminator circuit,
6c ・ ・ Low-pass filter for detection (active filter),
6c1 .. CR constant circuit of low-pass filter for detection, 6d .. Comparator,
6e · Discriminator circuit, 7 · · FM / FSK compatible detection IC,
8, 8a ··· level detection circuit, 9, 9a · · memory, 10 · · FM / FSK receiver,
10a ··· FM / FSK receiver configured using a detection IC, 100 · · FM / FSK receiver,
C1, C2, C3 .. capacity, R1, R2, R3 .. resistance,
VC ·· Varactor diode (variable capacitance element), X1 · · Piezoelectric resonator

Claims (4)

アンテナと、高周波増幅回路と、周波数変換部と、中間周波増幅回路と、ディスクリミネータ回路を含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるFM/FSK対応の受信装置であって、
前記ディスクリミネータ回路が直列共振回路を形成する圧電共振子と抵抗と可変容量素子との並列回路で構成され、該ディスクリミネータ回路の周波数対振幅特性が前記抵抗と可変容量素子の値によって変化するものであって、
前記FM/FSK対応の受信装置に一定レベルの高周波入力信号を加えて前記可変容量素子に制御電圧を印加し、前記検波回路の出力レベルが最大となるときの前記可変容量素子に印加される制御電圧を記憶したメモリを備えたことを特徴とするFM/FSK対応の受信装置。
An FM / FSK compatible receiver comprising an antenna, a high-frequency amplifier circuit, a frequency converter, an intermediate frequency amplifier circuit, a detector circuit including a discriminator circuit, a low-pass filter for detection, and a comparator. There,
The discriminator circuit is composed of a parallel circuit of a piezoelectric resonator forming a series resonance circuit, a resistor, and a variable capacitance element, and the frequency-amplitude characteristic of the discriminator circuit varies depending on the values of the resistance and the variable capacitance element. To do,
A control applied to the variable capacitance element when the output level of the detection circuit is maximized by applying a high-frequency input signal at a certain level to the FM / FSK compatible receiver and applying a control voltage to the variable capacitance element. An FM / FSK-compatible receiving device comprising a memory storing a voltage.
前記FM/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量素子に印加するよう構成したことを特徴とする請求項1に記載のFM/FSK対応の受信装置。 2. The FM / FSK-compatible receiving device according to claim 1, wherein the control voltage stored in the memory is applied to the variable capacitance element at the start of operation of the FM / FSK-compatible receiving device. 3. . 受信時の前記検波回路の出力レベルが飽和レベルに達したとき、前記可変容量素子に制御電圧を印加して、検波回路出力レベルが予め設定されたレベルになるように構成したことを特徴とする請求項2に記載のFM/FSK対応の受信装置。 When the output level of the detection circuit at the time of reception reaches a saturation level, a control voltage is applied to the variable capacitance element so that the detection circuit output level becomes a preset level. The FM / FSK-compatible receiving device according to claim 2. アンテナと、高周波増幅回路と、周波数変換部と、中間周波バンドパスフィルタを含む中間周波増幅回路と、ディスクリミネータ回路を含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるFM/FSK対応の受信装置であって、
前記ディスクリミネータ回路が直列共振回路を形成する圧電共振子と抵抗と可変容量素子との並列回路で構成され、前記ディスクリミネータ回路の圧電共振子に並列接続された抵抗の値を調整して、前記ディスクリミネータ回路の周波数対振幅特性の直線領域が前記中間周波バンドパスフィルタの3dB通過帯域幅と同じ幅となるようにしたことを特徴とする。FM/FSK対応の受信装置。
FM comprising an antenna, a high frequency amplifier circuit, a frequency converter, an intermediate frequency amplifier circuit including an intermediate frequency bandpass filter, a detector circuit including a discriminator circuit, a low pass filter for detection, and a comparator / FSK compatible receiving device,
The discriminator circuit is composed of a parallel circuit of a piezoelectric resonator forming a series resonant circuit, a resistor, and a variable capacitance element, and adjusting the value of the resistor connected in parallel to the piezoelectric resonator of the discriminator circuit. The linear region of the frequency vs. amplitude characteristic of the discriminator circuit has the same width as the 3 dB passband width of the intermediate frequency bandpass filter. FM / FSK compatible receiver.
JP2005039074A 2005-02-16 2005-02-16 Receiver Pending JP2006229427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005039074A JP2006229427A (en) 2005-02-16 2005-02-16 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005039074A JP2006229427A (en) 2005-02-16 2005-02-16 Receiver

Publications (1)

Publication Number Publication Date
JP2006229427A true JP2006229427A (en) 2006-08-31

Family

ID=36990410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039074A Pending JP2006229427A (en) 2005-02-16 2005-02-16 Receiver

Country Status (1)

Country Link
JP (1) JP2006229427A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8170151B2 (en) 2008-03-05 2012-05-01 Renesas Electronics Corporation FSK receiver
JP2016072775A (en) * 2014-09-29 2016-05-09 株式会社ノーリツ Call reception circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8170151B2 (en) 2008-03-05 2012-05-01 Renesas Electronics Corporation FSK receiver
JP2016072775A (en) * 2014-09-29 2016-05-09 株式会社ノーリツ Call reception circuit

Similar Documents

Publication Publication Date Title
US9684807B2 (en) Frequency selective logarithmic amplifier with intrinsic frequency demodulation capability
US7463870B2 (en) Receiver circuit and control method
US7373124B2 (en) Receiver
JP4557086B2 (en) Radio wave receiver
US8170151B2 (en) FSK receiver
JP2006217020A (en) Receiver
US8890633B2 (en) Resonant circuit with automated trimming capabilities
JP2006229427A (en) Receiver
US6549763B1 (en) Receiving apparatus and method
US6545554B1 (en) Differential oscillator
JP5842587B2 (en) Tuning frequency measuring device, receiving device, tuning frequency measuring method, and tuning frequency adjusting method
JPH08149021A (en) Receiver front-end circuit
KR19980019730A (en) Impedance Matching Circuit Using Feedback Control
JP2760171B2 (en) Selective call receiver
JPS6148239A (en) Am receiver
JPS6143319Y2 (en)
JPH05315988A (en) Antenna and miniaturized portable radio set
JP2007336340A (en) Fsk transceiver
JPH0394523A (en) Tuning circuit
JP2006033590A (en) Fsk signal receiver
JP2008182406A (en) Am receiving circuit
JPH0552093B2 (en)
JPH10135737A (en) Oscillation circuit and rf module using the circuit
JP2007519272A (en) Remote control system
JPH0638342U (en) FM receiver

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A7424