JP2006217020A - Receiver - Google Patents

Receiver Download PDF

Info

Publication number
JP2006217020A
JP2006217020A JP2005025004A JP2005025004A JP2006217020A JP 2006217020 A JP2006217020 A JP 2006217020A JP 2005025004 A JP2005025004 A JP 2005025004A JP 2005025004 A JP2005025004 A JP 2005025004A JP 2006217020 A JP2006217020 A JP 2006217020A
Authority
JP
Japan
Prior art keywords
circuit
frequency
detection
fsk
ask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005025004A
Other languages
Japanese (ja)
Inventor
Tsunenori Shibata
恒則 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2005025004A priority Critical patent/JP2006217020A/en
Publication of JP2006217020A publication Critical patent/JP2006217020A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a receiver of which the communication range can be extended by improving the reception sensitivity in configuring an ASK/FSK receiver with weak radio or low power facility. <P>SOLUTION: An impedance matching circuit comprising a varactor diode VC1, an inductor L2, and a capacitor C2 is configured between a SAW band pass filter 2a of the receiver 110 and a high frequency input circuit of a detection IC7. Further, a level detection circuit 8 is connected to an RSSI output terminal of an intermediate frequency amplifier circuit (not shown), and a control voltage for maximizing an output level of the RSSI circuit is stored in a memory 9 by changing the control voltage applied to the varactor diode VC1 while the level detection circuit 8 monitors the RSSI output level in a state where a high frequency signal with a prescribed level is received from an antenna input circuit end. Concurrently with the start of operation of the receiver 110, the control voltage stored in the memory 9 is applied to the varactor diode VC1 via a resistor R1. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、微弱無線あるいは小電力設備の受信装置に関し、特にRSSI出力を参照して各部回路定数のばらつきを補正することによって受信感度を改善したFM/FSK受信装置に関する。 The present invention relates to a reception device for weak wireless or low power equipment, and more particularly to an FM / FSK reception device that improves reception sensitivity by correcting variations in circuit constants with reference to RSSI output.

従来より、微弱無線あるいは小電力無線による近距離のFM音声通信、ASK/FSKデータ通信は、無線局の運用のための周波数の使用に免許が不要で、且つ低コストで通信システムを構成できる等の利点から、アナログのコードレス電話、ワイヤレススピーカ、ゲーム機等の広い分野で用いられている。
図4は、従来のFSKに対応した受信装置の一例を示す構成概要図である。同図(a)に示すように、本受信装置100は、アンテナ1と、SAWフィルタ2aと図示しないインピダンスマッチング回路とから成る高周波入力回路2と、高周波増幅回路3と、ミキサ4aと周波数逓倍部4bと局部発振器4cとから成る周波数変換部4と、IFバンドパスフィルタ5aとIFリミッタアンプ5bとRSSI回路5cとから成るIF増幅部5と、検波部6aとディスクリミネータ回路6bと図示しないフィルタアンプ及びCR回路より成る検波用ローパスフィルタ6cとコンパレータ6dとから成る検波出力部6と、で構成される。
Conventionally, short-distance FM voice communication and ASK / FSK data communication using weak radio or low-power radio do not require a license to use a frequency for operating a radio station, and can configure a communication system at low cost. For this reason, it is used in a wide range of fields such as analog cordless telephones, wireless speakers, and game machines.
FIG. 4 is a schematic configuration diagram illustrating an example of a receiving apparatus compatible with the conventional FSK. As shown in FIG. 1A, the receiving apparatus 100 includes an antenna 1, a high frequency input circuit 2 including a SAW filter 2a and an impedance matching circuit (not shown), a high frequency amplifier circuit 3, a mixer 4a, and a frequency multiplier. 4b and a local oscillator 4c, a frequency converter 4, an IF bandpass filter 5a, an IF limiter amplifier 5b, an IF amplifier 5 comprising an RSSI circuit 5c, a detector 6a and a discriminator circuit 6b, and a filter (not shown) The detection output unit 6 includes a detection low-pass filter 6c including an amplifier and a CR circuit, and a comparator 6d.

同図において、アンテナ1で受信された受信電波は、高周波入力回路2のSAWフィルタ2aで所定の周波数帯域が選択され、高周波増幅回路3でレベル増幅されて周波数変換部4のミキサ4aの一方の入力端に出力される。
前記ミキサ4aのもう一方の入力端には、周波数逓倍部4bで所定の周波数に逓倍された局部発振器4cの発振出力が入力する。
ミキサ4aにおいて周波数逓倍部4b出力信号と周波数混合されて所定の中間周波数に変換された受信波(以下、IF受信波という)は、IF増幅部5のIFバンドパスフィルタ5aに出力される。
In the figure, the received radio wave received by the antenna 1 has a predetermined frequency band selected by the SAW filter 2 a of the high frequency input circuit 2, level-amplified by the high frequency amplifier circuit 3, and one of the mixers 4 a of the frequency converter 4. Output to the input terminal.
The oscillation output of the local oscillator 4c multiplied to a predetermined frequency by the frequency multiplier 4b is input to the other input terminal of the mixer 4a.
A received wave (hereinafter referred to as an IF received wave) frequency-mixed with the frequency multiplier 4b output signal in the mixer 4a and converted to a predetermined intermediate frequency is output to the IF bandpass filter 5a of the IF amplifier 5.

前記IFバンドパスフィルタ5aで不要波が除去されたIF受信波は、IFリミッタアンプ5bにおいて所定のレベルに増幅されて検波出力部6に出力される。
検波出力部6に入力したIF受信波は、検波部6aにおいてディスクリミネータ回路6bを移相回路とした検波が行われる。
検波部6aの検波出力は、検波用ローパスフィルタ回路6cで高周波成分が除去されてコンパレータ6dに出力され、このコンパレータ6dにおいて波形成形されて図のDATA-OUT端より復調信号が取り出される。また、前記検波出力信号は、図のAF-OUT端より直接取り出すことができる。
前記IFリミッタアンプ5bの他の出力端からは、RSSI回路5cを介してIFリミッタアンプ5b入力レベルに対応した直流電圧が、図のRSSI-OUT端より取り出すことができる。
The IF reception wave from which the unnecessary wave is removed by the IF bandpass filter 5 a is amplified to a predetermined level by the IF limiter amplifier 5 b and output to the detection output unit 6.
The IF reception wave input to the detection output unit 6 is detected by the detection unit 6a using the discriminator circuit 6b as a phase shift circuit.
The detection output of the detection unit 6a is removed from the high-frequency component by the detection low-pass filter circuit 6c and output to the comparator 6d. The comparator 6d forms the waveform, and the demodulated signal is taken out from the DATA-OUT terminal in the figure. Further, the detection output signal can be directly taken out from the AF-OUT end in the figure.
From the other output end of the IF limiter amplifier 5b, a DC voltage corresponding to the input level of the IF limiter amplifier 5b can be taken out from the RSSI-OUT end of the figure via the RSSI circuit 5c.

上記構成の受信装置100は小型化のために、例えば、図の高周波増幅回路3、ミキサ4a、周波数逓倍部4b、IFリミッタアンプ5b、RSSI回路5c、検波部6a、検波用ローパスフィルタ回路6cに含まれる図示しないローパスフィルタアンプ、コンパレータ6dが内蔵された、汎用のASK/FSK対応の検波IC(以下、単に検波ICという)が市場に提供されている。 In order to reduce the size of the receiving apparatus 100 configured as described above, for example, the high-frequency amplifier circuit 3, the mixer 4a, the frequency multiplying unit 4b, the IF limiter amplifier 5b, the RSSI circuit 5c, the detecting unit 6a, and the detecting low-pass filter circuit 6c shown in FIG. A general-purpose ASK / FSK-compatible detection IC (hereinafter simply referred to as a detection IC) including a low-pass filter amplifier (not shown) and a comparator 6d included therein is provided on the market.

図4(b)は、上記検波ICを用いて図4(a)と同一機能をもつASK/FSK対応の受信装置100を構成した場合の構成概要図である。同図に示されるように、本受信装置100aは、アンテナ1と、SAWフィルタ2aを含む高周波入力回路2と、局部発振器4cと、IFバンドパスフィルタ5aと、ディスクリミネータ回路6bと、アクティブフィルタによって構成された検波用ローパスフィルタ回路6cのCR回路6c1と、検波IC7と、で構成され、前記検波IC7の所定の接続端子に前記の他の構成部位が外付けされて受信装置として構成される。
特開2002−033690号公報
FIG. 4B is a schematic configuration diagram in the case where an ASK / FSK compatible receiving apparatus 100 having the same function as that in FIG. 4A is configured using the detection IC. As shown in the figure, the receiving device 100a includes an antenna 1, a high-frequency input circuit 2 including a SAW filter 2a, a local oscillator 4c, an IF bandpass filter 5a, a discriminator circuit 6b, and an active filter. The detection low-pass filter circuit 6c is constituted by a CR circuit 6c1 and a detection IC 7, and the other components are externally attached to predetermined connection terminals of the detection IC 7 to constitute a receiving device. .
JP 2002-033690 A

微弱無線あるいは小電力無線局は、小型軽量に構成でき、周波数の使用に免許が不要であるが、一方、電波法で送信出力が低く規定されているため、通信距離を伸ばして使用者の利便性を高めるために受信感度特性の改善が望まれている。
前述のように汎用の検波ICと外付け部品とで構成される受信装置においては、各回路に使用される部品の定数のばらつきによって、回路の特性が劣化して受信感度が低下するという問題があった。
また、ASK/FSK受信においては、アクティブフィルタによって構成された検波用ローパスフィルタにおけるパルス幅の精度と受信感度との間には、ローパスフィルタの遮断周波数を高くしてパルス幅の精度を改善すると受信感度は低下し、遮断周波数を低くして受信感度をよくするとパルス幅の精度が劣化するというトレードオフの関係にある。そのため、復調したデータのパルス幅を送信データのパルス幅に極力近づけたいという要望に対し、パルス幅精度を重視すると受信感度が低下するという問題があった。
本発明は、上記問題の解決のためになされたものであって、汎用の検波ICを用いた受信感度特性の優れたASK/FSK対応の受信装置を提供することを目的とする。
Weak radio or low-power radio stations can be configured to be small and light and do not require a license to use the frequency, but on the other hand, because the transmission power is regulated low by the Radio Law, it is convenient for the user by extending the communication distance In order to improve the performance, it is desired to improve the reception sensitivity characteristic.
As described above, in a receiving device composed of a general-purpose detection IC and external parts, there is a problem that reception characteristics are lowered due to deterioration of circuit characteristics due to variations in constants of parts used in each circuit. there were.
Further, in ASK / FSK reception, if the cutoff frequency of the low-pass filter is increased to improve the accuracy of the pulse width between the accuracy of the pulse width and the reception sensitivity in the detection low-pass filter constituted by the active filter, the reception is performed. The sensitivity decreases, and there is a trade-off relationship that the accuracy of the pulse width deteriorates when the cutoff frequency is lowered to improve the reception sensitivity. Therefore, in response to a request to make the pulse width of the demodulated data as close as possible to the pulse width of the transmission data, there is a problem that reception sensitivity is lowered when importance is attached to the pulse width accuracy.
The present invention has been made to solve the above problems, and an object of the present invention is to provide an ASK / FSK compatible receiver using a general-purpose detection IC and having excellent reception sensitivity characteristics.

上記課題を解決するため、請求項1においては、アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるASK/FSK対応の受信装置であって、
前記高周波バンドパスフィルタと高周波増幅回路間に可変容量ダイオードを含むキャパシタとインダクタとによって構成されるインピーダンスマッチング回路を備え、且つ、高周波入力回路に一定レベルの信号を加えて前記RSSI回路の出力レベルが最大となるときの前記可変容量ダイオードに印加する制御電圧を記憶したメモリを備えたことを特徴とする。
In order to solve the above problem, in claim 1, an antenna, a high-frequency input circuit including a high-frequency bandpass filter, a high-frequency amplifier circuit, a frequency conversion unit including a local oscillation circuit, an intermediate frequency bandpass filter, an RSSI An ASK / FSK-compatible receiving device including an intermediate frequency amplification circuit including a circuit, a detection circuit including a discriminator, a detection low-pass filter, and a comparator,
An impedance matching circuit including a capacitor including a variable capacitance diode and an inductor is provided between the high-frequency bandpass filter and the high-frequency amplifier circuit, and a certain level of signal is applied to the high-frequency input circuit so that the output level of the RSSI circuit is A memory is provided that stores a control voltage to be applied to the variable capacitance diode at the maximum.

請求項2においては、請求項1に記載のASK/FSK対応の受信装置であって、前記ASK/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量ダイオードに印加するよう構成したことを特徴とする。 According to a second aspect of the present invention, there is provided the ASK / FSK compatible receiving device according to the first aspect, wherein the control voltage stored in the memory is supplied to the variable capacitance diode when the ASK / FSK compatible receiving device starts operation. It is characterized by being configured to apply.

請求項3においては、アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるASK/FSK対応の受信装置であって、
前記局部発振回路の発振回路容量成分として可変容量ダイオードを備えたものであって、且つ、高周波入力回路に一定レベルの信号を加えて前記RSSI回路の出力レベルが最大となるときの前記可変容量ダイオードに印加する制御電圧を記憶したメモリを備ええたことを特徴とする。
According to a third aspect of the present invention, an intermediate frequency amplifier including an antenna, a high frequency input circuit including a high frequency band pass filter, a high frequency amplifier circuit, a frequency converting unit including a local oscillation circuit, an intermediate frequency band pass filter, and an RSSI circuit is provided. ASK / FSK-compatible receiving device including a circuit, a detection circuit including a discriminator, a detection low-pass filter, and a comparator,
The variable capacitance diode having a variable capacitance diode as an oscillation circuit capacitance component of the local oscillation circuit, and when the output level of the RSSI circuit is maximized by applying a constant level signal to the high frequency input circuit And a memory storing a control voltage to be applied.

請求項4においては、請求3に記載のASK/FSK対応の受信装置であって、前記ASK/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量ダイオードに印加するよう構成したことを特徴とする。 4. The ASK / FSK-compatible receiving device according to claim 3, wherein the control voltage stored in the memory is applied to the variable capacitance diode when the operation of the ASK / FSK-compatible receiving device is started. It is characterized by having comprised.

請求項5においては、アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、アクティブフィルタで構成される検波用ローパスフィルタと、コンパレータと、で構成されるASK/FSK対応の受信装置であって、
前記検波用ローパスフィルタを構成するキャパシタのそれぞれに切換器を介して並列接続される他のキャパシタを備え、前記RSSI回路出力レベルが所定のレベルを越えた場合は、前記切換器を閉回路とする駆動電圧を印加して前記のそれぞれの他のキャパシタを接続するように構成したことを特徴とする。
In claim 5, an intermediate frequency amplifier including an antenna, a high frequency input circuit including a high frequency band pass filter, a high frequency amplifier circuit, a frequency converter including a local oscillation circuit, an intermediate frequency band pass filter, and an RSSI circuit. ASK / FSK-compatible receiving device including a circuit, a detection circuit including a discriminator, a detection low-pass filter including an active filter, and a comparator,
Each capacitor constituting the low-pass filter for detection is provided with another capacitor connected in parallel via a switch, and when the RSSI circuit output level exceeds a predetermined level, the switch is closed. It is characterized in that a driving voltage is applied to connect each of the other capacitors.

請求項1、2の発明においては、検波ICを使用したASK/FSK対応の受信装置の高周波入力回路の高周波バンドパスフィルタと検波ICの高周波入力回路との間に、バラクタダイオードを含むキャパシタとインダクタとによって構成されるインピーダンスマッチング回路を備え、また、高周波入力回路に一定レベルの信号を加えて中間周波増幅回路のRSSI回路の出力レベルが最大となるときの前記バラクタダイオードに印加する制御電圧を記憶したメモリを備えた。
そして、受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記インピーダンスマッチング回路のバラクタダイオードに印加するよう構成した。
これによって、高周波バンドパスフィルタと検波ICの入力回路間のインピダンスミスマッチが補正され、受信装置の受信感度が改善される。
According to the first and second aspects of the present invention, a capacitor and an inductor including a varactor diode are provided between the high frequency bandpass filter of the high frequency input circuit of the ASK / FSK compatible receiver using the detection IC and the high frequency input circuit of the detection IC. And a control voltage to be applied to the varactor diode when the output level of the RSSI circuit of the intermediate frequency amplifier circuit is maximized by adding a signal of a constant level to the high frequency input circuit. With memory.
The control voltage stored in the memory is applied to the varactor diode of the impedance matching circuit when the operation of the receiving device is started.
As a result, the impedance mismatch between the input circuit of the high-frequency bandpass filter and the detection IC is corrected, and the reception sensitivity of the receiving apparatus is improved.

また、請求項3、4の発明においては、検波ICを使用したASK/FSK対応の受信装置の局部発振器の発振回路容量成分をバラクタダイオードによって構成し、また、高周波入力回路に一定レベルの信号を加えて中間周波増幅回路のRSSI回路の出力レベルが最大となるときの前記バラクタダイオードに印加する制御電圧を記憶したメモリを備えた。
そして、受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記局部発振器のバラクタダイオードに印加するよう構成した。
これによって、局部発振器の構成部品あるいは他の回路部品の部品定数のバラツキによって生じる感度最良点とIF受信波の中心周波数とのずれを補正することができる。その結果、受信装置の受信感度を改善することができる。
According to the third and fourth aspects of the present invention, the oscillation circuit capacitance component of the local oscillator of the ASK / FSK compatible receiver using the detection IC is constituted by a varactor diode, and a signal of a certain level is applied to the high frequency input circuit. In addition, a memory is provided that stores a control voltage to be applied to the varactor diode when the output level of the RSSI circuit of the intermediate frequency amplifier circuit is maximized.
The control voltage stored in the memory is applied to the varactor diode of the local oscillator at the start of the operation of the receiving device.
As a result, it is possible to correct a deviation between the best sensitivity point and the center frequency of the IF reception wave caused by variations in the component constants of the components of the local oscillator or other circuit components. As a result, the receiving sensitivity of the receiving device can be improved.

請求項5の発明においては、検波ICを使用したASK/FSK対応の受信装置のアクティブフィルタで構成される検波用ローパスフィルタを構成するキャパシタのそれぞれに切換器を介して並列接続される他のキャパシタを備え、前記RSSI回路出力レベルが所定のレベルを越えた場合は、前記切換器を閉回路とする駆動電圧を印加して前記のそれぞれの他のキャパシタを接続して、フィルタの遮断周波数を変化させるように構成した。
これによって、受信電界強度が強いときはフィルタの遮断周波数を上げて、受信感度よりもパルス幅の精度を改善することができる。
また、受信電界強度が弱いときはフィルタの遮断周波数を下げて、受信感度を上げるように変更できる。
したがって、本発明の受信装置によれば、優れた受信感度特性を持ったASK/FSK対応の受信装置を提供する上で著効を奏する。
According to the fifth aspect of the present invention, the other capacitors connected in parallel to each of the capacitors constituting the low-pass filter for detection composed of the active filter of the ASK / FSK-compatible receiving device using the detection IC via the switch When the output level of the RSSI circuit exceeds a predetermined level, a drive voltage with the switch as a closed circuit is applied to connect each of the other capacitors to change the cutoff frequency of the filter. It was configured to make it.
As a result, when the reception electric field strength is strong, the cutoff frequency of the filter can be increased to improve the accuracy of the pulse width rather than the reception sensitivity.
Also, when the received electric field strength is weak, the filter can be changed so as to increase the reception sensitivity by lowering the cutoff frequency of the filter.
Therefore, according to the receiving apparatus of the present invention, it is effective in providing an ASK / FSK compatible receiving apparatus having excellent receiving sensitivity characteristics.

本発明を図面に示した実施の形態に基づいて説明する。図1は、本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の一形態例を示す構成概要図である。
同図に示すように、本受信装置110は、アンテナ1と、SAWフィルタ2aを含む高周波入力回路20と、局部発振器4cと、バンドパスフィルタ5aと、ディスクリミネータ回路6bと、図示しない検波用ローパスフィルタ回路のCR回路6c1と、ASK/FSK対応の検波IC(以下、単に検波ICという)7と、レベル検出回路8と、メモリ9と、で構成される。
そして、本受信装置110は、図4に示す従来の受信装置100における高周波入力回路2を前記高周波入力回路20に置き換え、さらに前記検波IC7のRSSI-OUT端子と高周波入力回路20間に前記レベル検出回路8とメモリ9とを接続した回路構成を有するものである。また、前記検波IC7は、図4の検波IC7と同一の検波ICが用いられている。
本受信装置110の復調動作は、前記高周波入力回路20、レベル検出回路8及びメモリ9の動作を除いて、図4の受信装置100の受信動作と同一であるので、共通部分の動作の説明は省略する。
The present invention will be described based on the embodiments shown in the drawings. FIG. 1 is a schematic configuration diagram showing an embodiment of an ASK / FSK-compatible receiving apparatus by a weak radio or low power radio station according to the present invention.
As shown in the figure, the receiving apparatus 110 includes an antenna 1, a high-frequency input circuit 20 including a SAW filter 2a, a local oscillator 4c, a bandpass filter 5a, a discriminator circuit 6b, and a detector for detection (not shown). A low-pass filter circuit CR circuit 6c1, an ASK / FSK compatible detection IC (hereinafter simply referred to as a detection IC) 7, a level detection circuit 8, and a memory 9 are included.
The receiving apparatus 110 replaces the high-frequency input circuit 2 in the conventional receiving apparatus 100 shown in FIG. 4 with the high-frequency input circuit 20, and further detects the level between the RSSI-OUT terminal of the detection IC 7 and the high-frequency input circuit 20. The circuit configuration is such that the circuit 8 and the memory 9 are connected. Further, the detection IC 7 is the same detection IC as the detection IC 7 of FIG.
The demodulating operation of the receiving device 110 is the same as the receiving operation of the receiving device 100 of FIG. 4 except for the operations of the high-frequency input circuit 20, the level detecting circuit 8, and the memory 9. Omitted.

図1に示されるように、本受信装置110の高周波入力回路20は、SAWバンドパスフィルタ2aと、キャパシタC1とインダクタL1とから成るSAWバンドパスフィルタ2aとアンテナ1間のインピダンスマッチング回路と、バラクタダイオード(可変容量ダイオード)VC1とインダクタンスL2とキャパシタC2とから成るSAWバンドパスフィルタ2aと検波IC7に内蔵された図示しない高周波増幅回路間のインピダンスマッチング回路と、で構成される。
前記バラクタダイオードVC1には抵抗R1を介して、前記メモリ9より制御電圧が印加される。
As shown in FIG. 1, the high-frequency input circuit 20 of the receiving apparatus 110 includes a SAW bandpass filter 2a, an impedance matching circuit between the antenna 1 and the SAW bandpass filter 2a including the capacitor C1 and the inductor L1, and a varactor. A SAW bandpass filter 2a composed of a diode (variable capacitance diode) VC1, an inductance L2, and a capacitor C2, and an impedance matching circuit between a high-frequency amplifier circuit (not shown) built in the detection IC 7 are included.
A control voltage is applied to the varactor diode VC1 from the memory 9 via a resistor R1.

前記レベル検出回路8は、図示しない中間周波増幅部のRSSI-OUT端子に接続されて受信装置のRSSI出力レベルを検出する。
上記の構成の受信装置110の使用に先立って、アンテナ入力回路端より一定レベルの高周波信号を入力した状態で、レベル検出回路8でRSSI出力レベルをモニタしつつバラクタダイオードVC1に印加する制御電圧を変化させて、前記RSSI回路出力レベルが最大となる制御電圧を前記メモリ9に記憶させる。
そして、本受信装置110の動作開始と同時に、前記メモリ9に記憶された制御電圧が、抵抗R1を介して前記バラクタダイオードVC1に印加されて所望の容量値となる。
これによって、SAWフィルタ2aと検波IC7入力回路間のインピダンスミスマッチが補正され、本受信装置110の受信感度が改善される。
The level detection circuit 8 is connected to an RSSI-OUT terminal of an intermediate frequency amplification unit (not shown) and detects the RSSI output level of the receiving apparatus.
Prior to use of the receiving device 110 having the above configuration, a control voltage applied to the varactor diode VC1 is monitored while the RSSI output level is monitored by the level detection circuit 8 in a state in which a high-frequency signal of a certain level is input from the antenna input circuit end. By changing the control voltage, the control voltage that maximizes the RSSI circuit output level is stored in the memory 9.
Simultaneously with the start of the operation of the receiving apparatus 110, the control voltage stored in the memory 9 is applied to the varactor diode VC1 through the resistor R1 to have a desired capacitance value.
Thereby, the impedance mismatch between the SAW filter 2a and the detection IC 7 input circuit is corrected, and the receiving sensitivity of the receiving apparatus 110 is improved.

図2は、本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の第2の形態例を示す構成概要図である。
同図に示すように、本受信装置120は、アンテナ1と、SAWフィルタ2aを含む高周波入力回路2と、局部発振器40と、バンドパスフィルタ5aと、ディスクリミネータ回路6bと、図示しない検波用ローパスフィルタ回路のCR回路6c1と、検波IC7と、レベル検出回路8aと、メモリ9aと、で構成される。
そして、本受信装置120は、図4に示す従来の受信装置10における局部発振器4cを前記局部発振器40に置き換え、さらに前記検波IC7のRSSI-OUT端子と局部発振器40間に前記レベル検出回路8aとメモリ9aとを接続した回路構成を有するものである。また、前記検波IC7は、図4の検波IC7と同一の検波ICが用いられている。
本受信装置120の復調動作は、前記局部発振器40、レベル検出回路8a及びメモリ9aの動作を除いて、図4の受信装置100の受信動作と同一であるので、共通部分の動作の説明は省略する。
FIG. 2 is a schematic configuration diagram showing a second embodiment of an ASK / FSK-compatible receiving apparatus by a weak radio or low power radio station according to the present invention.
As shown in the figure, the receiving apparatus 120 includes an antenna 1, a high-frequency input circuit 2 including a SAW filter 2a, a local oscillator 40, a bandpass filter 5a, a discriminator circuit 6b, and a detector for detection (not shown). The low-pass filter circuit includes a CR circuit 6c1, a detection IC 7, a level detection circuit 8a, and a memory 9a.
The receiving apparatus 120 replaces the local oscillator 4c in the conventional receiving apparatus 10 shown in FIG. 4 with the local oscillator 40, and further, between the RSSI-OUT terminal of the detection IC 7 and the local oscillator 40, the level detection circuit 8a. The circuit configuration is such that the memory 9a is connected. Further, the detection IC 7 is the same detection IC as the detection IC 7 of FIG.
The demodulating operation of the receiving device 120 is the same as the receiving operation of the receiving device 100 of FIG. 4 except for the operations of the local oscillator 40, the level detection circuit 8a, and the memory 9a. To do.

図2に示されるように、本受信装置120の局部発振器40は、圧電振動子X1と、バラクタダイオードVC2と、増幅回路41と、で構成され、前記バラクタダイオードVC2には抵抗R2を介して前記メモリ9aに接続される。
この局部発振器40は、メモリ9aより印加される制御電圧によって制御されるバラクタダイオードVC2の容量を発振回路の容量成分として、圧電振動子X1の振動を増幅回路41において継続して発振出力する。
As shown in FIG. 2, the local oscillator 40 of the receiving apparatus 120 includes a piezoelectric vibrator X1, a varactor diode VC2, and an amplifier circuit 41. The varactor diode VC2 is connected to the varactor diode VC2 via a resistor R2. Connected to the memory 9a.
The local oscillator 40 continuously oscillates and outputs the vibration of the piezoelectric vibrator X1 in the amplifier circuit 41 using the capacity of the varactor diode VC2 controlled by the control voltage applied from the memory 9a as the capacity component of the oscillation circuit.

前記レベル検出回路8aは、検波IC7に内蔵された図示しない中間周波増幅部のRSSI-OUT端子に接続されて受信装置のRSSI出力レベルを検出する。
上記の構成の受信装置120の使用に先立って、アンテナ入力回路端より一定レベルの高周波信号を入力した状態で、レベル検出回路8aでRSSI出力レベルをモニタしつつ局部発振器40のバラクタダイオードVC2に印加する制御電圧を変化させ、前記RSSI回路出力レベルが最大となる制御電圧を前記メモリ9aに記憶させる。
そして、本受信装置120の動作開始と同時に、前記メモリ9aに記憶された制御電圧が、抵抗R2を介して前記バラクタダイオードVC2に印加され、バラクタダイオードVC2の容量が所望の容量値となる。
The level detection circuit 8a is connected to an RSSI-OUT terminal of an intermediate frequency amplification unit (not shown) built in the detection IC 7 to detect the RSSI output level of the receiving apparatus.
Prior to use of the receiving device 120 having the above-described configuration, the RSSI output level is monitored by the level detection circuit 8a while being applied to the varactor diode VC2 of the local oscillator 40 while a high-frequency signal of a constant level is input from the antenna input circuit end. And the control voltage that maximizes the RSSI circuit output level is stored in the memory 9a.
Simultaneously with the start of the operation of the receiving device 120, the control voltage stored in the memory 9a is applied to the varactor diode VC2 via the resistor R2, and the capacitance of the varactor diode VC2 becomes a desired capacitance value.

このように構成することによって、局部発振器40の構成部品あるいは他の回路部品の部品定数のバラツキによって生じる感度最良点とIF受信波の中心周波数とのずれを補正することができる。その結果、本受信装置120の受信感度を改善することができる。 By configuring in this way, it is possible to correct a deviation between the best sensitivity point and the center frequency of the IF received wave caused by variations in the component constants of the components of the local oscillator 40 or other circuit components. As a result, the receiving sensitivity of the receiving device 120 can be improved.

図3は、本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の第3の形態例を示す構成概要図である。
同図(a)に示すように、本受信装置130は、アンテナ1と、SAWフィルタ2aを含む高周波入力回路2と、局部発振器4cと、バンドパスフィルタ5aと、ディスクリミネータ回路6bと、図示しない検波用ローパスフィルタ回路のCR回路6c10と、検波IC7と、レベル検出回路8cと、駆動部10と、で構成される。
そして、本受信装置130は、図4に示す従来の受信装置100における検波用ローパスフィルタ回路のRC回路6c1を前記CR回路6c10に置き換え、さらに前記検波IC7のRSSI-OUT端子とRC回路6c10間に前記レベル検出回路8cと駆動部10とを接続した回路構成を有するものである。また、前記検波IC7は、図4の検波IC7と同一の検波ICが用いられている。
本受信装置130の復調動作は、前記CR回路6c10と検波IC7に内蔵されたローパスフィルタアンプとで構成される検波用ローパスフィルタ回路と、レベル検出回路8cと、駆動部10と、の動作を除いて、図4の受信装置100の受信動作と同一であるので、共通部分の動作の説明は省略する。
FIG. 3 is a schematic configuration diagram showing a third embodiment of an ASK / FSK-compatible receiving apparatus by a weak radio or low power radio station according to the present invention.
As shown in FIG. 2A, the receiving apparatus 130 includes an antenna 1, a high-frequency input circuit 2 including a SAW filter 2a, a local oscillator 4c, a bandpass filter 5a, a discriminator circuit 6b, The detection low-pass filter circuit includes a CR circuit 6c10, a detection IC 7, a level detection circuit 8c, and a drive unit 10.
The receiving apparatus 130 replaces the RC circuit 6c1 of the low-pass filter circuit for detection in the conventional receiving apparatus 100 shown in FIG. 4 with the CR circuit 6c10, and further, between the RSSI-OUT terminal of the detecting IC 7 and the RC circuit 6c10. The level detection circuit 8c and the drive unit 10 are connected to each other. Further, the detection IC 7 is the same detection IC as the detection IC 7 of FIG.
The demodulating operation of the receiving apparatus 130 excludes the operations of the low-pass filter circuit for detection composed of the CR circuit 6c10 and the low-pass filter amplifier built in the detection IC 7, the level detection circuit 8c, and the drive unit 10. Since this is the same as the receiving operation of the receiving apparatus 100 of FIG. 4, the description of the operation of the common part is omitted.

同図(b)は、前記CR回路6c10と検波IC7に内蔵されたローパスフィルタアンプとで構成される検波用ローパスフィルタ回路の回路構成例を示す図である。
同図に示されるように、本受信装置130の検波用ローパスフィルタ回路は、検波IC7に内蔵されたバッファアンプ6C2と、抵抗R21、R22、R23と、キャパシタC21、C22、C23と、前記キャパシタC21に切換器SW21を介して並列接続されたキャパシタC21aと、以下同様に前記キャパシタC22、C23にそれぞれ切換器SW22、SW23を介して並列接続されたキャパシタC22a、C23aとより成るRC回路6c10と、で構成される3次のバタワース型ローパスフィルタ回路である。
そして、前記切換器SW21〜SW23は前記駆動部10に接続され、その駆動電圧によって動作する。
FIG. 2B is a diagram showing a circuit configuration example of a detection low-pass filter circuit including the CR circuit 6c10 and a low-pass filter amplifier built in the detection IC 7.
As shown in the figure, the detection low-pass filter circuit of the receiving apparatus 130 includes a buffer amplifier 6C2 built in the detection IC 7, resistors R21, R22, R23, capacitors C21, C22, C23, and the capacitor C21. A capacitor C21a connected in parallel via a switch SW21, and an RC circuit 6c10 comprising capacitors C22a and C23a connected in parallel to the capacitors C22 and C23 via switches SW22 and SW23, respectively. This is a third-order Butterworth low-pass filter circuit configured.
The switches SW21 to SW23 are connected to the driving unit 10 and operate according to the driving voltage.

本受信装置130は、必要な受信感度を維持しながら、復調データのパルス幅を送信データのパルス幅に極力近づけたいという要望に対して構成された受信装置である。
上記構成において、前記レベル検出回路8bでは、常時RSSI出力レベルをモニタし、前記レベル検出回路8bでの検出レベルが所定のレベル以下の場合は、駆動部10は動作せず、各切換器SW21、SW22、SW23は開回路となり、3次のバタワース型ローパスフィルタ回路の基本回路を形成する。
また、受信電界強度が強く、前記レベル検出回路8bにおけるRSSI出力検出レベルが所定のレベル以上ある場合は、駆動部10より切換器SW21、SW22、SW23に駆動電圧が出力されて、各切換器は閉回路となる。そのため、キャパシタC21にはキャパシタC21aが、キャパシタC22にはキャパシタC22aが、キャパシタC23にはキャパシタC21aが、それぞれ並列接続される。
その結果、検波用ローパスフィルタ回路の遮断周波数が大となって、受信装置130の受信感度は低下するが、パルス幅の精度は改善されされる。

このように構成することによって、所定の受信感度を維持しつつ、復調データのパルス幅の精度を向上することができる。
This receiving apparatus 130 is a receiving apparatus that is configured to meet the desire to make the pulse width of the demodulated data as close as possible to the pulse width of the transmission data while maintaining the necessary reception sensitivity.
In the above configuration, the level detection circuit 8b constantly monitors the RSSI output level. When the detection level in the level detection circuit 8b is equal to or lower than a predetermined level, the drive unit 10 does not operate, and each switch SW21, SW22 and SW23 are open circuits and form a basic circuit of a third-order Butterworth low-pass filter circuit.
When the received electric field strength is strong and the RSSI output detection level in the level detection circuit 8b is equal to or higher than a predetermined level, the drive voltage is output from the drive unit 10 to the switch SW21, SW22, SW23, and each switch is It becomes a closed circuit. For this reason, the capacitor C21 is connected in parallel to the capacitor C21a, the capacitor C22 is connected to the capacitor C22a, and the capacitor C23 is connected to the capacitor C21a.
As a result, the cutoff frequency of the detection low-pass filter circuit is increased, and the reception sensitivity of the reception device 130 is reduced, but the accuracy of the pulse width is improved.

With this configuration, it is possible to improve the accuracy of the pulse width of the demodulated data while maintaining a predetermined reception sensitivity.

本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の第1の形態例を示す構成概要図。BRIEF DESCRIPTION OF THE DRAWINGS The structure schematic diagram which shows the 1st form example of implementation of the receiving apparatus corresponding to ASK / FSK by the weak radio | wireless or low power radio station concerning this invention. 本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の第2の形態例を示す構成概要図。The structure outline | summary figure which shows the 2nd example of implementation of the receiving apparatus corresponding to ASK / FSK by the weak radio | wireless or low electric power radio station concerning this invention. 本発明に係わる微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の実施の第3の形態例を示す図で、(a)は、構成概要図、(b)は、(a)における検波用ローパスフィルタの実施例を示す回路構成図。It is a figure which shows the 3rd example of implementation of the receiving apparatus corresponding to ASK / FSK by the weak radio | wireless or low power radio station concerning this invention, (a) is a structure schematic diagram, (b) is in (a). The circuit block diagram which shows the Example of the low-pass filter for a detection. 従来の微弱無線あるいは小電力無線局によるASK/FSK対応の受信装置の一例を示す図で、(a)は、構成概要図、(b)は、(a)の回路構成を汎用のASK/FSK対応の検波ICを用いて構成した構成概要図。It is a figure which shows an example of the receiving apparatus corresponding to ASK / FSK by the conventional weak radio | wireless or low power radio station, (a) is a structure schematic diagram, (b) is a general-purpose ASK / FSK with the circuit structure of (a). The structure schematic diagram comprised using corresponding detection IC.

符号の説明Explanation of symbols

1・・アンテナ、2・・高周波入力回路、2a・・SAWフィルタ、3・・高周波増幅回路、
4・・周波数変換部、 4a・・ミキサ、 4b・・周波数逓倍部、 4c・・局部発振器、
5・・IF増幅部、 5a・・IFバンドパスフィルタ、 5b・・IFリミッタアンプ、
5c・・RSSI回路、 6・・検波出力部、 6a・・検波部、
6b・・ディスクリミネータ回路、 6c・・検波用ローパスフィルタ、
6c1、6c10・・検波用ローパスフィルタ回路のCR回路、
6c2・・ローパスフィルタアンプ、 6d・・コンパレータ、
7・・ASK/FSK対応の検波IC、 8、8a、8b・・レベル検出回路、
9、9a・・メモリ、10・・駆動部、
20・・高周波入力回路、40・・局部発振器、41・・増幅回路、
100、100a、110、120、130・・ASK/FSK受信装置、
C1、C2、C21、C21a、C22、C22a、C23、C23a・・キャパシタ、
L1、L2・・インダクタ、 R1、R2、R21、R22、R23・・抵抗、
SW21、SW22、SW23・・切換器、 VC1、VC2・・バラクタダイオード、
X1・・圧電振動子
1. ・ Antenna, 2. ・ High frequency input circuit, 2a ・ ・ SAW filter, 3. ・ High frequency amplifier circuit,
4. Frequency converter, 4a Mixer, 4b Frequency multiplier, 4c Local oscillator,
5. IF amplifier, 5a IF band-pass filter, 5b IF limiter amplifier,
5c ··· RSSI circuit, ··· detection output unit, 6a ··· detection unit,
6b ... Discriminator circuit, 6c ... Low pass filter for detection,
6c1, 6c10 .. CR circuit of low-pass filter circuit for detection,
6c2 ・ ・ Low-pass filter amplifier, 6d ・ ・ Comparator,
7. ・ Detection IC for ASK / FSK, 8, 8a, 8b ・ ・ Level detection circuit,
9, 9a .. Memory, 10 ... Drive unit,
20 ... High frequency input circuit, 40 ... Local oscillator, 41 ... Amplifier circuit,
100, 100a, 110, 120, 130 .. ASK / FSK receiver,
C1, C2, C21, C21a, C22, C22a, C23, C23a .. capacitor
L1, L2, .. Inductor, R1, R2, R21, R22, R23 .. Resistance,
SW21, SW22, SW23... Switch, VC1, VC2 .. varactor diode,
X1 ・ ・ Piezoelectric vibrator

Claims (5)

アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるASK/FSK対応の受信装置であって、
前記高周波バンドパスフィルタと高周波増幅回路間に可変容量ダイオードを含むキャパシタとインダクタとによって構成されるインピーダンスマッチング回路を備え、且つ、高周波入力回路に一定レベルの信号を加えて前記RSSI回路の出力レベルが最大となるときの前記可変容量ダイオードに印加する制御電圧を記憶したメモリを備えたことを特徴とするASK/FSK対応の受信装置。
An antenna, a high-frequency input circuit including a high-frequency bandpass filter, a high-frequency amplifier circuit, a frequency converter including a local oscillation circuit, an intermediate-frequency bandpass filter, an intermediate-frequency amplifier circuit including an RSSI circuit, and a discriminator ASK / FSK-compatible receiving device including a detection circuit including a low-pass filter for detection, and a comparator,
An impedance matching circuit including a capacitor including a variable capacitance diode and an inductor is provided between the high-frequency bandpass filter and the high-frequency amplifier circuit, and a certain level of signal is applied to the high-frequency input circuit so that the output level of the RSSI circuit is A receiver compatible with ASK / FSK, comprising a memory storing a control voltage to be applied to the variable capacitance diode at the maximum.
前記ASK/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量ダイオードに印加するよう構成したことを特徴とする請求項1に記載のASK/FSK対応の受信装置。 2. The ASK / FSK-compatible receiving device according to claim 1, wherein the control voltage stored in the memory is applied to the variable capacitance diode when the operation of the ASK / FSK-compatible receiving device is started. 3. . アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、検波用ローパスフィルタと、コンパレータと、で構成されるFM/FSK対応の受信装置であって、
前記局部発振回路の発振回路容量成分として可変容量ダイオードを備えたものであって、且つ、高周波入力回路に一定レベルの信号を加えて前記RSSI回路の出力レベルが最大となるときの前記可変容量ダイオードに印加する制御電圧を記憶したメモリを備ええたことを特徴とするASK/FSK対応の受信装置。
An antenna, a high-frequency input circuit including a high-frequency bandpass filter, a high-frequency amplifier circuit, a frequency converter including a local oscillation circuit, an intermediate-frequency bandpass filter, an intermediate-frequency amplifier circuit including an RSSI circuit, and a discriminator An FM / FSK-compatible receiving device including a detection circuit including a low-pass filter for detection, and a comparator,
The variable capacitance diode having a variable capacitance diode as an oscillation circuit capacitance component of the local oscillation circuit, and when the output level of the RSSI circuit is maximized by applying a constant level signal to the high frequency input circuit A receiver compatible with ASK / FSK, comprising a memory storing a control voltage to be applied to.
前記ASK/FSK対応の受信装置の動作開始時に、前記メモリに記憶された制御電圧を前記可変容量ダイオードに印加するよう構成したことを特徴とする請求3に記載のASK/FSK対応の受信装置。 4. The ASK / FSK-compatible receiving device according to claim 3, wherein a control voltage stored in the memory is applied to the variable capacitance diode when the operation of the ASK / FSK-compatible receiving device is started. アンテナと、高周波バンドパスフィルタを含む高周波入力回路と、高周波増幅回路と、局部発振回路を含む周波数変換部と、中間周波バンドパスフィルタと、RSSI回路を備えた中間周波増幅回路と、ディスクリミネータを含む検波回路と、アクティブフィルタで構成される検波用ローパスフィルタと、コンパレータと、で構成されるASK/FSK対応の受信装置であって、
前記検波用ローパスフィルタを構成するキャパシタのそれぞれに切換器を介して並列接続される他のキャパシタを備え、前記RSSI回路出力レベルが所定のレベルを越えた場合は、前記切換器を閉回路とする駆動電圧を印加して前記のそれぞれの他のキャパシタを接続するように構成したことを特徴とするASK/FSK対応の受信装置。
An antenna, a high-frequency input circuit including a high-frequency bandpass filter, a high-frequency amplifier circuit, a frequency converter including a local oscillation circuit, an intermediate-frequency bandpass filter, an intermediate-frequency amplifier circuit including an RSSI circuit, and a discriminator An ASK / FSK-compatible receiving device including a detection circuit including a detection low-pass filter including an active filter, and a comparator,
Each capacitor constituting the low-pass filter for detection is provided with another capacitor connected in parallel via a switch, and when the RSSI circuit output level exceeds a predetermined level, the switch is closed. An ASK / FSK-compatible receiving device, wherein a driving voltage is applied to connect each of the other capacitors.
JP2005025004A 2005-02-01 2005-02-01 Receiver Pending JP2006217020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005025004A JP2006217020A (en) 2005-02-01 2005-02-01 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005025004A JP2006217020A (en) 2005-02-01 2005-02-01 Receiver

Publications (1)

Publication Number Publication Date
JP2006217020A true JP2006217020A (en) 2006-08-17

Family

ID=36979900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025004A Pending JP2006217020A (en) 2005-02-01 2005-02-01 Receiver

Country Status (1)

Country Link
JP (1) JP2006217020A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009110758A2 (en) * 2008-03-05 2009-09-11 (주)에프씨아이 Communication domain restricting device for etcs terminal
JP2009225417A (en) * 2008-02-20 2009-10-01 Asahi Kasei Electronics Co Ltd Communications system
CN101197580B (en) * 2006-12-06 2011-06-08 联想移动通信科技有限公司 Impedance matching and processing equipment and method thereof
US10764096B1 (en) * 2019-07-29 2020-09-01 Beken Corporation Demodulator and method of demodulating ASK signal
CN111866837A (en) * 2020-08-06 2020-10-30 浙江欧意智能厨房股份有限公司 Novel Bluetooth module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197580B (en) * 2006-12-06 2011-06-08 联想移动通信科技有限公司 Impedance matching and processing equipment and method thereof
JP2009225417A (en) * 2008-02-20 2009-10-01 Asahi Kasei Electronics Co Ltd Communications system
WO2009110758A2 (en) * 2008-03-05 2009-09-11 (주)에프씨아이 Communication domain restricting device for etcs terminal
WO2009110758A3 (en) * 2008-03-05 2009-12-30 (주)에프씨아이 Communication domain restricting device for etcs terminal
KR101016938B1 (en) * 2008-03-05 2011-02-25 (주)에프씨아이 Electrical toll collection system with terminal limiting communication zone
CN101965590B (en) * 2008-03-05 2012-12-26 Fci有限公司 Communication domain restricting device for ETCS terminal
US10764096B1 (en) * 2019-07-29 2020-09-01 Beken Corporation Demodulator and method of demodulating ASK signal
CN111866837A (en) * 2020-08-06 2020-10-30 浙江欧意智能厨房股份有限公司 Novel Bluetooth module
CN111866837B (en) * 2020-08-06 2023-06-30 浙江欧意智能厨房股份有限公司 Novel Bluetooth module

Similar Documents

Publication Publication Date Title
EP1393403B1 (en) Tunable phase shifter and applications for same
US7164329B2 (en) Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal
JPH08223065A (en) Frequency converter
US8463200B2 (en) Wireless communication apparatus
JP2006217020A (en) Receiver
JP3568102B2 (en) Direct conversion receiver
US7796710B2 (en) Digital signal demodulator and wireless receiver using the same
EP2673879B1 (en) Frequency translation filter apparatus and method
JP4068587B2 (en) Portable wireless communication terminal device
JP4028528B2 (en) Direct conversion receiver and mobile phone
JP2968592B2 (en) Mobile phone
US20020068530A1 (en) Device and process for coupling multi-band transmitters and receivers and communication system employing same
JP2006229427A (en) Receiver
US6545554B1 (en) Differential oscillator
JP2003218659A (en) Matching circuit switching apparatus in mobile communication terminal
CN101192841B (en) Receiver integration circuit with surface sound wave oscillator
JP6275976B2 (en) Wireless communication equipment
JPH0799475A (en) Data communication equipment
JP2010278621A (en) Intermediate frequency circuit for radio
JP2020178293A (en) Receiver
JP2007336340A (en) Fsk transceiver
EP1381167A2 (en) Transmission-and-receiving switching circuit
JP2007124091A (en) Radio communication apparatus and method therefor
JPH0786970A (en) Receiver for digital mobile communication
JP2000312161A (en) Mobile terminal

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20070403

Free format text: JAPANESE INTERMEDIATE CODE: A7424