JP2006229297A - Strip line structure - Google Patents

Strip line structure Download PDF

Info

Publication number
JP2006229297A
JP2006229297A JP2005037486A JP2005037486A JP2006229297A JP 2006229297 A JP2006229297 A JP 2006229297A JP 2005037486 A JP2005037486 A JP 2005037486A JP 2005037486 A JP2005037486 A JP 2005037486A JP 2006229297 A JP2006229297 A JP 2006229297A
Authority
JP
Japan
Prior art keywords
conductor
signal line
ground conductor
stripline structure
appendix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005037486A
Other languages
Japanese (ja)
Other versions
JP4382684B2 (en
Inventor
Daisuke Iwai
大介 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005037486A priority Critical patent/JP4382684B2/en
Publication of JP2006229297A publication Critical patent/JP2006229297A/en
Application granted granted Critical
Publication of JP4382684B2 publication Critical patent/JP4382684B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology capable of downsizing a passive circuit comprising a high frequency distributed constant circuit in a microstrip line structure or a strip line structure by circumventing constraints of the size of the passive circuit limited depending on a wavelength to be handled. <P>SOLUTION: The strip line structure employs a basic structure provided with: a signal line 3 arranged opposite to a ground conductor 1; and conductor poles 4 one-side ends of which are connected to the signal line 3 and which are extended in a direction of the ground conductor 1 located just beneath, and the other-side ends of which are arranged by maintaining a gap 5 with respect to the ground conductor 1. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、実効波長を縮小することで小型化した高周波分布定数回路をもつストリップライン構造に関する。   The present invention relates to a stripline structure having a high-frequency distributed constant circuit that is miniaturized by reducing the effective wavelength.

現在に至るまで、高周波フロント−エンド回路に於いては、低価格化及び小型化を常に要求され続けている。   Until now, high-frequency front-end circuits have always been required to be low-priced and downsized.

そこで、従来、マルチチップモジュールで構成していた回路を1チップ化、即ち、MMIC(monolithic microwave integrated circuit)化したり、チップサイズパッケージングの技術を導入するなどして要求に応えようとしてきた。   Therefore, conventionally, a circuit configured by a multi-chip module has been made into a single chip, that is, MMIC (monolithic integrated circuit) or a chip size packaging technique has been introduced to meet the demand.

然しながら、例えば、高周波フロント−エンド回路の一部である電力増幅器MMICチップを見ると判るが、能動素子であるトランジスタ部分に比較して圧倒的に大きな面積を占有しているのは受動素子である整合回路部分である。   However, for example, it can be seen that a power amplifier MMIC chip that is a part of a high-frequency front-end circuit is a passive element that occupies an overwhelmingly large area compared to a transistor part that is an active element. It is a matching circuit part.

従って、MMICチップを小型化するには、その整合回路部分の小型化が不可欠なのであるが、分布定数回路を用いる高周波用途に於いては、受動素子部分の大きさは、そこで取り扱う波長に依って物理的に律則されている為、小型化には自ずから限界がある。   Therefore, in order to reduce the size of the MMIC chip, it is indispensable to reduce the size of the matching circuit portion. However, in the high frequency application using the distributed constant circuit, the size of the passive element portion depends on the wavelength handled there. Due to physical rules, there is a limit to miniaturization.

また、受動部品であるフィルターは高周波フロント−エンド回路を1チップ化する流れの中で、チップ内に最も取り込み難い部品であり、その理由は、多くの場合、チップ部品を用いて構成されていること、そして、チップ部品を用いていない場合には、そのサイズが、前記同様、取り扱い周波数の波長に依って律則され、MMICチップ上に形成できるほどには小型化できないことに依る。   In addition, the filter which is a passive component is the component which is most difficult to incorporate into the chip in the flow of making the high-frequency front-end circuit into one chip, and the reason is often constituted by using the chip component. In addition, when the chip component is not used, the size thereof is regulated according to the wavelength of the handling frequency as described above and depends on the fact that it cannot be miniaturized so as to be formed on the MMIC chip.

ところで、マイクロストリップライン構造を用いたインダクタに於いて、高いQ値を得ることを目的として、インダクタとしての信号線の両脇に接地導体と接続する柱状導体を設けた構造が知られている(例えば、特許文献1を参照。)。図18は特許文献1に開示されたマイクロストリップライン構造を表し、(A)は要部切断斜面図、(B)は要部切断正面図であり、図に於いて、31は接地導体、32は誘電体、33は信号線、34は導体柱を示している。この特許文献1の発明では、信号線33の両脇に導体柱34を設けた構造である為、面積を縮小することはできず、また、キャパシタンス効果が小さいので、波長短縮効果も小さい。   Incidentally, in an inductor using a microstrip line structure, a structure is known in which columnar conductors connected to a ground conductor are provided on both sides of a signal line as an inductor for the purpose of obtaining a high Q value ( For example, see Patent Document 1.) 18A and 18B show a microstrip line structure disclosed in Patent Document 1, wherein FIG. 18A is a cutaway view of a main part, FIG. 18B is a front view of a main part cut. In FIG. Represents a dielectric, 33 represents a signal line, and 34 represents a conductor column. In the invention of Patent Document 1, since the conductor pillars 34 are provided on both sides of the signal line 33, the area cannot be reduced, and since the capacitance effect is small, the wavelength shortening effect is also small.

また、マイクロストリップライン構造の信号線の一部と接地導体とを導体柱で接続する構造も知られている(例えば、特許文献2を参照。)。図19は特許文献2に開示されたマイクロストリップライン構造を表す要部切断側面図であり、図18に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。特許文献2の発明では、信号線33と接地導体31の両方に導体柱34を接続しているので、良好な波長短縮効果は得られない。
特開2003−209437号公報 特開2002−208806号公報
In addition, a structure in which a part of a signal line having a microstrip line structure and a ground conductor are connected by a conductor post is also known (see, for example, Patent Document 2). FIG. 19 is a cut-away side view of the main part showing the microstrip line structure disclosed in Patent Document 2, and the same symbols as those used in FIG. 18 represent the same parts or have the same meaning. In the invention of Patent Document 2, the conductor pillar 34 is connected to both the signal line 33 and the ground conductor 31, so that a good wavelength shortening effect cannot be obtained.
JP 2003-209437 A JP 2002-208806 A

本発明では、ストリップライン構造、或いは、マイクロストリップライン構造に於ける高周波分布定数回路からなる受動回路のサイズが、取り扱う波長に依存して律則されてしまう旨の制約を解消して小型化を可能にしようとする。   The present invention eliminates the restriction that the size of a passive circuit composed of a high-frequency distributed constant circuit in a stripline structure or a microstripline structure is regulated depending on the wavelength to be handled, thereby reducing the size. Try to be possible.

本発明に依るストリップライン構造に於いては、接地導体に対向して配置された信号線と、一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱とを備える構成が基本になっている。尚、一般にストリップライン構造とは、後に説明する図9に見られる構造のものを指し、図1に見られる構造のものはマイクロストリップライン構造と呼ばれているが、本明細書では、マイクロストリップライン構造を含めた上位概念としてストリップライン構造と謂う用語を使うことにする。   In the stripline structure according to the present invention, the signal line disposed opposite to the ground conductor, one end connected to the signal line and extending in the direction of the ground conductor immediately below, and the other end is the ground. The configuration is basically provided with a conductor and a conductor column arranged with a gap maintained. In general, the stripline structure refers to the structure shown in FIG. 9 described later, and the structure shown in FIG. 1 is called a microstripline structure. The term “strip line structure” is used as a general concept including the line structure.

前記手段を採ることに依り、従来の高周波分布定数回路からなる共振回路と同じ大きさの本発明に依るストリップライン構造の高周波分布定数回路からなる共振回路を作製した場合、それぞれの共振周波数を比較すると、本発明に依るストリップライン構造の高周波分布定数回路からなる共振回路は、従来の高周波分布定数回路からからなる共振回路の1/5以下の大きさにすることができる。   By adopting the above means, when a resonant circuit made of a high frequency distributed constant circuit having a stripline structure according to the present invention having the same size as a resonant circuit made of a conventional high frequency distributed constant circuit is manufactured, the respective resonant frequencies are compared. Then, the resonance circuit composed of the high frequency distributed constant circuit having the stripline structure according to the present invention can be made 1/5 or less in size of the resonance circuit composed of the conventional high frequency distributed constant circuit.

これについて換言すると、共振周波数が同じである従来の高周波分布定数回路に依る共振回路と本発明のストリップライン構造の高周波分布定数回路からなる共振回路を作製した場合、本発明に依る場合、例えばオープンスタブの長さを従来に比較して1/5以下にできることを意味し、また、通常、分布定数を用いたフィルターは、1/4波長共振を利用しているので、本発明に依る構造を採ることで、サイズは飛躍的に縮小することが可能となる。   In other words, when a resonant circuit made up of a conventional high frequency distributed constant circuit having the same resonant frequency and a high frequency distributed constant circuit having a stripline structure according to the present invention is manufactured, according to the present invention, for example, open This means that the length of the stub can be reduced to 1/5 or less compared to the conventional one. Also, since a filter using a distributed constant normally uses a quarter wavelength resonance, the structure according to the present invention is used. By adopting it, the size can be drastically reduced.

また、分布定数を用いた受動回路素子には、フィルター以外にもパワーディバイダー、カップラー、整合回路など様々なものが存在し、これ等の全てについて本発明を実施して小型化することが可能である。例えば、図7について説明したラット・レース・カップラーに適用して実効波長を1/5に短縮すると、カップラーの大きさは単純計算で1/25にすることができる。   In addition to filters, there are various passive circuit elements using distributed constants such as power dividers, couplers, and matching circuits. All of these can be reduced in size by implementing the present invention. is there. For example, when applied to the rat race coupler described with reference to FIG. 7 and the effective wavelength is shortened to 1/5, the size of the coupler can be reduced to 1/25 by simple calculation.

本発明に依るストリップライン構造の高周波分布定数回路に於いては、その信号線と接地導体との間に実効波長を縮小する為の導体柱を介在させ、しかも、その導体柱の一端或いは両端が信号線や接地導体と直接接触しない構造を採っている。ここで、波長短縮、従って、微細化のみを考えるのであれば、キャパシタンスは大きいほうが良いので、導体柱と信号線や接地導体との間隔は小さいほど好ましいことになる。然しながら、その間隔に対する制約の1つは、間隔部分に存在する誘電体膜の膜質、換言すると、耐圧である。即ち、システム側から要求される耐圧をもった誘電体膜が必要になり、耐圧が低い誘電体膜の場合には厚みを厚くする必要がある。この点のみ考慮すると一般的な間隔の最小値は100nm程度である。前記間隔のもう1つの制約は、システム側から要求される信号線の特性インピーダンスである。信号線の特性インピーダンスはZ=sqrt(L/C)として表現することができる。システム側から要求インピーダンス(例えば50Ω)があった場合、間隔を小さくしてキャパシタンスを大きくするとZ=sqrt(L/C)を一定に保つにはインダクタンスも大きくする。即ち、導体柱を長くするか、或いは、細くすることが必要になる。MMICやチップサイズパッケージなどを考慮した場合、誘電体の厚さは100μm以下である。従って、導体柱の長さの上限も100μm以下ということになり、この長さと誘電体の誘電率からインダクタンスの上限も決まってくる。信号線の特性インピーダンスを一定に保つ為には、インダクタンスの上限値からキャパシタンスの上限値、従って、導体柱と信号線の間隔も決まる。因みに、典型的な値を示すと、信号線の幅は10μm〜100μm程度、導体柱との間隔は100nm〜1μm程度、誘電体の厚みは10μm〜100μm程度、誘電率は3〜10程度、導体柱の太さは10μm〜100μm程度であり、これ等の数値範囲から種々な組み合わせを実現できるが、基本的には、誘電率が高い材料を用いるほど波長短縮効果は大きくなる。   In the high frequency distributed constant circuit of the stripline structure according to the present invention, a conductor column for reducing the effective wavelength is interposed between the signal line and the ground conductor, and one end or both ends of the conductor column are provided. The structure is such that it does not come into direct contact with signal lines or ground conductors. Here, if only shortening the wavelength, and therefore miniaturization, is considered, the larger the capacitance, the better. Therefore, the smaller the distance between the conductor column and the signal line or the ground conductor, the better. However, one of the constraints on the interval is the film quality of the dielectric film existing in the interval, in other words, the breakdown voltage. That is, a dielectric film having a breakdown voltage required from the system side is required, and in the case of a dielectric film having a low breakdown voltage, it is necessary to increase the thickness. Considering only this point, the general minimum value of the interval is about 100 nm. Another limitation on the spacing is the characteristic impedance of the signal line required from the system side. The characteristic impedance of the signal line can be expressed as Z = sqrt (L / C). When there is a required impedance (for example, 50Ω) from the system side, increasing the capacitance by decreasing the interval increases the inductance to keep Z = sqrt (L / C) constant. That is, it is necessary to lengthen or narrow the conductor pillar. In consideration of MMIC, chip size package, etc., the thickness of the dielectric is 100 μm or less. Therefore, the upper limit of the length of the conductor pillar is also 100 μm or less, and the upper limit of the inductance is determined from this length and the dielectric constant of the dielectric. In order to keep the characteristic impedance of the signal line constant, the upper limit value of the capacitance is determined from the upper limit value of the inductance, and therefore the distance between the conductor column and the signal line is also determined. By the way, when showing typical values, the width of the signal line is about 10 μm to 100 μm, the distance from the conductor pillar is about 100 nm to 1 μm, the thickness of the dielectric is about 10 μm to 100 μm, the dielectric constant is about 3 to 10, and the conductor The thickness of the column is about 10 μm to 100 μm, and various combinations can be realized from these numerical ranges. Basically, the wavelength shortening effect increases as a material having a high dielectric constant is used.

図1は実施例1のストリップライン構造を表す要部切断斜面図であり、図に於いて、1は接地導体、2は誘電体、3は信号線、4は導体柱、5は間隔をそれぞれ示している。   FIG. 1 is a cut perspective view of a main part showing the stripline structure of the first embodiment. In the figure, 1 is a ground conductor, 2 is a dielectric, 3 is a signal line, 4 is a conductor column, and 5 is an interval. Show.

図から明らかなように、信号線3と接地導体1との間にはCu或いはAlなどからなる導体柱4が配設され、しかも、導体柱4の下端、即ち、接地導体1と対向する下端面との間には間隔5を設けてある。   As is apparent from the figure, a conductor column 4 made of Cu or Al is disposed between the signal line 3 and the ground conductor 1, and the lower end of the conductor column 4, that is, the lower side facing the ground conductor 1. A space 5 is provided between the end faces.

図2は図1に見られるストリップライン構造の高周波分布定数回路に関する動作原理を説明する為の要部切断側面図であり、図1に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。   FIG. 2 is a cutaway side view for explaining the operating principle of the high frequency distributed constant circuit having the stripline structure shown in FIG. 1, and the same symbols as those used in FIG. It shall have the same meaning.

図に於いて、6は高周波電流のパスを示し、高周波信号から見た実効的な直列L成分と接地C成分が増加する。ストリップラインに於ける波長は、下記の数1の式で記述され、実効的なL成分及びC成分が増加すれば、実効波長は短縮されることになる。従って、波長に依って律則されている高周波分布定数回路に於ける受動回路素子のサイズを小型化することが可能である。

Figure 2006229297
In the figure, reference numeral 6 denotes a high-frequency current path, and the effective series L component and ground C component as viewed from the high-frequency signal increase. The wavelength in the strip line is described by the following equation (1). If the effective L component and C component are increased, the effective wavelength is shortened. Therefore, it is possible to reduce the size of the passive circuit element in the high-frequency distributed constant circuit that is regulated by the wavelength.
Figure 2006229297

図3は実施例2のストリップライン構造を表す要部切断側面図であり、図1及び図2に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。   FIG. 3 is a cut-away side view of the main part showing the stripline structure of the second embodiment. The same symbols as those used in FIGS. 1 and 2 represent the same parts or have the same meaning.

実施例2が実施例1と相違するところは、導体柱4の下端が接地導体1に接続され、そして、上端と信号線3との間に間隔5が存在している点にあり、このような構造であっても、接地C増加に依る実効波長低減が可能である。   The difference between the second embodiment and the first embodiment is that the lower end of the conductor post 4 is connected to the ground conductor 1 and that there is a gap 5 between the upper end and the signal line 3. Even with a simple structure, the effective wavelength can be reduced by increasing the grounding C.

図4は実施例3のストリップライン構造を表す要部切断側面図であり、図1乃至図3に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。   FIG. 4 is a cutaway side view of the main part showing the stripline structure of the third embodiment. The same symbols as those used in FIGS. 1 to 3 represent the same parts or have the same meaning.

実施例3が実施例1或いは実施例2と相違するところは、導体柱4の下端及び上端が接地導体1及び信号線3の何れにも接続されず、従って、導体柱4の下端と接地導体1との間、そして、上端と信号線3との間にそれぞれ間隔5が形成されている点にあり、このような構造に於いても、例えば信号線3と導体柱4との間隔を充分に狭くする、つまり、導体柱4と信号線3間の容量を大きくすることで、マイクロ波やミリ波などの高周波に於いては、導体柱4と信号線3とを接続した場合と同等の効果が得られる。従って、実施例1と同様に実効波長低減が可能である。   Example 3 is different from Example 1 or Example 2 in that the lower end and upper end of the conductor column 4 are not connected to either the ground conductor 1 or the signal line 3, and therefore the lower end of the conductor column 4 and the ground conductor are not connected. 1 and a gap 5 is formed between the upper end and the signal line 3. Even in such a structure, for example, the gap between the signal line 3 and the conductor pillar 4 is sufficiently large. In other words, by increasing the capacitance between the conductor column 4 and the signal line 3, it is equivalent to the case where the conductor column 4 and the signal line 3 are connected at high frequencies such as microwaves and millimeter waves. An effect is obtained. Therefore, the effective wavelength can be reduced as in the first embodiment.

実施例1乃至実施例3の各ストリップライン構造に於いて、L成分を増加させるには、アスペクト比が高い導体柱4を用いることが効果的であり、導体柱4自体の抵抗値を低く抑えることができるカーボンナノチューブを用いることで、アスペクト比が高い低損失の導体柱を実現することが可能であり、その場合、特性劣化を招来することなく、受動回路素子を小型化することができる。   In each stripline structure of the first to third embodiments, it is effective to use the conductor pillar 4 having a high aspect ratio in order to increase the L component, and the resistance value of the conductor pillar 4 itself is kept low. By using carbon nanotubes that can be used, it is possible to realize a low-loss conductor pillar having a high aspect ratio. In this case, the passive circuit element can be miniaturized without causing deterioration of characteristics.

図5及び図6は、ストリップライン構造に於いて、1/4λオープンスタブを用いた共振回路のシミュレーション結果に関し、本発明と従来例とを比較して表す説明図であり、図5が本発明を、そして、図6が従来の技術をそれぞれ表し、何れの図に於いても、(A)が共振回路の構造を、また、(B)が特性をそれぞれ示している。実施例4に於ける電磁界シミュレーションの条件は誘電体厚100μm、信号線及びスタブの線幅20μm、導体柱20×20×99μm、導体柱間隔20μm、スタブ庁500μmである。   FIG. 5 and FIG. 6 are explanatory diagrams showing comparison results of the present invention and the conventional example regarding the simulation result of the resonance circuit using the 1 / 4λ open stub in the stripline structure, and FIG. 5 shows the present invention. 6 and FIG. 6 show conventional techniques. In any of the drawings, (A) shows the structure of the resonance circuit and (B) shows the characteristics. The conditions of the electromagnetic field simulation in Example 4 are a dielectric thickness of 100 μm, a signal line and stub line width of 20 μm, conductor pillars 20 × 20 × 99 μm, conductor pillar spacing of 20 μm, and a stub agency of 500 μm.

従来の共振回路は、単純にストリップライン構造を用い、信号線3にオープンスタブ3Aを付加した構造であり、本発明の共振回路は、オープンスタブ3Aの直下に導体柱4を接続した構造になっていて、共振回路の大きさは両者とも同じである。   The conventional resonance circuit has a structure in which a stripline structure is simply used and an open stub 3A is added to the signal line 3, and the resonance circuit of the present invention has a structure in which a conductor column 4 is connected directly below the open stub 3A. The size of the resonance circuit is the same for both.

図5及び図6の(B)に見られる特性を比較すると、本発明を適用したストリップライン構造の共振回路に於ける共振周波数が10GHzであるのに対して従来の技術に依る共振回路に於ける共振周波数は53GHzになっていて、本発明に依った場合、従来の技術に比較し、共振周波数は約1/5以下になっていることが明瞭に看取される。従って、同じ共振周波数の共振回路で比較すれば、本発明を実施した共振回路は、従来の技術に依る共振回路に比較して、その大きさは約1/5以下にすることができる。   Comparing the characteristics seen in FIG. 5 and FIG. 6B, the resonance frequency in the resonance circuit of the stripline structure to which the present invention is applied is 10 GHz, whereas in the resonance circuit according to the prior art. The resonance frequency is 53 GHz, and it can be clearly seen that, according to the present invention, the resonance frequency is about 1/5 or less as compared with the prior art. Therefore, when compared with resonant circuits having the same resonant frequency, the size of the resonant circuit embodying the present invention can be reduced to about 1/5 or less than that of a resonant circuit according to the prior art.

図7はラットレースカップラーを表す平面図であり、図7は(A)に見られる本発明を実施したラットレースカップラーと、(B)に見られる従来のラットレースカップラーとの大きさの違いを大まかに把握できるように掲げたものである。   FIG. 7 is a plan view showing a rat race coupler. FIG. 7 shows the difference in size between the rat race coupler implementing the present invention shown in (A) and the conventional rat race coupler shown in (B). It is raised so that it can be grasped roughly.

図に於いて、11は位相制御ライン、12は入力部、13は第1の出力部、14は第2の出力部、15は50Ω終端部をそれぞれ示し、(A)に見られる本発明を実施したラットレースカップラーでは、位相制御ライン11の直下に図1乃至図6について説明した導体柱と同様の導体柱を配設してある。   In the figure, 11 is a phase control line, 12 is an input section, 13 is a first output section, 14 is a second output section, and 15 is a 50Ω termination section. In the implemented rat race coupler, a conductor column similar to the conductor column described with reference to FIGS. 1 to 6 is disposed immediately below the phase control line 11.

図8はカップリング用導体を用いたストリップライン構造を表す要部切断斜面図であって、図1乃至図6に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。   FIG. 8 is a cut perspective view of a principal part showing a strip line structure using a coupling conductor, and the same symbols as those used in FIGS. 1 to 6 represent the same parts or have the same meanings. And

図に於いて、7はカップリング用導体を示し、その直下には導体柱4が固着され、導体柱4の下端面と接地導体1との間にはギャップ5が設けられている。   In the figure, reference numeral 7 denotes a coupling conductor, a conductor column 4 is fixed immediately below, and a gap 5 is provided between the lower end surface of the conductor column 4 and the ground conductor 1.

図9は通常のストリップライン構造に本発明を実施したストリップライン構造を表す要部切断斜面図であり、図1乃至図6、図8に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。   FIG. 9 is a cut perspective view of a main part showing a strip line structure in which the present invention is applied to a normal strip line structure. Do the same symbols as those used in FIGS. 1 to 6 and 8 represent the same parts? Or it shall have the same meaning.

図に於いて、4Aは信号線3の直上に配設した導体柱であり、2Aは誘電体、1Aは は導体柱4Aの上端側に設けた接地導体、5Aは導体柱4Aの上端面と接地導体1Aとの間に在る間隔をそれぞれ示している。   In the figure, 4A is a conductor post disposed directly above the signal line 3, 2A is a dielectric, 1A is a ground conductor provided on the upper end side of the conductor post 4A, and 5A is an upper end surface of the conductor post 4A. The intervals between the ground conductor 1A are shown.

実施例7が達成すべき目的及び効果は実施例1と全く同じであるが、唯、信号線3の上下に接地導体1と1Aとが設けられていて、実施例1のマイクロストリップライン構造ではない本来のストリップライン構造をなしている点が相違している。   The purpose and effect to be achieved by the seventh embodiment are exactly the same as those of the first embodiment. However, the ground conductors 1 and 1A are provided above and below the signal line 3, and the microstrip line structure of the first embodiment is used. The difference is that there is no original stripline structure.

図10及び図11は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。   FIG. 10 and FIG. 11 are side sectional views showing the main part of the strip line structure at the main points of the process for explaining the process of manufacturing the strip line structure according to the present invention. To do.

図10(A)参照
(1)
セラミックからなる基板21を用意する。この基板21の材料は、セラミックに限られず、低損失の材料を適宜選択して良い。
See FIG. 10A (1)
A substrate 21 made of ceramic is prepared. The material of the substrate 21 is not limited to ceramic, and a low-loss material may be appropriately selected.

図10(B)参照
(2)
例えば、真空蒸着法を適用することに依り、基板21上に厚さ1μm程度のAl膜からなる接地導体22を形成する。尚、接地導体22の材料としては、Alに限られず、AuやCuに代替することができ、基本的に金属であれば制限はない。
Refer to FIG. 10B (2)
For example, the ground conductor 22 made of an Al film having a thickness of about 1 μm is formed on the substrate 21 by applying a vacuum deposition method. The material of the ground conductor 22 is not limited to Al, and can be replaced with Au or Cu.

図10(C)参照
(3)
例えば、スパッタリング法を適用することに依り、接地導体22上に厚さ0.2μmのSiO2 からなる絶縁膜23を形成した後、その上にボンディング用金属24Aを形成する。尚、SiO2 はSiN、SOG、ポリイミドなどに代替して良く、要は、膜が導電性を持たないことである。
See FIG. 10C (3)
For example, by applying a sputtering method, an insulating film 23 made of SiO 2 having a thickness of 0.2 μm is formed on the ground conductor 22, and then a bonding metal 24A is formed thereon. Note that SiO 2 may be replaced with SiN, SOG, polyimide, or the like, and the point is that the film does not have conductivity.

図11(A)参照
(4)
リソグラフィ技術に於けるレジスト・プロセスを適用して導体柱パターンを形成し、次いで、蒸着法を適用して全面にAlやAuなどからなる導体材料を厚さ1μm程度に蒸着し、次いで、レジストを溶解剥離するリフトオフに依って導体柱下地パターンを形成し、次いで、リソグラフィ技術に於けるレジスト・プロセスを適用して厚膜のレジスト膜で導体柱メッキパターンを形成し、次いで、Auなどからなる導体柱材料をメッキする。これに依って得られる導体柱の高さは10μm〜30μm程度である。
Refer to FIG. 11A (4)
A resist pillar pattern is formed by applying a resist process in lithography technology, and then a conductive material made of Al, Au, or the like is deposited on the entire surface by applying a vapor deposition method to a thickness of about 1 μm. Conductor column base pattern is formed by lift-off that dissolves and peels off, then a resist process in lithography technology is applied to form a conductor column plating pattern with a thick resist film, and then a conductor made of Au or the like Plating column material. The height of the conductor pillar obtained by this is about 10 μm to 30 μm.

図11(B)参照
(5)
スピンコート法を適用することに依り、スピンオングラスからなる誘電体25を導体柱24の高さを充分に越える程度の厚さに形成してから、CMP(chemical mechanical polishing)法を適用し、導体柱24の頂面が表出するまで誘電体25の表面を研磨する。尚、スピンオングラスは他の材料、例えば、ポリイミド樹脂などに代替することができる。また、導体柱24を高くしたい場合には、上記工程を繰り返すことで実現できる。
Refer to FIG. 11B (5)
By applying the spin coating method, the dielectric 25 made of spin-on-glass is formed to a thickness that sufficiently exceeds the height of the conductor column 24, and then applying the CMP (chemical mechanical polishing) method, The surface of the dielectric 25 is polished until the top surface of the pillar 24 is exposed. The spin-on glass can be replaced with other materials such as polyimide resin. Further, when it is desired to make the conductor pillar 24 high, this can be realized by repeating the above steps.

図11(C)参照
(6)
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、各導体柱24の頂面にコンタクトし、且つ、誘電体25の表面に延在する信号線26を形成して完成する。
Refer to FIG. 11C (6)
By applying a vacuum deposition method and a normal lithography technique, a signal line 26 that contacts the top surface of each conductor column 24 and extends to the surface of the dielectric 25 is formed and completed.

図12及び図13は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。尚、本実施例のストリップライン構造に於ける下側部分の構造は図10及び図11について説明したストリップライン構造と同じであるから説明を省略し、上側部分を作製する工程から説明する。尚、下側部分は予め作製しておくと良い。   12 and 13 are sectional side views showing the main part of the stripline structure at the main points of the process for explaining the process of manufacturing the stripline structure according to the present invention. To do. Note that the structure of the lower part in the stripline structure of this embodiment is the same as the stripline structure described with reference to FIGS. 10 and 11, so that the description thereof will be omitted and the process of manufacturing the upper part will be described. The lower part is preferably prepared in advance.

図12(A)参照
(1)
セラミックからなる基板21Aを用意する。この基板21Aの材料は、基板21と同様にセラミックに限られず、低損失の材料を適宜選択して良い。
See FIG. 12A (1)
A substrate 21A made of ceramic is prepared. The material of the substrate 21A is not limited to ceramic like the substrate 21, and a low-loss material may be appropriately selected.

図12(B)参照
(2)
真空蒸着法を適用することに依り、基板21A上に厚さ1μm程度のAl膜からなる信号線22Aを形成する。尚、信号線22Aの材料としては、Alに限られず、AuやCuに代替することができ、基本的には、金属であれば制限はない。
Refer to FIG. 12 (B) (2)
By applying the vacuum deposition method, the signal line 22A made of an Al film having a thickness of about 1 μm is formed on the substrate 21A. The material of the signal line 22A is not limited to Al, and can be replaced by Au or Cu. Basically, there is no limitation as long as it is a metal.

図12(C)参照
(3)
ここで導体柱24を形成するのであるが、その工程は、図10及び図11を参照して説明した実施例8と全く同じ工程を採って良い。
See FIG. 12C (3)
Here, the conductor pillars 24 are formed, and the process may be the same as that of the eighth embodiment described with reference to FIGS.

図13(A)参照
(4)
前記のようにして作製した上側部分と予め作製しておいた下側部分とを対向させ、フリップチップボンディングに依って両者を結合する。
See FIG. 13A (4)
The upper part manufactured as described above and the lower part prepared in advance are made to face each other, and both are coupled by flip chip bonding.

図13(B)参照
(5)
上側部分と下側部分との間にアンダーフィルを注入して誘電体25とする。
See FIG. 13B (5)
An underfill is injected between the upper part and the lower part to form the dielectric 25.

図14及び図15は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。   14 and 15 are side sectional views showing the main part of the strip line structure at the main points of the process for explaining the process of manufacturing the strip line structure according to the present invention. To do.

図14(A)参照
(1)
セラミックからなる基板41を用意する。この基板41の材料はセラミックに限られることなく、低損失の材料を適宜選択して良い。
See FIG. 14A (1)
A substrate 41 made of ceramic is prepared. The material of the substrate 41 is not limited to ceramic, and a low-loss material may be appropriately selected.

(2)
真空蒸着法を適用することに依り、基板41上に厚さ1μm程度のAl膜からなる接地導体42を形成する。尚、接地導体42の材料としては、Alに限られることなく、AuやCuに代替することができ、基本的には、金属であれば制限はない。
(2)
By applying the vacuum deposition method, a ground conductor 42 made of an Al film having a thickness of about 1 μm is formed on the substrate 41. The material of the ground conductor 42 is not limited to Al, but can be replaced with Au or Cu. Basically, there is no limitation as long as it is a metal.

(3)
スパッタリング法を適用することに依り、接地導体42上に厚さ0.2μmのSiO2 からなる絶縁膜43を形成する。尚、絶縁膜の材料として、SiO2 の他、SiN、SOG、ポリイミドなど多くの材料を選択することができる。要は、導電性の材料でないことが必要である。
(3)
By applying the sputtering method, an insulating film 43 made of SiO 2 having a thickness of 0.2 μm is formed on the ground conductor 42. As a material for the insulating film, many materials such as SiN, SOG, and polyimide can be selected in addition to SiO 2 . In short, it is necessary that the material is not a conductive material.

(4)
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、導体柱パターンの開口をもつレジスト膜を形成してから、スパッタリング法を適用することに依り、Ti/Co(1nm/1nm程度)からなる触媒金属材料膜を形成し、レジスト膜を溶解剥離するリフトオフ法を適用することに依って触媒金属材料膜をパターン化してCNT(carbon nanotube)成長用触媒44を形成する。
(4)
It consists of Ti / Co (about 1 nm / 1 nm) by applying a sputtering method after forming a resist film having a conductor column pattern opening by applying a resist process in lithography technology. A catalytic metal material film is formed, and a catalytic metal material film is patterned by applying a lift-off method of dissolving and peeling the resist film to form a carbon nanotube (CNT) growth catalyst 44.

図14(B)参照
(5)
CVD法を適用することに依り、CNT成長用触媒44上にCNT、即ち、カーボン・ナノチューブ45を成長する。このCNT45が本発明に於ける導体柱を成すことは謂うまでもない。そして、この高さ(長さ)はCVD時間を制御することで1μm〜300μm程度まで任意に成長させることができる。
See FIG. 14B (5)
By applying the CVD method, CNTs, that is, carbon nanotubes 45 are grown on the CNT growth catalyst 44. Needless to say, the CNT 45 forms a conductor column in the present invention. And this height (length) can be arbitrarily grown up to about 1 μm to 300 μm by controlling the CVD time.

図15(A)参照
(6)
スピンコート法を適用することに依り、スピンオングラスからなる誘電体をCNT45を充分に越える程度の厚さに形成してから、CMP法を適用することに依り、CNT45の頂面が表出するまで研磨して絶縁膜46とする。尚、絶縁膜46の材料としては、スピンオングラスの他、例えば、ポリイミド樹脂などを用いることができる。
See FIG. 15A (6)
By applying the spin coating method, a dielectric made of spin-on-glass is formed to a thickness that sufficiently exceeds the CNT 45, and then by applying the CMP method until the top surface of the CNT 45 is exposed. The insulating film 46 is polished. As a material of the insulating film 46, for example, polyimide resin or the like can be used in addition to spin-on-glass.

図15(B)参照
(7)
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、導体柱である各CNT45の頂面にコンタクトとし、且つ、絶縁膜46の表面に延在する信号線47を形成する。
Refer to FIG. 15B (7)
By applying a vacuum deposition method and a normal lithography technique, a signal line 47 is formed as a contact on the top surface of each CNT 45 which is a conductor column and extending on the surface of the insulating film 46.

図16及び図17は本発明に依るストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図であり、以下、各図を参照しつつ説明する。   FIG. 16 and FIG. 17 are side sectional views showing the main part of the stripline structure at the main points of the process for explaining the process of manufacturing the stripline structure according to the present invention. To do.

図16(A)参照
(1)
SiCからなる基板51を用意し、スパッタリング法を適用することに依り、基板51上の全面にカーボン・ナノチューブを形成する際のマスク膜となる厚さ100nm程度のカーボン膜52を形成する。
Refer to FIG. 16A (1)
By preparing a substrate 51 made of SiC and applying a sputtering method, a carbon film 52 having a thickness of about 100 nm is formed on the entire surface of the substrate 51 as a mask film for forming carbon nanotubes.

図16(B)参照
(2)
フォト・リソグラフィ技術に於けるレジスト・プロセス及びミリング法を適用することに依り、CNT形成予定部分を覆うカーボン膜52に開口52Aを形成する。
Refer to FIG. 16B (2)
By applying a resist process and a milling method in the photolithographic technique, an opening 52A is formed in the carbon film 52 covering the CNT formation scheduled portion.

図16(C)参照
(3)
全体をO2 雰囲気下で温度1500℃程度に加熱することでSiC基板51中のSiのみが除去され、残った部分にカーボン・ナノチューブ53が形成される。カーボン・ナノチューブ53の長さは、熱を加える時間を制御することで任意に設定することができ、代表的な値としては100μm程度である。
See FIG. 16C (3)
Only the Si in the SiC substrate 51 is removed by heating the whole to a temperature of about 1500 ° C. in an O 2 atmosphere, and carbon nanotubes 53 are formed in the remaining portion. The length of the carbon nanotube 53 can be arbitrarily set by controlling the time during which heat is applied, and a typical value is about 100 μm.

図17(A)参照
(4)
ミリング法を適用することに依り、カーボン膜52を除去した後、真空蒸着法を適用することに依り、SiC基板51に於ける裏面の全面に厚さ1μm程度のAuからなる裏面金属膜54を形成する。この裏面金属膜54は接地導体として作用する。尚、接地導体として作用する裏面金属膜54とカーボン・ナノチューブ53に於ける先端との間隔を例えば100nm程度に精密に制御したい場合には、裏面金属膜54を真空蒸着する前にSiC基板51の裏面を研磨して調整すると良い。
See FIG. 17A (4)
By removing the carbon film 52 by applying the milling method and then applying the vacuum deposition method, the back metal film 54 made of Au having a thickness of about 1 μm is formed on the entire back surface of the SiC substrate 51. Form. The back metal film 54 functions as a ground conductor. If the distance between the back metal film 54 acting as a ground conductor and the tip of the carbon nanotube 53 is to be precisely controlled to about 100 nm, for example, before the back metal film 54 is vacuum deposited, the SiC substrate 51 It is recommended that the back surface be polished and adjusted.

図17(B)参照
(5)
真空蒸着法、及び、通常のリソグラフィ技術を適用することに依り、カーボン・ナノチューブ53の頂面にコンタクトし、且つ、SiC基板51の表面に延在する信号線となる表面金属膜54を形成して完成する。
Refer to FIG. 17B (5)
By applying a vacuum deposition method and a normal lithography technique, a surface metal film 54 is formed which contacts the top surface of the carbon nanotube 53 and becomes a signal line extending on the surface of the SiC substrate 51. To complete.

本発明に於いては、前記説明した実施例を含め、多くの形態で実施することができ、以下、それを付記として例示する。   In the present invention, the present invention can be implemented in many forms including the above-described embodiment, which will be exemplified below as supplementary notes.

(付記1)
接地導体に対向して配置された信号線と、
一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 1)
A signal line arranged opposite to the ground conductor;
A strip line characterized in that one end is connected to the signal line and extends in the direction of the ground conductor immediately below, and the other end is provided with a conductor post disposed at a distance from the ground conductor. Construction.

(付記2)
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、 一端が前記スタブに接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 2)
A signal line arranged opposite to the ground conductor;
A stub connected to the signal line; and a conductor post having one end connected to the stub and extending in the direction of the ground conductor immediately below, and the other end arranged to be spaced from the ground conductor. Stripline structure characterized by comprising

(付記3)
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
一端が前記カップリング用導体に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 3)
A signal line arranged opposite to the ground conductor;
A coupling conductor attached to the signal line;
One end is connected to the coupling conductor and extends in the direction of the ground conductor immediately below, and the other end is provided with a conductor post disposed at a distance from the ground conductor. Stripline structure.

(付記4)
接地導体に対向して配置された信号線と、
一端が前記接地導体に接続されて直上の前記信号線方向に延在し且つ他端が前記信号線と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 4)
A signal line arranged opposite to the ground conductor;
A strip line characterized in that one end is connected to the ground conductor and extends in the direction of the signal line directly above, and the other end is provided with a conductor post disposed at a distance from the signal line. Construction.

(付記5)
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、
一端が前記接地導体に接続されて直上の前記スタブ方向に延在し且つ他端が前記スタブと間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 5)
A signal line arranged opposite to the ground conductor;
A stub connected to the signal line;
A stripline structure comprising: one end connected to the ground conductor, extending in the direction of the stub directly above, and the other end including a conductor post disposed at a distance from the stub.

(付記6)
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
一端が前記接地導体に接続されて直上の前記カップリング用導体方向に延在し且つ他端が前記カップリング用導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 6)
A signal line arranged opposite to the ground conductor;
A coupling conductor attached to the signal line;
One end is connected to the ground conductor and extends in the direction of the coupling conductor immediately above, and the other end is provided with a conductor post disposed at a distance from the coupling conductor. And stripline structure.

(付記7)
接地導体に対向して配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 7)
A signal line arranged opposite to the ground conductor;
A strip line comprising conductor poles extending between the ground conductor and the signal line and having both ends disposed with a distance from the ground conductor and the signal line. Construction.

(付記8)
接地導体に対向して配置された信号線と、
前記信号線に接続されたスタブと、 前記接地導体と前記スタブとの間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 8)
A signal line arranged opposite to the ground conductor;
A stub connected to the signal line; and a conductor post extending between the ground conductor and the stub and having both ends disposed with a gap between the ground conductor and the signal line. Stripline structure characterized by comprising

(付記9)
接地導体に対向して配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体と前記カップリング用導体との間に延在し且つ両端が前記接地導体及び前記カップリング用導体の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 9)
A signal line arranged opposite to the ground conductor;
A coupling conductor attached to the signal line;
A conductor post extending between the ground conductor and the coupling conductor and having both ends disposed with a distance from each of the ground conductor and the coupling conductor. And stripline structure.

(付記10) 導体柱と信号線との間に介挿されオンオフすることで前記信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記7)記載のストリップライン構造。
(Appendix 10) A stripline structure according to (Appendix 7), comprising a switching element that is inserted between a conductor column and a signal line and controls the effective electrical length of the signal line by turning on and off. .

(付記11)
導体柱と接地導体との間に介挿されオンオフすることで信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記7)記載のストリップライン構造。
(Appendix 11)
The stripline structure according to (Appendix 7), further comprising a switching element that is inserted between the conductor pillar and the ground conductor and controls the effective electrical length of the signal line by turning on and off.

(付記12)
導体柱とスタブとの間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記8)記載のストリップライン構造。
(Appendix 12)
The stripline structure according to (Appendix 8), further comprising a switching element that is inserted between the conductor pillar and the stub and controls the effective electrical length of the stub by turning on and off.

(付記13)
導体柱と接地導体との間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記8)記載のストリップライン構造。
(Appendix 13)
The stripline structure according to (Appendix 8), further comprising a switching element that is inserted between the conductor pillar and the ground conductor and controls the effective electrical length of the stub by turning on and off.

(付記14)
導体柱とカップリング導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記9)記載のストリップライン構造。
(Appendix 14)
The stripline structure according to (Appendix 9), further comprising a switching element that is inserted between the conductor pillar and the coupling conductor and controls the effective electrical length of the coupling conductor by turning on and off.

(付記15)
導体柱と接地導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記9)記載のストリップライン構造。
(Appendix 15)
The stripline structure according to (Appendix 9), further comprising a switching element that is inserted between the conductor column and the ground conductor and is turned on / off to control the effective electrical length of the coupling conductor.

(付記16)
導体柱がカーボンナノチューブで構成されてなること
を特徴とする(付記1)乃至(付記15)の何れか1記載のストリップライン構造。
(Appendix 16)
The stripline structure according to any one of (Appendix 1) to (Appendix 15), characterized in that the conductor column is composed of carbon nanotubes.

(付記17)
相対向する接地導体間に配置された信号線と、
前記信号線に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 17)
A signal line disposed between the opposing ground conductors;
One end of the signal line is connected to the signal line and directly or directly below the signal line, or extending in both directions of the signal line. And stripline structure.

(付記18)
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、
前記スタブに一端が接続され且つ前記スタブの直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 18)
A signal line disposed between the opposing ground conductors;
A stub connected to the signal line;
One end of the stub is connected to the stub and directly or directly below the stub, or extending in both directions of the stub. Stripline structure.

(付記19)
相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記カップリング用導体に一端が接続され且つ前記カップリング用導体の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 19)
A signal line disposed between the opposing ground conductors;
A coupling conductor attached to the signal line;
One end of the coupling conductor is connected and directly above or below the coupling conductor, or extending in both directions thereof, and having a conductor column facing the ground conductor at a distance from the tip. A stripline structure characterized by

(付記20)
相対向する接地導体間に配置された信号線と、
前記接地導体に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記信号線と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 20)
A signal line disposed between the opposing ground conductors;
One end is connected to the ground conductor, and a conductor column is provided directly above or directly below the signal line, or extending in both directions thereof, and the tip thereof is opposed to the signal line while maintaining an interval. And stripline structure.

(付記21)
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、
前記接地導体に一端が接続され且つ前記スタブの直上か直下、或いは、それらの両方向に延在して先端が前記スタブと間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 21)
A signal line disposed between the opposing ground conductors;
A stub connected to the signal line;
One end of the stub is connected to the ground conductor, and the stub extends in both directions. The tip of the stub is provided with a conductor column facing the stub while maintaining a gap. Stripline structure.

(付記22) 相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体に一端が接続され且つ前記カップリング用導体の直上か直下、或いは、それらの両方向に延在して先端が前記カップリング用導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
(Supplementary Note 22) A signal line disposed between opposing ground conductors;
A coupling conductor attached to the signal line;
One end is connected to the grounding conductor and directly or directly below the coupling conductor, or extending in both directions, and a tip of the conductor pole is provided to face the coupling conductor while maintaining a gap. A stripline structure characterized by

(付記23)
相対向する接地導体間に配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 23)
A signal line disposed between the opposing ground conductors;
A strip line comprising conductor poles extending between the ground conductor and the signal line and having both ends disposed with a distance from the ground conductor and the signal line. Construction.

(付記24)
相対向する接地導体間に配置された信号線と、
前記信号線に接続されたスタブと、 前記接地導体と前記スタブとの間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 24)
A signal line disposed between the opposing ground conductors;
A stub connected to the signal line; and a conductor post extending between the ground conductor and the stub and having both ends disposed with a gap between the ground conductor and the signal line. Stripline structure characterized by comprising

(付記25)
相対向する接地導体間に配置された信号線と、
前記信号線に添設されたカップリング用導体と、
前記接地導体と前記カップリング用導体との間に延在し且つ、両端が前記接地導体及び前記カップリング用導体の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
(Appendix 25)
A signal line disposed between the opposing ground conductors;
A coupling conductor attached to the signal line;
A conductor column extending between the ground conductor and the coupling conductor and having both ends disposed with a distance from each of the ground conductor and the coupling conductor; A characteristic stripline structure.

(付記26)
導体柱と信号線との間に介挿されオンオフすることで前記信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記23)記載のストリップライン構造。
(Appendix 26)
The stripline structure according to (Appendix 23), further comprising a switching element that is inserted between a conductor column and a signal line and controls an effective electrical length of the signal line by turning on and off.

(付記27)
導体柱と接地導体との間に介挿されオンオフすることで信号線の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記23)記載のストリップライン構造。
(Appendix 27)
The stripline structure according to (Appendix 23), further comprising a switching element that is inserted between the conductor pillar and the ground conductor and controls the effective electrical length of the signal line by turning on and off.

(付記28)
導体柱とスタブとの間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記24)記載のストリップライン構造。
(Appendix 28)
The stripline structure according to (Appendix 24), comprising a switching element that is inserted between the conductor pillar and the stub and that controls the effective electrical length of the stub by turning on and off.

(付記29)
導体柱と接地導体との間に介挿されオンオフすることでスタブの実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記24)記載のストリップライン構造。
(Appendix 29)
The stripline structure as set forth in (Appendix 24), comprising a switching element that is inserted between a conductor column and a ground conductor and is turned on / off to control the effective electrical length of the stub.

(付記30)
導体柱とカップリング導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記25)記載のストリップライン構造。
(Appendix 30)
The stripline structure according to (Appendix 25), comprising a switching element that is inserted between the conductor pillar and the coupling conductor and is turned on / off to control the effective electrical length of the coupling conductor.

(付記31)
導体柱と接地導体との間に介挿されオンオフすることでカップリング導体の実効電気長を制御するスイッチング素子
を備えてなることを特徴とする(付記25)記載のストリップライン構造。
(Appendix 31)
The stripline structure according to (Appendix 25), further comprising a switching element that is inserted between a conductor column and a ground conductor and controls an effective electrical length of the coupling conductor by turning on and off.

(付記32)
導体柱がカーボンナノチューブで構成されてなること
を特徴とする(付記17)乃至(付記31)の何れか1記載のストリップライン構造。
(Appendix 32)
The stripline structure according to any one of (Appendix 17) to (Appendix 31), characterized in that the conductor column is composed of carbon nanotubes.

実施例1のストリップライン構造を表す要部切断斜面図である。FIG. 3 is a main part cutting slope view showing a stripline structure of Example 1. 図1に見られるストリップライン構造の高周波分布定数回路に関する動作原理を説明する為の要部切断側面図である。FIG. 2 is a cutaway side view of a main part for explaining an operation principle relating to a high-frequency distributed constant circuit having a stripline structure seen in FIG. 実施例2のストリップライン構造を表す要部切断側面図である。It is a principal part cutting side view showing the stripline structure of Example 2. FIG. 実施例3のストリップライン構造を表す要部切断側面図である。It is a principal part cutting side view showing the stripline structure of Example 3. FIG. 1/4λオープンスタブを用いた共振回路のシミュレーション結果を表す説明図である。It is explanatory drawing showing the simulation result of the resonant circuit using a 1 / 4lambda open stub. 1/4λオープンスタブを用いた共振回路のシミュレーション結果を表す説明図である。It is explanatory drawing showing the simulation result of the resonant circuit using a 1 / 4lambda open stub. ラットレースカップラーを表す平面図である。It is a top view showing a rat race coupler. カップリング用導体を用いたストリップライン構造を表す要部切断斜面図である。It is a principal part cutting slope figure showing the stripline structure using the conductor for coupling. ストリップライン構造を表す要部切断斜面図である。It is a principal part cutting slope figure showing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. ストリップライン構造を製造する工程を説明する為の工程要所に於けるストリップライン構造を表す要部切断側面図である。It is a principal part side view showing the stripline structure in the process important point for demonstrating the process of manufacturing a stripline structure. 従来のストリップライン構造を表す要部説明図である。It is principal part explanatory drawing showing the conventional stripline structure. 従来のストリップライン構造を表す要部説明図である。It is principal part explanatory drawing showing the conventional stripline structure.

符号の説明Explanation of symbols

1 接地導体
2 誘電体
3 信号線
4 導体柱
5 間隔
1 Grounding conductor 2 Dielectric 3 Signal line 4 Conductor pillar 5 Distance

Claims (5)

接地導体に対向して配置された信号線と、
一端が前記信号線に接続されて直下の前記接地導体方向に延在し且つ他端が前記接地導体と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
A signal line arranged opposite to the ground conductor;
A strip line characterized in that one end is connected to the signal line and extends in the direction of the ground conductor immediately below, and the other end is provided with a conductor post disposed at a distance from the ground conductor. Construction.
接地導体に対向して配置された信号線と、
一端が前記接地導体に接続されて直上の前記信号線方向に延在し且つ他端が前記信号線と間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
A signal line arranged opposite to the ground conductor;
A strip line characterized in that one end is connected to the ground conductor and extends in the direction of the signal line directly above, and the other end is provided with a conductor post disposed at a distance from the signal line. Construction.
接地導体に対向して配置された信号線と、
前記接地導体と前記信号線との間に延在し且つ両端が前記接地導体及び前記信号線の何れとも間隔を維持して配設された導体柱と
を備えてなることを特徴とするストリップライン構造。
A signal line arranged opposite to the ground conductor;
A strip line comprising conductor poles extending between the ground conductor and the signal line and having both ends disposed with a distance from the ground conductor and the signal line. Construction.
相対向する接地導体間に配置された信号線と、
前記信号線に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記接地導体と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
A signal line disposed between the opposing ground conductors;
One end of the signal line is connected to the signal line and directly or directly below the signal line, or extending in both directions of the signal line. And stripline structure.
相対向する接地導体間に配置された信号線と、
前記接地導体に一端が接続され且つ前記信号線の直上か直下、或いは、それらの両方向に延在して先端が前記信号線と間隔を維持して対向する導体柱と
を備えてなることを特徴とするストリップライン構造。
A signal line disposed between the opposing ground conductors;
One end is connected to the ground conductor, and a conductor column is provided directly above or directly below the signal line, or extending in both directions thereof, and the tip thereof is opposed to the signal line while maintaining an interval. And stripline structure.
JP2005037486A 2005-02-15 2005-02-15 Stripline structure Expired - Fee Related JP4382684B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005037486A JP4382684B2 (en) 2005-02-15 2005-02-15 Stripline structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005037486A JP4382684B2 (en) 2005-02-15 2005-02-15 Stripline structure

Publications (2)

Publication Number Publication Date
JP2006229297A true JP2006229297A (en) 2006-08-31
JP4382684B2 JP4382684B2 (en) 2009-12-16

Family

ID=36990303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005037486A Expired - Fee Related JP4382684B2 (en) 2005-02-15 2005-02-15 Stripline structure

Country Status (1)

Country Link
JP (1) JP4382684B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813937B1 (en) * 2007-02-22 2008-03-17 한국원자력연구원 A waveguide array coupler having variable coupling coefficient
JP2008137846A (en) * 2006-12-01 2008-06-19 Fujitsu Ltd Bundle-like body of carbon elongate structure, manufacturing method thereof and electronic element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008137846A (en) * 2006-12-01 2008-06-19 Fujitsu Ltd Bundle-like body of carbon elongate structure, manufacturing method thereof and electronic element
US8632885B2 (en) 2006-12-01 2014-01-21 Fujitsu Limited Bundle of long thin carbon structures, manufacturing method thereof, and electronic device
US9085831B2 (en) 2006-12-01 2015-07-21 Fujitsu Limited Bundle of long thin carbon structures, manufacturing method therefor, and electronic device
KR100813937B1 (en) * 2007-02-22 2008-03-17 한국원자력연구원 A waveguide array coupler having variable coupling coefficient

Also Published As

Publication number Publication date
JP4382684B2 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
TWI389451B (en) Thin-film bandpass filter using inductor-capacitor resonators
US7741936B1 (en) Tunable micro electromechanical inductor
US6043727A (en) Reconfigurable millimeterwave filter using stubs and stub extensions selectively coupled using voltage actuated micro-electro-mechanical switches
Sirci et al. Varactor-loaded continuously tunable SIW resonator for reconfigurable filter design
JP4634912B2 (en) Variable resonator
EP1594160A1 (en) Method for manufacturing a free-hanging inductor on a substrate and corresponding device
US7274278B2 (en) Tunable micro electromechanical inductor
JP2007306290A (en) Transmission line
CN114503431A (en) Parametric amplifier for qubits
JP4130323B2 (en) High frequency filter and high frequency integrated circuit
JP4382684B2 (en) Stripline structure
US20060103491A1 (en) Microresonator, manufacturing method, and electronic apparatus
JP2001308610A (en) Microstrip line, method of producing same, inductor element and high frequency semiconductor device
JP2006101005A (en) Thin-film piezoelectric resonator and manufacturing method thereof, and method for manufacturing high-frequency circuit package body
JP3822470B2 (en) Piezoelectric resonator, filter, duplexer, and method for adjusting resonance frequency of piezoelectric resonator
JP2011114059A (en) Spiral inductor and method of manufacturing spiral inductor
JP3839414B2 (en) Resonant element and integrated circuit device
JP2000151221A (en) Transmission line, method for adjusting its electric characteristic and microwave monolithic ic
US5751201A (en) Resonator with metal layers devoid of DC connection and semiconductor device in substrate
JP2005184270A (en) Variable phase shift circuit
JP2005123761A (en) Superconductivity plane circuit filter and radio receiver using the same
WO2018109926A1 (en) Semiconductor device
JP2009021747A (en) Band-pass filter
JP2001352204A (en) Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same
JPH11168307A (en) Microwave integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4382684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees