JP2006223549A - スロットマシン - Google Patents

Abstract

【課題】 遊技の制御を行うマイクロコンピュータの記憶手段の未使用領域に不正プログラムが常駐することを防止できるとともに、多重割込を発生させることなく、極力早い段階で停電処理を行うことができ、サブ制御手段の停電処理も確実に行うことができ更に、電断を誤って検出した際に、誤って停電処理が行われてしまうことを防止できるスロットマシンを提供すること。
【解決手段】 ＣＰＵ４１ａは、１ゲーム毎にＲＡＭ４１ｃの未使用領域及び未使用スタック領域を初期化する。また、電断割込処理またはタイマ割込処理のいずれか一方の割込処理の実行中に他方の割込処理の割込を禁止し、電断割込処理の割込タイミングとタイマ割込処理の割込タイミングとが同時となった場合には、電断割込処理を優先して実行するとともに、タイマ割込処理の実行中に電圧低下信号が入力された場合には、当該タイマ割込処理の終了を待って電断割込処理を実行する。
【選択図】 図３

Description

本発明は、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置の表示結果に応じて所定の入賞が発生可能なスロットマシンに関し、特にはマイクロコンピュータにて構成され、遊技の制御を行う制御手段を備えるスロットマシンに関する。

従来、この種のスロットマシンとしては、１ゲームが終了する毎に、遊技の制御を行うマイクロコンピュータが搭載するＲＡＭの記憶データのうち次のゲームに持ち越す必要のないデータ（例えば、次のゲームに持ち越されない入賞の当選フラグやメダルの投入枚数等）を初期化し、次のゲームへ移行するものが提案されている（例えば、特許文献１参照）。

また、パチンコ機においても、可変表示装置の制御を行う可変表示装置が可変表示装置を構成する各表示領域に対応したデータを格納する格納領域を有し、可変表示の終了時（遊技制御手段から確定コマンドを受信したとき）において前述した格納領域に格納されたデータを初期化するものが提案されている（例えば、特許文献２参照）。

一方、この種のスロットマシンでは、遊技（ゲーム）の制御と、遊技に関連して行われる演出の制御とが、１つの制御手段（マイクロコンピュータ）にて行われていたが、この制御手段の処理能力には一定の限界があり、ゲームの多様化やそれに伴う演出の多様化を図ることが極めて困難であるため、遊技の制御を行うメイン制御手段とは別個にサブ制御手段を設け、このサブ制御手段がメイン制御手段から送信されたコマンドに基づいて遊技に関連した演出の制御を行うようにしたスロットマシンが提案されている。

また、停電時においてもメイン制御手段が備えるＲＡＭの内容やサブ制御手段が備えるＲＡＭの内容、すなわちメイン制御手段やサブ制御手段の制御内容をバックアップし、不意の停電時でも復旧時に停電時の制御状態に復帰できるようにしたスロットマシンが提案されている。この種のスロットマシンには、供給電圧を監視して電断を検出する電断検出手段を設け、この電断検出手段にて電断が検出された際に、復旧時においてメイン制御手段やサブ制御手段の制御内容が正常にバックアップされているか否かを判定するためのデータ（例えば、パリティやチェックサム等）を設定する停電処理を実行し、復旧時においてメイン制御手段やサブ制御手段の制御内容のバックアップが正常であるか否かを確認できるようにしたものが提案されている（例えば、特許文献３参照）。

また、前述したような電断検出手段は、ノイズ等を拾って電断を誤って検出することがあり、この場合には、電断していないにも関わらず制御手段が停止状態となってしまうという不具合が生じてしまう。このため、停電処理の実行後、電断検出手段からの電断検出信号を監視し、電断検出信号が入力されていない場合には、元の制御状態に復帰させるようにしたものが提案されている（例えば、特許文献４参照）。

特開２００１−７９１５７号公報 特開２００２−３５３１８号公報 特開２００１−８７４５９号公報 公開実用平成４−６７７３３号公報

上述した特許文献１に記載のスロットマシンにおいては、１ゲームが終了する毎に、ＲＡＭの記憶データのうち次のゲームに持ち越す必要のないデータが初期化されるものの、ＲＡＭの格納領域のうち未使用の格納領域（設計上全く使用されることのない格納領域やスタックの未使用領域）は、定期的に初期化されるものではない。このため、これらＲＡＭの未使用領域に不正なプログラムを常駐させることにより、何らかの契機（例えば、普段行われる可能性の低い手順で操作が行われる等）で本来のプログラム（ＲＯＭに格納されているプログラム）とは異なった動作を遊技機に行わせるといった不正がなされる虞があった。

一方、一般的に特許文献３に記載されたようなスロットマシンでは、ゲームの制御を構成する複数の基本処理（例えば、ＢＥＴ処理、抽選処理、リール回転処理、リール停止処理、入賞判定処理等）を段階的に実行するとともに、スイッチの検出や時間のカウント、コマンドの送信等を行う割込処理を前述した基本処理に割り込んで定期的に実行するようになっている。このような構成から停電時にＮＭＩ（禁止不能な割込）によって停電処理を他の処理に割り込んで行うことが考えられる。しかしながらこの場合には、停電の発生後、速やかに停電処理を行うことができるものの前述した定期的に実行される割込処理中に停電が発生した場合には２重に割込が生じることによって制御負荷が増大するばかりか制御の整合性がとれなくなってしまう虞がある。２重割込を行わずに停電処理を行うための方法として、例えば定期的に実行される割込処理中に停電処理を行うことが考えられるが、この場合には、停電の発生後に割込処理が実行されるまで停電処理が行われないので、停電処理が行われるまでに必要な電源を確保できない可能性があり、確実に停電処理を行うことができなくなってしまうという問題があった。

また、特許文献３に記載のスロットマシンのように、停電時においてメイン制御手段及びサブ制御手段の双方が停電処理を実行する場合には、メイン制御手段及びサブ制御手段が個々に停電の検出を行うか、メイン制御手段からの制御情報に基づいて停電を検出する必要がある。しかしながら、前者ではサブ制御手段側でも確実に停電を検出できるもののメイン制御手段とサブ制御手段の双方に電圧監視手段を備える必要があるので生産コストが増えてしまうという問題があり、後者では、停電時にメイン制御手段からの制御情報を正常に受信できなかった場合にサブ制御手段による停電処理が行われず、正常にバックアップできなくなってしまうという問題があった。

また、特許文献４に記載の技術では、停電処理の実行後、電断検出手段からの電断検出信号を監視し、電断検出信号が入力されていない場合には、元の制御状態に復帰するので、電断検出手段がノイズ等を拾って電断を誤って検出した場合でも、元の制御状態に復帰することが可能であるが、誤って電断を検出したときでも、電断処理が実行されるので、必要以上に長い間制御が中断されるばかりか、必要以上に負荷がかかってしまうという問題があった。

本発明は、このような問題点に着目してなされたものであり、遊技の制御を行うマイクロコンピュータの記憶手段の未使用領域に不正プログラムが常駐することを防止できるとともに、多重割込を発生させることなく、極力早い段階で停電処理を行うことができ、サブ制御手段の停電処理も確実に行うことができ、更に、電断を誤って検出した際に、誤って停電処理が行われてしまうことを防止できるスロットマシンを提供することを目的とする。

上記課題を解決するために、本発明の請求項１に記載のスロットマシンは、
１ゲームに対して所定数の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシンであって、
信号が入力されることにより外部割込を発生させる割込入力端子と、通常入力端子と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段を搭載したメイン制御基板と、
前記メイン制御手段から送信された制御情報の受信に基づき演出の制御を行うサブ制御手段を搭載したサブ制御基板と、
前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときに電断信号を出力する電断検出手段と、
前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板と、
を備え、
前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
前記メイン制御手段は、
データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域と、前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータの読み出し及び書き込みが行われることのない未使用領域と、が少なくとも割り当てられたメインデータ記憶手段と、
前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段と、
電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理を実行するメイン制御状態復帰処理手段と、
予め定められた単位時間毎に実行中の処理に割り込んでタイマ割込処理を実行するタイマ割込処理実行手段と、
前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段と、
前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理を含む電断時割込処理を実行する電断時割込処理実行手段と、
前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段と、
前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段と、
前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段と、
前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段と、
を含み、
前記サブ制御手段は、
該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段と、
電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理を実行するサブ制御状態復帰処理手段と、
電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理を含む定期処理を所定の単位時間毎に実行する定期処理実行手段と、
を含み、
前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用領域を１ゲーム毎に初期化し、
前記電断時割込処理実行手段は、
前記タイマ割込処理の割込タイミングと同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる、
ことを特徴としている。
この特徴によれば、メインデータ記憶手段における未使用領域が１ゲーム毎に初期化されるので、メインデータ記憶手段の未使用領域を利用して不正プログラムを格納させても、当該不正プログラムが常駐してしまうことを防止できる。
また、メイン制御基板とサブ制御基板とが中継基板を介して通信可能に接続されており、メイン制御基板にサブ制御基板が直接接続されていないので、制御情報の送信線等からメイン制御手段に対して外部から不正な信号が入力され、遊技の制御に影響を与えられてしまうことを防止できる。
また、電断時割込処理またはタイマ割込処理のいずれか一方の割込処理の実行中に他方の割込処理の割込が禁止されるので、タイマ割込処理の実行中に電断信号が検出された場合でも２重に割込が生じることがなく、メイン制御手段の制御負荷が増大してしまったりデータの整合性がとれなくなってしまうことを防止できる。特に、制御情報の送信中に電断信号の検出による外部割込が生じて当該制御情報の送信が阻害されることなく、メイン制御手段が停止する前に正常に送信を完了させることができる。また、電断時割込処理の割込タイミングとタイマ割込処理の割込タイミングとが同時となった場合には、電断時割込処理を優先して実行するとともに、タイマ割込処理の実行中に電断信号が検出された場合には、当該タイマ割込処理の終了を待って電断時割込処理が実行されるようになっており、多重割込を防止しつつも極力早い段階で電断処理が行われるようになるため、メイン制御手段が停止する前に電断処理を確実に行うことができる。
また、メイン制御手段からの制御情報に依存せずに、サブ制御手段の制御状態を停電前の制御状態に正常に復帰できるようにするための処理（停電処理）が定期的に実行されるので、従来のように停電を示す制御情報の送信が正常に受信できないことによって停電処理が行えなくなってしまうようなことがなく、サブ制御手段の制御状態を正常にバックアップすることができる。
また、割込入力端子に電断信号が入力されることによる外部割込に応じて電断時割込処理が実行されるが、電断時割込処理では、電断処理（停電処理）が行われる前に通常入力端子に電断信号が入力されているか否かが判定され、通常入力端子に電断信号が入力されていると判定された場合に電断処理が行われるのに対して、通常入力端子に電断信号が入力されていないと判定された場合には、元の処理に復帰することとなる。すなわち、電断信号を割込入力端子と通常入力端子との２系統の端子に入力し、割込入力端子に電断信号が入力されたことを契機に電断時割込処理が実行されても、電断処理が実行される前に通常入力端子に電断信号が入力されているか否かが判定され、通常入力端子にも電断信号が入力されていて初めて電断処理が実行されるようになっており、電断を誤って検出した場合には、電断処理が行われてしまうことが防止できるので、電断を誤って検出することに伴い、必要以上に長い間メイン制御手段の制御が中断されたり、必要以上に負荷がかかってしまうことを防止できる。
尚、所定数の賭数とは、少なくとも１以上の賭数であって、２以上の賭数が設定されることや最大賭数が設定されることでゲームが開始可能となるようにしても良い。
また、メインデータ記憶手段は、メイン制御手段を構成するマイクロコンピュータに内蔵されていても良いし、マイクロコンピュータの外部に備えていても良い。
また、初期化手段は、メインデータ記憶手段における未使用領域を１ゲーム毎に初期化するものであれば良く、１ゲームのうちのいずれかのタイミング（例えば、ゲーム開始時や終了時、１ゲーム毎に必ず実行される処理の実行時等）で少なくとも１回は、メインデータ記憶手段における未使用領域を初期化するものであれば良い。
また、前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときとは、例えば、直流電圧を監視し、当該電圧が電断を判断するために定められた閾値以下となったとき、またはその期間が一定期間継続したときや、交流電圧を監視し、交流電圧の波形の乱れを検出したとき、またはその期間が一定期間継続したとき、等であり、停電を検出できるものであればその他の条件であっても良い。

本発明の請求項２に記載のスロットマシンは、請求項１に記載のスロットマシンであって、
前記メインデータ記憶手段の記憶領域には、前記ワーク領域及び前記未使用領域に加えてデータを一時的に格納することが可能なスタック領域が割り当てられており、
前記メイン制御手段は、
前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段と、
前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段と、
前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段と、
を含み、
前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用領域に加えて前記未使用スタック領域特定手段により特定される未使用スタック領域も１ゲーム毎に初期化する、
ことを特徴としている。
この特徴によれば、メインデータ記憶手段における未使用領域に加えてスタック領域における未使用スタック領域も１ゲーム毎に初期化されるので、メインデータ記憶手段においてその時点で使用されていない全ての領域が１ゲーム毎に初期化されることとなり、例え、未使用領域を利用せずに未使用スタック領域を利用して不正プログラムを格納させようとしても、当該不正プログラムが常駐してしまう余地を無くすことができるので、不正プログラムが常駐してしまうことを一層確実に防止できるとともに、例えば、未使用スタック領域に不正なデータ（不正プログラムが指定するアドレス等）を加え、データの復帰時にマイクロコンピュータを誤作動させることでレジスタ等を不正なものに書き換えてしまうことにより、本来のプログラムとは異なる動作を行わせてしまうような不正も防止できる。

本発明の請求項３に記載のスロットマシンは、
１ゲームに対して所定数の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシンであって、
信号が入力されることにより外部割込を発生させる割込入力端子と、通常入力端子と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段を搭載したメイン制御基板と、
前記メイン制御手段から送信された制御情報の受信に基づき演出の制御を行うサブ制御手段を搭載したサブ制御基板と、
前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときに電断信号を出力する電断検出手段と、
前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板と、
を備え、
前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
前記メイン制御手段は、
データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域と、データを一時的に格納することが可能なスタック領域と、が少なくとも割り当てられたメインデータ記憶手段と、
前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段と、
前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段と、
前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段と、
前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段と、
電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理を実行するメイン制御状態復帰処理手段と、
予め定められた単位時間毎に実行中の処理に割り込んで実行するタイマ割込処理を実行するタイマ割込処理実行手段と、
前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段と、
前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理を含む電断時割込処理を実行する電断時割込処理実行手段と、
前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段と、
前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段と、
前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段と、
前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段と、
を含み、
前記サブ制御手段は、
該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段と、
電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理を実行するサブ制御状態復帰処理手段と、
電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理を含む定期処理を所定の単位時間毎に実行する定期処理実行手段と、
を含み、
前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用スタック領域特定手段により特定される未使用スタック領域を１ゲーム毎に初期化し、
前記電断時割込処理実行手段は、
前記タイマ割込処理の割込タイミングと同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる、
ことを特徴としている。
この特徴によれば、メインデータ記憶手段のスタック領域における未使用スタック領域が１ゲーム毎に初期化されるので、未使用スタック領域を利用して不正プログラムを格納させても、当該不正プログラムが常駐してしまうことを防止できるとともに、例えば、未使用スタック領域に不正なデータ（不正プログラムが指定するアドレス等）を加え、データの復帰時にマイクロコンピュータを誤作動させることでレジスタ等を不正なものに書き換えてしまうことにより、本来のプログラムとは異なる動作を行わせてしまうような不正も防止できる。
また、メイン制御基板とサブ制御基板とが中継基板を介して通信可能に接続されており、メイン制御基板にサブ制御基板が直接接続されていないので、制御情報の送信線等からメイン制御手段に対して外部から不正な信号が入力され、遊技の制御に影響を与えられてしまうことを防止できる。
また、電断時割込処理またはタイマ割込処理のいずれか一方の割込処理の実行中に他方の割込処理の割込が禁止されるので、タイマ割込処理の実行中に電断信号が検出された場合でも２重に割込が生じることがなく、メイン制御手段の制御負荷が増大してしまったりデータの整合性がとれなくなってしまうことを防止できる。特に、制御情報の送信中に電断信号の検出による外部割込が生じて当該制御情報の送信が阻害されることなく、メイン制御手段が停止する前に正常に送信を完了させることができる。また、電断時割込処理の割込タイミングとタイマ割込処理の割込タイミングとが同時となった場合には、電断時割込処理を優先して実行するとともに、タイマ割込処理の実行中に電断信号が検出された場合には、当該タイマ割込処理の終了を待って電断時割込処理が実行されるようになっており、多重割込を防止しつつも極力早い段階で電断処理が行われるようになるため、メイン制御手段が停止する前に電断処理を確実に行うことができる。
また、メイン制御手段からの制御情報に依存せずに、サブ制御手段の制御状態を停電前の制御状態に正常に復帰できるようにするための処理（停電処理）が定期的に実行されるので、従来のように停電を示す制御情報の送信が正常に受信できないことによって停電処理が行えなくなってしまうようなことがなく、サブ制御手段の制御状態を正常にバックアップすることができる。
また、割込入力端子に電断信号が入力されることによる外部割込に応じて電断時割込処理が実行されるが、電断時割込処理では、電断処理（停電処理）が行われる前に通常入力端子に電断信号が入力されているか否かが判定され、通常入力端子に電断信号が入力されていると判定された場合に電断処理が行われるのに対して、通常入力端子に電断信号が入力されていないと判定された場合には、元の処理に復帰することとなる。すなわち、電断信号を割込入力端子と通常入力端子との２系統の端子に入力し、割込入力端子に電断信号が入力されたことを契機に電断時割込処理が実行されても、電断処理が実行される前に通常入力端子に電断信号が入力されているか否かが判定され、通常入力端子にも電断信号が入力されていて初めて電断処理が実行されるようになっており、電断を誤って検出した場合には、電断処理が行われてしまうことが防止できるので、電断を誤って検出することに伴い、必要以上に長い間メイン制御手段の制御が中断されたり、必要以上に負荷がかかってしまうことを防止できる。
尚、所定数の賭数とは、少なくとも１以上の賭数であって、２以上の賭数が設定されることや最大賭数が設定されることでゲームが開始可能となるようにしても良い。
また、メインデータ記憶手段は、メイン制御手段を構成するマイクロコンピュータに内蔵されていても良いし、マイクロコンピュータの外部に備えていても良い。
また、初期化手段は、メインデータ記憶手段におけるスタック領域のうちの未使用スタック領域を１ゲーム毎に初期化するものであれば良く、１ゲームのうちのいずれかのタイミング（例えば、ゲーム開始時や終了時、１ゲーム毎に必ず実行される処理の実行時等）で少なくとも１回は、未使用スタック領域を初期化するものであれば良い。
また、前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときとは、例えば、直流電圧を監視し、当該電圧が電断を判断するために定められた閾値以下となったとき、またはその期間が一定期間継続したときや、交流電圧を監視し、交流電圧の波形の乱れを検出したとき、またはその期間が一定期間継続したとき、等であり、停電を検出できるものであればその他の条件であっても良い。

本発明の請求項４に記載のスロットマシンは、請求項１〜３のいずれかに記載のスロットマシンであって、
前記初期化手段は、複数種類の初期化条件のうちいずれかの初期化条件が成立したときに、該成立した初期化条件の種類に対応して定められた領域を初期化するとともに、該成立した初期化条件の種類に関わらず前記メインデータ記憶手段の記憶領域における未使用領域及び／または前記未使用スタック領域を必ず初期化する、
ことを特徴としている。
この特徴によれば、複数種類の初期化条件のうちどの条件が成立した場合でも、必ずメインデータ記憶手段における未使用領域及び／またはスタック領域における未使用スタック領域が初期化されることとなるので、不正プログラムが常駐してしまうことを一層確実に防止できる。
尚、複数種類の初期化条件は、１ゲームのうちのいずれかのタイミング（例えば、ゲーム開始時や終了時、１ゲーム毎に必ず実行される処理の実行時等）で成立する初期化条件を含むものである。

本発明の請求項５に記載のスロットマシンは、請求項４に記載のスロットマシンであって、
前記メインデータ記憶手段には、記憶領域を特定するアドレスが割り当てられているとともに、
前記初期化手段は、２種類以上の初期化条件の種類に対応して前記メインデータ記憶手段における初期化開始アドレスが設定されるとともに、該初期化条件に共通する初期化終了アドレスが設定された初期化領域設定手段を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから前記初期化終了アドレスまでの各アドレスが割り当てられた記憶領域を初期化する、
ことを特徴としている。
この特徴によれば、２種類以上の初期化条件の種類に対応する初期化開始アドレスとこれら初期化条件に共通の初期化終了アドレスのみを設定しておくことで、初期化条件の種類に対応する初期化終了アドレスを個々に設定しておくことなく、初期化条件の種類に対応する記憶領域を初期化することができるので、複数種類の初期化を行うためのプログラム容量を削減できる。

本発明の請求項６に記載のスロットマシンは、請求項４または５に記載のスロットマシンであって、
前記メインデータ記憶手段には、記憶領域を特定するアドレスが割り当てられているとともに、
前記初期化手段は、初期化条件の種類に対応して前記メインデータ記憶手段における初期化開始アドレスと該初期化開始アドレスに対して初期化される記憶領域のサイズが設定された初期化領域設定手段を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから該初期化アドレスに対して設定されたサイズの記憶領域を初期化する、
ことを特徴としている。
この特徴によれば、初期化条件の種類に対応する初期化開始アドレスとその際初期化される記憶領域のサイズのみを設定しておくことで、初期化条件の種類に対応する初期化終了アドレスを個々に設定しておくことなく、初期化条件の種類に対応する記憶領域を初期化することができるので、複数種類の初期化を行うためのプログラム容量を削減できる。

本発明の請求項７に記載のスロットマシンは、請求項１〜６のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、前記初期化手段による前記メインデータ記憶手段の記憶領域の初期化中において全ての割込処理を禁止する割込処理禁止手段を含む、
ことを特徴としている。
この特徴によれば、メインデータ記憶手段に記憶されているデータを初期化している最中に電断信号が検出されても、電断時割込処理が実行されないので、例えば、初期化が完全に終了する前の段階で電断処理が行われることにより、初期化されるべきデータのうち初期化されたデータと初期化されていないデータとが混在してしまい、電断復旧時に電断前の制御状態へ正常に復帰させることができなくなってしまう等の不具合を防止できる。

本発明の請求項８に記載のスロットマシンは、請求項２〜７のいずれかに記載のスロットマシンであって、
前記メインデータ記憶手段における前記未使用領域及び／または前記未使用スタック領域を含む全ての記憶領域のデータを所定の演算方法にて計算する全データ演算手段を備え、
前記電断時割込処理実行手段は、前記電断処理において前記全データ演算手段による計算結果を特定の値とするための調整用データを算出し、該算出した調整用データを前記メインデータ記憶手段に格納する処理を実行し、
前記メイン制御状態復帰処理手段は、電力供給が開始されたときに前記全データ演算手段による計算結果が前記特定の値か否かを判定し、該全データ演算手段による計算結果が前記特定の値であると判定したことを条件に、前記メイン制御状態復帰処理を実行する、
ことを特徴としている。
この特徴によれば、復旧時において、メインデータ記憶手段における未使用領域及び／または未使用スタック領域を含む全ての記憶領域に格納されているデータを所定の演算方法にて計算した結果が特定の値か否かを判定している。すなわちメインデータ記憶手段における未使用領域及び／または未使用スタック領域を含む全ての記憶領域に格納されているデータに基づいて計算された内容に基づいて、メインデータ記憶手段のデータが正常か否かを判定しているので、当該判定を正確にかつ簡便に行うことができる。

本発明の請求項９に記載のスロットマシンは、請求項１〜８のいずれかに記載のスロットマシンであって、
前記メイン制御手段を構成するマイクロコンピュータは、複数種類の割込を発生させることが可能であり、
前記メイン制御手段は、前記複数種類の割込のうち未使用の割込が発生したときに、割込前の処理に即時復帰させる未使用割込処理を実行する未使用割込処理実行手段を含む、
ことを特徴としている。
この特徴によれば、未使用の割込が発生したときでも、すぐに割込前の処理に復帰することとなるので、ノイズ等によって未使用の割込が発生してもマイクロコンピュータが暴走してしまうといった不具合を防止できる。

本発明の請求項１０に記載のスロットマシンは、請求項１〜９のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、
前記可変表示装置の表示結果が導出される前に、前記賭数の設定に使用可能な有価価値を用いることなくゲームを行うことが可能な再ゲームの付与を伴う再遊技入賞と、前記有価価値の付与を伴う小役入賞と、遊技状態の移行を伴う特別入賞とを含む予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
前記判定値データ記憶手段は、前記事前決定手段が前記特別入賞のみの発生を許容する旨を決定することとなる単独判定値データと、前記特別入賞及び前記小役入賞の双方の発生を同時に許容する旨を決定することとなる重複判定値データと、を前記判定値データとして記憶する、
ことを特徴としている。
この特徴によれば、判定領域に入力された判定用数値データが、重複判定値データと一致した場合には、事前決定手段により特別入賞及び小役入賞の双方の発生を同時に許容する旨が決定されることとなるため、ゲームの結果として小役入賞が発生した場合でも、特別入賞の発生が許容されていることが否定されないので、このような状況においても特別入賞の発生に対する遊技者の期待感を持続させることができる。

本発明の請求項１１に記載のスロットマシンは、請求項１〜１０のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、
前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段と、
前記事前決定手段が入賞の発生を許容する旨を決定する割合が異なる複数種類の許容段階のうちから、いずれかの許容段階を選択して設定する許容段階設定手段と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
いずれか１種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記複数種類の許容段階に共通して記憶するとともに、前記許容段階に共通して判定値データが記憶されていない２種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記許容段階の種類に応じて個別に記憶する判定値データ記憶手段と、
を含み、
前記事前決定手段は、前記許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定する、
ことを特徴としている。
この特徴によれば、判定値データ記憶手段には、いずれか１種類以上の入賞について複数種類の許容段階に共通して判定値データが記憶されているので、このように複数種類の許容段階に共通して判定値データが記憶される１種類以上の入賞については、判定値データの記憶に必要な記憶容量が少なくて済むようになる。すなわち入賞の発生を許容するか否かの決定のために必要な判定値データのデータ量を抑えることができる。
尚、判定値データを許容段階の種類に応じて個別に記憶するとは、必ずしも許容段階の種類の数だけ個別に判定値データを記憶するものだけを意味するものではなく、全ての許容段階の種類に共通して判定値データを記憶するのでなければ、これに含まれるものとなる。例えば、許容段階の種類が６種類（第１段階〜第６段階）ある場合、第１〜第３段階までは共通、第４ 〜第６ 段階までは共通といった場合も、判定値データを許容段階の種類に応じて個別に記憶するものとなる。
また、遊技状態毎に入賞の種類が定められている場合には、前記許容判定手段は、許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記遊技状態に対して定められた入賞の種類毎に発生を許容する旨を示しているか否かを判定するものとすることができる。
また、前記許容段階設定手段により設定可能な複数種類の許容段階は、前記事前決定手段が入賞の発生を許容する割合がその全ての種類において互いに異なっていなければならないというものではなく、一部の種類における前記許容する割合が他の種類における前記許容する割合と異なっていれば良い。もっとも、全ての種類において異なっていることを妨げるものではない。

本発明の請求項１２に記載のスロットマシンは、請求項１１に記載のスロットマシンであって、
前記判定値データ記憶手段は、前記許容段階の種類に応じて個別に記憶する判定値データとして異なる判定値の数を示す異数判定値データと、前記許容段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す同数判定値データとを、前記入賞の種類に応じて記憶する、
ことを特徴としている。
この特徴によれば、判定値データ記憶手段には、いずれか１種類以上の入賞について複数種類の許容段階に共通して判定値データが記憶されているとともに、他の２種類以上の入賞について許容段階の種類に応じたデータが個別に記憶されており、この中には、許容段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す同数判定値データも含まれている。判定値データは、許容段階に応じて事前決定手段が各々の入賞の発生を許容する旨を決定する確率を決定するものとなるが、開発用の機種においては、この判定値データを微妙に調整しながらシミュレーションを行っていくのが通常である（当初の判定値データを異なるものとしておく場合と、同じものとしておく場合とがあり得る）。そして、シミュレーションの結果で得られた適切な判定値データを量産用の機種に適用するものとしている。ここで、許容段階に応じて判定値データを変化させながらシミュレーションを行った結果として許容段階に関わらずに判定値データが同じものとなったとしても、そのような種類の入賞は、そのまま許容段階の種類に応じて個別に判定値データを記憶させておけば良い。
また、当初は許容段階の種類に応じて個別に同一の判定値を示す同数判定値データとして判定値データを記憶させておいた場合、シミュレーションの結果により当初登録しておいた判定値データのままでよければ、そのまま同数判定値データとして判定値データ記憶手段に記憶させておくことができる。シミュレーションの結果として当初登録しておいた判定値データで問題があったときには、許容段階に応じて判定値データを変化させ、異数判定値データとして判定値データ記憶手段に記憶させることができる。このため、開発用の機種における判定値データの記憶態様を量産用の機種においてそのまま転用することができるので、最初の設計段階から量産用の機種に至るまでの開発を容易に行うことができる。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記事前決定手段は、前記許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データを、入賞の種類毎に順次前記判定領域に入力された判定用数値データに加算する加算手段を含み、
前記許容判定手段は、前記加算手段の加算結果が前記所定の範囲を越えたか否かを判定し、該判定の結果により前記所定の範囲を越えると判定されたときの加算を行った判定値データに対応した種類の入賞の発生を許容する旨を示していると判定する、
ことを特徴としている。
この特徴によれば、入賞の種類毎に判定値データ記憶手段から判定値データを取り出した後、これに判定値用数値データを加算することで、そのまま当該種類の入賞の発生を許容するか否かを判定することができる。つまり、判定値データに基づいて入賞毎の判定値を許容判定値登録手段に登録するといった処理が必要ないので、処理効率が高いものとなる。
尚、前記事前決定手段は、前記加算手段の代わりに、前記許容段階設定手段により設定された許容段階の種類に対応して前記判定値データ記憶手段に記憶された判定値データを、入賞の種類毎に順次前記判定領域に入力された判定用数値データから減算する減算手段を含み、前記許容判定手段が、前記減算手段の減算結果が前記所定の範囲よりも小さくなったか否かを判定し、該判定の結果により前記所定の範囲よりも小さくなったと判定されたときの減算を行った判定値データに対応した種類の入賞の発生を許容する旨を示していると判定するようにしても良く、この場合でも、判定値データに基づいて入賞毎の判定値を許容判定値登録手段に登録するといった処理が必要ないので、処理効率が高いものとなる。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記事前決定手段により決定を行う前に、前記許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データに基づいて、前記判定領域に入力された判定用数値データに対して前記事前決定手段が入賞の種類毎に発生を許容する旨を決定する判定値を、許容判定値登録手段に登録する許容判定値登録制御手段を更に備え、
前記許容判定手段は、前記判定領域に入力された判定用数値データを入賞の種類毎に前記許容判定値登録手段に登録された判定値と比較し、該比較の結果により前記判定用数値データと一致する判定値に対応した種類の入賞の発生を許容する旨を示していると判定する、
ことを特徴とする。
この特徴によれば、前記判定領域に入力された判定用数値データを入賞の種類毎に前記許容判定値登録手段に登録された判定値と比較するのみで、入賞の発生を許容する旨を示しているか否かを判定することができる。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記所定数の賭数として定められた複数種類の賭数段階のうちから、ゲーム毎にいずれかの種類の賭数段階の賭数を設定する賭数設定手段を更に備え、
前記判定値データ記憶手段は、いずれか２種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記賭数段階の種類に応じて個別に記憶し、
前記許容判定手段は、前記賭数設定手段により設定された賭数段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に導出を許容する旨を示しているか否かを判定し、
前記判定値データ記憶手段は、更に、前記賭数段階の種類に応じて個別に記憶する判定値データとして異なる判定値の数を示す第２異数判定値データと、前記賭数段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す第２同数判定値データとを、前記入賞の種類に応じて記憶する、
ことを特徴としている。
この特徴によれば、開発用の機種において賭数段階の種類に応じても判定値データを微妙に調整しながらシミュレーションを行っていくのが通常である（当初の判定値データを異なるものとしておく場合と、同じものとしておく場合とがあり得る）。ここで、賭数段階の種類に応じて判定値データを変化させ得るものとした入賞の判定値データが、シミュレーションを行った後に賭数段階に関わらずに同じものとなったとしても（当初から同じ場合と、当初は異なっていた場合とがあり得る）、そのような種類の入賞は、そのまま賭数段階の種類に応じて個別に判定値データを記憶させておけば良い。このため、開発用の機種における判定値データの記憶態様を量産用の機種においてそのまま転用することができるので、最初の設計段階から量産用の機種に至るまでの開発を容易に行うことができる。
尚、この場合において、前述した許容判定値登録制御手段は、前記許容段階設定手段により設定された許容段階の種類及び前記賭数設定手段により設定された賭数の種類に対応して前記判定値データ記憶手段に記憶された判定値データに基づいて、判定値を許容判定値登録手段に登録するものとすることができる。また、前記加算手段（減算手段）は、前前記許容段階設定手段により設定された許容段階の種類及び前記賭数設定手段により設定された賭数の種類に対応して前記判定値データ記憶手段に記憶された判定値データを、入賞の種類毎に順次前記判定領域に入力された判定用数値データに加算する（減算する）ものとすることができる。

本発明の請求項１３に記載のスロットマシンは、請求項１〜１２のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、
前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの数値データとして入力する入力手段と、
を更に含み、
前記数値データ入力手段は、前記特定領域に入力されたｎビットの数値データのうちの特定のビットのデータと、該数値データのうちの他のビットのデータを入れ替えて、該入れ替えを行ったｎビットの入替数値データを、前記判定用数値データとして前記判定領域に入力する、
ことを特徴としている。
この特徴によれば、カウンタ回路から抽出したｎビット配列のデータ信号に対応した数値データに対して、入替手段によって特定のビットのデータと他のビットのデータを入れ替えた入替数値データを、判定用数値データとして入力するものとしている。このため、賞の発生を許容するか否かを決定するために用いる判定値をバラつかせなくても、その判定に用いる判定用数値データの周期性を失わせることができる。これにより、入賞の種類毎に判定値の数を示す判定値データを用いることで入賞の種類毎に判定値が固まってしまっても、遊技者による狙い打ちの防止を図ることができるようになる。また、特定のビットの入れ替えだけで、入力手段が入力した数値データの周期性を失わせることができ、特別な回路を設けることなく、処理負荷がそれほど大きくならない。

本発明の請求項１４に記載のスロットマシンは、請求項１〜１３のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、
前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段と、
所定のタイミングで第２の数値データを更新する数値更新手段と、
前記所定の抽出条件が成立することにより、前記数値更新手段が更新する第２の数値データを抽出する数値抽出手段と、
上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記数値抽出手段が抽出した第２の数値データを用いて所定の演算を行う演算手段と、
を更に含み、
前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと前記下位ｊビ
ットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する、
ことを特徴としている。
この特徴によれば、第２の数値データを用いて第１の数値データに対してそのまま演算を行うのではなく、第１の数値データの上位ｋビットに対して演算を行うことにより演算結果数値データが示す数値のバラツキが大きくなる。このため、入賞の発生を許容するか否かを決定するために用いる判定値をバラつかせなくても、その判定に用いる判定用数値データの周期性を失わせることができる。これにより、入賞の種類毎に判定値の数を示す判定値データを用いることで入賞の種類毎に判定値が固まってしまっても、遊技者による狙い打ちの防止を図ることができるようになる。また、数値更新手段からの第２の数値データの抽出と上位ｋビットに対する演算だけで、入力手段が入力した第１の数値データの周期性を失わせることができ、特別な回路を設けることなく、処理負荷がそれほど大きくならない。

本発明の請求項１５に記載のスロットマシンは、請求項１〜１４のいずれかに記載のスロットマシンであって、
前記メイン制御手段は、
前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段と、
所定のタイミングで第２の数値データを更新する第１の数値更新手段と、
所定のタイミングで前記第２の数値データとは異なる第３の数値データを更新する第２の数値更新手段と、
予め定められた抽出条件が成立することにより、前記第１の数値更新手段から第２の数値データを抽出する第１の数値抽出手段と、
所定の抽出条件が成立することにより、前記第２の数値更新手段から第３の数値データ
を抽出する第２の数値抽出手段と、
上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記第１の数値抽出手段が抽出した第２の数値データを用いて所定の演算を行い、下位ｊビットに対して前記第２の数値抽出手段が抽出した第３の数値データを用いて所定の演算を行う演算手段と、
を更に含み、
前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと該演算後の下位ｊビットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する、
ことを特徴としている。
この特徴によれば、第２の数値データを用いて第１の数値データに対してそのまま演算を行うのではなく、第１の数値データの上位ｋビットに対しても演算を行うことにより演算結果数値データが示す数値のバラツキが大きくなる。下位ｊビットに対しても演算を行うことによりバラツキが更に大きくなる。このため、入賞の発生を許容するか否かを決定するために用いる判定値をバラつかせなくても、その判定に用いる判定用数値データの周期性を失わせることができる。これにより、入賞の種類毎に判定値の数を示す判定値データを用いることで入賞の種類毎に判定値が固まってしまっても、遊技者による狙い打ちの防止を図ることができるようになる。また、第１、第２の数値更新手段からの第２、第３の数値データの抽出と上位ｋビット及び下位ｊビットに対する演算だけで、入力手段が入力した第１の数値データの周期性を失わせることができ、特別な回路を設けることなく、処理負荷がそれほど大きくならない。

本発明の請求項１６に記載のスロットマシンは、請求項１〜１５のいずれかに記載のスロットマシンであって、
前記制御情報送信手段は、前記制御情報の送信後、所定の送信規制時間が経過するまで新たな制御情報の送信を禁止する、
ことを特徴としている。
この特徴によれば、複数の制御情報を連続して送信する場合でも、送信規制時間以上の間隔を空けて送信されるため、サブ制御手段が制御情報を確実に受信するための時間を担保できる。

本発明の請求項１７に記載のスロットマシンは、請求項１〜１６のいずれかに記載のスロットマシンであって、
前記電断検出手段が前記所定の電力の状態として監視する監視電圧を生成する監視電圧生成手段を備え、
前記電断検出手段は、前記監視電圧を監視し、該監視電圧が所定値以下となったときに前記電断信号を出力するとともに、
前記スロットマシンは、該スロットマシンに搭載された電気部品に対して供給される電源電圧を前記監視電圧とは別個に生成する電源電圧生成手段を更に備えることを特徴としている。
この特徴によれば、電断検出手段が監視する監視電圧が他の電気部品の駆動によって不安定化することを回避できるので、電源の誤検出を防止できる。

本発明の請求項１８に記載のスロットマシンは、請求項１〜１７のいずれかに記載のスロットマシンであって、
前記スロットマシンは、前記電断検出手段により前記電断信号が出力された時点から少なくとも前記制御情報送信手段が前記制御情報を送信する処理を実行するタイマ割込処理の間隔以上の時間にわたり前記サブ制御手段を駆動させるのに最低限必要な電力供給を維持するサブ駆動電力供給維持手段を備えることを特徴としている。
この特徴によれば、制御情報の送信中に電断が検出された場合でも、該制御情報の送信が完了してからメイン制御手段の電断処理を行うことができるとともに、サブ制御手段は、電源断の検出時に送信された制御情報を駆動が停止する前に確実に受信し、かつ受信した制御情報をサブデータ記憶手段に記憶することができる。

本発明の実施例を以下に説明する。

本発明が適用されたスロットマシンの実施例を図面を用いて説明すると、本実施例のスロットマシン１は、前面が開口する筐体（図示略）と、この筺体の側端に回動自在に枢支された前面扉と、から構成されている。

本実施例のスロットマシン１の筐体内部には、外周に複数種の図柄が配列されたリール２Ｌ、２Ｃ、２Ｒ（以下、左リール、中リール、右リールともいう）が水平方向に並設されており、図１に示すように、これらリール２Ｌ、２Ｃ、２Ｒに配列された図柄のうち連続する３つの図柄が前面扉に設けられた透視窓３から見えるように配置されている。

リール２Ｌ、２Ｃ、２Ｒの外周部には、図２に示すように、それぞれ「赤７」（図中黒色の７）、「青７」（図中網かけの７）、「白７」、「ＢＡＲ」、「ＪＡＣ」、「スイカ」、「チェリー」、「ベル」といった互いに識別可能な複数種類の図柄が所定の順序で、それぞれ２１個ずつ描かれている。リール２Ｌ、２Ｃ、２Ｒの外周部に描かれた図柄は、透視窓３において各々上中下三段に表示される。

各リール２Ｌ、２Ｃ、２Ｒは、各々対応して設けられリールモータ３２Ｌ、３２Ｃ、３２Ｒ（図２参照）によって回転させることで、各リール２Ｌ、２Ｃ、２Ｒの図柄が透視窓３に連続的に変化しつつ表示されるとともに、各リール２Ｌ、２Ｃ、２Ｒの回転を停止させることで、透視窓３に３つの連続する図柄が表示結果として導出表示されるようになっている。

また、前面扉には、メダルを投入可能なメダル投入部４、メダルが払い出されるメダル払出口９、クレジット（遊技者所有の遊技用価値として記憶されているメダル数）を用いてメダル１枚分の賭数を設定する際に操作される１枚ＢＥＴスイッチ５、クレジットを用いて、その範囲内において遊技状態に応じて定められた最大賭数（本実施例では後述の通常遊技状態及び小役ゲームにおいては３、後述のレギュラーボーナスにおいては１）を設定する際に操作されるＭＡＸＢＥＴスイッチ６、クレジットとして記憶されているメダル枚数を精算する（クレジット分のメダルを返却させる）際に操作される精算スイッチ１０、ゲームを開始する際に操作されるスタートスイッチ７、リール２Ｌ、２Ｃ、２Ｒの回転を各々停止する際に操作されるストップスイッチ８Ｌ、８Ｃ、８Ｒが設けられている。

また、前面扉には、クレジットとして記憶されているメダル枚数が表示されるクレジット表示器１１、後述するビッグボーナス中のメダルの獲得枚数やエラー発生時にその内容を示すエラーコード等が表示される遊技補助表示器１２、入賞の発生により払い出されたメダル枚数が表示されるペイアウト表示器１３が設けられている。

また、前面扉には、賭数が１設定されている旨を点灯により報知する１ＢＥＴＬＥＤ１４、賭数が２設定されている旨を点灯により報知する２ＢＥＴＬＥＤ１５、賭数が３設定されている旨を点灯により報知する３ＢＥＴＬＥＤ１６、メダルの投入が可能な状態を点灯により報知する投入要求ＬＥＤ１７、スタートスイッチ７の操作によるゲームのスタート操作が有効である旨を点灯により報知するスタート有効ＬＥＤ１８、ウェイト（前回のゲーム開始から一定期間経過していないためにゲームの開始を待機している状態）中である旨を点灯により報知するウェイト中ＬＥＤ１９、後述するリプレイゲーム中である旨を点灯により報知するリプレイ中ＬＥＤ２０が設けられている。

また、ＭＡＸＢＥＴスイッチ６の内部には、１ＢＥＴスイッチ５及びＭＡＸＢＥＴスイッチ６の操作による賭数の設定操作が有効である旨を点灯により報知するＢＥＴスイッチ有効ＬＥＤ２１（図３参照）が設けられており、ストップスイッチ８Ｌ、８Ｃ、８Ｒの内部には、該当するストップスイッチ８Ｌ、８Ｃ、８Ｒによるリールの停止操作が有効である旨を点灯により報知する左、中、右停止有効ＬＥＤ２２Ｌ、２２Ｃ、２２Ｒ（図３参照）がそれぞれ設けられている。

また、前面扉の内側には、所定のキー操作により後述するＲＡＭ異常エラーを除くエラー状態を解除するためのリセット操作を検出するリセットスイッチ２３、後述する設定値の変更中や設定値の確認中にその時点の設定値が表示される設定値表示器２４、メダル投入部４から投入されたメダルの流路を、筐体内部に設けられた後述のホッパータンク（図示略）側またはメダル払出口９側のいずれか一方に選択的に切り替えるための流路切替ソレノイド３０、メダル投入部４から投入され、ホッパータンク側に流下したメダルを検出する投入メダルセンサ３１が設けられている。

筐体内部には、前述したリール２Ｌ、２Ｃ、２Ｒ、リールモータ３２Ｌ、３２Ｃ、３２Ｒ、各リール２Ｌ、２Ｃ、２Ｒの基準位置をそれぞれ検出可能なリールセンサ３３からなるリールユニット（図示略）、メダル投入部４から投入されたメダルを貯留するホッパータンク（図示略）、ホッパータンクに貯留されたメダルをメダル払出口９より払い出すためのホッパーモータ３４、ホッパーモータ３４の駆動により払い出されたメダルを検出する払出センサ３５、電源ボックス（図示略）が設けられている。

電源ボックスの前面には、後述のビッグボーナス終了時に打止状態（リセット操作がなされるまでゲームの進行が規制される状態）に制御する打止機能の有効／無効を選択するための打止スイッチ３６、起動時に設定変更モードに切り替えるための設定キースイッチ３７、通常時においてはＲＡＭ異常エラーを除くエラー状態や打止状態を解除するためのリセットスイッチとして機能し、設定変更モードにおいては後述する内部抽選の当選確率（出玉率）の設定値を変更するための設定スイッチとして機能するリセット／設定スイッチ３８、電源をＯＮ／ＯＦＦする際に操作される電源スイッチ３９が設けられている。

本実施例のスロットマシン１においてゲームを行う場合には、まず、メダルをメダル投入部４から投入するか、あるいはクレジットを使用して賭数を設定する。クレジットを使用するには１枚ＢＥＴスイッチ５、またはＭＡＸＢＥＴスイッチ６を操作すれば良い。所定数の賭数が設定されると、入賞ラインＬ１〜Ｌ５（図１参照）が有効となり、スタートスイッチ７の操作が有効な状態、すなわち、ゲームが開始可能な状態となる。尚、本実施例において、所定数の賭数とは、後述する通常遊技状態及びビッグボーナス中の小役ゲームにおいては１ゲームにおいて設定可能な最大賭数である３枚であり、レギュラーボーナス中においては、最小単位である１枚である。

ゲームが開始可能な状態でスタートスイッチ７を操作すると、各リール２Ｌ、２Ｃ、２Ｒが回転し、各リール２Ｌ、２Ｃ、２Ｒの図柄が連続的に変動する。この状態でいずれかのストップスイッチ８Ｌ、８Ｃ、８Ｒを操作すると、対応するリール２Ｌ、２Ｃ、２Ｒの回転が停止し、透視窓３に表示結果が導出表示される。

そして全てのリール２Ｌ、２Ｃ、２Ｒが停止されることで１ゲームが終了し、有効化されたいずれかの入賞ラインＬ１〜Ｌ５上に予め定められた図柄の組み合わせが各リール２Ｌ、２Ｃ、２Ｒの表示結果として停止した場合には入賞が発生し、その入賞に応じて定められた枚数のメダルが遊技者に対して付与され、クレジットに加算される。また、クレジットが上限数（本実施例では５０）に達した場合には、メダルが直接メダル払出口９（図１参照）から払い出されるようになっている。また、有効化されたいずれかの入賞ラインＬ１〜Ｌ５上に、遊技状態の移行を伴う図柄の組み合わせが各リール２Ｌ、２Ｃ、２Ｒの表示結果として停止した場合には図柄の組み合わせに応じた遊技状態に移行するようになっている。

図３は、スロットマシン１の構成を示すブロック図である。スロットマシン１には、図３に示すように、遊技制御基板４０、演出制御基板９０、電源基板１００が設けられており、遊技制御基板４０によって遊技状態が制御され、演出制御基板９０によって遊技状態に応じた演出が制御され、電源基板１００によってスロットマシン１を構成する電気部品の駆動電源が生成され、各部に供給される。

電源基板１００には、外部からＡＣ１００Ｖの電源が供給されるとともに、このＡＣ１００Ｖの電源からスロットマシン１を構成する電気部品の駆動に必要な直流電圧が生成され、遊技制御基板４０及び遊技制御基板４０を介して接続された演出制御基板９０に供給されるようになっている。また、電源基板１００には、前述したホッパーモータ３４、払出センサ３５、打止スイッチ３６、設定キースイッチ３７、リセット／設定スイッチ３８、電源スイッチ３９が接続されている。

遊技制御基板４０には、前述した１枚ＢＥＴスイッチ５、ＭＡＸＢＥＴスイッチ６、スタートスイッチ７、ストップスイッチ８Ｌ、８Ｃ、８Ｒ、精算スイッチ１０、リセットスイッチ２３、投入メダルセンサ３１、リールセンサ３３が接続されているとともに、電源基板１００を介して前述した払出センサ３５、打止スイッチ３６、設定キースイッチ３７、リセット／設定スイッチ３８が接続されており、これら接続されたスイッチ類の検出信号が入力されるようになっている。

また、遊技制御基板４０には、前述したクレジット表示器１１、遊技補助表示器１２、ペイアウト表示器１３、１〜３ＢＥＴＬＥＤ１４〜１６、投入要求ＬＥＤ１７、スタート有効ＬＥＤ１８、ウェイト中ＬＥＤ１９、リプレイ中ＬＥＤ１０、ＢＥＴスイッチ有効ＬＥＤ２１、左、中、右停止有効ＬＥＤ２２Ｌ、２２Ｃ、２２Ｒ、設定値表示器２４、流路切替ソレノイド３０、リールモータ３２Ｌ、３２Ｃ、３２Ｒが接続されているとともに、電源基板１００を介して前述したホッパーモータ３４が接続されており、これら電気部品は、遊技制御基板４０に搭載された後述のメイン制御部４１の制御に基づいて駆動されるようになっている。

遊技制御基板４０には、ＣＰＵ４１ａ、ＲＯＭ４１ｂ、ＲＡＭ４１ｃ、Ｉ／Ｏポート４１ｄを備えたマイクロコンピュータからなり、遊技の制御を行うメイン制御部４１、所定範囲（本実施例では０〜１６３８３）の乱数を発生させる乱数発生回路４２、乱数発生回路から乱数を取得するサンプリング回路４３、遊技制御基板４０に直接または電源基板１００を介して接続されたスイッチ類から入力された検出信号を検出するスイッチ検出回路４４、リールモータ３２Ｌ、３２Ｃ、３２Ｒの駆動制御を行うモータ駆動回路４５、流路切替ソレノイド３０の駆動制御を行うソレノイド駆動回路４６、遊技制御基板４０に接続された各種表示器やＬＥＤの駆動制御を行うＬＥＤ駆動回路４７、スロットマシン１に供給される電源電圧を監視し、電圧低下を検出したときに、その旨を示す電圧低下信号をメイン制御部４１に対して出力する電断検出回路４８、電源投入時またはＣＰＵ４１ａからの初期化命令が入力されないときにＣＰＵ４１ａにリセット信号を与えるリセット回路４９、その他各種デバイス、回路が搭載されている。

ＣＰＵ４１ａは、計時機能、タイマ割込などの割込機能（割込禁止機能を含む）を備え、ＲＯＭ４１ｂに記憶されたプログラム（後述）を実行して、遊技の進行に関する処理を行うととともに、遊技制御基板４１に搭載された制御回路の各部を直接的または間接的に制御する。ＲＯＭ４１ｂは、ＣＰＵ４１ａが実行するプログラムや各種テーブル等の固定的なデータを記憶する。ＲＡＭ４１ｃは、ＣＰＵ４１ａがプログラムを実行する際のワーク領域等として使用される。Ｉ／Ｏポート４１ｄは、メイン制御部４１が備える信号入出力端子を介して接続された各回路との間で制御信号を入出力する。

メイン制御部４１は、信号入力端子ＤＡＴＡを備えており、遊技制御基板４０に接続された各種スイッチ類の検出状態がこれら信号入力端子ＤＡＴＡを介して入力ポートに入力される。これら信号入力端子ＤＡＴＡの入力状態は、ＣＰＵ４１ａにより監視されており、ＣＰＵ４１ａは、信号入力端子ＤＡＴＡの入力状態、すなわち各種スイッチ類の検出状態に応じて段階的に移行する基本処理を実行する。

また、ＣＰＵ４１ａは、前述のように割込機能を備えており、割込の発生により基本処理に割り込んで割込処理を実行できるようになっている。本実施例では、割込１〜４の４種類の割込を実行可能であり、各割込毎にカウンタモード（信号入力端子ＤＡＴＡとは別個に設けられたトリガー端子ＣＬＫ／ＴＲＧからの信号入力に応じて外部割込を発生させる割込モード）とタイマモード（ＣＰＵ４１ａのクロック入力数に応じて内部割込を発生させる割込モード）のいずれかを選択して設定できるようになっている。

本実施例では、割込１〜４のうち、割込２がカウンタモードに設定され、割込３がタイマモードに設定され、割込１、４は未使用とされている。トリガー端子ＣＬＫ／ＴＲＧは、前述した電断検出回路４８と接続されており、ＣＰＵ４１ａは電断検出回路４８から出力された電圧低下信号の入力に応じて割込２を発生させて後述する電断割込処理を実行する。また、ＣＰＵ４１ａは、クロック入力数が一定数に到達する毎、すなわち一定間隔毎に割込３を発生させて後述するタイマ割込処理を実行する。また、割込１、４は、未使用に設定されているが、ノイズ等によって割込１、４が発生することがあり得る。このため、ＣＰＵ４１ａは、割込１、４が発生した場合に、もとの処理に即時復帰させる未使用割込処理を実行するようになっている。

また、ＣＰＵ４１ａは、割込１〜４のいずれかの割込の発生に基づく割込処理の実行中に他の割込を禁止するように設定されているとともに、複数の割込が同時に発生した場合には、割込２、３、１、４の順番で優先して実行する割込が設定されている。すなわち割込２とその他の割込が同時に発生した場合には、割込２を優先して実行し、割込３と割込１または４が同時に発生した場合には、割込３を優先して実行するようになっている。

また、ＣＰＵ４１ａは、割込１〜４のいずれかの割込の発生に基づく割込処理の開始時に、レジスタに格納されている使用中のデータをＲＡＭ４１ｃに設けられた後述のスタック領域に一時的に退避させるとともに、当該割込処理の終了時にスタック領域に退避させたデータをレジスタに復帰させるようになっている。

ＲＡＭ４１ｃには、ＤＲＡＭ（Dynamic RAM）が使用されており、記憶しているデータ内容を維持するためのリフレッシュ動作が必要となる。ＣＰＵ４１ａには、このリフレッシュ動作を行うためのリフレッシュレジスタ４１Ｒ（図４２参照）が設けられている。リフレッシュレジスタ４１Ｒは、８ビットからなり、そのうちの下位７ビットが、ＣＰＵ４１ａがＲＯＭ４１ｂから命令をフェッチする度に自動的にインクリメントされるもので、その値の更新は、１命令の実行時間毎に行われる。

また、メイン制御部４１には、停電時においてもバックアップ電源が供給されており、バックアップ電源が供給されている間は、ＣＰＵ４１ａによりリフレッシュ動作が行われてＲＡＭ４１ｃに記憶されているデータが保持されるようになっている。

乱数発生回路４２は、後述するように所定数のパルスを発生する度にカウントアップして値を更新するカウンタによって構成され、サンプリング回路４３は、乱数発生回路４２がカウントしている数値を取得する。乱数発生回路４２は、乱数の種類毎にカウントする数値の範囲が定められており、本実施例では、その範囲として０〜１６３８３が定められている。ＣＰＵ４１ａは、その処理に応じてサンプリング回路４３に指示を送ることで、乱数発生回路４２が示している数値を乱数として取得する（以下、この機能をハードウェア乱数機能という）。後述する内部抽選用の乱数は、ハードウェア乱数機能により抽出した乱数をそのまま使用するのではなく、ソフトウェアにより加工して使用するが、その詳細については詳しく説明する。また、ＣＰＵ４１ａは、前述のタイマ割込処理により、ＲＡＭ４１ｃの特定アドレスの数値を更新し、こうして更新された数値を乱数として取得する機能も有する（以下、この機能をソフトウェア乱数機能という）。

ＣＰＵ４１ａは、Ｉ／Ｏポート４１ｄを介して演出制御基板９０に、各種のコマンドを送信する。遊技制御基板４０から演出制御基板９０へ送信されるコマンドは一方向のみで送られ、演出制御基板９０から遊技制御基板４０へ向けてコマンドが送られることはない。遊技制御基板４０から演出制御基板９０へ送信されるコマンドの伝送ラインは、ストローブ（ＩＮＴ）信号ライン、データ伝送ライン、グラウンドラインから構成されているとともに、演出中継基板８０を介して接続されており、遊技制御基板４０と演出制御基板９０とが直接接続されない構成とされている。

演出制御基板９０には、スロットマシン１の前面扉に配置された液晶表示器５１（図１参照）、演出効果ＬＥＤ５２、スピーカ５３、５４、リールＬＥＤ等の電気部品が接続されており、これら電気部品は、演出制御基板９０に搭載された後述のサブ制御部９１による制御に基づいて駆動されるようになっている。

演出制御基板９０には、メイン制御部４１と同様にＣＰＵ９１ａ、ＲＯＭ９１ｂ、ＲＡＭ９１ｃ、Ｉ／Ｏポート９１ｄを備えたマイクロコンピュータにて構成され、演出の制御を行うサブ制御部９１、演出制御基板９０に接続された液晶表示器５１の駆動制御を行う液晶駆動回路９２、演出効果ＬＥＤ５２の駆動制御を行うランプ駆動回路９３、スピーカ５３、５４からの音声出力制御を行う音声出力回路９４、電源投入時またはＣＰＵ９１ａからの初期化命令が入力されないときにＣＰＵ９１ａにリセット信号を与えるリセット回路９５、その他の回路等、が搭載されており、ＣＰＵ９１ａは、遊技制御基板４０から送信されるコマンドを受けて、演出を行うための各種の制御を行うとともに、演出制御基板９０に搭載された制御回路の各部を直接的または間接的に制御する。

ＣＰＵ９１ａは、メイン制御部４１のＣＰＵ４１ａと同様に、タイマ割込などの割込機能（割込禁止機能を含む）を備える。サブ制御部９１の割込端子（図示略）は、コマンド伝送ラインのうち、メイン制御部４１がコマンドを送信する際に出力するストローブ（ＩＮＴ）信号線に接続されており、ＣＰＵ９１ａは、ストローブ信号の入力に基づいて割込を発生させて後述するコマンド受信割込処理を実行する。また、ＣＰＵ９１ａは、クロック入力数が一定数に到達する毎、すなわち一定間隔毎に割込を発生させて後述するタイマ割込処理（サブ）を実行する。また、ＣＰＵ９１ａにおいても未使用の割込が発生した場合には、もとの処理に即時復帰させる未使用割込処理を実行するようになっている。

また、ＣＰＵ９１ａは、ＣＰＵ４１ａとは異なり、ストローブ信号（ＩＮＴ）の入力に基づいて割込が発生した場合には、他の割込に基づく割込処理の実行中であっても、当該処理に割り込んでコマンド受信割込処理を実行し、他の割込が同時に発生してもコマンド受信割込処理を最優先で実行するようになっている。

また、サブ制御部９１にも、停電時においてバックアップ電源が供給されており、バックアップ電源が供給されている間は、ＣＰＵ９１ａによりリフレッシュ動作が行われてＲＡＭ９１ｃに記憶されているデータが保持されるようになっている。

図４は、電源基板１００の構成を説明するための回路図であり、図５（ａ）は、遊技制御基板４０におけるメイン制御部４１まわりの構成を説明するための回路図であり、図５（ｂ）は、演出制御基板９０におけるサブ制御部９１まわりの構成を説明するための回路図である。

電源基板１００には、図４に示すように、整流回路３０２、トランス３０４、電圧生成回路３０３、３０５〜３０８が搭載されている。整流回路３０２は、外部から供給されたＡＣ１００Ｖの交流電圧を直流電圧に変換し、トランス３０４は、整流回路３０２により変換された直流電圧を内部回路に伝達する。そして電圧生成回路３０３は、トランス３０４を介して伝達された直流電圧から＋２５Ｖの直流電圧を生成してコネクタ３０１と電圧生成回路３０５、３０６、３０７、３０８にそれぞれ出力する。電圧生成回路３０５、３０６、３０７、３０８は、電圧生成回路３０３にて生成された＋２５Ｖの直流電圧から、＋２４Ｖ、＋１２Ｖ（ＶＣＣ）、＋１２Ｖ、＋５Ｖの直流電圧を各々生成してコネクタ３０１に出力する。コネクタ３０１は遊技制御基板４０等に接続され、電圧生成回路３０５、３０６、３０７、３０８により生成された直流電圧が、遊技制御基板４０や演出制御基板９０に搭載されたデバイス、遊技制御基板４０や演出制御基板９０に接続された各種電気部品を駆動するための電源として供給される。すなわち電圧生成回路３０３により生成された＋２５Ｖの直流電圧は、遊技制御基板４０や演出制御基板９０に搭載された各種デバイス、遊技制御基板４０や演出制御基板９０に接続された各種電気部品を駆動するための電源の生成源となっている。

電源基板１００から供給される直流電圧のうち、＋２４Ｖの直流電圧は、電源基板１００に直接接続されたホッパーモータ３４の駆動電源として使用されるとともに、遊技制御基板４０に供給され、遊技制御基板４０に接続されたリールモータ３２Ｌ、３２Ｃ、３２Ｒ、流路切替ソレノイド３０等の電気部品の駆動電源としても使用される。また、＋１２Ｖ（ＶＣＣ）の直流電圧は、遊技制御基板４０を介して演出制御基板９０に供給されており、サブ制御部９１等の演出制御基板９０に搭載されたデバイスの駆動電源である後述の＋５Ｖ（ＶＣＣ）の元となる電源や、演出制御基板９０に接続される液晶表示器５１、ＬＥＤ、スピーカ等の電気部品の駆動電源として使用される。また、＋１２Ｖの直流電圧は、遊技制御基板４０に供給され、遊技制御基板４０に接続されたＬＥＤや表示器、センサ、スイッチ等の電気部品（電源基板１００を介して遊技制御基板４０に接続されたスイッチ等の電気部品を含む）の駆動電源として使用される。また、＋５Ｖの直流電圧は、遊技制御基板４０に供給され、メイン制御部４１等の遊技制御基板４０に搭載されたデバイスの駆動電源として使用される。

また、遊技制御基板４０における＋５Ｖの直流電圧の供給ラインは、図５（ａ）に示すように、遊技制御基板４０上で分岐して＋５Ｖ（ＶＢＢ）の直流電圧の供給ラインを形成する。この＋５Ｖ（ＶＢＢ）の直流電圧の供給ラインは、逆流防止用のダイオード３１２を介してバックアップ電源入力端子ＶＢＢに接続されているとともに、図５（ａ）に示すように、電源基板１００側でグラウンドレベルに接続され、その間には大容量のコンデンサ３１０が設けられている。これにより＋５Ｖ（ＶＢＢ）の直流電圧をコンデンサ３１０に蓄積可能とされ、停電時においても、コンデンサ３１０に蓄積された電圧を、当該電圧が全て放出されるまでの期間にわたりバックアップ電源として供給できるようになっている。

また、電源基板１００から出力される直流電圧のうち、＋２５Ｖの直流電圧、すなわち＋２４Ｖ、＋１２Ｖ（ＶＣＣ）、＋１２Ｖ、＋５Ｖの直流電圧の生成源となる直流電圧は、遊技制御基板４０において、５（ａ）に示すように、抵抗３１１により減圧（本実施例では、約６．６％減圧）されて、電断検出回路４８が備える監視電圧入力端子ＶＳＢに入力される。電断検出回路４８は、監視電圧入力端子ＶＳＢに入力された電圧が所定の大きさ（本実施例では、＋１．２Ｖ）以下となったときに、電圧低下信号出力端子ＲＥＳＥＴから電圧低下信号を出力する構成とされている。この電圧低下信号出力端子ＲＥＳＥＴは、前述のようにメイン制御部４１のトリガー端子ＣＬＫ／ＴＲＧに接続されており、監視電圧入力端子ＶＳＢに入力された電圧が所定の大きさ以下となったときに、電圧低下信号がメイン制御部４１のトリガー端子ＣＬＫ／ＴＲＧに入力されるようになっている。すなわち、メイン制御部４１のＣＰＵ４１ａは、電断検出回路４８からの電圧低下信号の入力に基づき電断の発生を検知して後述する電断割込処理を実行できるようになっている。本実施例では、＋２５Ｖの直流電圧が約＋１８Ｖ以下となったときに抵抗３１１により減圧された電圧が＋１．２Ｖ以下となり、電圧低下信号が出力されるため、ＣＰＵ４１ａは電圧低下信号の入力に基づいて、＋２５Ｖの直流電圧が、＋１８Ｖ以下となったときに電断の発生を検知することができる。

また、電圧低下信号出力端子ＲＥＳＥＴは、途中で分岐してメイン制御部４１の信号入力端子ＤＡＴＡにも接続されており、監視電圧入力端子ＶＳＢに入力された電圧が所定の大きさ以下となったときに、電圧低下信号がメイン制御部４１のトリガー端子ＣＬＫ／ＴＲＧに加えて信号入力端子ＤＡＴＡにも入力されるようになっている。また、電断検出回路４８は、監視電圧入力端子ＶＳＢに入力された電圧が所定の大きさ（＋１．２Ｖ）以下となってから、当該電断検出回路４８が動作不能となるか、電圧が所定の大きさ（＋１．２Ｖ）を超えるまでの間、継続して電圧低下信号を出力するようになっている。このため、ＣＰＵ４１ａは、電断検出回路４８からの電圧低下信号の入力に基づく電断割込処理中にも、電圧低下信号の入力状況を監視することが可能とされている。

このように本実施例では、メイン制御部４１並びに電断検出回路４８が、電圧生成回路３０８により生成された＋５Ｖの直流電圧にて駆動されるとともに、電断検出回路４８は、電圧生成回路３０３により生成された＋２５Ｖの直流電圧がこれら各デバイスを駆動させる＋５Ｖよりも高い電圧である＋１８Ｖ以下となったときに、電断の発生を検知し、電圧低下信号を出力するようになっており、ＣＰＵ４１ａが電断の発生を検知した後もしばらくは＋５Ｖの直流電圧がメイン制御部４１に対して供給されるため、電圧低下信号の入力に基づきＣＰＵ４１ａが電断割込処理を行うのに必要な時間を十分に確保することができるようになっている。

また、本実施例では、電断検出回路４８が、電圧生成回路３０３にて生成された＋２５Ｖの直流電圧の降下を監視するとともに、電源基板１００、遊技制御基板４０及び演出制御基板９０に接続された電気部品を駆動するための電源電圧が、電断検出回路４８が監視する＋２５Ｖの直流電圧を生成する電圧生成回路３０３とは別個に設けられた電圧生成回路３０５、３０６、３０７にて生成されるようになっており、これら電気部品の駆動状況により下降し易い電源電圧に比較して安定した電圧が電断検出回路４８により監視されるので、一時的な電圧降下に伴って電断の発生が検知され、電断割込処理が行われてしまう等の誤動作を防止できる。

また、図４に示すように、電源基板１００において電圧生成回路３０６に入力される＋２５Ｖの直流電圧のラインにはコンデンサ３０９が設けられており、＋２５Ｖの直流電圧から電圧生成回路３０６に供給される電圧を蓄積可能とされ、電圧生成回路３０３からの電圧の供給が途切れたときでも、コンデンサ３０９に蓄積された電圧が放出されるまでの期間にわたり電圧生成回路３０６に対して＋１２Ｖ（ＶＣＣ）を生成するのに必要な電圧が供給されるようになっている。このため、電圧生成回路３０６は、停電時において電圧生成回路３０３からの電圧の供給が途切れたときでも一定時間の間、演出制御基板９０に搭載されたサブ制御部９１等のデバイスの電源の元となる＋１２Ｖ（ＶＣＣ）の直流電圧の供給を維持できるようになっており、演出制御基板９０に搭載されたデバイス、特にサブ制御部９１を、停電時において遊技制御基板４０に搭載されたデバイスよりも長い時間駆動させることができるようになっている。尚、本実施例では、コンデンサ３０９として停電時において電断検出回路４８が電圧低下信号を出力した時点、すなわち＋２５Ｖの直流電圧が＋１８Ｖ以下となった時点から、最低でも２０ｍｓ以上の時間にわたりサブ制御部９１の駆動を維持することが可能な容量のコンデンサが用いられている。

また、演出制御基板９０には、図５（ｂ）に示すように、電源基板１００から遊技制御基板４０を介して供給された＋１２Ｖ（ＶＣＣ）の直流電圧から＋５Ｖ（ＶＣＣ）を生成する電圧生成回路３１３が設けられており、この電圧生成回路により生成された＋５Ｖ（ＶＣＣ）の直流電圧は、サブ制御部９１等、演出制御基板９０が搭載する各種デバイスに供給され、これらデバイスの駆動電源として使用される。

また、＋５Ｖ（ＶＣＣ）の直流電圧のサブ制御部９１への供給ラインは、逆流防止用のダイオード３１４を介してサブ制御部９１のバックアップ電源入力端子ＶＢＢに接続されるとともに、グラウンドレベルに接続され、その間には大容量のコンデンサ３１５が設けられている。これにより＋５Ｖ（ＶＣＣ）の直流電圧をコンデンサに蓄積可能とされ、停電時においても、コンデンサ３１５に蓄積された電圧を、当該電圧が全て放出されるまでの期間にわたりバックアップ電源として供給できるようになっている。

本実施例のスロットマシン１は、設定値に応じてメダルの払出率が変わるものであり、後述する内部抽選の当選確率は、設定値に応じて定まるものとなる。以下、設定値の変更操作について説明する。

設定値を変更するためには、設定キースイッチ３７をＯＮ状態としてからスロットマシン１の電源をＯＮする必要がある。設定キースイッチ３７をＯＮ状態として電源をＯＮすると、設定値表示器２４に設定値の初期値として１が表示され、リセット／設定スイッチ３８の操作による設定値の変更操作が可能な設定変更モードに移行する。設定変更モードにおいて、リセット／設定スイッチ３８が操作されると、設定値表示器２４に表示された設定値が１ずつ更新されていく（設定６から更に操作されたときは、設定１に戻る）。そして、スタートスイッチ７が操作されると設定値が確定し、確定した設定値がメイン制御部４１のＲＡＭ４１ｃに格納される。そして、設定キースイッチ３７がＯＦＦされると、遊技の進行が可能な状態に移行する。

本実施例のスロットマシン１においては、メイン制御部４１のＣＰＵ４１ａが電圧低下信号を検出した際に、電断割込処理を実行する。電断割込処理では、メイン制御部４１のＲＡＭ４１ｃにいずれかのビットが１となる破壊診断用データ（本実施例では、５Ａ（Ｈ））を格納するとともに、ＲＡＭ４１ｃの全ての領域に格納されたデータに基づくＲＡＭパリティが０となるようにＲＡＭパリティ調整用データを計算し、ＲＡＭ４１ｃに格納する処理を行うようになっている。尚、ＲＡＭパリティとはＲＡＭ４１ｃの該当する領域（本実施例では、全ての領域）の各ビットに格納されている値の排他的論理和として算出される値である。このため、ＲＡＭ４１ｃの全ての領域に格納されたデータに基づくＲＡＭパリティが０であれば、ＲＡＭパリティ調整用データは０となり、ＲＡＭ４１ｃの全ての領域に格納されたデータに基づくＲＡＭパリティが１であれば、ＲＡＭパリティ調整用データは１となる。

そして、ＣＰＵ４１ａは、その起動時においてＲＡＭ４１ｃの全ての領域に格納されたデータに基づいてＲＡＭパリティを計算するとともに、破壊診断用データの値を確認し、ＲＡＭパリティが０であり、かつ破壊診断用データの値も正しいことを条件に、ＲＡＭ４１ｃに記憶されているデータに基づいてＣＰＵ４１ａの処理状態を電断前の状態に復帰させるが、ＲＡＭパリティが０でない場合（１の場合）や破壊診断用データの値が正しくない場合には、ＲＡＭ異常と判定し、ＲＡＭ異常エラーコードをセットしてＲＡＭ異常エラー状態に制御し、遊技の進行を不能化させるようになっている。尚、ＲＡＭ異常エラー状態は、他のエラー状態と異なり、リセットスイッチ２３やリセット／設定スイッチ３８を操作しても解除されないようになっており、前述した設定変更モードにおいて新たな設定値が設定されるまで解除されることがない。

本実施例のスロットマシン１は、全てのリール２Ｌ、２Ｃ、２Ｒが停止した際に、有効化された入賞ライン（以下、有効ラインと呼ぶ）上に役と呼ばれる図柄の組み合わせが揃うと入賞となる。入賞となる役の種類は、遊技状態に応じて定められているが、大きく分けて、メダルの払い出しを伴う小役と、賭数の設定を必要とせずに次のゲームを開始可能となる再遊技役と、遊技状態の移行を伴う特別役とがある。遊技状態に応じて定められた各役の入賞が発生するためには、後述する内部抽選に当選して、当該役の当選フラグが設定されている必要がある。

図６（ａ）は、遊技状態別当選役テーブルを示す図である。遊技状態別当選役テーブルは、メイン制御部４１のＲＯＭ４１ｂに予め格納され、内部抽選において当選と判定される役を判断するために用いられるものであるが、遊技状態別当選役テーブルの登録内容は、遊技状態に応じて定められた役を示すものとなる。このスロットマシン１における役としては、小役としてＪＡＣ、チェリー、スイカ、ベルが、再遊技役としてリプレイ、特別役としてビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）、レギュラーボーナス（２）、ＪＡＣＩＮが定められている。

レギュラーボーナスの遊技状態では、小役であるＪＡＣ、チェリー、スイカ及びベルが、入賞となる役として定められており、レギュラーボーナスにおける内部抽選で抽選の対象とされる。ビッグボーナスの後述する小役ゲームでは、小役であるチェリー、スイカ及びベル、特別役であるレギュラーボーナス（２）及びＪＡＣＩＮが入賞となる役として定められており、小役ゲームにおける内部抽選で抽選の対象とされる。通常遊技状態では、小役であるチェリー、スイカ及びベル、再遊技役であるリプレイ、特別役であるビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）が入賞となる役として定められており、通常遊技状態における内部抽選で抽選の対象とされる。

尚、本実施例では、レギュラーボーナスの遊技状態において、チェリー、スイカ及びベルに加えてＪＡＣが入賞となる小役として定められているが、レギュラーボーナスの遊技状態においても、小役ゲームや通常遊技状態と同様に、チェリー、スイカ及びベルのみを入賞となる小役として定めるようにしても良い。

ＪＡＣは、レギュラーボーナスにおいて有効ラインに「ベル−ＪＡＣ−ＪＡＣ」の組み合わせが揃ったときに入賞となるが、レギュラーボーナス以外の遊技状態では、この組み合わせが揃ったとしてもＪＡＣ入賞とならない。チェリーは、いずれの遊技状態においても左のリール２Ｌについて有効ラインのいずれかに「チェリー」の図柄が導出されたときに入賞となる。スイカは、いずれの遊技状態においても有効ラインのいずれかに「スイカ−スイカ−スイカ」の組み合わせが揃ったときに入賞となる。ベルは、いずれの遊技状態においても有効ラインのいずれかに「ベル−ベル−ベル」の組み合わせが揃ったときに入賞となる。これらの小役が入賞したときのメダルの払い出しについては後述する。

リプレイは、通常遊技状態において有効ラインのいずれかに「ＪＡＣ−ＪＡＣ−ＪＡＣ」の組み合わせが揃ったときに入賞となるが、レギュラーボーナスやビッグボーナス（小役ゲーム及びレギュラーボーナス）では、この組み合わせが揃ったとしてもリプレイ入賞とならない。リプレイ入賞したときには、メダルの払い出しはないが次のゲームを改めて賭数を設定することなく開始できるので、次のゲームで設定不要となった賭数（レギュラーボーナスではリプレイ入賞しないので必ず３）に対応した３枚のメダルが払い出されるのと実質的には同じこととなる。

ビッグボーナスは、通常遊技状態において有効ラインのいずれかに「赤７−赤７−赤７」の組み合わせ、「白７−白７−白７」の組み合わせ、または「青７−青７−青７」の組み合わせが揃ったときに入賞となる。ビッグボーナス入賞すると、遊技状態がビッグボーナスに移行する。ビッグボーナスにおいては、小役ゲームと称されるゲームを行うことができる。遊技状態がビッグボーナスにある間は、ビッグボーナス中フラグがＲＡＭ４１ｃに設定される。ビッグボーナスは、当該ビッグボーナス中において遊技者に払い出したメダルの総数が４６５枚に達したときに終了する。

尚、「赤７−赤７−赤７」によるビッグボーナス、「白７−白７−白７」によるビッグボーナス、及び「青７−青７−青７」を区別する必要がある場合には、それぞれビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）と呼ぶものとする。また、ビッグボーナス（１）〜（３）は、更に、内部抽選で当選が判定される順番に応じてそれぞれ細分化されており、これらを区別する場合には、それぞれビッグボーナス（１）−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ａ、ビッグボーナス（２）−Ｂ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ａ、ビッグボーナス（３）−Ｂ、ビッグボーナス（３）−Ｃと呼ぶものとする。

レギュラーボーナスは、小役ゲーム及び通常遊技状態において有効ラインのいずれかに「ＢＡＲ−ＢＡＲ−ＢＡＲ」の組み合わせが揃ったときに入賞となる。レギュラーボーナス入賞すると、遊技状態が小役ゲームまたは通常遊技状態からレギュラーボーナスに移行する。レギュラーボーナスは、１２ゲームを消化したとき、または８ゲーム入賞（役の種類は、いずれでも可）したとき、のいずれか早いほうで終了する。遊技状態がレギュラーボーナスにある間は、レギュラーボーナス中フラグがＲＡＭ４１ｃに設定される。特に、小役ゲームにおいてレギュラーボーナス入賞すると、ビッグボーナス中にレギュラーボーナスが提供されることとなり、ビッグボーナス中フラグに併せてレギュラーボーナス中フラグもＲＡＭ４１ｃに設定される。ビッグボーナス中のレギュラーボーナスで当該ビッグボーナス中において遊技者に払い出したメダルの総数が４６５枚に達したときは、ビッグボーナスとともに当該レギュラーボーナスも終了する。

尚、通常遊技状態の「ＢＡＲ−ＢＡＲ−ＢＡＲ」によるレギュラーボーナス、ビッグボーナスにおける小役ゲームの「ＢＡＲ−ＢＡＲ−ＢＡＲ」によるレギュラーボーナスを区別する必要がある場合には、それぞれレギュラーボーナス（１）、レギュラーボーナス（２）と呼ぶものとする。また、前述したビッグボーナス（１）、ビッグボーナス（２）及びビッグボーナス（３）、レギュラーボーナス（１）及びレギュラーボーナス（２）をまてめて、単に「ボーナス」と呼ぶ場合があるものとする。

ＪＡＣＩＮは、小役ゲームにおいて有効ラインのいずれかに「スイカ−ＪＡＣ−ＪＡＣ」の組み合わせが揃ったときに入賞となるが、小役ゲーム以外の遊技状態では、この組み合わせが揃ったとしてもＪＡＣＩＮ入賞とならない。ＪＡＣＩＮ入賞すると、ビッグボーナス中に前述したレギュラーボーナスが提供されることとなり、ビッグボーナス中フラグに併せてレギュラーボーナス中フラグもメイン制御部４１のＲＡＭに設定される。ビッグボーナス中のレギュラーボーナスで当該ビッグボーナス中において遊技者に払い出したメダルの総数が４６５枚に達したときは、ビッグボーナスとともに当該レギュラーボーナスも終了する。

以下、内部抽選について説明する。内部抽選は、上記した各役への入賞を許容するかどうかを、全てのリール２Ｌ、２Ｃ、２Ｒの表示結果が導出表示される以前に（実際には、スタートスイッチ７の検出時）、決定するものである。内部抽選では、まず、後述するように内部抽選用の乱数（０〜１６３８３の整数）が取得される。そして、遊技状態に応じて定められた各役について、取得した内部抽選用の乱数と、遊技者が設定した賭数と、リセット／設定スイッチ３８により設定された設定値に応じて定められた各役の判定値数に応じて行われる。本実施例においては、通常遊技状態において小役及び再遊技役と特別役の抽選の抽選とが個別に行われるので、内部抽選における当選は、排他的なものではなく、１ゲームにおいて小役と特別役とが同時に当選することがあり得る。

遊技状態に応じた役の参照は、レギュラーボーナス、ビッグボーナス中の小役ゲームにおいては、図６（ａ）に示した遊技状態別当選役テーブルに応じて行われ、通常遊技状態においては、図６（ａ）に示した遊技状態別当選役テーブル及び図６（ｃ）に示す後述の特別役用の役別テーブルの双方に応じて行われる。

遊技状態がレギュラーボーナス（ビッグボーナス中に提供された場合を含む）にあるときには、ＪＡＣ、チェリー、スイカ、ベルが内部抽選の対象役として順に読み出され、遊技状態がビッグボーナス中の小役ゲームにあるときには、チェリー、スイカ、ベル、レギュラーボーナス（２）、ＪＡＣＩＮが内部抽選の対象役として順に読み出される。もっとも、前回以前のゲームでレギュラーボーナス当選フラグ（２）が設定され、当該フラグに基づく入賞が発生しないで持ち越されているときには、レギュラーボーナス（２）及びＪＡＣＩＮは、内部抽選の対象役とならない。

通常遊技状態にあるときには、まず、小役及び再遊技役の抽選が行われ、その後、特別役の抽選が行われる。小役及び再遊技役の抽選では、遊技状態別当選役テーブルを参照し、通常遊技状態において対象となる小役及び再遊技役、すなわちチェリー、スイカ、ベル、リプレイが内部抽選の対象役として順に読み出される。

特別役の抽選では、遊技状態別当選役テーブル及び特別役用の役別テーブルを参照し、遊技状態別当選役テーブルに登録された通常遊技状態において対象となる特別役が、特別役用の役別テーブルに登録された順に読み出される。

また、特別役の抽選においては、複数の特別役について当選が判定される間に、特別役のハズレか否かが判定されるようになっており、特別役用の役別テーブルには、特別役及び特別役のハズレがそれぞれ判定される順番に登録されている。このため、特別役の抽選においては、特別役用の役別テーブルに登録された順に特別役及び特別役のハズレが読み出されることとなる。

図６（ｃ）に示すように、特別役用の役別テーブルには、通常遊技状態において抽選対象となる特別役として、ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃ、レギュラーボーナス（１）が登録されているとともに、ビッグボーナス（３）−Ａとビッグボーナスビッグボーナス（１）−Ｂの間、ビッグボーナス（３）−Ｂとビッグボーナス（１）−Ｃの間に、それぞれハズレ−Ａ、ハズレ−Ｂが登録されているので、特別役の抽選では、ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ハズレ−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂ、ハズレ−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃ、レギュラーボーナス（１）の順に読み出されることとなる。

もっとも、前回以前のゲームでレギュラーボーナス当選フラグ（１）、ビッグボーナス当選フラグ（１）、ビッグボーナス当選フラグ（２）またはビッグボーナス当選フラグ（３）が設定され、当該フラグに基づく入賞が発生しないで持ち越されているときには、レギュラーボーナス（１）及びビッグボーナス（１）〜（３）は、内部抽選の対象役とならないので特別役の抽選が行われることはない。

内部抽選では、内部抽選の対象役について定められた判定値数を、内部抽選用の乱数に順次加算し、加算の結果がオーバーフローしたときに、当該役に当選したものと判定される。当選と判定されると、当該役の当選フラグがメイン制御部４１のＲＡＭ４１ｃに設定される。判定値数は、メイン制御部４１のＲＯＭに予め格納された役別テーブルに登録されている判定値数の格納アドレスに従って読み出されるものとなる。

また、特に通常遊技状態においては、まず通常遊技状態において対象となる小役及び再遊技役について定められた判定値数を、内部抽選用の乱数に順次加算し、加算の結果がオーバーフローしたときに、当該役に当選したものと判定され、当該役の当選フラグが設定される。

更に、内部抽選用乱数の加算の結果がオーバーフローしたか否かに関わらず、通常遊技状態において対象となる特別役について定められた判定値数（特別役のハズレに対応して定められた判定値数を含む）を、加算前の内部抽選用の乱数（最初に取得した乱数）に順次加算し、加算の結果がオーバーフローしたときに、当該役に当選したものと判定され、当該役の当選フラグが設定される（特別役のハズレに対応して定められた判定値数の加算結果がオーバーフローしたときはこの限りではない）。すなわち通常遊技状態においては、同一の内部抽選用の乱数に基づいて小役及び再遊技役の抽選及び特別役の抽選の双方が行われるようになっている。

尚、前述のように、前回以前のゲームから前回以前のゲームでレギュラーボーナス当選フラグ（１）、ビッグボーナス当選フラグ（１）、ビッグボーナス当選フラグ（２）またはビッグボーナス当選フラグ（３）が持ち越されている状態であれば、特別役の抽選が行われることはない。

図６（ｂ）は、小役及び再遊技役用の役別テーブルの例を示す図であり、図６（ｃ）は、特別役（及びハズレ）用の役別テーブルの例を示す図である。判定値数は、その値が２５６以上のものとなるものもあり、１ワード分では記憶できないので、判定値数毎に２ワード分の記憶領域を用いて登録されるものとなる。

各役（及びハズレ）の判定値数は、ゲームにおいて遊技者が設定する賭数（ＢＥＴ）に対応して登録されている。同一の役であっても、レギュラーボーナスにおける当選確率が他の役と異なっている場合があるからである。また、各役（及びハズレ）の賭数に応じた判定値数は、設定値に関わらずに共通になっているものと、設定値に応じて異なっているものとがある。判定値数が設定値に関わらずに共通である場合には、共通フラグが設定される（値が「１」とされる）。

小役及び再遊技役用の役別テーブルには、図６（ｂ）に示すように、ＪＡＣ、チェリー、スイカ、ベル、リプレイの判定値数の格納アドレスが参照される順番に登録されている。

ＪＡＣは、レギュラーボーナスでのみ内部抽選の対象となる役であり、レギュラーボーナスでの賭数１に対応する判定値数の格納アドレスが登録されている。この役の共通フラグは１であり、設定値に関わらず共通の判定値数の格納アドレスが登録されている。

チェリー、スイカ及びベルは、いずれの遊技状態でも内部抽選の対象となる役であり、レギュラーボーナスでの賭数１に対応する判定値数の格納アドレスと、通常遊技状態または小役ゲームでの賭数３に対応する判定値数の格納アドレスとが登録されている。チェリー及びスイカについては、共通フラグが１となっており、それぞれの賭数に対応して設定値に関わらず共通の判定値数の格納アドレスが登録されている。ベルについては、共通フラグが０となっており、それぞれの賭数に対応して設定値に応じて個別に判定値数の格納アドレスが登録されている。

リプレイは、通常遊技状態でのみ内部抽選の対象となる役であり、通常遊技状態での賭数３に対応する判定値数の格納アドレスが登録されている。この役の共通フラグは１であり、設定値に関わらず共通の判定値数の格納アドレスが登録されている。

特別役（及びハズレ）用の役別テーブルには、図６（ｃ）に示すように、ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ハズレ−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂ、ハズレ−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃ、レギュラーボーナス（１）、レギュラーボーナス（２）及びＪＡＣＩＮの順番に各役の判定値数の格納アドレスが登録されている。

ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ハズレ−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂは、通常遊技状態でのみ内部抽選の対象となる役であり、通常遊技状態での賭数３に対応する判定値数の格納アドレスがそれぞれ登録されている。これらの役については、共通フラグの値は１であり、設定値に関わらずに共通の判定値数の格納アドレスが登録されている。

ハズレ−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃ、レギュラーボーナス（１）は、通常遊技状態でのみ内部抽選の対象となる役であり、通常遊技状態での賭数３に対応する判定値数の格納アドレスがそれぞれ登録されている。これらの役については、共通フラグの値は０となっており、設定値に応じて個別に判定値数の格納アドレスが登録されている。

レギュラーボーナス（２）及びＪＡＣＩＮは、ビッグボーナス中の小役ゲームでのみ内部抽選の対象となる役であり、小役ゲームでの賭数３に対応する判定値数の格納アドレスが登録されている。この役の共通フラグの値は１であり、設定値に関わらずに共通の判定値数の格納アドレスが登録されている。

また、役別テーブルには、各役に入賞したときに払い出されるメダルの払出枚数も登録されている。もっとも、入賞したときにメダルの払い出し対象となる役は、小役であるＪＡＣ、チェリー、スイカ及びベルだけである。チェリー、スイカ及びベルは、賭数が１のとき（レギュラーボーナス）でも３のとき（レギュラーボーナス以外の遊技状態）でも入賞が発生可能であるが、ベルについては、賭数が１であるとき、すなわち遊技状態がレギュラーボーナスにあるときには、それ以外の８枚よりも多い１５枚のメダルが払い出されるものとなる。

ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）、レギュラーボーナス（２）、及びＪＡＣＩＮの入賞は、遊技状態の移行を伴うものであり、メダルの払い出し対象とはならない。リプレイでは、メダルの払い出しを伴わないが、次のゲームで賭数の設定に用いるメダルの投入が不要となるので実質的には３枚の払い出しと変わらない。また、当然ながら特別役のハズレについてはメダルの払い出し対象とはならない。

図７は、役別テーブルに登録されたアドレスに基づいて取得される判定値数の記憶領域を示す図である。この判定値数の記憶領域は、開発用の機種ではメイン制御部４１のＲＡＭ４１ｃに、量産機種ではメイン制御部４１のＲＯＭ４１ｂに割り当てられたアドレス領域に設けられている。

例えばアドレスＡＤＤ、ＡＤＤ＋３６、ＡＤＤ＋３６、ＡＤＤ＋３８、ＡＤＤ＋４０、ＡＤＤ＋４２、ＡＤＤ＋４４、ＡＤＤ＋４６、ＡＤＤ＋４８、ＡＤＤ＋１１０、ＡＤＤ＋１１２は、それぞれ内部抽選の対象役がＪＡＣ、リプレイ、ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ハズレ−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂ、レギュラーボーナス（２）、ＪＡＣＩＮであるときに設定値に関わらずに参照されるアドレスであり、設定値に関わらずに、それぞれ２７、２２４５、３、３、３、２６０、３、３、３、３２、４３１１が判定値数として取得される。

ＡＤＤ＋９８は、内部抽選の対象役がレギュラーボーナス（１）であって設定値が１のときに参照されるアドレスであり、このときには、ここに格納された値である３１が判定値数として取得される。アドレスＡＤＤ＋１００、ＡＤＤ＋１０２、ＡＤＤ＋１０４、ＡＤＤ＋１０６、ＡＤＤ＋１０８は、それぞれ内部抽選の対象役がレギュラーボーナス（１）であって設定値が２〜６のときに参照されるアドレスである。レギュラーボーナス（１）については、設定値に応じて個別に判定値数が記憶されているが、同一の判定値数が記憶されているので、いずれの設定値においてもレギュラーボーナス（１）の当選確率は同じとなっている。

アドレスＡＤＤ＋５０、ＡＤＤ＋５２、ＡＤＤ＋５４、ＡＤＤ＋５６、ＡＤＤ＋５８、ＡＤＤ＋６０は、それぞれ内部抽選の対象役がハズレ−Ｂであって設定値が１〜６のときに参照されるアドレスである。アドレスＡＤＤ＋６２、ＡＤＤ＋６４、ＡＤＤ＋６６、ＡＤＤ＋６８、ＡＤＤ＋７０、ＡＤＤ＋７２は、それぞれ内部抽選の対象役がビッグボーナス（１）−Ｃであって設定値が１〜６のときに参照されるアドレスである。アドレスＡＤＤ＋７４、ＡＤＤ＋７６、ＡＤＤ＋７８、ＡＤＤ＋８０、ＡＤＤ＋８２、ＡＤＤ＋８４は、それぞれ内部抽選の対象役がビッグボーナス（２）−Ｃであって設定値が１〜６のときに参照されるアドレスである。アドレスＡＤＤ＋８６、ＡＤＤ＋８８、ＡＤＤ＋９０、ＡＤＤ＋９２、ＡＤＤ＋９４、ＡＤＤ＋９６は、それぞれ内部抽選の対象役がビッグボーナス（３）−Ｃであって設定値が１〜６のときに参照されるアドレスである。ハズレ−Ｂ、ビッグボーナス（１）−Ｃ、（２）−Ｃ、（３）−Ｃについては、設定値に応じて個別に判定値数が記憶され、しかも異なる判定値数が記憶されているので、設定値に応じてハズレ−Ｂ、ビッグボーナス（１）−Ｃ、（２）−Ｃ、（３）−Ｃの当選（特別役のハズレ）確率が異なることとなる。

アドレスＡＤＤ＋２は、賭数が１のとき、すなわちレギュラーボーナスにおいて内部抽選の対象役がチェリーであるときに設定値に関わらずに参照されるアドレスである。アドレスＡＤＤ＋４は、賭数が３のとき、すなわち通常遊技状態または小役ゲームにおいて内部抽選の対象役がチェリーであるときに設定値に関わらず参照されるアドレスである。チェリーについての判定値数は、賭数に応じて登録されているが、同じ値が登録されているので、いずれの遊技状態においてもチェリーの当選確率は同じとなる。スイカについても、アドレスＡＤＤ＋６、ＡＤＤ＋８に同様にして判定値数が登録されている。

アドレスＡＤＤ＋１０、ＡＤＤ＋１２、ＡＤＤ＋１４、ＡＤＤ＋１６、ＡＤＤ＋１８、ＡＤＤ＋２０は、それぞれ賭数が１のとき、すなわちレギュラーボーナスにおいて内部抽選の対象役がベルであって設定値が１〜６のときに参照されるアドレスである。アドレスＡＤＤ＋１０とＡＤＤ＋１２、ＡＤＤ＋１４とＡＤＤ＋１６、ＡＤＤ＋１８とＡＤＤ＋２０には、それぞれ同一の値が登録されているので、レギュラーボーナス時においては、設定値１と設定値２、設定値３と設定値４、設定値５と設定値６とで、ベルの当選確率が同一となる。

アドレスＡＤＤ＋２２、ＡＤＤ＋２４、ＡＤＤ＋２６、ＡＤＤ＋２８、ＡＤＤ＋３０、ＡＤＤ＋３２は、それぞれ賭数が３のとき、すなわち通常遊技状態または小役ゲームにおいて内部抽選の対象役がベルであって設定値が１〜６のときに参照されるアドレスである。アドレスＡＤＤ＋２２、ＡＤＤ＋２４、ＡＤＤ＋２６、ＡＤＤ＋２８、ＡＤＤ＋３０、ＡＤＤ＋３２には、互いに異なる値が登録されているので、通常遊技状態または小役ゲームにおいては、設定値に応じてベルの当選確率が異なることとなる。

図８（ａ）（ｂ）、図９、図１０（ａ）（ｂ）は、内部抽選用の乱数の値及び各役の判定値数と、当選役との関係の例を示す図である。図８（ａ）（ｂ）及び図９では通常遊技状態にあるときの、図１０（ａ）では小役ゲームにあるときの、図１０（ｂ）ではレギュラーボーナスにあるときの例を示している。図８（ａ）（ｂ）、図９、図１０（ａ）（ｂ）のいずれも、設定値が６の場合の例を示しており、また、図８（ｂ）及び図９では、レギュラーボーナス当選フラグとビッグボーナス当選フラグのいずれも設定されてない場合の例を示している。

通常遊技状態において内部抽選の対象役となる役は、レギュラーボーナス（１）、ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、チェリー、スイカ、ベル、リプレイであるが、前述のように通常遊技状態においては、同一の内部抽選用の乱数につき小役及び再遊技役の抽選と特別役の抽選とが別個に行われるので、ここでは、小役及び再遊技役の抽選における内部抽選用の乱数の値及び各役の判定値数と当選役との関係、特別役の抽選における内部抽選用の乱数の値及び各役の判定値数と当選役との関係、双方の抽選を合わせた結果による内部抽選用の乱数の値及び各役の判定値数と当選役との関係、についてそれぞれ説明する。

例えば、図８（ａ）に示すように、通常遊技状態における小役及び再遊技役の抽選において対象となる役は、チェリー、スイカ、ベル、リプレイであり、設定値６においては、それぞれの判定値数は、２６９、６８、３５８２、２２４５となる。最初に小役及び再遊技役の抽選の対象役となるチェリーは、判定値数の３１を加算することで加算結果がオーバーフローすることとなる１６１１５〜１６３８３が内部抽選用の乱数として取得されたときに当選となる。

次に小役及び再遊技役の抽選の対象役となるスイカは、チェリーの判定値数２６９とスイカの判定値数６８とを合計した３３７を加算することで加算結果がオーバーフローすることとなる１６０４７〜１６１１４が内部抽選用の乱数として取得されたときに当選となる。同様に、ベルは、１２４６５〜１６０４６が内部抽選用の乱数として取得されたときに、リプレイは、１０２２０〜１２４６４が内部抽選用の乱数として取得されたときに、それぞれ当選と判定される。

これらの判定値数に基づいて算出される小役及び再遊技役のおおよその当選確率は、チェリー、スイカ、ベル、リプレイのそれぞれについて、１／６０．９、１／２４０．９、１／４．６、１／７．３となる。尚、０〜１０２１９が内部抽選用の乱数として取得されたときには、全ての小役及び再遊技役にハズレとなる。

一方、図８（ｂ）に示すように、通常遊技状態における特別役の抽選において対象となる役は、ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ハズレ−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂ、ハズレ−Ｂ、ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃ、レギュラーボーナス（１）であり、設定値６においては、それぞれの判定値数は、３、３、３、２６０、３、３、３、５８８６、１４、１４、１４、３１となるので、１６３８１〜１６３８３、１６０４７〜１６３８０、１６３７５〜１６３７７、１６１１５〜１６６７４、１６１１２〜１６１１４、１６１０９〜１６１１１、１６１０６〜１６１０８、１０２２０〜１６１０５、１０２０６〜１０２１９、１０１９２〜１０２０５、１０１７８〜１０１９１、１０１４７〜１０７７７が内部抽選用の乱数として取得されたときに、当選（特別役のハズレ）と判定される。また、それぞれの役のおおよその当選確率は、１／５４６１．３、１／５４６１．３、１／５４６１．３、１／６３．０、１／５４６１．３、１／５４６１．３、１／５４６１．３、１／２．８、１／１１７０．３、１／１１７０．３、１／１１７０．３、１／５２８．５となる。尚、０〜１０１４６が内部抽選用の乱数として取得されたときには、全ての特別役にハズレとなる。

そして、小役及び再遊技役の抽選においてチェリーが当選と判定される内部抽選用の乱数の範囲（１６１１５〜１６３８３）と特別役の抽選においてビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａが当選と判定される内部抽選用の乱数の範囲（１６３８１〜１６３８３、１６０４７〜１６３８０、１６３７５〜１６３７７）は重複するので、これら重複する範囲の値が内部抽選用の乱数として取得されたときには、それぞれビッグボーナス（１）とチェリー、ビッグボーナス（２）とチェリー、ビッグボーナス（３）とチェリーが同時に当選したと判定される。同様に、小役及び再遊技役の抽選においてスイカが当選と判定される内部抽選用の乱数の範囲（１６０４７〜１６１１４）と特別役の抽選においてビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂが当選と判定される内部抽選用の乱数の範囲（１６１１２〜１６１１４、１６１０９〜１６１１１、１６１０６〜１６１０８）、はそれぞれ重複するので、これら重複する範囲の値が内部抽選用の乱数として取得されたときには、それぞれビッグボーナス（１）とスイカ、ビッグボーナス（２）とスイカ、ビッグボーナス（３）とスイカが同時に当選したと判定される。

このため、通常遊技状態では、図９に示すように、１６３８１〜１６３８３、１６０４７〜１６３８０、１６３７５〜１６３７７が内部抽選用の乱数として取得されたときに、それぞれビッグボーナス（１）とチェリー、ビッグボーナス（２）とチェリー、ビッグボーナス（３）とチェリーが同時に当選したと判定され、１６１１５〜１６３７４が内部抽選用の乱数として取得されたときに、チェリーのみが単独で当選したと判定され、１６１１２〜１６１１４、１６１０９〜１６１１１、１６１０６〜１６１０８が内部抽選用の乱数として取得されたときに、それぞれビッグボーナス（１）とスイカ、ビッグボーナス（２）とスイカ、ビッグボーナス（３）とスイカが同時に当選したと判定され、１６０４７〜１６１０５が内部抽選用の乱数として取得されたときに、スイカのみが単独で当選したと判定され、１２４６５〜１６０４６が内部抽選用の乱数として取得されたときに、ベルのみが単独で当選したと判定され、１０２２０〜１２４６４が内部抽選用の乱数として取得されたときに、リプレイのみが単独で当選したと判定され、１０２０６〜１０２１９が内部抽選用の乱数として取得されたときに、ビッグボーナス（１）のみが単独で当選したと判定され、１０１９２〜１０２０５が内部抽選用の乱数として取得されたときに、ビッグボーナス（２）のみが単独で当選したと判定され、１０１７８〜１０１９１が内部抽選用の乱数として取得されたときに、ビッグボーナス（３）のみが単独で当選したと判定され、１０１４７〜１０１７７が内部抽選用の乱数として取得されたときに、レギュラーボーナス（１）のみが単独で当選したと判定されることとなる。そしてビッグボーナス（１）とチェリー、ビッグボーナス（２）とチェリー、ビッグボーナス（３）とチェリーが同時当選するおおよその確率はそれぞれ１／５４６１．３となり、チェリーが単独で当選するおおよその確率は１／６０．３となり、ビッグボーナス（１）とスイカ、ビッグボーナス（２）とスイカ、ビッグボーナス（３）とスイカが同時当選するおおよその確率はそれぞれ１／５４６１．３となり、スイカが単独で当選するおおよその確率は１／２７７．７となり、ベル、リプレイ、ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）が単独で当選するおおよその確率はそれぞれ１／４．６、１／７．３、１／１１７０．３、１／１１７０．３、１／１１７０．３、１／５２８．５となる。尚、０〜１０１４６が内部抽選用の乱数として取得されたときには、全ての役にハズレとなる。

また、通常遊技状態において、既にレギュラーボーナス当選フラグまたはビッグボーナス当選フラグのいずれかが設定されている場合、すなわちこれら当選フラグが前回以前のゲームにて設定され、持ち越されている場合には、小役及び再遊技役の抽選のみが行われるため、各役が当選と判定される乱数値及び各役の当選確率は、図８（ａ）に示すものとなる。

また、図１０（ａ）に示すように、小役ゲームでは、チェリー、スイカ、ベル、レギュラーボーナス（２）、ＪＡＣＩＮが内部抽選の対象役となり、それぞれの判定値数が２６９、６８、３５８２、３２、４３１１であるので、１６１１５〜１６３８３、１６０４７〜１６１１４、１２４６５〜１６０４６、１２４３３〜１２４６４、８１２２〜１２４３２が内部抽選用の乱数として取得されたときに、当選と判定される。また、それぞれの役のおおよその当選確率は、１／６０．９、１／２４０．９、１／４．６、１／５１２、１／３．８となる。尚、０〜８１２１が内部抽選用の乱数として取得されたときには、全ての役にハズレとなる。

また、図１０（ｂ）に示すように、レギュラーボーナスでは、ＪＡＣ、チェリー、スイカ、ベルが内部抽選の対象役となり、それぞれの判定値数が２７、２６９、６８、１５９１９であるので、１６３５７〜１６３８３、１６０８８〜１６３５６、１６０２０〜１６０８７、１０１〜１６０１９が内部抽選用の乱数として取得されたときに、当選と判定される。また、それぞれの役のおおよその当選確率は、１／６０６．８、１／６０．９、１／２４０．９、１／１．０３となる。尚、０〜１００が内部抽選用の乱数として取得されたときには、全ての役にハズレとなる。

次に、内部抽選用の乱数の取得について、図１１を参照して詳しく説明する。内部抽選用の乱数は、ハードウェア乱数機能により乱数発生回路４２から乱数を抽出し、これをＣＰＵ４１ａがソフトウェアによって加工することによって取得されるものとなる。尚、乱数発生回路４２から抽出した、或いはこれを加工した乱数の最下位ビットを第０ビット、最上位ビットを第１５ビットと呼ぶものとする。

図１１（ａ）は、乱数発生回路４２の構成を詳細に示すブロック図である。図示するように、乱数発生回路４２は、パルス発生回路４２ａと、下位カウンタ４２ｂと、上位カウンタ４２ｃとから構成されている。下位カウンタ４２ｂ及び上位カウンタ４２ｃは、いずれも８ビット（１バイト）のカウンタであり、下位カウンタ４２ｂが第０ビット〜第７ビット、上位カウンタ４２ｃが第８ビット〜第１５ビットの合計で１６ビットのデータ信号を出力する。

パルス発生回路４２ａは、ＣＰＵ４１ａの動作クロックの周波数よりも高く、その整数倍とはならない周波数（互いに素とすることが好ましい）でパルス信号を出力する。パルス発生回路４２ａの出力するパルス信号が下位カウンタ４２ｂにクロック入力される。

下位カウンタ４２ｂは、パルス発生回路４２ａからパルス信号が入力される度に第０ビットのデータ信号をＨレベルとＬレベルとで交互に反転させる。正論理を適用するものとすると、Ｈレベルの論理値が１でＬレベルの論理値が０に対応する。負論理の場合は、論理値が１の場合をＬレベル、論理値が０の場合をＨレベルと読み替えれば良い。第０ビットのデータ信号のレベルがＨレベルからＬレベルに反転するとき、すなわち第０ビットのデータ信号の論理値が１から０に変化する度に第１ビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。

同様に、第ｍ−１ビットのデータ信号のレベルがＨレベルからＬレベルに反転するとき、すなわち第ｍ−１ビットのデータ信号の論理値が１から０に変化する度に第ｍビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。また、第７ビットのデータ信号のレベルがＨレベルからすなわち第７ビットのデータ信号の論理値が１から０に変化する度に桁上げ信号を出力する。下位カウンタ４２ｂの出力する桁上げ信号が上位カウンタ４２ｃにクロック入力される。

上位カウンタ４２ｃは、下位カウンタ４２ｂから桁上げ信号が入力される度に第８ビットのデータ信号をＨレベルとＬレベルとで交互に反転させる。第９ビットのデータ信号のレベルがＨレベルからＬレベルに反転する度に第９ビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。同様に、第ｍ−１ビットのデータ信号のレベルがＨレベルからＬレベルに反転する度に第ｍビットのデータ信号のレベルをＨレベルとＬレベルとで交互に反転させる。

下位カウンタ４２ｂのデータ信号を下位８ビットとし、上位カウンタ４２ｃのデータ信号を上位８ビットとした１６ビットのデータ信号の論理値は、パルス発生回路４２ａがパルス信号を出力する度に、０（００００ｈ）→１（０００１ｈ）→２（０００２ｈ）→…→６５５３５（ＦＦＦＦｈ）と値が更新毎に連続するように更新され、最大値の６５５３５（ＦＦＦＦｈ）の次は初期値の０（００００ｈ）へと値が循環して、乱数発生回路４２から出力されるものとなる。

サンプリング回路４３は、ラッチ回路から構成され、ＣＰＵ４１ａからのサンプリング指令（スタートスイッチ７の操作時）に基づいて、乱数発生回路４２からそのときに出力されている１６ビットのデータ信号をラッチし、ラッチしたデータ信号を出力する。ＣＰＵ４１ａは、Ｉ／Ｏポート４１ｄを介してサンプリング回路４３から入力されたデータ信号に対応した数値データを、乱数発生回路４２が発生する乱数として抽出するものとなる。尚、以下では、乱数発生回路４２から出力されるデータ信号は、その論理値に応じた乱数として説明するものとする。

図１１（ｂ）は、乱数発生回路４２から抽出した乱数をＣＰＵ４１ａがソフトウェアにより内部抽選用の乱数に加工するまでの説明図である。乱数発生回路４２から抽出された乱数は、ＣＰＵ４１ａが有する１６ビットの汎用レジスタ４１ＧＲに格納されるものとなる。

乱数発生回路４２から抽出された乱数が汎用レジスタ４１ＧＲに格納されると、ＣＰＵ４１ａは、他の汎用レジスタまたはＲＡＭ４１ｃの作業領域を用いて、汎用レジスタ４１ＧＲの下位バイト（下位カウンタ４２ｂから抽出した値）と、上位バイトの値（上位カウンタ４２ｃから抽出した値）とを入れ替える。

次に、ＣＰＵ４１ａは、抽出された乱数に対して上位バイトと下位バイトとが入れ替えられた乱数の値を、８０８０ｈと論理和演算をする。ＣＰＵ４１ａの処理ワードは１バイトなので、実際には上位バイトと下位バイトとについて順次論理和演算を行うものとなる。この論理和演算によって第１５ビットと第７ビットは常に１となる。更に、ＣＰＵ４１ａは、上位１バイト（第８ビット〜第１５ビット）までを１ビットずつ下位にシフトし、これによって空いた第１５ビットに１を挿入する。

ＣＰＵ４１ａは、このときに汎用レジスタ４１ＧＲに格納されている値を、内部抽選用の乱数として取得してＲＡＭ４１ｃの所定の領域に記憶させ、これに各役の判定値数を順次加算していくものとなる。内部抽選用の乱数の第１５ビットと第１４ビットは常に１となるので、内部抽選用の乱数は、１４ビット（１６３８４）の大きさを有する乱数ということになり、実質的に０〜１６３８３の値をとるものとなる。

尚、乱数発生回路４２からの乱数の抽出から加工を終了するまでの間は、ＣＰＵ４１ａに対する割り込みが禁止される。ＣＰＵ４１ａに対して割り込みが発生することによって、当該割り込み処理ルーチンで汎用レジスタ４１ＧＲの内容が書き換えられてしまうのを防ぐためである。

次に、リール２Ｌ、２Ｃ、２Ｒの図柄の配列と、停止制御とについて説明する。前述したように、リール２Ｌ、２Ｃ、２Ｒの回転は、ストップスイッチ８Ｌ、８Ｃ、８Ｒを操作したときから４コマ以内の引き込み範囲で停止される。停止すべき図柄は、当選フラグの設定状況に応じて選択されるものであり、各ゲームにおいて設定された有効ライン上に４コマの引き込み範囲で当選している役の図柄を揃えて停止させることができれば、これを揃えて停止させる。当選していない役の図柄は、４コマの引き込み範囲でハズシて停止させる。

ここで、図２に示すように、「スイカ」、「ベル」、「ＪＡＣ」については、リール２Ｌ、２Ｃ、２Ｒのいずれについても５コマ以内の間隔で配置されており、４コマの引き込み範囲で必ず可変表示装置２の任意の位置に停止させることができる。つまり、スイカの小役、ベルの小役、リプレイ、ＪＡＣ、ＪＡＣＩＮの当選フラグがそれぞれ設定されているときには、遊技者によるストップスイッチ８Ｌ、８Ｃ、８Ｒの操作タイミングに関わらずに、必ず当該役に入賞させることができる。

次に、メイン制御部４１のＲＡＭ４１ｃの初期化について説明する。メイン制御部４１のＲＡＭ４１ｃは、５１２バイトの格納領域を有しており、図１２に示すように、各バイト毎に７Ｅ００（Ｈ）〜７ＦＦＦ（Ｈ）のアドレスが割り当てられているとともに、重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク、未使用領域、スタック領域に区分されている。

重要ワークは、７Ｅ００（Ｈ）〜７Ｅ２７（Ｈ）の４０バイトの領域であり、各種表示器やＬＥＤの表示用データ、Ｉ／Ｏポート４１ｄの入出力データ、遊技時間の計時カウンタ等、ビッグボーナス終了時に初期化すると不都合があるデータが格納されるワークである。

一般ワークは、７Ｅ２８（Ｈ）〜７Ｅ８Ｅ（Ｈ）、７ＥＢＡ（Ｈ）〜７Ｆ０４（Ｈ）の１７８バイトの領域であり、停止図柄データ、メダルの払出枚数、役の当選フラグ、ビッグボーナス中のメダル払出総数等、ビッグボーナス終了時に初期化可能なデータが格納されるワークである。

特別ワークは、７Ｅ８Ｆ（Ｈ）〜７ＥＢ５（Ｈ）の３９バイトの領域であり、演出制御基板９０へコマンドを送信するためのデータ、各種ソフトウェア乱数等、設定開始前にのみ初期化されるデータが格納されるワークである。

設定値ワークは、７ＥＢ６（Ｈ）の１バイトの領域であり、設定値が格納されるワークであり、設定開始前（設定変更モードへの移行前）の初期化において０が格納された後、１に補正され、設定終了時（設定変更モードへの終了時）に新たに設定された設定値が格納されることとなる。

非保存ワークは、７ＥＢ７（Ｈ）〜７ＥＢ９（Ｈ）の３バイトの領域であり、打止スイッチ３６の状態を各種スイッチ類の状態を保持するワークであり、電源投入時にＲＡＭ４１ｃのデータが破壊されているか否かに関わらず必ず値が設定されることとなる。

未使用領域は、７Ｆ０５（Ｈ）〜７ＦＤ１（Ｈ）の２０５バイトの領域であり、ＲＡＭ４１ｃの格納領域のうち使用していない領域であり、後述する複数の初期化条件のいずれか１つでも成立すれば初期化されることとなる。

スタック領域は、７ＦＤ２（Ｈ）〜７ＦＦＦ（Ｈ）の４５バイトの領域であり、このうち７ＦＤ２（Ｈ）〜スタックポインタ−１の領域は、スタック領域内の使用されていない未使用スタック領域であり、スタックポインタ〜７ＦＦＦ（Ｈ）の領域は、ＣＰＵ４１ａのレジスタから退避したデータが格納されている使用中スタック領域である。このうち未使用スタック領域は、未使用領域と同様に、後述する複数の初期化条件のいずれか１つでも成立すれば初期化されることとなるが、使用中スタック領域は、プログラムの続行のため、初期化されることはない。

本実施例においてメイン制御部４１のＣＰＵ４１ａは、図１３（ａ）に示すように、設定開始前（設定変更モードへの移行前）、ビッグボーナス終了時、電源投入時にＲＡＭ４１ｃのデータが破壊されていないとき、１ゲーム終了時の４つからなる初期化条件が成立した際に、各初期化条件に応じて初期化される領域の異なる４種類の初期化を行う。

初期化１は、電源投入時において設定キースイッチ３７がＯＮの状態であり、設定変更モードへ移行する場合において、その前に行う初期化であり、初期化１では、ＲＡＭ４１ｃの格納領域のうち、使用中スタック領域を除く全ての領域（未使用領域及び未使用スタック領域を含む）が初期化される。初期化２は、ビッグボーナス終了時に行う初期化であり、初期化２では、ＲＡＭ４１ｃの格納領域のうち、一般ワーク、未使用領域及び未使用スタック領域が初期化される。初期化３は、電源投入時において設定キースイッチ３７がＯＦＦの状態であり、かつＲＡＭ４１ｃのデータが破壊されていない場合において行う初期化であり、初期化３では、非保存ワーク、未使用領域及び未使用スタック領域が初期化される。初期化４は、１ゲーム終了時に行う初期化であり、初期化４では、ＲＡＭ４１ｃの格納領域のうち、未使用領域及び未使用スタック領域が初期化される。

ＲＯＭ４１ｂには、初期化１〜４に対応してそれぞれ初期化する領域の開始アドレスと初期化する領域のサイズを示す初期化サイズとが登録されており、ＣＰＵ４１ａがＲＡＭ４１ｃの初期化を行う際には、初期化テーブルを参照し、初期化条件に応じて初期化１〜４のいずれかに対応する開始アドレスと初期化サイズを取得し、開始アドレスにポインタを設定し、初期化サイズを設定する。また、初期化サイズが未使用スタック領域のサイズを含むものであれば、未使用スタック領域のサイズ（スタックポインタ−７ＦＤ２（Ｈ））を計算し、初期化サイズを設定する。そして、ポインタが設定された初期化アドレスから１バイトづつ該当するアドレスの領域を０クリアし、１バイトクリアする毎に初期化サイズを１減算するとともに、ポインタを１進める処理を、初期化サイズが０になるまで実行する。すなわちＣＰＵ４１ａがＲＡＭ４１ｃを初期化する際には、初期化条件に応じた領域毎に初期化するのではなく、指定したアドレスから指定したサイズ分の領域を初期化することとなる。

図１３（ｂ）は、初期化テーブルを示す図である。初期化テーブルには、前述のように初期化１〜４に対応して開始アドレス及び初期化サイズが登録されている。

初期化１には、開始アドレスとして７Ｅ００（Ｈ）、初期化サイズとして１Ｄ３（Ｈ）＋Ｍ（未使用スタック領域のサイズ：（スタックポインタ−７ＦＤ２））バイトが登録されているので、初期化１では、７Ｅ００（Ｈ）から１Ｄ３（Ｈ）＋Ｍバイト分の領域が初期化される。そして、図１２に示すように、重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク、一般ワーク、未使用領域、未使用スタック領域は、７Ｅ００（Ｈ）から連続するアドレス領域に割り当てられており、これらの領域のサイズを合計すると１Ｄ３（Ｈ）＋Ｍバイトとなるので、初期化１において、７Ｅ００（Ｈ）から１Ｄ３（Ｈ）＋Ｍバイト分が初期化されることで、重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク、一般ワーク、未使用領域、未使用スタック領域の順番でこれらの各領域が初期化されることとなる。

初期化２には、２つの開始アドレス及び各アドレス別の初期化サイズが登録されている。これは、初期化２において初期化される一般ワークが離れた２つのアドレス領域に割り当てられているからである。初期化２には、最初に初期化する領域の開始アドレスとして７Ｅ２８（Ｈ）、初期化サイズとして６７（Ｈ）バイトが登録され、次に初期化する領域の開始アドレスとして７ＥＢ７（Ｈ）、初期化サイズとして１１８（Ｈ）＋Ｍバイトがそれぞれ登録されているので、初期化２では、７Ｅ２８（Ｈ）から６７（Ｈ）バイト分の領域及び７ＥＢ７（Ｈ）から１１８（Ｈ）＋Ｍバイト分の領域が初期化される。そして、７Ｅ２８（Ｈ）〜７Ｅ８Ｅ（Ｈ）の一般ワークのサイズは６７（Ｈ）バイトとなり、図１２に示すように、残りの一般ワークの領域、未使用領域、未使用スタック領域は、７ＥＢ７（Ｈ）から連続するアドレス領域に割り当てられ、これらの領域のサイズを合計すると１１８（Ｈ）＋Ｍバイトとなるので、初期化２において、７Ｅ２８（Ｈ）から６７（Ｈ）バイト分が初期化され、７ＥＢ７（Ｈ）から１１８（Ｈ）＋Ｍバイト分が初期化されることで、一般ワーク、未使用領域、未使用スタック領域の順番でこれらの各領域が初期化されることとなる。

初期化３にも、２つの開始アドレス及び各アドレス別の初期化サイズが登録されている。これは、初期化３において初期化される非保存ワークと未使用領域及び未使用スタック領域とが離れた２つのアドレス領域に割り当てられているからである。初期化３には、最初に初期化する領域の開始アドレスとして７ＥＢ７（Ｈ）、初期化サイズとして３（Ｈ）バイトが登録され、次に初期化する領域の開始アドレスとして７Ｆ０５（Ｈ）、初期化サイズとしてＣＤ（Ｈ）＋Ｍバイトがそれぞれ登録されているので、初期化３では、７ＥＢ７（Ｈ）から３（Ｈ）バイト分の領域及び７Ｆ０５（Ｈ）からＣＤ（Ｈ）＋Ｍバイト分の領域が初期化される。そして、図１２に示すように、非保存ワークは、７ＥＢ７（Ｈ）から３バイト分の領域であり、未使用領域、未使用スタック領域は、７Ｆ０５（Ｈ）から連続するアドレス領域に割り当てられ、これらの領域のサイズを合計するとＣＤ（Ｈ）＋Ｍバイトとなるので、初期化３において、７ＥＢ７（Ｈ）から３（Ｈ）バイト分が初期化され、７Ｆ０５（Ｈ）からＣＤ（Ｈ）＋Ｍバイト分が初期化されることで、非保存ワーク、未使用領域、未使用スタック領域の順番でこれらの各領域が初期化されることとなる。

初期化４には、開始アドレスとして７Ｆ０５（Ｈ）、初期化サイズとしてＣＤ（Ｈ）＋Ｍバイトが登録されているので、初期化４では、７Ｆ０５（Ｈ）からＣＤ（Ｈ）＋Ｍバイト分の領域が初期化される。そして、図１２に示すように、未使用領域、未使用スタック領域は、７Ｆ０５（Ｈ）から連続するアドレス領域に割り当てられており、これらの領域のサイズを合計するとＣＤ（Ｈ）＋Ｍバイトとなるので、初期化４において、７Ｆ０５（Ｈ）からＣＤ（Ｈ）＋Ｍバイト分が初期化されることで、未使用領域、未使用スタック領域の順番でこれらの各領域が初期化されることとなる。

また、初期化１〜４のうち初期化１、３については、ＣＰＵ４１ａの起動後、割込が許可される前に行われる処理である。一方、初期化２、４については、割込が許可されている状態で行われる処理であるが、これら初期化２、４の実行中は、割込が禁止されるようになっている。すなわち初期化１〜４の実行中においては常に割込が禁止されるようになっている。

次に、メイン制御部４１のＣＰＵ４１ａが演出制御基板９０に対してコマンドを送信する際の制御について説明する。

図１４は、メイン制御部４１から演出制御基板９０に対して送信されるコマンドの一例を示す図である。

ＢＥＴコマンドは、メダルの投入枚数、すなわち賭数の設定に使用されたメダル枚数を特定可能なコマンドであり、メダル投入時、１枚ＢＥＴスイッチ５またはＭＡＸＢＥＴスイッチ６が操作されて賭数が設定されたときに送信される。

内部当選コマンドは、内部当選フラグの当選状況、並びに成立した内部当選フラグの種類を特定可能なコマンドであり、スタートスイッチ７が操作されてゲームが開始したときに送信される。

リール回転開始コマンドは、リールの回転の開始を通知するコマンドであり、リール２Ｌ、２Ｃ、２Ｒの回転が開始されたときに送信される。

リール停止コマンドは、停止するリールが左リール、中リール、右リールのいずれかであるか、該当するリールに停止する図柄、を特定可能なコマンドであり、各リールの停止制御が行われる毎に送信される。

入賞判定コマンドは、入賞の有無、並びに入賞の種類、入賞時のメダルの払出枚数を特定可能なコマンドであり、全リールが停止して入賞判定が行われた後に送信される。

払出開始コマンドは、メダルの払出開始を通知するコマンドであり、入賞及びクレジットの精算によるメダルの払出が開始されたときに送信される。また、払出終了コマンドは、メダルの払出終了を通知するコマンドであり、入賞及びクレジットの精算によるメダルの払出が終了したときに送信される。

遊技状態コマンドは、次ゲームの遊技状態（通常遊技状態であるか、ビッグボーナス中であるか、レギュラーボーナス中であるか、等）を特定可能なコマンドであり、ゲームの終了時に送信される。

待機コマンドは、待機状態へ移行する旨を示すコマンドであり、１ゲーム終了後、賭数が設定されずに一定時間経過して待機状態に移行するときに送信される。

初期化コマンドは、遊技状態が初期化された旨を示すコマンドであり、設定終了時、すなわち設定変更モードの終了時に送信される。

これら各コマンドのうち初期化コマンドを除くコマンドは、後述するゲーム処理においてゲームの進行に応じて生成され、ＲＡＭ４１ｃの特別ワークに設けられたコマンドキューに一時格納され、前述したタイマ割込処理において送信される。尚、初期化コマンドは、設定変更モードの終了時にコマンドキューに一時格納され、前述したタイマ割込処理において送信される。

図１５は、前述したコマンドキューの構成を示す図である。コマンドキューには、最大で１６個のコマンドを格納可能な領域が設けられており、複数のコマンドを蓄積できるようになっている。また、各コマンドを格納する領域には、各格納領域毎に領域番号を示す数値（０〜１５）が対応付けて設定されている。更に、コマンドキューには、次に送信すべきコマンドが格納されている領域の領域番号を示す送信ポインタと次にコマンドを格納すべき領域の領域番号を示す格納ポインタが設定されている。送信ポインタは、コマンドキューに格納された未送信のコマンドが送信される毎に１加算され、格納ポインタは、コマンドを格納する際に１加算されるようになっており、未送信のコマンドが全て送信されたとき及び未送信のコマンドでコマンドキューの全ての領域が満タンとなったときに送信ポインタが示す領域番号と格納ポインタの領域番号とが同一の番号となる。尚、未送信のコマンドが格納されている場合には、未送信フラグがセットされるため、送信ポインタが示す領域番号と格納ポインタの領域番号とが同一の番号の場合に、未送信フラグがセットされていれば、コマンドキューが未送信のコマンドで満タンである旨が示され、未送信フラグがセットされていなければ未送信のコマンドが空である旨が示されるようになっている。

本実施例においてＣＰＵ４１ａは、０．５６ｍｓの間隔で割込３を発生させるとともに、割込３の発生によりタイマ割込処理を実行するので、タイマ割込処理は０．５６ｍｓ毎に実行されることとなる。また、図１６に示すように、タイマ割込処理では、タイマ割込１〜４が繰り返し行われるようになっており、これらタイマ割込１〜４に固有な処理が２．２４ｍｓの間隔で行われることとなる。そして、コマンドキューに格納されたコマンドの送信を行うコマンド送信処理は、タイマ割込２で実行されるので、コマンド送信処理も２．２４ｍｓの間隔で実行されることとなる。

一方、サブ制御部９１では、後に説明するがバッファしたコマンドを１．１２ｍｓの間隔で実行するタイマ割込処理（サブ）において取得する。このため、ＣＰＵ４１ａがタイマ割込処理を実行する毎、すなわち０．５６ｍｓの間隔でコマンドの送信処理を行った場合には、サブ制御部９１側でコマンドを正常に受信できない可能性がある。

しかしながら、本実施例では、前述のようにＣＰＵ４１ａがタイマ割込処理４回につき１回の割合、すなわち２．２４ｍｓの間隔でコマンド送信処理を実行することで、２つのコマンドが連続して送信される場合でも、最低２．２４ｍｓの間隔をあけて送信されることとなり、サブ制御部９１側でこれら連続して送信されるコマンドを確実に取得することができる。

図１７（ａ）（ｂ）は、本実施例におけるコマンドの送信状況の一例を示すタイミングチャートである。

本実施例では、図１７（ａ）に示すように、ゲームの進行に応じて、または設定終了時にコマンドが生成され、コマンドキューに格納される。タイマ割込２内のコマンド送信処理においてコマンドキューに格納された未送信のコマンドが検知されると、遅延時間が設定され、設定した遅延時間が経過した時点で、コマンドキューに格納された未送信のコマンドが送信される。

具体的には、コマンド送信処理においてコマンドキューに格納された未送信のコマンドを検知すると、０〜１５の範囲に設定された遅延用乱数値を取得し、取得した値を補正した２〜１７の範囲の値（Ｌ）をＲＡＭ４１ｃの特別ワークに設けられた遅延カウンタに設定する。

この際、当該遅延カウンタ値（Ｌ）を設定したコマンド送信処理及びその後のタイマ割込２内において実行するコマンド送信処理において遅延カウンタ値を１ずつ減算していき、遅延カウンタ値が０となった時点で、コマンドキューに格納されているコマンドを送信する。

すなわち、コマンド送信処理において検知されたコマンドは、コマンド送信処理の実行間隔（２．２４ｍｓ）の倍数に相当する時間、詳しくはその際取得した遅延カウンタの値（Ｌ）から１を減算した値（Ｌ−１）にコマンド送信処理の実行間隔（２．２４ｍｓ）を乗じた時間｛（Ｌ）は２〜１７の値なので２．２４〜３５．８４ｍｓ｝が経過した後、送信されることとなる。

また、本実施例では、コマンドキューに複数のコマンドを格納可能な領域が設けられており、コマンドキューに格納されたコマンドの送信を待たずに、新たに生成したコマンドをコマンドキューの空き領域に格納することが可能とされている。すなわち複数のコマンドを蓄積できるようになっている。このため、コマンドの送信が遅延されることに伴ってゲームの進行が停止してしまうことを回避できる。尚、コマンドキューが未送信のコマンドで満タンの場合はこの限りでない。

また、コマンド格納処理では、コマンドキューに複数のコマンドを格納する際にこれらコマンドをその生成順に格納するとともに、コマンド送信処理ではコマンドキューに格納された順番でコマンドを送信するようになっている。すなわちコマンドキューに格納されたコマンドは、常に生成された順番で送信されるようになっている。

また、コマンドキューに未送信のコマンドが複数格納されている場合には、最初に生成されたコマンドを送信した後、次に実行するコマンド送信処理において改めてコマンドキューに未送信のコマンドが格納されているかを判定し、コマンドが格納されている場合には、その時点でそのコマンドの遅延時間（遅延カウンタ値）を設定し、その遅延時間が経過した時点で送信する。このため、複数のコマンドがコマンドキューに格納されている場合には、各々の送信間隔が最短（遅延カウンタの値として２が決定された場合）でも、図１７（ａ）に示すように、４．４８ｍｓ（２．２４×２ｍｓ）の間隔をあけて送信されることとなる。言い換えれば、コマンドの送信後、４．４８ｍｓが経過するまでは新たなコマンドの送信が禁止されるようになっている。

本実施例のスロットマシン１では、リール２Ｌ、２Ｃ、２Ｒに配列された図柄数が２１個とされているとともに、回転速度が７５０ｍｓで１回転（１分間で８０回転）するように構成されており、各リール２Ｌ、２Ｃ、２Ｒが１図柄移動するのに要する時間は３５．７ｍｓ（＝７５０／２１ｍｓ）となる。

また、演出制御基板９０側で目押しの補助となるような演出が行われてしまうことを防止するためには、ＣＰＵ４１ａが演出制御基板９０にコマンドを送信するときに、遅延時間の最大値としてリール２Ｌ、２Ｃ、２Ｒが１図柄移動するのに要する時間以上の時間を設定する必要がある。すなわち本実施例では、遅延時間の最大値として３５．７ｍｓ以上の時間を設定する必要がある。

一方、演出制御基板９０に搭載されたサブ制御部９１による演出と、メイン制御部４１による制御とのズレが大きくなって違和感が生じるのを防止するためには、コマンド送信処理における遅延時間の最大値をできるだけ短くすることが好ましい。すなわち本実施例の場合には、遅延時間の最大値が３５．７ｍｓ以上の値で、かつ３５．７ｍｓに可能な限り近い値に設定されることが好ましい。また、本実施例では、前述したようにコマンド送信処理における遅延時間がコマンド送信処理の実行間隔（２．２４ｍｓ）の倍数に相当する時間のみ設定可能とされており、これら２．２４ｍｓの倍数で３５．７ｍｓ以上の値のうち最小の値は、２．２４ｍｓ×１６＝３５．８４ｍｓとなることから、本実施例のスロットマシン１において最適な遅延時間の最大値は３５．８４ｍｓとなる。

このため、遅延カウンタの値（Ｌ）の上限値として１７を設定すれば良く、このようにすれば遅延時間の最大値を、本実施例において目押しの補助となるような演出を防止するために最低限必要な遅延時間の最大値以上の値のうち最小の値とすることができる。

また、本実施例では、図１７（ｂ）に示すように、未送信のコマンドが検知された際に設定された遅延時間｛２．２４×（Ｌａ−１）ｍｓ｝が経過する前に停電が発生し、後述する電断割込処理が実行された場合には、当該電断割込処理においてコマンドキューに格納されたコマンド、送信ポインタ、格納ポインタの値、未送信フラグ、その時点の遅延カウンタの値Ｌａ’がバックアップされるようになっている。そして、電断が復旧して割込禁止が解除された後、未送信のコマンドが残っている場合には、その時点で設定されている遅延カウンタの値Ｌａ’が０となった時点で未送信のコマンドを送信する。すなわち電断復旧時には、電断時の遅延カウンタの値Ｌａ’から減算が再開されるようになっており、電断復旧後、遅延時間｛２．２４×（Ｌａ’−１）ｍｓ｝が経過することで未送信のコマンドを送信するようになっている。

次に、本実施例におけるメイン制御部４１のＣＰＵ４１ａが実行する各種制御内容を、図１８〜図３５に基づいて以下に説明する。

ＣＰＵ４１ａは、リセット回路４９からリセット信号が入力されると、図１８のフローチャートに示す起動処理を行う。尚、リセット信号は、電源投入時及びメイン制御部４１の動作が停滞した場合に出力される信号であるので、起動処理は、電源投入に伴うＣＰＵ４１ａの起動時及びＣＰＵ４１ａの不具合に伴う再起動時に行われる処理である。

起動処理では、まず、内蔵デバイスや周辺ＩＣ、割込モード、スタックポインタ等を初期化した後（Ｓａ１）、入力ポートから電圧低下信号の検出データを取得し、電圧低下信号が入力されているか否か、すなわち電圧が安定しているか否かを判定し（Ｓａ２）、電圧低下信号が入力されている場合には、いずれの処理も行わないループ処理に移行する。

Ｓａ２のステップにおいて電圧低下信号が入力されていないと判定した場合には、Ｉレジスタ及びＩＹレジスタの値を初期化する（Ｓａ３）。Ｉレジスタ及びＩＹレジスタの初期化により、Ｉレジスタには、割込発生時に参照する割込テーブルのアドレスが設定され、ＩＹレジスタには、ＲＡＭ４１ｃの格納領域を参照する際の基準アドレスが設定される。これらの値は、固定値であり、起動時には常に初期化されることとなる。

次いで、ＲＡＭ４１ｃへのアクセスを許可し（Ｓａ４）、設定キースイッチ３７がＯＮの状態か否かを判定する（Ｓａ５）。Ｓａ５のステップにおいて設定キースイッチ３７がＯＮの状態でなければ、ＲＡＭ４１ｃの全ての格納領域（未使用領域及び未使用スタック領域を含む）のＲＡＭパリティを計算し（Ｓａ６）、ＲＡＭパリティが０か否かを判定する（Ｓａ７）。正常に電断割込処理が行われていれば、ＲＡＭパリティが０になるはずであり、Ｓａ７のステップにおいてＲＡＭパリティが０でなければ、ＲＡＭ４１ｃに格納されているデータが正常ではないので、図１９に示すＲＡＭ異常エラー処理に移行する。

また、Ｓａ７のステップにおいてＲＡＭパリティが０であれば、更に破壊診断用データが正常か否かを判定する（Ｓａ８）。正常に電断割込処理が行われていれば、破壊診断用データが設定されているはずであり、Ｓａ８のステップにおいて破壊診断用データが正常でない場合（破壊診断用データが電断時に格納される５Ａ（Ｈ）以外の場合）にも、ＲＡＭ４１ｃのデータが正常ではないので、図１９に示すＲＡＭ異常エラー処理に移行する。

ＲＡＭ異常エラー処理では、図１９に示すように、ＲＡＭ異常エラーコードを遊技補助表示器１２に表示した後（Ｓｂ１）、いずれの処理も行わないループ処理に移行する。

また、Ｓａ８のステップにおいて破壊診断用データが正常であると判定した場合には、ＲＡＭ４１ｃのデータは正常であるので、ＲＡＭ４１ｃの非保存ワーク、未使用領域及び未使用スタック領域を初期化する初期化３を行った後（Ｓａ９）、破壊診断用データをクリアする（Ｓａ１０）。次いで、各レジスタを電断前の状態に復帰し（Ｓａ１１）、割込を許可して（Ｓａ１２）、電断前の最後に実行していた処理に戻る。

また、Ｓａ５のステップにおいて設定キースイッチ３７がＯＮの状態であれば、ＲＡＭ４１ｃの格納領域のうち、使用中スタック領域を除く全ての格納領域を初期化する初期化１を実行した後（Ｓａ１３）、設定値ワークに格納されている値（この時点では０）を１に補正する（Ｓａ１４）。次いで、割込を許可して（Ｓａ１５）、図２０に示す設定変更処理、すなわち設定変更モードに移行し（Ｓａ１６）、設定変更処理の終了後、ゲーム処理に移行する。

設定変更処理では、図２０に示すように、ＲＡＭ４１ｃの設定値ワークに格納されている設定値（設定変更処理に移行する前に設定値ワークの値は１に補正されているので、ここでは１である）を読み出す（Ｓｂ１）。

その後、リセット／設定スイッチ３８とスタートスイッチ７の操作の検出待ちの状態となり（Ｓｂ２、Ｓｂ３）、Ｓｂ２のステップにおいてリセット／設定スイッチ３８の操作が検出されると、Ｓｂ１のステップにおいて読み出した設定値に１を加算し（Ｓｂ４）、加算後の設定値が７であるか否か、すなわち設定可能な範囲を超えたか否かを判定し（Ｓｂ５）、加算後の設定値が７でなければ、再びＳｂ２、Ｓｂ３のステップにおけるリセット／設定スイッチ３８とスタートスイッチ７の操作の検出待ちの状態に戻り、Ｓｂ５のステップにおいて加算後の設定値が７であれば設定値を１に補正した後（Ｓｂ６）、再びＳｂ２、Ｓｂ３のステップにおけるリセット／設定スイッチ３８とスタートスイッチ７の操作の検出待ちの状態に戻る。

また、Ｓｂ３のステップにおいてスタートスイッチ７の操作が検出されると、その時点で選択されている変更後の設定値をＲＡＭ４１ｃの設定値ワークに格納して、設定値を確定した後（Ｓｂ７）、設定キースイッチ３７がＯＦＦの状態となるまで待機する（Ｓｂ８）。そして、Ｓｂ８のステップにおいて設定キースイッチ３７のＯＦＦが判定されると、図１８のフローチャートに復帰し、ゲーム処理に移行することとなる。

このように起動処理においては、設定キースイッチ３７がＯＮの状態ではない場合に、ＲＡＭパリティが０であるか否か、破壊診断用データが正常であるか否かを判定することでＲＡＭ４１ｃに記憶されているデータが正常か否かを判定し、ＲＡＭ４１ｃのデータが正常でなければ、ＲＡＭ異常エラー処理に移行する。ＲＡＭ異常エラー処理では、ＲＡＭ異常エラーコードを遊技補助表示器１２に表示させた後、いずれの処理も行わないループ処理に移行するので、ゲームの進行が不能化される。そして、ＲＡＭ４１ｃのデータが正常でなければ、割込が許可されることがないので、一度ＲＡＭ異常エラー処理に移行すると、設定キースイッチ３７がＯＮの状態で起動し、割込が許可されるまでは、電断しても電断割込処理は行われない。すなわち電断割込処理において新たにＲＡＭパリティが０となるようにＲＡＭ調整用データが計算されて格納されることはなく、破壊診断用データが新たに設定されることもないので、ＣＰＵ４１ａが再起動しても設定キースイッチ３７がＯＮの状態で起動した場合を除き、ＣＰＵ４１ａを再起動させてもゲームを再開させることができないようになっている。

そして、ＲＡＭ異常エラー状態に一度移行すると、設定キースイッチ３７がＯＮの状態で起動し、ＲＡＭ４１ｃの使用中スタック領域を除く全ての領域が初期化された後、設定変更処理が行われ、リセット／設定スイッチ３８の操作により新たに設定値が選択・設定されるまで、ゲームの進行が不能な状態となる。すなわちＲＡＭ異常エラー状態に移行した状態では、リセット／設定スイッチ３８の操作により新たに設定値が選択・設定されたことを条件に、ゲームの進行が不能な状態が解除され、ゲームを再開させることが可能となる。

図２１は、ＣＰＵ４１ａが実行するゲーム処理の制御内容を示すフローチャートである。

ゲーム処理では、ＢＥＴ処理（Ｓｄ１）、内部抽選処理（Ｓｄ２）、リール回転処理（Ｓｄ３）、リール停止処理（Ｓｄ４）、入賞判定処理（Ｓｄ５）、払出処理（Ｓｄ６）、ゲーム終了時処理（Ｓｄ７）を順に実行し、ゲーム終了時処理が終了すると、再びＢＥＴ処理に戻る。

Ｓｄ１のステップにおけるＢＥＴ処理では、賭数を設定可能な状態で待機し、所定数の賭数が設定され、スタートスイッチ７が操作された時点で賭数を確定する処理を実行する。また、前回のゲームでリプレイ入賞が発生した場合には、前回のゲームと同じ賭数を設定する。

Ｓｄ２のステップにおける内部抽選処理では、Ｓｄ１のステップにおけるスタートスイッチ７の検出によるゲームスタートと同時に内部抽選用の乱数を抽出し、抽出した乱数の値に基づいて上記した各役への入賞を許容するかどうかを決定する処理を行う。この内部抽選処理では、それぞれの抽選結果に基づいて、ＲＡＭ４１ｃに当選フラグが設定される。

Ｓｄ３のステップにおけるリール回転処理では、各リール２Ｌ、２Ｃ、２Ｒを回転させる処理を実行する。このリール回転処理においては、全てのリール２Ｌ、２Ｃ、２Ｒが定速回転した時点でストップスイッチ８Ｌ、８Ｃ、８Ｒの操作を有効とする。

Ｓｄ４のステップにおけるリール停止処理では、遊技者によるストップスイッチ８Ｌ、８Ｃ、８Ｒの操作が検出され、各リール２Ｌ、２Ｃ、２Ｒの停止条件が成立したことに応じて対応するリール２Ｌ、２Ｃ、２Ｒの回転を停止させる処理を実行する。

Ｓｄ５のステップにおける入賞判定処理では、Ｓｄ４のステップにおいて全てのリール２Ｌ、２Ｃ、２Ｒの回転が停止したと判定した時点で、各リール２Ｌ、２Ｃ、２Ｒに導出された表示結果に応じて入賞が発生したか否かを判定する処理を実行する。

Ｓｄ６のステップにおける払出処理では、Ｓｄ５のステップにおいて入賞の発生が判定された場合に、その入賞に応じた払出枚数に基づきクレジットの加算並びにメダルの払出等の処理を行う。

Ｓｄ７のステップにおけるゲーム終了時処理では、次のゲームに備えて遊技状態を設定する処理を実行する。また、ゲーム終了時処理では、ＲＡＭ４１ｃの未使用領域及び未使用スタック領域を初期化する初期化４を行うとともに、特に、ビッグボーナス終了時においては、ＲＡＭ４１ｃの未使用領域及び未使用スタック領域に加えて一般ワークを初期化する初期化２を行う。

図２２〜２４は、ＣＰＵ４１ａがＳｄ２のステップにおいて実行する内部抽選処理の制御内容を示すフローチャートである。

内部抽選処理では、まず、詳細を後述する乱数取得処理を行う（Ｓｅ１）。この乱数取得処理においては、乱数発生回路（図示略）が発生する乱数に基づいて、内部抽選用の乱数の値が取得されることとなる。

そして、ＲＡＭの設定値ワークに格納されている設定値を読み出し（Ｓｅ２）、読み出した設定値が１〜６の範囲か否か、すなわち設定値ワークに格納されている設定値が適正な値か否かを判定し（Ｓｅ３）、読み出した設定値が１〜６の範囲の値でなければ、図１９に示すＲＡＭ異常エラー処理に移行する。

また、Ｓｅ３のステップにおいて読み出した設定値が１〜６の範囲であれば、現在の遊技状態が通常遊技状態であるか否かを判定し（Ｓｅ４）、通常遊技状態であれば、通常遊技状態に対応して、図６（ａ）に示す遊技状態別当選役テーブルに登録されている順番で小役及び再遊技役を読み出す（Ｓｅ５）。Ｓｄ１のステップで設定されたＢＥＴ数（賭数）を読み出し、当該役と読み出したＢＥＴ数に対応する役について、図６（ｂ）の小役及び再遊技役用の役別テーブルから共通フラグの設定状況を取得する（Ｓｅ６）。この結果、当該役、当該ＢＥＴ数について共通フラグが設定されているかどうかを判定する（Ｓｅ７）。

共通フラグが設定されていれば、当該役、当該ＢＥＴ数について図６（ｂ）の小役及び再遊技役用の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ８）。そして、Ｓｅ１０の処理に進む。共通フラグが設定されていなければ、当該役、当該ＢＥＴ数について読み出した設定値に対応して小役及び再遊技役用の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ９）。そして、Ｓｅ１０の処理に進む。

Ｓｅ１０のステップでは、Ｓｅ８またはＳｅ９のステップにおいて取得した判定値数を内部抽選用の乱数の値に加算し、加算の結果を新たな内部抽選用の乱数の値とする。ここで、判定値数を内部抽選用の乱数の値に加算したときにオーバーフローが生じたかどうかを判定する（Ｓｅ１１）。オーバーフローが生じた場合には、当該役の当選フラグをＲＡＭ４１ｃに設定する（Ｓｅ１２）。そして、図２３に示すＳｅ１４の処理に進む。

Ｓｅ１１のステップにおいてオーバーフローが生じていない場合には、通常遊技状態について定められた小役及び再遊技役のうちで未だ処理対象としていない役があるかどうかを判定する（Ｓｅ１３）。未だ処理対象としていない役があれば、Ｓｅ５の処理に戻り、通常遊技状態について定められた小役及び再遊技役から次の役を処理対象として処理を継続する。処理対象としていない役がなければ、図２３に示すＳｅ１４の処理に進む。

Ｓｅ１４のステップでは、前回以前のゲームでＲＡＭ４１ｃにレギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定され、当該当選フラグに基づいて入賞することなく持ち越されているかどうかを判定する（Ｓｅ１４）。レギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定されていれば、内部抽選処理を終了して、図２１のフローチャートに復帰する。また、レギュラーボーナス当選フラグもビッグボーナス当選フラグも設定されていなければ、内部抽選用の乱数を加算前の値、すなわちＳｅ１の乱数取得処理において取得した値に戻す（Ｓｅ１５）。

次いで、図６（ａ）に示す遊技状態別当選役テーブル及び図６（ｃ）に示す特別役用の役別テーブルを参照し、遊技状態別当選役テーブルに登録されている通常遊技状態の抽選対象となる特別役を、特別役用の役別テーブルに登録されている順番で読み出す（Ｓｅ１６）。この際、特別役のハズレが特別役用の役別テーブルに登録されている場合には、特別役のハズレについても登録されている順番で読み出す。更に、図６（ｃ）の特別役用の役別テーブルから共通フラグの設定状況を取得する（Ｓｅ１７）。この結果、当該役について共通フラグが設定されているかどうかを判定する（Ｓｅ１８）。

共通フラグが設定されていれば、当該役について図６（ｃ）の特別役用の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ１９）。そして、Ｓｅ２１の処理に進む。共通フラグが設定されていなければ、当該役について読み出した設定値に対応して特別役用の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ２０）。そして、Ｓｅ２１の処理に進む。

Ｓｅ２１のステップでは、Ｓｅ１９またはＳｅ２０のステップにおいて取得した判定値数を内部抽選用の乱数の値に加算し、加算の結果を新たな内部抽選用の乱数の値とする。ここで、判定値数を内部抽選用の乱数の値に加算したときにオーバーフローが生じたかどうかを判定する（Ｓｅ２２）。オーバーフローが生じた場合には、当該役がハズレ−Ａまたはハズレ−Ｂであるか否かを判定する（Ｓｅ２３）。当該役がハズレ−Ａまたはハズレ−Ｂのいずれかであれば、内部抽選処理を終了して、図２１のフローチャートに復帰する。また、当該役がハズレ−Ａでもなく、ハズレ−Ｂでもなければ、当該役の当選フラグをＲＡＭ４１ｃに設定する（Ｓｅ２４）。そして、内部抽選処理を終了して、図２１のフローチャートに復帰する。

Ｓｅ２２のステップにおいてオーバーフローが生じていない場合には、通常遊技状態について定められた特別役（特別役のハズレ含む）のうちで未だ処理対象としていない役があるかどうかを判定する（Ｓｅ２５）。未だ処理対象としていない役があれば、Ｓｅ１６の処理に戻り、通常遊技状態について定められた特別役（特別役のハズレ含む）から次の役を処理対象として処理を継続する。処理対象としていない役がなければ、内部抽選処理を終了して、図２１のフローチャートに復帰する。

また、Ｓｅ４のステップにおいて、現在の遊技状態が通常遊技状態でなければ、小役ゲームか否かを判定する（Ｓｅ２６）。小役ゲームであれば、小役ゲームに対応して、図６（ａ）の遊技状態別当選役テーブルに登録されている役を順番に読み出し（Ｓｅ２７）、Ｓｅ２９の処理に進む。Ｓｅ２６のステップにおいて小役ゲームでなければ、レギュラーボーナスであるので、レギュラーボーナスに対応して図６（ａ）の遊技状態別当選役テーブルに登録されている役を順番に読み出し（Ｓｅ２８）、Ｓｅ２９の処理に進む。

Ｓｅ２９のステップでは、Ｓｅ２７及びＳｅ２８のステップで読み出した役の種類がレギュラーボーナス（２）またはＪＡＣＩＮであるかどうかを判定する。レギュラーボーナス（２）またはＪＡＣＩＮである場合には、前回以前のゲームでＲＡＭ４１ｃにレギュラーボーナス（２）当選フラグが既に設定され、当該当選フラグに基づいて入賞することなく持ち越されているかどうかを判定する（Ｓｅ３０）。読み出した役の種類がレギュラーボーナス（２）でもＪＡＣＩＮでもなければ、そのままＳｅ３１の処理に進む。

レギュラーボーナス（２）当選フラグが既に設定されていれば、内部抽選処理を終了して、図２１のフローチャートに復帰する（レギュラーボーナス（２）及びＪＡＣＩＮは、前述のように遊技状態別当選役テーブルにおいて小役よりも後に登録されているので、これで内部抽選処理が終了することとなるので）。読み出した役の種類がレギュラーボーナス（２）またはＪＡＣＩＮであっても、レギュラーボーナス（２）当選フラグが設定されていなければ、Ｓｅ３１の処理に進む。

Ｓｅ３１のステップでは、更にＳｄ１のステップで設定されたＢＥＴ数（賭数）を読み出し、当該役と読み出したＢＥＴ数に対応する役について、図６（ｂ）（ｃ）の役別テーブルから共通フラグの設定状況を取得する。この結果、当該役、当該ＢＥＴ数について共通フラグが設定されているかどうかを判定する（Ｓｅ３２）。

共通フラグが設定されていれば、当該役、当該ＢＥＴ数について図６（ｂ）（ｃ）の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ３３）。そして、Ｓｅ３５の処理に進む。共通フラグが設定されていなければ、当該役、当該ＢＥＴ数について読み出した設定値に対応して図６（ｂ）（ｃ）の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ３４）。そして、Ｓｅ３５の処理に進む。

Ｓｅ３５のステップでは、Ｓｅ３３またはＳｅ３４のステップにおいて取得した判定値数を内部抽選用の乱数の値に加算し、加算の結果を新たな内部抽選用の乱数の値とする。ここで、判定値数を内部抽選用の乱数の値に加算したときにオーバーフローが生じたかどうかを判定する（Ｓｅ３６）。オーバーフローが生じた場合には、当該役の当選フラグをＲＡＭ４１ｃに設定する（Ｓｅ３７）。そして、内部抽選処理を終了して、図２１のフローチャートに復帰する。

Ｓｅ３６のステップにおいてオーバーフローが生じていない場合には、当該遊技状態について定められた役のうちで未だ処理対象としていない役があるかどうかを判定する（Ｓｅ３８）。未だ処理対象としていない役があれば、Ｓｅ２６の処理に戻り、当該遊技状態について定められた次の役を処理対象として処理を継続する。処理対象としていない役がなければ、内部抽選処理を終了して、図２１のフローチャートに復帰する。

以上のように内部抽選処理においては、設定値ワークに格納されている設定値が適正な値であるか否かを確認し、設定値が適正な値でない場合には、前述したＲＡＭ異常エラー処理に移行し、起動時にＲＡＭ４１ｃのデータが正常ではないと判定された場合と同様に、ＲＡＭ異常エラー状態となり、ゲームの進行が不能化されるようになっている。

また、通常遊技状態においては、同一の内部抽選用の乱数につき小役及び再遊技役と特別役との抽選が別個に行われるようになっているため、通常遊技状態においては、当選となる乱数の範囲が重複する小役（本実施例では、チェリー及びスイカ）と特別役（本実施例では、ビッグボーナス（１）〜（３））とが同時に当選することがある。

次に、Ｓｅ１のステップにおける乱数取得処理を図２５のフローチャートに基づいて詳しく説明する。乱数取得処理では、まず、割込を禁止する（Ｓｆ１）。次に、サンプリング回路４３にサンプリング指令を出力し、乱数発生回路４２が発生している乱数をラッチさせ、ラッチさせた乱数の値をＩ／Ｏポート４１ｄから入力して、これを抽出する。乱数発生回路４２から抽出された乱数の値は、汎用レジスタ４１ＧＲに格納される（Ｓｆ２）。

次に、汎用レジスタ４１ＧＲに格納された乱数の下位バイトの値と上位バイトの値を、ＲＡＭ４１ｃの作業領域を用いて互いに入れ替える（Ｓｆ３）。次に、汎用レジスタ４１ＧＲに格納された乱数の値を８０８０ｈと論理和演算する（Ｓｆ４）。更に上位バイト（第１５〜第８ビット）を１ビットずつ下位にシフトし、これによって空いた第１５ビットに１を挿入する。このときに汎用レジスタ４１ＧＲに格納された値が内部抽選用の乱数として取得され、ＲＡＭ４１ｃの所定の領域に保存される（Ｓｆ５）。そして、Ｓｆ１のステップで禁止した割込を許可してから（Ｓｆ６）、乱数取得処理を終了して、図２４のフローチャートに復帰する。

次に、ＣＰＵ４１ａが初期化条件の成立に応じて実行する初期化１〜４の制御内容を図２６〜図３０のフローチャートに基づいて説明する。

図２６は、ＣＰＵ４１ａがＳａ１３のステップ、すなわち設定変更モードへの移行前に実行する初期化１の制御内容を示すフローチャートである。

初期化１では、まず、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化１に対応して登録されている開始アドレスと初期化サイズを読み出す（Ｓｇ１）。読み出した開始アドレス（７Ｅ００（Ｈ））にポインタをセットする（Ｓｇ２）。次いで、未使用スタック領域のサイズ（Ｍ＝スタックポインタ−７ＦＤ２（Ｈ））を計算し（Ｓｇ３）、初期化する領域のバイト数（１ＤＭ（Ｈ）＋Ｍ）をセットする（Ｓｇ４）。そして、Ｓｇ２でセットされた開始アドレスからＳｇ４でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理を実行し（Ｓｇ５）、ＲＡＭクリア処理が終了すると、初期化１を終了してもとの処理に復帰する。

図２７は、図２６のＳｇ５のステップにおいて実行するＲＡＭクリア処理の制御内容を示すフローチャートである。

ＲＡＭクリア処理では、ポインタが示すアドレスが示す１バイトのデータを０クリアし（Ｓｈ１）、初期化バイト数（初期化する領域としてセットされたバイト数）を１減算する（Ｓｈ２）。次いで、減算後の初期化バイト数が０となったか否か、すなわち指定されたバイト数全ての初期化が終了したか否かを判定する（Ｓｈ３）。減算後の初期化バイト数が０でなければ、ポインタを１進めて（Ｓｈ４）、Ｓｈ１の処理に戻り、初期化バイト数が０となるまでＳｈ１〜４の処理を繰り返し行う。そして、Ｓｈ３のステップにおいて減算後の初期化バイト数が０であれば、指定されたバイト数全ての初期化が終了したこととなるので、ＲＡＭクリア処理を終了し、もとの処理に復帰する。

図２８は、ＣＰＵ４１ａがＳｄ７のゲーム終了時処理においてビッグボーナス終了時に実行する初期化２の制御内容を示すフローチャートである。

初期化２では、まず、割込を禁止した後（Ｓｉ１）、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化２に対応して登録されている開始アドレスと初期化サイズを読み出す（Ｓｉ２）。初期化２には、２つの開始アドレス及びそれぞれに対応する初期化サイズが登録されているので、読み出した開始アドレスのうち最初に初期化する領域の開始アドレス（７Ｅ２８（Ｈ））にポインタをセットし（Ｓｉ３）、最初に初期化する領域のバイト数（６７（Ｈ））をセットし（Ｓｉ４）、Ｓｉ３でセットされた開始アドレスからＳｉ４でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理（図２７参照）を実行する（Ｓｉ５）。ＲＡＭクリア処理が終了すると、読み出した開始アドレスのうち２番目に初期化する領域の開始アドレス（７ＥＢＡ（Ｈ））にポインタをセットし（Ｓｉ６）、未使用スタック領域のサイズ（Ｍ＝スタックポインタ−７ＦＤ２（Ｈ））を計算し（Ｓｉ７）、２番目に初期化する領域のバイト数（１１８（Ｈ）＋Ｍ）をセットする（Ｓｉ８）。そして、Ｓｉ６でセットされた開始アドレスからＳｉ８でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理（図２７参照）を実行し（Ｓｉ９）、ＲＡＭクリア処理が終了すると、Ｓｉ１のステップにおいて禁止していた割込を許可し（Ｓｉ１０）、初期化２を終了してもとの処理に復帰する。

図２９は、ＣＰＵ４１ａがＳａ９のステップ、すなわち起動時にＲＡＭ４１ｃのデータが正常である場合に実行する初期化３の制御内容を示すフローチャートである。

初期化３では、まず、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化３に対応して登録されている開始アドレスと初期化サイズを読み出す（Ｓｊ１）。初期化３には、２つの開始アドレス及びそれぞれに対応する初期化サイズが登録されているので、読み出した開始アドレスのうち最初に初期化する領域の開始アドレス（７ＥＢ７（Ｈ））にポインタをセットし（Ｓｊ２）、最初に初期化する領域のバイト数（３（Ｈ））をセットし（Ｓｊ３）、Ｓｊ２でセットされた開始アドレスからＳｊ３でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理（図２７参照）を実行する（Ｓｊ４）。ＲＡＭクリア処理が終了すると、読み出した開始アドレスのうち２番目に初期化する領域の開始アドレス（７Ｆ０５（Ｈ））にポインタをセットし（Ｓｊ５）、未使用スタック領域のサイズ（Ｍ＝スタックポインタ−７ＦＤ２（Ｈ））を計算し（Ｓｊ６）、２番目に初期化する領域のバイト数（ＣＤ（Ｈ）＋Ｍ）をセットする（Ｓｊ７）。そして、Ｓｊ５でセットされた開始アドレスからＳｊ７でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理（図２７参照）を実行し（Ｓｊ８）、ＲＡＭクリア処理が終了すると、初期化３を終了してもとの処理に復帰する。

図３０は、ＣＰＵ４１ａがＳｄ７のゲーム終了時処理において各ゲーム毎に実行する初期化４の制御内容を示すフローチャートである。

初期化４では、まず、割込を禁止した後（Ｓｋ１）、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化４に対応して登録されている開始アドレスと初期化サイズを読み出す（Ｓｋ２）。読み出した開始アドレス（７Ｆ０５（Ｈ））にポインタをセットする（Ｓｋ３）。次いで、未使用スタック領域のサイズ（Ｍ＝スタックポインタ−７ＦＤ２（Ｈ））を計算し（Ｓｋ４）、初期化する領域のバイト数（ＣＤ（Ｈ）＋Ｍ）をセットする（Ｓｋ５）。そして、Ｓｋ３でセットされた開始アドレスからＳｋ５でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理（図２７参照）を実行し（Ｓｋ６）、ＲＡＭクリア処理が終了すると、Ｓｋ１のステップにおいて禁止していた割込を許可し（Ｓｋ７）、初期化４を終了してもとの処理に復帰する。

図３１及び図３２は、ＣＰＵ４１ａが割込３の発生に応じて、すなわち０．５６ｍｓの間隔で設定変更処理やゲーム処理に割り込んで実行するタイマ割込処理の制御内容を示すフローチャートである。

タイマ割込処理においては、まず、割込を禁止する（Ｓｍ１）。すなわち、タイマ割込処理の実行中に他の割込処理が実行されることを禁止する。そして、使用中のレジスタをスタック領域に退避する（Ｓｍ２）。

次いで、４種類のタイマ割込１〜４から当該タイマ割込処理において実行すべきタイマ割込を識別するための分岐用カウンタを１進める（Ｓｍ３）。Ｓｍ３のステップでは、分岐用カウンタ値が０〜２の場合に１が加算され、カウンタ値が３の場合に０に更新される。すなわち分岐用カウンタ値は、タイマ割込処理が実行される毎に、０→１→２→３→０・・・の順番でループする。

次いで、分岐用カウンタ値を参照して２または３か、すなわちタイマ割込３またはタイマ割込４かを判定し（Ｓｍ４）、タイマ割込３またはタイマ割込４ではない場合、すなわちタイマ割込１またはタイマ割込２の場合には、リールモータ３２Ｌ、３２Ｃ、３２Ｒの始動時または定速回転中か否かを確認し、リールモータ３２Ｌ、３２Ｃ、３２Ｒの始動時または定速回転中であれば、後述するＳｍ８のモータステップ処理において変更した位相信号データや後述するＳｍ２３の最終停止処理において変更した位相信号データを出力するモータ位相信号出力処理を実行する（Ｓｍ５）。

次いで、分起用カウンタ値を参照して１か否か、すなわちタイマ割込２か否かを判定し（Ｓｍ６）、タイマ割込２ではない場合、すなわちタイマ割込１の場合には、リールモータ３２Ｌ、３２Ｃ、３２Ｒの始動時のステップ時間間隔の制御を行うリール始動処理（Ｓｍ７）、リールモータ３２Ｌ、３２Ｃ、３２Ｒの位相信号データの変更を行うモータステップ処理（Ｓｍ８）、リールモータ３２Ｌ、３２Ｃ、３２Ｒの停止後、一定時間経過後に位相信号を１相励磁に変更するモータ位相信号スタンバイ処理（Ｓｍ９）を順次実行した後、Ｓｍ２においてスタック領域に退避したレジスタを復帰し（Ｓｍ２０）、Ｓｍ１のステップにおいて禁止した割込を許可して（Ｓｍ２１）、割込前の処理に戻る。

また、Ｓｍ６のステップにおいてタイマ割込２の場合には、各種表示器をダイナミック点灯させるＬＥＤダイナミック表示処理（Ｓｍ１０）、各種ＬＥＤ等の点灯信号等のデータを出力ポートへ出力する制御信号等出力処理（Ｓｍ１１）、各種ソフトウェア乱数を更新する乱数更新処理（Ｓｍ１２）、各種時間カウンタを更新する時間カウンタ更新処理（Ｓｍ１３）、コマンドキューに格納されたコマンドを演出制御基板９０に対して送信するコマンド送信処理（Ｓｍ１４）、外部出力信号を更新する外部出力信号更新処理（Ｓｍ１５）を順次実行した後、Ｓｍ２においてスタック領域に退避したレジスタを復帰し（Ｓｍ２０）、Ｓｍ１のステップにおいて禁止した割込を許可して（Ｓｍ２１）、割込前の処理に戻る。

また、Ｓｍ４のステップにおいてタイマ割込３またはタイマ割込４であれば、更に、分起用カウンタ値を参照して３か否か、すなわちタイマ割込４か否かを判定し（Ｓｍ１６）、タイマ割込４でなければ、すなわちタイマ割込３であれば、入力ポートから各種スイッチ類の検出データを入力するポート入力処理（Ｓｍ１７）、定速回転中のリール２Ｌ、２Ｃ、２Ｒの原点通過をチェックする原点通過時処理（Ｓｍ１８）、各種スイッチ類の検出信号に基づいてこれら各種スイッチが検出条件を満たしているか否かを判定するスイッチ入力判定処理（Ｓｍ１９）を順次実行した後、Ｓｍ２においてスタック領域に退避したレジスタを復帰し（Ｓｍ２０）、Ｓｍ１のステップにおいて禁止した割込を許可して（Ｓｍ２１）、割込前の処理に戻る。

また、Ｓｍ１７のステップにおいてタイマ割込４であれば、有効なストップスイッチ８Ｌ、８Ｃ、８Ｒの検出が判定されたときに、停止位置を決定し、何ステップ後に停止すれば良いかを算出する停止スイッチ処理（Ｓｍ２２）、停止スイッチ処理で算出された停止までのステップ数をカウントして、停止する時期になったら２相励磁によるブレーキを開始する停止処理（Ｓｍ２３）、停止処理においてブレーキを開始してから一定時間後に３相励磁とする最終停止処理（Ｓｍ２４）を順次実行した後、Ｓｍ２においてスタック領域に退避したレジスタを復帰し（Ｓｍ２０）、Ｓｍ１のステップにおいて禁止した割込を許可して（Ｓｍ２１）、割込前の処理に戻る。

図３３は、ＣＰＵ４１ａが遊技の進行に応じてコマンドを生成し、コマンドキューに格納する際に実行するコマンド格納処理の制御内容を示すフローチャートである。

尚、ＣＰＵ４１ａが送信するコマンドは、２バイトで構成され、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの内容）を表す。また、本実施例で示すコマンドの形態は一例であって他のデータ形態を用いても良い。また、本実施例では、コマンドを２バイトの信号で構成しているが、これらコマンドを１バイトの信号または３バイト以上の信号で構成しても良い。

コマンド格納処理では、まず、送信すべきコマンドを構成するＭＯＤＥとＥＸＴを生成する（Ｓｎ１）。そして、生成したコマンドを格納ポインタが示す領域番号の領域、すなわちコマンドキューの空き領域に格納した後（Ｓｎ２）、格納ポインタが示す領域番号に１を加算する（Ｓｎ３）。尚、領域番号は０〜１５の範囲の数値なので、格納ポインタが示す通し番号が１５の場合に１を加算して１６となったときには０に更新する。

次いで、未送信フラグがセットされているか否かを確認し（Ｓｎ４）、未送信フラグがセットされていなければ未送信フラグをセットする（Ｓｎ５）。そして、格納ポインタが示す領域番号が送信ポインタが示す領域番号と一致したか否か、すなわち未送信のコマンドでコマンドキューの全ての領域が満タンとなったか否かを確認し、一致している場合には、コマンドキューに格納されている未送信のコマンドが送信されて格納ポインタが示す領域番号と送信ポインタが示す領域番号とが一致しなくなるまで待機し、格納ポインタが示す領域番号と送信ポインタが示す領域番号とが一致しなくなった時点、すなわちコマンドキューに空きができた時点でコマンド格納処理を終了する（Ｓｎ６）。

図３４は、ＣＰＵ４１ａが前述したタイマ割込処理のタイマ割込２内において実行するコマンド送信処理の制御内容を示すフローチャートである。

コマンド送信処理では、まず、コマンドの送信遅延時間を設定するための遅延カウンタが０より大きいか否か、すなわちコマンドキューに格納されたコマンドの送信待ちの状態であるか否かを判定する（Ｓｐ１）。

Ｓｐ１において送信待ちの状態でない場合には、コマンドキューに未送信のコマンドが格納されている旨を示す前述の未送信フラグがセットされているか否かを判定する（Ｓｐ２）。Ｓｐ２において未送信フラグがセットされていない場合には、送信すべきコマンドが格納されていないので、コマンド送信処理を終了する。

また、Ｓｐ２において未送信フラグがセットされている場合、すなわちコマンドキューに未送信のコマンドが格納されている場合には、乱数カウンタから０〜１５の範囲でランダムに発生する乱数値を取得し（Ｓｐ３）、取得した乱数値に２を加算して２〜１７の値に補正し、遅延カウンタに設定する（Ｓｐ４）。

次いで、遅延カウンタ値を１減算し（Ｓｐ５）、遅延カウンタ値が０より大きいか否か、すなわちコマンドキューの送信ポインタ値が示す領域に格納されたコマンドの送信遅延時間が経過したか否か、を判定し（Ｓｐ６）、遅延カウンタ値が０より大きい場合、すなわち送信遅延時間が経過していない場合には、コマンド送信処理を終了する。

また、Ｓｐ６のステップにおいて遅延カウンタ値が０の場合、すなわち送信遅延時間が経過した場合には、コマンドキューの送信ポインタ値が示す領域に格納されたコマンドを演出制御基板９０に対して送信する（Ｓｐ７〜Ｓｐ１０）。詳しくは、まず、コマンドキューの送信ポインタ値が示す領域に格納されたコマンドを構成するＭＯＤＥを出力し（Ｓｐ７）、コマンドを出力した旨をサブ制御部９１に通知するためのストローブ信号を所定時間（本実施例では、１０μｓ）出力する（Ｓｐ８）。そして、送信ポインタ値が示す領域に格納されたコマンドを構成するＥＸＴを出力し（Ｓｐ９）、再度ストローブ信号を所定時間出力する（Ｓｐ１０）。

次いで、送信ポインタが示す領域番号に１を加算する（Ｓｐ１１）。尚、領域番号は０〜１５の範囲の数値なので、送信ポインタが示す領域番号が１５の場合に１を加算して１６となったときには０に更新する。

次いで、送信ポインタが示す領域番号が格納ポインタが示す通し番号と一致したか否か、すなわちコマンドキューに送信すべきコマンドが格納されているか否かを確認し（Ｓｐ１２）、一致している場合には、未送信フラグをクリアしてコマンド送信処理を終了する（Ｓｐ１３）。

また、Ｓｐ１において遅延カウンタ値が０より大きい、すなわち送信待ちの状態であると判定した場合には、Ｓｐ５に移行し、送信遅延時間が経過した場合にはコマンドキューの送信ポインタ値が示す領域に格納されたコマンドを送信するとともに、未送信のコマンドが空になった場合には未送信フラグをクリアする等の処理を行い（Ｓｐ５〜Ｓｐ１３）、コマンド送信処理を終了する。

図３５は、ＣＰＵ４１ａが割込２の発生に応じて、すなわち電断検出回路４８からの電圧低下信号が入力されたときに設定変更処理やゲーム処理に割り込んで実行する電断割込処理の制御内容を示すフローチャートである。

電断割込処理においては、まず、割込を禁止する（Ｓｑ１）。すなわち電断割込処理の開始にともなってその他の割込処理が実行されることを禁止する。次いで、使用している可能性がある全てのレジスタをスタック領域に退避する（Ｓｑ２）。尚、前述したＩレジスタ及びＩＹレジスタの値は使用されているが、電源投入時の初期化に伴って常に同一の固定値が設定されるため、ここでは保存されない。

次いで、入力ポートから電圧低下信号の検出データを取得し、電圧低下信号が入力されているか否かを判定する（Ｓｑ３）。この際、電圧低下信号が入力されていなければ、Ｓｑ２においてスタック領域に退避したレジスタを復帰し（Ｓｑ４）、Ｓｑ１のステップにおいて禁止した割込を許可して（Ｓｑ５）、割込前の処理に戻る。

また、Ｓｑ３のステップにおいて電圧低下信号が入力されていれば、破壊診断用データ（本実施例では、５Ａ（Ｈ））をセットして（Ｓｑ６）、全ての出力ポートを初期化する（Ｓｑ７）。次いでＲＡＭ４１ｃの全ての格納領域（未使用領域及び未使用スタック領域を含む）の排他的論理和が０になるようにＲＡＭパリティ調整用データを計算してセットし（Ｓｑ８）、ＲＡＭ４１ｃへのアクセスを禁止する（Ｓｑ９）。

そして、電圧低下信号が入力されているか否かの判定（Ｓｑ１０、尚、Ｓｑ１０は、Ｓｑ３と同様の処理である）を除いて、何らの処理も行わないループ処理に入る。すなわち、そのまま電圧が低下すると内部的に動作停止状態になる。よって、電断時に確実にＣＰＵ４１ａは動作停止する。また、このループ処理において、電圧が回復し、電圧低下信号が入力されない状態となると、前述した起動処理が実行され、ＲＡＭパリティが０となり、かつ破壊診断用データが正常であれば、元の処理に復帰することとなる。

尚、本実施例では、ＲＡＭ４１ｃへのアクセスを禁止した後、電圧低下信号の出力状況を監視して、電圧低下信号が入力されなくなった場合に電圧の回復を判定し、起動処理へ移行するようになっているが、ループ処理において何らの処理も行わず、ループ処理が行われている間に、電圧が回復し、リセット回路４９からリセット信号が入力されたことに基づいて、起動処理へ移行するようにしても良い。

次に、演出制御基板９０に搭載されたサブ制御部９１のＣＰＵ９１ａが実行する各種制御内容を、図３６〜図３８のフローチャートに基づいて以下に説明する。

サブ制御部９１は、リセット回路９５からリセット信号が入力されると、図３６に示す起動処理（サブ）を行う。

起動処理（サブ）では、内蔵デバイスや周辺ＩＣ、割込モード、スタックポインタ等を初期化した後（Ｓｒ１）、ＲＡＭ９１ｃへのアクセスを許可する（Ｓｒ２）。そして、ＲＡＭ９１ｃの全ての格納領域のＲＡＭパリティを計算し（Ｓｒ３）、ＲＡＭパリティが０か否かを判定する（Ｓｒ４）。ＲＡＭ９１ｃのデータが正常であれば、ＲＡＭパリティが０になるはずであり、Ｓｒ４のステップにおいてＲＡＭパリティが０であれば、ＲＡＭ９１ｃに格納されているデータが正常であるので、各レジスタを復帰した後（Ｓｒ５）、割込を許可して（Ｓｒ７）、ループ処理に移行する。すなわち電断時の制御状態に復帰する。また、Ｓｒ４のステップにおいてＲＡＭパリティが０でなければ、ＲＡＭ９１ｃに格納されているデータが正常ではないので、ＲＡＭ９１ｃを初期化した後（Ｓｒ６）、割込を許可して（Ｓｒ７）、ループ処理に移行する。

図３７は、ＣＰＵ９１ａが、遊技制御基板４０から出力されたストローブ信号の検出に基づき他の処理に割り込んで実行するコマンド受信割込処理の制御内容を示すフローチャートである。尚、ストローブ信号は、コマンド送信時にサブ制御部９１の割込端子に入力される信号である。

コマンド受信割込処理においては、まず、割込を禁止し（Ｓｓ１）、レジスタをＲＡＭ９１ｃに退避する（Ｓｓ２）。そして、入力ポートからコマンド伝送ラインの検出データ、すなわち遊技制御基板４０から出力されるＭＯＤＥを取得するとともに（Ｓｓ３）、再度ストローブ信号が検出されるまで待機する（Ｓｓ４）。

次いで、再度ストローブ信号を検出すると、再び入力ポートからコマンド伝送ラインの検出データ、すなわち遊技制御基板４０から出力されるＥＸＴを取得する（Ｓｓ５）。そして、ＭＯＤＥとＥＸＴから構成されるコマンドをＲＡＭ９１ｃに設けられたバッファに格納する（Ｓｓ６）。そして、Ｓｓ２において退避したレジスタを復帰し（Ｓｓ７）、Ｓｓ１において禁止した割込を許可し（Ｓｓ８）、割込前の状態に戻る。

図３８は、ＣＰＵ９１ａが内部クロックのカウントに基づいて１．１２ｍｓの間隔で実行するタイマ割込処理（サブ）の制御内容を示すフローチャートである。

タイマ割込処理（サブ）においては、まず、バッファにコマンドが格納されているか否かを判定する（Ｓｔ１）。格納されていれば、バッファからコマンドを取得し（Ｓｔ２）、取得したコマンドが初期化コマンドであるか否かを判定する（Ｓｔ３）。そして取得したコマンドが初期化コマンドであれば、ＲＡＭ９１ｃを初期化した後（Ｓｔ７）、Ｓｔ８の処理に進む。

また、Ｓｔ３において、取得したコマンドが初期化コマンドでないと判定された場合には、コマンドの内容に応じた演出用周辺機器の制御内容を設定する演出設定処理と（Ｓｔ４）、設定された制御内容に従って演出用周辺機器を制御する演出制御処理を行い（Ｓｔ５）、コマンドに応じた演出の制御を実行し、各種カウンタを更新するカウンタ更新処理を行った後（Ｓｔ６）、Ｓｔ８の処理に進む。

Ｓｔ８のステップでは、起動時にＲＡＭ９１ｃにバックアップされているデータの内容が正常であるか否かを確認できるように、ＲＡＭ９１ｃの全ての格納領域の排他的論理和が０になるようにＲＡＭパリティ調整用データを計算してセットし、タイマ割込処理（サブ）を終了する。すなわちＣＰＵ９１ａは、メイン制御部４１のＣＰＵ４１ａのように電断検出時にＲＡＭパリティ調整用データをセットするのではなく、定期的に実行されるタイマ割込処理（サブ）毎に、ＲＡＭパリティ調整用データをセットし、いつ電断しても、復旧時にＲＡＭ９１ｃにバックアップされているデータの内容が正常であるか否かを判定できるようになっている。

次に停電時におけるメイン制御部４１のＣＰＵ４１ａ及びサブ制御部９１のＣＰＵ９１ａの動作状況を図３９のタイミングチャートに基づいて説明する。

まず、電断検出回路４８は、＋２５Ｖの直流電圧（以下電源監視用電圧と称す）が＋１８Ｖ以下となったとき（ｔａ１）に電圧低下信号をメイン制御部４１に対して出力する。電圧低下信号が入力された際にＣＰＵ４１ａが設定変更処理やゲーム処理の実行中であればゲーム処理に割り込んで電断割込処理が実行される。また、タイマ割込処理の要求（割込３）と同時に電圧低下信号が入力された場合にはタイマ割込処理よりも電断割込処理を優先して電断割込処理が実行される。また、ＣＰＵ４１ａがタイマ割込処理の実行中に電圧低下信号が入力された場合には実行中のタイマ割込処理が終了した時点で電断割込処理が実行される（ｔａ２）。尚、本実施例では、タイマ割込処理に要する最大時間と電断割込処理に要する最大時間の合計よりも、電源監視用電圧が電圧低下信号が出力される＋１８ＶとなってからＣＰＵ４１ａを駆動させることが可能な電圧（＋５Ｖ）（ｔａ３）まで降下する時間の方が長いので、停電発生時にＣＰＵ４１ａがタイマ割込処理の実行中であっても電断割込処理を確実に行える時間が担保されるようになっている。

また、サブ制御部９１の電源電圧（＋５Ｖ（ＶＣＣ））の元となる＋１２Ｖ（ＶＣＣ）は、停電時においても電源基板１００に搭載されたコンデンサ３０９によって電圧の降下が遅延されるようになっており、停電発生時にタイマ割込処理において送信されたコマンドをバッファし、かつバッファしたコマンドをその後のタイマ割込処理（サブ）において取得するのに十分な時間が経過するまで（ｔａ４）、ＣＰＵ９１ａを駆動させることが可能な電圧（＋７Ｖ）が維持されるので、停電発生時に遊技制御基板４０からコマンドをバッファした場合でも、当該コマンドを確実に取得し、ＲＡＭ９１ｃにバックアップされるデータとして反映させる時間が担保されるようになっている。尚、本実施例では、電源監視用電圧が＋１８Ｖ以下となった時点から２０ｍｓ以上の時間が経過するまでＣＰＵ９１ａを駆動させることが可能な電圧が維持されるようになっているが、少なくともタイマ割込２の実行間隔（ＣＰＵ９１ａがコマンドを確実に取得するのに十分な時間）の時間以上にわたり、ＣＰＵ９１ａを駆動させることが可能な電圧を維持できれば良い。

以上説明したように、本実施例のスロットマシン１では、メイン制御部４１のＲＡＭ４１ｃにおける未使用領域が１ゲーム毎に初期化されるので、ＲＡＭ４１ｃの未使用領域を利用して不正プログラムを格納させても、当該不正プログラムが常駐してしまうことを防止できる。

また、本実施例では、ＲＡＭ４１ｃにおける未使用領域に加えてスタック領域における未使用スタック領域も１ゲーム毎に初期化されるので、ＲＡＭ４１ｃにおいてその時点で使用されていない全ての領域が１ゲーム毎に初期化されることとなり、例え、ＲＡＭ４１ｃの未使用領域を利用せずに未使用スタック領域を利用して不正プログラムを格納させようとしても、当該不正プログラムが常駐してしまう余地を無くすことができるので、不正プログラムが常駐してしまうことを一層確実に防止できるとともに、例えば、未使用スタック領域に不正なデータ（不正プログラムが指定するアドレス等）を加え、データの復帰時にマイクロコンピュータを誤作動させることでレジスタを不正なものに書き換えてしまうことにより、本来のプログラムとは異なる動作を行わせてしまうような不正も防止できる。更に、未使用スタック領域に不正なデータが格納されることによって、本来であれば退避したデータを格納できるはずの領域が圧迫され、スタック領域がオーバーフローしてしまい、メイン制御部４１を構成するマイクロコンピュータが暴走してしまう等の不具合も防止できる。

尚、本実施例では、ゲーム終了時にＲＡＭ４１ｃの未使用領域及び未使用スタック領域を初期化する初期化４を毎ゲーム実行することで、ＲＡＭ４１ｃの未使用領域や未使用スタック領域を１ゲーム毎に初期化しているが、少なくとも１ゲーム毎に１回以上ＲＡＭ４１ｃの未使用領域及び／または未使用スタック領域が初期化されるものであれば、ＲＡＭ４１ｃの未使用領域及び／または未使用スタック領域の初期化を行うタイミングは、１ゲーム中のどのタイミングであっても良く、例えば、ゲーム開始時や１ゲーム毎に必ず実行される処理の実行時にＲＡＭ４１ｃの未使用領域及び／または未使用スタック領域の初期化を行うものであっても良い。

また、設定開始前（設定変更モードへの移行前）、ビッグボーナス終了時、電源投入時にＲＡＭ４１ｃのデータが破壊されていないとき、１ゲーム終了時の４つからなる初期化条件が成立した際に、各初期化条件に応じて初期化される領域の異なる４種類の初期化１〜４を行うとともに、これら４種類の初期化条件のうちどの条件が成立した場合でも、必ずＲＡＭ４１ｃにおける未使用領域及びスタック領域における未使用スタック領域が初期化されるので、不正プログラムが常駐してしまうことを一層確実に防止できる。

また、メイン制御部４１のＲＯＭ４１ｂには、初期化１〜４に対応してそれぞれ初期化する領域の開始アドレスと初期化する領域のサイズを示す初期化サイズとが登録されており、ＣＰＵ４１ａがＲＡＭ４１ｃの初期化を行う際には、初期化テーブルを参照し、初期化条件に応じて初期化１〜４のいずれかに対応する開始アドレスと初期化サイズを取得し、開始アドレスにポインタを設定し、初期化サイズを設定する（初期化サイズが未使用スタック領域のサイズを含むものであれば、未使用スタック領域のサイズ（スタックポインタ−７ＦＤ２（Ｈ））を計算し、初期化サイズを設定する）。そして、ポインタが設定された初期化アドレスから１バイトづつ該当するアドレスの領域を０クリアし、１バイトクリアする毎に初期化サイズを１減算するとともに、ポインタを１進める処理を、初期化サイズが０になるまで実行する。すなわちＣＰＵ４１ａがＲＡＭ４１ｃを初期化する際には、初期化条件に応じた領域毎に初期化するのではなく、指定したアドレスから指定したサイズ分の領域を初期化するようになっている。

このため、ＲＯＭ４１ｂの初期化テーブルに、初期化条件の種類に対応する開始アドレスとその際初期化される領域のサイズのみを設定しておくことで、初期化条件の種類に対応する初期化終了アドレスを個々に設定しておくことなく、初期化条件の種類に対応する領域を初期化することができるとともに、複数種類の初期化を共通の処理（ＲＡＭ初期化処理）を用いて行えるので、複数種類の初期化を行うためのプログラム容量を削減できる。更に、ＲＡＭ初期化処理においては、初期化サイズが０か否かを判定するのみで処理の終了を判定するので、現在初期化したバイトのアドレスと終了アドレスとの比較によって処理の終了を判定する場合に比較して、処理負荷を大幅に軽減できる。

また、初期化１〜４の実行中においては常に割込が禁止されるようになっており、ＲＡＭ４１ｃに記憶されているデータを初期化している最中に電断検出回路４８から電圧低下信号が入力されても、初期化が終了するまでは電断割込処理が実行されないので、例えば、初期化が完全に終了する前の段階で電断割込処理が行われることにより、初期化されるべきデータのうち初期化されたデータと初期化されていないデータとが混在してしまい、復旧時に電断前の制御状態へ正常に復帰させることができなくなってしまう等の不具合を防止できる。

また、電断割込処理においてＲＡＭ４１ｃの未使用領域及び未使用スタック領域を含む全てのデータに基づくＲＡＭパリティが０となるようにＲＡＭパリティ調整用データを計算し、格納するとともに、復旧時においてＲＡＭ４１ｃにおける未使用領域及び未使用スタック領域を含む全ての領域に格納されているデータに基づいて計算したＲＡＭパリティが０か否かを判定し、ＲＡＭパリティが０でなかった場合には、ＲＡＭ異常エラー状態となり、設定キースイッチ３７をＯＮの状態で電源投入し、ＲＡＭ４１ｃの使用中スタック領域を除く全ての領域を初期化する初期化１が行われるまで、ゲームの進行が不可能となるので、電源投入時にＲＡＭ４１ｃの未使用領域及び／または未使用スタック領域に不正プログラムが格納された場合でも、当該不正プログラムを発見して初期化することができる。

また、本実施例では、ＲＡＭ４１ｃに記憶されているデータに異常が生じた場合には、ＲＡＭ異常エラー状態に制御され、ゲームの進行が不能化されるとともに、一度ＲＡＭ異常エラー状態に制御されると、設定変更モードに移行し、設定変更操作に基づいて設定値を新たに選択・設定しなければ、ゲームの進行が不能化された状態が解除されない。すなわち、ＲＡＭ４１ｃに記憶されているデータに異常が生じても、スロットマシンにより自動的に設定された設定値ではなく、設定変更操作に基づいて選択・設定された設定値（一般的に、設定変更操作は遊技店の従業員により行われるので、遊技店側が選択した設定値である）に基づいてゲームが行われることが担保されるので、ゲームの公平性を図ることができる。

また、本実施例では、内部抽選処理において入賞の発生を許容するか否かを決定する際に、ＲＡＭ４１ｃの設定値ワークに格納されている設定値が適正な値（１〜６の範囲の値）でなければ、デフォルトの設定値（例えば設定１）に基づく確率で入賞の発生を許容するか否かを決定するのではなく、この場合にもＲＡＭ異常エラー状態に制御され、ゲームの進行が不能化され、設定変更モードに移行し、設定変更操作に基づいて設定値を新たに選択・設定しなければ、ゲームの進行が不能化された状態が解除されない。すなわ内部抽選処理において入賞の発生を許容するか否かの決定を適正に行うことができない場合にも、設定変更操作に基づいて選択・設定された設定値に基づいてゲームが行われることが担保されるので、ゲームの公平性を図ることができる。

また、ＲＡＭ４１ｃに記憶されたデータに異常が生じるのは、停電時やＣＰＵ４１ａが暴走する等、制御に不具合が生じて制御を続行できないときがほとんどである。このため本実施例では、これらの状態から復旧してＣＰＵ４１ａが起動するときにおいてのみデータが正常か否かの判定を行うようになっているので、ＲＡＭ４１ｃに記憶されたデータが正常か否かの判定をデータに異常が生じている可能性が高い状況においてのみ行うことができる。すなわちデータに異常が生じている可能性の低い状況では、当該判定を行わずに済み、ＣＰＵ４１ａの負荷を軽減させることができる。

また、本実施例では、電断割込処理においてＲＡＭ４１ｃの全てのデータに基づくＲＡＭパリティが０となるようにＲＡＭパリティ調整用データを計算し、格納するとともに、復旧時においてＲＡＭ４１ｃにおける全ての領域に格納されているデータに基づいて計算したＲＡＭパリティが０か否かを判定することで、ＲＡＭ４１ｃのデータが正常か否かを判定しているので、当該判定を正確にかつ簡便に行うことができる。

また、本実施例では、電断割込処理において、ＲＡＭパリティ調整用データを計算する前にいずれかのビットが１となる破壊診断用データ（本実施例では、５Ａ（Ｈ））を所定のアドレスに格納し、復旧時においては、ＲＡＭパリティが０か否かの判定に加えて、破壊診断用データが正常に格納されているか否かの判定を行い、ＲＡＭパリティが０であり、かつ破壊診断用データも正常であることを条件に、ＲＡＭ４１ｃのデータが正常であると判定する。ＲＡＭ４１ｃのデータが正常でなくても、全ての領域に００（Ｈ）が格納されている場合には、起動時のＲＡＭパリティの判定により正常であると判定されてしまうが、停電時にいずれかのビットが１となる破壊診断用データを格納した後、ＲＡＭパリティ調整用データを計算し、格納しておくとともに、復旧時にＲＡＭパリティの判定に加えて破壊診断用データのチェックも行うことで、例え、復旧時において全ての領域に００（Ｈ）が格納されていて、ＲＡＭパリティが正常と判定された場合にも、破壊診断用データが停電時に格納される値と一致しなくなり、異常と判定されるため、ＲＡＭ４１ｃの異常の判定を一層正確に行うことができる。

また、本実施例では、ＲＡＭ４１ｃのデータに異常が生じて、ゲームの進行が不能化された場合には、ゲームの進行が不能化された状態を解除する条件となる設定値の変更操作が有効となる設定変更モード（設定変更処理）へ移行することに伴って、ＲＡＭ４１ｃの使用中スタック領域を除く全ての領域が初期化されるので、ＲＡＭ４１ｃのデータに異常が生じたことに伴うデータの初期化及び設定値の選択・設定に伴うデータの初期化を１度で行うことができ、無駄な処理を省くことができる。更に、ＣＰＵ４１ａの起動時には、ＲＡＭ４１ｃのデータが正常か否かを判定する前に、設定キースイッチ３７がＯＮの状態であるか否かを判定し、その時点で設定キースイッチ３７がＯＮの状態であると判定した場合には、ＲＡＭ４１ｃのデータが正常か否かの判定は行わず、設定変更モードに移行し、新たに設定値が選択・設定されることとなり、この場合にも無駄な処理を省くことができる。

尚、本実施例では、設定変更処理に移行する前に、ＲＡＭ４１ｃの使用中スタック領域を除く全ての領域を初期化する初期化１を行っているが、設定変更処理に移行することに伴って初期化１が行われれば良く、例えば、設定変更処理の終了後に行っても良いし、設定変更処理において設定値が確定した時点で行っても良い。尚、この場合には、確定した設定値が変更されてしまうと不都合が生じるので、初期化１においては、ＲＡＭ４１ｃの使用中スタック領域及び設定値ワークを除く全ての領域が初期化されることとなる。

また、本実施例では、一度ＲＡＭ異常エラー状態に制御されると、設定変更処理が行われるまで、ゲームが不能動化されるようになっているが、ＲＡＭ異常エラー状態となったときに、ＲＡＭ４１ｃの使用中スタック領域を除く全ての領域を初期化する初期化１を行うとともに、設定値を初期値（例えば、設定値１）に設定し、この状態でリセット操作がなされることで、ゲームを再開できるようにしても良い。

また、本実施例では、内部抽選処理において入賞の発生を許容するか否かを決定する際に、ＲＡＭ４１ｃの設定値ワークに格納されている設定値が適正な値（１〜６の範囲の値）でなければ、この場合にもＲＡＭ異常エラー状態に制御されるようになっているが、ＲＡＭ４１ｃの設定値ワークに格納されている設定値が適正な値（１〜６の範囲の値）でない場合に、設定値の初期値（例えば、設定値１）に基づく確率で入賞の発生を許容するか否かを決定するようにしても良い。

また、本実施例では、ＣＰＵ４１ａが演出制御基板９０に対して遊技の進行に応じたコマンドを送信し、演出制御基板９０に搭載されたサブ制御部９１は、遊技制御基板４０から送信されたコマンドに基づいて演出の制御を行うようになっており、ＣＰＵ４１ａは、コマンドを送信するのみで演出の制御を行う必要がないので、ＣＰＵ４１ａの処理負荷を軽減できるうえに、演出を多彩なものにできる。

また、遊技制御基板４０から演出制御基板９０にコマンドが送信されるコマンド伝送ラインが、遊技制御基板４０と演出制御基板９０との間で演出中継基板８０を介して接続されており、遊技制御基板４０に演出制御基板９０が直接接続される構成ではないので、コマンド伝送ラインからＣＰＵ４１ａに対して外部から不正な信号が入力され、遊技の制御に影響を与えられてしまうことを防止できる。

また、ＣＰＵ４１ａは、コマンドを送信する際に、遅延カウンタの値をランダムに設定し、遅延カウンタ値が０となったときに当該コマンドを送信するようになっており、コマンドの送信タイミングが所定時間の範囲（２．２４〜３５．８４ｍｓ）でランダムに変化するため、演出制御基板９０側で遊技制御基板４０から送信されたコマンドの受信タイミングに基づいて目押しの補助となるような演出が行われてしまうことを防止できる

尚、本実施例では、２．２４〜３５．８４ｍｓの範囲でコマンドの送信タイミングが遅延されるようになっているが、少なくとも、その最大遅延時間がリール２Ｌ、２Ｃ、２Ｒの図柄が１図柄以上移動する時間を超えるものであれば良い。

また、複数のコマンドが連続して送信される場合でも、これらコマンドは、生成された順番でＲＡＭ４１ｃに設けられたコマンドキューに格納され、各々のコマンドがその生成順、すなわち本来コマンドが送信されるべき順番にて送信されるため、演出制御基板９０側では、ＣＰＵ４１ａの制御状態を正確な順番で把握して演出を行うことが可能であり、演出の順番に食い違いが生じることにより遊技者に違和感を与えてしまうことを防止できる。

また、コマンドの送信を遅延させている状態、すなわちコマンドの送信待ちの状態で停電し、電断割込処理が行われた場合には、コマンドキューに格納されているコマンド、送信ポインタ、格納ポインタ、遅延カウンタ値の全てがＲＡＭ４１ｃにバックアップされるとともに、復旧時においてはこれらＲＡＭ４１ｃにバックアップされているコマンドキューに格納されているコマンド、送信ポインタ、格納ポインタ、遅延カウンタ値の状態でコマンドの送信制御が再開されるようになっており、コマンドの送信の送信待ちの状態で停電しても、復旧時には停電時のままの状態からコマンドの送信制御を再開できるので、ＣＰＵ４１ａの制御を簡素化できる。

尚、本実施例では、コマンドの送信コマンドの送信の送信待ちの状態で停電し、停電が復旧した際には、停電時のままの状態からコマンドの送信制御を再開するようになっているが、コマンドの送信コマンドの送信の送信待ちの状態で停電した際に、復旧後、遅延カウンタ値を新たに再設定し、送信待ちのコマンドを再設定された遅延カウンタ値に基づく遅延時間が経過したときに送信するようにしても良い。すなわち復旧時において送信待ちのコマンドが残っている場合には、復旧時において新たに設定した遅延時間が経過したときに当該コマンドを送信するようにしても良く、このようにすることで、復旧時にも確実にコマンドの送信タイミングを変化させることができる。

また、本実施例では、トリガー端子ＣＬＫ／ＴＲＧに電圧低下信号が入力されることで、ＣＰＵ４１ａが実行中の処理に割り込んで電断割込処理を実行するようになっているが、電断割込処理では、破壊診断用データを設定する処理やＲＡＭパリティ調整用データを計算して設定する処理等、復旧時にＲＡＭ４１ｃのデータが正常であるかを判定可能とするための処理や出力ポートの初期化等を行う前に、信号入力端子ＤＡＴＡに電圧低下信号が入力されているか否かを判定を行い、信号入力端子ＤＡＴＡにも電圧低下信号が入力されていれば、復旧時にＲＡＭ４１ｃのデータが正常であるかを判定可能とするための処理や出力ポートの初期化等を行うのに対して、信号入力端子ＤＡＴＡに電圧低下信号が入力されていなければ、もとの処理に復帰するようになっている。

すなわち、メイン制御部４１には、電圧低下信号が２系統の入力部に入力され、ＣＰＵ４１ａは、一方の入力部に電圧低下信号が入力されて電断割込処理を実行しても、復旧時にＲＡＭ４１ｃのデータが正常であるかを判定可能とするための処理や出力ポートの初期化等が実行される前に再度他方の入力部に電圧低下信号が入力されているか否かを判定し、他方の入力部にも電圧低下信号が入力されていて初めてこれらの処理が実行されるようになっており、電断を誤って検出した際に、誤って復旧時にＲＡＭ４１ｃのデータが正常であるかを判定可能とするための処理や出力ポートの初期化等の処理が行われてしまうことが防止できるので、電断を誤って検出することに伴い、必要以上に長い間ＣＰＵ４１ａの制御が中断されたり、必要以上に負荷がかかってしまうことを防止できる。

また、本実施例では、電断検出回路４８が監視する電圧と、電源基板１００、遊技制御基板４０及び演出制御基板９０に接続された電気部品を駆動させるための電源電圧と、が別個に設けられた電圧生成回路にて生成されるようになっており、これら電気部品の駆動状況により下降し易い電源電圧に比較して安定した電圧が電断検出回路４８により監視されるので、一時的な電圧降下に伴って電圧低下信号が出力され、電断割込処理が行われてしまう等の誤動作を防止できる。

また、電断割込処理及びタイマ割込処理の実行中においては、他の割込が禁止されるようになっており、例えば、タイマ割込処理の実行中に電圧低下信号が入力された場合でも２重に割込が生じることがなく、ＣＰＵ４１ａの処理負荷が増大してしまったりデータの整合性がとれなくなってしまうことを防止できる。特に、コマンドの送信中に電圧低下信号が入力されても、割込が生じて当該コマンドの送信が阻害されることがなく、ＣＰＵ４１ａの駆動が停止する前に正常に送信を完了させることができる。

また、電断割込処理の割込タイミングとタイマ割込処理の割込タイミングとが同時となった場合、すなわち割込２と割込３が同時に発生した場合には、割込２を優先し、電断割込処理を実行するとともに、タイマ割込処理の実行中に割込２が発生した場合には、当該タイマ割込処理の終了を待って電断割込処理を実行するようになっており、多重割込を防止しつつも極力早い段階で電断割込処理が行われるので、ＣＰＵ４１ａの駆動が停止する前に電断割込処理を確実に行うことができる。

また、ＣＰＵ４１ａは、割込１〜４の４種類の割込を実行可能であり、このうち未使用に設定されている割込１、４が発生した場合には、もとの処理に即時復帰させる未使用割込処理を実行するようになっている。このため、未使用の割込１、４が発生したときでも、すぐに割込前の処理に復帰することとなるので、ノイズ等によって未使用の割込が発生してもＣＰＵ４１ａが暴走してしまうといった不具合を防止できる。

また、本実施例では、サブ制御部９１のＣＰＵ９１ａは、タイマ割込処理が実行される毎に、ＲＡＭパリティ調整用データを計算して設定するようになっている。すなわち復旧時にＲＡＭ９１ｃにバックアップされているデータの内容が正常であるか否かを判定可能とするための処理を、遊技制御基板４０から送信されるコマンドに依存せずに定期的に行うようになっており、コマンドを遅延して送信する場合でもコマンドの送信が遅延されることによってＣＰＵ９１ａがＲＡＭパリティ調整用データを計算して設定する前に停止してしまうようなことがないので、復旧時においてＣＰＵ９１ａがＲＡＭ９１ｃにバックアップされているデータが正常であるか否かを正確に判定することができる。

また、本実施例では、ＣＰＵ４１ａがコマンドを送信した後、最低でも４．４８ｍｓの間、新たなコマンドの送信が禁止されるようになっており、サブ制御部９１のＣＰＵ９１ａがコマンドを確実に受信し、かつ受信したコマンドをＲＡＭ９１ｃにバックアップするための時間を担保できる。尚、本実施例では、新たなコマンドの送信が禁止される時間として４．４８ｍｓを適用しているが、少なくともＣＰＵ９１ａがコマンドを受信し、かつ受信したコマンドをＲＡＭ９１ｃにバックアップするのに十分な時間であれば、４．４８ｍｓよりも短い時間（例えば、２．２４ｍｓ）を適用しても良い。

また、本実施例では、サブ制御部９１の電源電圧｛＋５Ｖ（ＶＣＣ）｝の元となる＋１２Ｖ（ＶＣＣ）が、停電時においても電源基板１００に搭載されたコンデンサ３０９によって電圧の降下が遅延され、少なくとも停電時には、タイマ割込処理において送信されたコマンドをＣＰＵ９１ａが確実に受信するのに十分な時間（本実施例では２０ｍｓ）が経過するまで、サブ制御部９１のＣＰＵ９１ａを駆動させることが可能な電圧（＋７Ｖ）が維持されるようになっており、コマンドの送信中に停電した場合でも、ＣＰＵ９１ａは、停電時に送信されたコマンドを駆動が停止する前に確実に受信することができるとともに、ＣＰＵ９１ａが受信したコマンドのバックアップがなされる間隔（タイマ割込処理（サブ）の実行間隔）よりも長く、ＣＰＵ９１ａを駆動させることが可能な電圧（＋７Ｖ）が維持されるので受信したコマンドをＲＡＭ９１ｃに確実にバックアップすることもできる。

また、本実施例のスロットマシン１では、入賞となる役の種類として、メダルの払い出しを伴う小役、次のゲームでの賭数にメダルを消費しないで済む再遊技役、遊技状態の移行を伴う特別役が定められている。特別役は、遊技状態の移行を伴うものであって、そのときの遊技状態に依存するので基本的な役とは言えない。スロットマシンの遊技性は、単にゲームを行うだけではなく、ゲームの結果により遊技者がメダルを獲得していくことにあるので、入賞によってメダルの払い出しを伴う小役が最も基本的な役であるということができる。ここで、小役の種類としては、ＪＡＣ、チェリー、スイカ、ベルがあるが、レギュラーボーナスにおいて僅かな確率で当選するＪＡＣの他は、いずれの遊技状態においても入賞となる役の種類として定められている。このように基本となる小役を、いずれの遊技状態に制御されているときであっても入賞となる役として定めることで、遊技性が遊技者にとって分かり易いものとなる。

通常遊技状態でビッグボーナス入賞すると、レギュラーボーナスへの移行を伴うＪＡＣＩＮに比較的高い確率で当選する（取りこぼしがないので、入賞する）ビッグボーナスに遊技状態が移行される。ビッグボーナスは、消化ゲーム数に関わらず、当該ビッグボーナス中において遊技者に払い出したメダル数の総数が４６５枚に達すると終了するものとなっている。ここでビッグボーナス（小役ゲーム及びレギュラーボーナスを含む）中のゲームでは、リプレイが内部抽選の対象役として定められていないので、リプレイ入賞することがない。リプレイは、遊技者の手持ちのメダルを減らさないものであるがメダルの払い出しを伴わないので、ビッグボーナスの終了条件となる払い出しメダル数に影響しない。つまり、ビッグボーナス中にリプレイ入賞させても不必要にビッグボーナスのゲーム数を増やすだけのものとなってしまうので、リプレイをビッグボーナスにおける内部抽選の対象役として定めないことで、ビッグボーナスの遊技状態を無駄に長引かせることがなく、遊技を効率良く進めることができるようになる。

また、レギュラーボーナスの遊技状態では、小役（特にベル）に高い確率で当選し、非常に多くのメダルを獲得できるようになるので、これに対する遊技者の期待感は高い。このレギュラーボーナスには、小役ゲームでＪＡＣＩＮ入賞したときに移行されるだけではなく、通常遊技状態でレギュラーボーナス入賞したときにも移行される。このため、通常遊技状態にあるときであっても、レギュラーボーナスに対する期待感を遊技者に与えることができるので、遊技の興趣を向上させることができる。更に、レギュラーボーナスにおいては、通常遊技状態や小役ゲームにおいても定められているチェリー、スイカ、ベルに加えて、ＪＡＣも小役として定められている。これにより、レギュラーボーナスにおける遊技者の期待感を更に高めさせて、遊技の興趣を向上させることができる。

また、ビッグボーナスにおいて小役ゲームからレギュラーボーナスに遊技状態を移行させるためのＪＡＣＩＮの表示態様は、「スイカ−ＪＡＣ−ＪＡＣ」の組み合わせにより構成され、他の役の表示態様として使用されていないものである。レギュラーボーナスにおいてチェリー、スイカ、ベルの小役に加えて入賞と判定されるＪＡＣの表示態様も、「ベル−ＪＡＣ−ＪＡＣ」の組み合わせにより構成され、他の役の表示態様として使用されていないものである。このため、リール２Ｌ、２Ｃ、２Ｒの表示結果として導出された表示態様と入賞となる役との関係が明確になり、遊技者にとっては遊技性が分かりやすいものとなる。

また、リール２Ｌ、２Ｃ、２Ｒの回転は、ストップスイッチ８Ｌ、８Ｃ、８Ｒの操作が検出されてから１９０ミリ秒の最大停止遅延時間の範囲で停止されることとなるが、この間に４コマを引き込むことができるので、停止すべき図柄は５コマの範囲から選ぶことができる。ここで、「スイカ」、「ベル」及び「ＪＡＣ」の図柄は、リール２Ｌ、２Ｃ、２Ｒのいずれについても必ず５コマ以内の間隔で配置されているので、これらの図柄によって構成されるスイカ、ベル、リプレイ、ＪＡＣ、及びＪＡＣＩＮは、当選しているときには取りこぼしが生じない。特にレギュラーボーナス中のベルは、おおよそ１／１．０３という非常に高い確率で当選することとなるが、これの取りこぼしが生じ得ないので、レギュラーボーナスでは遊技者が実質的には目押しをしなくても済むようになり、簡単に遊技を進められるようになる。

上記したように遊技状態毎に内部抽選の対象となる役の種類は、遊技状態別当選役テーブルに登録されているが、各役の当選確率を定める判定値数は、役別テーブルから参照されるアドレスに格納されている。役別テーブルには、各役の入賞が発生したときのメダル数も登録されている。

役別テーブルにおいて、メダル数は賭数に応じて登録されており、チェリー、スイカ、ベルの入賞が発生したときには、賭数に応じてメダル数が設定される（もっとも、チェリー、スイカでは、結果的に同じメダル数が設定される）。ここで、レギュラーボーナスにおける賭数は１で固定されているが、レギュラーボーナス以外の遊技状態における賭数は３で固定されている。これにより、賭数に応じて払出数を取得するだけでも、遊技状態に応じて適切な数のメダルを払い出すことができる。また、メダル数を設定する際に遊技状態を判断する必要がないので、入賞判定処理における処理ステップが簡素化される。しかも、レギュラーボーナスに対応した賭数１の方が、賭数３のときよりもベルの入賞時におけるメダル数が多いので、レギュラーボーナスにおける遊技者の期待感を更に高めさせて、遊技の興趣を向上させることができる。

役別テーブルにおいて、いずれの遊技状態においても入賞となる役として定められたチェリー、スイカ、及びベルについては、賭数毎に判定値数の格納先アドレスが登録されており、賭数に従って判定値数が取得されることとなる（もっとも、チェリー、スイカでは、結果的に同じ判定値数が取得される）。ここで、レギュラーボーナスにおける賭数は１で固定されているが、レギュラーボーナス以外の遊技状態における賭数は３で固定されている。これにより、賭数に応じて判定値数を取得するだけでも、遊技状態に応じた当選確率でチェリー、スイカ、及びベルの内部抽選を行うことができる。また、判定値数を取得する際に遊技状態を判断する必要がないので、内部抽選における処理ステップが簡素化される。しかも、レギュラーボーナスに対応した賭数１の方が、賭数３のときよりもベルの当選確率が高いので、レギュラーボーナスにおける遊技者の期待感を更に高めさせて、遊技の興趣を向上させることができる。

また、役別テーブルに登録されている各役の判定値数の格納先のアドレスは、設定値に応じて異なっている場合もあるが、設定値に関わらずに当選確率を同一とするものとした役については、設定値に関わらずに判定値数が共通化して格納されるものとなる。このように判定値数を共通化して格納することで、そのために必要な記憶容量が少なくて済むようになる。もっとも、役別テーブルにおいて、内部抽選の対象役と設定されている賭数とが同じで設定値に応じて参照される判定値数を格納したアドレスが異なっていても、異なるアドレスにおいて格納されている判定値数が同じである場合がある。

一般に開発段階においては、少なくとも一部の役について設定値に応じて判定値数を調整しながら（すなわち、内部抽選の当選確率を調整しながら）、シミュレーションを行っていくものとしている。当初の判定値数として、設定値に応じて異なる判定値数を登録しておいたが、シミュレーションにより調整を行った結果として、設定値が異なる場合の判定値数が同一になる場合もある。当初の判定値数として、設定値に応じて同一の判定値数を登録しておいたが、シミュレーションの結果により当初から登録してあった判定値数がそのまま用いられる場合もある（シミュレーションの結果により当初とは異なる判定値数すなわち、設定値に応じて異なる判定値数となる場合もある）。そして、それぞれの場合におけるシミュレーションで適切な結果の得られた判定値数を、量産用の機種に設定する判定値数として選ぶものとしている。

ここで、シミュレーションにより調整された判定値数が結果として設定値に関わらずに同じになったとしても、その開発段階でのアドレス割り当てと同じアドレスの割り当てで判定値数をＲＯＭ４１ｂに記憶して、そのまま量産用の機種とすることができる。このため、量産用の機種において判定値数の格納方法を開発用の機種から変更する必要がなく、最初の設計段階から量産用の機種に移行するまでの開発を容易に行うことができるようになる。

また、役別テーブルに登録されている各役の判定値数の格納先のアドレスは、賭数（１または３）に応じて異なっているが、例えば、チェリーやスイカのように異なるアドレスにおいて格納されている判定値数が同じである場合がある。

開発用の機種においては、賭数に応じても判定値データを微妙に調整しながらシミュレーションを行っていくのが通常である（当初の判定値数を異なるものとしておく場合と、同じものとしておく場合とがあり得る）。ここで、シミュレーションにより調整された判定値数が結果として賭数に関わらずに同じになったとしても、その開発段階でのアドレス割り当てと同じアドレスの割り当てで判定値数をＲＯＭ４１ｂに記憶して、そのまま量産用の機種とすることができる。このため、量産用の機種において判定値数の格納方法を開発用の機種から変更する必要がなく、最初の設計段階から量産用の機種に移行するまでの開発を容易に行うことができるようになる。

また、内部抽選は、取得した内部抽選用の乱数に、役別テーブルから参照された各役の判定値数を加算していき、その加算の結果がオーバーフローしたか否かによって、それぞれの役の当選の有無を判定するものとしている。このため、各役の判定値数をそのまま用いて内部抽選を行うことができる。尚、実際の当選判定を行う前に当選判定用テーブルを生成する場合にはループ処理が２回必要になるが、この実施の形態によれば、抽選処理におけるループ処理が１回で済むようになり、抽選処理全体での処理効率が高いものとなる。

また、通常遊技状態における内部抽選では、同一の内部抽選用の乱数に基づいて小役及び再遊技役の抽選と特別役の抽選とを別個に行うようになっている。そして、特別役の成立後、すなわち特別役の当選フラグが持ち越されている状態においては、小役及び再遊技役の抽選のみが行われることとなる。このため、特別役の成立前後において、小役及び再遊技役の抽選を共通化できるので、通常遊技状態における内部抽選を簡素化することができる。

また、通常遊技状態の内部抽選における特別役の抽選において参照する特別役用の役別テーブルには、特別役の判定値数として、小役の当選が判定される乱数の範囲と、特別役の当選が判定される乱数の範囲と、が重複する判定値数を格納したアドレスと、重複しない判定値数を格納したアドレスと、が登録されている。このため、通常遊技状態の内部抽選では、特別役の当選が判定される乱数の範囲が、小役の当選が判定される乱数の範囲と一部重複することとなり、特別役と小役の双方の当選が判定される範囲の値が内部抽選用の乱数として取得された場合には、特別役と小役が同時に当選することとなり、特別役の当選のみが判定される範囲の値が内部抽選用の乱数として取得された場合には、特別役のみが当選することとなる。これにより、ゲームの結果として小役入賞が発生した場合でも、小役よりも有利度の高い特別役の発生が許容されていることが否定されないので、このような状況においても特別役の発生に対する遊技者の期待感を持続させることができる。

また、乱数取得処理によって取得される内部抽選用の乱数は、サンプリング回路４３により乱数発生回路４２から抽出した乱数をそのまま使用するのではなく、ソフトウェアにより加工してから使用するものとしている。乱数発生回路４２は、パルス発生回路４２ａのパルス信号の周波数で高速に更新して乱数を発生しているが、ソフトウェアにより加工した後の内部抽選用の乱数では、その加工によって更新の周期性が失われるものとなる。

これに対して、内部抽選では各役に対応した判定値数を内部抽選用の乱数の値に順次加算していくことにより行うため、図８〜図１０に示したように各役を当選とする内部抽選用の乱数の値は、固まってしまうこととなる。これに対して、ソフトウェアによる加工で内部抽選用の乱数の周期性を失わせ、その値をバラつかせることによって、遊技者による狙い打ちを可能な限り防ぐことができる。

しかも、乱数発生回路４２のカウンタ４２ｂ、４２ｃの値を更新させるためにパルス発生回路４２ａが発生するパルス信号の周波数は、ＣＰＵ４１ａの動作クロックの周波数よりも高く、整数倍ともなっていない。このため、乱数発生回路４２が発生する乱数の更新が、ＣＰＵ４１ａが行う処理と同期しにくくなる。しかも、パルス発生回路４２ａのパルス信号の周波数の方を高くすることで、乱数発生回路４２が発生する乱数の更新速度を非常に速いものとすることができる。

一方、ソフトウェアによる乱数の加工は、サンプリング回路４３により乱数発生回路４２から抽出した乱数の上位バイトと下位バイトとを入れ替え、第１５、第７ビットをマスクした後、上位バイトをビットシフトするだけで良い。従って、１６ビット（実際にはマスクされて１４ビット）という比較的大きな乱数であっても、周期性を失わせるために必要な加工の処理に要する負荷がそれほど大きくならず、容易に取得することができる。このように大きな乱数が取得できることで、内部抽選における確率設定を細かく行うことができるようになる。

以上、本発明の実施例を図面により説明してきたが、本発明はこの実施例に限定されるものではなく、本発明の主旨を逸脱しない範囲における変更や追加があっても本発明に含まれることは言うまでもない。

例えば、前記実施例では、判定値数記憶領域は、２バイトの領域を用いて、それぞれの場合における判定値数を記憶するものとしていた。もっとも、一般的なスロットマシンでは、ビッグボーナス、レギュラーボーナスといった役の判定値数は、いずれの遊技状況においても２５５を超えるものが設定されることはあり得ない。このように２５５を超える判定値数を設定する必要がないものについては、１バイトの領域だけを用いて、判定値数を記憶するものとしても良い。

また、前記実施例では、判定値数が設定値に関わらず共通のものについて、その一部を設定値１〜６の全体に共通して記憶しているが、判定値数が設定値に関わらず共通のものについても、設定値１〜６のそれぞれに対して個別に記憶することもできる。また、判定値数が設定値に関わらず共通のものは、その全てを設定値１〜６の全体に共通して記憶するすることもできる。

また、前記実施例では、判定値数が、設定値１〜６の全体に共通して記憶されているか、設定値１〜６のそれぞれに対して個別に記憶されているかであった。もっとも、設定値１〜６の全体に共通して判定値数が記憶されない（設定値についての共通フラグが設定されない）ものとして、例えば、設定値１〜３については判定値数が共通、設定値４〜６については判定値数が共通のものとすることもできる。賭数についての判定値数についても同様で、例えば賭数１と２については共通、賭数３では個別とすることもできる。

また、前記実施例では、同一の設定値における同一の役について賭数に応じて参照される判定値数が賭数（１または３）のそれぞれに対して異なるアドレスに格納されていた。すなわち同一の設定値における同一の役について賭数に応じて参照される判定値数が同じであっても個別に記憶されていたが、賭数に関わらず当選確率を同一とするものとした役について、判定値数の格納先のアドレスを共通化したり、設定値及び賭数に関わらず当選確率を同一とするものとした役について、判定値数の格納先のアドレスを共通化するようにしても良く、このように判定値数を共通化して格納することで、そのために必要な記憶容量が少なくて済むようになる。

また、前記実施例では、設定値等に応じて取得した判定値数を内部抽選用の乱数の値に順次加算していたが、取得した判定値数を取得した内部抽選用の乱数の値から順次減算して、減算の結果を新たな内部抽選用の乱数の値とするものとしても良い。判定値数を内部抽選用の乱数の値から減算するときには、内部抽選用の乱数の第１５ビットと第１４ビットとを「０」として、減算の結果にオーバーフロー（ここでは、減算結果がマイナスとなること）が生じたかどうかを判定するものとすることができる。

また、前記実施例では、内部抽選において、取得した内部抽選用の乱数の値に遊技状況に応じた各役の判定値数を順次加算していき、加算結果がオーバーフローしたときに当該役を当選と判定するものとしていた。これに対して、遊技状況に応じた各役の判定値数に応じて、各役を当選と判定する判定値を定めた当選判定用テーブルをゲーム毎に作成し、取得した内部抽選用の乱数の値を各役の判定値と比較することで、内部抽選を行うものとしても良い。

また、前記実施例では、通常遊技状態及びビッグボーナス中の小役ゲームにおいて、賭数として３を設定することのみによりゲームを開始させることができた。これに対して、通常遊技状態及びビッグボーナス中の小役ゲームにおいても、賭数として１を設定してゲームを開始させることをできるようにしたり、更には賭数として２を設定してゲームを開始させることをできるようにしても良い。これにより、通常遊技状態及びビッグボーナス中の小役ゲームで賭数として１または２が設定されていたときには、賭数として３が設定されたときよりも内部抽選における小役の当選確率を低下させるともに、小役に入賞したときの払い出しメダル枚数を増加させることができる。例えば、通常遊技状態及びビッグボーナス中の小役ゲームで賭数として３が設定されたときには、ベルの当選確率を１／４．６、払出枚数を８枚とするが、賭数として１または２が設定されたときには、ベルの当選確率を１／２４０．９、払出枚数を１５枚としても良い。更に賭数として１が設定されたときと２が設定されたときとで、ベルの当選確率及び払出枚数を変えても良い。

また、前記実施例では、通常遊技状態における内部抽選において、同一の内部抽選用の乱数について、小役及び再遊技役用の役別テーブルを参照する小役及び再遊技役の抽選と、特別役用の役別テーブルを参照する特別役の抽選と、を別個に行っており、特別役用の役別テーブルに、特別役の判定値数として、小役の当選が判定される乱数の範囲と、特別役の当選が判定される乱数の範囲と、が重複する判定値数を格納したアドレスを登録することにより、特別役と小役が同時に当選し得る構成としていたが、役別テーブルに、特別役のみに対応する判定値数の格納先のアドレス、特別役及び小役の双方に対応する判定値数の格納先のアドレス、小役のみに対応する判定値数の格納先アドレス、再遊技役のみに対応する判定値数の格納先アドレスをそれぞれ登録しておき、内部抽選において、取得した内部抽選用の乱数に、役別テーブルから参照された各役の判定値数を加算していき、特別役のみに対応する判定値数との加算結果がオーバーフローした場合には、特別役のみの当選を判定し、特別役及び小役の双方に対応する判定値数との加算結果がオーバーフローした場合には、特別役及び小役の双方の当選を判定し、小役または再遊技役のみに対応する判定値数との加算結果がオーバーフローした場合には、小役または再遊技役のみの当選を判定するようにすることで、特別役と小役が同時に当選し得る構成とすることもできる。

図４０は、役別テーブルの変形例を示す図であり、図４１は内部抽選処理の変形例を示すフローチャートである。

図４０に示す役別テーブルには、ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）、レギュラーボーナス（２）、ＪＡＣＩＮ、ＪＡＣ、チェリー、ビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、スイカ、ビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカ、ベル、リプレイの判定値数の格納アドレスが参照される順番に登録されている。

各役の判定値数は、ゲームにおいて遊技者が設定する賭数（ＢＥＴ）に対応して登録されている。同一の役であっても、レギュラーボーナスにおける当選確率が他の役と異なっている場合があるからである。また、各役の賭数に応じた判定値数は、設定値に関わらずに共通になっているものと、設定値に応じて異なっているものとがある。判定値数が設定値に関わらずに共通である場合には、共通フラグが設定される（値が「１」とされる）。

ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）、レギュラーボーナス（１）、ビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、ビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカは、通常遊技状態でのみ内部抽選の対象となる役であり、通常遊技状態での賭数３に対応する判定値数の格納アドレスが登録されている。これらの役のうち、ビッグボーナス（１）、ビッグボーナス（２）及びビッグボーナス（３）、レギュラーボーナス（１）については、共通フラグの値が０となっており、設定値に応じて個別に判定値数の格納アドレスが登録されている。また、ビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、ビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカについては、共通フラグの値が１であり、設定値に関わらずに共通の判定値数の格納アドレスが登録されている。レギュラーボーナス（２）及びＪＡＣＩＮは、ビッグボーナス中の小役ゲームでのみ内部抽選の対象となる役であり、小役ゲームでの賭数３に対応する判定値数の格納アドレスが登録されている。この役の共通フラグの値は１であり、設定値に関わらずに共通の判定値数の格納アドレスが登録されている。

ＪＡＣは、レギュラーボーナスでのみ内部抽選の対象となる役であり、レギュラーボーナスでの賭数１に対応する判定値数の格納アドレスが登録されている。この役の共通フラグは１であり、設定値に関わらず共通の判定値数の格納アドレスが登録されている。リプレイは、通常遊技状態でのみ内部抽選の対象となる役であり、通常遊技状態での賭数３に対応する判定値数の格納アドレスが登録されている。この役の共通フラグは１であり、設定値に関わらず共通の判定値数の格納アドレスが登録されている。

チェリー、ベル、及びスイカは、いずれの遊技状態でも内部抽選の対象となる役であり、レギュラーボーナスでの賭数１に対応する判定値数の格納アドレスと、通常遊技状態または小役ゲームでの賭数３に対応する判定値数の格納アドレスとが登録されている。チェリー及びスイカについては、共通フラグが１となっており、それぞれの賭数に対応して設定値に関わらず共通の判定値数の格納アドレスが登録されている。ベルについては、共通フラグが０となっており、それぞれの賭数に対応して設定値に応じて個別に判定値数の格納アドレスが登録されている。

次に、図４１に示すフローチャートに基づいて、ＣＰＵ４１ａが実行する内部抽選処理の変形例を説明する。

この内部抽選処理では、乱数取得処理を行う（Ｓｅ１０１）。この乱数取得処理においては、乱数発生回路４２が発生する乱数に基づいて、内部抽選用の乱数の値が取得されることとなる。

そして、ＲＡＭの設定値ワークに格納されている設定値を読み出し（Ｓｅ１０２）、読み出した設定値が１〜６の範囲か否か、すなわち設定値ワークに格納されている設定値が適正な値か否かを判定し（Ｓｅ１０３）、読み出した設定値が１〜６の範囲の値でなければ、図１９に示すＲＡＭ異常エラー処理に移行する。

また、Ｓｅ１０３のステップにおいて読み出した設定値が１〜６の範囲であれば、現在の遊技状態に対応して、図４０の役別テーブルに登録されている役を順番に読み出す（Ｓｅ１０４）。ここで読み出した役の種類がレギュラーボーナス（レギュラーボーナス（１）、レギュラーボーナス（２））、ビッグボーナス（ビッグボーナス（１）、ビッグボーナス（２）、ビッグボーナス（３）（＋チェリー、＋スイカは含まず））であるかどうかを判定する（Ｓｅ１０５）。レギュラーボーナス、ビッグボーナスまたはＪＡＣＩＮのいずれかである場合には、前回以前のゲームでＲＡＭ４１ｃにレギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定され、当該当選フラグに基づいて入賞することなく持ち越されているかどうかを判定する（Ｓｅ１０６）。読み出した役の種類がレギュラーボーナスでもレギュラーボーナスでもなければ、そのままＳｅ１０７の処理に進む。

レギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定されていれば、Ｓｅ１０４の処理に戻り、更に遊技状態別当選役テーブルに次に登録されている役を読み出すものとなる（レギュラーボーナス、ビッグボーナス及びＪＡＣＩＮは、役別テーブルにおいて最初に登録されており、これで抽選処理が終了となることはないので）。読み出した役の種類がレギュラーボーナス、ビッグボーナスまたはＪＡＣＩＮであっても、レギュラーボーナス当選フラグもビッグボーナス当選フラグも設定されていなければ、Ｓｅ１０７の処理に進む。

Ｓｅ１０７では、更にＳｄ１のステップで設定されたＢＥＴ数を読み出し、当該役と読み出したＢＥＴ数に対応する役について、図４０の役別テーブルから共通フラグの設定状況を取得する。この結果、当該役、当該ＢＥＴ数について共通フラグが設定されているかどうかを判定する（Ｓｅ１０８）。

共通フラグが設定されていれば、当該役、当該ＢＥＴ数について図４０の役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ１０９）。そして、Ｓｅ１１１の処理に進む。共通フラグが設定されていなければ、ＲＡＭ４１ｃに設定されている設定値を読み出し、当該役、当該ＢＥＴ数について読み出した設定値に対応して役別テーブルに登録されているアドレスに格納されている判定値数を取得する（Ｓｅ１１０）。そして、Ｓｅ１１１の処理に進む。

Ｓｅ１１１のステップでは、Ｓｅ１０９またはＳｅ１１０のステップにおいて取得した判定値数を内部抽選用の乱数の値に加算し、加算の結果を新たな内部抽選用の乱数の値とする。ここで、判定値数を内部抽選用の乱数の値に加算したときにオーバーフローが生じたかどうかを判定する（Ｓｅ１１２）。オーバーフローが生じた場合には、当該役がビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、またはビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカであるか否かを判定する（Ｓｅ１１３）。当該役がビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、またはビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカでなければ、当該役の当選フラグをＲＡＭ４１ｃに設定する（Ｓｅ１１４）。そして、内部抽選処理を終了して、図１２のフローチャートに復帰する。

Ｓｅ１１３のステップにおいて、当該役がビッグボーナス（１）＋チェリー、ビッグボーナス（２）＋チェリー、ビッグボーナス（３）＋チェリー、またはビッグボーナス（１）＋スイカ、ビッグボーナス（２）＋スイカ、ビッグボーナス（３）＋スイカであれば、前回以前のゲームでＲＡＭ４１ｃにレギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定され、当該当選フラグに基づいて入賞することなく持ち越されているかどうかを判定する（Ｓｅ１１５）。レギュラーボーナス当選フラグもビッグボーナス当選フラグも設定されていなければ、ビッグボーナス（１）〜（３）の該当する当選フラグ及びチェリーの当選フラグ、またはビッグボーナス（１）〜（３）の該当する当選フラグ及びスイカの当選フラグをそれぞれＲＡＭ４１ｃに設定する（Ｓｅ１１６）。そして、内部抽選処理を終了して、図１２のフローチャートに復帰する。

Ｓｅ１１５のステップにおいてレギュラーボーナス当選フラグまたはビッグボーナス当選フラグが既に設定されていれば、チェリーの当選フラグまたはスイカの当選フラグをＲＡＭ４１ｃに設定する（Ｓｅ１１７）。そして、内部抽選処理を終了して、図１２のフローチャートに復帰する。

Ｓｅ１１２のステップにおいてオーバーフローが生じていない場合には、当該遊技状態について定められた役のうちで未だ処理対象としていない役があるかどうかを判定する（Ｓｅ１１８）。未だ処理対象としていない役があれば、Ｓｅ１０４の処理に戻り、遊技状態別当選役テーブルに登録されている次の役を処理対象として処理を継続する。処理対象としていない役がなければ、内部抽選処理を終了して、図１２のフローチャートに復帰する。

上記のように、図４０に示す役別テーブル及び図４１に示す内部抽選処理を適用した変形例によれば、特別役のハズレに対応する判定値数を登録する必要がないので、ＲＯＭ４１ｂの容量を節約できるとともに、遊技状態に関わらず、内部抽選処理を共通化できるので、プログラムも簡素化することができる。

また、前記実施例では、乱数発生回路４２から抽出した乱数の上位バイト全体を下位バイトで置換し、下位バイト全体を上位バイトで置換するという入れ替えを行っていた。これに対して、乱数発生回路４２から抽出した乱数のビットのうちの特定のビットのデータを他のビットのデータ（但し、マスクされる第７、第１５ビット以外）で置換するだけであっても良い。また、乱数発生回路４２から抽出した乱数の値を、そのまま内部抽選用の乱数として取得するものとしても良い。更に、上記の実施の形態とは異なる方法により内部抽選用の乱数に加工するものとしても良い。

図４２は、乱数発生回路４２から抽出した乱数をＣＰＵ４１ａがソフトウェアにより内部抽選用の乱数に加工するまでの処理の第１の変形例の説明図である。この第１の変形例でも、乱数発生回路４２から抽出された乱数は、ＣＰＵ４１ａが有する１６ビットの汎用レジスタ４１ＧＲに格納されるものとなる。

乱数発生回路４２から抽出された乱数が汎用レジスタ４１ＧＲに格納されると、ＣＰＵ４１ａは、更に内部のリフレッシュレジスタ４１Ｒの値を加工用の乱数として抽出する。ＣＰＵ４１ａは、汎用レジスタ４１ＧＲの上位バイトの値（上位カウンタ４２ｃから抽出した値）にリフレッシュレジスタ４１Ｒから抽出した加工用の乱数を加算する。汎用レジスタ４１ＧＲの下位バイトの値（下位カウンタ４２ｂから抽出した値）は、そのままにしておく。

次に、ＣＰＵ４１ａは、汎用レジスタ４１ＧＲの値、すなわち上位バイトに加工用の乱数を加算した値を、８０８０ｈと論理和演算をする。更に、ＣＰＵ４１ａは、上位１バイト（第８ビット〜第１５ビット）までを１ビットずつ下位にシフトし、これによって空いた第１５ビットに１を挿入する。ＣＰＵ４１ａは、このときに汎用レジスタ４１ＧＲに格納されている値を内部抽選用の乱数として取得し、これに判定値数を順次加算していくものとなる。

図４３は、乱数発生回路４２から抽出した乱数をＣＰＵ４１ａがソフトウェアにより内部抽選用の乱数に加工するまでの処理の第２の変形例の説明図である。この例でも、乱数発生回路４２から抽出された乱数は、ＣＰＵ４１ａが有する１６ビットの汎用レジスタ４１ＧＲに格納されるものとなる。

乱数発生回路４２から抽出された乱数が汎用レジスタ４１ＧＲに格納されると、ＣＰＵ４１ａは、更に内部のリフレッシュレジスタ４１Ｒの値を加工用の乱数として抽出する。ＣＰＵ４１ａは、汎用レジスタ４１ＧＲの上位バイトの値（上位カウンタ４２ｃから抽出した値）にリフレッシュレジスタ４１Ｒから抽出した加工用の乱数を加算する。また、汎用レジスタ４１ＧＲの下位バイトの値（下位カウンタ４２ｂから抽出した値）にもリフレッシュレジスタ４１Ｒから抽出した加工用の乱数を加算する。

次に、ＣＰＵ４１ａは、汎用レジスタ４１ＧＲの値、すなわち上位バイト及び下位バイトにそれぞれ加工用の乱数を加算した値を、８０８０ｈと論理和演算をする。更に、ＣＰＵ４１ａは、上位１バイト（第８ビット〜第１５ビット）までを１ビットずつ下位にシフトし、これによって空いた第１５ビットに１を挿入する。ＣＰＵ４１ａは、このときに汎用レジスタ４１ＧＲに格納されている値を内部抽選用の乱数として取得し、これに判定値数を順次加算していくものとなる。

以上説明した第１、第２の変形例では、リフレッシュレジスタ４１Ｒの値を加工用の乱数として抽出し、これを乱数発生回路４２から抽出した乱数の上位バイト（第２変形例では、更に下位バイト）に加算して、乱数の加工を行うものとしている。ここで適用した乱数の加工には、少なくとも加工用の乱数を上位バイトに加算する処理を含んでいる。これにより、内部抽選用の乱数のバラツキを大きくすることができ、遊技者による狙い打ちを可能な限り防ぐことができる。

また、加工用の乱数をリフレッシュレジスタ４１Ｒから抽出するものとしたことで、加工用の乱数を生成する手段として特別な構成が必要ない。しかも、リフレッシュレジスタ４１Ｒの値は、ＣＰＵ４１ａの命令フェッチ毎に更新されるもので、その更新間隔は一定しないので、ランダム性の高い乱数を加工用の乱数として抽出することができる。そして、加工用の乱数のランダム性が高いことから、これを用いて生成される内部抽選用の乱数のランダム性も高くなる。

尚、上記第１、第２の変形例において、乱数発生回路４２から抽出した乱数の上位バイト（及び下位バイト）にリフレッシュレジスタ４１Ｒから抽出した値を加算していたが、リフレッシュレジスタ４１Ｒ以外でハードウェアまたはソフトウェアにより周期的に更新される値を加算しても良い。また、リフレッシュレジスタ４１Ｒから抽出した値（或いは、リフレッシュレジスタ４１Ｒに代わるものの値）を加算するのではなく、減算や、論理和、論理積などの論理演算を行っても良い。

また、前記実施例で示した上位バイトと下位バイトとの入れ替えのようなビットの置換を、第１、第２の変形例に併用するものとしても良い。上記第１、第２の変形例においても、乱数発生回路４２からの乱数の抽出から加工を終了するまでの間は、汎用レジスタ４１ＧＲの内容が書き換えられてしまうのを防ぐため、ＣＰＵ４１ａに対する割り込みが禁止されるものとなる。

また、第２の変形例においては、乱数発生回路４２から抽出した乱数の上位バイトと下位バイトにそれぞれ加算する加工用の乱数を、リフレッシュレジスタ４１Ｒから異なるタイミングで別々に抽出しても良い。上位バイトに加算する加工用の乱数を更新する手段と、下位バイトに加算する加工用の乱数を更新する手段とを別々に用意し、それぞれから上位バイト用、下位バイト用の加工用の乱数を抽出する手段を設けるものとしても良い。この場合において、上位バイト用の加工用の乱数を更新する手段と下位バイト用の加工用の乱数を更新する手段の一方をリフレッシュレジスタ４１Ｒによって構成するものとすることができる。

また、前記実施例では、乱数発生回路４２が発生する乱数、すなわちハードウェア乱数機能により抽出した乱数をソフトウェアにより加工する場合に本発明を適用した場合について説明した。しかしながら、上記したソフトウェアによる乱数の加工は、ソフトウェアにより周期的に更新される乱数に適用しても良い。例えば、メイン制御部４１を構成するマイクロコンピュータとは別の第２のマイクロコンピュータにおいてタイマ割り込みなどにより周期的に更新される乱数を、ＣＰＵ４１ａが第２のマイクロコンピュータに指示を送って抽出させ、Ｉ／Ｏポート４１ｄを介してＣＰＵ４１ａに入力して、汎用レジスタ４１ＧＲに格納するものとすることができる。第２のマイクロコンピュータの機能は、メイン制御部４１を構成するマイクロコンピュータに含まれていても良い。この場合にも、加工後に取得される乱数の値をバラつかせることができるようになり、遊技者による狙い打ちの防止の効果を図ることができる。

前記実施例において、ＣＰＵ４１ａがＲＡＭ４１ｃの初期化を行う際には、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化条件に応じて初期化１〜４のいずれかに対応する開始アドレスと初期化サイズを取得し、開始アドレスにポインタを設定し、初期化サイズを設定するとともに、ポインタが設定された初期化アドレスから１バイトづつ該当するアドレスの領域を０クリアし、１バイトクリアする毎に初期化サイズを１減算するとともに、ポインタを１進める処理を、初期化サイズが０になるまで実行することで、初期化条件に応じたＲＡＭ４１ｃの領域を初期化しているが、初期化１〜４において初期化される領域を連続するアドレス領域に設定するとともに、初期化テーブルには、初期化条件に応じて初期化１〜４のいずれかに対応する開始アドレスと、初期化１〜４の全てに共通する終了アドレスと、を登録しておき、ＣＰＵ４１ａがＲＡＭ４１ｃの初期化を行う際に、初期化テーブルを参照し、初期化条件に応じて初期化１〜４のいずれかに対応する開始アドレスを取得し、開始アドレスにポインタを設定するとともに、ポインタが設定された初期化アドレスから１バイトづつ該当するアドレスの領域を０クリアし、１バイトクリアする毎に、ポインタを進める処理を、初期化１〜４に共通の終了アドレスの領域がクリアされるまで実行することで、初期化条件に応じたＲＡＭ４１ｃの領域を初期化するようにしても良い。

尚、この場合、１バイトクリアする毎に、ポインタが示すアドレスが終了アドレスであるかを判定し、終了アドレスであれば初期化を終了させるようにしても良いが、まず、初期化テーブルから取得した開始アドレスから共通の終了アドレスまでの初期化バイト数を計算して設定し、開始アドレスから１バイトクリアする毎に初期化バイト数を１減算するとともに、ポインタを１進める処理を、初期化バイト数が０になるまで実行し、初期化バイト数が０となった時点で終了アドレスの領域がクリアされたと判定し、初期化を終了することが好ましい。これは、ポインタが示すアドレスと終了アドレスを１バイト毎に比較する処理を行うよりも、初期化バイト数が０か否かを判定する処理の方が処理効率が高いからである。

図４４（ａ）は、ＲＡＭ４１ｃの格納領域の変形例を示す図であり、図４４（ｂ）は、初期化テーブルの変形例を示す図であり、図４５は、初期化１の変形例を示すフローチャートである。

図４４（ａ）に示すように、この変形例においては、ＲＡＭ４１ｃの格納領域が７Ｅ００（Ｈ）から、設定値ワーク、特別ワーク、重要ワーク、非保存ワーク、一般ワーク、未使用領域、未使用スタック領域、使用中スタック領域の順番で割り当てられている。このため、初期化１、２、４のいずれを行った場合でも、初期化される領域が連続するアドレス領域となる。詳しくは、初期化１において初期化される領域は、使用中スタック領域を除く全ての領域、すなわち、設定値ワーク、特別ワーク、重要ワーク、非保存ワーク、一般ワーク、未使用領域、未使用スタック領域であり、これらの領域は、７Ｅ００（Ｈ）〜スタックポインタまでの連続するアドレス領域である。また、初期化２において初期化される領域は、一般ワーク、未使用領域、未使用スタック領域であり、これらの領域は、７Ｅ５３（Ｈ）〜スタックポインタまでの連続するアドレス領域である。また、初期化４において初期化される領域は、未使用領域、未使用スタック領域であり、これらの領域は、７Ｆ０５（Ｈ）〜スタックポインタまでの連続するアドレス領域である。尚、初期化２において一般ワーク、未使用領域、未使用スタック領域が初期化されるのに対して、初期化３では、非保存ワーク、未使用領域、未使用スタック領域が初期化されるので、初期化３において初期化される未使用領域及び未使用スタック領域は、連続するアドレス領域となるが、非保存ワークは連続しないアドレス領域となる。

図４４（ａ）に示すように、この変形例において適用する初期化テーブルには、初期化１〜４に対応して開始アドレスが登録されているとともに、初期化１〜４に共通する終了アドレスが登録されている。また、初期化３については、非保存ワークが連続しないアドレス領域となるので、非保存ワークの開始アドレスに対応して初期化サイズが登録されている。

次に、図４５に示すフローチャートに基づいて、ＣＰＵ４１ａが実行する初期化１の変形例を説明する。

この初期化１では、まず、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化１に対応して登録されている開始アドレスを読み出す（Ｓｇ１０１）。そして、読み出した開始アドレス（７Ｅ００（Ｈ））にポインタをセットする（Ｓｇ１０２）。次いで、ＲＯＭ４１ｂの初期化テーブルを参照し、初期化１〜４に共通の終了アドレスを読み出す（Ｓｇ１０３）。そして、Ｓｇ１０１で読み出した開始アドレス（７Ｅ００（Ｈ））からＳｇ１０３で読み出した終了アドレス（スタックポインタ）までのバイト数を計算し（Ｓｇ１０４）、計算したバイト数を初期化する領域のバイト数をセットする（Ｓｇ１０５）。そして、Ｓｇ１０２でセットされた開始アドレスからＳｇ１０５でセットされたバイト数にわたりデータをクリアするＲＡＭクリア処理を実行し（Ｓｇ１０６）、ＲＡＭクリア処理が終了すると、初期化１を終了してもとの処理に復帰する。

また、初期化２、４の変形例は、図４５に示す初期化１の変形例とほぼ同様の処理であり、初期化テーブルに登録されている初期化２または初期化４の開始アドレスを取得し、開始アドレスから共通の終了アドレスまでのバイト数を計算し、開始アドレスから計算したバイト数にわたりデータをクリアする処理を行う。また、初期化３の変形例では、まず、初期化テーブルに登録されている非保存ワークの開始アドレスと初期化サイズを取得し、開始アドレスから初期化サイズ分のバイト数にわたりデータをクリアした後、初期化テーブルに登録されている未使用領域及び未使用スタック領域の開始アドレスを取得し、開始アドレスから共通の終了アドレスまでのバイト数を計算し、開始アドレスから計算したバイト数にわたりデータをクリアする処理を行う。

上記のようなＲＡＭ４１ｃの初期化の変形例によれば、複数の初期化条件について、初期化テーブルに対応する開始アドレスとこれら複数の初期化条件に共通の終了アドレスのみを設定しておくことで、複数の初期化条件に対応する終了アドレスを個々に設定しておくことなく、複数の初期化条件に対応する領域を初期化することができるので、複数種類の初期化を行うためのプログラム容量を削減できる。

また、前記実施例では、電断割込処理においてＲＡＭ４１ｃのＲＡＭパリティが０となるようにＲＡＭパリティ調整用データを格納し、復旧時においてＲＡＭ４１ｃのＲＡＭパリティが０か否かを判定することで、ＲＡＭ４１ｃのデータが正常か否かを判定しているが、もちろん電断割込処理においてＲＡＭ４１ｃのＲＡＭパリティが１となるようにＲＡＭパリティ調整用データを格納し、復旧時においてＲＡＭ４１ｃのＲＡＭパリティが１か否かを判定することで、ＲＡＭ４１ｃのデータが正常か否かを判定するようにしても良い。更には、電断割込処理においてＲＡＭ４１ｃの全ての領域のチェックサム（該当する領域に格納されているデータの排他的論理和）を計算し、特定の領域に格納するとともに、復旧時において、ＲＡＭ４１ｃのチェックサムが格納されている特定の領域を含む全ての領域のチェックサムを計算し、その結果が００（Ｈ）であればＲＡＭ４１ｃのデータが正常であると判定し、００（Ｈ）でなければＲＡＭ４１ｃのデータが異常であると判定するようにしても良い。

これは、電断割込処理において正常にチェックサムが格納されていれば、復旧時において特定の領域を除く領域のチェックサムと特定の領域に格納されているデータ（電断時に計算したチェックサム）が同じ値をとるはずであり、特定の領域を除く領域のチェックサムと特定の領域に格納されているデータが一致するのであれば、双方のデータの排他的論理和を計算するとその結果が００（Ｈ）となるので、ＲＡＭ４１ｃのチェックサムが格納されている特定の領域を含む全ての領域のチェックサムを計算した結果が００（Ｈ）であれば、ＲＡＭ４１ｃのデータが正常であると判定できるためである。

尚、この場合にも、電断割込処理において、チェックサムを計算する前にいずれかのビットが１となる破壊診断用データ（例えば５Ａ（Ｈ））を所定のアドレスに格納し、復旧時においては、チェックサムが００（Ｈ）か否かの判定に加えて、破壊診断用データが正常に格納されているか否かの判定を行い、チェックサムが００（Ｈ）であり、かつ破壊診断用データも正常であることを条件に、ＲＡＭ４１ｃのデータが正常であると判定することが好ましい。ＲＡＭ４１ｃのデータが正常でなくても、全ての領域に００（Ｈ）が格納されている場合には、起動時のチェックサムの判定により正常であると判定されてしまうが、停電時にいずれかのビットが１となる破壊診断用データを格納した後、チェックサムを計算し、特定の領域に格納しておくとともに、復旧時にチェックサムの判定に加えて破壊診断用データのチェックも行うことで、例え、復旧時において全ての領域に００（Ｈ）が格納されていて、チェックサムが００（Ｈ）となり正常と判定された場合にも、破壊診断用データが停電時に格納される値と一致しなくなり、異常と判定されるため、ＲＡＭ４１ｃの異常の判定を一層正確に行うことができる。

また、上記では、電断割込処理においてＲＡＭ４１ｃのＲＡＭパリティまたはチェックサムを計算し、ＲＡＭ４１ｃに格納するとともに、復旧時においてＲＡＭ４１ｃの全ての領域に基づいて計算したＲＡＭパリティが０であるか否か、またはＲＡＭ４１ｃの全ての領域に基づいて計算したチェックサムが００（Ｈ）であるか否か、に基づいてＲＡＭ４１ｃのデータが正常か否かを判定しているが、電断割込処理においてＲＡＭ４１ｃのＲＡＭパリティまたはチェックサムを計算し、特定の領域に格納するとともに、復旧時においてＲＡＭ４１ｃの特定の領域を除くＲＡＭパリティまたはチェックサムを計算し、特定の領域に格納されているＲＡＭパリティまたはチェックサムとの比較結果が一致するか否かによってＲＡＭ４１ｃのデータが正常か否かを判定するようにしても良い。尚、この場合にも上記と同様に、ＲＡＭパリティやチェックサムを計算する前にいずれかのビットが１となる破壊診断用データを所定のアドレスに格納し、復旧時においては、ＲＡＭパリティやチェックサムが一致するか否かの判定に加えて、破壊診断用データが正常に格納されているか否かの判定を行い、ＲＡＭパリティやチェックサムが一致し、かつ破壊診断用データも正常であることを条件に、ＲＡＭ４１ｃのデータが正常であると判定することが好ましい。

また、前記実施例では、メダル並びにクレジットを用いて賭数を設定するスロットマシンを用いているが、本発明はこれに限定されるものではなく、遊技球を用いて賭数を設定するスロットマシンや、クレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであっても良い。

前記実施例における各要素は、本発明に対して以下のように対応している。

本発明の請求項１に記載のスロットマシンは、
１ゲームに対して所定数（１または３）の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシン１であって、
信号が入力されることにより外部割込（割込２）を発生させる割込入力端子（トリガー端子ＣＬＫ／ＴＲＧ）と、通常入力端子（信号入力端子ＤＡＴＡ）と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段（メイン制御部４１）を搭載したメイン制御基板（遊技制御基板４０）と、
前記メイン制御手段から送信された制御情報（コマンド）の受信に基づき演出の制御を行うサブ制御手段（サブ制御部９１）を搭載したサブ制御基板（演出制御基板９０）と、
前記スロットマシンで用いられる所定の電力（＋２５Ｖ）の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているとき（＋１８Ｖ以下となったとき）に電断信号（電圧低下信号）を出力する電断検出手段（電断検出回路４８）と、
前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板（演出中継基板８０）と、
を備え、
前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
前記メイン制御手段は、
データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域（重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク）と、前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが読み出し及び書き込みが行われることのない未使用領域と、が少なくとも割り当てられたメインデータ記憶手段（ＲＡＭ４１ｃ）と、
前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）と、
電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理（レジスタの復帰）を実行するメイン制御状態復帰処理手段（ＣＰＵ４１ａによる起動処理）と、
予め定められた単位時間（０．５６ｍｓ）毎に実行中の処理に割り込んでタイマ割込処理を実行するタイマ割込処理実行手段（ＣＰＵ４１ａによるタイマ割込処理）と、
前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理（ポート入力処理）を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段（ＣＰＵ４１ａによるタイマ割込１〜４の選択）と、
前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理（ＲＡＭパリティ調整用データの計算及び格納、破壊診断用データの設定）を含む電断時割込処理を実行する電断時割込処理実行手段（ＣＰＵ４１ａによる電断割込処理）と、
前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段（割込処理中の割込禁止）と、
前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段（ＣＰＵ４１ａによるゲーム処理）と、
前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段（ＣＰＵ４１ａによるコマンド格納処理）と、
前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段（ＣＰＵ４１ａによるコマンド送信処理）と、
を含み、
前記サブ制御手段（サブ制御部９１）は、
該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段（ＲＡＭ９１ｃ）と、
電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理（レジスタの復帰）を実行するサブ制御状態復帰処理手段（ＣＰＵ９１ａによる起動処理（サブ））と、
電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理（パリティ調整用データの設定）を含む定期処理を所定の単位時間（１．１２ｍｓ）毎に実行する定期処理実行手段（ＣＰＵ９１ａによるタイマ割込処理（サブ））と、
を含み、
前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用領域を１ゲーム毎（１ゲーム終了毎）に初期化し、
前記電断時割込処理実行手段は、
前記タイマ割込処理の割込タイミング（割込３）と同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し（Ｓｑ３）、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し（Ｓｑ６〜Ｓｑ１０）、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる（Ｓｑ４〜ＲＥＴＩ）、
ことを特徴としている。

本発明の請求項２に記載のスロットマシンは、請求項１に記載のスロットマシンであって、
前記メインデータ記憶手段（ＲＡＭ４１ｃ）の記憶領域には、前記ワーク領域（重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク）及び前記未使用領域に加えてデータを一時的に格納することが可能なスタック領域が割り当てられており、
前記メイン制御手段（メイン制御部４１）は、
前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段（割込処理に伴いＣＰＵ４１ａがレジスタを退避する処理）と、
前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段（割込処理の終了に伴いＣＰＵ４１ａがレジスタを復帰する処理）と、
前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段（ＣＰＵ４１ａがスタックポインタから未使用領域のサイズを計算する処理（Ｓｇ３、Ｓｉ７、Ｓｊ６、Ｓｋ４））と、
を含み、
前記初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）は、前記メインデータ記憶手段の記憶領域における前記未使用領域に加えて前記未使用スタック領域特定手段により特定される未使用スタック領域も１ゲーム毎（１ゲーム終了毎）に初期化する、
ことを特徴としている。

本発明の請求項３に記載のスロットマシンは、
１ゲームに対して所定数（１または３）の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシン１であって、
信号が入力されることにより外部割込（割込２）を発生させる割込入力端子（トリガー端子ＣＬＫ／ＴＲＧ）と、通常入力端子（信号入力端子ＤＡＴＡ）と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段（メイン制御部４１）を搭載したメイン制御基板（遊技制御基板４０）と、
前記メイン制御手段から送信された制御情報（コマンド）の受信に基づき演出の制御を行うサブ制御手段（サブ制御部９１）を搭載したサブ制御基板（演出制御基板９０）と、
前記スロットマシンで用いられる所定の電力（＋２５Ｖ）の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているとき（＋１８Ｖ以下となったとき）に電断信号（電圧低下信号）を出力する電断検出手段（電断検出回路４８）と、
前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板（演出中継基板８０）と、
を備え、
前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
前記メイン制御手段は、
データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域（重要ワーク、一般ワーク、特別ワーク、設定値ワーク、非保存ワーク）と、データを一時的に格納することが可能なスタック領域と、が少なくとも割り当てられたメインデータ記憶手段（ＲＡＭ４１ｃ）と、
前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段（割込処理に伴いＣＰＵ４１ａがレジスタを退避する処理）と、
前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段（割込処理の終了に伴いＣＰＵ４１ａがレジスタを復帰する処理）と、
前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段（ＣＰＵ４１ａがスタックポインタから未使用領域のサイズを計算する処理（Ｓｇ３、Ｓｉ７、Ｓｊ６、Ｓｋ４））と、
前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）と、
電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理（レジスタの復帰）を実行するメイン制御状態復帰処理手段（ＣＰＵ４１ａによる起動処理）と、
予め定められた単位時間（０．５６ｍｓ）毎に実行中の処理に割り込んでタイマ割込処理を実行するタイマ割込処理実行手段（ＣＰＵ４１ａによるタイマ割込処理）と、
前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理（ポート入力処理）を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段（ＣＰＵ４１ａによるタイマ割込１〜４の選択）と、
前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理（ＲＡＭパリティ調整用データの計算及び格納、破壊診断用データの設定）を含む電断時割込処理を実行する電断時割込処理実行手段（ＣＰＵ４１ａによる電断割込処理）と、
前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段（割込処理中の割込禁止）と、
前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段（ＣＰＵ４１ａによるゲーム処理）と、
前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段（ＣＰＵ４１ａによるコマンド格納処理）と、
前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段（ＣＰＵ４１ａによるコマンド送信処理）と、
を含み、
前記サブ制御手段（サブ制御部９１）は、
該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段（ＲＡＭ９１ｃ）と、
電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理（レジスタの復帰）を実行するサブ制御状態復帰処理手段（ＣＰＵ９１ａによる起動処理（サブ））と、
電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理（パリティ調整用データの設定）を含む定期処理を所定の単位時間（１．１２ｍｓ）毎に実行する定期処理実行手段（ＣＰＵ９１ａによるタイマ割込処理（サブ））と、
を含み、
前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用スタック領域特定手段により特定される未使用スタック領域を１ゲーム毎（１ゲーム終了毎）に初期化し、
前記電断時割込処理実行手段は、
前記タイマ割込処理の割込タイミング（割込３）と同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し（Ｓｑ３）、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し（Ｓｑ６〜Ｓｑ１０）、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる（Ｓｑ４〜ＲＥＴＩ）、
ことを特徴としている。

本発明の請求項４に記載のスロットマシンは、請求項１〜３のいずれかに記載のスロットマシンであって、
前記初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）は、複数種類の初期化条件（設定開始前、ビッグボーナス終了時、電源投入時でＲＡＭ４１ｃが壊れていないとき、１ゲーム終了時）のうちいずれかの初期化条件が成立したときに、該成立した初期化条件の種類に対応して定められた領域（図１３（ａ））を初期化するとともに、該成立した初期化条件の種類に関わらず前記メインデータ記憶手段（ＲＡＭ４１ｃ）の記憶領域における未使用領域及び／または前記未使用スタック領域を必ず初期化する、
ことを特徴としている。

本発明の請求項５に記載のスロットマシンは、請求項４に記載のスロットマシンであって、
前記メインデータ記憶手段（ＲＡＭ４１ｃ）には、記憶領域を特定するアドレスが割り当てられているとともに、
前記初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）は、２種類以上の初期化条件（設定開始前、ビッグボーナス終了時、１ゲーム終了時）の種類に対応して前記メインデータ記憶手段における初期化開始アドレス（開始アドレス）が設定されるとともに、該初期化条件に共通する初期化終了アドレス（終了アドレス）が設定された初期化領域設定手段（ＲＯＭ４１ｂの初期化テーブル（図４４（ｂ））を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから前記初期化終了アドレスまでの各アドレスが割り当てられた記憶領域を初期化する、
ことを特徴としている。

本発明の請求項６に記載のスロットマシンは、請求項４または５に記載のスロットマシンであって、
前記メインデータ記憶手段（ＲＡＭ４１ｃ）には、記憶領域を特定するアドレスが割り当てられているとともに、
前記初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）は、初期化条件（設定開始前、ビッグボーナス終了時、電源投入時でＲＡＭ４１ｃが壊れていないとき、１ゲーム終了時）の種類に対応して前記メインデータ記憶手段における初期化開始アドレス（開始アドレス）と該初期化開始アドレスに対して初期化される記憶領域のサイズ（初期化サイズ）が設定された初期化領域設定手段（ＲＯＭ４１ｂの初期化テーブル（図１３（ｂ））を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから該初期化アドレスに対して設定されたサイズの記憶領域を初期化する、
ことを特徴としている。

本発明の請求項７に記載のスロットマシンは、請求項１〜６のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、前記初期化手段（ＣＰＵ４１ａによるＲＡＭ４１ｃの初期化）による前記メインデータ記憶手段（ＲＡＭ４１ｃ）の記憶領域の初期化中において全ての割込処理を禁止する割込処理禁止手段（初期化中の割込禁止）を含む、
ことを特徴としている。

本発明の請求項８に記載のスロットマシンは、請求項２〜７のいずれかに記載のスロットマシンであって、
前記メインデータ記憶手段（ＲＡＭ４１ｃ）における前記未使用領域及び／または前記未使用スタック領域を含む全ての記憶領域のデータを所定の演算方法（排他的論理和）にて計算する全データ演算手段（ＣＰＵ４１ａによるＲＡＭパリティの計算）を備え、
前記電断時割込処理実行手段（ＣＰＵ４１ａによる電断割込処理）は、前記電断処理において前記全データ演算手段による計算結果（ＲＡＭパリティ）を特定の値（０）とするための調整用データ（パリティ調整用データ）を算出し、該算出した調整用データを前記メインデータ記憶手段に格納する処理を実行し、
前記メイン制御状態復帰処理手段（ＣＰＵ４１ａによる起動処理）は、電力供給が開始されたときに前記全データ演算手段による計算結果が前記特定の値か否かを判定し、該全データ演算手段による計算結果が前記特定の値であると判定したことを条件に、前記メイン制御状態復帰処理（レジスタの復帰）を実行する、
ことを特徴としている。

本発明の請求項９に記載のスロットマシンは、請求項１〜８のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）を構成するマイクロコンピュータは、複数種類の割込（割込１〜４）を発生させることが可能であり、
前記メイン制御手段は、前記複数種類の割込のうち未使用の割込（割込１、４）が発生したときに、割込前の処理に即時復帰させる未使用割込処理を実行する未使用割込処理実行手段（ＣＰＵ４１ａによる未使用割込処理）を含む、
ことを特徴としている。

本発明の請求項１０に記載のスロットマシンは、請求項１〜９のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、
前記可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出される前に、前記賭数の設定に使用可能な有価価値を用いることなくゲームを行うことが可能な再ゲーム（リプレイゲーム）の付与を伴う再遊技入賞（再遊技役）と、前記有価価値の付与を伴う小役入賞（小役）と、遊技状態の移行を伴う特別入賞（特別役）とを含む予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段（ＣＰＵ４１ａによる内部抽選処理）と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内（０〜１６３８３）において更新される数値データを、ゲーム毎に判定用数値データ（内部抽選用の乱数）として判定領域に入力する数値データ入力手段（ＣＰＵ４１ａによる乱数取得処理）と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データ（判定値数）を記憶する判定値データ記憶手段（役別テーブル、判定値数の記憶領域）と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し（当選フラグを設定する）、
前記判定値データ記憶手段は、前記事前決定手段が前記特別入賞のみの発生を許容する旨を決定することとなる単独判定値データ（ビッグボーナス（１）−Ｃ、ビッグボーナス（２）−Ｃ、ビッグボーナス（３）−Ｃの判定値数）と、前記特別入賞及び前記小役入賞の双方の発生を同時に許容する旨を決定することとなる重複判定値データ（ビッグボーナス（１）−Ａ、ビッグボーナス（２）−Ａ、ビッグボーナス（３）−Ａ、ビッグボーナス（１）−Ｂ、ビッグボーナス（２）−Ｂ、ビッグボーナス（３）−Ｂの判定値数）と、を前記判定値データとして記憶する、
ことを特徴としている。

本発明の請求項１１に記載のスロットマシンは、請求項１〜１０のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、
前記可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段（ＣＰＵ４１ａによる内部抽選処理）と、
前記事前決定手段が入賞の発生を許容する旨を決定する割合が異なる複数種類の許容段階（設定値）のうちから、いずれかの許容段階を選択して設定する許容段階設定手段（ＣＰＵ４１ａによる設定変更処理）と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内（０〜１６３８３）において更新される数値データを、ゲーム毎に判定用数値データ（内部抽選用の乱数）として判定領域に入力する数値データ入力手段（ＣＰＵ４１ａによる乱数取得処理）と、
いずれか１種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データ（判定値数）を、前記複数種類の許容段階に共通して記憶する（ＪＡＣ、チェリー、スイカ、リプレイ等の判定値数）とともに、前記許容段階に共通して判定値データが記憶されていない２種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記許容段階の種類に応じて個別に記憶する（ベル、レギュラーボーナス（１）等の判定値数）判定値データ記憶手段（役別テーブル、判定値数の記憶領域）と、
を含み、
前記事前決定手段は、前記許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定する（当選フラグを設定する）、
ことを特徴としている。

本発明の請求項１２に記載のスロットマシンは、請求項１１に記載のスロットマシンであって、
前記判定値データ記憶手段（役別テーブル、判定値数の記憶領域）は、前記許容段階（設定値）の種類に応じて個別に記憶する判定値データとして異なる判定値の数を示す異数判定値データ（ベルの判定値数）と、前記許容段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す同数判定値データ（レギュラーボーナス（１）の判定値数）とを、前記入賞の種類に応じて記憶する、
ことを特徴としている。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記事前決定手段（ＣＰＵ４１ａによる内部抽選処理）は、前記許容段階設定手段により設定された許容段階（設定値）に対応して前記判定値データ記憶手段（役別テーブル、判定値数の記憶領域）に記憶された判定値データ（判定値数）を、入賞の種類毎に順次前記判定領域に入力された判定用数値データ（内部抽選用の乱数）に加算する加算手段（内部抽選処理におけるＳｅ１０、Ｓｅ２１、Ｓｅ３５）を含み、
前記許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）は、前記加算手段の加算結果が前記所定の範囲（１６３８３）を越えたか否か（オーバーフローしたか否か）を判定し、該判定の結果により前記所定の範囲を越えると判定されたときの加算を行った判定値データに対応した種類の入賞の発生を許容する旨を示していると判定する（当選フラグを設定する）、
ことを特徴としている。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記事前決定手段（ＣＰＵ４１ａによる乱数取得処理）により決定を行う前に、前記許容段階設定手段（ＣＰＵ４１ａによる設定変更処理））により設定された許容段階（設定値）に対応して前記判定値データ記憶手段（役別テーブル、判定値数の記憶領域）に記憶された判定値データ（判定値数）に基づいて、前記判定領域に入力された判定用数値データ（内部抽選用の乱数）に対して前記事前決定手段が入賞の種類毎に発生を許容する旨を決定する判定値（判定値）を、許容判定値登録手段（当選判定用テーブル）に登録する許容判定値登録制御手段（当選判定用テーブルをゲーム毎に作成する処理）を更に備え、
前記許容判定手段は、前記判定領域に入力された判定用数値データを入賞の種類毎に前記許容判定値登録手段に登録された判定値と比較し、該比較の結果により前記判定用数値データと一致する判定値に対応した種類の入賞の発生を許容する旨を示していると判定する（当選フラグを設定する）、
ことを特徴とする。

本発明のスロットマシンは、請求項１１または１２に記載のスロットマシンであって、
前記所定数の賭数として定められた複数種類の賭数段階（１、３）のうちから、ゲーム毎にいずれかの種類の賭数段階の賭数を設定する賭数設定手段（ＣＰＵ４１ａによるＢＥＴ処理）を更に備え、
前記判定値データ記憶手段（役別テーブル、判定値数の記憶領域）は、いずれか２種類以上の入賞について、前記判定領域に入力された判定用数値データ（内部抽選用の乱数）に対して前記事前決定手段（ＣＰＵ４１ａによる内部抽選処理）が発生を許容する旨を決定することとなる判定値の数を示す判定値データ（判定値数）を、前記賭数段階の種類に応じて個別に記憶し、
前記許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）は、前記賭数設定手段により設定された賭数段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に導出を許容する旨を示しているか否かを判定し、
前記判定値データ記憶手段は、更に、前記賭数段階の種類に応じて個別に記憶する判定値データとして異なる判定値の数を示す第２異数判定値データ（ベルの判定値数）と、前記賭数段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す第２同数判定値データ（チェリー、スイカの判定値数データ）とを、前記入賞の種類に応じて記憶する、
ことを特徴としている。

本発明の請求項１３に記載のスロットマシンは、請求項１〜１２のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、
前記可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段（ＣＰＵ４１ａによる内部抽選処理）と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内（０〜１６３８３）において更新される数値データを、ゲーム毎に判定用数値データ（内部抽選用の乱数）として判定領域に入力する数値データ入力手段（ＣＰＵ４１ａによる乱数取得処理）と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データ（判定値数）を記憶する判定値データ記憶手段（役別テーブル、判定値数の記憶領域）と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し（当選フラグを設定する）、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路（パルス発生回路４２ａ）と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路（下位カウンタ４２ｂ、上位カウンタ４２ｃ）と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路（サンプリング回路４３）と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの数値データとして入力する入力手段（乱数取得処理におけるＳｆ５）と、
を更に含み、
前記数値データ入力手段は、前記特定領域に入力されたｎビットの数値データのうちの特定のビットのデータと、該数値データのうちの他のビットのデータを入れ替えて（Ｓｆ３）、該入れ替えを行ったｎビットの入替数値データを、前記判定用数値データとして前記判定領域に入力する（Ｓｆ５）、
ことを特徴としている。

本発明の請求項１４に記載のスロットマシンは、請求項１〜１３のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、
前記可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段（ＣＰＵ４１ａによる内部抽選処理）と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内（０〜１６３８３）において更新される数値データを、ゲーム毎に判定用数値データ（内部抽選用の乱数）として判定領域に入力する数値データ入力手段（ＣＰＵ４１ａによる乱数取得処理）と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段（役別テーブル、判定値数の記憶領域）と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し（当選フラグを設定する）、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路（パルス発生回路４２ａ）と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路（下位カウンタ４２ｂ、上位カウンタ４２ｃ）と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路（サンプリング回路４３）と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段（ＣＰＵ４１ａ（図４２））と、
所定のタイミングで第２の数値データを更新する数値更新手段（リフレッシュレジスタ４１Ｒ）と、
前記所定の抽出条件が成立することにより、前記数値更新手段が更新する第２の数値データを抽出する数値抽出手段（ＣＰＵ４１ａ（図４２））と、
上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記数値抽出手段が抽出した第２の数値データを用いて所定の演算（ＯＲ演算）を行う演算手段（ＣＰＵ４１ａ（図４２））と、
を更に含み、
前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと前記下位ｊビ
ットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する（図４２）、
ことを特徴としている。

本発明の請求項１５に記載のスロットマシンは、請求項１〜１４のいずれかに記載のスロットマシンであって、
前記メイン制御手段（メイン制御部４１）は、
前記可変表示装置（リール２Ｌ、２Ｃ、２Ｒ）の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段（ＣＰＵ４１ａによる内部抽選処理）と、
前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内（０〜１６３８３）において更新される数値データを、ゲーム毎に判定用数値データ（内部抽選用の乱数）として判定領域に入力する数値データ入力手段（ＣＰＵ４１ａによる乱数取得処理）と、
前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段（役別テーブル、判定値数の記憶領域）と、
を含み、
前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段（内部抽選処理におけるＳｅ１１、Ｓｅ２２、Ｓｅ２３、Ｓｅ３６）を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し（当選フラグを設定する）、
前記メイン制御手段は、
所定周波数のパルス信号を発生するパルス発生回路（パルス発生回路４２ａ）と、
ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路（下位カウンタ４２ｂ、上位カウンタ４２ｃ）と、
遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路（サンプリング回路４３）と、
前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段（ＣＰＵ４１ａ（図４３））と、
所定のタイミングで第２の数値データを更新する第１の数値更新手段（リフレッシュレジスタ４１Ｒ）と、
所定のタイミングで前記第２の数値データとは異なる第３の数値データを更新する第２の数値更新手段（リフレッシュレジスタ４１Ｒ）と、
予め定められた抽出条件が成立することにより、前記第１の数値更新手段から第２の数値データを抽出する第１の数値抽出手段（ＣＰＵ４１ａ（図４３））と、
所定の抽出条件が成立することにより、前記第２の数値更新手段から第３の数値データ
を抽出する第２の数値抽出手段（ＣＰＵ４１ａ（図４３））と、
上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記第１の数値抽出手段が抽出した第２の数値データを用いて所定の演算を行い、下位ｊビットに対して前記第２の数値抽出手段が抽出した第３の数値データを用いて所定の演算（ＯＲ演算）を行う演算手段（ＣＰＵ４１ａ（図４３））と、
を更に含み、
前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと該演算後の下位ｊビットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する（図４３）、
ことを特徴としている。

本発明の請求項１６に記載のスロットマシンは、請求項１〜１５のいずれかに記載のスロットマシンであって、
前記制御情報送信手段（ＣＰＵ４１ａによるコマンド送信処理）は、前記制御情報（コマンド）の送信後、所定の送信規制時間（４．４８ｍｓ）が経過するまで新たな制御情報の送信を禁止する、
ことを特徴としている。

本発明の請求項１７に記載のスロットマシンは、請求項１〜１６のいずれかに記載のスロットマシンであって、
前記電断検出手段（電断検出回路４８）が前記所定の電力（＋２５Ｖ）の状態として監視する監視電圧を生成する監視電圧生成手段（電圧生成回路３０３）を備え、
前記電断検出手段は、前記監視電圧を監視し、該監視電圧が所定値（＋１８Ｖ）以下となったときに前記電断信号（電圧低下信号）を出力するとともに、
前記スロットマシン１は、該スロットマシンに搭載された電気部品に対して供給される電源電圧（＋２４Ｖ、＋１２Ｖ（ＶＣＣ）、＋１２Ｖ、＋５Ｖ）を前記監視電圧とは別個に生成する電源電圧生成手段（電圧生成回路３０５〜３０８）を更に備えることを特徴としている。

本発明の請求項１８に記載のスロットマシンは、請求項１〜１７のいずれかに記載のスロットマシンであって、
前記サブ制御手段（サブ制御部９１）は、
該サブ制御手段が動作を行うためのデータを記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段（ＲＡＭ９１ｃ）と、
電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理（レジスタの復帰）を実行するサブ制御状態復帰処理手段（ＣＰＵ９１ａによる起動処理（サブ））と、
を含み、
前記スロットマシン１は、前記電断検出手段（電断検出回路４８）により前記電断信号（電圧低下信号）が出力された時点から少なくとも前記制御情報送信手段（ＣＰＵ４１ａによるコマンド送信処理）が前記制御情報（コマンド）を送信する処理を実行するタイマ割込処理（タイマ割込２）の間隔（２．２４ｍｓ）以上の時間（２０ｍｓ）にわたり前記サブ制御手段を駆動させるのに最低限必要な電力供給（＋７Ｖ）を維持するサブ駆動電力供給維持手段（電源基板１００のコンデンサ３０９）を備えることを特徴としている。

本発明が適用された実施例のスロットマシンの正面図である。 リールの図柄配列を示す図である。 スロットマシンの構成を示すブロック図である。 電源基板の構成を説明するための回路図である。 （ａ）は、遊技制御基板におけるメイン制御部まわりの構成を説明するための回路図である。（ｂ）は、演出制御基板におけるサブ制御部まわりの構成を説明するための回路図である。 （ａ）は、遊技状態別当選役テーブルを示す図である。（ｂ）は、小役及び再遊技役用の役別テーブルを示す図である。（ｃ）は、特別役用の役別テーブルを示す図である。 役別テーブルに登録されたアドレスに基づいて取得される判定値数の記憶領域を示す図である。 （ａ）（ｂ）は、内部抽選用の乱数の値及び各役の判定値数と、当選役との関係の例を示す図である。 内部抽選用の乱数の値及び各役の判定値数と、当選役との関係の例を示す図である。 （ａ）（ｂ）は、内部抽選用の乱数の値及び各役の判定値数と、当選役との関係の例を示す図である。 （ａ）は乱数発生回路の構成を詳細に示すブロック図である。（ｂ）は乱数発生回路から抽出した乱数をＣＰＵがソフトウェアにより内部抽選用の乱数に加工するまでの説明図である。 メイン制御部のＲＡＭの格納領域の構成を示す図である。 （ａ）は、メイン制御部のＣＰＵが行う初期化１〜４において初期化される領域を示す図である。（ｂ）は、メイン制御部のＲＯＭに格納された初期化テーブルを示す図である。 遊技制御基板から演出制御基板に対して送信されるコマンドの一例を示す図である。 メイン制御部のＲＡＭに設定されるコマンドキューの構成を示す図である。 メイン制御部のＣＰＵが行うタイマ割込処理の発生状況を示すタイミングチャートである。 （ａ）（ｂ）は、メイン制御部のＣＰＵによるコマンドの送信状況の一例を示すタイミングチャートである。 メイン制御部のＣＰＵが起動時に実行する起動処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがＲＡＭ異常を判定したときに実行するＲＡＭ異常エラー処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが起動処理において実行する設定変更処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが起動処理後に実行するゲーム処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがゲーム処理において実行する内部抽選処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがゲーム処理において実行する内部抽選処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがゲーム処理において実行する内部抽選処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが内部抽選処理において実行する乱数取得処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが起動処理において実行する初期化１の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが初期化１〜４において実行するＲＡＭクリア処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがビッグボーナス終了時に実行する初期化２の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが起動処理において実行する初期化３の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが１ゲーム終了毎に実行する初期化４の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが定期的に実行するタイマ割込処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが定期的に実行するタイマ割込処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがコマンドを生成し、コマンドキューに格納する際に実行するコマンド格納処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵがタイマ割込処理において実行するコマンド送信処理の制御内容を示すフローチャートである。 メイン制御部のＣＰＵが、電断検出回路から電圧低下信号の入力されることによって実行する電断割込処理の制御内容を示すフローチャートである。 サブ制御部のＣＰＵが起動時に実行する起動処理（サブ）の制御内容を示すフローチャートである。 サブ制御部のＣＰＵが、遊技制御基板からストローブ（ＩＮＴ）信号が入力されることによって実行するコマンド受信割込処理の制御内容を示すフローチャートである。 サブ制御部のＣＰＵが、定期的に実行するタイマ割込処理（サブ）の制御内容を示すフローチャートである。 停電時における各電圧の降下状況、メイン制御部及びサブ制御部のＣＰＵの動作状況を示すタイミングチャートである。 役別テーブルの変形例を示す図である。 メイン制御部のＣＰＵが実行する内部抽選処理の変形例を示す図である。 乱数発生回路から抽出した乱数をＣＰＵがソフトウェアにより内部抽選用の乱数に加工するまでの処理の第１の変形例の説明図である。 乱数発生回路から抽出した乱数をＣＰＵがソフトウェアにより内部抽選用の乱数に加工するまでの処理の第２の変形例の説明図である。 （ａ）は、メイン制御部におけるＲＡＭの格納領域の変形例を示す図である。（ｂ）は、初期化テーブルの変形例を示す図である。 メイン制御部のＣＰＵが実行する初期化１の変形例を示す図である。

符号の説明

１ スロットマシン
２Ｌ、２Ｃ、２Ｒ リール
４０ 遊技制御基板
４１ メイン制御部
４１ａ ＣＰＵ
４１ｂ ＲＯＭ
４１ｃ ＲＡＭ
４２ 乱数発生回路
４３ サンプリング回路
４８ 電断検出回路
８０ 演出中継基板
９０ 演出制御基板
９１ サブ制御部
９１ａ ＣＰＵ
９１ｂ ＲＯＭ
９１ｃ ＲＡＭ

Claims (18)

1. １ゲームに対して所定数の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシンであって、
   信号が入力されることにより外部割込を発生させる割込入力端子と、通常入力端子と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段を搭載したメイン制御基板と、
   前記メイン制御手段から送信された制御情報の受信に基づき演出の制御を行うサブ制御手段を搭載したサブ制御基板と、
   前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときに電断信号を出力する電断検出手段と、
   前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板と、
   を備え、
   前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
   前記メイン制御手段は、
   データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域と、前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが読み出し及び書き込みが行われることのない未使用領域と、が少なくとも割り当てられたメインデータ記憶手段と、
   前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段と、
   電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理を実行するメイン制御状態復帰処理手段と、
   予め定められた単位時間毎に実行中の処理に割り込んでタイマ割込処理を実行するタイマ割込処理実行手段と、
   前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段と、
   前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理を含む電断時割込処理を実行する電断時割込処理実行手段と、
   前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段と、
   前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段と、
   前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段と、
   前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段と、
   を含み、
   前記サブ制御手段は、
   該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段と、
   電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理を実行するサブ制御状態復帰処理手段と、
   電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理を含む定期処理を所定の単位時間毎に実行する定期処理実行手段と、
   を含み、
   前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用領域を１ゲーム毎に初期化し、
   前記電断時割込処理実行手段は、
   前記タイマ割込処理の割込タイミングと同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
   前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
   前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる、
   ことを特徴とするスロットマシン。
2. 前記メインデータ記憶手段の記憶領域には、前記ワーク領域及び前記未使用領域に加えてデータを一時的に格納することが可能なスタック領域が割り当てられており、
   前記メイン制御手段は、
   前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段と、
   前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段と、
   前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段と、
   を含み、
   前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用領域に加えて前記未使用スタック領域特定手段により特定される未使用スタック領域も１ゲーム毎に初期化する、
   請求項１に記載のスロットマシン。
3. １ゲームに対して所定数の賭数を設定することによりゲームが開始可能となるとともに、各々が識別可能な複数種類の識別情報を変動表示可能な可変表示装置の表示結果が導出表示されることにより１ゲームが終了し、該可変表示装置の表示結果に応じて入賞が発生可能とされたスロットマシンであって、
   信号が入力されることにより外部割込を発生させる割込入力端子と、通常入力端子と、を有するマイクロコンピュータにて構成され、遊技の制御を行うメイン制御手段を搭載したメイン制御基板と、
   前記メイン制御手段から送信された制御情報の受信に基づき演出の制御を行うサブ制御手段を搭載したサブ制御基板と、
   前記スロットマシンで用いられる所定の電力の状態を監視し、電力供給が断たれたことに関わる電断条件が成立しているときに電断信号を出力する電断検出手段と、
   前記メイン制御基板と前記サブ制御基板とを通信可能に接続する中継基板と、
   を備え、
   前記電断検出手段は、前記電断信号を前記マイクロコンピュータの前記割込入力端子及び前記通常入力端子の双方に出力し、
   前記メイン制御手段は、
   データを読み出し及び書き込み可能に記憶する記憶領域を有し、電力供給が停止しても該記憶領域に記憶されているデータを保持することが可能な記憶手段であり、前記記憶領域として前記メイン制御手段を構成するマイクロコンピュータが動作を行うためのデータが記憶されるワーク領域と、データを一時的に格納することが可能なスタック領域と、が少なくとも割り当てられたメインデータ記憶手段と、
   前記マイクロコンピュータが使用中のデータを前記スタック領域に退避するデータ退避手段と、
   前記退避手段により前記スタック領域に退避したデータを前記マイクロコンピュータが使用するデータとして復帰させるデータ復帰手段と、
   前記スタック領域のうち前記データ退避手段により退避したデータが記憶されていない未使用スタック領域を特定する未使用スタック領域特定手段と、
   前記メインデータ記憶手段における記憶領域の少なくとも一部を初期化する初期化手段と、
   電力供給が開始されたときに、前記メインデータ記憶手段に記憶されているデータに基づいて該メイン制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるメイン制御状態復帰処理を実行するメイン制御状態復帰処理手段と、
   予め定められた単位時間毎に実行中の処理に割り込んで実行するタイマ割込処理を実行するタイマ割込処理実行手段と、
   前記タイマ割込処理にて実行する処理を、遊技者の操作を検出する操作検出手段の入力状態を監視して該入力状態を示す入力情報を前記メインデータ記憶手段に記憶する処理を含む複数種類のうちから該タイマ割込処理の実行回数に応じて選択する処理選択手段と、
   前記外部割込の発生に応じて、電力供給が開始されたときに前記メイン制御状態復帰手段が前記メイン制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための電断処理を含む電断時割込処理を実行する電断時割込処理実行手段と、
   前記タイマ割込処理または前記電断時割込処理のいずれか一方の割込処理の実行中に他方の割込処理を禁止する多重割込禁止手段と、
   前記タイマ割込処理にて記憶した入力情報を読み出し、該読み出した入力情報に基づいて遊技の進行に応じた複数の制御状態を段階的に移行させることにより１ゲームの制御を行う基本処理を実行する基本処理実行手段と、
   前記基本処理において遊技の進行に応じた前記制御情報を生成する制御情報生成手段と、
   前記タイマ割込処理にて実行される処理により、前記制御情報生成手段にて生成された制御情報を前記サブ制御手段に対して送信する制御情報送信手段と、
   を含み、
   前記サブ制御手段は、
   該サブ制御手段が動作を行うためのデータを読み出し及び書き込み可能に記憶するとともに、電力供給が停止しても記憶されているデータを保持することが可能なサブデータ記憶手段と、
   電力供給が開始されたときに、前記サブデータ記憶手段に記憶されているデータに基づいて該サブ制御手段の制御状態を電力供給が停止する前の制御状態に復帰させるサブ制御状態復帰処理を実行するサブ制御状態復帰処理手段と、
   電力供給が開始されたときに前記サブ制御状態復帰手段が前記サブ制御手段の制御状態を電力供給が停止する前の制御状態に正常に復帰できるようにするための処理を含む定期処理を所定の単位時間毎に実行する定期処理実行手段と、
   を含み、
   前記初期化手段は、前記メインデータ記憶手段の記憶領域における前記未使用スタック領域特定手段により特定される未使用スタック領域を１ゲーム毎に初期化し、
   前記電断時割込処理実行手段は、
   前記タイマ割込処理の割込タイミングと同時に前記外部割込が発生したときに、該外部割込の発生に伴う前記電断時割込処理を前記タイマ割込処理よりも優先して実行し、
   前記タイマ割込処理の実行中において前記外部割込が発生したときに、該実行中のタイマ割込処理の終了を待って前記電断時割込処理を実行するとともに、
   前記電断時割込処理において前記通常入力端子を監視し、前記電断信号が入力されているか否かを判定し、前記通常入力端子に前記電断信号が入力されていると判定したときに、前記電断処理を実行し、前記通常入力端子に前記電断信号が入力されていないと判定したときに、前記電断処理を行わずに割込元の処理に復帰させる、
   ことを特徴とするスロットマシン。
4. 前記初期化手段は、複数種類の初期化条件のうちいずれかの初期化条件が成立したときに、該成立した初期化条件の種類に対応して定められた領域を初期化するとともに、該成立した初期化条件の種類に関わらず前記メインデータ記憶手段の記憶領域における未使用領域及び／または前記未使用スタック領域を必ず初期化する、
   請求項１〜３のいずれかに記載のスロットマシン。
5. 前記メインデータ記憶手段には、記憶領域を特定するアドレスが割り当てられているとともに、
   前記初期化手段は、２種類以上の初期化条件の種類に対応して前記メインデータ記憶手段における初期化開始アドレスが設定されるとともに、該初期化条件に共通する初期化終了アドレスが設定された初期化領域設定手段を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから前記初期化終了アドレスまでの各アドレスが割り当てられた記憶領域を初期化する、
   請求項４に記載のスロットマシン。
6. 前記メインデータ記憶手段には、記憶領域を特定するアドレスが割り当てられているとともに、
   前記初期化手段は、初期化条件の種類に対応して前記メインデータ記憶手段における初期化開始アドレスと該初期化開始アドレスに対して初期化される記憶領域のサイズが設定された初期化領域設定手段を含み、前記初期化条件が成立したときに、該初期化条件の種類に対応して前記初期化領域設定手段に設定された初期化開始アドレスから該初期化アドレスに対して設定されたサイズの記憶領域を初期化する、
   請求項４または５に記載のスロットマシン。
7. 前記メイン制御手段は、前記初期化手段による前記メインデータ記憶手段の記憶領域の初期化中において全ての割込処理を禁止する割込処理禁止手段を含む、
   請求項１〜６のいずれかに記載のスロットマシン。
8. 前記メインデータ記憶手段における前記未使用領域及び／または前記未使用スタック領域を含む全ての記憶領域のデータを所定の演算方法にて計算する全データ演算手段を備え、
   前記電断時割込処理実行手段は、前記電断処理において前記全データ演算手段による計算結果を特定の値とするための調整用データを算出し、該算出した調整用データを前記メインデータ記憶手段に格納する処理を実行し、
   前記メイン制御状態復帰処理手段は、電力供給が開始されたときに前記全データ演算手段による計算結果が前記特定の値か否かを判定し、該全データ演算手段による計算結果が前記特定の値であると判定したことを条件に、前記メイン制御状態復帰処理を実行する、
   請求項２〜７のいずれかに記載のスロットマシン。
9. 前記メイン制御手段を構成するマイクロコンピュータは、複数種類の割込を発生させることが可能であり、
   前記メイン制御手段は、前記複数種類の割込のうち未使用の割込が発生したときに、割込前の処理に即時復帰させる未使用割込処理を実行する未使用割込処理実行手段を含む、
   請求項１〜８のいずれかに記載のスロットマシン。
10. 前記メイン制御手段は、
    前記可変表示装置の表示結果が導出される前に、前記賭数の設定に使用可能な有価価値を用いることなくゲームを行うことが可能な再ゲームの付与を伴う再遊技入賞と、前記有価価値の付与を伴う小役入賞と、遊技状態の移行を伴う特別入賞とを含む予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段と、
    前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
    前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
    を含み、
    前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
    前記判定値データ記憶手段は、前記事前決定手段が前記特別入賞のみの発生を許容する旨を決定することとなる単独判定値データと、前記特別入賞及び前記小役入賞の双方の発生を同時に許容する旨を決定することとなる重複判定値データと、を前記判定値データとして記憶する、
    ことを特徴とする請求項１〜９のいずれかに記載のスロットマシン。
11. 前記メイン制御手段は、
    前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞を発生させることを許容するか否かを決定する事前決定手段と、
    前記事前決定手段が入賞の発生を許容する旨を決定する割合が異なる複数種類の許容段階のうちから、いずれかの許容段階を選択して設定する許容段階設定手段と、
    前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
    いずれか１種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記複数種類の許容段階に共通して記憶するとともに、前記許容段階に共通して判定値データが記憶されていない２種類以上の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを、前記許容段階の種類に応じて個別に記憶する判定値データ記憶手段と、
    を含み、
    前記事前決定手段は、前記許容段階設定手段により設定された許容段階に対応して前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定する、
    ことを特徴とする請求項１〜１０のいずれかに記載のスロットマシン。
12. 前記判定値データ記憶手段は、前記許容段階の種類に応じて個別に記憶する判定値データとして異なる判定値の数を示す異数判定値データと、前記許容段階の種類に応じて個別に記憶する判定値データとして同一の判定値の数を示す同数判定値データとを、前記入賞の種類に応じて記憶する、
    ことを特徴とする請求項１１に記載のスロットマシン。
13. 前記メイン制御手段は、
    前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
    前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
    前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
    を含み、
    前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
    前記メイン制御手段は、
    所定周波数のパルス信号を発生するパルス発生回路と、
    ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
    遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
    前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの数値データとして入力する入力手段と、
    を更に含み、
    前記数値データ入力手段は、前記特定領域に入力されたｎビットの数値データのうちの特定のビットのデータと、該数値データのうちの他のビットのデータを入れ替えて、該入れ替えを行ったｎビットの入替数値データを、前記判定用数値データとして前記判定領域に入力する、
    ことを特徴とする請求項１〜１２のいずれかに記載のスロットマシン。
14. 前記メイン制御手段は、
    前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
    前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
    前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
    を含み、
    前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
    前記メイン制御手段は、
    所定周波数のパルス信号を発生するパルス発生回路と、
    ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
    遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
    前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段と、
    所定のタイミングで第２の数値データを更新する数値更新手段と、
    前記所定の抽出条件が成立することにより、前記数値更新手段が更新する第２の数値データを抽出する数値抽出手段と、
    上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記数値抽出手段が抽出した第２の数値データを用いて所定の演算を行う演算手段と、
    を更に含み、
    前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと前記下位ｊビ
    ットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する、
    ことを特徴とする請求項１〜１３のいずれかに記載のスロットマシン。
15. 前記メイン制御手段は、
    前記可変表示装置の表示結果が導出される前に、予め定められた複数種類の入賞をそれぞれ発生させることを許容するか否かを、入賞の種類毎に決定する事前決定手段と、
    前記事前決定手段により決定を行う前に、所定のタイミングで所定の範囲内において更新される数値データを、ゲーム毎に判定用数値データとして判定領域に入力する数値データ入力手段と、
    前記複数種類の入賞について、前記判定領域に入力された判定用数値データに対して前記事前決定手段が発生を許容する旨を決定することとなる判定値の数を示す判定値データを記憶する判定値データ記憶手段と、
    を含み、
    前記事前決定手段は、前記判定値データ記憶手段に記憶された判定値データに応じて、前記判定領域に入力された判定用数値データが前記入賞の種類毎に発生を許容する旨を示しているか否かを判定する許容判定手段を含み、該許容判定手段により発生を許容する旨を示していると判定された種類の入賞の発生を許容する旨を決定し、
    前記メイン制御手段は、
    所定周波数のパルス信号を発生するパルス発生回路と、
    ｎビット（ｎは２以上の整数）配列のデータ信号を、前記パルス発生回路からパルス信号が入力されるごとに最下位ビットのレベルを第１レベルと第２レベルとで交互に反転するとともに、下位からｍ−１番目（ｍは２以上の整数：ｍ≦ｎ）のビットのレベルが第１レベルから第２レベルに反転されるごとに下位からｍ番目のビットのレベルを第１レベルと第２レベルとで交互に反転して出力するカウンタ回路と、
    遊技者の操作に起因する所定の抽出条件が成立することにより、前記カウンタ回路が出力しているｎビット配列のデータ信号をラッチし、ラッチしたｎビット配列のデータ信号をビット配列順を変えることなく出力するラッチ回路と、
    前記判定領域とは異なる特定領域に、前記ラッチ回路が出力したｎビット配列のデータ信号をビット配列順を変えることなくｎビットの第１の数値データとして入力する入力手段と、
    所定のタイミングで第２の数値データを更新する第１の数値更新手段と、
    所定のタイミングで前記第２の数値データとは異なる第３の数値データを更新する第２の数値更新手段と、
    予め定められた抽出条件が成立することにより、前記第１の数値更新手段から第２の数値データを抽出する第１の数値抽出手段と、
    所定の抽出条件が成立することにより、前記第２の数値更新手段から第３の数値データ
    を抽出する第２の数値抽出手段と、
    上位ｋビット（ｋは自然数：ｋ＜ｎ）と下位ｊビット（ｊ＝ｎ−ｋ）の第１の数値データにおける上位ｋビットに対して前記第１の数値抽出手段が抽出した第２の数値データを用いて所定の演算を行い、下位ｊビットに対して前記第２の数値抽出手段が抽出した第３の数値データを用いて所定の演算を行う演算手段と、
    を更に含み、
    前記数値データ入力手段は、前記演算手段による演算後の上位ｋビットと該演算後の下位ｊビットからなる演算結果数値データを、前記判定用数値データとして前記判定領域に入力する、
    ことを特徴とする請求項１〜１４のいずれかに記載のスロットマシン。
16. 前記制御情報送信手段は、前記制御情報の送信後、所定の送信規制時間が経過するまで新たな制御情報の送信を禁止する、
    請求項１〜１５のいずれかに記載のスロットマシン。
17. 前記電断検出手段が前記所定の電力の状態として監視する監視電圧を生成する監視電圧生成手段を備え、
    前記電断検出手段は、前記監視電圧を監視し、該監視電圧が所定値以下となったときに前記電断信号を出力するとともに、
    前記スロットマシンは、該スロットマシンに搭載された電気部品に対して供給される電源電圧を前記監視電圧とは別個に生成する電源電圧生成手段を更に備える請求項１〜１６のいずれかに記載のスロットマシン。
18. 前記スロットマシンは、前記電断検出手段により前記電断信号が出力された時点から少なくとも前記制御情報送信手段が前記制御情報を送信する処理を実行するタイマ割込処理の間隔以上の時間にわたり前記サブ制御手段を駆動させるのに最低限必要な電力供給を維持するサブ駆動電力供給維持手段を備える請求項１〜１７のいずれかに記載のスロットマシン。
    

Images