JP2006216762A - Semiconductor element, its manufacturing method and inspection method - Google Patents

Semiconductor element, its manufacturing method and inspection method Download PDF

Info

Publication number
JP2006216762A
JP2006216762A JP2005027662A JP2005027662A JP2006216762A JP 2006216762 A JP2006216762 A JP 2006216762A JP 2005027662 A JP2005027662 A JP 2005027662A JP 2005027662 A JP2005027662 A JP 2005027662A JP 2006216762 A JP2006216762 A JP 2006216762A
Authority
JP
Japan
Prior art keywords
layer
short
metal oxide
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005027662A
Other languages
Japanese (ja)
Inventor
Takahiro Yajima
孝博 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005027662A priority Critical patent/JP2006216762A/en
Publication of JP2006216762A publication Critical patent/JP2006216762A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element inspection method which is capable of actualizing and analyzing the short circuit part of a semiconductor element, and to provide a method of manufacturing the semiconductor elements with higher yield. <P>SOLUTION: The semiconductor element is composed of a first electrode layer, a semiconductor layer, and a second electrode layer successively laminated in this sequence on a substrate. A metal oxide is electrochemically and selectively separated out in a water solution only at the short circuit part of the semiconductor layer, and then the metal oxide is substantially removed. Or, the metal oxide is separated out only at the short circuit of the semiconductor layer, then a second electrode is deposited, and a part of the second electrode deposited on the metal oxide is removed together with most of the metal oxide. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体素子、特に太陽電池や光センサーなどの光起電力素子およびその形成方法と検査方法に関し、とりわけ、半導体層の短絡部分に水溶液から金属酸化物を電気化学的に析出させることで、半導体素子の短絡部分を顕在化させ、短絡部分の分析を可能にする半導体素子の検査方法と、短絡部分の影響を取り除くことで半導体素子の製造における歩留まりを上げる技術に関する。   The present invention relates to a semiconductor element, particularly a photovoltaic element such as a solar cell or a photosensor, and a method for forming and inspecting the semiconductor element, and in particular, by electrochemically depositing a metal oxide from an aqueous solution on a short-circuit portion of a semiconductor layer. The present invention relates to a method for inspecting a semiconductor element that makes a short-circuited portion of a semiconductor element apparent and enables analysis of the short-circuited part, and a technique for increasing the yield in the manufacture of semiconductor elements by removing the influence of the short-circuited part.

従来から、非単結晶シリコン系半導体を用いた光起電力素子が一般によく知られている。その典型例として、ステンレス基板上にZnO、Agを代表とする裏面反射層をスパッタ法などで堆積し、さらに膜面に平行なpinあるいはnip接合を有する非晶質シリコンなどの非単結晶半導体膜を、プラズマCVD法などを用いて堆積した後、ITOやSnO2を代表例とする透光性導電性酸化物による光入射側電極を積層したものや、ガラス基板上にSnO2などの光入射側電極を堆積した後、非単結晶半導体膜を堆積し、ZnO、Agなどによる裏面反射層を堆積したものが存在する。とくにこれら非単結晶シリコン光起電力素子は単結晶系光起電力素子と比較して、半導体層を非常に薄くできるため、材料コストが低く、将来、電力用太陽電池としてさらに発展することが期待されている。   Conventionally, photovoltaic devices using non-single-crystal silicon-based semiconductors are generally well known. As a typical example, a non-single crystal semiconductor film such as amorphous silicon having a pin or nip junction parallel to the film surface is deposited on a stainless steel substrate by a sputtering method such as ZnO and Ag. Is deposited using a plasma CVD method or the like, and a light incident side electrode made of a light-transmitting conductive oxide, typically ITO or SnO2, is laminated, or a light incident side electrode such as SnO2 on a glass substrate. Then, a non-single-crystal semiconductor film is deposited, and a back reflective layer made of ZnO, Ag, or the like is deposited. In particular, these non-single-crystal silicon photovoltaic elements can be made very thin compared to single-crystal photovoltaic elements, so the material cost is low and they are expected to be further developed as power solar cells in the future. Has been.

光起電力素子は入射光エネルギーを電気エネルギーに変換する装置で、その中でも太陽電池は太陽光を電気エネルギーに変換するもので、広い波長域の光を効率的に変換することを特徴とする光起電力素子である。太陽電池に求められる最も重要な特性の一つとして高い変換効率が挙げられる。この目的を達成するためには、広い波長領域全体にわたって、無駄なく光を吸収する必要がある。その方法の1つとして、異なるバンドギャップを持つ半導体層を光活性層として持つ光起電力素子を複数積層する積層型構成とすることが知られている。(以後積層型光起電力素子とする)この積層型光起電力素子は光入射側にバンドギャップが相対的に大きい光起電力素子を配置してエネルギーの大きな短波長の光を吸収させ、その下にバンドギャップが相対的に小さい光起電力素子を配置して上の素子を透過したエネルギーの低い長波長の光を吸収させることにより広い波長域で効率よく光を吸収利用するものである。ここで重要な点は、光入射側に設けた光起電力素子と、その下部に設けた光起電力素子各々の光起電力素子の光吸収特性に適した波長領域の光を、各素子に導入することが必要であるということである。これは各々の光起電力素子が、その光活性層に用いられている半導体のバンドギャップにより入射光の利用可能な波長域が異なることに理由がある。すなわち、バンドギャップよりも小さなエネルギーを持つ光子は半導体に吸収されず利用することができない。バンドギャップより大きなエネルギーを持った光子は吸収されるものの、バンドギャップの大きさ以上のエネルギーはロスとなり利用することができない。積層型光起電力素子においては、その光入射側の素子には短波長領域の光をより多く、その下の光起電力素子には長波長領域の光のみをより多く選択的に吸収させることで変換効率が向上する。この問題の解決手段の一つとして、2つの光起電力素子の間に金属酸化物による透明導電性の界面層を設けて選択反射層として使うといった方法が知られている。例えば特許文献1には各素子間に短波長の光を反射し長波長の光を透過する導電層を設けるといった方法が開示されている。また特許文献2には、積層された光起電力層の層間に光散乱体を設け、これらの光散乱体が、入射した光の散乱度合を装置内奥へ進むに従い増加させるといった方法が開示されている。   Photovoltaic elements are devices that convert incident light energy into electrical energy. Among them, solar cells convert sunlight into electrical energy, and are characterized by efficiently converting light in a wide wavelength range. It is an electromotive force element. One of the most important characteristics required for solar cells is high conversion efficiency. In order to achieve this purpose, it is necessary to absorb light without waste over a wide wavelength range. As one of the methods, it is known to have a stacked structure in which a plurality of photovoltaic elements having semiconductor layers having different band gaps as photoactive layers are stacked. This laminated photovoltaic element (hereinafter referred to as a laminated photovoltaic element) has a photovoltaic element with a relatively large band gap on the light incident side to absorb light having a short wavelength with a large energy. A photovoltaic device having a relatively small band gap is disposed below, and long-wavelength light having a low energy transmitted through the upper device is absorbed to efficiently absorb and use light in a wide wavelength range. The important point here is that each element receives light in a wavelength region suitable for the light absorption characteristics of the photovoltaic elements provided on the light incident side and the photovoltaic elements provided below the photovoltaic elements. It is necessary to introduce. This is because each photovoltaic device has a different wavelength range in which incident light can be used depending on the band gap of the semiconductor used in the photoactive layer. That is, photons having energy smaller than the band gap are not absorbed by the semiconductor and cannot be used. Photons with energy larger than the band gap are absorbed, but energy exceeding the band gap is lost and cannot be used. In a stacked photovoltaic device, the light incident side device can absorb more light in the short wavelength region, and the photovoltaic device below it can selectively absorb only light in the long wavelength region more selectively. Conversion efficiency is improved. As one means for solving this problem, a method is known in which a transparent conductive interface layer made of a metal oxide is provided between two photovoltaic elements and used as a selective reflection layer. For example, Patent Document 1 discloses a method in which a conductive layer that reflects light having a short wavelength and transmits light having a long wavelength is provided between elements. Patent Document 2 discloses a method in which light scatterers are provided between stacked photovoltaic layers, and these light scatterers increase the degree of scattering of incident light as it goes deeper into the apparatus. ing.

以上、述べてきたような非単結晶シリコン半導体層は厚さ100nm〜数μmの極薄膜であり、半導体形成工程における熱応力、あるいは加工工程における外部応力などによってひびや割れが起きた場合、第1電極層と第2電極層が短絡状態となる場合がある。また半導体層形成工程で基板堆積表面に微小粉塵が付着すると、この微小粉塵付着部分は半導体層の形成されないピンホールなどになり、第1電極層と第2電極層が短絡状態となる場合がある。光起電力素子において短絡部分が多い場合、光起電力を有効に取り出せないという問題が生じる。この問題に対して従来から種々の対策(半導体形成工程の最適化やクリーン化など)がなされているが、光起電力素子を大面積化すると短絡は確率的に発生するようになり、光起電力素子を量産する場合において歩留まりを低下させる要因となっている。この問題を解決するため、光起電力素子を形成した後、素子を電解液に浸し、短絡部分に通電することで、短絡状態の表面電極を選択的にエッチングし、短絡部を除去する方法が特許文献3に記載されている。   As described above, the non-single-crystal silicon semiconductor layer as described above is an ultra-thin film having a thickness of 100 nm to several μm, and when cracks or cracks occur due to thermal stress in the semiconductor formation process or external stress in the processing process, etc. The 1st electrode layer and the 2nd electrode layer may be in a short circuit state. In addition, when fine dust adheres to the substrate deposition surface in the semiconductor layer forming process, the fine dust adhering portion becomes a pinhole or the like where the semiconductor layer is not formed, and the first electrode layer and the second electrode layer may be short-circuited. . When there are many short-circuit portions in the photovoltaic element, there arises a problem that the photovoltaic power cannot be extracted effectively. Conventionally, various countermeasures (optimization and cleaning of the semiconductor formation process) have been taken to deal with this problem. However, if the photovoltaic device is enlarged, a short circuit will occur probabilistically. This is a factor that decreases the yield in mass production of power elements. In order to solve this problem, there is a method of selectively etching a short-circuited surface electrode and removing the short-circuited portion by immersing the device in an electrolytic solution and energizing the short-circuited portion after forming the photovoltaic device. It is described in Patent Document 3.

しかしながら、前記選択的エッチングを施しても、光起電力素子の短絡状態を完全に修復することはできず、短絡部分が残ってしまう光起電力素子もあり、素子の製造における歩留まりを必ずしも完璧なレベルにまで上げることができずにいた。光起電力素子の短絡原因を追求し、それに対する対策を施すことで、素子の製造における歩留まりを上げることができる。実際には、短絡部分は目に見えないため、短絡部分の原因も明確にはならない。短絡部分を顕在化あるいは可視化することができれば、短絡の原因を追求することが可能となる。これまで、半導体素子の短絡部分などの欠陥を顕在化して検出する方法として各種の方法があり、特許文献4などに開示されている。以下に主なものを列挙する。
(1)液晶法:一定温度で相転移する液晶を使用し、半導体上にセンサーとして形成した液晶を短絡電流による発熱で相転移させる。微小短絡電流で高感度であるが、検査中は電圧を印加し続けないといけない。分解能は数十μmである。
(2)フロリナート法、アルコール法:半導体を低沸点のフロリナートあるいは低融点のアルコールを用いて、短絡電流による発熱によりフロリナートあるいはアルコールを気化し、気泡を発生させる。特別な装置が必要であり、分解能は気泡の大きさで制限されて数百μmである。
(3)赤外線カメラ法:短絡電流による発熱で発生する赤外線を、赤外線カメラで捕らえる。発熱による赤外線であるためコントラストがつけにくく、分解能が数百μmから数mmであり、微小分析には向いていない。また、検査中は電流を流し続けなければならず、該電流による発熱で短絡部分が変質する可能性がある。
(4)銅デコレーション法:短絡電流によって、銅を電気化学的に欠陥部に析出させる。分解能は数μmから数十μmである。
(5)電着法:短絡電流によって、絶縁性の高分子化合物である電着塗料を電着させる。
However, even if the selective etching is performed, the short-circuit state of the photovoltaic element cannot be completely repaired, and there is also a photovoltaic element in which the short-circuited portion remains, and the yield in manufacturing the element is not necessarily perfect. I could n’t go up to the level. By pursuing the cause of the short circuit of the photovoltaic element and taking measures against it, the yield in the production of the element can be increased. Actually, since the short circuit portion is not visible, the cause of the short circuit portion is not clear. If the short-circuited portion can be realized or visualized, the cause of the short-circuit can be pursued. Until now, there are various methods for revealing and detecting defects such as a short-circuit portion of a semiconductor element, which are disclosed in Patent Document 4 and the like. The main items are listed below.
(1) Liquid crystal method: A liquid crystal that undergoes phase transition at a constant temperature is used, and a liquid crystal formed as a sensor on a semiconductor is phase-transformed by heat generation due to a short-circuit current. High sensitivity with a small short-circuit current, but voltage must be continuously applied during inspection. The resolution is several tens of μm.
(2) Fluorinert method, alcohol method: Using a low-boiling point fluorinate or low-melting alcohol as a semiconductor, the florinate or alcohol is vaporized by heat generation due to a short-circuit current to generate bubbles. Special equipment is required and the resolution is limited to the size of the bubble and is a few hundred μm.
(3) Infrared camera method: An infrared camera captures infrared rays generated by heat generated by a short-circuit current. Since it is infrared rays due to heat generation, it is difficult to provide contrast, and the resolution is several hundred μm to several mm, which is not suitable for microanalysis. In addition, current must continue to flow during the inspection, and the short-circuited portion may be altered by heat generated by the current.
(4) Copper decoration method: Copper is electrochemically deposited on the defect by a short-circuit current. The resolution is from several μm to several tens of μm.
(5) Electrodeposition method: An electrodeposition paint which is an insulating polymer compound is electrodeposited by a short circuit current.

銅デコレーションの原理を示すと、アノード電極に半導体素子を置き、5mm程度の距離をおいて対向電極となるカソード電極を設置し、銅イオンの入った電解液中に浸す。半導体素子に短絡部分が存在する場合、そこで電流が集中的に流れることになり、銅が析出することになる。この銅のデコレートによって、全く見えなかった短絡部分が数μm〜1mm程度の大きさに拡大されるため、目視での確認が可能となる。しかしながら、銅デコレーションでは、短絡部分の数を検査するには最適な方法と言えるが、銅の析出した部分(短絡部分)の構造解析を行うために、銅を布などで取り去ると、析出した銅は柔らかくそしてもろいために、跡形もなく消え去る。そのため、デコレートした部分がどこか特定できなくなってしまう問題があった。   The principle of copper decoration is as follows. A semiconductor element is placed on an anode electrode, a cathode electrode serving as a counter electrode is placed at a distance of about 5 mm, and immersed in an electrolytic solution containing copper ions. In the case where a short-circuit portion exists in the semiconductor element, the current flows intensively there, and copper is deposited. This copper decorating enlarges the short-circuited portion, which was not visible at all, to a size of about several μm to 1 mm, so that visual confirmation is possible. However, with copper decoration, it can be said that it is an optimal method for inspecting the number of short-circuited parts. However, when copper is removed with a cloth or the like in order to analyze the structure of the copper-deposited part (short-circuited part), the deposited copper Because it is soft and fragile, it disappears without a trace. Therefore, there is a problem that it becomes impossible to specify where the decorated part is.

電着法においては、特許文献5に開示されているように、電着塗料中に半導体素子を浸漬し、前記半導体素子に適当な電圧を印加することにより半導体素子の低抵抗な部分のみに前記電着塗料を堆積することにより、低抵抗部分の電気抵抗が十分に高くなる。そのため、電着法は光起電力素子などの半導体素子の欠陥検査法だけでなく、短絡除去方法としても有効である。しかしながら電着塗料が付着した部分(短絡部分)の構造解析を行うためには、電着塗料を研磨して除去することになり、電着塗料とともに短絡部分が破壊されてしまう危険性があった。また、電着法はその原理から2V以上の印加電圧が必要であるため、光起電力素子において順方向に電圧を印加する場合は、素子の低抵抗な部分のみ選択的に電着させることが困難になり易いという問題があった。
特開昭63−77167公報 特許第3203106号 特公平1−286371号 特開平07−270369 特開平06−140648 特許公開2000−133829号
In the electrodeposition method, as disclosed in Patent Document 5, the semiconductor element is immersed in an electrodeposition paint, and an appropriate voltage is applied to the semiconductor element to apply only the low resistance portion of the semiconductor element. By depositing the electrodeposition paint, the electric resistance of the low resistance portion becomes sufficiently high. Therefore, the electrodeposition method is effective not only as a defect inspection method for semiconductor elements such as photovoltaic elements but also as a method for removing a short circuit. However, in order to analyze the structure of the part where the electrodeposition paint is attached (short-circuit part), the electrodeposition paint is polished and removed, and there is a risk that the short-circuit part will be destroyed together with the electrodeposition paint. . In addition, since the electrodeposition method requires an applied voltage of 2 V or more due to its principle, when a voltage is applied in the forward direction in a photovoltaic element, only the low resistance portion of the element can be selectively electrodeposited. There was a problem that it would be difficult.
JP-A-63-77167 Japanese Patent No. 3203106 Japanese Patent Publication No. 1-286371 JP 07-270369 A JP 06-14648 Patent Publication 2000-133829

光起電力素子など、半導体素子の短絡欠陥部分の検出においては、液晶法や銅デコレーション法、電着法と同程度の分解能であることが望まれ、また短絡部分の顕在化の結果に保存性があること、すなわち顕在化させた結果が時間とともに変化しないこと、顕在化した結果を取り除いた後にも短絡部分の構造解析が可能なこと、などが求められる。   For detection of short-circuit defects in semiconductor devices such as photovoltaic devices, it is desirable to have the same resolution as the liquid crystal method, copper decoration method, and electrodeposition method. That is, it is required that the manifestation result does not change with time, and that the structure analysis of the short-circuited portion is possible even after the manifestation result is removed.

また、光起電力素子などの半導体素子の短絡部分のみ選択的に絶縁化し、素子の性能を十分に引き出す方法が求められている。   Further, there is a demand for a method of selectively insulating only a short-circuit portion of a semiconductor element such as a photovoltaic element and sufficiently extracting the performance of the element.

さらには、2つの光起電力素子の間に透明導電層による界面層を設けて選択反射層として使う積層型光起電力素子においては、どちらか一方の光起電力素子にある短絡部分があると、短絡電流が透明導電層である界面層内部を拡散し、その影響で優れた素子特性が得られない場合があった。短絡電流の影響を避けるためには、界面層を設けた後に電解液に浸し、短絡部分の界面層をエッチングして除去することも考えられるが、界面層の膜厚が厚い場合はエッチング時間が長くなり、生産性が悪い。また、短絡していない部分にもエッチングによる影響が現われ、光を有効利用するという本来の目的が果たせない。   Furthermore, in a stacked photovoltaic element that is used as a selective reflection layer by providing an interface layer made of a transparent conductive layer between two photovoltaic elements, if there is a short-circuited portion in one of the photovoltaic elements In some cases, a short-circuit current diffuses inside the interface layer, which is a transparent conductive layer, and excellent device characteristics cannot be obtained. In order to avoid the influence of the short-circuit current, it is conceivable that the interface layer is provided and then immersed in the electrolytic solution, and the interface layer in the short-circuit portion is removed by etching. However, if the interface layer is thick, the etching time is Longer and less productive. In addition, the effect of etching also appears on the part that is not short-circuited, and the original purpose of effectively using light cannot be achieved.

本発明の目的は、短絡部分、例えば短絡電流の原因である異常物などを明確に検出することができる半導体素子の検査方法を提供することにある。さらには、短絡部分を有効に除去し、不導体化することで、半導体素子の歩留りを上げる新しい方法を提供する。また、界面層を設けた積層型半導体素子において、半導体層の短絡部分の影響を受けずに、高い変換効率を発現させる方法を提供することにある。   An object of the present invention is to provide a method for inspecting a semiconductor element that can clearly detect a short-circuit portion, for example, an abnormal object that causes a short-circuit current. Furthermore, the present invention provides a new method for increasing the yield of semiconductor elements by effectively removing the short-circuit portion and making it non-conductive. Another object of the present invention is to provide a method for expressing high conversion efficiency in a stacked semiconductor element provided with an interface layer without being affected by a short circuit portion of the semiconductor layer.

本発明の半導体の検査方法は、基板上に少なくとも半導体層が積層された半導体素子の検査方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出させる工程と、前記金属酸化物を実質的に除去する工程とを有する半導体素子の検査方法である。   The semiconductor inspection method of the present invention is a method for inspecting a semiconductor element in which at least a semiconductor layer is laminated on a substrate, and selectively deposits a metal oxide from an aqueous solution only on a short-circuit portion of the semiconductor layer. A method for inspecting a semiconductor device, comprising: a step of removing the metal oxide; and a step of substantially removing the metal oxide.

また、本発明の半導体素子およびその形成方法は、基板上に少なくとも第1電極層、半導体層および第2電極層をこの順で積層された半導体素子であって、前記半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物の外側には該環状の金属酸化物に接して第2電極が堆積され、かつ、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には、前記第2電極が存在していない半導体素子およびその形成方法である。   The semiconductor element and the method for forming the same according to the present invention are a semiconductor element in which at least a first electrode layer, a semiconductor layer, and a second electrode layer are laminated in this order on a substrate, and the periphery of the short-circuit portion of the semiconductor layer A ring-shaped metal oxide electrochemically deposited from an aqueous solution is deposited on the outer surface of the ring-shaped metal oxide; a second electrode is deposited on the outside of the ring-shaped metal oxide in contact with the ring-shaped metal oxide; A semiconductor element in which the second electrode does not exist on the semiconductor layer surrounded by the oxide, and a method for forming the semiconductor element.

あるいは、基板上に少なくとも第1電極層、第1半導体層、透明導電性の界面層、第2半導体層および第2電極層をこの順で順次積層された半導体素子であって、前記第1半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には前記界面層が堆積されていない半導体素子およびその形成方法である。   Alternatively, a semiconductor element in which at least a first electrode layer, a first semiconductor layer, a transparent conductive interface layer, a second semiconductor layer, and a second electrode layer are sequentially stacked in this order on a substrate, the first semiconductor An annular metal oxide electrochemically deposited from an aqueous solution is deposited around the short-circuit portion of the layer, and the interface layer is not deposited on the semiconductor layer in the portion surrounded by the annular metal oxide A semiconductor element and a method for forming the same.

本発明を用いると、半導体素子の短絡部分にのみ選択的に金属酸化物を電気化学的に析出するという安価・簡便な方式にて、半導体素子、特に光起電力素子の短絡欠陥部分の検出が可能となる。さらには短絡部分の上部電極を除去した光起電力素子を実現することができ、光起電力素子の生産における歩留りの向上が図れる。また、光閉じ込め層としての透明導電層を界面層として持つ積層型の光起電力素子の高い性能を引き出すことが可能となる。   By using the present invention, it is possible to detect a short-circuit defect portion of a semiconductor element, particularly a photovoltaic element, by an inexpensive and simple method of selectively depositing a metal oxide electrochemically only on the short-circuit portion of the semiconductor element. It becomes possible. Furthermore, it is possible to realize a photovoltaic device in which the upper electrode in the short-circuit portion is removed, and it is possible to improve the yield in the production of the photovoltaic device. In addition, it is possible to draw out high performance of a stacked photovoltaic element having a transparent conductive layer as an optical confinement layer as an interface layer.

水溶液から電気化学的な手段で、半導体層の上に金属酸化物を析出することが特許文献6に開示されている。この技術を用いれば、半導体層上に均一に金属酸化物を析出することができるが、析出の初期段階では、半導体層の最も電流が流れる部分にのみ析出が限定される。本発明者らは、電圧条件などの析出条件を調整することで、短絡部分にのみ選択的に金属酸化物が析出することが可能であることを見出した(図1(a)および図2(a))。さらに、酸化亜鉛などの金属酸化物は、銅に比べて半導体層への密着性が高く堅いために、物理的衝撃が加わると、周囲の半導体層に接している部分を環状に残して、大部分は割れて実質的に除去されることとなる(図1(b))。すなわち、短絡部分を中心とした環状の金属酸化物のみが残ることになる(図2(d))。本発明者らの解析によれば、環状の酸化亜鉛の中心、すなわち短絡部分の中心には凸状異常物や凹状異常物があった。そのような異常成長物が短絡の原因となっていると考えられる。   Patent Document 6 discloses that a metal oxide is deposited on a semiconductor layer from an aqueous solution by electrochemical means. If this technique is used, the metal oxide can be uniformly deposited on the semiconductor layer. However, at the initial stage of deposition, the deposition is limited only to the portion where the most current flows in the semiconductor layer. The present inventors have found that by adjusting the deposition conditions such as the voltage condition, it is possible to selectively deposit the metal oxide only in the short-circuit portion (FIG. 1 (a) and FIG. 2 ( a)). Furthermore, metal oxides such as zinc oxide have higher adhesion to the semiconductor layer than copper and are harder, so when a physical impact is applied, the portion in contact with the surrounding semiconductor layer is left in a ring shape, which is large. The portion is broken and substantially removed (FIG. 1B). That is, only the cyclic metal oxide centering on the short-circuited portion remains (FIG. 2D). According to the analysis by the present inventors, there were convex abnormal objects and concave abnormal objects at the center of the annular zinc oxide, that is, the center of the short-circuited portion. Such abnormal growth is considered to be the cause of the short circuit.

短絡部分に金属酸化物を析出した半導体層の上にスパッタ法などを用いて第2電極を形成する(図3(a))。銅デコレーション法で短絡部分に銅を析出した状態で第2電極を形成しようとしても、銅は簡単に取れてしまうため、短絡部分に銅が析出した状態で第2電極が堆積される場合だけでなく、析出した銅が取れて短絡部分が露出し、その上に第2電極が堆積されてしまう場合もある。本発明においては、析出した金属酸化物上に第2電極を形成後、物理的衝撃で該金属酸化物とともに第2電極を除去することができる(図3(b))。すなわち、短絡部分の第2電極が除去され、短絡経路の不導体化が完成され、短絡電流の影響を受けない半導体素子が完成する。さらには、析出した金属酸化物の中でも、析出した金属酸化物の外周の半導体表面と接している部分は、短絡部分を中心として環状に残る。この環状の金属酸化物が第2電極よりも高抵抗な場合、短絡電流の拡散が抑制されて、より短絡抵抗の大きな半導体素子が得られる。一方、従来の第2電極の選択的エッチングによる短絡回復方法で得られた半導体素子は、短絡部分周囲の第2電極にもわずかながら短絡電流が流れるために、短絡部分に近付くにつれて第2電極の厚さは徐々に薄くなるが、完全には除去されずに残る場合があるため、短絡電流が流れることにより素子の動作に影響を及ぼす場合がある。本発明で作製した半導体素子を用いれば、短絡部分を中心とした一定の範囲までは第2電極が除去されており、一定の範囲外の部分は通常の第2電極が存在しているために、光起電力素子の変換効率など、半導体素子の電気的特性に影響を及ぼすことがない。   A second electrode is formed on the semiconductor layer on which the metal oxide is deposited at the short-circuit portion by using a sputtering method or the like (FIG. 3A). Even if an attempt is made to form the second electrode with copper deposited on the short-circuited portion by the copper decoration method, the copper is easily removed, so only when the second electrode is deposited with copper deposited on the short-circuited portion. In some cases, the deposited copper is removed, the short-circuit portion is exposed, and the second electrode is deposited thereon. In the present invention, after the second electrode is formed on the deposited metal oxide, the second electrode can be removed together with the metal oxide by physical impact (FIG. 3B). That is, the second electrode at the short-circuit portion is removed, the short-circuit path is made nonconductive, and a semiconductor element that is not affected by the short-circuit current is completed. Furthermore, in the deposited metal oxide, the portion in contact with the semiconductor surface on the outer periphery of the deposited metal oxide remains in a ring shape with the short-circuit portion as the center. When this annular metal oxide has a higher resistance than the second electrode, diffusion of the short circuit current is suppressed, and a semiconductor element having a larger short circuit resistance can be obtained. On the other hand, in the semiconductor element obtained by the conventional short-circuit recovery method by selective etching of the second electrode, a short-circuit current slightly flows through the second electrode around the short-circuit portion. Although the thickness gradually decreases, it may remain without being completely removed. Therefore, the operation of the element may be affected by the flow of a short-circuit current. When the semiconductor element manufactured in the present invention is used, the second electrode is removed up to a certain range centered on the short-circuited portion, and the normal second electrode exists in the portion outside the certain range. It does not affect the electrical characteristics of the semiconductor element such as the conversion efficiency of the photovoltaic element.

本発明においては、必要に応じて、短絡部分に金属酸化物を析出した半導体層の上にさらに界面層を形成することもできる(図4(a))。界面層を形成した後、物理的衝撃で金属酸化物とともに界面層を除去する(図4(b))。さらにその上に半導体層を形成し、第2電極を積層することで、界面層を選択反射層として使う積層型光起電力素子が完成する。短絡部分に金属酸化物を析出させた半導体層の短絡電流は、金属酸化物とともに界面層は除去されているので、短絡電流が界面層内部を拡散することはない。つまり短絡部分の不導体化が確実に行われ、短絡電流の影響がない電圧電流カーブ(図5(a))を有する光起電力素子が実現する。ここで、短絡部分の界面層を除去していない場合、光起電力素子の暗電流および光電流に短絡電流の影響が現れるため(図5(b)の501部分)、高い変換効率をもつ光起電力素子の実現は困難となる。   In the present invention, if necessary, an interface layer may be further formed on the semiconductor layer in which the metal oxide is deposited on the short-circuited portion (FIG. 4A). After forming the interface layer, the interface layer is removed together with the metal oxide by physical impact (FIG. 4B). Further, a semiconductor layer is formed thereon, and the second electrode is stacked, thereby completing a stacked photovoltaic element that uses the interface layer as a selective reflection layer. Since the interface layer is removed together with the metal oxide, the short-circuit current of the semiconductor layer in which the metal oxide is deposited in the short-circuit portion does not diffuse inside the interface layer. That is, a photovoltaic element having a voltage-current curve (FIG. 5 (a)) in which the short-circuit portion is made non-conductive with certainty and is not affected by the short-circuit current is realized. Here, when the interface layer in the short circuit portion is not removed, the effect of the short circuit current appears on the dark current and the photocurrent of the photovoltaic element (the portion 501 in FIG. 5B). Realization of the electromotive force element becomes difficult.

短絡部分に析出した金属酸化物を除去するための物理的衝撃とは、布やはけ、ブラシなどを用いた機械的摩擦や、流体、気体、粉体などよりなる流体による衝撃や、粘着テープによる剥離などの機械的引っ張りなどである。また、圧力ローラーなどを半導体表面に押し付けることにより、前記金属酸化物をあらかじめ破壊しておいた後に、前記機械的摩擦や流体による衝撃で、それらを除去してもよい。また、半導体素子に可とう性がある場合、ローラーを組み合わせて、半導体に反りを与えたり、曲げたりすることも前記金属酸化物を除去する方法として有効である。   Physical impact to remove metal oxides deposited on the short-circuited part is mechanical friction using cloth, brush, brush, etc., impact caused by fluid consisting of fluid, gas, powder, etc., adhesive tape Such as mechanical pulling such as peeling due to. Alternatively, the metal oxide may be destroyed in advance by pressing a pressure roller or the like against the semiconductor surface, and then removed by mechanical friction or impact by fluid. Further, when the semiconductor element has flexibility, it is also effective as a method for removing the metal oxide to give a warp or bend the semiconductor by combining rollers.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図6は、本発明で電析プロセスを行う実験装置の構成図の一例である。ここでは、この実験装置を用いて半導体素子の検査および半導体素子の作製を行う。   FIG. 6 is an example of a configuration diagram of an experimental apparatus for performing an electrodeposition process according to the present invention. Here, a semiconductor element is inspected and a semiconductor element is manufactured using this experimental apparatus.

〔実験装置の構成〕
図6の実験装置は、電析浴601がビーカー606内に保持され、陰極(−極)であるカソード602及び陽極(+極)であるアノード603が共に電析浴601内に浸漬されており、カソード602側に電析膜が形成される構成となっている。ビーカー606は、加熱撹拌台607の上に置かれており、加熱撹拌台607により電析浴601は室温から100℃程度までの範囲で加温され、かつ保温される。ビーカー606の底には、テフロン(登録商標)で被覆された磁気撹拌子608が置かれ、加熱撹拌台607による回転磁場に伴って磁気撹拌子608が電析浴601の撹拌を行う。カソード602は、電析浴601から電流が流れ込む電極であり、電気化学的には主に還元反応が進むことになる。また、アノード603は、電析浴601に向かって電流が流れ出す電極であり、電気化学的には主に酸化反応が進むことになる。アノードおよびカソードの電極間距離は0.5cm〜7cmに設定される。電源609は、出力端子の負極側がカソード602に接続され、出力端子の正極側がアノード603へ接続されており、出力を電圧制御するポテンショスタットか、電流制御するガルバノスタットを用いる。本発明に用いられるアノード(対向電極)は、析出する金属酸化物を構成する金属と同じ物か、不溶性のものが用いられる。
[Configuration of experimental equipment]
In the experimental apparatus of FIG. 6, an electrodeposition bath 601 is held in a beaker 606, and a cathode 602 that is a cathode (−electrode) and an anode 603 that is an anode (+ electrode) are both immersed in the electrodeposition bath 601. The electrodeposited film is formed on the cathode 602 side. The beaker 606 is placed on the heating and stirring table 607, and the electrodeposition bath 601 is heated and kept warm by the heating and stirring table 607 in the range from room temperature to about 100 ° C. A magnetic stirrer 608 coated with Teflon (registered trademark) is placed on the bottom of the beaker 606, and the magnetic stirrer 608 stirs the electrodeposition bath 601 with the rotating magnetic field generated by the heating stirrer 607. The cathode 602 is an electrode through which current flows from the electrodeposition bath 601, and the reduction reaction proceeds mainly electrochemically. The anode 603 is an electrode from which current flows toward the electrodeposition bath 601, and the oxidation reaction proceeds mainly electrochemically. The distance between the anode and cathode electrodes is set to 0.5 cm to 7 cm. The power source 609 is connected to the cathode 602 on the negative side of the output terminal and connected to the anode 603 on the positive side of the output terminal, and uses a potentiostat for voltage control of the output or a galvanostat for current control. The anode (counter electrode) used in the present invention is the same as the metal constituting the deposited metal oxide or insoluble.

以上の構成とした実験装置を、次のように操作して電析プロセスを行う。必要な成分の電析浴601を用意してビーカー606に満し、加熱と撹拌を起こす。カソード602とアノード603とを電析浴601内にセットし、温度が一定になったところで、電極に電流あるいは電圧を印加して金属酸化物の電析を開始する。電流値の正確な制御のために、被成膜基板となるカソード602のアノード対向面の反対側をマスキングテープでマスクするのがよい。電析を終了した後、成膜基板であるカソード202を外して純水で水洗し、エアーやオーブンで乾燥させる。このようにして得られたサンプルの表面を、電子顕微鏡(SEM)で観察する。   The experimental apparatus having the above configuration is operated as follows to perform the electrodeposition process. An electrodeposition bath 601 of necessary components is prepared and filled in a beaker 606, and heating and stirring are caused. The cathode 602 and the anode 603 are set in the electrodeposition bath 601. When the temperature becomes constant, current or voltage is applied to the electrodes to start metal oxide electrodeposition. In order to accurately control the current value, it is preferable to mask the opposite side of the anode facing surface of the cathode 602 serving as a film formation substrate with a masking tape. After the electrodeposition is completed, the cathode 202 which is a film formation substrate is removed, washed with pure water, and dried in air or an oven. The surface of the sample thus obtained is observed with an electron microscope (SEM).

〔電析浴〕
本発明に用いられる電析浴は、硝酸亜鉛や硝酸インジウムを水に溶かしたものの他、硝酸イオン,亜鉛イオン,インジウムイオンなどを別々の物質から補給することもできる。硝酸イオンは不可欠というわけではなく、酢酸イオン,蓚酸イオン,蟻酸イオン等のカルボン酸イオンを含むものでも可能である。硝酸イオンは酸化特性がよいために使いやすい。基本的に、金属酸化物として析出させる金属を、イオンや錯イオンとして電析浴が含むことが重要である。酸化亜鉛の析出には、亜鉛イオンあるいは亜鉛錯イオンを含む必要があり、酸化インジウムの析出には、インジウムイオンあるいはインジウム錯イオンを含む必要がある。電析浴の濃度としては、析出するのに充分な量の金属イオンあるいは金属錯イオンを含み得る濃度をもつこと、逆に濃度を高くしすぎて、不用意にpHなどを下げ過ぎて、または上げ過ぎて、アノードやカソードを浸食しないことなどを勘案して定める。通常は濃度を、0.0001mol/L〜0.5mol/Lの範囲に設定し、安定な電析領域では、濃度の小さな変化は電析させる膜の特性を大幅には変えない。電析浴には、添加剤を加えることができる。例えば、糖類は異常成長を防止する効果があるので、安定した金属酸化物の析出には極めて好ましい。糖類としては、スクロース,グルコース,デキストリンなどがある。これら添加剤の添加量は0.1mg/L以上とするのが好ましい。電析浴の温度は、電析浴に含まれる物質と析出すべき金属酸化物によって変わる。例えば、硝酸亜鉛から電析する酸化亜鉛にあっては60℃〜95℃が好ましく、硝酸インジウムから電析する酸化インジウムにあっては25℃〜60℃が好ましく、酢酸亜鉛から電析する酸化亜鉛にあっては80℃〜100℃が好ましく、カルボン酸亜鉛から電析する酸化亜鉛にあっては一般に温度の高いことが好ましい。
[Electrodeposition bath]
The electrodeposition bath used in the present invention can replenish nitrate ions, zinc ions, indium ions, and the like from different substances in addition to zinc nitrate or indium nitrate dissolved in water. Nitrate ions are not indispensable, and those containing carboxylate ions such as acetate ions, oxalate ions and formate ions are also possible. Nitrate ions are easy to use because of their good oxidation characteristics. Basically, it is important that the electrodeposition bath contains the metal to be deposited as a metal oxide as ions or complex ions. The deposition of zinc oxide needs to contain zinc ions or zinc complex ions, and the deposition of indium oxide needs to contain indium ions or indium complex ions. The concentration of the electrodeposition bath is such that it has a concentration that can contain a sufficient amount of metal ions or metal complex ions to precipitate, conversely, the concentration is excessively increased, the pH is inadvertently lowered, or Determined by taking into consideration that the anode and cathode will not be eroded due to excessive increase. Usually, the concentration is set in the range of 0.0001 mol / L to 0.5 mol / L. In a stable electrodeposition region, a small change in concentration does not significantly change the characteristics of the film to be electrodeposited. Additives can be added to the electrodeposition bath. For example, since saccharides have the effect of preventing abnormal growth, they are extremely preferable for stable metal oxide precipitation. Examples of the saccharide include sucrose, glucose, and dextrin. The addition amount of these additives is preferably 0.1 mg / L or more. The temperature of the electrodeposition bath varies depending on the substance contained in the electrodeposition bath and the metal oxide to be deposited. For example, 60 to 95 ° C is preferable for zinc oxide electrodeposited from zinc nitrate, and 25 to 60 ° C is preferable for indium oxide electrodeposited from indium nitrate, and zinc oxide electrodeposited from zinc acetate. In this case, the temperature is preferably 80 ° C. to 100 ° C. In general, it is preferable that the temperature of the zinc oxide electrodeposited from the zinc carboxylate is high.

〔金属酸化物〕
本発明に用いられる金属酸化物は、酸化亜鉛(ZnO),酸化インジウム、ITO(In2O3+SnO2)などがある。析出した部分は、1μm〜1mmの大きさであることが望ましく、とくに1μm〜100μmの大きさが好ましい。析出部分が1μmより小さいと、短絡部分は目視で確認しにくくなる。また、析出部分が100μmより大きいと作業途中に破砕したり、破片が大きいために他の短絡部分を隠蔽してしまうなど、短絡部分の検出に影響を与える。金属酸化物の析出部分の大きさ、あるいは金属酸化物の膜厚は、電流密度と析出時間でほぼ決定される。電析反応に必要な電流は電流密度で0.1〜100mA/cmであるが、短絡部分にのみ選択的に金属酸化物が析出するように、電流密度と析出時間を調整する。電流密度を調整するためには電圧を変化させるが、カソードに設置される半導体が光起電力素子のようにダイオード特性を持ち、順方向にダイオード電流が流れる場合は、短絡部分にのみ選択的に金属酸化物を析出させるため、電圧はある程度の大きさで制限する必要がある。
[Metal oxide]
Examples of the metal oxide used in the present invention include zinc oxide (ZnO), indium oxide, and ITO (In2O3 + SnO2). The deposited portion is desirably 1 μm to 1 mm in size, and particularly preferably 1 μm to 100 μm. If the deposited portion is smaller than 1 μm, it is difficult to visually confirm the short-circuited portion. In addition, if the deposited portion is larger than 100 μm, it will affect the detection of the short-circuited portion, such as crushing in the middle of work or concealing other short-circuited portions due to large fragments. The size of the deposited portion of the metal oxide or the thickness of the metal oxide is substantially determined by the current density and the deposition time. The current necessary for the electrodeposition reaction is 0.1 to 100 mA / cm 2 in terms of current density, but the current density and the deposition time are adjusted so that the metal oxide is selectively deposited only at the short-circuit portion. In order to adjust the current density, the voltage is changed, but if the semiconductor installed at the cathode has a diode characteristic like a photovoltaic element and the diode current flows in the forward direction, it is selectively applied only to the short-circuited part. In order to deposit the metal oxide, the voltage needs to be limited to a certain level.

〔半導体〕
本発明に用いられる半導体は、電気化学的な析出プロセスにおいてカソードの役目と、その上に成膜される膜の基板としての役目を果たす。これらの役目を果たすために、電析浴に対して溶けない,イオン化しないなどの耐薬品性があること、水素過電圧が高いこと、溶液に対して電析が可能な電位を保持できること、電析に可能な電荷のやり取りを行う電流を流しうることなどが必要とされる。これらの条件を満たすものとして、InP、GaNなどのIII−V族半導体、ZnSなどのII−VI族半導体、Si、GeなどのIV族半導体がある。これらには、p型やn型の伝導性を制御するドーパンドを導入してもよい。また、その結晶性は、結晶、多結晶、微結晶、非晶質あるいはそれらの混合体とすることができる。
〔semiconductor〕
The semiconductor used in the present invention serves as a cathode in an electrochemical deposition process and as a substrate for a film formed thereon. To fulfill these roles, it has chemical resistance such as insolubility and ionization in the electrodeposition bath, a high hydrogen overvoltage, a potential at which electrodeposition can be performed on the solution, and electrodeposition It is necessary to be able to pass a current that exchanges possible charges. As those satisfying these conditions, there are III-V group semiconductors such as InP and GaN, II-VI group semiconductors such as ZnS, and IV group semiconductors such as Si and Ge. In these, a dopant that controls p-type or n-type conductivity may be introduced. The crystallinity can be crystalline, polycrystalline, microcrystalline, amorphous, or a mixture thereof.

半導体は、それ自体が自立できる厚みを有するものでもよいし、ガラスなどの絶縁性基板あるいはステンレス(SUS)などの導電性基板に薄膜として形成されたものでもよい。前者の例としては、先に挙げたInP、GaN、Si、Geなどがある。これらは単結晶のものを用いてよいが、多結晶のものを用いることも可能である。絶縁性基板を用いた後者の例としては、ガラスやセラミックの上に形成された非晶質あるいは微結晶または多結晶のSi、SiGe、SiCなどが挙げられる。導電性基板を用いた後者の例としては、SUS、Al、Cu、Fe、Crなどの金属あるいは金属コーティングを施したPETフィルムの上に形成された非晶質あるいは微結晶または多結晶のSi、SiGe、SiCの薄膜半導体などが挙げられる。本発明では、半導体上に、選択的に短絡部分にのみ金属酸化物を析出させる目的があるため、半導体内で短絡部分とそうでない部分で、流れる電流量が大きく異なっていることが望ましい。   The semiconductor may have a thickness that allows itself to stand alone, or may be formed as a thin film on an insulating substrate such as glass or a conductive substrate such as stainless steel (SUS). Examples of the former include InP, GaN, Si, and Ge mentioned above. These may be single crystals, but may be polycrystalline. Examples of the latter using an insulating substrate include amorphous, microcrystalline, or polycrystalline Si, SiGe, SiC formed on glass or ceramic. Examples of the latter using a conductive substrate include amorphous or microcrystalline or polycrystalline Si formed on a metal such as SUS, Al, Cu, Fe, Cr, or a PET film with a metal coating, Examples include SiGe and SiC thin film semiconductors. In the present invention, since the metal oxide is selectively deposited only on the short-circuit portion on the semiconductor, it is desirable that the amount of current flowing greatly differs between the short-circuit portion and the non-short-circuit portion in the semiconductor.

半導体素子としては、その目的に応じて、p型半導体とi型半導体およびn型半導体を積層してなるpin接合、pn接合、ショットキー接合、ヘテロ接合などが挙げられ、少なくともそれらのうち一つ以上を積層して構成される。半導体材料としては、非晶質シリコン、微結晶シリコン、多結晶シリコンやそれらの合金が用いられる。これらの半導体層を形成するには、高周波(RF)CVD法、超高周波(VHF)CVD法、マイクロ波CVD法、熱線(CAT)CVD法が、低コストが可能であり、また大面積化が容易であることから、好んで用いられる。また、二つ以上の接合を積層してなる半導体素子において、選択的反射層としてZnOやITOなどの金属酸化物を界面層に用いてもよい。例えば、微結晶シリコンと非晶質シリコンのダブル型積層光起電力素子にZnOの界面層などを用いたものが挙げられる。   Examples of the semiconductor element include a pin junction, a pn junction, a Schottky junction, and a heterojunction formed by stacking a p-type semiconductor, an i-type semiconductor, and an n-type semiconductor, and at least one of them. The above is laminated. As the semiconductor material, amorphous silicon, microcrystalline silicon, polycrystalline silicon, or an alloy thereof is used. In order to form these semiconductor layers, a high frequency (RF) CVD method, a very high frequency (VHF) CVD method, a microwave CVD method, and a heat ray (CAT) CVD method can be reduced in cost, and the area can be increased. It is preferred because it is easy. In a semiconductor element formed by stacking two or more junctions, a metal oxide such as ZnO or ITO may be used for the interface layer as the selective reflection layer. For example, a double-type laminated photovoltaic element of microcrystalline silicon and amorphous silicon using a ZnO interface layer or the like can be used.

次に、本発明の実施例について説明する。   Next, examples of the present invention will be described.

(実施例1)
本発明の一実施例として、カソード602に、図7に示すようなpin接合型微結晶シリコンシングルセルを取り付け、短絡部分の検出を行った。
(1)まず、ロール上のステンレス430からなる基板701(幅356mm×長さ60m)を界面活性剤による洗浄と水洗浄を施し、乾燥することで表面の汚れや異物を取り除いた。
(2)上記基板701上に公知のロール・ツー・ロール式のスパッタリング装置により厚さ800nmの裏面反射層Ag702aと厚さ2μmの透明導電層ZnO702bによる第1電極702を堆積した。
(3)さらに上記裏面反射層702上にロール・ツー・ロール式のプラズマCVD装置によって、n型非晶質シリコン膜からなるn型層703a、i型微結晶シリコン膜からなるi型層703b、p型微結晶シリコン膜からなるp型層703cを積層し、半導体層703を形成した。
(4)上記半導体層703を形成したステンレス基板を、5cm×8cmの大きさで切り出し、ビーカーに入れた電析浴を用いて、ZnOを析出させた。電析浴には0.2mol/lの硝酸亜鉛水溶液を用意し、デキストリンを10mg/l混合し、80℃に保持して用いた。電圧を1.3V印加し、電流密度を4mA/cm(電流90mA面積22.6cm)として、10分間、半導体層の短絡経路の上に選択的にZnOを析出させた。
(5)その後、半導体層表面を乾いた布で軽く拭き取ることで、析出したZnOを取り去った後、圧空を吹き付けることにより、取り除いたZnOを吹き飛ばした。任意の場所を直径7mmの大きさでサンプルを切断し、SEM観察を行った。
Example 1
As an example of the present invention, a pin junction type microcrystalline silicon single cell as shown in FIG. 7 was attached to the cathode 602, and a short circuit portion was detected.
(1) First, a substrate 701 (width 356 mm × length 60 m) made of stainless steel 430 on a roll was subjected to cleaning with a surfactant and water, and dried to remove dirt and foreign matters on the surface.
(2) A first electrode 702 was deposited on the substrate 701 by a known roll-to-roll type sputtering apparatus using a back reflective layer Ag 702a having a thickness of 800 nm and a transparent conductive layer ZnO 702b having a thickness of 2 μm.
(3) Further, an n-type layer 703a made of an n-type amorphous silicon film, an i-type layer 703b made of an i-type microcrystalline silicon film, on the back reflective layer 702 by a roll-to-roll type plasma CVD apparatus, A p-type layer 703c made of a p-type microcrystalline silicon film was stacked to form a semiconductor layer 703.
(4) The stainless steel substrate on which the semiconductor layer 703 was formed was cut out in a size of 5 cm × 8 cm, and ZnO was deposited using an electrodeposition bath placed in a beaker. A 0.2 mol / l zinc nitrate aqueous solution was prepared for the electrodeposition bath, and 10 mg / l of dextrin was mixed and maintained at 80 ° C. for use. The voltage was 1.3V is applied, the current density of 4mA / cm 2 (current 90mA area 22.6cm 2), 10 min selectively precipitate the ZnO on the short-circuit path of the semiconductor layer.
(5) Thereafter, the surface of the semiconductor layer was lightly wiped with a dry cloth to remove the deposited ZnO, and then the removed ZnO was blown off by blowing compressed air. A sample was cut at an arbitrary place with a diameter of 7 mm, and SEM observation was performed.

観察したSEM像が図2である。短絡部分にのみZnOが析出していた(図2(a))。おおよそ、10〜200μmの大きさのZnOが析出していた。析出したZnOの拡大像を図2(b)に示す。また、横からの拡大像を図2(c)に示す。ZnOはドーム状に析出しており、その高さは上から見たドームの半径程度あった。また、ドームの周囲には、少し薄めのZnOが円環状に成長していることがわかる。写真に写っているひびは、SEM観察の際に、角度をつけるため、試料を折り曲げたために生じたものである。図2(d)にZnOを取り去った状態を示す。前述のドーム周囲の薄い円環状ZnOが残っているため、ここが短絡部分でドーム状ZnOが析出していた場所であることがわかる。円環状ZnOの中央部には、凸状の突起物が残っていることがわかる。この突起物が短絡部分の原因であることが、以上の検査から導き出された。   The observed SEM image is shown in FIG. ZnO was deposited only in the short-circuit portion (FIG. 2 (a)). Approximately 10 to 200 μm of ZnO was precipitated. An enlarged image of the deposited ZnO is shown in FIG. An enlarged image from the side is shown in FIG. ZnO was deposited in a dome shape, and its height was about the radius of the dome seen from above. It can also be seen that a slightly thinner ZnO grows in an annular shape around the dome. The cracks in the photograph are caused by bending the sample to make an angle during SEM observation. FIG. 2D shows a state where ZnO is removed. Since the thin annular ZnO around the dome remains, it can be seen that this is the place where the dome-shaped ZnO was deposited at the short-circuit portion. It can be seen that a convex protrusion remains in the center of the annular ZnO. It was derived from the above inspection that this protrusion is the cause of the short-circuit portion.

(実施例2)
実施例1において(1)〜(4)までの工程を実施し、半導体層の短絡経路の上にZnOを析出させた状態で、さらに第2電極として透明導電層を堆積することで、光起電力素子を形成することができる。
(Example 2)
In Example 1, the steps (1) to (4) were performed, and ZnO was deposited on the short-circuit path of the semiconductor layer, and a transparent conductive layer was further deposited as the second electrode. A power element can be formed.

(1)〜(4)実施例1と同様にする。
(5)上記半導体層703の上にバッチ式のスパッタリング装置によって、厚さ80nm、面積0.25cmのITO(In2O3+SnO2)による第2電極704を25個形成する。
(6)さらに上記第2電極704の上にバッチ式の電子ビーム蒸着装置によって、厚さ300nm、太さ50μmのAuグリッド電極705を形成する。
(7)その後、第2電極表面を乾いた布で軽く拭き取ることで、短絡部分に析出したZnOとその上に堆積したITOを取り去る。
(8)プラス電極と前記グリッド電極705を接続し、マイナス電極を前記基板701に接続して、暗状態における電圧電流特性を測定し、原点付近の傾きから短絡抵抗RshDarkを求める。
(1) to (4) Same as Example 1.
(5) Twenty-five second electrodes 704 made of ITO (In 2 O 3 + SnO 2) having a thickness of 80 nm and an area of 0.25 cm 2 are formed on the semiconductor layer 703 by a batch type sputtering apparatus.
(6) Further, an Au grid electrode 705 having a thickness of 300 nm and a thickness of 50 μm is formed on the second electrode 704 by a batch type electron beam evaporation apparatus.
(7) Thereafter, the surface of the second electrode is gently wiped with a dry cloth, so that ZnO deposited on the short-circuited portion and ITO deposited thereon are removed.
(8) Connect the positive electrode and the grid electrode 705, connect the negative electrode to the substrate 701, measure the voltage-current characteristics in the dark state, and obtain the short-circuit resistance RshDark from the slope near the origin.

(比較例1)
実施例1において(1)〜(3)までの工程を実施し、短絡経路上へのZnOの析出を行なわずに、実施例2の工程(5)、(6)および(8)を実施する。
(Comparative Example 1)
In the first embodiment, the steps (1) to (3) are performed, and the steps (5), (6), and (8) of the second embodiment are performed without depositing ZnO on the short-circuit path. .

(比較例2)
工程(7)を実施しなかった以外は、実施例2と同じ工程を実施する。
(Comparative Example 2)
The same process as that of Example 2 is performed except that the process (7) is not performed.

本実施例で作製した光起電力素子は、短絡部分に析出したZnOとともに、その上に堆積したITOが除去されるため、RshDarkはかなり大きい。比較例1や比較例2で作製した光起電力素子と比較しても、格段の差がある。   In the photovoltaic device produced in this example, RshDark is considerably large because ZnO deposited on the short-circuited portion and ITO deposited thereon are removed. Even when compared with the photovoltaic elements produced in Comparative Example 1 and Comparative Example 2, there is a marked difference.

(実施例3)
実施例1において(1)〜(3)までの工程を実施した後に、ロール・ツー・ロール式電析装置を用いて、半導体層の短絡経路の上にZnOを析出させ、さらにその上に第2電極である透明導電層を堆積し、さらに半導体層を形成することで、より高効率な光起電力素子(図7)を形成することができる。
(Example 3)
After carrying out the steps (1) to (3) in Example 1, ZnO is deposited on the short-circuit path of the semiconductor layer by using a roll-to-roll type electrodeposition apparatus, and further, By depositing a transparent conductive layer as two electrodes and further forming a semiconductor layer, a more efficient photovoltaic element (FIG. 7) can be formed.

(1)〜(3)実施例1と同様にする。
(4)上記半導体層803の上に、公知のロール・ツー・ロール式電析装置を用いて、半導体層の短絡経路の上にZnOを析出させる。
(5)さらにその上にロール・ツー・ロール式のスパッタリング装置によって、厚さ600nmのITOによる界面層804を形成する。
(6)上記界面層804を形成した後に、その表面に合成樹脂製のブラシによって摩擦を加え、短絡部分に析出したZnOとともにその上に形成したITOを除去する。
(7)さらにその上に実施例1の工程(3)で用いたロール・ツー・ロール式のプラズマCVD装置と同様の装置によって、n型非晶質シリコン膜からなるn型層805a、i型非晶質シリコン膜からなるi型層805b、p型微結晶シリコン膜からなるp型層805cを積層し、半導体層805を形成する。
(8)上記半導体層805の上にバッチ式のスパッタリング装置によって、厚さ80nm、面積0.25cmのITOによる第2電極806を25個形成する。
(9)さらに上記第2電極806の上にバッチ式の電子ビーム蒸着装置によって、厚さ300nm、太さ50μmのAuグリッド電極807を形成する。
(10)プラス電極と前記グリッド電極807を接続し、マイナス電極を前記基板801に接続して、暗状態における電圧電流特性を測定し、光起電力素子の変換効率と短絡抵抗RshDarkを求める。
(1) to (3) Same as Example 1.
(4) ZnO is deposited on the semiconductor layer 803 on the short-circuit path of the semiconductor layer using a known roll-to-roll type electrodeposition apparatus.
(5) Further, an interfacial layer 804 made of ITO having a thickness of 600 nm is formed thereon by a roll-to-roll type sputtering apparatus.
(6) After the interface layer 804 is formed, friction is applied to the surface with a synthetic resin brush, and the ITO formed thereon is removed together with ZnO deposited on the short-circuited portion.
(7) Further, an n-type layer 805a made of an n-type amorphous silicon film and an i-type film are formed by an apparatus similar to the roll-to-roll type plasma CVD apparatus used in step (3) of Example 1. An i-type layer 805b made of an amorphous silicon film and a p-type layer 805c made of a p-type microcrystalline silicon film are stacked to form a semiconductor layer 805.
(8) On the semiconductor layer 805, 25 second electrodes 806 made of ITO having a thickness of 80 nm and an area of 0.25 cm 2 are formed by a batch type sputtering apparatus.
(9) Further, an Au grid electrode 807 having a thickness of 300 nm and a thickness of 50 μm is formed on the second electrode 806 by a batch type electron beam evaporation apparatus.
(10) Connect the positive electrode and the grid electrode 807, connect the negative electrode to the substrate 801, measure the voltage-current characteristics in the dark state, and obtain the conversion efficiency and short-circuit resistance RshDark of the photovoltaic element.

(比較例3)
工程(4)による短絡部分へのZnO析出を実施せず、また工程(6)を省き、それ以外は実施例3と同様にして光起電力素子を形成し、変換効率とRshDarkを測定する。
(Comparative Example 3)
ZnO is not deposited on the short-circuited part in step (4), and step (6) is omitted. Otherwise, a photovoltaic element is formed in the same manner as in Example 3, and the conversion efficiency and RshDark are measured.

(比較例4)
工程(6)を実施しない以外は実施例3と同様にして、光起電力素子を形成し、変換効率とRshDarkを測定する。
(Comparative Example 4)
A photovoltaic element is formed in the same manner as in Example 3 except that the step (6) is not performed, and the conversion efficiency and RshDark are measured.

比較例3や比較例4で得られた光起電力素子の電圧電流カーブは、図5(b)のような形状となり、暗電流が大きくRshDarkが低い。また、変換効率はその影響を受けて、選択的反射を行なう界面層を挿入した効果が得られない。本実施例で作製することができる光起電力素子の電圧電流カーブは図5(a)のような形状となり、高い変換効率が得られる。   The voltage-current curve of the photovoltaic element obtained in Comparative Example 3 or Comparative Example 4 has a shape as shown in FIG. 5B, where the dark current is large and RshDark is low. Further, the conversion efficiency is influenced by this, and the effect of inserting an interface layer that performs selective reflection cannot be obtained. The voltage-current curve of the photovoltaic element that can be produced in this example has a shape as shown in FIG. 5A, and high conversion efficiency is obtained.

本発明にかかる半導体素子の検査方法の断面模式図である。It is a cross-sectional schematic diagram of the inspection method of the semiconductor element concerning this invention. 本発明の一実施例である半導体素子の検査結果を示すSEM写真である。(a)短絡部分に酸化亜鉛を析出させた微結晶シリコン光起電力素子の表面、(b)短絡部分に析出した酸化亜鉛の拡大像、(c)短絡部分に析出した酸化亜鉛の横からの拡大像、(d)析出した酸化亜鉛を除去した状態It is a SEM photograph which shows the test result of the semiconductor element which is one Example of this invention. (A) The surface of the microcrystalline silicon photovoltaic device in which zinc oxide is deposited on the short-circuited portion, (b) an enlarged image of zinc oxide deposited on the short-circuited portion, (c) from the side of the zinc oxide deposited on the short-circuited portion Enlarged image, (d) State where deposited zinc oxide is removed 本発明にかかる光起電力素子の構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows the structure of the photovoltaic element concerning this invention. 本発明にかかる界面層を有する光起電力素子の構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows the structure of the photovoltaic element which has an interface layer concerning this invention. 本発明にかかる光起電力素子の電圧電流カーブである。It is a voltage-current curve of the photovoltaic device concerning this invention. 実施形態を示す電析プロセスを行う製造装置の構成図である。It is a block diagram of the manufacturing apparatus which performs the electrodeposition process which shows embodiment. 本発明にかかる光起電力素子の層構成を示す断面概略図である。It is a section schematic diagram showing layer composition of a photovoltaic device concerning the present invention. 本発明にかかる界面層を有する光起電力素子の層構成を示す断面概略図である。It is a section schematic diagram showing layer composition of a photovoltaic device which has an interface layer concerning the present invention.

符号の説明Explanation of symbols

101,301,401 基板
102,302 半導体層
103,303,403 短絡経路
104,304,404 金属酸化物
104,305,408 第2電極
105,306,406 金属酸化物がとれた跡
402 第1半導体層
407 第2半導体層
405 界面層
601 電析浴(水溶液)
602 陰極(−極)であるカソード
603 陽極(+極)であるアノード
604,605 クリップ
606 ビーカー
607 加熱撹拌装置
608 磁気撹拌子
609 電源
701,801 SUS基板
702,802 第1電極
702a,802a 裏面反射層
702b,802b 透明導電層
703 半導体層
803 第1半導体層
703a,803a,805a n型非晶質シリコン層
703b,803b i型微結晶シリコン層
805b i型非晶質シリコン層
703c,803c,805c p型微結晶シリコン層
804 界面層
805 第2半導体層
704,806 第2電極
705,807 グリッド電極
101, 301, 401 Substrate 102, 302 Semiconductor layer 103, 303, 403 Short circuit path 104, 304, 404 Metal oxide 104, 305, 408 Second electrode 105, 306, 406 Trace of metal oxide taken 402 First semiconductor Layer 407 Second semiconductor layer 405 Interface layer 601 Electrodeposition bath (aqueous solution)
602 Cathode as negative electrode (-electrode) 603 Anode as positive electrode (positive electrode) 604, 605 Clip 606 Beaker 607 Heating and stirring device 608 Magnetic stirrer 609 Power supply 701, 801 SUS substrate 702, 802 First electrode 702a, 802a Back surface reflection Layer 702b, 802b transparent conductive layer 703 semiconductor layer 803 first semiconductor layer 703a, 803a, 805a n-type amorphous silicon layer 703b, 803b i-type microcrystalline silicon layer 805b i-type amorphous silicon layer 703c, 803c, 805c p Type microcrystalline silicon layer 804 interface layer 805 second semiconductor layer 704,806 second electrode 705,807 grid electrode

Claims (5)

基板上に少なくとも半導体層が積層された半導体素子の検査方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出させる工程と、前記金属酸化物を実質的に除去する工程とを有することを特徴とする半導体素子の検査方法。   A method for inspecting a semiconductor device in which at least a semiconductor layer is laminated on a substrate, the step of selectively depositing a metal oxide from an aqueous solution only on a short-circuit portion of the semiconductor layer, and the metal oxide And a step of substantially removing the semiconductor element. 基板上に少なくとも第1電極層、半導体層および第2電極層をこの順で積層された半導体素子であって、前記半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物の外側には該環状の金属酸化物に接して第2電極が堆積され、かつ、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には、前記第2電極が存在していないことを特徴とする半導体素子。   A semiconductor element in which at least a first electrode layer, a semiconductor layer, and a second electrode layer are laminated in this order on a substrate, and an annular metal oxide electrochemically deposited from an aqueous solution around a short-circuit portion of the semiconductor layer A second electrode is deposited on the outer side of the annular metal oxide so as to be in contact with the annular metal oxide, and on the portion of the semiconductor layer surrounded by the annular metal oxide. Is a semiconductor device, wherein the second electrode is not present. 基板上に少なくとも第1電極層、第1半導体層、透明導電性の界面層、第2半導体層および第2電極層をこの順で順次積層された半導体素子であって、前記第1半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には前記界面層が堆積されていないことを特徴とする半導体素子。   A semiconductor element in which at least a first electrode layer, a first semiconductor layer, a transparent conductive interface layer, a second semiconductor layer, and a second electrode layer are sequentially stacked on a substrate in this order, A ring-shaped metal oxide electrochemically deposited from an aqueous solution is deposited around the short-circuit portion, and the interface layer is not deposited on the semiconductor layer in the portion surrounded by the ring-shaped metal oxide. A featured semiconductor element. 基板上に少なくとも第1電極層、半導体層および第2電極層をこの順で積層する工程を有する半導体素子の形成方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出する工程と、前記半導体層及び前記金属酸化物層上に第2電極を堆積する工程と、前記金属酸化物を実質的に除去するとともに前記金属酸化物に堆積した第2電極を除去する工程とを有することを特徴とする半導体素子の形成方法。   A method for forming a semiconductor device comprising a step of laminating at least a first electrode layer, a semiconductor layer, and a second electrode layer in this order on a substrate, wherein a metal oxide is selectively formed from an aqueous solution only at a short-circuit portion of the semiconductor layer. Depositing a second electrode on the semiconductor layer and the metal oxide layer, and substantially removing the metal oxide and depositing the second electrode on the metal oxide. And a step of removing the electrode. 基板上に少なくとも第1電極層、第1半導体層、透明導電性の界面層、第2半導体層および第2電極層をこの順で積層する工程を有する半導体素子の形成方法であって、前記第1半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出する工程と、前記第1半導体層及び前記金属酸化物上に前記界面層を堆積し、その後前記金属酸化物を実質的に除去するとともに前記金属酸化物に堆積した界面層を除去する工程とを有することを特徴とする半導体素子の形成方法。   A method of forming a semiconductor element, comprising: laminating at least a first electrode layer, a first semiconductor layer, a transparent conductive interface layer, a second semiconductor layer, and a second electrode layer in this order on a substrate, A step of selectively depositing a metal oxide from an aqueous solution selectively only on a short-circuit portion of one semiconductor layer; and depositing the interface layer on the first semiconductor layer and the metal oxide; And a step of removing the interface layer deposited on the metal oxide.
JP2005027662A 2005-02-03 2005-02-03 Semiconductor element, its manufacturing method and inspection method Withdrawn JP2006216762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027662A JP2006216762A (en) 2005-02-03 2005-02-03 Semiconductor element, its manufacturing method and inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027662A JP2006216762A (en) 2005-02-03 2005-02-03 Semiconductor element, its manufacturing method and inspection method

Publications (1)

Publication Number Publication Date
JP2006216762A true JP2006216762A (en) 2006-08-17

Family

ID=36979718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027662A Withdrawn JP2006216762A (en) 2005-02-03 2005-02-03 Semiconductor element, its manufacturing method and inspection method

Country Status (1)

Country Link
JP (1) JP2006216762A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235729A (en) * 2007-03-23 2008-10-02 Fupo Electronics Corp Manufacture process and structure of land pad used for led epitaxial wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235729A (en) * 2007-03-23 2008-10-02 Fupo Electronics Corp Manufacture process and structure of land pad used for led epitaxial wafer

Similar Documents

Publication Publication Date Title
KR101329222B1 (en) Solar cell, manufacturing method thereof, and solar cell module
AU667718B2 (en) Semiconductor element and method and apparatus for fabricating the same
KR101028971B1 (en) Intergrated Thin-Film Solar Cell and Manufacturing method thereof
US20050109388A1 (en) Photovoltaic device and manufacturing method thereof
EP2720268A2 (en) Monolithic integration of nonplanar solar cells
US20110024793A1 (en) Bulk heterojunction solar cell and method of manufacturing the same
EP3474333B1 (en) Solar cell and production method therefor, and solar cell module
JP2010098232A (en) Solar battery and method of manufacturing solar battery
CN108133970A (en) A kind of InAs/GaSb superlattices infrared detector and preparation method thereof
CN113471337B (en) Preparation method of heterojunction solar cell
EP4270494A1 (en) Solar cell, and textured surface structure and method for preparing same
JP6613252B2 (en) Photoelectric conversion element
CN109360862A (en) One kind driving photodetector and preparation method thereof based on ZnO nanorod/Si hetero-junctions certainly
CN116504877A (en) Heterojunction battery and preparation method thereof
US9224903B2 (en) Method for manufacturing photoelectric converter
US9780235B2 (en) Solar cell, manufacturing method therefor, solar cell module, and manufacturing method therefor
Bartsch et al. Advanced front side metallization for crystalline silicon solar cells based on a fully plated contact
JP2006216762A (en) Semiconductor element, its manufacturing method and inspection method
US20190371954A1 (en) Solar cell and preparation method thereof
Samantaray et al. Large-area Si solar cells based on molybdenum oxide hole selective contacts
JP2006080371A (en) Solar cell and its manufacturing method
JP5927028B2 (en) Photoelectric conversion device
Rentsch et al. Wet chemical processing for C-Si solar cells-status and perspectives
Ricci et al. Optimization of Light-Induced Al Plating on Si for Substitution of Ag in Si Solar Cells
Neisser et al. Flexible Cu (In, Ga) Se/sub 2/solar cell for space applications

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513