JP2006216646A

JP2006216646A - 電磁波発生素子

Info

Publication number: JP2006216646A
Application number: JP2005026056A
Authority: JP
Inventors: Nobuyuki Otsuka; 信之大塚; Shigeo Yoshii; 重雄吉井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-02-02
Filing date: 2005-02-02
Publication date: 2006-08-17

Abstract

【課題】プラズマ波の強度が小さいこと。
【解決手段】半導体基板５と、ナノワイヤ状の半導体層４と、絶縁膜７と、複数のゲート電極１と、ドレイン電極３と、ソース電極２を含み、半導体層４に励起されたプラズマ波の波長の周期でゲート電極１を配置し、ゲート電極のゲート長を周期の１／４とすることでプラズマ波の強度がゲート電極の本数倍される。
【選択図】図１

Description

本発明は１ＴＨｚ程度の高周波領域で動作する半導体素子に関する。

従来の半導体素子は、主に素子構造を微細化することによりその動作速度を向上してきた。たとえば高電子移動度トランジスタは２次元的に分布した２次元電子ガスを利用して不純物散乱を効果的に抑制しているが、数百ＧＨｚまでの高速動作が報告されている素子のゲート形成には少なくとも３０ｎｍ以下の超微細加工技術が要求される。これは信号伝達に電荷（電子）移動を利用しており、その移動速度は材料の飽和速度で制限される為、チャネル走行時間に起因する遅延を免れることができないためである。

この課題に対する従来技術として信号伝達に直接電荷移動を伴わない半導体素子がいくつか提案されている。一つはＭ．Ｓｈｕｒらが提案したＦＥＴチャネル内の高濃度電子流体のプラズマ振動を利用する素子である（非特許文献１および２参照）。図６は、非特許文献１に示されるプラズマ波素子の構造である。高電子移動度電界効果トランジスタ（ＦＥＴ、ＨＥＭＴ）と同様な構造を有している。非特許文献２では、二次元電子ガス５４において１ＴＨｚ程度で振動するプラズマ波が形成されることを観測している。

また井出下は図７に示される正孔と電子、あるいいは重い電子と軽い電子からなる重い流体と軽い流体の二流体が共存する系で起こる二流体不安定性現象を利用した電磁波増幅素子を提案している（特許文献１参照）。図７（ｂ）のように、櫛型電極構造の遅波回路６１を用いることで、入力部６５に導入したテラヘルツ波が増幅されて出力部６６より取り出されるとしている。

本願では複数の周期的なゲート電極を設けている。プラズマ波を発生するという目的は有していないが、一般的技術水準を示す周期的電極構造素子として、Ｘ．Ｇ．Ｐｅｒａｌｔａらによる光伝導素子（非特許文献３参照）を図８（ａ）に、Ａ．Ｍ．Ｈａｓｈｉｍらによるコンダクタンス変調素子（非特許文献４参照）を図８（ｂ）に示しておく。
特開平８−１３９３０６号公報Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．Ｖ７１（１９９３）ｐ２４６５Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８４（２００４）２３３１Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８１（２００２）１６２７Ｅｘｔ．Ａｂｓｔ．２００４Ｉｎｔ．Ｃｏｎｆ．ＳｏｌｉｄＳｔａｔｅＤｅｖ．ａｎｄＭａｔ．（２００４）６６４

特許文献１および非特許文献１および２において、理論検討では高周波での動作が可能とされているものの、実際には電磁波が極めて微弱であったり、動作範囲が限定されていたり、構造が極めて複雑になるなどの問題があり、実用性に乏しかった。特に、非特許文献２による構造では、外部から光などの照射を行わないでも高周波での電磁波発振が観測された初めてのケースではあるが、出力は数ｎＷと極めて小さくなっており、実用化を阻む要因の一つとして考えられる。

非特許文献３および４に示した構造は、周期的な電極構造となっているが、これらは電磁波を発生することを目的としておらず、外部から照射されたプラズマ波と効率的に結合することを目的としている。そのため、ＦＥＴのゲート長に相当する電極の幅ａはプラズマ波の周期Λの半分であるａ＝Λ／２となっている。

ＦＥＴのチャネル内でのプラズマ波の屈折率が３００程度ときわめて大きくなることを明らかにした（誘電率は屈折率の２乗）ことにより、例えば非特許文献３では、１本の電極下部には１〜２波長のプラズマ波が励起されていると考えることができるようになった。また、非特許文献４では、電極下部に形成されるプラズマ波の波長は０．１５波長となっており、プラズマ波とまったく結合していないと思われる。非特許文献４では、期待されていた負のコンダクタンスも観測されていない。このように、ゲート電極が周期的に形成されていても、プラズマ波の発生を目的としていない場合には、プラズマ波の波長に対してマッチングするように電極の周期や幅は特定の値をとっていない。

さらに、上記の素子は、いずれも砒素を含んだ化合物半導体から構成されており、環境に影響を与える問題もあった。

本発明は前記従来技術の課題に鑑みて、安定に結合したプラズマ振動を利用し、新規の動作原理に基づく半導体素子を提供することを目的とする。

前記従来の課題を解決するために、本発明の電磁波発生装置は、ゲート電極をプラズマ波の波長の周期Λで配置するとともに、ゲート電極の長さ（ゲート長）をΛ／４とすることで、ゲート電極の本数に比例して電磁波の強度を増大している。

また、半導体層の断面の一辺を４００ｎｍ以下とすることにより、プラズマ波の波長の単一性を向上することで、電磁波の強度を向上している。

さらに、半導体層の断面の一辺を１０ｎｍ以下とすることで、電子密度が最大となる領域を半導体層の略中心位置に形成して、電子密度増大による電磁は強度の増加を実現している。

また、砒素などを含んだ化合物半導体ではなく、Ｇｅを使用することにより、環境への影響を低減しながら、高出力動作を可能としている。

前述のように本発明は、ゲート電極をプラズマ波の周期の１／４（Λ／４）とすることにより、プラズマ波強度の加算を可能とするとともに、半導体層の断面積の低減やアンテナ構造の導入によりＱ値を増加させることで、高出力の電磁波発生素子を提供する。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１における電磁波発生素子の概略図である。図１以降においても、同じ構成要素については同じ符号を用い、説明を省略する。

図１のＡ−Ａ‘断面に示したように、基板５上に絶縁層６を挟んで半導体層４が堆積されている。ここでは半導体層にＧｅを用いているために、いわゆるＧＯＩ構造となっている。この半導体層４は、エッチングにより幅が４００ｎｍ以下のナノワイヤ４構造となっている。これは、ナノワイヤ中に形成されるプラズマ波の波長が８００ｎｍであるため、単一横モードにするために半波長である４００ｎｍ以下とする必要があるためである。ナノワイヤを細くしてゆくにつれて、表面散乱の影響を強く受けるようになり、電子電子散乱以外の散乱が顕著になってくる。そこで、ナノワイヤの幅は３ｎｍ以上にする必要がある。ナノワイヤ４の周囲は酸化ケイ素などによる絶縁膜７で覆って周囲の湿度などによる影響から保護している。絶縁膜７上にはナノワイヤ４と直行する方向にゲート電極１が形成されている。本実施の形態においては、半導体層にＧｅを用いている。これは、Ｓｉを用いた場合には有効質量が大きいために、プラズマ波の発生が不安定となるとともに、出力も小さくなるためである。従って、Ｓｉでは本実施の形態に示した特性の向上は認められない。Ｓｉより有効質量の小さいＧｅを用いることで初めて砒素を含まないＩＶ族系元素を用いたプラズマ波素子を実現することができた。

ナノワイヤ４は、複数形成してよく、ワイヤの本数を多くするに従って電磁波の出力が増加する。ナノワイヤの本数は、１０本以上にすることで、ナノワイヤ間の共鳴によるＱ値の向上が確認される。ナノワイヤの幅が４００ｎｍ程度であるため、５００ｎｍの周期で配置した。ゲート幅Ｗを１００μｍとしたので２００本配置することができる。本実施の形態ではナノワイヤの本数を１００本とした。ゲート幅Ｗを広げるほど電磁波の出力が増大するが、一方でナノワイヤの均一性が低下するなどしてＱ値が低下する。従って、ナノワイヤは１０本から２００本程度が適当である。

図１のＢ−Ｂ’断面に示したように、ゲート電極は８００ｎｍ程度の周期Λで配置した。電極の周期Λを変化させることにより、周期と一致する波長のプラズモンが励起される。従って、電極の周期を調整することでプラズモンの周波数や強度を変化させることができる。また、ゲート電極の幅ａはΛ／４とした。その結果、各ゲート下部に独立したプラズマ波が形成されて、プラズマ波の強度がゲート電極の数ｎ_gに比例して増大することが明らかとなった。

図２を用いて、プラズマ波の状態を詳しく説明する。非特許文献１で示されている発振素子の構造の場合、ゲート電極１は１本であり、ゲート１下部には複数の次数のプラズマ波が生成されている。この場合のプラズマ波の出力はつぎのようになる。

Ｐ＝ＣＵ₀ ²Ｗν₀α² …（１）
ここで、Ｃはゲート下部の容量、Ｕ₀はゲート下部においてチャネルに印加される電圧のＤＣ成分、Ｗはナノワイヤの幅、ν₀は電子の速度、αはゲートに印加される電圧をＵ＝Ｕ₀＋Ｕ₁ｅｘｐ（−ｉωｔ）として示したときの変調度α＝Ｕ₁／Ｕ₀（＝ＡＣ成分／ＤＣ成分）で定義される。特許文献１や非特許文献２〜４には複数のゲート電極を有する素子が開示されているがいずれも図２（ｂ）に示したように、ゲート１下部には複数の次数あるいは１波長に満たないプラズマ波が形成されている。式（１）から出力がゲート長依存性を示さないことがわかる。本実施の形態では、この出力Ｐの式をゲート長Ｌの関数として次のように記述した。

Ｐ＝（ＣＵ₀ ²ＷＬ）／（Ｌ／ν₀）・α² ＝（Ｅ／ｎ_m）・α²…（２）
分子はゲートに蓄えられるエネルギーＥ＝ＣＵ₀ ²ＷＬとなり、分母はゲート下部で行き来する電子の往復回数ｎ_m＝Ｌ／ν₀となる。電極の長さＬを増加させるのではなく、電極の個数ｎ_gを増加させることにより、電極に蓄えられるエネルギーはｎ_g倍になるが、電子の往復回数は増加しない。その結果、Ｐ‘＝ｎ_g（Ｅ／ｎ_m）α ＝ｎ_gＰとなり、電磁波の出力はｎ_g倍となることがわかった。ここで、各電極下部で電子が正確に往復するためにはゲート１のソース２側は短絡となり、ドレイン３側は開放となっている必要がある。そこで、ゲート電極はプラズマ波の波長Λの間隔で配置するとともに、ゲート１の長さをΛ／４とした。Λ／２としなかったのは、それぞれのゲート電極１を並列接続するために、同じ位相の電界がゲートに誘起されている必要があるからである。ゲート電極１をこのように配置することにより、各ゲート電極下部で独立して電子の往復運動が生じて、プラズマ波が生成されるために、プラズマ波の強度Ｐ’を電極の本数分であるｎ_g倍とすることができるのである。

プラズマ波の屈折率を評価した結果、半導体層における電子濃度ｎ_sが１０¹²ｃｍ^-2の場合には、屈折率ｎ_effが３００程度となることを明らかにした。これは、半導体中の光の屈折率が３程度であることからすれば、１００倍程度の極めて大きな値となっている。この知見が、プラズマ波素子のナノワイヤ構造を光学系の導波路としてとらえるという展開に結びついて、本願の基本的な考え方のベースができあがった。電子濃度ｎ_sを２×１０¹²ｃｍ^-2へと大きくした場合には、屈折率の電子濃度依存性はΔｎ_eff ／Δｎ_s＝−６×１０^-12となるため、ｎ_effは２９４へと減少する。このように屈折率と電子濃度の関係が明らかとなったことから、半導体層中のプラズマ波の周波数を１ＴＨｚ以上にする場合には、プラズマ波の周期Λが０．８μｍとなり、ゲート電極はΛ／４である２００ｎｍ程度でよいことがわかった。従来最高速を実現しているＩｎＡｌＡｓ／ＩｎＧａＡｓＨＥＭＴなどの場合であっても、ゲート長が２００ｎｍもあれば、ｆｔやｆｍａｘは３００ＧＨｚ程度と低くなってしまう。本実施の形態のプラズマ波発生素子では、ゲート長が２００ｎｍであっても１ＴＨｚ以上の電磁波を発生できるため、簡便なプロセスで超高周波を発生できるというメリットがある。

電磁波発生素子の作製方法の一例を図９に示す。Ｓｉ基板５上にＳｉＧｅ混晶４を成長した後、ＳｉＧｅとＳｉ基板の界面にＯ⁺イオンを注入して酸化膜層６として高温アニールを行った後、表面１２を酸化する。その結果、Ｓｉと酸素が優先的に結合してＳｉＧｅ層内のＧｅ濃度が濃縮されて、ＳｉＯ₂よりなる絶縁膜６および１２でサンドイッチされたＧｅ薄膜４（膜厚が２〜１０ｎｍ）よりなるＧＯＩ基板が作製される（ａ）。次に、絶縁膜１２とＧｅ薄膜をナノワイヤ構造４となるように、幅が２００ｎｍのストライプ状にドライエッチングする（ｂ）。基板表面全体にＳｉＯ₂よりなる絶縁膜７を堆積した後、レジストを塗布して電極部分を露光して除去し、銀を蒸着しリフトオフにより、ゲート長が２００ｎｍのゲート電極１を作製する（ｃ）。最後にソース電極２とドレイン電極３を形成して電磁波発生素子を得る（ｄ）。

図４に、本実施の形態の電磁波発生素子と非特許文献で示された素子との性能比較を行った結果を示す。有効質量ｍ＊はＧｅを用いた場合、非特許文献１で使用しているＩｎＧａＡｓに比べて２０％程度大きくなってしまう。しかしながら、非特許文献１および２はいずれも砒素（Ａｓ）を使用していることから、砒素フリーにする場合には、有効質量がわずかに大きいがＧｅの使用が望まれる。非特許文献２の場合には、ゲート長Ｌｅｆｆが０．１μｍ以下となっており、バンドギャップが小さく、直接遷移であるためアバランシェ降伏が発生して電圧Ｕ₀を０．０８Ｖ程度しか印加できない。そのため、有効質量が０．０４２と極めて小さいにもかかわらず電磁波の出力は非特許文献１より小さくなっている。

一方、Ｇｅの場合は間接遷移であるため、０．５Ｖ程度電圧を印加しても動作が不安定となることは無い。その結果、非特許文献１と本実施の形態とはほぼ同じ電子のドリフト速度ｖ₀の最大値となっている。ゲート幅Ｗは、従来は通常のＨＥＭＴ素子をベースとしているために１００μｍ程度であるが、本実施の形態の場合には２００ｎｍ程度にナノワイヤ化している。変調度αはいずれも０．５程度である。シートキャリア密度は、２００ｎｍ程度のナノワイヤの場合１０¹²ｃｍ^-2程度となる。ゲート電極の長さＬ_effは、プロセスの容易性を考えて２００ｎｍとした。デバイス長は５００μｍとした。その結果、ゲート電極の個数は１本のナノワイヤあたり６２５個となる。ゲート電極の周期は、ゲート電極の長さの４倍である０．８μｍとした。また、半導体層の本数ｎ_nは１００本とした。その結果、非特許文献の出力Ｐ’が２ｍＷであるのに対して、本実施の形態では２５ｍＷと１０倍程度となった。ＴＨｚ波の出力Ｐ‘とゲート電極の長さＬ_effの関係を図５に示した。これから、ＴＨｚ波の出力はゲート電極の長さを短くするに従って、急速に増加することがわかる。また、ナノワイヤ４の本数ｎ_nに比例して増加することがわかった。

本実施の形態では、周期的に配置した電極を用いることで出力の向上を確認したが、ナノワイヤ構造を有していない非特許文献１および２にこの周期的電極構造を用いた場合には、図１０に示したように、プラズマ波の波面が大きく乱れることになる。以下、その理由について説明する。図１０（ａ）に示したように、ゲート１とソース２を短絡することにより、半導体層に印加されるゲート電圧Ｕ₀は、ソース側２で低く、ドレイン側３に行くにつれて大きくなっている。その結果、プラズマ波の速度ｓは
ｓ＝（ｅＵ₀／ｍ）^1/2…（３）
で示されるように、Ｕ₀と同様な傾向を示す。伝播しているプラズマ波の周波数ｆｐ（波長）は
ｆｐ＝ｓ／４Ｌ…（４）
と表されるが、空洞内ではｆｐは変化しないので、ｓが増加した分Ｌを大きくする必要がある。その結果、図１０ｂに示したように、プラズマ波の波面（点線で表示）は矢印で波面の方向を示したようにドレインにいくほど曲がることになる。プラズマ波は二次元電子ガス５４内を往復するため、二次元電子ガス内には複数の波面を持つプラズマ波が混在し、図１０ｃに示したように非常にたくさんのモードが存在することになる。このように、複数のモードが同時に存在した場合には、共鳴現象が生じにくく、Ｑ値が低下してプラズマ波が不安定になるという問題があった。しかしながら、本実施の形態のように、半導体層の幅を２００ｎｍ程度に狭くしてナノワイヤ形状４とすることにより、横方向のモードは１つしか存在しえなくなる。また、図１０ｄに示したように、波面が曲がることができなくなるために、ナノワイヤ全体で見ると部分的にプラズマ波の結合係数は低下するものの複数モードの発生は起こらない。その結果、安定したプラズマ波の発生が可能となる。このように、本実施の形態においては、ナノワイヤの幅をプラズマ波の波長と同程度あるいは波長以下とすることにより、ゲート電圧の不均一性の影響を受けないプラズマ波の発生が可能となり、複数の電極によるプラズマ波の増大が可能となった。

ところで、複数のナノワイヤを平行に配置した場合、ゲート電極およびドレイン電極によって各ナノワイヤ内の電磁波が結合することになる。その結果、ナノワイヤ全体にわたって同じ位相のプラズマ波が形成されて、著しく高いＱ値が得られる。すなわち、ゲート電極の周期に対応した周波数において極めて線幅の狭い電磁波が発生する。非特許文献１および２に示された電磁波発生素子の場合には半導体層が分割されていないので、複数の共振器に対して同期をとる構造になっていない。式（２）では、電磁波の強度として、電磁波の周波数に対する積分強度を示しているが、このように高いＱ値が得られた場合には、特定の周波数における電磁波のピーク強度はＱ値が低い場合に対して極めて大きくなる。例えば、ｎ_n本程度のナノワイヤにおいて同期をとった場合には√ｎ_n倍の強度になると考えられるので、１００本のナノワイヤの場合にはピーク強度においては１本の場合に対して、１０倍の電磁波ピーク強度が得られることがわかった。その結果、Ｑ値は、非特許文献の１．２に対して９．４と、８倍程度となった。

以上に示したように、ナノワイヤ化してゲート電極の長さがΛ／４となるゲート電極を周期的に配置することにより、出力およびＱ値がいずれも１０倍程度に改善することがわかった。また、プラズマ波の周波数ｆｐは１．３ＴＨｚとなり、非特許文献１と同程度の値となっており、ゲート長が２００ｎｍであっても１ＴＨｚ以上の電磁波を発生できるため、簡便なプロセスで超高周波を発生できることがわかった。

なお、本実施の形態において、ゲート電極として銀を含む多層膜としたが、プラズマ波が生じやすい材料であれば金やチタンやクロムなどの他の金属としても良い。

（実施の形態２）
実施の形態１では、ナノワイヤの幅を２００ｎｍとしたが、ナノワイヤの幅を小さくしていくに従って、ナノワイヤ中の電子密度ｎ_s＝ＣＵ₀／ｅが増加する。ナノワイヤの形状と電子密度の関係を図３ｄに示す。一方、プラズマ波の強度は電子密度の関数として次のように表される。

Ｐ＝ＣＵ₀ ²Ｗν₀α² ＝ｅｎ_s Ｕ₀ Ｗν₀ α²…（５）
式（５）から、電子密度ｎ_sに比例してプラズマ波の強度Ｐが増大することがわかる。ここで、図３に、ナノワイヤ４の幅を変化させた場合（ａ〜ｃ）の電子分布を示す。実施の形態１に示したように半導体層の幅を１０〜４００ｎｍとした場合は、キャリアは電極側であるナノワイヤ４―絶縁膜７界面に集中してチャネル８を形成する（ａ）。一方、本実施の形態のように、ナノワイヤ４の幅Ｗを１０ｎｍ以下にすることにより、キャリアはナノワイヤ４の中心付近で最大値を持つようになる（ｂ）。その結果、図３ｄで示したように、電子密度ｎ_sは（ａ）で示した実施の形態１に対して（ｂ）のほうが２０％程度大きくなった。さらに、基板５の表面をドーピングして導電層９を形成すると、基板側にもポテンシャル壁が形成されて電子の閉じ込めが強くなる。その結果、ナノワイヤのより中心付近に電子が集まることになり、（ｃ）に示したように電子密度が実施の形態１に対して２倍程度に増加する。このように、ナノワイヤ４の幅を小さくすることにより電子密度を増加させることができた。

ここで、本実施の形態のように電子の分布がチャネル内部に閉じ込められた場合には半導体層の中心部に電子密度のピークが位置するために、プラズマ波は３次元の分散関係を持つと一般的には考えられるが、プラズマ波の分散の検討を行った結果、本実施の形態のようなナノワイヤの場合にはプラズマ波は１次元の分散関係を持つことが明らかとなった。さらに、１次元の分散関係は実施の形態１で示した２次元の分散関係と等価であることを明らかにすることができた。１０ｎｍ以下のナノワイヤであっても式（５）を適応することが可能であり、プラズマ波の強度が電子密度に比例することがわかった。その結果、実施の形態１の２倍程度のプラズマ波強度が得られることを明らかにすることができた。

式（５）より、電子密度を大きくするほどＣが大きくなり、出力Ｐが大きくなるため、ナノワイヤ４の幅Ｗを小さくすることで単位ナノワイヤ幅あたりのプラズマ波の出力を増大できる。ただし、ナノワイヤの本数を一定としてナノワイヤ４の幅Ｗのみを小さくすると式（５）からわかるように、プラズマ波のトータルの強度が低下する。そこで、トータルのプラズマ波の強度を強くするために、ナノワイヤ４の幅を小さくした分、ナノワイヤ４を平行に複数個配置する必要がある。ナノワイヤ中のプラズマ波の分散の検討の結果、１０ｎｍのナノワイヤの場合は２０００本程度のナノワイヤ４を形成することにより、実施の形態１に対して２倍程度のプラズマ波強度が得られることがわかった。

本発明にかかる電磁波発生素子は、ナノワイヤ半導体層と周期的ゲート電極を有し、１ＴＨｚ程度の発振素子等として有用である。

本発明の実施の形態１における電磁波発生素子の概略図本発明の実施の形態１における電磁波発生素子のプラズマ波の説明図本発明の実施の形態２における電磁波発生素子の電子密度の説明図本発明の実施の形態１における電磁波発生素子のプラズマ波強度の説明図本発明の実施の形態１における電磁波発生素子のプラズマ波出力とゲート電極の長さの関係図従来の電磁波発生素子の概略図従来の電磁波発生素子の概略図従来の電磁波発生素子の概略図本発明の実施の形態１における電磁波発生素子の製造方法の説明図本発明の実施の形態１における電磁波発生素子のプラズマ波の波面の説明図

符号の説明

１ゲート
２ソース
３ドレイン
４ナノワイヤ
５基板
６絶縁膜
７絶縁膜
８チャネル
９導電層
１２絶縁膜

２０反射板
２１放射孔
２２プラズマ素子
２３ λ／２
２４反射波
２５放射波
２６多孔構造

５１ゲート
５２ソース
５３ドレイン
５４二次元電子ガス
５５基板
５６クラッド層
５７バリア層
６１遅波回路
６２電子層コンタクト
６３正孔層コンタクト
６４二流体層
６５入力部
６６出力部
７１ゲート
７２ソース
７３ドレイン
７４第１の量子井戸
７５第２の量子井戸
７６二次元電子ガス
７７基板
７８バリア層
７９バリア層

Claims

半導体基板と、半導体層と、絶縁膜と、複数のゲート電極と、ドレイン電極と、ソース電極を含み、前記半導体層の断面の一辺が４００ｎｍ以下であり、前記半導体層に励起されたプラズマ波の波長の周期で前記ゲート電極が配置されており、前記ゲート電極のゲート長が前記周期の１／４であることを特徴とする電磁波発生装置。
複数の半導体層が平行して配置されており、前記複数の半導体層上に形成されたゲート電極を共有していることを特徴とした請求項１記載の電磁波発生装置。
半導体層の断面は各辺が１０ｎｍ以下であり、電子密度が最大となる領域が前記半導体層の略中心位置に形成されていることを特徴とする請求項１，２記載の電磁波発生装置。
半導体基板と半導体層の間に導電層を有することを特徴とする請求項３記載の電磁波発生装置。