JP2006214827A - Test system - Google Patents

Test system Download PDF

Info

Publication number
JP2006214827A
JP2006214827A JP2005026860A JP2005026860A JP2006214827A JP 2006214827 A JP2006214827 A JP 2006214827A JP 2005026860 A JP2005026860 A JP 2005026860A JP 2005026860 A JP2005026860 A JP 2005026860A JP 2006214827 A JP2006214827 A JP 2006214827A
Authority
JP
Japan
Prior art keywords
voltage
determination unit
transformer
test system
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005026860A
Other languages
Japanese (ja)
Inventor
Muneo Ishibachi
宗男 石鉢
Satoru Iwashita
哲 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005026860A priority Critical patent/JP2006214827A/en
Publication of JP2006214827A publication Critical patent/JP2006214827A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To realize a test system which suppresses degradation of accuracy in a temporal measurement of an object to be tested, having a high-voltage output. <P>SOLUTION: The test system which is realized by improving a system used for testing the object to be tested outputting a high-voltage pulse signal, comprises a determining section which inputs the pulse signal of the object to be tested and determines its high level and low level, based on high-level and low-level threshold voltages; a transformer into which the determination result of the determining section is input; and a time-measuring section which inputs the output of this transformer and carries out the temporal measurement by using a low-voltage signal. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、高電圧のパルス信号を出力する被試験対象、例えば、IC、LSI等を試験するテストシステムに関し、高電圧出力の被試験対象における時間測定の精度劣化を抑えることができるテストシステムに関するものである。   The present invention relates to a test system for testing an object to be tested that outputs a high-voltage pulse signal, such as an IC or LSI, and relates to a test system that can suppress deterioration in accuracy of time measurement in the object to be tested having a high-voltage output. Is.

ICテスタは、被試験対象(以下DUTと略す)、例えば、IC、LSI等に試験信号を与え、DUTの出力信号を測定、例えば時間測定を行い、DUTの良否判定を行うものであり、このような装置は例えば特許文献1等に記載されている。   The IC tester applies a test signal to an object to be tested (hereinafter abbreviated as DUT), for example, IC, LSI, etc., measures the output signal of the DUT, for example, measures time, and determines the quality of the DUT. Such an apparatus is described in, for example, Patent Document 1 and the like.

特開2003−139817号公報JP 2003-139817 A

近年、オーディオ機器等に用いられるデジタルアンプもIC化が行われるようになってきた。オーディオ機器等では、デジタルアンプで大きな音声振幅をつくり、スピーカを駆動させている。
ところで、このようなIC化されたデジタルアンプの試験にあたっては、ICテスタで連続的な大振幅の試験を行うことは困難である。そこで、例えば0〜120V程度のオフセット電圧をコモン電圧として与え、このオフセット電圧に試験用のパルス信号を重畳して試験を行うことが考えられる。
ところが、このようにオフセット電圧に試験用のパルス信号が重畳された信号は、ICテスタの時間測定部には過大電圧となり、時間測定を行うことができない。
In recent years, digital amplifiers used in audio equipment and the like have been integrated into ICs. In audio equipment and the like, a large audio amplitude is generated by a digital amplifier and a speaker is driven.
By the way, when testing such a digital amplifier with an IC, it is difficult to perform a continuous large-amplitude test with an IC tester. Therefore, for example, it is conceivable that an offset voltage of about 0 to 120 V is given as a common voltage, and a test pulse signal is superimposed on the offset voltage to perform a test.
However, the signal in which the test pulse signal is superimposed on the offset voltage in this way becomes an excessive voltage in the time measuring unit of the IC tester, and time measurement cannot be performed.

そこで、コンデンサを介してオフセット電圧を除去し、パルス信号成分のみを測定することも考えられる。しかし、DUTの出力の直流レベルに着目すると、パルス信号のデューティ変化に応じて随時変化する不安定なものであり、コンデンサの出力から時間測定をした場合に時間測定を正確に行うことは困難である。   Therefore, it is also conceivable to remove the offset voltage via a capacitor and measure only the pulse signal component. However, paying attention to the DC level of the output of the DUT, it is unstable that changes as the duty of the pulse signal changes, and it is difficult to accurately measure the time when measuring the time from the output of the capacitor. is there.

本発明は、このような問題点を解決するものであり、その目的は、高電圧出力の被試験対象における時間測定精度の劣化を抑えることができるテストシステムを実現することにある。   The present invention solves such problems, and an object of the present invention is to realize a test system capable of suppressing deterioration of time measurement accuracy in a test object having a high voltage output.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
高電圧のパルス信号を出力する被試験対象を試験するテストシステムにおいて、
前記被試験対象のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する判定部と、
この判定部の判定結果が入力されるトランスと、
このトランスの出力が入力され、低電圧信号により、時間測定を行う時間測定部と
を備えたことを特徴とするものである。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In a test system for testing an object to be tested that outputs a high voltage pulse signal,
A determination unit that receives the pulse signal to be tested and determines a high level and a low level based on a threshold voltage of a high level and a low level;
A transformer to which the determination result of the determination unit is input;
The output of the transformer is input, and a time measuring unit that measures time by a low voltage signal is provided.

請求項2記載の発明は、請求項1記載の発明において、
判定部は、
被試験対象の出力とハイレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第1の比較器と、
被試験対象の出力とロウレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第2の比較器と
を設けたことを特徴とするものである。
The invention according to claim 2 is the invention according to claim 1,
The judgment part
A first comparator that compares the divided voltage between the output of the test object and the high-level threshold voltage and the common voltage, and outputs the result to the transformer;
A second comparator for comparing the divided voltage between the output of the device under test and the low level threshold voltage with the common voltage and outputting the same to the transformer is provided.

請求項3記載の発明は、請求項1または2記載の発明において、
ハイレベル、ロウレベルの閾値電圧を出力する閾値電圧発生部と、
この閾値電圧発生部の閾値電圧を、判定部に与える絶縁増幅器と
を備えたことを特徴とするものである。
The invention according to claim 3 is the invention according to claim 1 or 2,
A threshold voltage generator for outputting high and low level threshold voltages;
An insulation amplifier that supplies the threshold voltage of the threshold voltage generation unit to the determination unit is provided.

請求項4記載の発明は、請求項1〜3のいずれかに記載の発明において、
被試験対象、判定部、トランスの1次巻線のコモン電圧として、オフセット電圧を出力するオフセット電圧発生部を設けたことを特徴とするものである。
The invention according to claim 4 is the invention according to any one of claims 1 to 3,
An offset voltage generator for outputting an offset voltage is provided as a common voltage of the object to be tested, the determination unit, and the primary winding of the transformer.

請求項5記載の発明は、請求項1〜4のいずれかに記載の発明において、
被試験対象はデジタルアンプであることを特徴とするものである。
The invention according to claim 5 is the invention according to any one of claims 1 to 4,
The object to be tested is a digital amplifier.

請求項6記載の発明は、請求項1〜5のいずれかに記載の発明において、
判定部の電源として、DC/DCコンバータを設けたことを特徴とするものである。
The invention according to claim 6 is the invention according to any one of claims 1 to 5,
A DC / DC converter is provided as a power source of the determination unit.

本発明によれば、判定部で被試験対象のハイレベル、ロウレベルの判定を行い、トランスを介して、時間測定部に判定結果を与えるので、時間測定は低電圧で測定することができる。従って、時間測定における精度の劣化を抑えることができる。   According to the present invention, the determination unit performs the determination of the high level and the low level of the object to be tested, and gives the determination result to the time measurement unit via the transformer. Therefore, the time measurement can be performed at a low voltage. Accordingly, it is possible to suppress deterioration in accuracy in time measurement.

請求項4によれば、オフセット電圧発生部のオフセット電圧により、被試験対象、判定部、トランスの1次巻線のコモン電圧を与えているので、判定部では、低電圧小信号による判定を行うことができる。つまり、判定部の内部回路が高速動作可能に構成でき、被試験対象が高速信号出力でも試験を行うことができる。   According to the fourth aspect, since the common voltage of the primary winding of the test object, the determination unit, and the transformer is given by the offset voltage of the offset voltage generation unit, the determination unit performs the determination based on the low voltage small signal. be able to. In other words, the internal circuit of the determination unit can be configured so as to be able to operate at high speed, and the test can be performed even when the object under test is output at high speed.

さらに、請求項6によれば、判定部の電源としてDC/DCコンバータを設けることにより、判定部を他の回路部分に対して絶縁することができて作業の安全性を確保できるとともに、このDC/DCコンバータの出力系統にオフセット電圧を重畳させることで判定部内の信号を低電圧小信号として扱うことができ、判定部を構成するデバイスとして高速デバイスを用いることができる。   Furthermore, according to the sixth aspect, by providing a DC / DC converter as a power source of the determination unit, the determination unit can be insulated from other circuit parts, and work safety can be ensured. By superimposing an offset voltage on the output system of the DC / DC converter, the signal in the determination unit can be handled as a low voltage small signal, and a high-speed device can be used as a device constituting the determination unit.

以下本発明を図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.

図1において、DUT1は例えばデジタルアンプで、高電圧のパルス信号を出力する。判定部2にはDUT1のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する。   In FIG. 1, DUT 1 is a digital amplifier, for example, and outputs a high voltage pulse signal. A pulse signal of DUT 1 is input to the determination unit 2, and the high level and the low level are determined based on the threshold voltages of the high level and the low level.

判定部2は、バッファ21〜23、比較器24,25、抵抗R1〜R4、シリコンダイオードD1〜D4から構成される。バッファ21には、DUT1の出力が入力される。バッファ22,23は、それぞれハイレベル、ロウレベルの閾値電圧が入力される。抵抗R1は、一端がバッファ22の出力端に接続される。抵抗R2,R3は、一端がバッファ21の出力端に接続される。抵抗R4は、一端がバッファ23の出力端に接続される。比較器24は、反転入力端子がコモン電圧に接続され、非反転入力端子が抵抗R1,R2の他端に接続される。比較器25は、反転入力端子がコモン電圧に接続され、非反転入力端子が抵抗R3,R4の他端に接続される。ここで、抵抗R1〜4は同一抵抗値である。シリコンダイオードD1は、アノードがコモン電圧に接続され、カソードが比較器24の非反転入力端子に接続される。シリコンダイオードD2は、アノードが比較器24の非反転入力端子に接続され、カソードがコモン電圧に接続される。シリコンダイオードD3は、アノードがコモン電圧に接続され、カソードが比較器25の非反転入力端子に接続される。シリコンダイオードD4は、アノードが比較器25の非反転入力端子に接続され、カソードがコモン電圧に接続される。   The determination unit 2 includes buffers 21 to 23, comparators 24 and 25, resistors R1 to R4, and silicon diodes D1 to D4. The buffer 21 receives the output of DUT1. The buffers 22 and 23 are inputted with high level and low level threshold voltages, respectively. One end of the resistor R <b> 1 is connected to the output end of the buffer 22. One ends of the resistors R2 and R3 are connected to the output end of the buffer 21. One end of the resistor R <b> 4 is connected to the output end of the buffer 23. The comparator 24 has an inverting input terminal connected to the common voltage, and a non-inverting input terminal connected to the other ends of the resistors R1 and R2. The comparator 25 has an inverting input terminal connected to the common voltage and a non-inverting input terminal connected to the other ends of the resistors R3 and R4. Here, the resistors R1 to R4 have the same resistance value. The silicon diode D1 has an anode connected to the common voltage and a cathode connected to the non-inverting input terminal of the comparator 24. The silicon diode D2 has an anode connected to the non-inverting input terminal of the comparator 24 and a cathode connected to the common voltage. The silicon diode D3 has an anode connected to the common voltage and a cathode connected to the non-inverting input terminal of the comparator 25. The silicon diode D4 has an anode connected to the non-inverting input terminal of the comparator 25 and a cathode connected to the common voltage.

トランス3は判定部2の判定結果が入力されものであり、パルストランス31,32からなる。パルストランス31,32の1次側巻線には、それぞれ比較器24,25の出力端が接続される。   The transformer 3 is input with the determination result of the determination unit 2 and includes pulse transformers 31 and 32. The output terminals of the comparators 24 and 25 are connected to the primary windings of the pulse transformers 31 and 32, respectively.

ICテスタ4は、時間測定部41、閾値電圧発生部42,43、オフセット電圧発生部44等から構成されるものであり、トランス3の出力が入力される。時間測定部41は、パルストランス31,32の2次側巻線に接続され、低電圧信号で時間測定を行う。閾値電圧発生部42,43は、それぞれ、ハイレベル、ロウレベルの閾値電圧を出力する。オフセット電圧発生部44は、DUT1、判定部2、トランス3の1次巻線のコモン電圧として、オフセット電圧を与える。絶縁増幅器5,6は、それぞれ閾値電圧発生部42,43の出力が入力され、バッファ22,23に出力する。これらにより、一点破線で示すように絶縁されている。   The IC tester 4 includes a time measurement unit 41, threshold voltage generation units 42 and 43, an offset voltage generation unit 44, and the like, and receives the output of the transformer 3. The time measuring unit 41 is connected to the secondary windings of the pulse transformers 31 and 32 and performs time measurement with a low voltage signal. The threshold voltage generators 42 and 43 output high level and low level threshold voltages, respectively. The offset voltage generator 44 provides an offset voltage as a common voltage for the primary windings of the DUT 1, the determination unit 2, and the transformer 3. The isolation amplifiers 5 and 6 receive the outputs of the threshold voltage generators 42 and 43, respectively, and output them to the buffers 22 and 23. As a result, they are insulated as indicated by a dashed line.

このような装置の動作を図2を用いて説明する。オフセット電圧発生部44は、0〜120Vのオフセット電圧をコモン電圧として与える。そして、閾値電圧発生部42,43は、ハイレベルまたはロウレベルの判定レベルに対して、正負反対の極性の電圧を発生する。この電圧は、絶縁増幅器5,6を介して、判定部2に出力される。判定部2のバッファ22,23は、絶縁増幅器5,6の電圧を受けて負荷変動に対して一定化し、それぞれ抵抗R1,R4を介して比較器24,25に出力する。   The operation of such an apparatus will be described with reference to FIG. The offset voltage generator 44 applies an offset voltage of 0 to 120 V as a common voltage. The threshold voltage generators 42 and 43 generate voltages having opposite polarities with respect to the determination level of high level or low level. This voltage is output to the determination unit 2 via the insulation amplifiers 5 and 6. The buffers 22 and 23 of the determination unit 2 receive the voltages of the insulation amplifiers 5 and 6 to be constant with respect to load fluctuations, and output them to the comparators 24 and 25 via the resistors R1 and R4, respectively.

そして、DUT1は、オフセット電圧発生部44のオフセット電圧によりコモン電圧が押し上げられることによりオフセット電圧が重畳され、図2(a)に示すように、高電圧のパルス信号を出力する。この出力は判定部2のバッファ21に入力され、負荷変動に対して一定化され、抵抗R2,R3に出力される。抵抗R1,R2の分圧により、ハイレベル閾値電圧とDUT1の出力電圧との中点の電圧が比較器24に入力される。同様に、抵抗R3,R4の分圧により、ロウレベル閾値電圧とDUT1の出力電圧との中点の電圧が比較器25に入力される。   The DUT 1 superimposes the offset voltage when the common voltage is pushed up by the offset voltage of the offset voltage generator 44, and outputs a high voltage pulse signal as shown in FIG. This output is input to the buffer 21 of the determination unit 2, is made constant with respect to the load fluctuation, and is output to the resistors R2 and R3. The voltage at the midpoint between the high-level threshold voltage and the output voltage of DUT 1 is input to the comparator 24 by voltage division of the resistors R 1 and R 2. Similarly, a voltage at the midpoint between the low level threshold voltage and the output voltage of DUT 1 is input to the comparator 25 by voltage division of the resistors R 3 and R 4.

それぞれの比較器24,25は、コモン電圧と比較し、それぞれ、図2(b)、(c)に示すように、ハイレベル、ロウレベルのタイミング信号をトランス3に出力する。トランス3のパルストランス31,32は、比較器24,25の出力を1次側巻線に入力し、2次側巻線より時間測定部41に出力する。時間測定部41は、比較器25の出力の立ち上がりと比較器24の出力の立ち上がりとの時間差を測定する。そして、時間測定部41は、比較器24の出力の立ち下がりと比較器25の出力の立ち下がりとの時間差を測定する。この時間測定の結果により、DUT1の良否判定を行う。   Each of the comparators 24 and 25 compares with the common voltage, and outputs a high level and low level timing signal to the transformer 3 as shown in FIGS. The pulse transformers 31 and 32 of the transformer 3 input the outputs of the comparators 24 and 25 to the primary side winding and output them to the time measuring unit 41 from the secondary side winding. The time measuring unit 41 measures the time difference between the rise of the output of the comparator 25 and the rise of the output of the comparator 24. Then, the time measuring unit 41 measures the time difference between the fall of the output of the comparator 24 and the fall of the output of the comparator 25. Based on the result of this time measurement, the quality of the DUT 1 is determined.

このように、判定部2でDUT1のハイレベル、ロウレベルの判定を行い、トランス3を介して時間測定部41に判定結果を与えるので、判定時は高電圧で判定でき、時間測定は低電圧で測定することができる。従って、時間測定における精度劣化を抑えることができる。つまり、DUT1の良否判定を正確に行える。   In this way, the determination unit 2 determines the high level and low level of the DUT 1 and gives the determination result to the time measurement unit 41 via the transformer 3, so that the determination can be made with a high voltage, and the time measurement can be made with a low voltage. Can be measured. Therefore, accuracy degradation in time measurement can be suppressed. That is, it is possible to accurately determine whether the DUT 1 is good or bad.

また、オフセット電圧発生部44のオフセット電圧により、DUT1、判定部2、トランス3の1次巻線のコモン電圧を与えているので、判定部2では、低電圧小信号による判定を行うことができる。つまり、判定部2の内部回路が高速動作可能に構成でき、DUT1が高速信号出力でも試験を行うことができる。   Further, since the common voltage of the primary windings of the DUT 1, the determination unit 2, and the transformer 3 is given by the offset voltage of the offset voltage generation unit 44, the determination unit 2 can perform the determination based on the low voltage small signal. . That is, the internal circuit of the determination unit 2 can be configured to be able to operate at high speed, and the test can be performed even when the DUT 1 outputs a high-speed signal.

また、ダイオードD1〜D4を設け、ダイオードクランプを構成し、比較器24,25への入力レベルを制限することができるので、入力信号の変動を抑えることができ、遅延時間を抑制できる。従って、測定精度の劣化を抑えることができる。   Further, the diodes D1 to D4 are provided to constitute a diode clamp, and the input level to the comparators 24 and 25 can be limited, so that fluctuations in the input signal can be suppressed and the delay time can be suppressed. Therefore, degradation of measurement accuracy can be suppressed.

また、判定部2は、ICテスタ4外のパフォーマンスボード、DUTボード等に搭載され、外部にでているが、絶縁されているので、作業の安全性を確保できる。   Further, the determination unit 2 is mounted on a performance board, a DUT board, or the like outside the IC tester 4 and is exposed to the outside, but since it is insulated, work safety can be ensured.

なお、実施例ではオフセット電圧発生部44がICテスタ4内で絶縁されている構成を示したが、本発明はこれに限定されるものではない。例えば、ICテスタ4外にDC/DCコンバータを設けて、オフセット電圧を発生する構成でもよい。そして、このDC/DCコンバータにより、判定部2を構成するバッファ21〜23、比較器24,25に電源電圧を同時に与える構成にする。   In the embodiment, the offset voltage generator 44 is insulated in the IC tester 4, but the present invention is not limited to this. For example, a DC / DC converter may be provided outside the IC tester 4 to generate an offset voltage. The DC / DC converter is configured to simultaneously apply the power supply voltage to the buffers 21 to 23 and the comparators 24 and 25 that constitute the determination unit 2.

このように構成することにより、判定部を他の回路部分に対して絶縁することができて作業の安全性を確保できるとともに、このDC/DCコンバータの出力系統にオフセット電圧を重畳させることで判定部内の信号を低電圧小信号として扱うことができ、判定部を構成するデバイスとして高速デバイスを用いることができる。   With this configuration, the determination unit can be insulated from other circuit parts, ensuring work safety, and determining by superimposing an offset voltage on the output system of the DC / DC converter. The signal in the unit can be handled as a low voltage small signal, and a high-speed device can be used as a device constituting the determination unit.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. 図1に示す装置の動作を示したタイミングチャートである。2 is a timing chart showing the operation of the apparatus shown in FIG.

符号の説明Explanation of symbols

1 DUT
2 判定部
24,25 比較器
3 トランス
41 時間測定部
42,43 閾値電圧発生部
44 オフセット電圧発生部
5,6 絶縁増幅器
1 DUT
2 Determination unit 24, 25 Comparator 3 Transformer 41 Time measurement unit 42, 43 Threshold voltage generation unit 44 Offset voltage generation unit 5, 6 Insulation amplifier

Claims (6)

高電圧のパルス信号を出力する被試験対象を試験するテストシステムにおいて、
前記被試験対象のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する判定部と、
この判定部の判定結果が入力されるトランスと、
このトランスの出力が入力され、低電圧信号により、時間測定を行う時間測定部と
を備えたことを特徴とするテストシステム。
In a test system for testing an object to be tested that outputs a high voltage pulse signal,
A determination unit that receives the pulse signal to be tested and determines a high level and a low level based on a threshold voltage of a high level and a low level;
A transformer to which the determination result of the determination unit is input;
A test system comprising: a time measuring unit which receives the output of the transformer and performs time measurement using a low voltage signal.
判定部は、
被試験対象の出力とハイレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第1の比較器と、
被試験対象の出力とロウレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第2の比較器と
を設けたことを特徴とする請求項1記載のテストシステム。
The judgment part
A first comparator that compares the divided voltage between the output of the test object and the high-level threshold voltage and the common voltage, and outputs the result to the transformer;
2. The test system according to claim 1, further comprising: a second comparator that compares a divided voltage of the output of the test target with a low-level threshold voltage and a common voltage and outputs the result to a transformer.
ハイレベル、ロウレベルの閾値電圧を出力する閾値電圧発生部と、
この閾値電圧発生部の閾値電圧を、判定部に与える絶縁増幅器と
を備えたことを特徴とする請求項1または2記載のテストシステム。
A threshold voltage generator for outputting high and low level threshold voltages;
The test system according to claim 1, further comprising: an insulation amplifier that supplies the threshold voltage of the threshold voltage generation unit to the determination unit.
被試験対象、判定部、トランスの1次巻線のコモン電圧として、オフセット電圧を出力するオフセット電圧発生部を設けたことを特徴とする請求項1〜3のいずれかに記載のテストシステム。   The test system according to any one of claims 1 to 3, further comprising an offset voltage generation unit that outputs an offset voltage as a common voltage of the test target, the determination unit, and the primary winding of the transformer. 被試験対象はデジタルアンプであることを特徴とする請求項1〜4のいずれかに記載のテストシステム。   The test system according to claim 1, wherein the object to be tested is a digital amplifier. 判定部の電源として、DC/DCコンバータを設けたことを特徴とする請求項1〜5のいずれかに記載のテストシステム。
The test system according to claim 1, wherein a DC / DC converter is provided as a power source of the determination unit.
JP2005026860A 2005-02-02 2005-02-02 Test system Pending JP2006214827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005026860A JP2006214827A (en) 2005-02-02 2005-02-02 Test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005026860A JP2006214827A (en) 2005-02-02 2005-02-02 Test system

Publications (1)

Publication Number Publication Date
JP2006214827A true JP2006214827A (en) 2006-08-17

Family

ID=36978188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005026860A Pending JP2006214827A (en) 2005-02-02 2005-02-02 Test system

Country Status (1)

Country Link
JP (1) JP2006214827A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013829B1 (en) * 2007-11-14 2011-02-14 요코가와 덴키 가부시키가이샤 Semiconductor test device
KR101556272B1 (en) * 2014-07-29 2015-10-01 재단법인 한국기계전기전자시험연구원 Apparatus and method for characteristic evaluation of isolation amp
JP2019110751A (en) * 2011-04-28 2019-07-04 ゾール サーキュレイション インコーポレイテッドZOLL Circulation,Inc. System and method for automatically detecting battery insertion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013829B1 (en) * 2007-11-14 2011-02-14 요코가와 덴키 가부시키가이샤 Semiconductor test device
JP2019110751A (en) * 2011-04-28 2019-07-04 ゾール サーキュレイション インコーポレイテッドZOLL Circulation,Inc. System and method for automatically detecting battery insertion
KR101556272B1 (en) * 2014-07-29 2015-10-01 재단법인 한국기계전기전자시험연구원 Apparatus and method for characteristic evaluation of isolation amp

Similar Documents

Publication Publication Date Title
JP4735976B2 (en) Power supply device and semiconductor test system using the same
US8952671B2 (en) Power supply apparatus for testing apparatus
US8471599B2 (en) Adjustable voltage comparing circuit and adjustable voltage examining device
JP2006214827A (en) Test system
JP6110783B2 (en) Method for repeated impulse partial discharge test of motor winding and apparatus therefor
JP2009156580A (en) Input capacitance measuring circuit
KR20210033745A (en) Apparatus for inspecting insulator
JP4732292B2 (en) Input impedance measuring apparatus and method
JP2007040849A (en) Measuring equipment and test equipment
JP2007218805A (en) Measuring device and method
JP4859353B2 (en) Amplification circuit and test apparatus
Budovsky et al. Precision ac–dc transfer measurement system based on a 1000-V inductive voltage divider
JP2017009331A (en) Testing apparatus
JP2008096354A (en) Semiconductor testing apparatus
JP2010122149A (en) Dc module and semiconductor-testing device using the same
JP2001210567A (en) Method and equipment for determining polarity of electrolytic polarized capacitor
JP2008051641A (en) Direct current test apparatus
JP2006133109A (en) Device for testing semiconductor
RU2280313C1 (en) Method for protecting voltage-inverter transformer from single-ended saturation
JP4207107B2 (en) IC tester
JP4122518B2 (en) Measurement input circuit
JP2011010428A (en) Electronic load apparatus, and instrument for measuring dynamic characteristics of secondary battery employing the same
JP2009002812A (en) Semiconductor test method and semiconductor testing device
JP2008016561A (en) Rapid discharging method by dropping voltage of capacitor
KR20040025189A (en) Logic tester apparatus for testing high-voltage integrated circuit device