JP2006211265A - Semiconductor switching circuit and receiving system - Google Patents

Semiconductor switching circuit and receiving system Download PDF

Info

Publication number
JP2006211265A
JP2006211265A JP2005020172A JP2005020172A JP2006211265A JP 2006211265 A JP2006211265 A JP 2006211265A JP 2005020172 A JP2005020172 A JP 2005020172A JP 2005020172 A JP2005020172 A JP 2005020172A JP 2006211265 A JP2006211265 A JP 2006211265A
Authority
JP
Japan
Prior art keywords
field effect
effect element
gate
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005020172A
Other languages
Japanese (ja)
Inventor
Takeshi Yokoyama
健 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005020172A priority Critical patent/JP2006211265A/en
Publication of JP2006211265A publication Critical patent/JP2006211265A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor switching circuit capable of obtaining a damping characteristic of little distortion with respect to a large-amplitude received signal even if a control signal is in a transition region, and a receiving system using a semiconductor switch like this. <P>SOLUTION: This semiconductor switching circuit is a circuit wherein a voltage Vgs between a gate and a source of its field effect element becomes constant irrespective of the magnitude of the amplitude of a received signal inputted to an input terminal. Namely, the voltage of the gate terminal of the field effect element is made to follow a variation in the received signal so as to prevent the voltage Vgs between the gate and the source of the field effect element from being dependent on the magnitude of the amplitude of the received signal. Moreover, the receiving system is a system equipped with a semiconductor switching circuit like this. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本願発明は、受信回路からの信号を一時的に減衰させる半導体スイッチ回路及び当該半導体スイッチ回路を利用した受信装置に関する。   The present invention relates to a semiconductor switch circuit for temporarily attenuating a signal from a receiving circuit and a receiving apparatus using the semiconductor switch circuit.

対象物までの距離を測定するために、パルス変調した送信パルス波を送出し、対象物から反射した受信信号を受信して、当該対象物までの往復時間から対象物までの距離を算出するパルスレーダー装置が使用されている。パルスレーダー装置は、対象物までの往復距離が送信信号を送出してから対象物からの反射波を受信する迄の時間に光速を積算することにより求められることから、送信信号を送出してから対象物からの反射波を受信する迄の時間を測定し、対象物までの距離を算出するものである。   In order to measure the distance to the object, a pulse that transmits a pulse-modulated transmission pulse wave, receives a reception signal reflected from the object, and calculates the distance to the object from the round-trip time to the object Radar equipment is used. In the pulse radar device, the round trip distance to the object is obtained by integrating the speed of light in the time from when the transmission signal is transmitted until the reflected wave from the object is received. The time until the reflected wave from the object is received is measured, and the distance to the object is calculated.

一方、パルスレーダー装置では、パルス発生回路からの送信信号が受信回路にリークしたりすると、リークによって発生した受信信号を対象物からの受信信号として検出してしまうため、誤って対象物が存在すると判断してしまう。   On the other hand, in the pulse radar device, if the transmission signal from the pulse generation circuit leaks to the reception circuit, the reception signal generated by the leak will be detected as the reception signal from the object, so if there is an object by mistake I will judge.

このようなリークを低減するために、受信回路からの受信信号を一時的に減衰させて、リークパルスの影響を除去する技術が提案されている(例えば、特許文献1参照。)。   In order to reduce such a leak, a technique has been proposed in which the reception signal from the receiving circuit is temporarily attenuated to remove the influence of the leak pulse (see, for example, Patent Document 1).

また、移動体通信分野では、携帯電話のアンテナの送受切替用に半導体スイッチ回路が必要とされる。このような半導体スイッチ回路として例えば、特許文献2に記載されているような半導体スイッチ回路が提案されている。   In the mobile communication field, a semiconductor switch circuit is required for switching between transmission and reception of an antenna of a mobile phone. As such a semiconductor switch circuit, for example, a semiconductor switch circuit as described in Patent Document 2 has been proposed.

このような受信信号を一時的に減衰させた減衰信号を出力する半導体スイッチ回路の例を図1に示す。図1において、81は入力端子、82は制御端子、83は出力端子、91は電界効果素子、Sは電界効果素子のソース、Dは電界効果素子のドレイン、Gは電界効果素子のゲートを表す。   An example of a semiconductor switch circuit that outputs an attenuated signal obtained by temporarily attenuating such a received signal is shown in FIG. In FIG. 1, 81 is an input terminal, 82 is a control terminal, 83 is an output terminal, 91 is a field effect element, S is a source of the field effect element, D is a drain of the field effect element, and G is a gate of the field effect element. .

受信信号が入力端子81に入力され、出力端子83から出力される。入力端子81から出力端子83への受信信号を一時的に減衰させる場合は、制御端子82に受信信号を一時的に減衰させる制御信号を入力する。受信信号は、制御端子からの制御信号により一時的に減衰され、減衰信号として出力端子から出力される。   A received signal is input to the input terminal 81 and output from the output terminal 83. When the received signal from the input terminal 81 to the output terminal 83 is temporarily attenuated, a control signal for temporarily attenuating the received signal is input to the control terminal 82. The received signal is temporarily attenuated by the control signal from the control terminal, and is output from the output terminal as an attenuated signal.

実開平5−11080号公報。Japanese Utility Model Laid-Open No. 5-11080. 特開平7−86899号公報。JP-A-7-86899.

入力信号、制御信号及び減衰信号の例を図2に示す。図2(1)は例えば、パルスレーダー装置の受信回路からの受信信号の例である。ミキシングの際の位相状態によっては、プラス側やマイナス側に信号が現れる。最初のパルスに相当する受信信号はパルス発生回路からの送信信号が受信回路にリークすることによって発生したもので、後のパルスに相当する受信信号は対象物からの反射によって発生したものである。   Examples of input signals, control signals, and attenuation signals are shown in FIG. FIG. 2A is an example of a received signal from a receiving circuit of a pulse radar device, for example. Depending on the phase state at the time of mixing, a signal appears on the plus side or the minus side. The reception signal corresponding to the first pulse is generated when the transmission signal from the pulse generation circuit leaks to the reception circuit, and the reception signal corresponding to the subsequent pulse is generated by reflection from the object.

リークによって発生した受信信号を対象物からの受信信号として検出しないように、減衰させる必要がある。図2(1)の受信信号を図1の入力端子81に入力し、図2(2)に示すような制御信号でリークによって発生した受信信号を減衰させる。ここで、制御信号を方形波とすると、方形波の持つ高調波成分が受信信号に加算されて、誤検出の原因となる。そのため、高調波成分の少ない図2(2)のような制御信号を利用する。   It is necessary to attenuate the received signal generated by the leak so as not to be detected as a received signal from the object. The received signal in FIG. 2 (1) is input to the input terminal 81 in FIG. 1, and the received signal generated by the leak is attenuated by the control signal as shown in FIG. 2 (2). Here, if the control signal is a square wave, the harmonic component of the square wave is added to the received signal, which causes erroneous detection. Therefore, a control signal as shown in FIG. 2 (2) with less harmonic components is used.

発明者が、図1に示す半導体スイッチ回路の入力端子81に図2(1)に示す受信信号を入力し、図1に示す半導体スイッチ回路の制御端子82に図2(2)に示す制御信号を入力したところ、図1に示す半導体スイッチ回路の出力端子83に出力された減衰信号は、図2(3)に示すような波形であった。制御信号の立上がり時や立下り時に、受信信号のプラス側よりもマイナス側で減衰率が悪く、対象物からの反射であると誤検出してしまう。ミキシングの際の位相状態によって、プラス側かマイナス側かは確定せず、検出結果に不確定さが残ってしまう。   The inventor inputs the reception signal shown in FIG. 2 (1) to the input terminal 81 of the semiconductor switch circuit shown in FIG. 1, and the control signal shown in FIG. 2 (2) to the control terminal 82 of the semiconductor switch circuit shown in FIG. 1 is input, the attenuation signal output to the output terminal 83 of the semiconductor switch circuit shown in FIG. 1 has a waveform as shown in FIG. When the control signal rises or falls, the attenuation rate is worse on the minus side than the plus side of the received signal, and it is erroneously detected as reflection from the object. Depending on the phase state at the time of mixing, the positive side or the negative side is not determined, and uncertainty remains in the detection result.

発明者がこの原因を検討したところ、受信信号の極性の差によって電界効果素子のゲート−ソース間電圧の差が大きくなることに起因することが判明した。つまり、受信信号の振幅の大きさによって電界効果素子のゲート−ソース間電圧の差が大きくなり、電界効果素子の伝達特性に影響を与えている。図3及び図4は電界効果素子の各端子の電圧関係を説明する図である。図1と同じ符号は同じ意味を表す。図3に示すように、例えば、入力端子81にVin=−0.2Vを入力し、制御端子82にVctl=−0.5Vを入力すると、ゲート―ソース間電圧はVgs=−0.3Vとなる。しかし、図4に示すように、例えば、入力端子81にVin=+0.2Vを入力し、制御端子82にVctl=−0.5Vを入力すると、ゲート―ソース間電圧はVgs=−0.7Vとなる。このように、入力端子に大振幅の信号を入力すると、電界効果素子91のゲート―ソース間電圧Vgsが大きく異なり、この差によって受信信号のプラス側とマイナス側とで減衰率に差が生じてしまうことを明らかにした。   The inventor examined this cause and found out that the difference in the voltage between the gate and the source of the field effect element was increased due to the difference in the polarity of the received signal. That is, the difference in the gate-source voltage of the field effect element increases depending on the amplitude of the received signal, which affects the transfer characteristics of the field effect element. 3 and 4 are diagrams for explaining the voltage relationship between the terminals of the field effect element. The same reference numerals as those in FIG. 1 represent the same meaning. As shown in FIG. 3, for example, when Vin = −0.2V is input to the input terminal 81 and Vctl = −0.5V is input to the control terminal 82, the gate-source voltage is Vgs = −0.3V. Become. However, as shown in FIG. 4, for example, when Vin = + 0.2V is input to the input terminal 81 and Vctl = −0.5V is input to the control terminal 82, the gate-source voltage is Vgs = −0.7V. It becomes. In this way, when a signal with a large amplitude is input to the input terminal, the gate-source voltage Vgs of the field effect element 91 is greatly different, and this difference causes a difference in the attenuation rate between the plus side and the minus side of the received signal. It was clarified that.

この特性を入出力特性で表すと、図5のようになる。図5は、制御信号をパラメータに、電界効果素子のソース端子に入力される受信信号Vinを横軸に、電界効果素子のドレインから出力される減衰信号Voutを縦軸に表したものである。図5において、制御信号が通過時の状態にあるときは、受信信号Vinと減衰信号Voutはほぼ等しく、制御信号が減衰時の状態にあるときは、受信信号Vinの大きさによらず、減衰信号Voutはほぼゼロになる。しかし、制御信号が遷移領域にあるときは、プラス側の受信信号Vinは、ほぼ減衰されるのに対し、マイナス側の受信信号Vinは、減衰されずに減衰信号Voutは受信信号Vinにほぼ等しくなる。このような入出力特性では、制御信号が遷移領域にあるときは、減衰信号に大きな歪を与えることになる。   This characteristic is expressed as input / output characteristics as shown in FIG. FIG. 5 shows the reception signal Vin input to the source terminal of the field effect element on the horizontal axis and the attenuation signal Vout output from the drain of the field effect element on the vertical axis using the control signal as a parameter. In FIG. 5, when the control signal is in a passing state, the received signal Vin and the attenuated signal Vout are substantially equal, and when the control signal is in an attenuated state, the signal is attenuated regardless of the magnitude of the received signal Vin. The signal Vout becomes almost zero. However, when the control signal is in the transition region, the received signal Vin on the plus side is substantially attenuated, whereas the received signal Vin on the minus side is not attenuated and the attenuated signal Vout is substantially equal to the received signal Vin. Become. With such input / output characteristics, when the control signal is in the transition region, the attenuation signal is greatly distorted.

さらに、図2(2)に示す制御信号の減衰時の状態を対象物からの反射波に相当するパルスの先頭付近の時間位置まで伸ばして、近い距離にある対象物からの反射波の信号も減衰させるようにした場合、制御信号が遷移状態にあるときには、上述の場合と同様に受信信号の極性によって信号レベルが異なってくる。極性によらず正しく受信信号を識別するためには、受信信号のパルスを識別する閾値を極性によって別々に設定しなければならず、設定が複雑になるという問題もある。   In addition, the control signal shown in FIG. 2 (2) is extended to the time position near the head of the pulse corresponding to the reflected wave from the object, and the reflected wave signal from the object at a close distance is also obtained. In the case of attenuation, when the control signal is in a transition state, the signal level varies depending on the polarity of the received signal as in the case described above. In order to correctly identify the received signal regardless of the polarity, the threshold value for identifying the pulse of the received signal must be set separately depending on the polarity, which causes a problem that the setting becomes complicated.

このような課題を解決するために、本願発明は、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することを目的とする。さらに、本願発明は、このような半導体スイッチを利用した受信装置を提供することも目的とする。   In order to solve such problems, it is an object of the present invention to provide a semiconductor switch circuit that can obtain an attenuation characteristic with little distortion with respect to a large amplitude received signal even when the control signal is in a transition region. And Another object of the present invention is to provide a receiving apparatus using such a semiconductor switch.

上記目的を達成するために、発明者は、入力端子へ入力する受信信号の振幅の大小に関わらず、電界効果素子のゲート―ソース間電圧Vgsが一定になるような半導体スイッチ回路を創作した。即ち、電界効果素子のゲート―ソース間電圧Vgsが受信信号の振幅の大小に依存しないように、電界効果素子のゲート端子の電圧を受信信号の変動に追随させることである。   In order to achieve the above object, the inventor has created a semiconductor switch circuit in which the gate-source voltage Vgs of the field effect element is constant regardless of the amplitude of the received signal input to the input terminal. That is, the voltage of the gate terminal of the field effect element is made to follow the fluctuation of the received signal so that the gate-source voltage Vgs of the field effect element does not depend on the amplitude of the received signal.

図6及び図7にその原理図を示す。図6又は図7において、11は入力端子、12は制御端子、13は出力端子、21は電界効果素子、36は抵抗、Sは電界効果素子のソース、Dは電界効果素子のドレイン、Gは電界効果素子のゲートを表す。   The principle diagram is shown in FIGS. 6 or 7, 11 is an input terminal, 12 is a control terminal, 13 is an output terminal, 21 is a field effect element, 36 is a resistor, S is a source of the field effect element, D is a drain of the field effect element, G is Represents the gate of a field effect element.

図6において、入力端子11に受信信号Vin=−0.2Vが入力され、制御端子12に制御信号Vctl=−0.5Vが入力されている。電界効果素子のソースからゲートにVinを印加する回路構成にすると、ゲート電圧はVg=−0.7Vとなり、このときの電界効果素子のゲート―ソース間電圧は、Vgs=−0.7V+0.2V=−0.5Vとなる。   In FIG. 6, the reception signal Vin = −0.2 V is input to the input terminal 11, and the control signal Vctl = −0.5 V is input to the control terminal 12. When the circuit configuration is such that Vin is applied from the source to the gate of the field effect element, the gate voltage becomes Vg = −0.7V, and the gate-source voltage of the field effect element at this time is Vgs = −0.7V + 0.2V. = −0.5V.

図7において、入力端子11に受信信号Vin=+0.2Vが入力され、制御端子12に制御信号Vctl=−0.5Vが入力されている。電界効果素子のソースからゲートにVinを印加する回路構成にすると、ゲート電圧はVg=−0.3Vとなり、このときの電界効果素子のゲート―ソース間電圧は、Vgs=−0.3V−0.2V=−0.5Vとなる。   In FIG. 7, the reception signal Vin = + 0.2 V is input to the input terminal 11, and the control signal Vctl = −0.5 V is input to the control terminal 12. When the circuit configuration is such that Vin is applied from the source to the gate of the field effect element, the gate voltage becomes Vg = −0.3 V, and the gate-source voltage of the field effect element at this time is Vgs = −0.3 V−0. .2V = -0.5V.

この結果から、入力端子11に入力される受信信号の極性に関わらず、電界効果素子のVgsは一定とできることが分かる。即ち、入力端子11に入力される受信信号が大振幅であっても、歪みの少ない減衰信号が得られる。但し、制御端子12から入力された制御信号がソースに印加されると、その制御信号が電界効果素子のソース−ドレインを介して出力端子83に出力され、その結果、スイッチ回路として動作しなくなるため、ゲートからソースへの信号伝達は阻止しなければならない。   From this result, it can be seen that Vgs of the field effect element can be constant regardless of the polarity of the reception signal input to the input terminal 11. That is, even if the received signal input to the input terminal 11 has a large amplitude, an attenuated signal with little distortion can be obtained. However, when a control signal input from the control terminal 12 is applied to the source, the control signal is output to the output terminal 83 via the source-drain of the field effect element, and as a result, the switch circuit does not operate. Signal transmission from the gate to the source must be blocked.

そこで、本願第一発明では、電界効果素子のソースからゲートには受信信号が伝達され、電界効果素子のゲートからソースには制御信号が伝達されないように、電界効果素子のソースとゲートとの間をアイソレータで接続する。   Therefore, in the first invention of the present application, the received signal is transmitted from the source of the field effect element to the gate, and the control signal is not transmitted from the gate of the field effect element to the source. Are connected with an isolator.

具体的には、本願第一発明は、ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、前記第一の電界効果素子の前記ソースと前記ゲートとの間を接続し、前記第一の電界効果素子の前記ソースから前記ゲートへは信号が伝達され、前記第一の電界効果素子の前記ゲートから前記ソースへは信号が伝達されないアイソレータと、を備える半導体スイッチ回路である。   Specifically, the first invention of the present application includes a first field effect element having a source connected to an input terminal, a gate connected to a control terminal, and a drain connected to an output terminal, and the source of the first field effect element. Is connected between the gate and the gate of the first field effect element, a signal is transmitted from the source to the gate, and a signal is not transmitted from the gate to the source of the first field effect element. And a semiconductor switch circuit.

本願第一発明により、入力端子に入力された受信信号が第一の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。   According to the first invention of the present application, since the reception signal input to the input terminal is applied to the source and gate of the first field effect element, even when the control signal is in the transition region, It is possible to provide a semiconductor switch circuit capable of obtaining an attenuation characteristic with little distortion.

本願第二発明は、第一の電界効果素子のソースからゲートには受信信号が伝達され、第一の電界効果素子のゲートからソースには制御信号が伝達されないように、第一の電界効果素子のソースとゲートとの間を第二の電界効果素子で接続する。   The second invention of the present application provides the first field effect element so that the reception signal is transmitted from the source to the gate of the first field effect element and the control signal is not transmitted from the gate to the source of the first field effect element. The source and the gate of each are connected by a second field effect element.

具体的には、本願第二発明は、ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、ソースが前記第一の電界効果素子の前記ゲートに、ゲートが前記第一の電界効果素子の前記ソースにそれぞれ接続された第二の電界効果素子と、を備える半導体スイッチ回路である。   Specifically, the second invention of the present application includes a first field effect element in which a source is connected to an input terminal, a gate is connected to a control terminal, and a drain is connected to an output terminal, and the source is the first field effect element. A semiconductor switch circuit comprising: a second field effect element having a gate connected to the source of the first field effect element.

本願第二発明により、入力端子に入力された受信信号が第一の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。   According to the second invention of the present application, since the reception signal input to the input terminal is applied to the source and gate of the first field effect element, even when the control signal is in the transition region, It is possible to provide a semiconductor switch circuit capable of obtaining an attenuation characteristic with little distortion.

本願第三発明も本願第二発明と同様に、第三の電界効果素子のソースからゲートには受信信号が伝達され、第三の電界効果素子のゲートからソースには制御信号が伝達されないように、第三の電界効果素子のソースとゲートとの間を第四の電界効果素子で接続する。   In the third invention of the present application, similarly to the second invention of the present application, the received signal is transmitted from the source to the gate of the third field effect element, and the control signal is not transmitted from the gate to the source of the third field effect element. The fourth field effect element is connected between the source and gate of the third field effect element.

具体的には、本願第三発明は、ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、ソースが前記第三の電界効果素子のゲートに、ゲートが前記第三の電界効果素子の前記ソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、を備える半導体スイッチ回路である。   Specifically, the third invention of the present application includes a third field effect element having a source connected to the input terminal and a drain connected to the output terminal, a source connected to the gate of the third field effect element, and a gate connected to the gate. And a fourth field effect element having a drain connected to a control terminal at the source of the third field effect element.

本願第三発明により、入力端子に入力された受信信号が第三の電界効果素子のソース及びゲートに印加されるため、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を提供することができる。   According to the third invention of the present application, since the reception signal input to the input terminal is applied to the source and gate of the third field effect element, even when the control signal is in the transition region, It is possible to provide a semiconductor switch circuit capable of obtaining an attenuation characteristic with little distortion.

本願第四発明では、前述した本願第一発明から本願第三発明までのいずれかの半導体スイッチ回路を利用して、受信回路からの受信信号を一時的に減衰させることのできる受信装置を構成する。   In the fourth invention of the present application, a receiving device that can temporarily attenuate the received signal from the receiving circuit is configured using any of the semiconductor switch circuits from the first invention of the present application to the third invention of the present application. .

具体的には、本願第四発明は、受信信号を出力する受信回路と、前記受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、前記受信回路からの受信信号を前記制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路と、を備え、前記スイッチ回路が、請求項1から3に記載のいずれかの半導体スイッチ回路であって、前記受信信号が前記半導体スイッチ回路の前記入力端子に入力され、前記制御信号が前記半導体スイッチ回路の前記制御端子に入力され、前記減衰信号が前記半導体スイッチ回路の前記出力端子から出力されることを特徴とする受信装置である。   Specifically, the fourth invention of the present application relates to a receiving circuit that outputs a received signal, a control circuit that generates a control signal that temporarily attenuates the received signal from the receiving circuit, and a received signal from the receiving circuit. A switch circuit that outputs an attenuated signal temporarily attenuated by a control signal from the control circuit, wherein the switch circuit is any one of the semiconductor switch circuits according to claim 1, A reception signal is input to the input terminal of the semiconductor switch circuit, the control signal is input to the control terminal of the semiconductor switch circuit, and the attenuation signal is output from the output terminal of the semiconductor switch circuit. It is a receiver.

本願第四発明により、受信回路からの受信信号の振幅が大きくても、制御回路からの制御信号により受信信号を一時的に減衰させ、歪の少ない減衰信号を出力することができる。   According to the fourth aspect of the present invention, even if the amplitude of the received signal from the receiving circuit is large, the received signal can be temporarily attenuated by the control signal from the control circuit, and an attenuated signal with less distortion can be output.

本願発明により、制御信号が遷移領域にあるときでも、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。さらに、このような半導体スイッチ回路を利用した受信装置を実現することもできる。   According to the present invention, it is possible to realize a semiconductor switch circuit that can obtain an attenuation characteristic with less distortion with respect to a large amplitude received signal even when the control signal is in the transition region. Furthermore, a receiving apparatus using such a semiconductor switch circuit can also be realized.

以下、本願発明の実施の形態について図面を参照して説明する。ただし、本願発明は、以下の実施の形態に限定されるものではない。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.

図8は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。
図8において、10は半導体スイッチ回路、11は入力端子、12は制御端子、13は出力端子、21は第一の電界効果素子、25はアイソレータ、36は抵抗、Sは第一の電界効果素子のソース、Dは第一の電界効果素子のドレイン、Gは第一の電界効果素子のゲートを表す。
FIG. 8 is a block diagram illustrating an embodiment of a semiconductor switch circuit according to the present invention.
In FIG. 8, 10 is a semiconductor switch circuit, 11 is an input terminal, 12 is a control terminal, 13 is an output terminal, 21 is a first field effect element, 25 is an isolator, 36 is a resistor, and S is a first field effect element. , D represents the drain of the first field effect element, and G represents the gate of the first field effect element.

本実施形態の半導体スイッチ回路は、ソースが入力端子に、ゲートが抵抗を介して制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、第一の電界効果素子のソースとゲートとの間を接続し、第一の電界効果素子のソースからゲートへは信号が伝達され、第一の電界効果素子のゲートからソースへは信号が伝達されないアイソレータとを備える半導体スイッチ回路である。   The semiconductor switch circuit of this embodiment includes a first field effect element having a source connected to an input terminal, a gate connected to a control terminal via a resistor, and a drain connected to an output terminal, and the source of the first field effect element And an isolator in which a signal is transmitted from the source to the gate of the first field effect element and no signal is transmitted from the gate to the source of the first field effect element. is there.

図8において、アイソレータ25は第一の電界効果素子21のソースからゲートには信号を伝達し、第一の電界効果素子21のゲートからソースには信号を伝達しない。このように構成された半導体スイッチ回路10において、入力端子11に入力された受信信号は、第一の電界効果素子21のソースに印加される。同時に、アイソレータ25を通して、第一の電界効果素子21のゲートにも印加される。制御端子12に入力された制御信号は、第一の電界効果素子21のゲートには印加されるが、ソースには伝達されない。   In FIG. 8, the isolator 25 transmits a signal from the source to the gate of the first field effect element 21, and does not transmit a signal from the gate to the source of the first field effect element 21. In the semiconductor switch circuit 10 configured as described above, the reception signal input to the input terminal 11 is applied to the source of the first field effect element 21. At the same time, the voltage is also applied to the gate of the first field effect element 21 through the isolator 25. The control signal input to the control terminal 12 is applied to the gate of the first field effect element 21 but is not transmitted to the source.

第一の電界効果素子21のソースには受信信号が印加されるが、第一の電界効果素子21のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても電界効果素子のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。   Although the reception signal is applied to the source of the first field effect element 21, the reception signal and the control signal are added and applied to the gate of the first field effect element 21. Even if it is large, the gate-source voltage of the field effect element is constant, and it is possible to realize a semiconductor switch circuit that can obtain an attenuation characteristic with little distortion for a large amplitude received signal.

図9は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。図9において、10は半導体スイッチ回路、11は入力端子、12は制御端子、13は出力端子、21は第一の電界効果素子、22は第二の電界効果素子、31はカップリングコンデンサ、32は第二の電界効果素子22のゲートにバイアス電圧を印加するための直流電圧源、33及び34は直流電圧源32の電圧を分圧する抵抗、35は第二の電界効果素子22のドレイン側の負荷抵抗、36は第二の電界効果素子22のソース側の負荷抵抗、Sは電界効果素子のソース、Dは電界効果素子のドレイン、Gは電界効果素子のゲートを表す。   FIG. 9 is a block diagram illustrating an embodiment of a semiconductor switch circuit according to the present invention. In FIG. 9, 10 is a semiconductor switch circuit, 11 is an input terminal, 12 is a control terminal, 13 is an output terminal, 21 is a first field effect element, 22 is a second field effect element, 31 is a coupling capacitor, 32 Is a DC voltage source for applying a bias voltage to the gate of the second field effect element 22, 33 and 34 are resistors for dividing the voltage of the DC voltage source 32, and 35 is a drain side of the second field effect element 22. A load resistance, 36 is a load resistance on the source side of the second field effect element 22, S is a source of the field effect element, D is a drain of the field effect element, and G is a gate of the field effect element.

本実施形態の半導体スイッチ回路は、ソースが入力端子に、ゲートが抵抗を介して制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、ソースが第一の電界効果素子のゲートに、ゲートが第一の電界効果素子のソースにそれぞれ接続された第二の電界効果素子と、を備える半導体スイッチ回路である。   The semiconductor switch circuit of the present embodiment includes a first field effect element having a source connected to an input terminal, a gate connected to a control terminal via a resistor, and a drain connected to an output terminal, and a source connected to the first field effect element And a second field effect element having a gate connected to the source of the first field effect element.

制御端子12には、受信信号を減衰させないときは、零電位の制御信号が印加されており、受信信号を減衰させるときに、負電圧の制御信号が印加される。第二の電界効果素子22のソースやドレインに負電圧を印加すると、第二の電界効果素子22のゲート電位は正側に変動し、その値が大きいと順方向のダイオード電流が流れてしまう。その順方向のダイオード電流が流れることを防止するため、第二の電界効果素子22のゲートをカップリングコンデンサ31で直流遮断した上で、直流電圧源32、抵抗33及び抵抗34によって第二の電界効果素子22のゲートを負電位にする。また、入力端子11からの信号を第一の電界効果素子21のゲートにも印加するために、第二の電界効果素子22はソースフォロワーで出力を取り出す。   A zero potential control signal is applied to the control terminal 12 when the received signal is not attenuated, and a negative voltage control signal is applied when the received signal is attenuated. When a negative voltage is applied to the source or drain of the second field effect element 22, the gate potential of the second field effect element 22 fluctuates to the positive side, and if the value is large, a forward diode current flows. In order to prevent the forward diode current from flowing, the gate of the second field effect element 22 is DC-blocked by the coupling capacitor 31 and then the second electric field is generated by the DC voltage source 32, the resistor 33 and the resistor 34. The gate of the effect element 22 is set to a negative potential. Further, since the signal from the input terminal 11 is also applied to the gate of the first field effect element 21, the second field effect element 22 takes out the output by the source follower.

図9において、第二の電界効果素子22のゲートの電位変動は第二の電界効果素子22のドレイン電流を変動させるが、ドレインやソースの電位の変動はゲート電位を変動させないため、第一の電界効果素子21のソースからゲートには信号が伝達され、第一の電界効果素子21のゲートからソースには信号が伝達されない。このように構成された半導体スイッチ回路10において、入力端子11に入力された受信信号は、第一の電界効果素子21のソースに印加される。同時に、第二の電界効果素子22を通して、第一の電界効果素子21のゲートにも印加される。制御端子12に入力された制御信号は、第一の電界効果素子21のゲートには印加されるが、第一の電界効果素子21のソースには伝達されない。   In FIG. 9, the fluctuation of the gate potential of the second field effect element 22 changes the drain current of the second field effect element 22, but the fluctuation of the drain or source potential does not change the gate potential. A signal is transmitted from the source of the field effect element 21 to the gate, and no signal is transmitted from the gate of the first field effect element 21 to the source. In the semiconductor switch circuit 10 configured as described above, the reception signal input to the input terminal 11 is applied to the source of the first field effect element 21. At the same time, it is applied to the gate of the first field effect element 21 through the second field effect element 22. The control signal input to the control terminal 12 is applied to the gate of the first field effect element 21, but is not transmitted to the source of the first field effect element 21.

第一の電界効果素子21のソースには受信信号が印加されるが、第一の電界効果素子21のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても第一の電界効果素子21のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。   Although the reception signal is applied to the source of the first field effect element 21, the reception signal and the control signal are added and applied to the gate of the first field effect element 21. Even if it is large, the gate-source voltage of the first field effect element 21 is constant, and it is possible to realize a semiconductor switch circuit that can obtain an attenuation characteristic with less distortion with respect to a large amplitude received signal.

なお、図9においては、電界効果素子22のゲートは、直流電圧源32、抵抗33及び抵抗34によって負電位にされているが、使用する電界効果素子の動作特性に応じて、正電位にしてもよい。   In FIG. 9, the gate of the field effect element 22 is set to a negative potential by the DC voltage source 32, the resistor 33, and the resistor 34. However, the gate is set to a positive potential according to the operating characteristics of the field effect element to be used. Also good.

図10は、本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。図10において、10は半導体スイッチ回路、11は入力端子、12は制御端子、13は出力端子、23は第三の電界効果素子、24は第四の電界効果素子、31はカップリングコンデンサ、37は第四の電界効果素子24のゲートにバイアス電圧を印加するための直流電圧源、33及び34は直流電圧源37の電圧を分圧する抵抗、35は第四の電界効果素子24のソース側の負荷抵抗、36は第四の電界効果素子24のドレイン側の負荷抵抗、Sは電界効果素子のソース、Dは電界効果素子のドレイン、Gは電界効果素子のゲートを表す。   FIG. 10 is a block diagram illustrating an embodiment of a semiconductor switch circuit according to the present invention. In FIG. 10, 10 is a semiconductor switch circuit, 11 is an input terminal, 12 is a control terminal, 13 is an output terminal, 23 is a third field effect element, 24 is a fourth field effect element, 31 is a coupling capacitor, 37 Is a DC voltage source for applying a bias voltage to the gate of the fourth field effect element 24, 33 and 34 are resistors for dividing the voltage of the DC voltage source 37, and 35 is a source side of the fourth field effect element 24. The load resistance, 36 is the load resistance on the drain side of the fourth field effect element 24, S is the source of the field effect element, D is the drain of the field effect element, and G is the gate of the field effect element.

本実施形態の半導体スイッチ回路は、ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、ソースが第三の電界効果素子のゲートに、ゲートが第三の電界効果素子のソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、を備える半導体スイッチ回路である。   In the semiconductor switch circuit of the present embodiment, the source is connected to the input terminal, the drain is connected to the output terminal, the source is connected to the gate of the third field effect element, and the gate is the third electric field. And a fourth field effect element having a drain connected to a control terminal at a source of the effect element.

制御端子12には、受信信号を減衰させないときは、正電位の制御信号が印加されており、受信信号を減衰させるときに、零電圧の制御信号が印加される。第四の電界効果素子24のゲートに順方向のダイオード電流が流れてしまうことを防止するため、第四の電界効果素子24のゲートをカップリングコンデンサ31で直流遮断した上で、直流電圧源37、抵抗33及び抵抗34によって第四の電界効果素子24のゲートを正電位にする。また、入力端子11からの信号を第三の電界効果素子23のゲートにも印加するために、第四の電界効果素子24はソースフォロワーで出力を取り出す。   When the received signal is not attenuated, a positive potential control signal is applied to the control terminal 12, and when the received signal is attenuated, a zero voltage control signal is applied. In order to prevent a forward diode current from flowing to the gate of the fourth field effect element 24, the gate of the fourth field effect element 24 is DC-blocked by the coupling capacitor 31 and then the DC voltage source 37. The gate of the fourth field effect element 24 is set to a positive potential by the resistor 33 and the resistor 34. In addition, in order to apply the signal from the input terminal 11 to the gate of the third field effect element 23, the fourth field effect element 24 takes out the output by the source follower.

図10において、第四の電界効果素子24のゲートの電位変動は第四の電界効果素子24のドレイン電流を変動させるが、第四の電界効果素子24のドレインやソースの電位の変動は第四の電界効果素子24のゲート電位を変動させないため、第三の電界効果素子23のソースからゲートには信号が伝達され、第三の電界効果素子23のゲートからソースには信号が伝達されない。このように構成された半導体スイッチ回路10において、入力端子11に入力された受信信号は、第三の電界効果素子23のソースに印加される。同時に、第四の電界効果素子24を通して、第三の電界効果素子23のゲートにも印加される。制御端子12に入力された制御信号は、第三の電界効果素子23のゲートには印加されるが、第三の電界効果素子23のソースには伝達されない。   In FIG. 10, the potential fluctuation of the gate of the fourth field effect element 24 changes the drain current of the fourth field effect element 24, but the fluctuation of the drain and source potentials of the fourth field effect element 24 is the fourth. Therefore, no signal is transmitted from the source of the third field effect element 23 to the gate, and no signal is transmitted from the gate of the third field effect element 23 to the source. In the semiconductor switch circuit 10 configured as described above, the reception signal input to the input terminal 11 is applied to the source of the third field effect element 23. At the same time, it is also applied to the gate of the third field effect element 23 through the fourth field effect element 24. The control signal input to the control terminal 12 is applied to the gate of the third field effect element 23, but is not transmitted to the source of the third field effect element 23.

第三の電界効果素子23のソースには受信信号が印加されるが、第三の電界効果素子23のゲートには受信信号と制御信号とが加算されて印加されるため、受信信号の振幅が大きくても第三の電界効果素子23のゲート―ソース間電圧は一定となり、大振幅の受信信号に対して、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができる。   Although the reception signal is applied to the source of the third field effect element 23, the reception signal and the control signal are added and applied to the gate of the third field effect element 23. Even if it is large, the gate-source voltage of the third field effect element 23 is constant, and it is possible to realize a semiconductor switch circuit that can obtain an attenuation characteristic with little distortion with respect to a large amplitude received signal.

なお、図10においては、電界効果素子24のゲートは、直流電圧源37、抵抗33及び抵抗34によって正電位にされているが、使用する電界効果素子の動作特性に応じて、負電位にしてもよい。   In FIG. 10, the gate of the field effect element 24 is set to a positive potential by the DC voltage source 37, the resistor 33, and the resistor 34. However, the gate is set to a negative potential according to the operating characteristics of the field effect element used. Also good.

図9に示す半導体スイッチ回路における入出力特性のシミュレーション結果を図11に示す。図11は、制御信号をパラメータに、第一の電界効果素子のソース端子に入力される受信信号Vinを横軸に、第一の電界効果素子のドレインから出力される減衰信号Voutを縦軸に表したものである。図11において、制御信号が通過時の状態にあるときは、受信信号Vinと減衰信号Voutはほぼ等しく、制御信号が減衰時の状態にあるときは、受信信号Vinの大きさによらず、減衰信号Voutはほぼゼロになる。また、制御信号が遷移領域にあるときも、プラス側の受信信号Vinに対しても、マイナス側の受信信号Vinに対しても、ほぼ等しい減衰特性となっていることが分かる。図10に示す半導体スイッチ回路における入出力特性のシミュレーション結果も同様である。   FIG. 11 shows the simulation result of the input / output characteristics in the semiconductor switch circuit shown in FIG. FIG. 11 shows the received signal Vin input to the source terminal of the first field effect element on the horizontal axis and the attenuation signal Vout output from the drain of the first field effect element on the vertical axis using the control signal as a parameter. It is a representation. In FIG. 11, when the control signal is in a passing state, the received signal Vin and the attenuated signal Vout are substantially equal, and when the control signal is in an attenuated state, the signal is attenuated regardless of the magnitude of the received signal Vin. The signal Vout becomes almost zero. In addition, it can be seen that even when the control signal is in the transition region, the attenuation characteristics are substantially equal to both the plus-side received signal Vin and the minus-side received signal Vin. The simulation result of the input / output characteristics in the semiconductor switch circuit shown in FIG.

このことから、制御信号が遷移領域にあるときでも、大振幅の受信信号に対しても、歪の少ない減衰特性の得られる半導体スイッチ回路を実現することができた。   Therefore, even when the control signal is in the transition region, it is possible to realize a semiconductor switch circuit that can obtain an attenuation characteristic with little distortion even for a large amplitude received signal.

前述した半導体スイッチ回路を備える受信装置の実施形態を図12に示す。図12は、図9で説明した半導体スイッチ回路10を備える例である。図12において、図9と同じ符号は同じ意味を表す。40は無線アンテナ、メタリック線又は光ファイバ等を介して信号を受信する受信回路、50は受信回路40からの受信信号を一時的に減衰させる制御信号を発生する制御回路である。   FIG. 12 shows an embodiment of a receiving device including the semiconductor switch circuit described above. FIG. 12 is an example including the semiconductor switch circuit 10 described in FIG. 12, the same reference numerals as those in FIG. 9 represent the same meaning. Reference numeral 40 denotes a receiving circuit that receives a signal via a wireless antenna, a metallic wire, an optical fiber, or the like. Reference numeral 50 denotes a control circuit that generates a control signal that temporarily attenuates the received signal from the receiving circuit 40.

本実施形態の受信装置は、受信信号を出力する受信回路と、受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、受信回路からの受信信号を制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路とを備え、スイッチ回路が、図8から図10で説明したいずれかの半導体スイッチ回路であって、受信信号が半導体スイッチ回路の入力端子に入力され、制御信号が半導体スイッチ回路の制御端子に入力され、減衰信号が半導体スイッチ回路の出力端子から出力される。   The receiving apparatus of this embodiment includes a receiving circuit that outputs a received signal, a control circuit that generates a control signal that temporarily attenuates the received signal from the receiving circuit, and a control circuit that controls the received signal from the receiving circuit. A switch circuit that outputs an attenuated signal temporarily attenuated by the signal, the switch circuit being any one of the semiconductor switch circuits described in FIGS. 8 to 10, wherein the received signal is an input terminal of the semiconductor switch circuit The control signal is input to the control terminal of the semiconductor switch circuit, and the attenuation signal is output from the output terminal of the semiconductor switch circuit.

受信回路40からの受信信号を一時的に減衰させたいときは、制御回路50からの制御信号によって受信信号を減衰させる。図9で説明した半導体スイッチ回路10を用いると大振幅の受信信号に対しても歪の少ない減衰信号を得ることができる。   When it is desired to temporarily attenuate the reception signal from the reception circuit 40, the reception signal is attenuated by the control signal from the control circuit 50. When the semiconductor switch circuit 10 described with reference to FIG. 9 is used, an attenuated signal with little distortion can be obtained even for a large amplitude received signal.

ここでは、図9で説明した半導体スイッチ回路を備える例について説明したが、図8に示す半導体スイッチ回路又は図10に示す半導体スイッチ回路を備える場合であっても、同様の効果を得ることができる。   Although the example provided with the semiconductor switch circuit described in FIG. 9 has been described here, the same effect can be obtained even when the semiconductor switch circuit illustrated in FIG. 8 or the semiconductor switch circuit illustrated in FIG. 10 is provided. .

以上説明したように、本願発明により、パルスレーダー装置でリークが発生する場合に受信信号を一時的減衰させたり、携帯電話のアンテナの送受切替用に利用したりする場合に、大振幅の受信信号に対しても歪の少ない半導体スイッチ回路及びそのスイッチ回路を用いた受信装置を実現することができる。   As described above, according to the present invention, when a leak occurs in the pulse radar device, the received signal is temporarily attenuated or used for switching the transmission / reception of the antenna of the mobile phone. In contrast, a semiconductor switch circuit with less distortion and a receiving apparatus using the switch circuit can be realized.

本願発明の半導体スイッチ回路又は受信装置はパルスレーダー装置や携帯電話に適用することができる。   The semiconductor switch circuit or the receiving device of the present invention can be applied to a pulse radar device or a mobile phone.

受信信号を一時的に減衰させた減衰信号を出力する半導体スイッチ回路の例を説明する図である。It is a figure explaining the example of the semiconductor switch circuit which outputs the attenuation | damping signal which attenuate | damped the received signal temporarily. 入力信号、制御信号及び減衰信号の例を説明する図である。It is a figure explaining the example of an input signal, a control signal, and an attenuation signal. 従来の半導体スイッチである電界効果素子の各端子の電圧関係を説明する図である。It is a figure explaining the voltage relationship of each terminal of the field effect element which is the conventional semiconductor switch. 従来の半導体スイッチである電界効果素子の各端子の電圧関係を説明する図である。It is a figure explaining the voltage relationship of each terminal of the field effect element which is the conventional semiconductor switch. 従来の半導体スイッチについて、制御信号をパラメータに、電界効果素子のソース端子に入力される受信信号Vinを横軸に、電界効果素子のドレインから出力される減衰信号Voutを縦軸に表したものである。For a conventional semiconductor switch, the control signal is a parameter, the received signal Vin input to the source terminal of the field effect element is represented on the horizontal axis, and the attenuation signal Vout output from the drain of the field effect element is represented on the vertical axis. is there. 本願発明の半導体スイッチ回路の原理図を示す図である。It is a figure which shows the principle figure of the semiconductor switch circuit of this invention. 本願発明の半導体スイッチ回路の原理図を示す図である。It is a figure which shows the principle figure of the semiconductor switch circuit of this invention. 本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。It is a block diagram explaining embodiment of the semiconductor switch circuit based on this invention. 本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。It is a block diagram explaining embodiment of the semiconductor switch circuit based on this invention. 本願発明に係る半導体スイッチ回路の実施形態を説明するブロック図である。It is a block diagram explaining embodiment of the semiconductor switch circuit based on this invention. 本願発明の半導体スイッチ回路における入出力特性のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the input-output characteristic in the semiconductor switch circuit of this invention. 本願発明の半導体スイッチ回路を備える受信装置を示す図である。It is a figure which shows a receiver provided with the semiconductor switch circuit of this invention.

符号の説明Explanation of symbols

10:半導体スイッチ回路、11:入力端子、12:制御端子、13:出力端子、21:電界効果素子、25:アイソレータ、36:抵抗、21:第一の電界効果素子、22:第二の電界効果素子、23:第三の電界効果素子、24:第四の電界効果素子、31:カップリングコンデンサ、32、37:直流電圧源、33、34:分圧抵抗、35、36:負荷抵抗、40:受信回路、50:制御回路、81:入力端子、82:制御端子、83:出力端子、91:電界効果素子
10: Semiconductor switch circuit, 11: Input terminal, 12: Control terminal, 13: Output terminal, 21: Field effect element, 25: Isolator, 36: Resistance, 21: First field effect element, 22: Second electric field Effect element, 23: third field effect element, 24: fourth field effect element, 31: coupling capacitor, 32, 37: DC voltage source, 33, 34: voltage dividing resistor, 35, 36: load resistance, 40: receiving circuit, 50: control circuit, 81: input terminal, 82: control terminal, 83: output terminal, 91: field effect element

Claims (4)

ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、
前記第一の電界効果素子の前記ソースと前記ゲートとの間を接続し、前記第一の電界効果素子の前記ソースから前記ゲートへは信号が伝達され、前記第一の電界効果素子の前記ゲートから前記ソースへは信号が伝達されないアイソレータと、
を備える半導体スイッチ回路。
A first field effect element having a source connected to the input terminal, a gate connected to the control terminal, and a drain connected to the output terminal;
A signal is transmitted from the source of the first field effect element to the gate, and the gate of the first field effect element is connected to the gate of the first field effect element. An isolator from which no signal is transmitted to the source;
A semiconductor switch circuit comprising:
ソースが入力端子に、ゲートが制御端子に、ドレインが出力端子にそれぞれ接続された第一の電界効果素子と、
ソースが前記第一の電界効果素子の前記ゲートに、ゲートが前記第一の電界効果素子の前記ソースにそれぞれ接続された第二の電界効果素子と、
を備える半導体スイッチ回路。
A first field effect element having a source connected to the input terminal, a gate connected to the control terminal, and a drain connected to the output terminal;
A second field effect element having a source connected to the gate of the first field effect element and a gate connected to the source of the first field effect element;
A semiconductor switch circuit comprising:
ソースが入力端子に、ドレインが出力端子にそれぞれ接続された第三の電界効果素子と、
ソースが前記第三の電界効果素子のゲートに、ゲートが前記第三の電界効果素子の前記ソースに、ドレインが制御端子にそれぞれ接続された第四の電界効果素子と、
を備える半導体スイッチ回路。
A third field effect element having a source connected to the input terminal and a drain connected to the output terminal;
A fourth field effect element having a source connected to the gate of the third field effect element, a gate connected to the source of the third field effect element, and a drain connected to a control terminal;
A semiconductor switch circuit comprising:
受信信号を出力する受信回路と、
前記受信回路からの受信信号を一時的に減衰させる制御信号を発生する制御回路と、
前記受信回路からの受信信号を前記制御回路からの制御信号で一時的に減衰させた減衰信号を出力するスイッチ回路と、を備え、
前記スイッチ回路が、請求項1から3に記載のいずれかの半導体スイッチ回路であって、前記受信信号が前記半導体スイッチ回路の前記入力端子に入力され、前記制御信号が前記半導体スイッチ回路の前記制御端子に入力され、前記減衰信号が前記半導体スイッチ回路の前記出力端子から出力されることを特徴とする受信装置。



A receiving circuit for outputting a received signal;
A control circuit for generating a control signal for temporarily attenuating the received signal from the receiving circuit;
A switch circuit that outputs an attenuation signal obtained by temporarily attenuating a reception signal from the reception circuit with a control signal from the control circuit;
4. The semiconductor switch circuit according to claim 1, wherein the received signal is input to the input terminal of the semiconductor switch circuit, and the control signal is the control of the semiconductor switch circuit. 5. A receiving apparatus, wherein the attenuation signal is input to a terminal and output from the output terminal of the semiconductor switch circuit.



JP2005020172A 2005-01-27 2005-01-27 Semiconductor switching circuit and receiving system Pending JP2006211265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005020172A JP2006211265A (en) 2005-01-27 2005-01-27 Semiconductor switching circuit and receiving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005020172A JP2006211265A (en) 2005-01-27 2005-01-27 Semiconductor switching circuit and receiving system

Publications (1)

Publication Number Publication Date
JP2006211265A true JP2006211265A (en) 2006-08-10

Family

ID=36967630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005020172A Pending JP2006211265A (en) 2005-01-27 2005-01-27 Semiconductor switching circuit and receiving system

Country Status (1)

Country Link
JP (1) JP2006211265A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022654A1 (en) 2007-08-16 2009-02-19 Nec Corporation Switch circuit and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647128A (en) * 1979-09-26 1981-04-28 Matsushita Electric Ind Co Ltd Switch circuit
JPS58127735U (en) * 1982-02-23 1983-08-30 株式会社ケンウッド switching circuit
JPS6129215A (en) * 1984-07-20 1986-02-10 Hitachi Ltd Analog switching circuit
JPH0511080U (en) * 1991-07-26 1993-02-12 三菱電機株式会社 Radar receiver
JP2004072749A (en) * 2002-08-02 2004-03-04 Rohde & Schwarz Gmbh & Co Kg Electronic switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647128A (en) * 1979-09-26 1981-04-28 Matsushita Electric Ind Co Ltd Switch circuit
JPS58127735U (en) * 1982-02-23 1983-08-30 株式会社ケンウッド switching circuit
JPS6129215A (en) * 1984-07-20 1986-02-10 Hitachi Ltd Analog switching circuit
JPH0511080U (en) * 1991-07-26 1993-02-12 三菱電機株式会社 Radar receiver
JP2004072749A (en) * 2002-08-02 2004-03-04 Rohde & Schwarz Gmbh & Co Kg Electronic switch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009022654A1 (en) 2007-08-16 2009-02-19 Nec Corporation Switch circuit and semiconductor device
US8054143B2 (en) 2007-08-16 2011-11-08 Nec Corporation Switch circuit and semiconductor device

Similar Documents

Publication Publication Date Title
KR101120492B1 (en) Class-d amplifier
US8598918B2 (en) Differential communication device
US20090296830A1 (en) Signal receiver for receiving differential signal via transmission line
US11546188B2 (en) Transceiver device for a bus system and operating method therefor
US8884680B2 (en) Signal electric potential conversion circuit
US10366670B2 (en) Compensation circuit for common electrode voltage and display device
CN110572148A (en) Driving circuit and operation method thereof
KR20180028887A (en) Low-power slew rate detector for edge rate control of an output power stage
US10419071B2 (en) Ringing suppression circuit
WO2016106544A1 (en) Analog-to-digital converter protection circuit and control method thereof, and controller
US10469070B1 (en) PAM-4 voltage-mode driver with stabilized output
JP2006211265A (en) Semiconductor switching circuit and receiving system
KR20150040611A (en) Signaling method using constant reference voltage and devices there-of
US20150349777A1 (en) Switching circuit and electronic device
JP5322693B2 (en) Circuit and method for signal voltage transmission within a power semiconductor switch driver circuit
US9400179B2 (en) Propagation velocity compensated position measurement sensor
US6445246B1 (en) Signal compensator circuit and demodulator circuit
US8265199B2 (en) Receiving circuit
US11381228B2 (en) Sensor output circuit
JP2014209700A (en) Light-receiving circuit and optical coupling device
CN105281377A (en) Input/output signal processing circuit and input/output signal processing method
US20090278585A1 (en) Attenuation system and method
KR101622017B1 (en) Terminal circuit in inverter
US20150333869A1 (en) Receiving device
JP2017208618A (en) Transmitter and signal transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A977 Report on retrieval

Effective date: 20100419

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100831