JP2006210069A - Plasma display panel and its manufacturing method - Google Patents

Plasma display panel and its manufacturing method Download PDF

Info

Publication number
JP2006210069A
JP2006210069A JP2005018724A JP2005018724A JP2006210069A JP 2006210069 A JP2006210069 A JP 2006210069A JP 2005018724 A JP2005018724 A JP 2005018724A JP 2005018724 A JP2005018724 A JP 2005018724A JP 2006210069 A JP2006210069 A JP 2006210069A
Authority
JP
Japan
Prior art keywords
dielectric layer
display panel
electrode
plasma display
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005018724A
Other languages
Japanese (ja)
Inventor
Tomohiro Okumura
智洋 奥村
Hirofumi Yamakita
裕文 山北
Shinji Goto
真志 後藤
Koji Sonoda
孝司 園田
Takashi Inoue
隆史 井上
Akimasa Takii
謙昌 瀧井
Ryoji Hiuga
亮二 日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005018724A priority Critical patent/JP2006210069A/en
Publication of JP2006210069A publication Critical patent/JP2006210069A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma display panel capable of suppressing the deterioration of panel characteristics with the passage of time and manufacturing simply at low cost, and to provide its manufacturing method. <P>SOLUTION: In the plasma display panel, bus electrodes 113a, 113b are formed into approximately cross-sectionally circular arc shape using a conductive paste and a dielectric layer 114 is formed by vapor phase growth method, thereby the dielectric layer 114 becomes thinner than conventional one and a gently sloping level difference t appears on the surface of a protective layer 115. Thereby, changes in the passage of time of the panel characteristics can be suppressed, while the discharge efficiency at the time of surface discharge being improved. Furthermore, even if it is combined with a rear substrate 120 having a parallel cross-like barrier rib of a uniform height, movement of gas molecules through the gap s becomes easy, and evacuation process after pasting the front substrate 110 and the rear substrate 120 becomes short. Furthermore, since conductive paste is used, bus electrodes 113a, 113b of approximately circular arc shape can be formed simply. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、プラズマディスプレイパネル及びその製造方法に関するものであり、特に表示電極およびその形成方法に関する。   The present invention relates to a plasma display panel and a method for manufacturing the same, and more particularly to a display electrode and a method for forming the same.

薄型表示装置の一つとしてプラズマディスプレイパネル(以下、「PDP」と記す。)があり、特に大型化、寿命特性の面から面放電型PDPが脚光を浴びている。面放電型PDPは、一般に、前面基板と背面基板とで放電空間を挟んでなる構造となっている。前面基板には、ガラス基板上に透明電極とバス電極とからなる表示電極対と、誘電体層と、保護層とが順次形成されており、背面基板には、ガラス基板上にデータ電極と、誘電体層とがこの順で形成され、この誘電体層の上に蛍光体層と隔壁が形成されている。   One of the thin display devices is a plasma display panel (hereinafter referred to as “PDP”), and the surface discharge type PDP is in the spotlight especially from the viewpoint of size increase and life characteristics. A surface discharge type PDP generally has a structure in which a discharge space is sandwiched between a front substrate and a back substrate. On the front substrate, a display electrode pair consisting of a transparent electrode and a bus electrode, a dielectric layer, and a protective layer are sequentially formed on the glass substrate, and the data electrode on the glass substrate is formed on the back substrate, A dielectric layer is formed in this order, and a phosphor layer and barrier ribs are formed on the dielectric layer.

このようなPDPの消費電力を低減し、面放電時の放電効率を高めるには、前面基板を構成する誘電体層の表面の電界強度を高めれば良いことが知られており、その手段として誘電体層の厚みを薄くすれば良いことも理解されている。一般的な前面基板の断面図を図6に示すと、誘電体層4は、一般に液相法(例えば、低融点ガラスペーストを塗布して焼成するなどの方法)によって形成されるため、その表面が、平坦となる。   In order to reduce the power consumption of such a PDP and increase the discharge efficiency during surface discharge, it is known that the electric field strength on the surface of the dielectric layer constituting the front substrate should be increased. It is also understood that the thickness of the body layer may be reduced. FIG. 6 shows a cross-sectional view of a general front substrate. Since the dielectric layer 4 is generally formed by a liquid phase method (for example, a method of applying and baking a low melting point glass paste), the surface of the dielectric layer 4 is formed. However, it becomes flat.

しかし、平坦な表面の誘電体層4を薄くすれば、表示電極頂部を覆う誘電体層4の厚みd1が他の部分の厚みd2に比べて小さいため、表示電極頂部を覆う部分において誘電体層4の絶縁破壊が生じ易くなる。特に、液相法を用いて誘電体層4を薄く形成しようとすれば、塵が混入したり気泡が発生することにより、当該発生部分で耐電圧が低下し、誘電体層4の絶縁破壊が生じ易くなる。   However, if the dielectric layer 4 having a flat surface is thinned, the thickness d1 of the dielectric layer 4 covering the top of the display electrode is smaller than the thickness d2 of the other part. 4 is likely to cause dielectric breakdown. In particular, if the dielectric layer 4 is to be formed thin by using the liquid phase method, the withstand voltage is lowered at the generated portion due to dust mixing or bubbles being generated, and dielectric breakdown of the dielectric layer 4 is caused. It tends to occur.

そこで、絶縁破壊を防止しつつ誘電体層表面の電界強度を高めるため、誘電体層の一部を薄くする発明がなされている。かかる発明を図7に示すと、誘電体層54のうち透明電極52およびバス電極53以外の領域に断面矩形状の窪み59を形成したため、誘電体層54の一部が薄くなっている。誘電体層54に窪み59を形成する方法として、例えば平坦に低融点ガラスペーストを印刷した後、窪み59が形成される部分を除く範囲に低融点ガラスペーストを重ね印刷する方法や、平坦に形成された誘電体層54をフォトリソグラフィーで露光・現像することにより、誘電体層54の一部を化学的にエッチングする方法が開示されている。このように誘電体層の一部に矩形状の窪みを設ける構成とすることで、誘電体層54において、個々の放電セルが生じさせる面放電D1の発生する部分が、透明電極52とバス電極53とからなる表示電極を覆う部分よりも薄くなるので、絶縁破壊を防ぎながら、面放電時の放電効率を高めることができる(特許文献1参照)。
特開平11−96919号公報
Therefore, in order to increase the electric field strength on the surface of the dielectric layer while preventing dielectric breakdown, an invention in which a part of the dielectric layer is thinned has been made. When this invention is shown in FIG. 7, since the hollow 59 having a rectangular cross section is formed in a region other than the transparent electrode 52 and the bus electrode 53 in the dielectric layer 54, a part of the dielectric layer 54 is thin. As a method for forming the depression 59 in the dielectric layer 54, for example, after a low-melting glass paste is printed flat, the low-melting glass paste is overprinted in a range excluding the portion where the depression 59 is formed, or formed flat. A method is disclosed in which a part of the dielectric layer 54 is chemically etched by exposing and developing the formed dielectric layer 54 by photolithography. Thus, by providing a rectangular recess in a part of the dielectric layer, the portion of the dielectric layer 54 where the surface discharge D1 generated by each discharge cell is generated is the transparent electrode 52 and the bus electrode. Therefore, it is possible to increase the discharge efficiency during surface discharge while preventing dielectric breakdown (see Patent Document 1).
JP-A-11-96919

しかしながら、上記のように誘電体層に矩形状の窪みを形成したPDPは、長時間駆動すると、プラズマ中のイオンによって窪みの開口部に位置する角部分がスパッタリングされ、徐々に滑らかな形状へと変化する。それに伴って放電効率が低下し、パネル特性が経時的に劣化する。特に、角部分の形状が経時的に変化する速度が各放電セルで異なるため、放電セル間で放電特性にばらつきが生じ、その結果、パネル寿命が短くなるという問題がある。また、特許文献1に示された製造工程は複雑で高コストであるという問題もある。   However, when the PDP having a rectangular recess formed in the dielectric layer as described above is driven for a long time, the corner portion located at the opening of the recess is sputtered by ions in the plasma, and gradually becomes a smooth shape. Change. Along with this, the discharge efficiency decreases, and the panel characteristics deteriorate with time. In particular, since the speed at which the shape of the corner portion changes with time varies among the discharge cells, there is a problem in that the discharge characteristics vary among the discharge cells, resulting in a short panel life. In addition, the manufacturing process disclosed in Patent Document 1 has a problem that it is complicated and expensive.

本発明は、上記従来の問題点に鑑み、パネル特性の経時的劣化を抑制し、かつ簡単に低コストで製造することのできるPDPとその製造方法を提供することを目的とする。   In view of the above-described conventional problems, an object of the present invention is to provide a PDP that can suppress the deterioration of panel characteristics with time and can be easily manufactured at low cost, and a manufacturing method thereof.

上記目的を達成するため、本発明では、空間を挟んで2枚の基板を対向配置させ、一方の基板において上記空間側主面に表示電極対を延伸して配設させたPDPに対し、上記表示電極対を、2本の帯状電極が互いに間隙をあけるよう並設させ、当該帯状電極の各々を、電極幅方向において、内方から上記間隙側の外端に向けて厚みが漸減するように形成させ、誘電体層が、均一な厚みで、かつ上記表示電極対に沿った状態でこれを覆うようにした。   In order to achieve the above object, in the present invention, a PDP in which two substrates are arranged opposite to each other with a space interposed therebetween, and a display electrode pair is extended and disposed on the space side main surface on one substrate, The display electrode pairs are arranged side by side so that the two strip electrodes are spaced from each other, and the thickness of each strip electrode is gradually reduced from the inside toward the outer end on the gap side in the electrode width direction. The dielectric layer is formed to have a uniform thickness and cover the display electrode pair along the display electrode pair.

また、上記目的を達成するため、本発明では、基板上に表示電極対を延伸形成するステップと、当該表示電極対上に誘電体層を形成するステップとを含むPDPの製造方法に対し、上記表示電極対を延伸形成するステップでは、2本の帯状電極を一定の間隙をあけて並設し、上記帯状電極の各々を、電極幅方向において、内方から上記間隙側の外端に向けて厚みが漸減するように形成し、上記誘電体層を形成するステップでは、気相成長法を用いることとした。   In order to achieve the above object, the present invention provides a method for manufacturing a PDP including a step of extending a display electrode pair on a substrate and a step of forming a dielectric layer on the display electrode pair. In the step of extending the display electrode pair, two strip electrodes are arranged side by side with a certain gap, and each of the strip electrodes is directed from the inside toward the outer end on the gap side in the electrode width direction. In the step of forming the dielectric layer so that the thickness gradually decreases, the vapor phase growth method is used.

上記のように本発明のPDPでは、上記表示電極対を、2本の帯状電極が互いに間隙をあけるよう並設させ、当該帯状電極の各々を、電極幅方向において、内方から上記間隙側の外端に向けて厚みが漸減するように形成させ、誘電体層が、均一な厚みで、かつ上記表示電極対に沿った状態でこれを覆うようにしたため、上記誘電体層の空間側主面が、上記間隙領域で窪み、表示電極対に電圧を印加したときに当該窪み部分に生じる電界強度を強めることができる。また、誘電体層の上記空間側主面が曲面状に窪むので、誘電体層の上記空間側主面に矩形状の窪みがあるものと比べると、窪みの開口部に角部がないことから、長時間駆動させてもスパッタリングにより前面基板の空間側主面の形状が変化することを抑制できる。そのうえ、誘電体層の厚みが均一であるので、誘電体層が表示電極対を覆う部分で極端に薄くならず、したがって、絶縁破壊を起こし難い。   As described above, in the PDP of the present invention, the display electrode pair is arranged side by side so that the two strip electrodes are spaced apart from each other, and each of the strip electrodes is disposed on the gap side from the inside in the electrode width direction. Since the dielectric layer is formed so that the thickness gradually decreases toward the outer end, and the dielectric layer is covered with the uniform thickness and along the display electrode pair, the space-side main surface of the dielectric layer However, when the voltage is applied to the display electrode pair by depression in the gap region, the electric field strength generated in the depression can be increased. In addition, the space-side main surface of the dielectric layer is recessed in a curved shape, so that there is no corner in the opening of the recess as compared with a rectangular recess in the space-side main surface of the dielectric layer. Therefore, even when driven for a long time, it is possible to suppress the change of the shape of the space side main surface of the front substrate by sputtering. In addition, since the thickness of the dielectric layer is uniform, the dielectric layer is not extremely thin at the portion covering the display electrode pair, and therefore, it is difficult to cause dielectric breakdown.

よって、面放電時における放電効率を向上させながらパネル特性が経時的に変化しにくい構成とすることができるので、消費電力を低減しながら長寿命のPDPを実現できる。
上記帯状電極において、電極延伸方向に垂直な断面を、中央ほど厚肉になった山形とし、かつ肉厚を、山頂部から裾部にかけて二次関数的または指数関数的に漸減するよう変化させている場合、上記窪みがより深くなるため、より好ましく上記効果を奏することができる。
Therefore, it is possible to achieve a configuration in which the panel characteristics hardly change over time while improving the discharge efficiency during the surface discharge, and thus a long-life PDP can be realized while reducing power consumption.
In the above-mentioned strip electrode, the cross section perpendicular to the electrode extending direction is a chevron that is thicker toward the center, and the thickness is changed so as to gradually decrease in a quadratic or exponential manner from the top to the bottom. If so, the above-described depression becomes deeper, and thus the above-described effect can be more preferably achieved.

上記帯状電極が、互いに電気的に接続された抵抗膜と、金属材料を含む導電膜とが含まれた積層構造を有する場合、導電膜を含むことにより応答性を確保しつつ上記の効果を奏することができる。
上記導電膜が、上記帯状電極の漸減部分を構成している場合において、金属材料を含む導電膜と、この導電膜と接する下地層とのテーパー角が、表示電極の延伸方向に垂直な断面にて30°以上とした場合、導電膜の幅あたりの断面積を大きく確保できるので線抵抗を抑制できる。したがって駆動波形のなまりを抑制することができる。また、かかるテーパー角を80°以下とした場合、導電膜に鋭利な角部が発生することを抑制できる。よって、上記構成を備えた導電膜を容易に実現することができる。
In the case where the strip electrode has a laminated structure including a resistance film electrically connected to each other and a conductive film containing a metal material, the above effect is achieved while ensuring responsiveness by including the conductive film. be able to.
In the case where the conductive film constitutes a gradually decreasing portion of the strip electrode, the taper angle between the conductive film containing a metal material and the base layer in contact with the conductive film is perpendicular to the extending direction of the display electrode. When the angle is 30 ° or more, a large cross-sectional area per width of the conductive film can be secured, so that the line resistance can be suppressed. Accordingly, it is possible to suppress the rounding of the driving waveform. In addition, when the taper angle is set to 80 ° or less, it is possible to suppress the generation of sharp corners in the conductive film. Therefore, a conductive film having the above structure can be easily realized.

前面基板の誘電体層の厚みを、3μm以上20μm以下の範囲とした場合、誘電体層の上記空間側の主面が、帯状電極の上記空間側の主面と略同形状となるのを容易に実現できるため、より好ましく上記効果を奏することができる。
上記2枚の基板のうち、他方の基板に該当する背面基板において、上記前面基板に並設された表示電極対と交差する方向に隔壁が配されている場合、前面基板の誘電体層に上記窪みが形成されているため、上記隔壁の頂部と前面基板の誘電体層との間において必ず隙間が形成されるので、貼り合わせ後の真空排気工程を短時間で行うことができ、特に、均一高さの井桁状隔壁を備えた背面基板を採用したとき、従来の前面基板と組み合わせたものと比べて真空排気工程の時間を大幅に短縮できる。
When the thickness of the dielectric layer of the front substrate is in the range of 3 μm or more and 20 μm or less, it is easy for the main surface on the space side of the dielectric layer to have substantially the same shape as the main surface on the space side of the strip electrode. Therefore, the above-described effects can be achieved more preferably.
Of the two substrates, in the rear substrate corresponding to the other substrate, when a partition wall is arranged in a direction intersecting with the pair of display electrodes arranged in parallel on the front substrate, the dielectric layer of the front substrate has the above-mentioned Since the depression is formed, a gap is always formed between the top of the partition wall and the dielectric layer of the front substrate, so that the evacuation process after bonding can be performed in a short time, and particularly uniform. When a rear substrate having a high cross-shaped partition wall is adopted, the time of the vacuum exhausting process can be greatly reduced as compared with a combination with a conventional front substrate.

また、上記目的を達成するため、本発明のPDPの製造方法では、上記表示電極対を延伸形成するステップにおいて、2本の帯状電極を一定の間隙をあけて並設し、上記帯状電極の各々を、電極幅方向において、内方から上記間隙側の外端に向けて厚みが漸減するように形成し、上記誘電体層を形成するステップにおいて、気相成長法を用いるため、前面基板の空間側主面の上記間隙領域で窪みを形成することができ、また、曲面状に窪ませることができるので、上記作用効果を奏するPDPを製造することができる。   In order to achieve the above object, in the method of manufacturing a PDP of the present invention, in the step of extending the display electrode pair, two strip electrodes are juxtaposed with a certain gap between each of the strip electrodes. Is formed so that the thickness gradually decreases from the inner side toward the outer end on the gap side in the electrode width direction, and in the step of forming the dielectric layer, a vapor phase growth method is used. Since a dent can be formed in the gap region on the side main surface, and a dent can be formed in a curved surface, a PDP having the above-described effects can be manufactured.

さらには、気相成長法を用いることによって、表示電極頂部上での誘電体層の厚みと表示電極頂部上以外での誘電体層の厚みとが均一になるように誘電体層を形成できるので、表示電極頂部上の誘電体層の厚みのみが極端に薄くなることを防止でき、また、誘電体層を緻密に形成できるので、形成時に塵の混入や気泡の発生を防止でき、よって、誘電体層の絶縁破壊を防止できる。   Furthermore, by using the vapor phase growth method, the dielectric layer can be formed so that the thickness of the dielectric layer on the top of the display electrode and the thickness of the dielectric layer on the top of the display electrode are uniform. In addition, it is possible to prevent only the thickness of the dielectric layer on the top of the display electrode from becoming extremely thin, and the dielectric layer can be densely formed. It can prevent the dielectric breakdown of the body layer.

上記の表示電極対を延伸形成するステップにおいて、金属材料を含む導電性ペーストを基板上に塗布して導電膜を形成するサブステップを含ませる場合、前面基板上に塗布された導電性ペーストの表面張力によって、導電膜を、容易に概ね断面円弧状に形成することができるため、より好ましく上記の曲面状の窪みを形成することができる。
上記導電膜を形成するサブステップにおいて、ディスペンサ法、フォトリソグラフィー法、インクジェット法またはスクリーン印刷法のいづれかの方法を用いる場合、簡単に前面基板上に上記断面形状を有する導電膜を形成することができる。特にディスペンサ法によれば概ね断面円弧状の導電膜を容易に形成することができる。したがって、簡単にPDPを製造することができる。
In the step of extending and forming the display electrode pair, the surface of the conductive paste applied on the front substrate when including a sub-step of forming a conductive film by applying a conductive paste containing a metal material on the substrate Since the conductive film can be easily formed in a substantially circular arc shape by tension, the above-mentioned curved depression can be more preferably formed.
In the sub-step of forming the conductive film, when any one of a dispenser method, a photolithography method, an ink jet method, and a screen printing method is used, the conductive film having the cross-sectional shape can be easily formed on the front substrate. . In particular, according to the dispenser method, a conductive film having a generally arcuate cross section can be easily formed. Therefore, a PDP can be easily manufactured.

上記誘電体層を形成するステップにおいて、プラズマCVD法、スパッタ法、反応性スパッタ法、蒸着法の中から選んだ方法を用いて誘電体層材料を気相成長させることにより誘電体層を形成する場合、より好ましく緻密な誘電体層を薄くかつ均一に形成することができる。
上記表示電極対と上記誘電体層とを形成した一方の基板に該当する前面基板に、上記表示電極対と交差する方向に隔壁が配された他方の基板に該当する背面基板を張り合わせる場合、上記のとおり、すでに前面基板の誘電体層に窪みを形成していることによって、上記隔壁の頂部と前面基板の誘電体層との間において必ず隙間を形成することができるので、貼り合わせ後の真空排気工程を短時間で行うことができ、特に、均一高さの井桁状隔壁を備えた背面基板を採用したときに、従来の前面基板と組み合わせたものと比べて真空排気工程の時間を大幅に短縮することができる。
In the step of forming the dielectric layer, the dielectric layer is formed by vapor-phase growth of the dielectric layer material using a method selected from plasma CVD, sputtering, reactive sputtering, and vapor deposition. In this case, a more preferable dense dielectric layer can be formed thinly and uniformly.
When a front substrate corresponding to one substrate on which the display electrode pair and the dielectric layer are formed is bonded to a rear substrate corresponding to the other substrate in which a partition is arranged in a direction intersecting the display electrode pair, As described above, by forming a depression in the dielectric layer of the front substrate, a gap can be formed between the top of the partition wall and the dielectric layer of the front substrate. The evacuation process can be performed in a short time, especially when a rear substrate with a uniform-height grid wall is adopted, the time required for the evacuation process is significantly longer than when combined with a conventional front substrate. Can be shortened.

以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
以下、本発明の実施の形態1について、図1〜図4を参照して説明する。
<PDPの構成>
図1は、本実施の形態におけるPDPの概略構成図である。図1(a)は、本実施の形態におけるPDPの要部斜視図であり、図1(b)は、図1(a)のA面におけるPDPの概略断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
Hereinafter, Embodiment 1 of the present invention will be described with reference to FIGS.
<Configuration of PDP>
FIG. 1 is a schematic configuration diagram of a PDP in the present embodiment. Fig.1 (a) is a principal part perspective view of PDP in this Embodiment, FIG.1 (b) is a schematic sectional drawing of PDP in the A surface of Fig.1 (a).

図1(a)において、以下に説明する構成を備えた前面基板110が、PDPにおいてマトリクス状に配された各放電セルに対応する放電空間121を囲うように井桁状の隔壁122を均一な高さで配した背面基板120に張り合わされている。
図1(b)において、表示電極対101が、前面基板110のガラス基板111上に形成されている。
In FIG. 1 (a), a front substrate 110 having a configuration described below has a grid-shaped partition wall 122 formed so as to surround a discharge space 121 corresponding to each discharge cell arranged in a matrix in the PDP. It is attached to the rear substrate 120 arranged.
In FIG. 1B, the display electrode pair 101 is formed on the glass substrate 111 of the front substrate 110.

表示電極対101は、スキャン電極102とサステイン電極103とからなっており、スキャン電極102およびサステイン電極103が、幅広の透明電極112a,112b(ITOを主成分とする薄膜)と、透明電極112a,112b上に幅の狭いバス電極113a,113bとで構成されている。透明電極112a,112bは抵抗膜として機能し、バス電極113a,113bは金属材料からなる導電膜として機能する。   The display electrode pair 101 includes a scan electrode 102 and a sustain electrode 103. The scan electrode 102 and the sustain electrode 103 include wide transparent electrodes 112a and 112b (thin films mainly composed of ITO), and transparent electrodes 112a, The bus electrodes 113a and 113b having a narrow width are formed on the gate 112b. The transparent electrodes 112a and 112b function as resistance films, and the bus electrodes 113a and 113b function as conductive films made of a metal material.

そしてガラス基板111、スキャン電極102、サステイン電極103を被膜するように、誘電体層114が形成され、次いで、誘電体層114上に保護層115が形成されている。
バス電極113a,113bは、ストライプ状に形成され、幅方向の断面において概ね円弧状をなすように形成されており、その頂部における厚みは、5.2μmとしている。ただし、これに限定されるものではなく、バス電極113a,113bの線抵抗を考慮して概ね2〜20μmであればよい。
A dielectric layer 114 is formed so as to cover the glass substrate 111, the scan electrode 102, and the sustain electrode 103, and then a protective layer 115 is formed on the dielectric layer 114.
The bus electrodes 113a and 113b are formed in a stripe shape so as to form a substantially arc shape in the cross section in the width direction, and the thickness at the top is 5.2 μm. However, the present invention is not limited to this, and may be approximately 2 to 20 μm in consideration of the line resistance of the bus electrodes 113a and 113b.

誘電体層114は、比誘電率を3.5〜4.5程度とするシリコン酸化膜が用いられ、後述する形成方法を用いることにより薄くかつ厚みを均一に形成されている。誘電体層114は、対を成す表示電極間の静電容量や絶縁耐圧を考慮して、その厚みを、3〜20μmとするのが望ましい。上記のとおり、誘電体層114がスキャン電極102、サステイン電極103を被膜するように、かつ薄く形成されているので、誘電体層114は、バス電極113a,113bおよび透明電極112a,112bからなる表示電極対101の表面の起伏に沿った形状、つまり略同形状となる。   The dielectric layer 114 is made of a silicon oxide film having a relative dielectric constant of about 3.5 to 4.5, and is formed thin and uniform in thickness by using a formation method described later. The dielectric layer 114 preferably has a thickness of 3 to 20 μm in consideration of the capacitance between the paired display electrodes and the withstand voltage. As described above, since the dielectric layer 114 is thinly formed so as to cover the scan electrode 102 and the sustain electrode 103, the dielectric layer 114 is formed of the bus electrodes 113a and 113b and the transparent electrodes 112a and 112b. The shape along the undulations of the surface of the electrode pair 101, that is, substantially the same shape.

保護層115の厚みは、パネル動作中に保護層115が受けるダメージとパネルの寿命、形成時間(コスト)などを考慮して、概ね0.3〜2μmが望ましく、保護層115の表面形状も誘電体層114と同様に表示電極対101表面の形状と略同形状であるので、保護層115が、バス電極113a,113bの頂部に相当する部分からバス電極113a,113bの裾部に相当する部分にかけてくぼんだ形状となり、保護層115の表面に段差tの生じた状態となる。段差tは、概ねバス電極113a,113bの頂部の厚みに等しくなる。本実施の形態において、段差tは概ね4.9μmである。   The thickness of the protective layer 115 is preferably about 0.3 to 2 μm in consideration of the damage received by the protective layer 115 during panel operation, the lifetime of the panel, the formation time (cost), etc. The surface shape of the protective layer 115 is also dielectric. Since the shape of the surface of the display electrode pair 101 is substantially the same as that of the body layer 114, the protective layer 115 is a portion corresponding to the skirts of the bus electrodes 113a and 113b from the portion corresponding to the tops of the bus electrodes 113a and 113b. As a result, the shape becomes concave and a step t is formed on the surface of the protective layer 115. The step t is approximately equal to the thickness of the tops of the bus electrodes 113a and 113b. In the present embodiment, the level difference t is approximately 4.9 μm.

<バス電極の透明電極に対するテーパー角>
ここで、バス電極113a,113bの、バス電極113a,113bと接する下地層としての透明電極112a,112bに対するテーパー角について、図2を用いて説明する。なお、ここでいうテーパー角とは、以下に説明する製造方法において、焼成工程を施した後におけるバス電極113a,113bの、透明電極112a,112bに対する接触角を指している。
<Taper angle of bus electrode to transparent electrode>
Here, the taper angle of the bus electrodes 113a and 113b with respect to the transparent electrodes 112a and 112b as the underlying layers in contact with the bus electrodes 113a and 113b will be described with reference to FIG. Here, the taper angle refers to a contact angle of the bus electrodes 113a and 113b with respect to the transparent electrodes 112a and 112b after the firing process in the manufacturing method described below.

図2は、スキャン電極を構成する透明電極およびバス電極を示したものである。図2に示すように、透明電極112a上に、断面において概ね円弧状となっているバス電極113aが形成されたPDPについて、テーパー角θをいろいろ変化させたものを作製してその特性を調べたところ、テーパー角θが30°以上80°以下である場合に、良好な特性を有することがわかった。テーパー角θが30°以上において良好なのは、これより小さい場合、バス電極113aの幅を狭く保ったままバス電極113aの頂部における厚みを大きくすることができないので、線抵抗が増し、駆動波形のなまりが生じるからであり、また、テーパー角θが80°以下において良好なのは、これより大きい場合、PDPの初期特性は良好であるものの、保護層に存在する段差tにおいて、鋭利な角部が発生するため、PDPの長時間駆動により角部の形状変化が著しいからである。なお、テーパー角θは、後述する製造方法によって調節可能である。   FIG. 2 shows a transparent electrode and a bus electrode constituting the scan electrode. As shown in FIG. 2, a PDP in which a bus electrode 113a having a substantially arc shape in cross section is formed on a transparent electrode 112a, with various taper angles θ changed, and its characteristics were examined. However, it has been found that when the taper angle θ is not less than 30 ° and not more than 80 °, it has good characteristics. When the taper angle θ is smaller than 30 °, it is preferable that when the taper angle θ is smaller than this, the thickness at the top of the bus electrode 113a cannot be increased while the width of the bus electrode 113a is kept narrow. This is because the taper angle θ is good when the angle is 80 ° or less. When the taper angle θ is larger than this, the initial characteristic of the PDP is good, but a sharp corner is generated at the step t existing in the protective layer. For this reason, the shape change of the corner portion is remarkably caused by long-time driving of the PDP. The taper angle θ can be adjusted by a manufacturing method described later.

なお、上記においては、スキャン電極を用いてテーパー角について説明したが、サステイン電極におけるテーパー角も同様に上記範囲が好ましい。
<PDPの製造方法>
以下、実施の形態1におけるPDPの製造方法について説明する。
(i)透明電極の形成工程
まず、ガラス基板の上に、透明電極材料を、スパッタ法などを用いて堆積させた後、フォトリソグラフィー技術を用いてパターニングすることにより、透明電極を形成する。
In the above description, the taper angle is described using the scan electrode, but the taper angle of the sustain electrode is also preferably in the above range.
<Manufacturing method of PDP>
Hereinafter, a method for manufacturing the PDP in the first embodiment will be described.
(I) Step of forming transparent electrode First, a transparent electrode material is deposited on a glass substrate using a sputtering method or the like, and then patterned using a photolithography technique to form a transparent electrode.

(ii)バス電極の形成工程
そして、透明電極を形成した後、バス電極を、ストライプ状にかつ断面において概ね円弧状をなすように、透明電極の上に形成する。例えば、ディスペンサを用いて導電性ペーストとして銀ペーストを透明電極の上に細幅で塗布すると、塗布された銀ペーストは断面が概ね円弧状になる。断面が概ね円弧状となるのは、銀ペーストに表面張力があるためである。適切な表面張力を利用するためには、ペースト粘度、溶媒等の成分比率を変えることで、ある程度、自由に設定することができる。これについては後述する。塗布された銀ペーストを加熱・乾燥することによって、断面において概ね円弧状をなすようにバス電極を形成する。
(Ii) Bus Electrode Formation Step Then, after forming the transparent electrode, the bus electrode is formed on the transparent electrode so as to have a stripe shape and a substantially arc shape in cross section. For example, when a silver paste is applied as a conductive paste with a narrow width on a transparent electrode using a dispenser, the applied silver paste has a generally arcuate cross section. The reason why the cross section is generally arc-shaped is that the silver paste has surface tension. In order to use an appropriate surface tension, it can be freely set to some extent by changing the ratio of components such as paste viscosity and solvent. This will be described later. By heating and drying the applied silver paste, bus electrodes are formed so as to form a generally arc shape in the cross section.

本実施の形態において用いるディスペンサは、一般的によく知られており、例えば特許2671361号公報に詳しく開示されているので、ここではディスペンサの構造についての説明を省略する。
図3は、ディスペンサを用いてバス電極を形成する工程を示した概略工程図である。以下、図3を用いて、ディスペンサを用いてバス電極を形成する工程を説明する。
The dispenser used in the present embodiment is generally well known, and is disclosed in detail in, for example, Japanese Patent No. 2671361. Therefore, the description of the dispenser structure is omitted here.
FIG. 3 is a schematic process diagram illustrating a process of forming bus electrodes using a dispenser. Hereinafter, the process of forming a bus electrode using a dispenser will be described with reference to FIG.

〔ディスペンサ法を用いたバス電極の形成工程〕
図3(a)に示すように、図示しないテーブル上に透明電極112a,112bが形成されたガラス基板111を載置し、テーブルを移動させ、銀ペーストを塗布する始端位置の上方にディスペンサ先端を対向配置する。
そして、図示しない位置センサによりガラス基板111の表面とディスペンサ先端との相対位置を検出しながらディスペンサ先端を下降せしめて、ディスペンサ先端とガラス基板111の表面との間に所定のギャップが設けられるようにディスペンサ先端の高さ方向の位置決めを行う。このギャップは、ディスペンサ先端と図示しないテーブルとの相対移動速度、銀ペーストの粘度、形成すべき描画パターンの断面寸法等によって適宜設定されるが、通常は数10μm程度である。
[Bus electrode forming process using dispenser method]
As shown in FIG. 3 (a), a glass substrate 111 on which transparent electrodes 112a and 112b are formed is placed on a table (not shown), the table is moved, and the tip of the dispenser is placed above the starting position where silver paste is applied. Place them facing each other.
The dispenser tip is lowered while detecting the relative position between the surface of the glass substrate 111 and the tip of the dispenser by a position sensor (not shown) so that a predetermined gap is provided between the tip of the dispenser and the surface of the glass substrate 111. Position the dispenser tip in the height direction. This gap is appropriately set depending on the relative movement speed between the tip of the dispenser and a table (not shown), the viscosity of the silver paste, the cross-sectional dimension of the drawing pattern to be formed, and is usually about several tens of μm.

次に、図3(b)に示すように、ガラス基板111から透明電極112a,112bにかけてディスペンサ先端から銀粒子を主成分とする銀ペースト113Pを吐出させながら、ディスペンサ先端を所定の移動速度にて形成すべき描画パターンに沿って相対移動させると、所定の描画パターンで銀ペーストを塗布することができる。その際にディスペンサ先端とガラス基板111の表面との間のギャップが多少変化しても、銀ペースト113Pの吐出量は一定であるため、高精度の描画パターンを形成できる。また、非接触であるから、ガラス基板111および透明電極112a,112bの表面に傷を付けることがないことはいうまでもない。   Next, as shown in FIG. 3B, while the silver paste 113P mainly composed of silver particles is discharged from the tip of the dispenser from the glass substrate 111 to the transparent electrodes 112a and 112b, the tip of the dispenser is moved at a predetermined moving speed. When the relative movement is performed along the drawing pattern to be formed, the silver paste can be applied in a predetermined drawing pattern. At that time, even if the gap between the tip of the dispenser and the surface of the glass substrate 111 slightly changes, the discharge amount of the silver paste 113P is constant, so that a highly accurate drawing pattern can be formed. Moreover, since it is non-contact, it cannot be overemphasized that the surface of the glass substrate 111 and transparent electrode 112a, 112b is not damaged.

なお、ディスペンサにて銀ペーストを塗布する場合、銀ペーストの粘度は10Pa・s以上1000Pa・s以下であることが望ましい。銀ペーストの粘度範囲を上記のように規定したのは、銀ペーストとして10Pa・s以上の比較的粘度の高いものを用いると、基板表面の材質が異なっても、形成されたバス電極のテーパー角が大きく変化することはないが、粘度が10Pa・s未満である場合、焼成後の厚みが十分でなく、配線抵抗が高くなるという不都合が生じるため好ましくない。また、粘度が1000Pa・sより大きい場合は、ディスペンサのノズルが詰まるという不具合が生じるため好ましくない。   In addition, when apply | coating a silver paste with a dispenser, it is desirable that the viscosity of a silver paste is 10 Pa.s or more and 1000 Pa.s or less. The reason why the viscosity range of the silver paste is defined as described above is that when a silver paste having a relatively high viscosity of 10 Pa · s or more is used, the taper angle of the formed bus electrode is different even if the material of the substrate surface is different. However, when the viscosity is less than 10 Pa · s, it is not preferable because the thickness after firing is not sufficient and the wiring resistance becomes high. On the other hand, when the viscosity is higher than 1000 Pa · s, there is a problem that the nozzle of the dispenser is clogged, which is not preferable.

〔フォトリソグラフィーを用いたバス電極の形成工程〕
また、上記ディスペンサを用いる以外に、バス電極を透明電極上に形成する方法としてフォトリソグラフィーを用いる方法もある。図4は、フォトリソグラフィーを用いてバス電極を形成する工程を示した概略工程図である。以下、図4を用いて、説明する。
透明電極112a,112b上に銀ペースト113Pを塗布し(図4(a))、銀ペースト113Pにマスキングした後、露光、現像をこの順に行い、所望の幅のバス電極構成要素113Qを形成する(図4(b))。
[Bus electrode formation process using photolithography]
In addition to using the dispenser, there is also a method using photolithography as a method for forming the bus electrode on the transparent electrode. FIG. 4 is a schematic process diagram showing a process of forming a bus electrode using photolithography. Hereinafter, a description will be given with reference to FIG.
A silver paste 113P is applied on the transparent electrodes 112a and 112b (FIG. 4A), masked with the silver paste 113P, and then exposed and developed in this order to form a bus electrode component 113Q having a desired width ( FIG. 4 (b)).

そして、バス電極構成要素113Q上に再び銀ペースト113Pを塗布し(図4(c))、再び銀ペースト113Pにマスキング、露光、現像をこの順に行い、バス電極構成要素113Qの幅より細い幅のバス電極構成要素113Rを形成して、バス電極113a,113bを形成する(図4(d))。
以上の工程を繰り返すことによりバス電極113a,113bの延伸方向に垂直な断面においてバス電極113a,113bの厚みが中心部から端部にかけて減少するよう変化しているバス電極113a,113bを透明電極112a,112b上に形成できる。この場合、微視的に見ると、上記断面において角部を生じることになるが、図4(d)に示すように、巨視的に見ると、バス電極113a,113bの断面形状は、概ね円弧状と捉えることができ、図2で示したバス電極113aの断面形状と同一視できる。
Then, the silver paste 113P is again applied on the bus electrode component 113Q (FIG. 4C), and the masking, exposure and development are again performed in this order on the silver paste 113P, and the width of the bus electrode component 113Q is smaller than the width of the bus electrode component 113Q. Bus electrode component 113R is formed to form bus electrodes 113a and 113b (FIG. 4D).
By repeating the above steps, the bus electrodes 113a and 113b in which the thicknesses of the bus electrodes 113a and 113b decrease from the center to the end in the cross section perpendicular to the extending direction of the bus electrodes 113a and 113b are changed to the transparent electrodes 112a. , 112b. In this case, when viewed microscopically, corners are formed in the cross section, but as viewed macroscopically, the cross sectional shapes of the bus electrodes 113a and 113b are substantially circular as shown in FIG. It can be regarded as an arc shape, and can be identified with the cross-sectional shape of the bus electrode 113a shown in FIG.

なお、工程を繰り返しても手間が増えるので、工程数は、生産性と効果の双方を考慮して決定される。
上記方法により銀ペーストが塗布されたガラス基板を加熱することにより乾燥・焼成すると、銀ペーストがその体積を若干減少させながら、硬化され、バス電極が形成される。銀ペーストの塗布量は、形成されるバス電極の線抵抗をも考慮して、バス電極の頂部厚みが概ね2〜20μmとなるように設定される。本実施の形態では、バス電極の頂部厚みを5.2μmとしている。
Note that the number of steps is determined in consideration of both the productivity and the effect because the labor is increased even if the steps are repeated.
When the glass substrate coated with the silver paste is heated and dried and fired by the above method, the silver paste is cured while slightly reducing its volume, and a bus electrode is formed. The application amount of the silver paste is set so that the top thickness of the bus electrode is approximately 2 to 20 μm in consideration of the line resistance of the bus electrode to be formed. In the present embodiment, the top thickness of the bus electrode is set to 5.2 μm.

その他、フォトリソグラフィーを用いる以外に、スクリーン印刷を用いて銀ペーストを塗り重ね、これを乾燥・焼成することによっても同様にバス電極を好ましく形成することができる。
なお、バス電極の延伸方向と垂直な断面において、バス電極の、バス電極の下地層に該当する透明電極に対するテーパー角は、上述したように焼成後のものであるが、このテーパー角θは、ディスペンサを用いて導電性ペーストを塗布する際に、導電性ペーストの粘度、導電性ペーストの透明電極に対する接触角、ディスペンサの移動速度などを変化させると、それに伴って変化するので、これらの条件を適宜調整することにより、所望の値とすることができる。
In addition to the use of photolithography, the bus electrode can be preferably formed in the same manner by applying a silver paste by screen printing and drying and baking it.
In addition, in the cross section perpendicular to the extending direction of the bus electrode, the taper angle of the bus electrode with respect to the transparent electrode corresponding to the base layer of the bus electrode is after firing as described above, but this taper angle θ is When applying the conductive paste using a dispenser, the viscosity of the conductive paste, the contact angle of the conductive paste with respect to the transparent electrode, the moving speed of the dispenser, etc. change accordingly. By adjusting appropriately, it can be set as a desired value.

(iii)誘電体層の形成工程
そしてバス電極を硬化した後、ガラス基板、透明電極、バス電極を覆うように、比誘電率が3.5〜4.5程度のシリコン酸化膜を、誘電体層として、例えばプラズマCVD装置を用いて形成する。これによって、バス電極に沿って誘電体層を形成することができる。
(Iii) Dielectric layer forming step After the bus electrode is cured, a silicon oxide film having a relative dielectric constant of about 3.5 to 4.5 is formed so as to cover the glass substrate, the transparent electrode, and the bus electrode. The layer is formed using, for example, a plasma CVD apparatus. Thereby, a dielectric layer can be formed along the bus electrode.

プラズマCVD装置は一般的なものを用いるので、その構成についての説明を省略する。
〔プラズマCVD法を用いた誘電体層の形成工程〕
以下、プラズマCVD装置を用いてシリコン酸化膜を誘電体層として形成する工程について説明する。真空容器内に設けられた下部電極上にPDP材料として用いるガラス基板を載置し、ガス供給装置から上部電極下部に設けられたシャワーヘッドを通じて例えばTEOS、He、O2ガスを原料ガスとして供給しつつ、ポンプで真空容器内を排気し、真空容器内を所定の圧力に保ちながら、上部電極に上部電極用高周波電源より例えば13.56MHzの高周波電力を供給し、下部電極に下部電極用高周波電源より例えば1MHzの高周波電力を供給することにより、原料ガスをプラズマ化させて、その反応性を高め、ガラス基板上にシリコン酸化膜を誘電体層として形成する。
Since a general plasma CVD apparatus is used, a description of its configuration is omitted.
[Dielectric layer forming process using plasma CVD]
Hereinafter, a process of forming a silicon oxide film as a dielectric layer using a plasma CVD apparatus will be described. A glass substrate used as a PDP material is placed on the lower electrode provided in the vacuum vessel, and, for example, TEOS, He, O 2 gas is supplied as a source gas from a gas supply device through a shower head provided at the lower part of the upper electrode. While the vacuum vessel is evacuated with a pump and the inside of the vacuum vessel is kept at a predetermined pressure, for example, high frequency power of 13.56 MHz is supplied from the upper electrode high frequency power source to the upper electrode, and the lower electrode high frequency power source is supplied to the lower electrode. For example, by supplying a high frequency power of 1 MHz, for example, the raw material gas is turned into plasma to increase its reactivity, and a silicon oxide film is formed as a dielectric layer on the glass substrate.

プラズマCVD法によれば、表示電極の表面形状に沿って、均一的な厚みでシリコン酸化膜が形成される。このため、表示電極の形状が従来のように誘電体層中に埋没し、誘電体層の表面が平坦となるのを防ぐことができ、当該シリコン酸化膜の表面形状は、表示電極の表面形状と略同形状となるので、本願発明には好適である。
誘電体層として用いられるシリコン酸化膜は可視光に対する透過率に優れるとともに、耐電圧にも優れる絶縁材料である。その厚み(平坦部の厚み)は、バス電極間の静電容量や絶縁耐圧などを考慮して決定されるが、概ね3〜20μmの範囲である。
According to the plasma CVD method, a silicon oxide film is formed with a uniform thickness along the surface shape of the display electrode. For this reason, the shape of the display electrode can be prevented from being buried in the dielectric layer as before, and the surface of the dielectric layer can be prevented from being flattened. The surface shape of the silicon oxide film is the surface shape of the display electrode. Therefore, it is suitable for the present invention.
A silicon oxide film used as a dielectric layer is an insulating material that has an excellent transmittance for visible light and an excellent withstand voltage. The thickness (thickness of the flat portion) is determined in consideration of the capacitance between the bus electrodes, the withstand voltage, etc., but is generally in the range of 3 to 20 μm.

(iv)保護層の形成工程
誘電体層を形成した後、酸化マグネシウム薄膜を保護層として、スパッタ法、電子ビーム蒸着法などを用いて誘電体層の上に形成すると、上記誘電体層の表面に沿って均一な厚みの保護層が形成される。
上記のように前面基板を形成すると、保護層が表示電極表面の形状に沿って形成されるため、段差が現れる。この段差はバス電極の延伸方向に垂直な断面の形状に起因して表れるもので、段差の寸法は、概ねバス電極頂部の厚みに等しくなる。上記段差が生じるのは、誘電体層を形成するにあたりプラズマCVD法を用いたため、液相法でみられるような形成時の平坦化作用がほとんど起きないためである。本実施の形態において、保護層の厚み(平坦部の厚み)は、パネル動作中に保護層が受けるダメージとパネルの寿命、形成時間(コスト)などを考慮して決定されるが、概ね0.3〜2μmの範囲である。また、段差の寸法は概ね4.9μmである。
(Iv) Step of forming protective layer After forming the dielectric layer, when the magnesium oxide thin film is formed as a protective layer on the dielectric layer by sputtering, electron beam evaporation, etc., the surface of the dielectric layer is formed. A protective layer having a uniform thickness is formed along the.
When the front substrate is formed as described above, a step appears because the protective layer is formed along the shape of the display electrode surface. This step appears due to the shape of the cross section perpendicular to the extending direction of the bus electrode, and the dimension of the step is substantially equal to the thickness of the top of the bus electrode. The level difference is caused because the plasma CVD method is used for forming the dielectric layer, so that the flattening action at the time of formation as seen in the liquid phase method hardly occurs. In the present embodiment, the thickness of the protective layer (thickness of the flat portion) is determined in consideration of damage to the protective layer during panel operation, the lifetime of the panel, the formation time (cost), and the like. It is in the range of 3 to 2 μm. The dimension of the step is approximately 4.9 μm.

(v)封着工程
上記のように前面基板を形成した後、この前面基板と、別に形成した背面基板とを放電空間を挟んで対向させたうえで貼り合わせ、真空排気した後に、この放電空間に放電ガス(例えばNeとXeの混合ガス)を封じ込めてPDPを作製する。背面基板には、ストライプ状の隔壁構造を有するものを用いてもよいが、井桁状の隔壁構造を有するものを用いてもよい。井桁状の隔壁構造を有する背面基板を用いる場合、縦隔壁と横隔壁との高さが等しい井桁隔壁構造のものを用いても、前面基板側に段差tが生じた状態となっているため、前面基板と当該隔壁頂部との間に必ず隙間sが生じた状態となり(図1(b)参照)、上記真空排気工程を良好に行うことができる。
(V) Sealing step After the front substrate is formed as described above, the front substrate and the separately formed rear substrate are bonded to each other with the discharge space interposed therebetween, and bonded together and evacuated. A PDP is produced by containing a discharge gas (for example, a mixed gas of Ne and Xe). As the back substrate, a substrate having a stripe-shaped partition structure may be used, but a substrate having a cross-shaped partition structure may be used. When using a rear substrate having a grid-like barrier rib structure, a step t is generated on the front substrate side even if a vertical barrier rib structure having the same height as the horizontal barrier rib is used. A gap s is always generated between the front substrate and the top of the partition wall (see FIG. 1B), and the above-described evacuation process can be performed satisfactorily.

《本実施の形態におけるPDPの効果》
上記のように構成された前面基板を採用したPDPにおいては、バス電極の表面形状に沿って誘電体層が均一な厚みで形成されているため、誘電体層に、対を成す表示電極に挟まれた放電間隙領域において窪みが形成される。したがって、PDP駆動時に放電間隙での電界強度が強くなり、面放電時の放電効率が高められる。また、保護層のうちバス電極頂部に相当する部分からバス電極裾部に相当する部分にかけて保護層表面の段差部分が、滑らかなカーブを描いており、鋭利な角部分とはなっていないため、PDPを長時間駆動してプラズマ中のイオンによるスパッタリングを受けても、段差の形状が経時的にほとんど変化しない。さらに、誘電体層は、厚みが均一に形成され、バス電極の頂部を覆う部分にて極端に薄くならないため、絶縁破壊を起こし難い。したがって、本実施の形態におけるPDPは、消費電力を低減しつつパネル特性の経時的変化を抑制することができる。また、パネル特性が経時的に変化しないため、パネル寿命を伸ばすことができる。
<< Effect of PDP in this embodiment >>
In the PDP employing the front substrate configured as described above, since the dielectric layer is formed with a uniform thickness along the surface shape of the bus electrode, the dielectric layer is sandwiched between the pair of display electrodes. A depression is formed in the discharged discharge gap region. Therefore, the electric field strength in the discharge gap is increased when the PDP is driven, and the discharge efficiency during the surface discharge is increased. In addition, since the step portion of the surface of the protective layer from the portion corresponding to the bus electrode top portion of the protective layer to the portion corresponding to the bus electrode skirt portion has a smooth curve, it is not a sharp corner portion, Even if the PDP is driven for a long time and subjected to sputtering by ions in the plasma, the shape of the step hardly changes with time. Furthermore, since the dielectric layer is formed with a uniform thickness and does not become extremely thin at the portion covering the top of the bus electrode, it is difficult for dielectric breakdown to occur. Therefore, the PDP in the present embodiment can suppress changes in panel characteristics over time while reducing power consumption. Further, since the panel characteristics do not change with time, the panel life can be extended.

さらに、上記のような構成とした前面基板に、井桁隔壁構造の背面基板を用いているので、ストライプ状の隔壁構造の背面基板を用いた場合に比べて放電セル間の電子の移動が大幅に抑制され、クロストークが生じにくくなるので、高精細なパネルを実現できる。
《本実施の形態におけるPDPの製造方法の効果》
上記のように断面略円弧状のバス電極をディスペンサ法などで形成し、誘電体層を薄膜法で形成することにより、簡単に誘電体層の放電空間側主面に上記のような曲面状の窪みを設けることができる。
Furthermore, since the rear substrate having a cross-granular barrier structure is used for the front substrate having the above-described configuration, the movement of electrons between discharge cells is significantly larger than when a rear substrate having a striped barrier rib structure is used. Since it is suppressed and crosstalk is less likely to occur, a high-definition panel can be realized.
<< Effects of PDP Manufacturing Method in Present Embodiment >>
As described above, the bus electrode having a substantially arc-shaped cross section is formed by a dispenser method or the like, and the dielectric layer is formed by a thin film method, whereby the main surface of the dielectric layer on the discharge space side is easily curved as described above. A depression can be provided.

また、プラズマCVD法によって誘電体層を形成することにより、誘電体層を薄く形成できるので、対を成す表示電極に挟まれた放電間隙での電界強度を強めることができ、面放電時の放電効率を高めることができる。そのうえ、プラズマCVD法によれば、誘電体層を緻密に形成でき、形成時に塵の混入や、気泡の発生を防止できるので、絶縁破壊を起こし難い誘電体層を形成することができる。さらに、プラズマCVD法によれば、誘電体層を均一な厚みで形成できるので、バス電極頂部を覆う誘電体層の厚みが極端に薄くならず、絶縁破壊を起こし難い誘電体層を形成することができる。   In addition, since the dielectric layer can be formed thin by forming the dielectric layer by plasma CVD, the electric field strength in the discharge gap sandwiched between the pair of display electrodes can be increased, and the discharge during surface discharge Efficiency can be increased. In addition, according to the plasma CVD method, the dielectric layer can be densely formed, and dust can be prevented from being mixed and bubbles can be prevented from being generated at the time of formation. Therefore, it is possible to form a dielectric layer that hardly causes dielectric breakdown. Furthermore, since the dielectric layer can be formed with a uniform thickness according to the plasma CVD method, the thickness of the dielectric layer covering the top of the bus electrode is not extremely reduced, and a dielectric layer that does not easily cause dielectric breakdown is formed. Can do.

さらに、前面基板の誘電体層表面に、上記窪みが形成されているので、このPDPを製造する際に、前面基板と背面基板とを張り合わせると、前面基板と背面基板隔壁との間に隙間が必ず形成され、その後にパネル内を真空排気する工程においてこの隙間を通じてガス分子の移動が容易となる。したがって、真空排気工程を短時間で(段違い井桁隔壁構造の場合と同等の時間で)行うことができる。   Further, since the depression is formed on the surface of the dielectric layer of the front substrate, when manufacturing the PDP, if the front substrate and the rear substrate are bonded together, a gap is formed between the front substrate and the rear substrate partition. Is surely formed, and the movement of gas molecules is facilitated through this gap in the process of evacuating the inside of the panel thereafter. Therefore, the evacuation process can be performed in a short time (in the same time as in the case of the staggered partition wall structure).

よって、上記の効果を奏するPDPを簡単に低コストで短時間に製造できる。
<バス電極の厚みhについての考察>
また、様々な条件でPDPを形成して調べたところ、ガラス基板におけるバス電極の頂部厚みをh、ガラス基板におけるバス電極に起因する段差をtとしたとき、頂部厚みhが2μm以上20μm以下で、段差tが頂部厚みhの0.5倍以上1倍以下であるとき、駆動電圧の低減と貼り合わせたパネルの排気時間の低減を両立することができる。頂部厚みhが2μmより小さいと、バス電極の線抵抗が大きく、駆動波形のなまりが生じるからであり、頂部厚みhが20μmより大きいと、バス電極の塗布工程において用いる導電性ペーストの粘度をかなり高く設定する必要があるため、ディスペンサのノズルが詰まるという問題が生じるからである。また、段差tが頂部厚みhより大きくなる誘電体層を形成する条件を見いだすことは困難である一方、段差tが頂部厚みhの0.5倍より小さくなる誘電体層を形成する条件を見出すことも困難である。段差tが頂部厚みhの0.5倍より小さいもの、段差tが頂部厚みhより大きいものを形成するためには、複数種の形成工程を追加するなどして極めて複雑な製造工程が必要になるからである。
Therefore, a PDP that exhibits the above effects can be easily manufactured at a low cost in a short time.
<Consideration of bus electrode thickness h>
Further, when the PDP was formed and examined under various conditions, when the top thickness of the bus electrode on the glass substrate was h and the step difference due to the bus electrode on the glass substrate was t, the top thickness h was 2 μm or more and 20 μm or less. When the level difference t is 0.5 times or more and 1 time or less of the apex thickness h, it is possible to achieve both a reduction in driving voltage and a reduction in the exhaust time of the bonded panels. This is because if the top thickness h is smaller than 2 μm, the line resistance of the bus electrode is large and the driving waveform is rounded. If the top thickness h is larger than 20 μm, the viscosity of the conductive paste used in the bus electrode coating process is considerably reduced. This is because a problem arises that the nozzle of the dispenser is clogged because it needs to be set high. In addition, it is difficult to find a condition for forming a dielectric layer in which the level difference t is larger than the top thickness h, while a condition for forming a dielectric layer in which the level difference t is smaller than 0.5 times the top thickness h is found. It is also difficult. In order to form the step t smaller than 0.5 times the top thickness h and the step t larger than the top thickness h, an extremely complicated manufacturing process is required by adding a plurality of types of formation processes. Because it becomes.

なお、バス電極を形成する方法として、本実施の形態では導電性ペーストをディスペンサ、フォトリソグラフィー、またはスクリーン印刷で塗布する例を示したが、これに限定されるものではなく、導電性ペーストをインクジェット法などの他の液相直描法を用いて塗布しても同様の形状に形成することができる。
また、誘電体層を形成する方法として、本実施の形態ではプラズマCVD法を示したが、これに限定されるものではなく、他の気相成長法、例えば、シリコン酸化物をスパッタリングガスでスパッタして基板上にシリコン酸化膜を堆積する方法(スパッタ法)、シリコンを酸素含有雰囲気でスパッタリングガスを用いてスパッタして基板上にシリコン酸化膜を堆積する方法(反応性スパッタ法)、シリコン酸化物に熱、電子ビーム、レーザー光などのエネルギーを与えて蒸発させ、基板上にシリコン酸化膜を堆積する方法(蒸着法)などでも誘電体層を緻密に、均一な厚みで、かつ薄く形成できる。
(実施の形態2)
以下、本発明の実施の形態2について、図5を参照して説明する。
Note that as an example of a method for forming a bus electrode, an example in which a conductive paste is applied by dispenser, photolithography, or screen printing is described in this embodiment mode; however, the present invention is not limited thereto. A similar shape can be formed even by coating using another liquid phase direct drawing method such as a method.
In this embodiment, the plasma CVD method is shown as a method for forming the dielectric layer. However, the present invention is not limited to this, and other vapor phase growth methods such as sputtering of silicon oxide with a sputtering gas are used. Then, a method of depositing a silicon oxide film on a substrate (sputtering method), a method of depositing a silicon oxide film on a substrate by sputtering silicon using a sputtering gas in an oxygen-containing atmosphere (reactive sputtering method), silicon oxide A dielectric layer can be formed densely, uniformly, and thinly by a method (evaporation method) in which a silicon oxide film is deposited on a substrate (evaporation method) by applying energy such as heat, electron beam, or laser light to an object to evaporate it. .
(Embodiment 2)
The second embodiment of the present invention will be described below with reference to FIG.

<PDPの構成>
図5は、実施の形態2におけるPDPの前面基板の概略構成を示す断面図である。図5に示したPDPの前面基板は、実施の形態1において図1に示したPDPの前面基板とその構成をほぼ同じくするものであり、バス電極113a,113bが透明電極112a,112bよりガラス基板111側に配されている点が異なるのみであるので、実施の形態1にて説明した事項と重複する事項は、説明を省略する。
<Configuration of PDP>
FIG. 5 is a cross-sectional view showing a schematic configuration of the front substrate of the PDP in the second embodiment. The front substrate of the PDP shown in FIG. 5 has substantially the same configuration as that of the front substrate of the PDP shown in FIG. 1 in the first embodiment, and the bus electrodes 113a and 113b are glass substrates rather than the transparent electrodes 112a and 112b. Since only the points arranged on the 111 side are different, the description of the items overlapping with those described in the first embodiment is omitted.

本実施の形態では、バス電極113a,113bと接する下地層として、ガラス基板111が相当するので、バス電極113a,113bの、ガラス基板111に対する接触角に相当する角度がテーパー角となるが、このテーパー角の好ましい範囲は、実施の形態1と同様である。
<PDPの製造方法>
以下、実施の形態2におけるPDPの製造方法について説明する。
In this embodiment, since the glass substrate 111 corresponds to the base layer in contact with the bus electrodes 113a and 113b, an angle corresponding to the contact angle of the bus electrodes 113a and 113b with respect to the glass substrate 111 is a taper angle. A preferable range of the taper angle is the same as that of the first embodiment.
<Manufacturing method of PDP>
Hereinafter, a method for manufacturing the PDP in the second embodiment will be described.

実施の形態2におけるPDPの製造方法は、実施の形態1におけるPDPの製造方法とほぼ同様であり、実施の形態1では、透明電極を形成した後、バス電極を形成するのに対し、実施の形態2では、バス電極を形成した後、透明電極を形成する点で異なるのみであるので、バス電極の形成工程と透明電極の形成工程とを以下に詳説する。
(i)バス電極の形成工程
まず、ガラス基板の上にバス電極を、ストライプ状にかつ断面において概ね円弧状をなすように形成する。例えば、ディスペンサを用いて導電性ペーストからなる細線をガラス基板の上に塗布し、これを加熱することによって、断面において概ね円弧状をなすようにバス電極を形成する。
The manufacturing method of the PDP in the second embodiment is almost the same as the manufacturing method of the PDP in the first embodiment. In the first embodiment, the bus electrode is formed after the transparent electrode is formed. Since the second embodiment is different only in that the transparent electrode is formed after the bus electrode is formed, the bus electrode forming step and the transparent electrode forming step will be described in detail below.
(I) Bus electrode formation step First, a bus electrode is formed on a glass substrate so as to have a stripe shape and a generally arc shape in cross section. For example, a thin wire made of a conductive paste is applied onto a glass substrate using a dispenser and heated to form a bus electrode so as to form a generally arc shape in cross section.

ディスペンサの用い方は実施の形態1における用い方と同様なので、ここでは説明を省略する。そして、導電性ペーストとして用いられる銀ペーストも、実施の形態1と同じものが用いられ、実施の形態1に示した粘度範囲と同じである。
また、上記ディスペンサを用いる以外に、フォトリソグラフィーを用いる方法もある。フォトリソグラフィーによる製法も、実施の形態1で説明した製法と同様であるので、説明を省略する。
Since the usage of the dispenser is the same as the usage in the first embodiment, the description thereof is omitted here. The silver paste used as the conductive paste is the same as that in the first embodiment, and has the same viscosity range as that in the first embodiment.
In addition to using the dispenser, there is a method using photolithography. Since the manufacturing method by photolithography is the same as the manufacturing method described in Embodiment 1, the description thereof is omitted.

実施の形態1と同様、フォトリソグラフィー以外にスクリーン印刷によっても同様にバス電極を好ましく形成できる。
(ii)透明電極の形成工程
バス電極を形成した後、透明電極材料を、スパッタ法などを用いて堆積させた後、フォトリソグラフィー技術を用いてパターニングすることにより、透明電極をバス電極上に形成する。
Similarly to the first embodiment, the bus electrode can be preferably formed by screen printing as well as photolithography.
(Ii) Transparent electrode formation process After forming the bus electrode, the transparent electrode material is deposited using a sputtering method, and then patterned using a photolithography technique to form the transparent electrode on the bus electrode. To do.

透明電極の形成工程を終了した後、実施の形態1にて示したのと同様に誘電体層、保護層を形成し、封着工程を経て、PDPを作製する。
《本実施の形態におけるPDPの効果》
上記のように構成された前面基板を採用したPDPも、実施の形態1で示したPDPと同様の効果を奏する。すなわち、誘電体層に、対を成す表示電極に挟まれた放電間隙領域において窪みが形成され、かつ誘電体層が薄いため、対を成す表示電極に挟まれた放電間隙での電界強度が強められ、面放電時の放電効率を高めることができ、さらに、保護層表面が曲面形状であるため、PDPを長時間駆動しても段差の形状が経時的にほとんど変化せず、そのうえ、誘電体層が、均一な厚みを有しており、かつバス電極を覆う部分にて極端に薄くならないので、絶縁破壊を起こし難い。
After completing the transparent electrode forming step, a dielectric layer and a protective layer are formed in the same manner as shown in the first embodiment, and a PDP is manufactured through a sealing step.
<< Effect of PDP in this embodiment >>
The PDP employing the front substrate configured as described above also has the same effect as the PDP shown in the first embodiment. That is, a depression is formed in the dielectric gap in the discharge gap region sandwiched between the pair of display electrodes, and the dielectric layer is thin, so that the electric field strength in the discharge gap sandwiched between the pair of display electrodes is increased. Further, since the discharge efficiency during surface discharge can be increased, and the surface of the protective layer is curved, the shape of the step hardly changes over time even when the PDP is driven for a long time. Since the layer has a uniform thickness and does not become extremely thin at the portion covering the bus electrode, it is difficult to cause dielectric breakdown.

したがって、本実施の形態におけるPDPにおいても、消費電力を低減しつつパネル特性の経時的変化を抑制することができる。また、パネル特性が経時的に変化しないため、パネル寿命を伸ばすことができる。
さらに、上記のような構成とした前面基板に、同じ高さの縦隔壁と横隔壁とを有する井桁隔壁構造の背面基板を組み合わせたPDPも、実施の形態1において説明したPDPと同じ効果を奏する。
Therefore, also in the PDP in the present embodiment, it is possible to suppress changes in panel characteristics over time while reducing power consumption. Further, since the panel characteristics do not change with time, the panel life can be extended.
Furthermore, the PDP in which the front substrate having the above-described configuration is combined with the rear substrate having a cross-granular barrier rib structure having vertical barrier ribs and horizontal barrier ribs having the same height also has the same effect as the PDP described in the first embodiment. .

《本実施の形態におけるPDPの製造方法の効果》
上記のように断面略円弧状のバス電極をディスペンサ法などで形成し、誘電体層を薄膜法で形成することにより、きわめて簡単に前面基板の放電空間側に曲面状の窪みを設けることができ、また、プラズマCVD法によって誘電体層を形成するので、実施の形態1と同様、上記効果を奏するPDPを作製することができる。そのうえ、本実施の形態でも、窪みに起因する隙間が形成されるので、前面基板と背面基板とを張り合わせた後パネル内を真空排気する工程を短時間で(段違い井桁隔壁構造の場合と同等の時間で)行うことができる。
<< Effects of PDP Manufacturing Method in Present Embodiment >>
By forming the bus electrode having a substantially arc-shaped cross section as described above by the dispenser method or the like and forming the dielectric layer by the thin film method, it is very easy to provide a curved recess on the discharge space side of the front substrate. In addition, since the dielectric layer is formed by plasma CVD, a PDP having the above effects can be manufactured as in the first embodiment. In addition, since the gap due to the depression is also formed in this embodiment, the process of evacuating the inside of the panel after pasting the front substrate and the rear substrate is performed in a short time (equivalent to the case of the staggered grid structure). Can be done in time).

したがって、上記工程をPDPの製造に採用すれば、実施の形態1と同様、上記効果を奏するPDPを簡単に低コストで短時間に製造できる。
<バス電極hについての考察>
また、ガラス基板におけるバス電極の頂部厚みhと、ガラス基板におけるバス電極に起因する段差tとの関係は、実施の形態1と同じであるので説明を省略する。
Therefore, if the above process is adopted in the manufacture of a PDP, as in the first embodiment, a PDP that exhibits the above effects can be easily manufactured at low cost in a short time.
<Consideration of bus electrode h>
Further, the relationship between the top thickness h of the bus electrode on the glass substrate and the level difference t caused by the bus electrode on the glass substrate is the same as that in the first embodiment, and thus the description thereof is omitted.

なお、本発明の実施の形態においては、導電性ペーストを用いて、バス電極を形成するステップにおいて、ディスペンサ法などを用いる場合を例示したが、インクジェット法などの他の液相直描法を用いてもよい。これらの液相直描方式を用いることにより、ペーストの表面張力を利用して概ね円弧状の断面形状を得ることが可能となる。
また、誘電体層を形成する方法は、実施の形態1と同様、プラズマCVD法以外にスパッタ法、反応性スパッタ法、蒸着法によっても誘電体層を緻密に、均一な厚みで、かつ薄く形成できる。
In the embodiment of the present invention, the case where the dispenser method or the like is used in the step of forming the bus electrode using the conductive paste is exemplified, but the other liquid phase direct drawing method such as the inkjet method is used. Also good. By using these liquid phase direct drawing methods, it becomes possible to obtain a generally arcuate cross-sectional shape by utilizing the surface tension of the paste.
In addition to the plasma CVD method, the dielectric layer is formed by a sputtering method, a reactive sputtering method, and a vapor deposition method in the same manner as in the first embodiment. it can.

また、積層された各膜間の密着性を向上させるために、バス電極に接してCr、Ti、TiNなどの薄膜を用いたり、誘電体層に接してシリコン窒化膜、アルミナ膜、シリコン酸窒化膜などを用いることも可能である。
なお、上記いずれの実施の形態においてもバス電極の断面形状を概ね円弧状としたが、これに限定されるものではなく、バス電極の頂部から裾部にかけて、少なくとも対を成す表示電極の対面領域が曲面状になるように、バス電極が形成されていれば同様の効果を奏する。
In order to improve the adhesion between the laminated films, a thin film such as Cr, Ti, or TiN is used in contact with the bus electrode, or a silicon nitride film, an alumina film, or silicon oxynitride is used in contact with the dielectric layer. It is also possible to use a film or the like.
In any of the above embodiments, the bus electrode has a generally arcuate cross-sectional shape. However, the present invention is not limited to this, and the facing region of the display electrode that forms at least a pair from the top to the bottom of the bus electrode is not limited thereto. If the bus electrode is formed so that the shape is curved, the same effect can be obtained.

以上の各実施の形態においては、誘電体層上に保護層を設けたPDPを用いて説明したが、これに限定されず、誘電体層上に保護膜のないものでも同様に実施可能である。   In each of the above-described embodiments, the description has been given using the PDP in which the protective layer is provided on the dielectric layer. However, the present invention is not limited to this, and the present invention can be similarly implemented even without a protective film on the dielectric layer. .

本願発明は、優れた特性を有するPDPとその製造方法であり、テレビやコンピュータ等の画像表示に用いられるディスプレイ及びその製造方法に利用できる。   The present invention is a PDP having excellent characteristics and a manufacturing method thereof, and can be used for a display used for image display of a television or a computer and a manufacturing method thereof.

(a)は、実施の形態1におけるPDPの要部斜視図であり、(b)は、実施の形態1におけるPDPの概略断面図である。(A) is a principal part perspective view of PDP in Embodiment 1, (b) is a schematic sectional drawing of PDP in Embodiment 1. FIG. 実施の形態1におけるバス電極の透明電極に対するテーパー角を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a taper angle of a bus electrode with respect to a transparent electrode in the first embodiment. ディスペンサを用いてバス電極を形成する工程を示した概略工程図である。It is the schematic process drawing which showed the process of forming a bus electrode using a dispenser. フォトリソグラフィーを用いてバス電極を形成する工程を示した概略工程図である。It is the schematic process drawing which showed the process of forming a bus electrode using photolithography. 実施の形態2におけるPDPの前面基板の概略断面図である。6 is a schematic cross-sectional view of a front substrate of a PDP in Embodiment 2. FIG. 従来のPDPの前面基板を示す概略断面図である。It is a schematic sectional drawing which shows the front substrate of the conventional PDP. 特許文献に記載されたPDPの前面基板を示す概略断面図である。It is a schematic sectional drawing which shows the front substrate of PDP described in patent documents.

符号の説明Explanation of symbols

101 表示電極対
102 スキャン電極
103 サステイン電極
1,111 ガラス基板
2,52,112a,112b 透明電極
3,53,113a,113b バス電極
113P 銀ペースト
113Q,113R バス電極構成要素
4,54,114 誘電体層
5,55 保護層
59 窪み
110 前面基板
120 背面基板
121 放電空間
122 隔壁
101 Display electrode pair 102 Scan electrode 103 Sustain electrode 1, 111 Glass substrate 2, 52, 112a, 112b Transparent electrode 3, 53, 113a, 113b Bus electrode 113P Silver paste 113Q, 113R Bus electrode component 4, 54, 114 Dielectric Layers 5 and 55 Protective layer 59 Recess 110 Front substrate 120 Rear substrate 121 Discharge space 122 Partition

Claims (11)

空間を挟んで2枚の基板が対向配置され、一方の基板において前記空間側主面に表示電極対が延伸して配設されてなるプラズマディスプレイパネルであって、
前記表示電極対は、2本の帯状電極が互いに間隙をあけて並設されてなり、
前記帯状電極の各々は、電極幅方向において、内方から前記間隙側の外端に向けて厚みが漸減するように形成され、
誘電体層は、均一な厚みで、かつ前記表示電極対に沿った状態でこれを覆っていることを特徴とするプラズマディスプレイパネル。
A plasma display panel in which two substrates are arranged opposite to each other with a space interposed therebetween, and a display electrode pair is extended and arranged on the space side main surface on one substrate,
The display electrode pair includes two strip electrodes arranged in parallel with a gap between each other,
Each of the strip electrodes is formed so that the thickness gradually decreases from the inner side toward the outer end on the gap side in the electrode width direction,
The plasma display panel, wherein the dielectric layer has a uniform thickness and covers the dielectric electrode layer along the display electrode pair.
前記帯状電極において、
電極延伸方向に垂直な断面が、中央ほど厚肉になった山形をし、
かつ肉厚が、山頂部から裾部にかけて二次関数的または指数関数的に漸減するよう変化していることを特徴とする請求項1に記載のプラズマディスプレイパネル。
In the strip electrode,
The cross section perpendicular to the electrode stretching direction has a chevron shape that is thicker toward the center.
2. The plasma display panel according to claim 1, wherein the thickness of the plasma display panel is changed so as to gradually decrease in a quadratic function or an exponential function from the peak to the bottom.
前記帯状電極は、
互いに電気的に接続された抵抗膜と、金属材料を含む導電膜とが含まれた
積層構造を有していることを特徴とする請求項1または2に記載のプラズマディスプレイパネル。
The strip electrode is
3. The plasma display panel according to claim 1, wherein the plasma display panel has a laminated structure including a resistance film electrically connected to each other and a conductive film containing a metal material.
前記導電膜が、前記帯状電極の漸減部分を構成しており、
前記導電膜の、前記導電膜と接する下地層に対するテーパー角が、前記断面において30°以上80°以下であることを特徴とする請求項3に記載のプラズマディスプレイパネル。
The conductive film constitutes a gradually decreasing portion of the strip electrode;
4. The plasma display panel according to claim 3, wherein a taper angle of the conductive film with respect to a base layer in contact with the conductive film is 30 ° or more and 80 ° or less in the cross section.
前記誘電体層の厚みは、3μm以上20μm以下の範囲であることを特徴とする請求項1から4のいずれかに記載のプラズマディスプレイパネル。   5. The plasma display panel according to claim 1, wherein the dielectric layer has a thickness in a range of 3 μm to 20 μm. 前記2枚の基板のうち、他方の基板において、前記表示電極対と交差する方向に隔壁が配されていることを特徴とする請求項1から5のいずれかに記載のプラズマディスプレイパネル。   6. The plasma display panel according to claim 1, wherein a partition wall is disposed in a direction intersecting with the display electrode pair on the other of the two substrates. 7. 基板上に表示電極対を延伸形成するステップと、前記表示電極対上に誘電体層を形成するステップとを含むプラズマディスプレイパネルの製造方法であって、
前記表示電極対を延伸形成するステップでは、
2本の帯状電極を一定の間隙をあけて並設し、
前記帯状電極の各々を、
電極幅方向において、内方から前記間隙側の外端に向けて厚みが漸減するように
形成し、
前記誘電体層を形成するステップでは、気相成長法を用いることを特徴とするプラズマディスプレイパネルの製造方法。
A method of manufacturing a plasma display panel, comprising: extending a display electrode pair on a substrate; and forming a dielectric layer on the display electrode pair,
In the step of extending the display electrode pair,
Two strip electrodes are arranged side by side with a certain gap,
Each of the strip electrodes is
In the electrode width direction, formed so that the thickness gradually decreases from the inside toward the outer end on the gap side,
In the step of forming the dielectric layer, a vapor phase growth method is used.
前記表示電極対を延伸形成するステップでは、
金属材料を含む導電性ペーストを前記基板に塗布して導電膜を形成するサブステップを含むことを特徴とする請求項7記載のプラズマディスプレイパネルの製造方法。
In the step of extending the display electrode pair,
8. The method of manufacturing a plasma display panel according to claim 7, further comprising a sub-step of forming a conductive film by applying a conductive paste containing a metal material to the substrate.
前記導電膜を形成するサブステップは、ディスペンサ法、フォトリソグラフィー法、インクジェット法もしくはスクリーン印刷法を用いることを特徴とする請求項8に記載のプラズマディスプレイパネルの製造方法。   9. The method of manufacturing a plasma display panel according to claim 8, wherein the sub-step of forming the conductive film uses a dispenser method, a photolithography method, an ink jet method, or a screen printing method. 前記気相成長法として、プラズマCVD法、スパッタ法、反応性スパッタ法もしくは蒸着法の中から選んだ方法を用いて誘電体層材料を気相成長させることにより誘電体層を形成することを特徴とする請求項7から9のいづれかに記載のプラズマディスプレイパネルの製造方法。   As the vapor phase growth method, a dielectric layer is formed by vapor phase growth of a dielectric layer material using a method selected from a plasma CVD method, a sputtering method, a reactive sputtering method or a vapor deposition method. A method for manufacturing a plasma display panel according to any one of claims 7 to 9. 前記表示電極対と前記誘電体層とを形成した一方の基板に、前記表示電極対と交差する方向に隔壁が配された他方の基板を張り合わせることを特徴とする請求項7から10のいずれかに記載のプラズマディスプレイパネルの製造方法。   11. The substrate according to claim 7, wherein the substrate on which the partition is arranged in a direction crossing the display electrode pair is bonded to the substrate on which the display electrode pair and the dielectric layer are formed. A method for producing the plasma display panel according to claim 1.
JP2005018724A 2005-01-26 2005-01-26 Plasma display panel and its manufacturing method Pending JP2006210069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005018724A JP2006210069A (en) 2005-01-26 2005-01-26 Plasma display panel and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005018724A JP2006210069A (en) 2005-01-26 2005-01-26 Plasma display panel and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006210069A true JP2006210069A (en) 2006-08-10

Family

ID=36966679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018724A Pending JP2006210069A (en) 2005-01-26 2005-01-26 Plasma display panel and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006210069A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155809A1 (en) * 2007-06-21 2008-12-24 Hitachi, Ltd. Plasma display panel and manufacturing method for plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155809A1 (en) * 2007-06-21 2008-12-24 Hitachi, Ltd. Plasma display panel and manufacturing method for plasma display panel

Similar Documents

Publication Publication Date Title
US6897564B2 (en) Plasma display panel having trench discharge cells with one or more electrodes formed therein and extended to outside of the trench
KR101109794B1 (en) Plasma display panel
JP2003151449A (en) Plasma display panel and its manufacturing method
KR20030035741A (en) Plasma display panel and method of manufacturing the same
US6255780B1 (en) Plasma display panel
KR100660826B1 (en) Plasma display panel
JP2006210069A (en) Plasma display panel and its manufacturing method
JP2007080758A (en) Plasma display panel and its manufacturing method
US20050218806A1 (en) Method for manufacturing a plasma display panel
KR100889421B1 (en) Method for manufacturing plasma display panel
JP2006228639A (en) Plasma display panel
US20070085479A1 (en) Plasma display panel (PDP) and its method of manufacture
JP3440921B2 (en) Gas discharge panel and method of manufacturing the same
US7999472B2 (en) Plasma display panel
US20090149103A1 (en) Plasma display panel and method for manufacturing the same
JPH11329256A (en) Back substrate for ac-type color plasma display panel
JP3979450B2 (en) Display panel electrode forming method
EP2219202B1 (en) Plasma display panel and method of manufacturing the same
JP2001265252A (en) Plate with electrode, method for manufacturing the same, gas discharge panel using the same and method for manufacturing that panel
JP4791439B2 (en) Plasma display panel and manufacturing method thereof
JP2001283738A (en) Plasma display panel and its manufacturing method
KR100578866B1 (en) Plasma display panel and manufacturing method of the same
JP2004006426A (en) Method of manufacture gas discharge display device
JPH07111134A (en) Gas discharge display panel and electrode forming method therefor
US20070152585A1 (en) Plasma display panel