JP2006209786A - Ic tag, receiver and reading method - Google Patents

Ic tag, receiver and reading method Download PDF

Info

Publication number
JP2006209786A
JP2006209786A JP2006040784A JP2006040784A JP2006209786A JP 2006209786 A JP2006209786 A JP 2006209786A JP 2006040784 A JP2006040784 A JP 2006040784A JP 2006040784 A JP2006040784 A JP 2006040784A JP 2006209786 A JP2006209786 A JP 2006209786A
Authority
JP
Japan
Prior art keywords
memory
random number
semiconductor device
information
tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006040784A
Other languages
Japanese (ja)
Other versions
JP4279841B2 (en
Inventor
Mitsuo Usami
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006040784A priority Critical patent/JP4279841B2/en
Publication of JP2006209786A publication Critical patent/JP2006209786A/en
Application granted granted Critical
Publication of JP4279841B2 publication Critical patent/JP4279841B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small semiconductor device with a congestion control function by constituting the congestion control function by simple logic regarding an IC chip etc. to be mounted on an IC tag etc. <P>SOLUTION: The IC chip 12 has a memory 16 which stores information on first random number 11 and number other than the first random number (such as a recognition number 17) and the IC chip 12 transmits the information in the memory 16 by non-contact with time difference according to a numeric value of the first random number 11, a memory address counter 13 is also used for transmission control of memory data and the logic is constituted in a simple fashion by setting the first random number 11 in the memory address counter 13 of the IC chip 12 for controlling the time difference. Thus, the semiconductor device with small size, namely size below 0.5 mm square and realizing congestion control is constituted. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置に関し、特にICタグなどに用いられる輻輳制御機能付きICチップの構成に適用して有効な技術に関する。   The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to the configuration of an IC chip with a congestion control function used for an IC tag or the like.

例えば、本発明者が検討した技術として、受信装置と複数のICタグとの間で、信号を授受することによって、ICタグの識別を行うとき、複数のICタグからの信号による輻輳を制御する手段として、以下の技術が考えられる(例えば、特許文献1参照)。   For example, as a technique studied by the present inventor, when an IC tag is identified by exchanging signals between a receiving device and a plurality of IC tags, congestion due to signals from the plurality of IC tags is controlled. As a means, the following technique can be considered (for example, refer to Patent Document 1).

まず、ICタグが受信装置からの送信要求に対して、そのICタグの中に持つ認識番号を1ビットずつ送信する。受信装置は、受信した認識番号の1ビットをICタグへ返送する。そして、ICタグは、返送された1ビットと送信した1ビットとを比較して、等しければ次の1ビットを送信し、異なれば他のICタグが存在していることになるので、送信を停止する。そして、すべてのビットを送信して、受信装置が正常に認識番号を受信したことの連絡を受けると、そのICタグはそれ以降の応答をすべて終了する。このシーケンスを繰り返すことによって複数のICタグが存在しても個別に認識することが可能となる。
特表平10−021691号公報(第1頁の要約など)
First, in response to a transmission request from the receiving device, the IC tag transmits the identification number held in the IC tag bit by bit. The receiving device returns 1 bit of the received identification number to the IC tag. Then, the IC tag compares the returned 1 bit with the transmitted 1 bit, and if it is equal, the next 1 bit is transmitted, and if it is different, the other IC tag is present. Stop. When all the bits are transmitted and the reception device receives a notification that the identification number has been normally received, the IC tag ends all subsequent responses. By repeating this sequence, it is possible to individually recognize a plurality of IC tags even if they exist.
JP 10-021691 gazette (summary of the first page)

ところで、前記のようなICタグなどの輻輳を制御する技術について、本発明者が検討した結果、以下のようなことが明らかとなった。   By the way, as a result of examination by the present inventor on the technology for controlling congestion of the IC tag and the like as described above, the following has been clarified.

例えば、前記の方法では、複数のICタグを識別するために複雑な論理回路を必要とする。なぜならば、ICタグは、認識番号の複数ビットを連続して送信することはしないで、1ビット単位に受信装置との送受信を繰り返すため、複雑なコマンドを必要とし、動作ステージ数が多く、複雑なフリップフロップを必要とし、送受信の切り替えを複雑に制御する必要があり、メモリアドレスカウンタに複雑な制御を必要とし、データの比較回路を必要とするからである。   For example, the above method requires a complicated logic circuit to identify a plurality of IC tags. This is because the IC tag does not continuously transmit a plurality of bits of the identification number, and repeats transmission and reception with the receiving device in 1-bit units, requiring a complicated command, a large number of operation stages, and complicated. This is because a complicated flip-flop is required, and transmission / reception switching must be controlled in a complicated manner, the memory address counter needs complicated control, and a data comparison circuit is required.

この論理回路の複雑性によって、半導体装置のサイズが大きくなり、このことは、半導体装置のコスト上昇を招くことになり、ICタグの普及を阻害する要因ともなる。   The complexity of the logic circuit increases the size of the semiconductor device, which increases the cost of the semiconductor device and hinders the spread of IC tags.

そこで、本発明の目的は、ICタグなどに実装されるICチップなどにおいて、輻輳制御機能を簡単な論理で構成し、小さいサイズの輻輳制御機能付き半導体装置を提供するものである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a small-sized semiconductor device with a congestion control function by configuring a congestion control function with simple logic in an IC chip mounted on an IC tag or the like.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

前記の課題を解決する第1の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置のメモリアドレスカウンタには当該第1の乱数を時間差制御のためにセットされることを特徴とする半導体装置とすることである。   A first means for solving the above-mentioned problem has a memory for storing information other than the first random number and the first random number in a semiconductor device that sends information in a non-contact manner, and the first random number In the semiconductor device that transmits information in the memory with a time difference according to the numerical value of the semiconductor device, the first random number is set in the memory address counter of the semiconductor device for time difference control. It is.

前記の課題を解決する第2の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、当該複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。   A second means for solving the above-mentioned problem has a memory for storing information other than the first random number and the first random number in the plurality of semiconductor devices that send information in a non-contact manner, When the semiconductor device operates in synchronization with an external clock and detects that the plurality of semiconductor devices are operating in a receiving device outside the semiconductor device, the semiconductor device operates according to the first random number. A semiconductor device is characterized in that each semiconductor device transmits information in a memory in the semiconductor device with a time difference.

前記の課題を解決する第3の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、当該半導体装置の外部にある受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出して、さらに当該受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。   According to a third means for solving the above problem, the first random number, the second random number, and information other than the first and second random numbers are stored in a plurality of semiconductor devices that send information in a non-contact manner. And when the plurality of semiconductor devices operate in synchronization with an external clock and the receiving device outside the semiconductor device detects that the plurality of semiconductor devices are operating, According to the numerical value of the first random number, each semiconductor device transmits information in the memory in the semiconductor with a time difference, and in the receiving device, a plurality of semiconductor devices have the same first random number. The semiconductor device is characterized in that each semiconductor device transmits information in a memory in the semiconductor with a time difference according to the value of the second random number of the semiconductor device. It is.

前記の課題を解決する第4の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該メモリはさらにエラー検出コードを記憶し、複数の半導体装置が外部のクロックに同期して動作するとき、当該複数の半導体装置から当該エラー検出コードも送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数の半導体装置が動作していることを検出することを特徴とする半導体装置とすることである。   According to a fourth means for solving the above problem, the semiconductor device for transmitting information in a non-contact manner has a memory for storing information other than the first random number and the first random number, and the first random number In the semiconductor device that sends information in the memory with a time difference according to the numerical value of the memory, the memory further stores an error detection code, and when the plurality of semiconductor devices operate in synchronization with an external clock, the plurality of semiconductor devices The error detection code is also transmitted, and the receiving device receives the error detection code as a logical sum, and recognizes that the error detection code does not appear in the singular case. It is a semiconductor device characterized by detecting that is operating.

前記の課題を解決する第5の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、半導体装置内に第1の乱数と同じビット数のカウンタを持ち、第1の乱数を当該カウンタにセットして、外部からのクロックによりカウンタを変化させて、当該カウンタの内容が特定のコードに達したときに当該半導体装置内にあるメモリ内の情報を送出することを特徴とする半導体装置とすることである。   According to a fifth means for solving the above problem, the semiconductor device for transmitting information in a contactless manner has a memory for storing information other than the first random number and the first random number, and the first random number In the semiconductor device that transmits information in the memory with a time difference according to the numerical value of the above, the semiconductor device has a counter having the same number of bits as the first random number, sets the first random number in the counter, and receives an external clock The semiconductor device is characterized in that the information in the memory in the semiconductor device is transmitted when the content of the counter reaches a specific code by changing the counter.

前記の課題を解決する第6の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の外部から搬送波信号がLレベルからHレベルに一定時間継続し、その後、いったんLレベルに落ちて、一定時間経過後に再びHレベルとなった時に最初のクロックと認識することを特徴とする半導体装置とすることである。   A sixth means for solving the above-mentioned problem has a memory for storing information other than the first random number and the first random number in a semiconductor device that sends information in a non-contact manner, and the first random number In the semiconductor device that transmits information in the memory with a time difference according to the numerical value of, the carrier wave signal from the outside of the semiconductor device continues from the L level to the H level for a certain period of time, then falls to the L level, and after a certain time has elapsed. The semiconductor device is characterized in that when it becomes H level again, it is recognized as the first clock.

前記の課題を解決する第7の手段は、非接触で情報を送出する半導体装置の中に、第1の乱数と当該第1の乱数以外の情報を記憶するメモリを持ち、当該第1の乱数の数値に従って、時間差をもってメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第1の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。   A seventh means for solving the above-mentioned problem has a memory for storing information other than the first random number and the first random number in a semiconductor device that sends information in a non-contact manner, and the first random number In the semiconductor device that sends the information in the memory with a time difference according to the numerical value of, the semiconductor device holds a counter indicating the address of the memory, and the counter sets the numerical value of the first random number. In other words, the semiconductor device is also used as a counting operation.

前記の課題を解決する第8の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体チップが時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用することを特徴とする半導体装置とすることである。   According to an eighth means for solving the above problem, the first random number, the second random number, and information other than the first and second random numbers are stored in a plurality of semiconductor devices that send information in a non-contact manner. And when the plurality of semiconductor devices operate in synchronization with an external clock and the receiving device detects that the plurality of semiconductor devices are operating, according to the first random number. When each semiconductor chip sends out information in a memory in the semiconductor device with a time difference, and the receiving device detects that a plurality of semiconductor devices possess the same first random number, the semiconductor device In the semiconductor device in which each semiconductor device transmits information in the memory in the semiconductor with a time difference according to the value of the second random number in the semiconductor device, the semiconductor device includes the memory Holding the counter indicating the address, the counter is to the semiconductor device which is characterized in that also serves as a counting operation by setting the value of the second random number.

前記の課題を解決する第9の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該の第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該第2の乱数の数値をセットするための信号は、外部からの最後のクロック信号がHレベルからLレベルに変わった後に特定の変調期間が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることにより実現することを特徴とする半導体装置とすることである。   According to a ninth means for solving the above-mentioned problems, the first random number, the second random number, and information other than the first and second random numbers are stored in a plurality of semiconductor devices that send information in a non-contact manner. When the plurality of semiconductor devices operate in synchronization with an external clock and the receiving device detects that the plurality of semiconductor devices are operating, the first random number value is stored. When each of the semiconductor devices transmits information in a memory in the semiconductor device with a time difference, and the receiving device detects that a plurality of semiconductor devices possess the same first random number, the semiconductor In a semiconductor device in which each semiconductor device transmits information in a memory in the semiconductor device with a time difference according to the value of the second random number of the device, the semiconductor device includes the memory A signal for setting the value of the second random number in the semiconductor device which also holds the counter indicating the address of the second address and performs the counting operation by setting the value of the second random number. Is realized by obtaining a timing in which a specific modulation period exists after the last external clock signal changes from H level to L level, and the carrier wave returns to the initial carrier wave amplitude after the certain time. The semiconductor device is characterized.

前記の課題を解決する第10の手段は、非接触で情報を送出する複数の半導体装置の中に、第1の乱数と第2の乱数と当該第1及び第2の乱数以外の情報を記憶するメモリを持ち、当該複数の半導体装置が外部からのクロックに同期して動作して、受信装置において、複数の半導体装置が動作していることを検出したとき、当該第1の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出して、さらに受信装置において、複数の半導体装置が同一の第1の乱数を所有することを検出したとき、半導体装置の当該第2の乱数の数値に従って、それぞれの半導体装置が時間差をもって当該半導体装置内にあるメモリ内の情報を送出する半導体装置において、当該半導体装置の中には、当該メモリのアドレスを示すカウンタを保持して、当該カウンタは当該第2の乱数の数値をセットしてカウント動作することと兼用とする半導体装置において、当該半導体装置内には、当該カウンタがメモリのアドレスを示すカウンタとして使用されていることを示すフリップフロップが存在することを特徴とする半導体装置とすることである。   According to a tenth means for solving the above problem, the first random number, the second random number, and information other than the first and second random numbers are stored in a plurality of semiconductor devices that send information without contact. And when the plurality of semiconductor devices operate in synchronization with an external clock and the receiving device detects that the plurality of semiconductor devices are operating, according to the first random number. When each semiconductor device sends out information in a memory in the semiconductor device with a time difference, and the receiving device detects that a plurality of semiconductor devices possess the same first random number, the semiconductor device In the semiconductor device in which each semiconductor device transmits information in the memory in the semiconductor device with a time difference according to the value of the second random number, In the semiconductor device that holds the counter indicating the address of the second memory, and the counter is also used for the counting operation by setting the value of the second random number, in the semiconductor device, the counter The semiconductor device is characterized by the presence of a flip-flop indicating that the counter is used as a counter.

よって、前記の半導体装置によれば、シンプルな回路構成で輻輳制御機能を実現することが可能となる。そして、小さいサイズすなわち0.5mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。   Therefore, according to the semiconductor device, the congestion control function can be realized with a simple circuit configuration. A semiconductor device capable of controlling congestion with a small size, that is, a size of 0.5 mm square or less can be configured.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

(1)シンプルな論理回路を構成して輻輳制御用ICタグを実現することが可能となる。   (1) A congestion control IC tag can be realized by configuring a simple logic circuit.

(2)コマンドを必要としないので、そのために複雑なデコード回路が不要であり、簡潔に論理を構成することができる。   (2) Since no command is required, a complicated decoding circuit is not required for this purpose, and the logic can be simply configured.

(3)動作ステージに繰り返しが多いため、制御するフリップフロップを少なくすることができ、簡潔な論理を構成することができる。   (3) Since there are many repetitions in the operation stage, the number of flip-flops to be controlled can be reduced, and a simple logic can be configured.

(4)メモリアドレスカウンタをメモリデータの送出制御と兼用することができ、簡潔に論理を構成することができる。   (4) The memory address counter can also be used as memory data transmission control, and the logic can be simply configured.

(5)前記(1)〜(4)により、小さいサイズすなわち0.5mm角以下のサイズで輻輳制御が可能な半導体装置を構成することが可能となる。   (5) By the above (1) to (4), it is possible to configure a semiconductor device capable of controlling congestion with a small size, that is, a size of 0.5 mm square or less.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that in all the drawings for explaining the embodiments, the same members are denoted by the same reference numerals, and the repeated explanation thereof is omitted.

(実施の形態1)
図1は本発明の実施の形態1である半導体装置の構成を示すブロック図である。
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of a semiconductor device according to the first embodiment of the present invention.

まず、図1により、本実施の形態1の半導体装置の構成の一例を説明する。本実施の形態1の半導体装置は、例えば、ICチップ12とされ、メモリアドレスカウンタ13、アンテナ14、整流回路15、メモリ16、第1のフリップフロップ18などから構成されている。   First, an example of the configuration of the semiconductor device according to the first embodiment will be described with reference to FIG. The semiconductor device according to the first embodiment is, for example, an IC chip 12 and includes a memory address counter 13, an antenna 14, a rectifier circuit 15, a memory 16, a first flip-flop 18, and the like.

メモリ16内には、第1の乱数11、認識番号17などの情報があらかじめ書き込まれている。   Information such as the first random number 11 and the identification number 17 is written in the memory 16 in advance.

メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すカウンタであり、第1の乱数11と同じビット数を持つ。   The memory address counter 13 is a counter indicating the bit address of the memory 16 and has the same number of bits as the first random number 11.

次に、図1により、本実施の形態1の半導体装置の動作を説明する。まず、アンテナ14が外部からの電磁波を受けて、整流回路15において直流電圧が生成される。   Next, the operation of the semiconductor device according to the first embodiment will be described with reference to FIG. First, the antenna 14 receives an electromagnetic wave from the outside, and a DC voltage is generated in the rectifier circuit 15.

そして、第1のフリップフロップ18は、初期状態として“H”にセットされ、このとき、メモリ16内の第1の乱数11が、メモリアドレスカウンタ13にセットされる。   The first flip-flop 18 is set to “H” as an initial state. At this time, the first random number 11 in the memory 16 is set to the memory address counter 13.

次に、外部にある受信装置からのクロックを受信して、メモリアドレスカウンタ13はカウントアップ又はカウントダウンを行う。   Next, upon receiving a clock from an external receiving device, the memory address counter 13 counts up or down.

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、“0”)に達した時、第1のフリップフロップ18が“L”にセットされ、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して外部の受信装置へ送信される。   When the content of the memory address counter 13 reaches a specific code (for example, “0”), the first flip-flop 18 is set to “L”, and the information in the memory 16 such as the identification number 17 is The signal is transmitted to an external receiving device via the rectifier circuit 15 and the antenna 14.

すなわち、第1の乱数11の数値に従って、時間差をもって、認識番号17などのメモリ16内の情報がICチップ12から送出されることとなる。   That is, the information in the memory 16 such as the identification number 17 is transmitted from the IC chip 12 with a time difference according to the value of the first random number 11.

また、非接触で情報を送出するICチップ12が複数個存在する場合、当該複数のICチップ12が外部からのクロックに同期して同時に動作する。この場合は、それぞれのICチップ12のメモリ16の中には、あらかじめ、第1の乱数11が無作為に書き込まれているので、当該第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもって当該ICチップ12のメモリ16内の情報を送出する。   Further, when there are a plurality of IC chips 12 that send information in a non-contact manner, the plurality of IC chips 12 operate simultaneously in synchronization with an external clock. In this case, since the first random number 11 is randomly written in advance in the memory 16 of each IC chip 12, each IC chip 12 is in accordance with the value of the first random number 11. Information in the memory 16 of the IC chip 12 is transmitted with a time difference.

また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すとともに、第1の乱数11の数値をセットしてカウント動作することと兼用しているので、シンプルな回路構成で輻輳制御を行うことが可能となる。   In addition, the memory address counter 13 indicates the bit address of the memory 16 and also functions as a count operation by setting the numerical value of the first random number 11, so that congestion control can be performed with a simple circuit configuration. It becomes possible.

次に、第1のフリップフロップ18の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第1の乱数11をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは、第1のフリップフロップ18の出力が“H”のときにセットされる。メモリアドレスカウンタ13にセットされた第1の乱数11が、受信装置からのクロックにより、カウントアップ又はカウントダウンして“0”になったときに、第1のフリップフロップ18の出力が“L”にセットされ、メモリアドレスに従って認識番号17などのメモり16内の情報が送出される。   Next, the function of the first flip-flop 18 will be briefly described. In order to realize the above operation, a stage for temporarily setting the first random number 11 in the memory 16 to the memory address counter 13 is necessary. This is set when the output of the first flip-flop 18 is "H". When the first random number 11 set in the memory address counter 13 counts up or down by the clock from the receiving device and becomes “0”, the output of the first flip-flop 18 becomes “L”. The information in the memory 16 such as the identification number 17 is transmitted according to the memory address.

(実施の形態2)
図2は本発明の実施の形態2である半導体装置の構成を示すブロック図である。
(Embodiment 2)
FIG. 2 is a block diagram showing the configuration of the semiconductor device according to the second embodiment of the present invention.

図2に示すように、本実施の形態2の半導体装置は、例えば、ICチップ12とされ、前記実施の形態1の半導体装置に、さらに第2のフリップフロップ21を設け、メモリ16内の情報として第2の乱数22を追加したものである。   As shown in FIG. 2, the semiconductor device according to the second embodiment is, for example, an IC chip 12. The semiconductor device according to the first embodiment is further provided with a second flip-flop 21, and information in the memory 16 is provided. As a result, the second random number 22 is added.

次に、図2により、本実施の形態2の半導体装置の動作を説明する。まず、前記実施の形態1と同様にして、外部からの電磁波を受けて、整流回路15において直流電圧が生成され、メモリ16内の第1の乱数11が、メモリアドレスカウンタ13にセットされ、メモリアドレスカウンタ13はカウントアップ又はカウントダウンする。   Next, the operation of the semiconductor device according to the second embodiment will be described with reference to FIG. First, in the same manner as in the first embodiment, a DC voltage is generated in the rectifier circuit 15 in response to an external electromagnetic wave, and the first random number 11 in the memory 16 is set in the memory address counter 13, and the memory The address counter 13 counts up or down.

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、“0”)に達した時、第1のフリップフロップ18が“L”にセットされ、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。   When the content of the memory address counter 13 reaches a specific code (for example, “0”), the first flip-flop 18 is set to “L”, and the information in the memory 16 such as the identification number 17 is It is transmitted via the rectifier circuit 15 and the antenna 14.

そして、複数のICチップ12が外部からのクロックに同期して同時に動作し、ICチップ12の外部にある受信装置において、複数のICチップ12が存在して動作することを検出して、第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出した後、さらに、当該受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したときは、第2のフリップフロップ21が“H”にセットされる。   The plurality of IC chips 12 operate simultaneously in synchronization with a clock from the outside, and in the receiving device outside the IC chip 12, it is detected that the plurality of IC chips 12 exist and operate, and the first After each IC chip 12 transmits information in the memory 16 in the IC chip 12 with a time difference according to the numerical value of the random number 11, the plurality of IC chips 12 in the receiving device further have the same first random number. 11 is detected, the second flip-flop 21 is set to “H”.

すると、第2の乱数22がメモリアドレスカウンタ13にセットされ、カウントアップ又はカウントダウンが行われる。   Then, the second random number 22 is set in the memory address counter 13, and count-up or count-down is performed.

そして、メモリアドレスカウンタ13の内容が特定のコード(例えば、“0”)に達した時、認識番号17などのメモリ16内の情報が、整流回路15及びアンテナ14を介して送信される。   When the content of the memory address counter 13 reaches a specific code (for example, “0”), information in the memory 16 such as the identification number 17 is transmitted via the rectifier circuit 15 and the antenna 14.

よって、第1の乱数11の数値に従って、時間差をもって、認識番号17などのメモリ16内の情報が送出された後、さらに、受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したとき、第2の乱数22の数値に従って、それぞれのICチップ12が時間差をもって、認識番号17などのメモリ16内の情報を送出することとなる。   Therefore, after the information in the memory 16 such as the identification number 17 is transmitted with a time difference according to the value of the first random number 11, the plurality of IC chips 12 further receive the same first random number 11 in the receiving device. When the possession is detected, each IC chip 12 transmits information in the memory 16 such as the identification number 17 with a time difference according to the value of the second random number 22.

また、メモリアドレスカウンタ13は、メモリ16のビットアドレスを示すとともに、第2の乱数22の数値をセットしてカウント動作することと兼用している。   The memory address counter 13 indicates the bit address of the memory 16 and is also used for counting by setting the numerical value of the second random number 22.

次に、第2のフリップフロップ21の機能を簡単に説明する。前記の動作を実現するには、メモリ16内にある第2の乱数22をいったんメモリアドレスカウンタ13にセットするステージが必要である。これは第2のフリップフロップ21の出力が“H”のときにセットされる。メモリアドレスカウンタ13にセットされた第2の乱数22が、受信装置からのクロックにより、カウントアップ又はカウントダウンして“0”となったときに、第2のフリップフロップ21の出力が“L”にセットされ、メモリアドレスに従って認識番号17などのメモリ16内の情報が送出される。   Next, the function of the second flip-flop 21 will be briefly described. In order to realize the above operation, a stage for temporarily setting the second random number 22 in the memory 16 to the memory address counter 13 is necessary. This is set when the output of the second flip-flop 21 is "H". When the second random number 22 set in the memory address counter 13 counts up or down by the clock from the receiving device and becomes “0”, the output of the second flip-flop 21 becomes “L”. The information in the memory 16 such as the identification number 17 is transmitted according to the memory address.

第1の乱数11と第2の乱数22をもつ理由は輻輳制御の離散確率による。第1の乱数11や第2の乱数22はメモリデータの送出するタイミングを決定していることと、あらかじめICチップ12の製造時に使用者によりアットランダムに書き込まれるため、有限ビット長となる。   The reason for having the first random number 11 and the second random number 22 is due to the discrete probability of congestion control. The first random number 11 and the second random number 22 have a finite bit length because they determine the timing for sending the memory data and are written at random by the user at the time of manufacturing the IC chip 12 in advance.

したがって、ある確率で同じ乱数が衝突することは原理的に避けることが出来ない。衝突しているかどうかはエラー検出コードが乱れるために受信装置で検出することが可能である。   Therefore, it is unavoidable in principle that the same random numbers collide with a certain probability. Whether or not there is a collision can be detected by the receiving device because the error detection code is disturbed.

したがって、このとき受信装置側からモード切り替えの変調信号をICチップ12に送信することによって、各ICチップ12が持っている第2の乱数22によって再度メモリデータを送出する。第1の乱数11と第2の乱数22が全く同じで衝突する確率は一般に0ではないが、極めて小さくなる。   Therefore, at this time, by transmitting a modulation signal for mode switching from the receiving device side to the IC chip 12, the memory data is transmitted again by the second random number 22 possessed by each IC chip 12. The probability that the first random number 11 and the second random number 22 are exactly the same and collide is generally not 0, but is extremely small.

(実施の形態3)
本発明の実施の形態3は、例えば、ICチップを実装したICタグとされ、前記実施の形態1又は2である半導体装置(ICチップ12)のメモリ16内の情報として、さらに、エラー検出コードを追加したものである。
(Embodiment 3)
The third embodiment of the present invention is, for example, an IC tag on which an IC chip is mounted, and further includes an error detection code as information in the memory 16 of the semiconductor device (IC chip 12) according to the first or second embodiment. Is added.

図3は、本実施の形態3において、半導体装置の受信信号を示す信号波形図である。   FIG. 3 is a signal waveform diagram showing a received signal of the semiconductor device in the third embodiment.

図3により、本実施の形態3の半導体装置の動作を説明する。まず、ICチップ12において、外部からの信号が受信されると、キャリア変調信号31は、図3のようにキャリアがない“L”レベルからキャリアがある“H”レベルに変更される。そして、“H”レベルに一定時間継続し、その後、いったん“L”レベルに落ちて、一定時間経過後に再び“H”レベルとなった時に最初のクロック信号32と認識される。   The operation of the semiconductor device according to the third embodiment will be described with reference to FIG. First, when an external signal is received in the IC chip 12, the carrier modulation signal 31 is changed from "L" level where there is no carrier to "H" level where there is a carrier as shown in FIG. Then, it continues to the “H” level for a certain period of time, then once falls to the “L” level, and when it becomes the “H” level again after a certain period of time, it is recognized as the first clock signal 32.

このあと連続的に、クロック信号が受信装置のアンテナからICチップ12を含むICタグに与えられる。このクロック信号により、すべてのICタグは所定のメモリ16の内容を送出する。   Thereafter, a clock signal is continuously supplied from the antenna of the receiving device to the IC tag including the IC chip 12. In response to this clock signal, all IC tags send out the contents of a predetermined memory 16.

このとき、所定のビットを受信装置が受信して、エラー検出コードを確認して、エラーがあると、複数のICタグがあるか、本当にエラーになったかのどちらかであるので、そのまま受信装置はクロック信号を送出し続ける。   At this time, the receiving device receives a predetermined bit, confirms the error detection code, and if there is an error, either the presence of a plurality of IC tags or a real error has occurred. Continue sending clock signals.

各ICタグは、自分のメモリ16内の第1の乱数11を自分のメモリアドレスカウンタ13にセットして、第1の乱数11に従って、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が“0”となったときに自分のメモリ16の内容をクロック信号により送出する。   Each IC tag sets the first random number 11 in its own memory 16 in its own memory address counter 13 and proceeds to count up or count down by a clock signal according to the first random number 11. When the memory address counter 13 becomes “0”, the contents of its own memory 16 are transmitted by a clock signal.

さらに、受信装置は、所定のビットを受信して、エラー検出コードを確認する。エラーがあると、複数のICタグがあるか、又は本当にエラーになったかのどちらかであるので、受信装置が所定のクロックをICタグに送信した後、モード切り替え変調信号33を送信する。   Further, the receiving device receives the predetermined bit and confirms the error detection code. If there is an error, either there are a plurality of IC tags or a real error has occurred, so the receiving apparatus transmits a mode switching modulation signal 33 after transmitting a predetermined clock to the IC tag.

これによって、各ICタグは各ICタグの中のメモリ16内にある第2の乱数22を自分のメモリアドレスカウンタ13にセットして、クロック信号によりカウントアップ又はカウントダウンを進めていく。メモリアドレスカウンタ13が“0”となったときに、自分のメモリ16内の情報をクロック信号により送出する。   As a result, each IC tag sets the second random number 22 in the memory 16 in each IC tag to its own memory address counter 13 and proceeds to count up or count down by the clock signal. When the memory address counter 13 becomes “0”, information in its own memory 16 is sent out by a clock signal.

以上のように、非接触で情報を送出するICチップ12の中に、あらかじめ書き込まれた第1の乱数11と第1の乱数11以外の情報を記憶するメモリ16を持ち、第1の乱数11の数値に従って、時間差をもってメモリ16内の情報を送出するICチップ12において、第1の乱数11以外にはエラー検出コードを持ち、複数のICチップ12が外部のクロックにより、同時に動作するとき、エラー検出コードも複数のICチップ12から同時に送出されて、受信装置において、当該エラー検出コードは論理的和で受信されて、単数の場合では出現しないエラー検出コードであることを認識して、受信装置において複数のICチップ12が動作していることを検出する。   As described above, the IC chip 12 that sends information in a contactless manner has the first random number 11 written in advance and the memory 16 for storing information other than the first random number 11, and the first random number 11 In the IC chip 12 that sends the information in the memory 16 with a time difference according to the numerical value of the error code, an error detection code other than the first random number 11 has an error detection code, and when the plurality of IC chips 12 operate simultaneously with an external clock, an error occurs. The detection code is also sent from the plurality of IC chips 12 at the same time, and the reception device receives the error detection code as a logical sum and recognizes that it is an error detection code that does not appear in the singular case. , It is detected that a plurality of IC chips 12 are operating.

また、非接触で情報を送出する複数のICチップ12の中に、あらかじめ書き込まれた第1の乱数11及び第2の乱数22と第1の乱数11及び第2の乱数22以外の情報を記憶するメモリ16をもち、複数のICチップ12が外部からのクロックに同期して同時に動作して、受信装置において、複数のICチップ12が存在して動作することを検出したとき、第1の乱数11の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出して、さらに受信装置において、複数のICチップ12が同一の第1の乱数11を所有することを検出したとき、ICチップ12の第2の乱数22の数値に従って、それぞれのICチップ12が時間差をもってICチップ12内にあるメモリ16内の情報を送出するICチップ12において、ICチップ12の中には、メモリ16のビットアドレスを示すメモリアドレスカウンタ13を保持して、メモリアドレスカウンタ13は第2の乱数22の数値をセットしてカウント動作することと兼用とするICチップ12であって、第2の乱数22の数値をセットするための信号は、外部からの最後のクロック信号が“H”レベルから“L”レベルに変わった後に特定の変調期間(キャリア変調信号31)が存在して、当該一定時間後に搬送波が初期の搬送波の振幅に戻るタイミングを得ることによりICチップ12内のメモリ16内の情報を送出する。   In addition, information other than the first random number 11 and the second random number 22 and the first random number 11 and the second random number 22 written in advance is stored in the plurality of IC chips 12 that send information in a non-contact manner. The first random number is detected when the plurality of IC chips 12 operate simultaneously in synchronization with an external clock, and the receiving device detects that the plurality of IC chips 12 exist and operates. In accordance with the numerical value of 11, each IC chip 12 transmits information in the memory 16 in the IC chip 12 with a time difference, and the plurality of IC chips 12 possess the same first random number 11 in the receiving device. Is detected, the information in the memory 16 in the IC chip 12 has a time difference according to the value of the second random number 22 of the IC chip 12. In the IC chip 12 for sending out, a memory address counter 13 indicating the bit address of the memory 16 is held in the IC chip 12, and the memory address counter 13 sets the numerical value of the second random number 22 and performs a counting operation. A signal for setting the numerical value of the second random number 22 is specified after the last external clock signal has changed from the “H” level to the “L” level. Information in the memory 16 in the IC chip 12 is transmitted by obtaining the timing at which the carrier wave returns to the initial carrier wave amplitude after a certain period of time (the carrier modulation signal 31).

このことにより簡潔な論理で、輻輳制御を行うことが可能となる。   This makes it possible to perform congestion control with simple logic.

(実施の形態4)
図4は本発明の実施の形態4において、複数のICタグが存在する場合の輻輳制御の方法を示す説明図である。
(Embodiment 4)
FIG. 4 is an explanatory diagram showing a congestion control method when there are a plurality of IC tags in Embodiment 4 of the present invention.

図4により、複数のICタグが存在する場合の輻輳制御の方法を説明する。図4には、第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のICタグ44と第5のICタグ45が存在している。   With reference to FIG. 4, a congestion control method in the case where there are a plurality of IC tags will be described. In FIG. 4, a first IC tag 41, a second IC tag 42, a third IC tag 43, a fourth IC tag 44, and a fifth IC tag 45 are present.

これらのICタグに向けて、受信装置アンテナ47から電磁波46が放射されている状態にある。受信装置48はこの電磁波46を制御することが可能である。   The electromagnetic wave 46 is radiated from the receiving device antenna 47 toward these IC tags. The receiving device 48 can control the electromagnetic wave 46.

第1のICタグ41と第2のICタグ42と第3のICタグ43と第4のICタグ44と第5のICタグ45には、前記実施の形態1〜3記載のICチップ12が実装されている。各ICチップには、前記実施の形態1〜3で述べた乱数が組み込まれている。   The first IC tag 41, the second IC tag 42, the third IC tag 43, the fourth IC tag 44, and the fifth IC tag 45 include the IC chip 12 described in the first to third embodiments. Has been implemented. Each IC chip incorporates the random numbers described in the first to third embodiments.

各ICタグからのデータは、個別に受信装置48で読み取ることが可能である。受信装置48で読み取られたデータは、その中のグループごとに乱数と乱数のエラー検出コードがチェックされて、雑音などにより正常に読み取りが行われたかどうか正確にチェックされる。エラーチェックの方法はあらかじめアルゴリズムが明確な暗号系であってもよく、また、サイクリックリダンダンシチェックコードであってもよい。   Data from each IC tag can be individually read by the receiving device 48. The data read by the receiving device 48 is checked for a random number and a random error detection code for each group in the data to accurately check whether the data has been normally read due to noise or the like. The error check method may be an encryption system whose algorithm is clear in advance, or may be a cyclic redundancy check code.

また、この例では5つのICタグが存在することになっているが、5つである必要はなく、最大1,000から10,000個のICタグが存在してもよい。   In this example, there are five IC tags. However, the number is not necessarily five, and a maximum of 1,000 to 10,000 IC tags may exist.

(実施の形態5)
図5(a)〜(c)は前記実施の形態1〜3記載の半導体装置(ICチップ12)を実装したICタグを示す構成図である。
(Embodiment 5)
5A to 5C are configuration diagrams showing an IC tag on which the semiconductor device (IC chip 12) described in the first to third embodiments is mounted.

図5により、前記実施の形態1〜3記載の半導体装置(ICチップ12)の実装形態を説明する。図5(a)〜(c)に示すように、本実施の形態5におけるるICタグは、前記実施の形態1〜3記載のICチップ12、タグシート51、インデクス54、アンテナ52,53,55,56,57などから構成される。   A mounting form of the semiconductor device (IC chip 12) described in the first to third embodiments will be described with reference to FIG. As shown in FIGS. 5A to 5C, the IC tag according to the fifth embodiment includes the IC chip 12, the tag sheet 51, the index 54, the antennas 52, 53, and the like described in the first to third embodiments. 55, 56, 57, etc.

図5(a)はタグシート51の上において、ICチップ12に第1のストレートアンテナ52と第2のストレートアンテナ53が接続されている。また、タグシート51にはインデクス54が付けられている。   In FIG. 5A, the first straight antenna 52 and the second straight antenna 53 are connected to the IC chip 12 on the tag sheet 51. The tag sheet 51 has an index 54 attached thereto.

また、図5(b)はタグシート51の上において、ICチップ12に第1の変形アンテナ55と第2の変形アンテナ56が接続されている。また、タグシート51にはインデクス54が付けられている。   In FIG. 5B, the first modified antenna 55 and the second modified antenna 56 are connected to the IC chip 12 on the tag sheet 51. The tag sheet 51 has an index 54 attached thereto.

また、図5(c)はタグシート51の上において、ICチップ12に第3の変形アンテナ57と第2の変形アンテナ56が接続されている。また、タグシート51にはインデクス54が付けられている。   In FIG. 5C, the third modified antenna 57 and the second modified antenna 56 are connected to the IC chip 12 on the tag sheet 51. The tag sheet 51 has an index 54 attached thereto.

これらのタグシート51、インデクス54及びICチップ12は位置が共通であるが、アンテナの形状が異なる3種類のICタグが実現されている。   Although these tag sheet 51, index 54, and IC chip 12 have the same position, three types of IC tags having different antenna shapes are realized.

なお、それぞれのICチップ12のメモリ16は前記実施の形態1〜4で説明した技術に基づき異なった認識番号を持っている。   The memory 16 of each IC chip 12 has a different identification number based on the techniques described in the first to fourth embodiments.

これらのICタグは、さまざまな商品に貼付されて、それぞれの商品の識別に使用されるが、複数のICタグが近くに接近する状態が存在する。   These IC tags are affixed to various products and used to identify each product, but there are states in which a plurality of IC tags are close to each other.

アンテナ同士が接近すると、アンテナ間で寄生容量が発生してしまい、共振する周波数が小さくなる。これは、共振周波数はアンテナ容量とアンテナインダクタンスの積の平方根の逆数に比例するため、アンテナ容量が寄生容量の追加で大きくなると、共振周波数が小さくなることによる。   When the antennas are close to each other, parasitic capacitance is generated between the antennas, and the resonant frequency is reduced. This is because the resonance frequency is proportional to the reciprocal of the square root of the product of the antenna capacitance and the antenna inductance, and therefore, when the antenna capacitance increases with the addition of parasitic capacitance, the resonance frequency decreases.

このため、輻輳制御をするタグシステムでは、受信装置の周波数をホッピングしたりする必要が発生する。また、同一形状のアンテナが重なると同一電波エリアに二つのものが存在することになり、ひとつひとつへのタグのエネルギが低減してしまい、通信距離の低下を招くことになる。   For this reason, in a tag system that performs congestion control, it is necessary to hop the frequency of the receiving device. Also, if antennas of the same shape overlap, there will be two in the same radio wave area, and the energy of the tag for each one will be reduced, leading to a reduction in communication distance.

本実施の形態5では、図5(a)と図5(b)と図5(c)のアンテナ同士を重ねても完全にアンテナパターンが一致することがない。そのために、寄生容量の発生が抑えられて、また、電波を獲得するエリアも確保できて、前述の共振周波数の低下と獲得エネルギの低下を抑えることが可能となる。   In the fifth embodiment, even if the antennas of FIGS. 5A, 5B, and 5C are overlapped, the antenna patterns do not completely match. Therefore, the generation of parasitic capacitance is suppressed, and an area for acquiring radio waves can be secured, so that the above-described decrease in resonance frequency and decrease in acquired energy can be suppressed.

すなわち、ホッピングしたりする工夫が省け、通信距離の低下を大幅に招かない効果が期待できる。   That is, it is possible to expect the effect that the hopping or the like is omitted and the communication distance is not greatly reduced.

ここで示した3種類のアンテナパターンは一例であって、アンテナの形状を組み合わせ的に変えることにより、数多くのパターンを作成することによって、任意の種類のアンテナが重なっても、完全に一致する確率が低減され、輻輳制御を効率良く行うことが可能となる。   The three types of antenna patterns shown here are examples. Probability of perfect matching even if any type of antennas overlap by creating many patterns by changing the shape of the antennas in combination. And congestion control can be performed efficiently.

なお、インデクス54はタグシート51の方向を示すものであって、タグシート51の貼りつけ時点でのタグシートの方向を合わせる便宜に用いられる。   The index 54 indicates the direction of the tag sheet 51 and is used for the purpose of matching the direction of the tag sheet when the tag sheet 51 is attached.

前記実施の形態1〜3記載の半導体装置について、以上のような実装形態をとることにより、より一層、輻輳制御の効果が発揮される。   For the semiconductor devices described in the first to third embodiments, the effect of congestion control is further exhibited by adopting the above-described mounting form.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態においては、非接触で情報を送出するICチップについて説明したが、これに限定されるものではなく、その他の半導体装置についても適用可能であり、特に半導体装置が超小型になるほど本発明の効果は有効である。   For example, in the above-described embodiment, the IC chip that transmits information in a non-contact manner has been described. However, the present invention is not limited to this, and the present invention can be applied to other semiconductor devices. The effect of the present invention is more effective.

また、前記実施の形態においては、ICタグへの応用例について説明したが、これに限定されるものではなく、ICカードなどその他の製品についても適用可能である。   Moreover, in the said embodiment, although the application example to an IC tag was demonstrated, it is not limited to this, It can apply also to other products, such as an IC card.

本発明の実施の形態1である半導体装置の構成を示すブロック図である。1 is a block diagram showing a configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態2である半導体装置の構成を示すブロック図である。It is a block diagram which shows the structure of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態3において、半導体装置の受信信号を示す信号波形図である。In Embodiment 3 of this invention, it is a signal waveform diagram which shows the received signal of a semiconductor device. 本発明の実施の形態4において、複数のICタグが存在する場合の輻輳制御の方法を示す説明図である。In Embodiment 4 of this invention, it is explanatory drawing which shows the method of congestion control in case a some IC tag exists. (a)〜(c)は本発明の実施の形態5において、本発明の実施の形態1〜3の半導体装置を実装したICタグを示す構成図である。(A)-(c) is a block diagram which shows the IC tag which mounted the semiconductor device of Embodiment 1-3 of this invention in Embodiment 5 of this invention.

符号の説明Explanation of symbols

11 第1の乱数
12 ICチップ
13 メモリアドレスカウンタ
14 アンテナ
15 整流回路
16 メモリ
17 認識番号
18 第1のフリップフロップ
21 第2のフリップフロップ
22 第2の乱数
31 キャリア変調信号
32 最初のクロック信号
33 モード切り替え変調信号
41 第1のICタグ
42 第2のICタグ
43 第3のICタグ
44 第4のICタグ
45 第5のICタグ
46 電磁波
47 受信装置アンテナ
48 受信装置
51 タグシート
52 第1のストレートアンテナ
53 第2のストレートアンテナ
54 インデクス
55 第1の変形アンテナ
56 第2の変形アンテナ
57 第3の変形アンテナ
11 First random number 12 IC chip 13 Memory address counter 14 Antenna 15 Rectifier circuit 16 Memory 17 Identification number 18 First flip-flop 21 Second flip-flop 22 Second random number 31 Carrier modulation signal 32 First clock signal 33 Mode Switching modulation signal 41 1st IC tag 42 2nd IC tag 43 3rd IC tag 44 4th IC tag 45 5th IC tag 46 Electromagnetic wave 47 Receiver antenna 48 Receiver 51 Tag sheet 52 First straight Antenna 53 Second straight antenna 54 Index 55 First modified antenna 56 Second modified antenna 57 Third modified antenna

Claims (5)

第1の乱数及びその他の情報を記憶するメモリと、
前記メモリのアドレスを示すメモリアドレスカウンタとを有し、
前記メモリ内の前記第1の乱数を前記メモリアドレスカウンタにセットし、前記第1の乱数の数値に従って、時間差をもって前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。
A memory for storing a first random number and other information;
A memory address counter indicating an address of the memory;
A semiconductor device characterized in that the first random number in the memory is set in the memory address counter, and the information in the memory is sent in a non-contact manner with a time difference according to the numerical value of the first random number.
第1の乱数及びその他の情報を記憶するメモリを有する半導体装置であって、
複数の前記半導体装置が外部からのクロックに同期して動作し、前記半導体装置の外部にある受信装置において、複数の前記半導体装置の動作が検出されたとき、前記第1の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。
A semiconductor device having a memory for storing a first random number and other information,
A plurality of the semiconductor devices operate in synchronization with an external clock, and in a receiving device outside the semiconductor device, when operations of the plurality of semiconductor devices are detected, according to the numerical value of the first random number, Each of the semiconductor devices transmits information in the memory in a non-contact manner with a time difference.
請求項2記載の半導体装置であって、
前記メモリは、さらに、第2の乱数を記憶し、前記受信装置において、複数の前記半導体装置の前記第1の乱数が同一であることが検出されたとき、前記第2の乱数の数値に従って、それぞれの前記半導体装置が時間差をもって前記メモリ内の情報を送出することを特徴とする半導体装置。
The semiconductor device according to claim 2,
The memory further stores a second random number, and when the receiving device detects that the first random numbers of a plurality of the semiconductor devices are the same, according to the numerical value of the second random number, Each semiconductor device transmits information in the memory with a time difference.
請求項2記載の半導体装置であって、
前記メモリは、さらに、エラー検出コードを記憶し、複数の前記半導体装置が外部からのクロックに同期して動作するとき、複数の前記半導体装置から前記エラー検出コードが送出されて、前記受信装置において、前記エラー検出コードが論理的和で受信されて、前記半導体装置が単数の場合では出現しないエラー検出コードであることを認識して、複数の前記半導体装置の動作が検出されることを特徴とする半導体装置。
The semiconductor device according to claim 2,
The memory further stores an error detection code, and when the plurality of semiconductor devices operate in synchronization with an external clock, the error detection codes are transmitted from the plurality of semiconductor devices, and the receiving device The error detection code is received as a logical sum, and the operation of a plurality of the semiconductor devices is detected by recognizing that the error detection code does not appear when the number of the semiconductor devices is one. Semiconductor device.
第1の乱数及びその他の情報を記憶するメモリと、
前記第1の乱数と同じビット数のカウンタとを有し、
前記メモリ内の前記第1の乱数を前記カウンタにセットし、外部からのクロックにより前記カウンタの内容を変化させて、前記カウンタの内容が特定のコードに達したときに前記メモリ内の情報を非接触で送出することを特徴とする半導体装置。
A memory for storing a first random number and other information;
A counter having the same number of bits as the first random number,
The first random number in the memory is set in the counter, and the content of the counter is changed by an external clock, and when the content of the counter reaches a specific code, the information in the memory is hidden. A semiconductor device characterized by being sent out by contact.
JP2006040784A 2006-02-17 2006-02-17 IC tag, receiving apparatus and reading method Expired - Fee Related JP4279841B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040784A JP4279841B2 (en) 2006-02-17 2006-02-17 IC tag, receiving apparatus and reading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040784A JP4279841B2 (en) 2006-02-17 2006-02-17 IC tag, receiving apparatus and reading method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002374168A Division JP2004206371A (en) 2002-12-25 2002-12-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006209786A true JP2006209786A (en) 2006-08-10
JP4279841B2 JP4279841B2 (en) 2009-06-17

Family

ID=36966483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040784A Expired - Fee Related JP4279841B2 (en) 2006-02-17 2006-02-17 IC tag, receiving apparatus and reading method

Country Status (1)

Country Link
JP (1) JP4279841B2 (en)

Also Published As

Publication number Publication date
JP4279841B2 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
US8427315B2 (en) Ahead-of-time scheduling of commands in RFID reader systems
US7321290B2 (en) Radio tag and system
US7193504B2 (en) Methods and apparatuses for identification
US8222997B2 (en) Method of preventing collisions between RFID readers in RFID system
US20100019883A1 (en) Methods of identifying RFID tag for preventing RFID tag collision, RFID reader and RFID tag using the same
EP1717726B1 (en) Radio frequency identification reader, radio frequency identification tag, and method for identifying RFID tags
US8174367B1 (en) Causing RFID tags to backscatter more codes
WO2005015480A9 (en) Methods and apparatuses to identify devices
JP2007114821A (en) Rfid tag, rfid reader/writer, rfid system, and processing method for rfid system
JP2007533016A (en) Method for selecting one or more transponders
KR20090075365A (en) Method for identification of tags and anti-collision, and rfid tag using the same
US20070069865A1 (en) IC tag, IC tag system, and data communicating method for the IC tag
KR100764383B1 (en) Semiconductor device
JP4279841B2 (en) IC tag, receiving apparatus and reading method
WO2005015763A1 (en) Reading method, responder, and interrogator
EP2509027B1 (en) Method for handling collision in an identification system
JP5107777B2 (en) Receiving device, reader / writer, and RFID system
KR20190054437A (en) Apparatus and method for avoiding cross reading of rfid using visible light recognition
Vun et al. Development of an embedded based rfid front end system
JP2004320607A (en) Rfid tag and communication system using rfid tag

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees