JP2006202789A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2006202789A
JP2006202789A JP2005009702A JP2005009702A JP2006202789A JP 2006202789 A JP2006202789 A JP 2006202789A JP 2005009702 A JP2005009702 A JP 2005009702A JP 2005009702 A JP2005009702 A JP 2005009702A JP 2006202789 A JP2006202789 A JP 2006202789A
Authority
JP
Japan
Prior art keywords
film
protective film
semiconductor device
forming
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005009702A
Other languages
Japanese (ja)
Inventor
Toru Hachitani
透 蜂谷
Yoshisuke Abe
善亮 阿部
Arihito Sawadaishi
有人 澤田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP2005009702A priority Critical patent/JP2006202789A/en
Publication of JP2006202789A publication Critical patent/JP2006202789A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having improved element characteristics by suppressing the deposition of impurities from a silicon oxide film (reflow film) for flattening that covers the surface, enhances uniformity in a sensitivity ratio, improves a sensitivity level or prevents deterioration in characteristics, and prevents variations in a threshold voltage at a photoelectric conversion section in a contact section. <P>SOLUTION: The semiconductor device has: a wiring takeout terminal including: a photoelectric conversion section formed on the surface of a semiconductor substrate, and the surface of the semiconductor substrate is covered with a reflow film and a protective film formed on the upper layer of the reflow film. The protective film contains a final protective film and a lower-layer protective film formed on the lower layer of the final protective film. The surface of the reflow film is covered with a lower-layer protective film made of an insulating film film-formed by a non-plasma process, and the wiring take-out terminal is formed on the upper layer of the lower-layer protective film. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置およびその製造方法にかかり、特にコンタクト部の耐水化に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to water resistance of a contact portion.

エリアセンサ等に用いられるCCD固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。   A CCD solid-state imaging device used for an area sensor or the like includes a photoelectric conversion unit such as a photodiode and a charge transfer unit including a charge transfer electrode for transferring a signal charge from the photoelectric conversion unit. A plurality of charge transfer electrodes are arranged adjacent to each other on a charge transfer path formed on the semiconductor substrate, and are sequentially driven.

近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い、光電変換部の感度の向上への要求が高まっている。   In recent years, in solid-state imaging devices, the number of imaging pixels has increased to more than gigapixels, but with the increase in the number of pixels, there is an increasing demand for improving the sensitivity of the photoelectric conversion unit.

このため、光電変換部の微細化および高感度化は進む一方であり、光電変換部であるフォトダイオード部の汚染防止は重要な課題となっている。   For this reason, miniaturization and higher sensitivity of the photoelectric conversion unit are progressing, and prevention of contamination of the photodiode unit which is the photoelectric conversion unit is an important issue.

従来、素子の最終保護膜としては、プラズマCVD法により形成した窒化シリコン膜(SiN)が用いられている。しかしながら、この窒化シリコン膜の膜厚がフォトダイオード上でばらつくと感度が不均一になるという問題がある。また窒化シリコン膜とその下層に形成される酸化シリコン膜の屈折率が異なるため、界面での反射が生じ、感度の低下を招くことがある。   Conventionally, a silicon nitride film (SiN) formed by plasma CVD is used as the final protective film of the element. However, there is a problem that the sensitivity becomes non-uniform when the thickness of the silicon nitride film varies on the photodiode. Further, since the refractive indexes of the silicon nitride film and the silicon oxide film formed below the silicon nitride film are different, reflection at the interface may occur and the sensitivity may be lowered.

そこでフォトダイオード上の窒化シリコン膜をエッチング除去することにより、上記問題は解決できる。   Therefore, the above problem can be solved by etching away the silicon nitride film on the photodiode.

しかしながら、窒化シリコン膜の下層に形成されている酸化シリコン膜は、平坦化のためのリフロー膜として用いられるもので、ホウ素あるいはリンなどの不純物を含有する酸化シリコン膜であるPSGあるいはBPSG膜が用いられていることが多い。このため、露出した酸化シリコン膜中のホウ素あるいはリンが大気中の水分と反応して析出し、フォトダイオード上の光路を遮る結果となり、傷の増加を招くことになる。   However, the silicon oxide film formed under the silicon nitride film is used as a reflow film for planarization, and a PSG or BPSG film that is a silicon oxide film containing impurities such as boron or phosphorus is used. It is often done. For this reason, boron or phosphorus in the exposed silicon oxide film reacts with moisture in the atmosphere and precipitates, blocking the optical path on the photodiode, and increasing the number of scratches.

そこで本出願人らは、前記光電変換部表面では、最終保護膜を含まず、前記リフロー膜の表面を、その屈折率が前記最終保護膜よりも、前記リフロー膜に近い材料からなる下層保護膜で被覆するようにした固体撮像素子を提案している(特許文献1)。   Therefore, the applicants do not include a final protective film on the surface of the photoelectric conversion unit, and the lower protective film made of a material whose refractive index is closer to the reflow film than the final protective film is formed on the surface of the reflow film. Has proposed a solid-state imaging device coated with (Patent Document 1).

この下層保護膜としてはプラズマCVD法により形成した酸化シリコン膜が用いられており、リフロー膜上はこの酸化シリコン膜で被覆せしめられているため、リフロー膜から放出されるボロンやリンなどの不純物が大気に触れるのが防止され、この不純物と大気との反応による、反応物のリフロー膜表面への析出を防止することが可能となる。   As this lower protective film, a silicon oxide film formed by a plasma CVD method is used. Since the reflow film is covered with this silicon oxide film, impurities such as boron and phosphorus released from the reflow film are present. It is possible to prevent exposure to the atmosphere, and it is possible to prevent precipitation of the reaction product on the surface of the reflow film due to the reaction between the impurities and the atmosphere.

特開2004−200320JP-A-2004-200320

画素を構成する光電変換部では、下層保護膜で被覆されており、最終保護膜は形成されていないものの、下層保護膜の下層に形成されている酸化シリコン膜も除去されており、上記酸化シリコン膜中のホウ素あるいはリンと水分との反応を生じるようなことも少ない。しかしながら、配線すなわち、外部取り出しのためのコンタクト用のアルミニウムは緯線の接続部を形成する領域では、下層保護膜の下層に形成されている絶縁膜が、プラズ活性である場合、平坦化のためのリフロー膜として用いられるものでホウ素あるいはリンなどの不純物を含有する酸化シリコン膜であるPSGあるいはBPSG膜で構成されているような場合、露出した酸化シリコン膜中のリンによるリン酸反応によりアルミニウムを腐蝕したり、スルーホール上に盛り上がったりしてアルミニウム配線のショートを招くことがあった。   In the photoelectric conversion portion constituting the pixel, the silicon oxide film formed under the lower protective film is also removed, although the final protective film is not formed although it is covered with the lower protective film. There is little occurrence of a reaction between boron or phosphorus in the film and moisture. However, the wiring, that is, the aluminum for contact for external extraction, in the region where the connecting portion of the latitude line is formed, if the insulating film formed under the lower protective film is positively active, When it is used as a reflow film and is composed of a PSG or BPSG film that is a silicon oxide film containing impurities such as boron or phosphorus, aluminum is corroded by phosphoric acid reaction by phosphorus in the exposed silicon oxide film. Or swelled on the through hole, which may cause a short circuit of the aluminum wiring.

また、プラズマCVD法で形成されるため成膜時に半導体基板表面に照射されるプラズマによる、電荷チャージの影響により、完成後のデバイスの閾値電圧Vthのばらつきを招くという問題もあった。 Further, since it is formed by the plasma CVD method, there is a problem in that the threshold voltage Vth of the device after completion is caused by the influence of the charge charge due to the plasma irradiated on the surface of the semiconductor substrate at the time of film formation.

本発明は前記実情に鑑みてなされたもので、コンタクト部において、表面を覆う平坦化用の酸化シリコン膜(リフロー膜)からの不純物の析出を抑制し、感度比の均一性を高めるとともに、感度レベルの改善あるいは特性劣化の防止を図ることを目的とする。
また、光電変換部における閾値電圧のばらつきを防ぎ、素子特性にすぐれた半導体装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and in the contact portion, the precipitation of impurities from the planarizing silicon oxide film (reflow film) covering the surface is suppressed, the sensitivity ratio is improved, and the sensitivity is improved. The purpose is to improve the level or prevent characteristic deterioration.
It is another object of the present invention to provide a semiconductor device having excellent element characteristics by preventing variation in threshold voltage in a photoelectric conversion unit.

そこで本発明は、半導体基板表面に形成された光電変換部を含み、前記半導体基板表面が、リフロー膜と、前記リフロー膜の上層に形成された保護膜とで被覆され、前記保護膜の一部に開口する配線を備えた半導体装置であって、前記保護膜は、最終保護膜と、その下層に形成される下層保護膜とを含み、前記リフロー膜の表面は、非プラズマプロセスによって成膜された絶縁膜からなる下層保護膜で被覆せしめられ、前記配線は、前記下層保護膜の上層に形成されたことを特徴とする。   Therefore, the present invention includes a photoelectric conversion portion formed on the surface of a semiconductor substrate, the surface of the semiconductor substrate is covered with a reflow film and a protective film formed on an upper layer of the reflow film, and a part of the protective film The protective film includes a final protective film and a lower protective film formed thereunder, and a surface of the reflow film is formed by a non-plasma process. The wiring is covered with a lower protective film made of an insulating film, and the wiring is formed in an upper layer of the lower protective film.

かかる構成によれば、リフロー膜上は非プラズマプロセスによって成膜された絶縁膜からなる下層保護膜で被覆せしめられ、配線は、前記下層保護膜の上層に形成されているため、リフロー膜から放出される不純物が大気に触れるのが防止され、大気との反応による、リフロー膜表面への析出を防止することが可能となる。またプラズマチャージングを防止することができるため、閾値電圧Vthのばらつきを防ぎ、特性の向上をはかることができる。またここで下層保護膜は、不純物ガスの透過を阻止しうる程度に、(望ましくはリフロー膜よりも)緻密であるのが望ましい。従って明時の黒キズ不良が防止される。また、屈折率がリフロー膜に近いものを用いるのが望ましい。これによりリフロー膜と下層保護膜との界面での反射が低減され、感度の低下を防止することができる。ここで最終保護膜とは最上層の保護膜をいうものとし、通常は窒化シリコン膜が用いられる。なおプラズマCVDによって形成される窒化シリコン膜などの絶縁膜は、ウェハ全体としてのインピーダンスおよび最表面のインピーダンスにより顕著に膜厚が変化する。エリアセンサ周辺回路用アルミニウム配線が、画素端に近く形成されるため、画素中心と周辺で局所的に膜厚が変化する。入射光は屈折率nと膜厚tで反射率が変化するため、膜厚が不均一となりやすいプラズマCVD膜を用いないことにより、感度および感度比を改善することができる。   According to such a configuration, the reflow film is covered with a lower protective film made of an insulating film formed by a non-plasma process, and the wiring is formed on the upper layer of the lower protective film. It is possible to prevent the impurities to be exposed to the atmosphere, and to prevent precipitation on the surface of the reflow film due to the reaction with the atmosphere. In addition, since plasma charging can be prevented, variation in threshold voltage Vth can be prevented and characteristics can be improved. Here, it is desirable that the lower protective film is dense (preferably more than the reflow film) to such an extent that the impurity gas can be prevented from passing therethrough. Therefore, the black scratch defect at the time of light is prevented. It is desirable to use a material having a refractive index close to that of the reflow film. Thereby, reflection at the interface between the reflow film and the lower protective film is reduced, and a reduction in sensitivity can be prevented. Here, the final protective film refers to the uppermost protective film, and a silicon nitride film is usually used. Note that the thickness of the insulating film such as a silicon nitride film formed by plasma CVD varies significantly depending on the impedance of the entire wafer and the impedance of the outermost surface. Since the aluminum wiring for the area sensor peripheral circuit is formed close to the pixel end, the film thickness locally changes at the pixel center and the periphery. Since the reflectance of incident light varies depending on the refractive index n and the film thickness t, the sensitivity and sensitivity ratio can be improved by not using a plasma CVD film that tends to have a non-uniform film thickness.

また本発明の半導体装置は、前記下層保護膜が常圧CVD法によって成膜された酸化シリコン膜であるものを含む。   The semiconductor device of the present invention includes a semiconductor device in which the lower protective film is a silicon oxide film formed by an atmospheric pressure CVD method.

かかる構成によれば、下層保護膜が常圧CVD法によって成膜された酸化シリコン膜で構成されているため、プラズマを用いることなく緻密な膜が形成される。   According to this configuration, since the lower protective film is composed of the silicon oxide film formed by the atmospheric pressure CVD method, a dense film can be formed without using plasma.

また本発明の半導体装置は、前記最終保護膜がプラズマCVD法によって成膜された窒化シリコン膜であるものを含む。   The semiconductor device of the present invention includes a semiconductor device in which the final protective film is a silicon nitride film formed by a plasma CVD method.

かかる構成によれば、結果として保護膜が酸化シリコン膜と窒化シリコン膜との2層膜で構成されるため、保護特性にすぐれた膜を得ることができる。   According to such a configuration, as a result, since the protective film is formed of a two-layer film of a silicon oxide film and a silicon nitride film, a film having excellent protective characteristics can be obtained.

また本発明の半導体装置は、配線が、下層保護膜を貫通するように形成されたスルーホール内から前記下層保護膜上にかかるように形成され、前記配線上を最終保護膜で被覆したものを含む。
かかる構成によれば、コンタクトのためのスルーホールを下層保護膜が確実に覆った形状となっているため、水分の浸入による析出物の発現を防止することができる。そして配線端子は外部接続部を除いて最終保護膜で被覆されているため、耐湿性の面でも極めてすぐれた状態となっている。
In the semiconductor device of the present invention, the wiring is formed so that the wiring covers the lower protective film from the through hole formed so as to penetrate the lower protective film, and the wiring is covered with the final protective film. Including.
According to such a configuration, since the lower protective film surely covers the through hole for contact, it is possible to prevent the occurrence of precipitates due to the ingress of moisture. And since the wiring terminal is coat | covered with the last protective film except the external connection part, it is in the state excellent also in terms of moisture resistance.

また本発明の半導体装置は、前記スルーホールが、リフロー膜の上面に開口する第1の開口と、前記リフロー膜を貫通するように、前記第1の開口の下層に形成され、前記第1の開口よりも開口径の小さい第2の開口とを含み、前記配線は、前記第1の開口から、リフロー膜を覆う下層保護膜上面まで到達するように形成されたものを含む。
かかる構成によれば、より確実に下層保護膜がコンタクトのためのスルーホールを覆った形状となっているため、水分の浸入による析出物の発現を防止することができる。
In the semiconductor device of the present invention, the through hole is formed in a lower layer of the first opening so that the through hole penetrates the reflow film, and a first opening that opens on an upper surface of the reflow film. A second opening having a smaller opening diameter than the opening, and the wiring includes a wiring formed so as to reach the upper surface of the lower protective film covering the reflow film from the first opening.
According to such a configuration, since the lower protective film has a shape that covers the through hole for contact more reliably, it is possible to prevent the occurrence of precipitates due to the ingress of moisture.

また本発明は、半導体基板表面に形成された光電変換部を形成する工程と、前記光電変換部を含む前記半導体基板表面を、不純物を含有した酸化シリコン膜で被覆する工程と、前記酸化シリコン膜を熱処理により平坦化し、リフロー膜を形成する平坦化工程と、前記半導体基板表面に、コンタクトのための開口をもつ、窒化シリコン膜からなる最終保護膜を形成する工程とを含む半導体装置の製造方法において、前記最終保護膜を形成する工程に先立ち、少なくとも前記光電変換部上の前記リフロー膜の上層に、非プラズマプロセスにより下層保護膜を形成する工程を含むとを特徴とする。   The present invention also includes a step of forming a photoelectric conversion portion formed on a semiconductor substrate surface, a step of covering the semiconductor substrate surface including the photoelectric conversion portion with a silicon oxide film containing impurities, and the silicon oxide film The semiconductor device manufacturing method includes: a planarization step of planarizing the substrate by heat treatment to form a reflow film; and a step of forming a final protective film made of a silicon nitride film having an opening for contact on the surface of the semiconductor substrate. The method further includes, prior to the step of forming the final protective film, a step of forming a lower protective film by a non-plasma process at least on the reflow film on the photoelectric conversion portion.

かかる構成によれば、リフロー膜上を非プラズマプロセスにより下層保護膜で被覆しているため、スルーホール形成後プラズマ成膜前に接地しているものの、プラズマチャージングによる閾値電圧Vthのばらつきを防ぎつつ、リフロー膜最表面の不純物が大気に触れるのが防止され、大気との反応による、リフロー膜表面への析出を防止することが可能となる。ここで下層保護膜は、緻密であるのが望ましい。従って明時の黒キズ不良が防止される。また、屈折率がリフロー膜に近いものを用いるのが望ましい。これによりリフロー膜と下層保護膜との界面での反射が低減され、感度の低下を防止することができる。ここで最終保護膜とは最上層の保護膜をいうものとし、通常は窒化シリコン膜が用いられる。   According to such a configuration, since the reflow film is covered with the lower protective film by a non-plasma process, it is grounded after the through hole is formed and before the plasma film is formed, but variation in the threshold voltage Vth due to plasma charging is prevented. However, it is possible to prevent impurities on the outermost surface of the reflow film from coming into contact with the atmosphere, and it is possible to prevent precipitation on the surface of the reflow film due to a reaction with the atmosphere. Here, it is desirable that the lower protective film is dense. Therefore, the black scratch defect at the time of light is prevented. It is desirable to use a material having a refractive index close to that of the reflow film. Thereby, reflection at the interface between the reflow film and the lower protective film is reduced, and a reduction in sensitivity can be prevented. Here, the final protective film refers to the uppermost protective film, and a silicon nitride film is usually used.

このように、非プラズマプロセスによる、下層保護膜を形成する工程を付加することで、プラズマによるチャージングを受けることなく、下層保護膜によってリフロー膜からのリンやボロンの析出を抑制することができ、光路遮光を抑制し、明時黒キズ不良の発生を抑制することができる。   In this way, by adding a step of forming a lower protective film by a non-plasma process, the lower protective film can suppress the deposition of phosphorus and boron from the reflow film without being charged by plasma. It is possible to suppress the light path shading and to suppress the occurrence of a black scratch defect at the time of light.

また本発明の半導体装置の製造方法は、前記下層保護膜を形成する工程が、常圧CVD法により酸化シリコン膜を形成する工程を含むものを含む。
かかる構成によれば、チャージングを生じることなく、緻密で信頼性の高い下層保護膜を効率よく形成することができる。
In the semiconductor device manufacturing method of the present invention, the step of forming the lower protective film includes a step of forming a silicon oxide film by an atmospheric pressure CVD method.
According to such a configuration, a dense and highly reliable lower protective film can be efficiently formed without causing charging.

また本発明の半導体装置の製造方法は、前記最終保護膜を形成する工程が、プラズマCVD法により窒化シリコン膜を形成する工程を含むものを含む。
かかる構成によれば、緻密で信頼性の高い最終保護膜を効率よく形成することができる。低温形成が可能であるため、リフロー膜からの不純物遊離を抑制しつつ形成することが可能である。
In the semiconductor device manufacturing method of the present invention, the step of forming the final protective film includes a step of forming a silicon nitride film by a plasma CVD method.
According to this configuration, a dense and highly reliable final protective film can be efficiently formed. Since it can be formed at a low temperature, it can be formed while suppressing the liberation of impurities from the reflow film.

また本発明の半導体装置の製造方法は、前記下層保護膜を形成する工程が、前記酸化シリコン膜を熱処理し平坦化する工程の後に実行されるものを含むものを含む。
かかる構成により、下層保護膜が平坦化のための熱による影響を受けることなく維持され、また、平坦化膜との密着性も良好となり、信頼性の向上をはかることができる。
In the semiconductor device manufacturing method of the present invention, the step of forming the lower protective film includes a method in which the step of forming the lower protective film is performed after the step of heat-treating and planarizing the silicon oxide film.
With this configuration, the lower protective film is maintained without being affected by the heat for planarization, and the adhesion with the planarization film is improved, so that the reliability can be improved.

また本発明の半導体装置の製造方法は、さらに配線を形成する工程が、前記遮光膜を形成する工程の後、配線を形成する領域に等方性エッチングにより、前記酸化シリコン膜の所定の深さまで第1の開口を形成する工程と、下層保護膜を成膜する工程の後、前記第1の開口の一部に、異方性エッチングにより前記酸化シリコン膜を貫通する第2の開口を形成する工程と、前記第1および第2の開口に導電性膜を充填する工程と、前記導電性膜をパターニングし配線取り出し端子を形成した後、最終保護膜を成膜する工程を含むものを含む。   Further, in the method of manufacturing a semiconductor device according to the present invention, the step of forming the wiring further includes, after the step of forming the light shielding film, performing isotropic etching on the region where the wiring is to be formed to a predetermined depth of the silicon oxide film. After the step of forming the first opening and the step of forming the lower protective film, a second opening penetrating the silicon oxide film is formed by anisotropic etching in a part of the first opening. Including a step, a step of filling the first and second openings with a conductive film, and a step of forming a final protective film after patterning the conductive film to form a wiring lead-out terminal.

かかる構成によれば、下層側で開口面積が小さくなるようなスルーホールを形成するとともに、上層側の大きな開口部を下層保護膜で被覆し、この上層をコンタクトのための導電性膜で覆い、さらにこの上層を最終保護膜で被覆するようにしているため、耐湿性も確実でかつプラズマチャージングの影響も大幅に抑制される。   According to such a configuration, a through hole is formed so that the opening area is reduced on the lower layer side, a large opening on the upper layer side is covered with the lower protective film, and the upper layer is covered with a conductive film for contact, Further, since the upper layer is covered with the final protective film, the moisture resistance is reliable and the influence of plasma charging is greatly suppressed.

また本発明の半導体装置の製造方法は、前記最終保護膜を成膜した後、熱処理を行なうシンタリング工程を含むものを含む。
かかる構成によれば、プラズマチャージングが生じたとしても、チャージの開放を行なうことができ、閾値電圧の変動を防ぐことができる。
The semiconductor device manufacturing method of the present invention includes a method including a sintering process in which heat treatment is performed after the final protective film is formed.
According to such a configuration, even if plasma charging occurs, the charge can be released and the threshold voltage can be prevented from fluctuating.

また本発明の半導体装置の製造方法は、前記シンタリング工程が、水素を含む不活性ガス雰囲気中で熱処理を行なう工程であるものを含むものを含む。
かかる構成によれば、効率よくシンタリングを行なうことができる。
In addition, the method for manufacturing a semiconductor device of the present invention includes a method in which the sintering step includes a step of performing a heat treatment in an inert gas atmosphere containing hydrogen.
According to such a configuration, the sintering can be performed efficiently.

以上説明してきたように、本発明によれば、プラズマチャージングによる閾値電圧のばらつきを防ぎつつ、リフロー膜表面に不純物が析出することによる光路の遮光を抑制することができ、明時の黒キズ不良もない、信頼性の高い半導体装置「を提供することが可能となる。   As described above, according to the present invention, it is possible to prevent the light path from being blocked due to the deposition of impurities on the surface of the reflow film while preventing variations in the threshold voltage due to plasma charging. It is possible to provide a highly reliable semiconductor device that is free from defects.

以下本発明の実施の形態について図面を参照しつ説明する。
(実施の形態1)
図1、2に、本発明の実施の形態1の固体撮像素子の概略構成断面図を示す。図1は素子部、図2は周辺のコンタクト部を示す。また図3は平面概要図である。図1は図3のA−A断面図である。図4乃至図8は、工程断面図である。図中、簡略化のために、シリコン基板に形成される不純物領域および電極は省略し、概要のみを示す。
Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)
1 and 2 are schematic sectional views of the solid-state imaging device according to the first embodiment of the present invention. FIG. 1 shows an element portion, and FIG. 2 shows a peripheral contact portion. FIG. 3 is a schematic plan view. 1 is a cross-sectional view taken along line AA of FIG. 4 to 8 are process cross-sectional views. In the figure, for the sake of simplification, impurity regions and electrodes formed in the silicon substrate are omitted, and only an outline is shown.

シリコン基板1には、複数のフォトダイオード領域(光電変換部)30が形成され、フォトダイオード領域30で検出した信号電荷を転送するための電荷転送部40が、フォトダイオード領域30の間に形成される。なお、シリコン基板1内に形成される素子領域については省略した。   A plurality of photodiode regions (photoelectric conversion units) 30 are formed on the silicon substrate 1, and a charge transfer unit 40 for transferring signal charges detected in the photodiode region 30 is formed between the photodiode regions 30. The The element region formed in the silicon substrate 1 is omitted.

電荷転送電極によって転送される信号電荷が移動する電荷転送チャネルは、図3では図示していないが、電荷転送部40が延在する方向と交差する方向に、形成される。   Although not shown in FIG. 3, the charge transfer channel through which the signal charge transferred by the charge transfer electrode moves is formed in a direction crossing the direction in which the charge transfer unit 40 extends.

なお、図3においては、電極間絶縁膜の内、フォトダイオード領域30と電荷転送部40との境界近傍に形成されるものの記載を省略してある。   In FIG. 3, the description of the interelectrode insulating film formed near the boundary between the photodiode region 30 and the charge transfer portion 40 is omitted.

この固体撮像素子では、図2に示すように、配線8の取り出し領域を構成するアルミニウム層(配線領域)が、遮光膜16を形成した後、取り出し領域に等方性エッチングにより、リフロー膜5の所定の深さまで第1の開口6aを形成し、下層保護膜である酸化シリコン膜7を成膜した後、第1の開口6aの一部に、異方性エッチングによりリフロー膜5を貫通する第2の開口6bを形成し、取り出し領域8を構成するための導電性膜を形成し、この後、最終保護膜9である窒化シリコン膜をプラズマCVD法により成膜するようにしたことを特徴とするものである。   In this solid-state imaging device, as shown in FIG. 2, after the aluminum layer (wiring region) constituting the extraction region of the wiring 8 forms the light-shielding film 16, the isotropic etching is performed on the extraction region. After the first opening 6a is formed to a predetermined depth and the silicon oxide film 7 as a lower protective film is formed, the first opening 6a passes through the reflow film 5 by anisotropic etching in part of the first opening 6a. 2 is formed, a conductive film for forming the extraction region 8 is formed, and then a silicon nitride film as the final protective film 9 is formed by plasma CVD. To do.

これにより、下層側で開口面積が小さくなるようなスルーホールを形成するとともに、上層側の大きな開口部を下層保護膜で被覆し、この上層をコンタクトのための導電性膜で覆い、さらにこの上層を最終保護膜で被覆するようにしているため、耐湿性も確実でかつ配線8のアルミニウム層によって接地され、かつ以降のプラズマプロセスに対するチャージが減少する。   As a result, a through hole is formed so that the opening area is reduced on the lower layer side, a large opening on the upper layer side is covered with a lower protective film, and this upper layer is covered with a conductive film for contact, and this upper layer is further covered. Is covered with the final protective film, so that moisture resistance is ensured and grounded by the aluminum layer of the wiring 8, and the charge for the subsequent plasma process is reduced.

またここでは電荷転送電極13によって転送される信号電荷が移動する電荷転送チャネル(図示せず)は、電荷転送電極13が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。そしてこのシリコン基板1の周縁部50にアルミニウム層からなる配線8が形成され、外部接続端子を構成している。   Further, here, the charge transfer channel (not shown) through which the signal charge transferred by the charge transfer electrode 13 moves is formed to have a meandering shape in a direction intersecting with the direction in which the charge transfer electrode 13 extends. The A wiring 8 made of an aluminum layer is formed on the peripheral portion 50 of the silicon substrate 1 to constitute an external connection terminal.

また、図1に示すように、シリコン基板1には、複数のフォトダイオード30が形成されて光電変換部を構成しており、フォトダイオードで検出した信号電荷を転送するための電荷転送電極3を配列してなる電荷転送部40が、フォトダイオード30の間に蛇行形状を呈するように形成される。本実施の形態では、この光電変換部の表面では、周縁部など他の領域を覆う最終保護膜であるプラズマCVD法で形成された窒化シリコン膜9、リフロー膜5、下層保護膜7が除去されており、窒化シリコン膜からなる高屈折率膜12で覆われている。BPSG膜をリフローして得られたリフロー膜5上が、常圧CVD法で形成された酸化シリコン膜からなる下層保護膜7で被覆されている。   Further, as shown in FIG. 1, a plurality of photodiodes 30 are formed on the silicon substrate 1 to constitute a photoelectric conversion unit, and charge transfer electrodes 3 for transferring signal charges detected by the photodiodes are provided. The arranged charge transfer portions 40 are formed between the photodiodes 30 so as to have a meandering shape. In the present embodiment, the silicon nitride film 9, the reflow film 5, and the lower protective film 7 formed by the plasma CVD method, which is the final protective film covering other regions such as the peripheral portion, are removed on the surface of the photoelectric conversion portion. It is covered with a high refractive index film 12 made of a silicon nitride film. The reflow film 5 obtained by reflowing the BPSG film is covered with a lower protective film 7 made of a silicon oxide film formed by an atmospheric pressure CVD method.

この固体撮像素子では、この下層保護膜4を常圧CVD法によって形成しているため、プラズマによるチャージングを防止し、閾値電圧のばらつきを抑制することができる。また、リフロー膜の屈折率に近い酸化シリコン膜で構成し、界面での屈折を抑制するとともに、リフロー膜からの不純物の透過を阻止するようにし、不純物の析出を抑制するようにし、光量の減衰なしに、明時黒キズの発生を抑制している。   In this solid-state imaging device, since the lower protective film 4 is formed by atmospheric pressure CVD, charging due to plasma can be prevented and variation in threshold voltage can be suppressed. In addition, it is composed of a silicon oxide film that has a refractive index close to that of the reflow film, suppresses refraction at the interface, prevents the permeation of impurities from the reflow film, suppresses the precipitation of impurities, and attenuates the amount of light. None, the occurrence of black scratches at the time of light is suppressed.

また、シリコン基板1内には、フォトダイオード30、電荷転送チャネル(図示せず)、チャネルストップ領域、電荷読み出し領域(図示せず)が形成され、シリコン基板1表面には、絶縁膜(以下、ゲート酸化膜と記述する。)2が形成される。ゲート酸化膜2表面には、酸化シリコン膜からなる電極間絶縁膜と多結晶シリコン膜からなる電荷転送電極13a、13bが形成されている。   A photodiode 30, a charge transfer channel (not shown), a channel stop region, and a charge readout region (not shown) are formed in the silicon substrate 1, and an insulating film (hereinafter, referred to as an insulating film) is formed on the surface of the silicon substrate 1. 2) is formed. On the surface of the gate oxide film 2, an interelectrode insulating film made of a silicon oxide film and charge transfer electrodes 13a and 13b made of a polycrystalline silicon film are formed.

固体撮像素子の上方には、フォトダイオード30部分を除いて遮光膜(図示せず)が設けられ、さらにカラーフィルタ(図示せず)、マイクロレンズ(図示せず)が設けられる。また、本実施の形態では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。   A light shielding film (not shown) is provided above the solid-state imaging device except for the photodiode 30 portion, and a color filter (not shown) and a microlens (not shown) are further provided. Further, in the present embodiment, a so-called honeycomb structure solid-state imaging device is shown, but it goes without saying that the present invention can also be applied to a square lattice type solid-state imaging device.

次に、図4乃至8を用いてこの固体撮像素子の製造工程について説明する。まず、図1に示すように、通常の方法により、n型のシリコン基板1表面に、フォトダイオード30および電荷転送部40を形成するとともに、周縁部50に配線パターン3を形成する。この配線パターン3は電荷転送部の電荷転送電極のいずれかと同一工程で形成される。   Next, the manufacturing process of this solid-state imaging device will be described with reference to FIGS. First, as shown in FIG. 1, the photodiode 30 and the charge transfer portion 40 are formed on the surface of the n-type silicon substrate 1 and the wiring pattern 3 is formed on the peripheral portion 50 by a normal method. This wiring pattern 3 is formed in the same process as any one of the charge transfer electrodes of the charge transfer portion.

ここでゲート酸化膜は、シリコン基板1表面に形成された、膜厚15nm〜35nmの酸化シリコン膜と、膜厚50nmの窒化シリコン膜と、膜厚10nmの酸化シリコン膜とからなる3層構造をなすものである。
そしてこのゲート酸化膜2上に多結晶シリコン膜からなる電荷転送電極13a,13bが形成されている。
これらは通常の方法により形成されるため本実施の形態では説明を省略する。
Here, the gate oxide film has a three-layer structure formed of a silicon oxide film with a thickness of 15 nm to 35 nm, a silicon nitride film with a thickness of 50 nm, and a silicon oxide film with a thickness of 10 nm formed on the surface of the silicon substrate 1. It is what you make.
On the gate oxide film 2, charge transfer electrodes 13a and 13b made of a polycrystalline silicon film are formed.
Since these are formed by a normal method, description thereof is omitted in this embodiment.

通常の方法で、フォトダイオード30、電荷転送部40、および周縁部50の形成されたシリコン基板1の表面に、図4(a)に示すように、プラズマCVD法により厚さ20nmの酸化シリコン膜からなる拡散防止膜4を形成する。このときの成膜条件は、400℃、で圧力:2.0Torr、RFパワー(13.56MHz:0.3kW)、RFパワー(270kW:0.7kW):TEOS:1.5ml/min,O:10SLMとする。 As shown in FIG. 4A, a silicon oxide film having a thickness of 20 nm is formed on the surface of the silicon substrate 1 on which the photodiode 30, the charge transfer portion 40, and the peripheral portion 50 are formed by a normal method. A diffusion prevention film 4 made of is formed. The film formation conditions at this time were 400 ° C., pressure: 2.0 Torr, RF power (13.56 MHz: 0.3 kW), RF power (270 kW: 0.7 kW): TEOS: 1.5 ml / min, O 2 : 10 SLM.

そして、この上層に図4(b)に示すように、リフロー膜5となる厚さ300〜1000nmのBPSG膜を常圧CVD法により形成する。このときの成膜条件は、410℃、で筐体排気圧10Pa、ディスパージョンヘッド排気圧100Paで、原料ガスとしてSiH:2700ccm、O:2400ccm、PH:3300ccm、B:2000ccmとする。そして、熱処理によるリフロー工程を経て、図4(c)に示すように、表面を平坦化する。このときのリフロー条件は850〜900℃、N:10SLM雰囲気中で排気圧力:5〜15mmHO、処理時間30〜60分とした。 Then, as shown in FIG. 4B, a BPSG film having a thickness of 300 to 1000 nm to be the reflow film 5 is formed on this upper layer by the atmospheric pressure CVD method. The film forming conditions at this time are 410 ° C., the housing exhaust pressure is 10 Pa, the dispersion head exhaust pressure is 100 Pa, and the raw material gases are SiH 4 : 2700 ccm, O 2 : 2400 ccm, PH 3 : 3300 ccm, B 2 H 6 : 2000 ccm. And Then, through a reflow process by heat treatment, the surface is flattened as shown in FIG. The reflow conditions at this time were set to 850 to 900 ° C., N 2 : 10 SLM atmosphere, exhaust pressure: 5 to 15 mmH 2 O, and processing time 30 to 60 minutes.

この後、この上層にレジストパターンR1を形成し、リフロー膜5の所定の深さまで等方性エッチングにより第1の開口6aを形成する(図5(d))。このときのエッチング条件は、室温で圧力1.4Torr、RFパワー350Wで、エッチングガスとしてNF:22sccm、He:13sccmとする。この後レジストパターンR1を除去する。 Thereafter, a resist pattern R1 is formed on the upper layer, and a first opening 6a is formed by isotropic etching to a predetermined depth of the reflow film 5 (FIG. 5D). Etching conditions at this time are a pressure of 1.4 Torr, an RF power of 350 W at room temperature, and an etching gas of NF 3 : 22 sccm and He: 13 sccm. Thereafter, the resist pattern R1 is removed.

そして、この上層に常圧CVD法により、下層保護膜7として膜厚50〜200nmの酸化シリコン膜を形成する(図5(e))。このときの成膜条件は、410℃、で筐体排気圧10Pa、ディスパージョンヘッド排気圧100Paで、原料ガスとしてSiH:900ccm、O:800ccmとする。 Then, a silicon oxide film having a thickness of 50 to 200 nm is formed as the lower protective film 7 on the upper layer by atmospheric pressure CVD (FIG. 5E). The film formation conditions at this time are 410 ° C., a housing exhaust pressure of 10 Pa, a dispersion head exhaust pressure of 100 Pa, and source gases of SiH 4 : 900 ccm and O 2 : 800 ccm.

続いてこの第1の開口6aの一部に開口するレジストパターンR2を形成し(図5(f))、これをマスクとして異方性エッチングを行い、第2の開口6bを形成する(図6(g))。このときのエッチング条件は、室温で圧力800mTorr、RFパワー800Wで、エッチングガスとしてCHF:40sccm、CF:40sccm、Ar:800sccmとする。この後レジストパターンR2を除去する。 Subsequently, a resist pattern R2 opening in a part of the first opening 6a is formed (FIG. 5F), and anisotropic etching is performed using the resist pattern R2 as a mask to form a second opening 6b (FIG. 6). (G)). The etching conditions at this time are a pressure of 800 mTorr and an RF power of 800 W at room temperature, and an etching gas of CHF 3 : 40 sccm, CF 4 : 40 sccm, and Ar: 800 sccm. Thereafter, the resist pattern R2 is removed.

そして図6(h)に示すように、PVD法により膜厚500nmのアルミニウム薄膜を形成する。このときの成膜条件は、アルミニウムをターゲットとし、室温で圧力2mTorr、ターゲットパワー3.0kW、アルゴン150sccm中で成膜し、フォトリソグラフィにより図示しないレジストパターンをマスクとして、パターニングし配線8を得る。   Then, as shown in FIG. 6H, an aluminum thin film having a thickness of 500 nm is formed by the PVD method. The film forming conditions are as follows: aluminum is used as a target, a film is formed at room temperature under a pressure of 2 mTorr, a target power is 3.0 kW, and argon is 150 sccm.

この後、プラズマCVD法により最終保護膜9としての膜厚200〜1500nmの窒化シリコン膜を形成する。この窒化シリコン膜が最終保護膜となる。このときの成膜条件は、400℃、圧力:2.0Torr、RFパワー(13.56MHz:0.6kW)、RFパワー(270kW:0.1kW):SiH:100sccm、NH:500sccm、N:10SLMとする。 Thereafter, a silicon nitride film having a film thickness of 200 to 1500 nm is formed as the final protective film 9 by plasma CVD. This silicon nitride film becomes the final protective film. The film forming conditions at this time are 400 ° C., pressure: 2.0 Torr, RF power (13.56 MHz: 0.6 kW), RF power (270 kW: 0.1 kW): SiH 4 : 100 sccm, NH 3 : 500 sccm, N 2 : 10 SLM.

この後、シンタリング処理を行なう。シンタリング条件は、380℃、N:15SLM、H:1.5SLM、排気圧力5〜15mmHO、処理時間30〜60分とする。 Thereafter, sintering processing is performed. The sintering conditions are 380 ° C., N 2 : 15 SLM, H 2 : 1.5 SLM, exhaust pressure 5 to 15 mmH 2 O, and processing time 30 to 60 minutes.

続いて、そしてこの上層にポジレジストを厚さ0.5〜2.0μmとなるように塗布する。   Subsequently, a positive resist is applied to the upper layer so as to have a thickness of 0.5 to 2.0 μm.

そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅0.3から数μmのレジストパターンR3を形成する(図6(i))。   Then, exposure is performed using a desired mask by photolithography, development and water washing are performed to form a resist pattern R3 having a pattern width of 0.3 to several μm (FIG. 6 (i)).

そしてこのレジストパターンR3をマスクとして用いて図7(j)に示すように、最終保護膜9である窒化シリコンをパターニングする。このときのエッチング条件は、室温で圧力50Pa、RFパワー100Wで、エッチングガスとして、CF:200sccm、O:700sccmとする。このとき、光電変換部および配線の外部接続領域上の最終保護膜9が除去せしめられる。 Then, using this resist pattern R3 as a mask, the silicon nitride as the final protective film 9 is patterned as shown in FIG. The etching conditions at this time are a pressure of 50 Pa at room temperature, an RF power of 100 W, and an etching gas of CF 4 : 200 sccm and O 2 : 700 sccm. At this time, the final protective film 9 on the external connection region of the photoelectric conversion portion and the wiring is removed.

そして図7(k)に示すように、このレジストパターンR3を剥離除去し、図1乃至3に示すような固体撮像素子が形成される。   Then, as shown in FIG. 7 (k), the resist pattern R3 is peeled and removed to form a solid-state imaging device as shown in FIGS.

この方法によれば、BPSG膜からなるリフロー膜5上は常圧CVD法で形成した下層保護膜とプラズマCVD法で形成した窒化シリコンからなる最終保護膜で覆われているため、プラズマチャージングによる閾値電圧のばらつきもなく、また不純物が表面に析出することもない。従って黒キズ不良の発生もなく撮像特性の良好な固体撮像素子を形成することが可能となる。   According to this method, the reflow film 5 made of the BPSG film is covered with the lower protective film formed by the atmospheric pressure CVD method and the final protective film made of silicon nitride formed by the plasma CVD method. There is no variation in threshold voltage, and no impurities are deposited on the surface. Therefore, it is possible to form a solid-state imaging device having good imaging characteristics without occurrence of a black defect.

さらにまた、工数の大幅な増大もなく、歩留まりの向上をはかることが可能となる。   Furthermore, the yield can be improved without a significant increase in man-hours.

(実施の形態2)
次に、本発明の実施の形態2について説明する。実施の形態1では、下層保護膜としての酸化シリコン膜を配線8の下層に形成したが配線8の上層に形成してもよい。
このようにしても作業性よく、黒キズ不良の発生がなく撮像特性の優れた固体撮像素子を形成することが可能となる。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. In the first embodiment, the silicon oxide film as the lower protective film is formed in the lower layer of the wiring 8, but may be formed in the upper layer of the wiring 8.
Even in this case, it is possible to form a solid-state imaging device with good workability, no black scratch defect and excellent imaging characteristics.

なお前記実施の形態では、下層保護膜として常圧CVD法で形成した窒化シリコンを用いたが、これに代えて窒化酸化シリコン膜で形成しても良い。   In the above embodiment, silicon nitride formed by the atmospheric pressure CVD method is used as the lower protective film, but a silicon nitride oxide film may be used instead.

また、前記実施の形態では、固体撮像素子について説明したが、これに限定されることなくラインセンサなどの光電変換素子を含む半導体装置に適用可能であることはいうまでもない。   Although the solid-state imaging device has been described in the above embodiment, it is needless to say that the present invention is not limited to this and can be applied to a semiconductor device including a photoelectric conversion element such as a line sensor.

以上説明してきたように、本発明によれば、下層保護膜を非プラズマプロセスで形成することにより、プラズマチャージングの抑制により、閾値電圧のばらつきを維持しつつ、リフロー膜表面に不純物が析出することによる光路の遮光を抑制することができる上、明時の黒キズ不良もない、信頼性の高い光電変換素子を提供することが可能であることから、小型のデジタルカメラをはじめ、イメージセンサなどの光電変換素子を備えた半導体装置にも適用可能である。   As described above, according to the present invention, by forming the lower protective film by a non-plasma process, impurities are deposited on the surface of the reflow film while maintaining variations in threshold voltage by suppressing plasma charging. It is possible to provide a highly reliable photoelectric conversion element that can suppress light blockage of the light path and that there is no black scratch defect at the time of light, so it can be used for small digital cameras, image sensors, etc. The present invention can also be applied to a semiconductor device including the photoelectric conversion element.

本発明の実施の形態1の固体撮像素子の断面概略図である。1 is a schematic cross-sectional view of a solid-state imaging element according to Embodiment 1 of the present invention. 本発明の実施の形態1の固体撮像素子の断面概略図である。1 is a schematic cross-sectional view of a solid-state imaging element according to Embodiment 1 of the present invention. 本発明の実施の形態1の固体撮像素子の平面概略図である。It is a plane schematic diagram of the solid-state image sensor of Embodiment 1 of the present invention. 本発明の実施の形態1の固体撮像素子の製造工程を示す概略図である。It is the schematic which shows the manufacturing process of the solid-state image sensor of Embodiment 1 of this invention. 本発明の実施の形態1の固体撮像素子の製造工程を示す概略図である。It is the schematic which shows the manufacturing process of the solid-state image sensor of Embodiment 1 of this invention. 本発明の実施の形態1の固体撮像素子の製造工程を示す概略図である。It is the schematic which shows the manufacturing process of the solid-state image sensor of Embodiment 1 of this invention. 本発明の実施の形態1の固体撮像素子の製造工程を示す概略図である。It is the schematic which shows the manufacturing process of the solid-state image sensor of Embodiment 1 of this invention.

符号の説明Explanation of symbols

1 シリコン基板
2 ゲート酸化膜
3 多結晶シリコン膜
5 リフロー膜
7 下層保護膜
9 最終保護膜
30 フォトダイオード
40 電荷転送電極
50 周縁部
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Gate oxide film 3 Polycrystalline silicon film 5 Reflow film 7 Lower protective film 9 Final protective film 30 Photodiode 40 Charge transfer electrode 50 Peripheral part

Claims (13)

半導体基板表面に形成された光電変換部を含み、
前記半導体基板表面が、リフロー膜と、前記リフロー膜の上層に形成された保護膜とで被覆され、前記保護膜の一部に開口する配線を備えた半導体装置であって、
前記保護膜は、最終保護膜と、その下層に形成される下層保護膜とを含み、
前記リフロー膜の表面は、非プラズマプロセスによって成膜された絶縁膜からなる下層保護膜で被覆せしめられ、
前記配線は、前記下層保護膜の上層に形成された半導体装置。
Including a photoelectric conversion part formed on a semiconductor substrate surface;
The semiconductor substrate surface is covered with a reflow film and a protective film formed in an upper layer of the reflow film, and is a semiconductor device comprising a wiring opening in a part of the protective film,
The protective film includes a final protective film and a lower protective film formed under the final protective film,
The surface of the reflow film is covered with a lower protective film made of an insulating film formed by a non-plasma process,
The wiring is a semiconductor device formed in an upper layer of the lower protective film.
請求項1に記載の半導体装置であって、
前記下層保護膜は常圧CVD法によって成膜された酸化シリコン膜である半導体装置。
The semiconductor device according to claim 1,
The semiconductor device in which the lower protective film is a silicon oxide film formed by an atmospheric pressure CVD method.
請求項2に記載の半導体装置であって、
前記最終保護膜はプラズマCVD法によって成膜された窒化シリコン膜である半導体装置。
The semiconductor device according to claim 2,
The semiconductor device, wherein the final protective film is a silicon nitride film formed by a plasma CVD method.
請求項1乃至3のいずれかに記載の半導体装置であって、
配線が、前記下層保護膜を貫通するように形成されたスルーホール内から前記下層保護膜上にかかるように形成され、
前記配線上を最終保護膜で被覆した半導体装置。
A semiconductor device according to any one of claims 1 to 3,
The wiring is formed so as to cover the lower protective film from the through hole formed so as to penetrate the lower protective film,
A semiconductor device in which the wiring is covered with a final protective film.
請求項4に記載の半導体装置であって、
前記スルーホールは、リフロー膜の上面に開口する第1の開口と、前記リフロー膜を貫通するように、前記第1の開口の下層に形成され、前記第1の開口よりも開口径の小さい第2の開口とを含み、
前記配線は、前記第1の開口から、リフロー膜を覆う下層保護膜上面まで到達するように形成された半導体装置。
The semiconductor device according to claim 4,
The through-hole is formed in a lower layer of the first opening so as to penetrate the reflow film, and a first opening having an opening diameter smaller than that of the first opening. Two openings,
The semiconductor device is formed so that the wiring reaches the upper surface of the lower protective film covering the reflow film from the first opening.
半導体基板表面に形成された光電変換部を形成する工程と、
前記光電変換部を含む前記半導体基板表面を、不純物を含有した酸化シリコン膜で被覆する工程と、
前記酸化シリコン膜を熱処理により平坦化し、リフロー膜を形成する平坦化工程と、
前記半導体基板表面に、コンタクトのための開口をもつ、窒化シリコン膜からなる最終保護膜を形成する工程とを含む半導体装置の製造方法において、
前記最終保護膜を形成する工程に先立ち、少なくとも前記光電変換部上の前記リフロー膜の上層に、非プラズマプロセスにより下層保護膜を形成する工程を含む半導体装置の製造方法。
Forming a photoelectric conversion portion formed on the surface of the semiconductor substrate;
Covering the surface of the semiconductor substrate including the photoelectric conversion part with a silicon oxide film containing impurities;
Planarizing the silicon oxide film by heat treatment to form a reflow film; and
Forming a final protective film made of a silicon nitride film having an opening for contact on the surface of the semiconductor substrate.
Prior to the step of forming the final protective film, a method for manufacturing a semiconductor device including a step of forming a lower protective film on at least an upper layer of the reflow film on the photoelectric conversion portion by a non-plasma process.
請求項6に記載の半導体装置の製造方法であって、
前記下層保護膜を形成する工程は、常圧CVD法により酸化シリコン膜を形成する工程を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 6,
The step of forming the lower protective film includes a step of forming a silicon oxide film by an atmospheric pressure CVD method.
請求項6または7に記載の半導体装置の製造方法であって、
前記最終保護膜を形成する工程は、プラズマCVD法により窒化シリコン膜を形成する工程を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 6 or 7,
The method of forming a final protective film includes a step of forming a silicon nitride film by a plasma CVD method.
請求項6乃至8のいずれかに記載の半導体装置の製造方法であって、
前記最終保護膜の形成に先立ち、前記光電変換部に開口を持つように形成された遮光膜を形成する工程を含む半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 6, wherein:
A method of manufacturing a semiconductor device including a step of forming a light-shielding film formed to have an opening in the photoelectric conversion portion prior to the formation of the final protective film.
請求項9に記載の半導体装置の製造方法であって、
前記下層保護膜を形成する工程は、前記リフロー膜を熱処理し平坦化する工程の後に実行される半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 9,
The step of forming the lower protective film is a method for manufacturing a semiconductor device, which is executed after a step of heat-treating and planarizing the reflow film.
請求項9または10に記載の半導体装置の製造方法であって、
さらに配線を形成する工程が、
前記遮光膜を形成する工程の後、
配線を形成する領域に等方性エッチングにより、前記リフロー膜の所定の深さまで第1の開口を形成する工程と、
下層保護膜を成膜する工程の後、前記第1の開口の一部に、異方性エッチングにより前記リフロー膜を貫通する第2の開口を形成する工程と、
前記第1および第2の開口に導電性膜を充填する工程と、
前記導電性膜をパターニングし配線を形成した後、最終保護膜を成膜する工程を含む半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to claim 9 or 10,
Furthermore, the process of forming the wiring
After the step of forming the light shielding film,
Forming a first opening to a predetermined depth of the reflow film by isotropic etching in a region for forming a wiring;
After the step of forming a lower protective film, forming a second opening penetrating the reflow film by anisotropic etching in a part of the first opening;
Filling the first and second openings with a conductive film;
A method of manufacturing a semiconductor device, comprising: forming a final protective film after patterning the conductive film to form a wiring.
請求項11に記載の半導体装置の製造方法であって、
前記最終保護膜を成膜した後、熱処理を行なうシンタリング工程を含む半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 11, comprising:
A method of manufacturing a semiconductor device, comprising a sintering step of performing a heat treatment after forming the final protective film.
請求項12に記載の半導体装置の製造方法であって、
前記シンタリング工程は、水素を含む不活性ガス雰囲気中で熱処理を行なう工程である半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 12,
The method of manufacturing a semiconductor device, wherein the sintering step is a step of performing a heat treatment in an inert gas atmosphere containing hydrogen.
JP2005009702A 2005-01-17 2005-01-17 Semiconductor device and manufacturing method thereof Pending JP2006202789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005009702A JP2006202789A (en) 2005-01-17 2005-01-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005009702A JP2006202789A (en) 2005-01-17 2005-01-17 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006202789A true JP2006202789A (en) 2006-08-03

Family

ID=36960553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005009702A Pending JP2006202789A (en) 2005-01-17 2005-01-17 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006202789A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114728523A (en) * 2019-11-26 2022-07-08 罗姆股份有限公司 Thermal print head and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114728523A (en) * 2019-11-26 2022-07-08 罗姆股份有限公司 Thermal print head and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5402083B2 (en) SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5357441B2 (en) Method for manufacturing solid-state imaging device
US20060220025A1 (en) Image sensor and method of manufacturing the same
TWI422022B (en) Semiconductor imaging device and manufacturing method thereof
JP5975617B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP2015029011A (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US8222068B2 (en) Method for manufacturing image sensor
US9673253B2 (en) Method of manufacturing photoelectric conversion device
JP2006013522A (en) Image sensor and method of manufacturing it
JP2006332124A (en) Solid-state image pickup element and manufacturing method thereof
KR100806778B1 (en) Method for manufacturing of cmos image sensor
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
US20170062505A1 (en) Imaging device and manufacturing method therefor
TWI406401B (en) Semiconductor device and method of manufacturing the same
JP2007287818A (en) Solid imaging device and its manufacturing method
JP2006202789A (en) Semiconductor device and manufacturing method thereof
KR100788381B1 (en) Cmos image sensor and method of fabricating the same
JP6254829B2 (en) Solid-state imaging device and manufacturing method thereof
JP2006351759A (en) Solid-state imaging device and manufacturing method thereof
JP2006202790A (en) Solid-state imaging device and manufacturing method thereof
KR100748315B1 (en) Fabricating method of image sensor
JP4162480B2 (en) Solid-state imaging device and manufacturing method thereof
JP2006351787A (en) Solid-state imaging device and manufacturing method thereof
JP4406558B2 (en) Solid-state image sensor
JP4705791B2 (en) Manufacturing method of solid-state imaging device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061124