JP2006191568A - Integrated circuit device provided with control circuit to control amplifier output stage and its driving method - Google Patents

Integrated circuit device provided with control circuit to control amplifier output stage and its driving method Download PDF

Info

Publication number
JP2006191568A
JP2006191568A JP2005365510A JP2005365510A JP2006191568A JP 2006191568 A JP2006191568 A JP 2006191568A JP 2005365510 A JP2005365510 A JP 2005365510A JP 2005365510 A JP2005365510 A JP 2005365510A JP 2006191568 A JP2006191568 A JP 2006191568A
Authority
JP
Japan
Prior art keywords
output
voltage
bias control
response
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005365510A
Other languages
Japanese (ja)
Inventor
Jae-Hyuck Woo
宰赫 禹
Kyu Y Chung
圭榮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040107996A external-priority patent/KR100744112B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006191568A publication Critical patent/JP2006191568A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an integrated circuit device provided with an amplification circuit to generate an output voltage. <P>SOLUTION: Bias controlling circuits (215 and 216) generate bias controlling voltages (VB1 and VB2) or output voltages (VOUT+ and VOUT-) selectively from their outputs based on a state of a control signal (SW). An output stage driver circuit (213) operates responding to the voltages generated from the outputs of the bias controlling circuits. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、集積回路装置及びその駆動方法に係り、特に、バイアス制御回路を備える集積回路装置及びその駆動方法に関する。   The present invention relates to an integrated circuit device and a driving method thereof, and more particularly to an integrated circuit device including a bias control circuit and a driving method thereof.

一般的に、2つ以上のステージを有する演算増幅器OP−AMPは、安定性を保証するために補償キャパシタを使用する。例えば、図1に示されたように、従来のソースドライバー回路100は、増幅器110、スイッチ120、及び負荷130を備える。増幅器110は、入力を増幅してスイッチ120を通じて負荷130のための出力を発生させる。増幅器110は、特定周波数特性及び位相特性内で一定のスルーレート及び安定度を有するようにデザインされることもある。したがって、増幅器110は、負荷130をドライビングするようにデザインされることもある。負荷130が増加するほど、周波数及び位相特性が劣化する。また、これにより、DC電流消費が増加する問題点がある。   In general, an operational amplifier OP-AMP having two or more stages uses a compensation capacitor to ensure stability. For example, as shown in FIG. 1, the conventional source driver circuit 100 includes an amplifier 110, a switch 120, and a load 130. Amplifier 110 amplifies the input and generates an output for load 130 through switch 120. The amplifier 110 may be designed to have a constant slew rate and stability within specific frequency and phase characteristics. Thus, the amplifier 110 may be designed to drive the load 130. As the load 130 increases, the frequency and phase characteristics deteriorate. This also increases the DC current consumption.

したがって、本発明の目的は、出力電圧を発生させる増幅回路を備える集積回路装置を提供することである。   Therefore, an object of the present invention is to provide an integrated circuit device including an amplifier circuit that generates an output voltage.

本発明の実施形態による集積回路装置は、出力電圧を発生させる増幅回路、制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路、及び前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路を備える。   An integrated circuit device according to an embodiment of the present invention includes an amplifier circuit that generates an output voltage, a bias control circuit that generates a bias control voltage or an output voltage from the output based on a state of a control signal, and an output of the bias control circuit. An output stage driver circuit that operates in response to the generated voltage is provided.

前記出力ステージドライバー回路は、トーテムポール(totem−pole)出力ステージドライバーを備える。   The output stage driver circuit includes a totem-pole output stage driver.

前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さい。   The output current generated through the output stage driver circuit in response to the bias control voltage is smaller than the output current generated through the output stage driver circuit in response to the output voltage.

本発明の実施形態による集積回路装置は、前記制御信号に応答して動作するスイッチ、及び前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷をさらに備え、前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態である時、その出力から出力電圧を発生させる。   The integrated circuit device according to an embodiment of the present invention further includes a switch that operates in response to the control signal, and a load that is connected to the output stage driver circuit through the switch, and the bias control circuit receives the control signal. In response, a bias control voltage is generated from the output when the switch is open, and an output voltage is generated from the output when the switch is closed in response to the control signal.

本発明の他の実施形態による集積回路装置は、第1及び第2出力電圧を発生させる増幅回路、制御信号の状態に基づいてその出力から第1バイアス制御電圧または第1出力電圧を発生させる第1バイアス制御回路、前記制御信号の状態に基づいてその出力から第2バイアス制御電圧または第2出力電圧を発生させる第1バイアス制御回路、及び前記第1及び第2バイアス制御回路の出力から発生した電圧に応答して動作する出力ステージドライバー回路を備える。   An integrated circuit device according to another embodiment of the present invention includes an amplifier circuit that generates first and second output voltages, a first bias control voltage or a first output voltage that is generated from the output based on the state of a control signal. 1 bias control circuit, a first bias control circuit for generating a second bias control voltage or a second output voltage from its output based on the state of the control signal, and an output of the first and second bias control circuits An output stage driver circuit that operates in response to a voltage is provided.

前記第1及び第2バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記第1及び第2出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さい。   The output current generated through the output stage driver circuit in response to the first and second bias control voltages is smaller than the output current generated through the output stage driver circuit in response to the first and second output voltages.

前記出力ステージドライバー回路は、トーテムポール出力ステージドライバーを備える。   The output stage driver circuit includes a totem pole output stage driver.

前記トーテムポール出力ステージドライバーは、前記第1バイアス制御回路の出力での電圧に応答して動作するPMOSトランジスタ、及び前記第2バイアス制御信号の出力での電圧に応答して動作するNMOSトランジスタを備える。   The totem pole output stage driver includes a PMOS transistor that operates in response to a voltage at the output of the first bias control circuit, and an NMOS transistor that operates in response to a voltage at the output of the second bias control signal. .

前記第1バイアス制御電圧は、前記第1出力電圧より高く、前記第2バイアス制御電圧は、前記第2出力電圧より低い。   The first bias control voltage is higher than the first output voltage, and the second bias control voltage is lower than the second output voltage.

本発明の他の実施形態による集積回路装置は、前記制御信号に応答して動作するスイッチ、及び前記スイッチを通じて前記出力ステージドライバー回路に連結される負荷をさらに備え、前記第1及び第2バイアス制御回路各々は、前記制御信号に応答して前記スイッチが開状態である時、これらの出力から前記第1及び第2バイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態である時、それらの出力から前記第1及び第2出力電圧を発生させる。   The integrated circuit device according to another embodiment of the present invention may further include a switch that operates in response to the control signal, and a load connected to the output stage driver circuit through the switch, the first and second bias controls. Each circuit generates the first and second bias control voltages from these outputs when the switch is open in response to the control signal, and the switch is closed in response to the control signal. At some point, the first and second output voltages are generated from their outputs.

本発明の実施形態による集積回路装置を動作させる方法は、出力電圧を発生させるステップ、制御信号の状態に基づいてバイアス制御回路の出力からバイアス制御電圧または出力電圧を発生させるステップ、及び前記バイアス制御回路の出力から発生した電圧を用いて出力ステージドライバー回路をドライビングするステップを備える。   A method of operating an integrated circuit device according to an embodiment of the present invention includes generating an output voltage, generating a bias control voltage or an output voltage from an output of a bias control circuit based on a state of a control signal, and the bias control. Driving the output stage driver circuit using a voltage generated from the output of the circuit.

前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流より小さい。   The output current generated through the output stage driver circuit in response to the bias control voltage is smaller than the output current generated through the output stage driver circuit in response to the output voltage.

本発明の実施形態による集積回路を動作させる方法は、前記制御信号に応答してスイッチが開状態である時、前記バイアス制御回路の出力から前記バイアス制御電圧を発生させるステップ、及び前記制御信号に応答して前記スイッチが閉状態である時、前記バイアス制御回路の出力から前記出力信号を発生させるステップをさらに含み得る。   A method of operating an integrated circuit according to an embodiment of the present invention includes: generating a bias control voltage from an output of the bias control circuit when a switch is open in response to the control signal; and The method may further include generating the output signal from the output of the bias control circuit when the switch is closed in response.

本発明の他の実施形態による集積回路装置を動作させる方法は、第1及び第2出力電圧を発生させるステップ、制御信号の状態に基づいて第1バイアス制御回路の出力から第1バイアス制御電圧または第1出力電圧を発生させるステップ、前記制御信号の状態に基づいて第2バイアス制御回路の出力から第2バイアス制御電圧または第2出力電圧を発生させるステップ、及び前記第1及び第2バイアス制御回路の出力から発生した電圧を用いて出力ステージドライバー回路をドライビングするステップを含む。   A method of operating an integrated circuit device according to another embodiment of the present invention includes generating a first and second output voltage, a first bias control voltage from an output of a first bias control circuit based on a state of a control signal, or Generating a first output voltage; generating a second bias control voltage or a second output voltage from an output of a second bias control circuit based on a state of the control signal; and the first and second bias control circuits. Driving the output stage driver circuit using the voltage generated from the output of the output stage.

前記第1及び第2バイアス電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流は、前記第1及び第2出力電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流より小さい。   The output current generated through the output stage driver circuit in response to the first and second bias voltages is smaller than the output current generated through the output stage driver circuit in response to the first and second output voltages.

前記第1バイアス制御電圧は、前記第1出力電圧より高く、前記第2バイアス電圧は、前記第2出力電圧より小さい。   The first bias control voltage is higher than the first output voltage, and the second bias voltage is lower than the second output voltage.

本発明の他の実施形態による集積回路装置を動作させる方法は、前記制御信号に応答してスイッチが開状態である時、前記第1及び第2バイアス制御回路の出力から第1及び第2バイアス制御電圧を各々発生させるステップ、及び前記制御信号に応答して前記スイッチが閉状態である時、前記第1及び第2バイアス制御回路の出力から前記第1及び第2出力電圧を各々発生させるステップをさらに含む。   According to another embodiment of the present invention, a method of operating an integrated circuit device includes first and second biases from outputs of the first and second bias control circuits when a switch is open in response to the control signal. Generating each of the control voltages, and generating each of the first and second output voltages from the outputs of the first and second bias control circuits when the switch is closed in response to the control signal. Further included.

本発明による集積回路装置は、周波数及び位相特性の低下を防止し、DC電流消費を減らせる。   The integrated circuit device according to the present invention can prevent a decrease in frequency and phase characteristics and reduce DC current consumption.

以下、本発明の詳細な説明で引用される図面の理解を容易にするために各図面の簡単な説明が提供される。   Hereinafter, in order to facilitate understanding of the drawings cited in the detailed description of the present invention, a brief description of each drawing is provided.

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。   For a full understanding of the invention and the operational advantages thereof and the objects achieved by the practice of the invention, reference should be made to the accompanying drawings that illustrate preferred embodiments of the invention and the contents described in the drawings. I have to.

以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。   Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals provided in each drawing denote the same members.

図2は、本発明の実施形態による負荷ドライビングシステム200のブロック図である。負荷ドライビングシステムは、増幅器210、スイッチ220、及び負荷230を備える。スイッチ220は、制御信号SWの論理状態に基づいて開閉される。スイッチ220が閉状態になれば、増幅器210の出力は負荷230に印加される。スイッチが開状態になれば、増幅器210の出力は負荷230に印加されない。   FIG. 2 is a block diagram of a load driving system 200 according to an embodiment of the present invention. The load driving system includes an amplifier 210, a switch 220, and a load 230. The switch 220 is opened and closed based on the logic state of the control signal SW. When switch 220 is closed, the output of amplifier 210 is applied to load 230. If the switch is open, the output of the amplifier 210 is not applied to the load 230.

本発明の実施形態によれば、増幅器210は演算トランスコンダクタンス増幅器(OTA)211、バイアス制御部212、及び出力部213を備える。OTA211は、1つ以上のその出力から少なくとも1つの増幅された信号/電圧を発生させる。バイアス制御部212は、スイッチ制御信号SWに応答し、その出力からバイアス制御電圧または少なくとも1つの増幅された信号を発生させる。出力部213は、バイアス制御部212から出力される信号/電圧に応答して出力信号OUTPUTを発生させる。本発明の実施形態によれば、出力部213は、トーテムポール出力ステージドライバー回路をも備えうる。   According to the embodiment of the present invention, the amplifier 210 includes an operational transconductance amplifier (OTA) 211, a bias controller 212, and an output unit 213. The OTA 211 generates at least one amplified signal / voltage from one or more of its outputs. The bias controller 212 is responsive to the switch control signal SW and generates a bias control voltage or at least one amplified signal from its output. The output unit 213 generates an output signal OUTPUT in response to the signal / voltage output from the bias control unit 212. According to the embodiment of the present invention, the output unit 213 may also include a totem pole output stage driver circuit.

望ましくは、負荷230が増幅器210の出力に連結されたか否かによって、出力部213は異なってバイアスされることもある。負荷230が増幅器210と連結されない時、出力部213を適切にバイアシングすることによって、増幅器による電流使用が減少しうる。   Desirably, the output 213 may be biased differently depending on whether the load 230 is coupled to the output of the amplifier 210. By appropriately biasing the output 213 when the load 230 is not coupled to the amplifier 210, current usage by the amplifier can be reduced.

図3は、本発明の他の実施形態による負荷ドライビングシステムの回路図である。図3に示されたように、バイアス制御器212は、第1バイアス制御部215及び第2バイアス制御部216を備える。出力部213は、トーテムポール構造で配列されるトランジスタP1及びN1を備える。   FIG. 3 is a circuit diagram of a load driving system according to another embodiment of the present invention. As shown in FIG. 3, the bias controller 212 includes a first bias controller 215 and a second bias controller 216. The output unit 213 includes transistors P1 and N1 arranged in a totem pole structure.

OTA211は、VIN+ノードを通じて入力信号INPUTを受信し、VIN−ノードを通じて出力部213からのフィードバック信号として出力信号OUTPUTを受信する。OTA211は、第1差動信号/電圧VOUT−及び第2差動信号/電圧VOUT+を出力しうる。第1バイアス制御部215は、第1バイアス信号/電圧VB1を発生させ、スイッチ制御信号SWの論理状態に基づいて第1差動信号VOUT−または第1バイアス信号/電圧VB1を選択的に出力する。第2バイアス制御部216は、第2バイアス信号/電圧VB2を発生させ、スイッチ制御信号SWの論理状態に基づいて第2差動信号VOUT+または第1バイアス信号/電圧VB2を選択的に出力する。本発明の実施形態で、スイッチ制御信号SWが、負荷230が増幅器210に連結されたことを示す状態ならば、VOUT−及びVOUT+が出力部213に出力される。一方、スイッチ制御信号SWが負荷230が増幅器210に連結されていないことを示す状態ならば、VB1及びVB2が出力部213に出力される。本発明の実施形態で、VB1>VOUT−であり、VB2<VOUT+である。   The OTA 211 receives the input signal INPUT through the VIN + node, and receives the output signal OUTPUT as a feedback signal from the output unit 213 through the VIN− node. The OTA 211 can output the first differential signal / voltage VOUT− and the second differential signal / voltage VOUT +. The first bias controller 215 generates a first bias signal / voltage VB1 and selectively outputs the first differential signal VOUT− or the first bias signal / voltage VB1 based on the logic state of the switch control signal SW. . The second bias controller 216 generates a second bias signal / voltage VB2, and selectively outputs the second differential signal VOUT + or the first bias signal / voltage VB2 based on the logic state of the switch control signal SW. In the embodiment of the present invention, if the switch control signal SW indicates that the load 230 is connected to the amplifier 210, VOUT− and VOUT + are output to the output unit 213. On the other hand, if the switch control signal SW indicates that the load 230 is not connected to the amplifier 210, VB1 and VB2 are output to the output unit 213. In the embodiment of the present invention, VB1> VOUT− and VB2 <VOUT +.

図3に示されたように、出力部213は、トランジスタP1及びN1を備える。P1のゲートは、第1バイアス制御部215から出力信号/電圧を受信し、N1のゲートは、第2バイアス制御部216から出力信号/電圧を受信する。   As shown in FIG. 3, the output unit 213 includes transistors P1 and N1. The gate of P1 receives the output signal / voltage from the first bias controller 215, and the gate of N1 receives the output signal / voltage from the second bias controller 216.

図4は、図2及び図3に示された本発明の実施形態による負荷ドライビングシステムの動作を説明するための波形図である。SW信号がドライビングされてスイッチ220を通じて負荷230を増幅器210に連結する前に、入力信号INPUTはOTA211により増幅される。しかし、この場合、バイアス信号/電圧VB1及びVB2が出力部213に印加される。その結果、出力部213での出力電流Ioutは相対的に小さい。この際、出力信号/電圧OUTPUTは、負荷230に伝えられない。スイッチ制御信号SWが“ハイ”にドライビングされてスイッチ220を通じて負荷230を増幅器210に連結する時に、差動信号VOUT+及びVOUT−が出力部213に印加される。この際、出力信号/電圧OUTPUTは、負荷230に伝えられる。その結果、出力部213での出力電流Ioutは相対的に大きい。本発明の実施形態で、出力部213を通じた出力電流Ioutはスイッチ制御信号SWの論理状態によって異なる。   FIG. 4 is a waveform diagram for explaining the operation of the load driving system according to the embodiment of the present invention shown in FIGS. 2 and 3. The input signal INPUT is amplified by the OTA 211 before the SW signal is driven to connect the load 230 to the amplifier 210 through the switch 220. In this case, however, bias signals / voltages VB 1 and VB 2 are applied to the output unit 213. As a result, the output current Iout at the output unit 213 is relatively small. At this time, the output signal / voltage OUTPUT is not transmitted to the load 230. When the switch control signal SW is driven “high” and the load 230 is connected to the amplifier 210 through the switch 220, the differential signals VOUT + and VOUT− are applied to the output unit 213. At this time, the output signal / voltage OUTPUT is transmitted to the load 230. As a result, the output current Iout at the output unit 213 is relatively large. In the embodiment of the present invention, the output current Iout through the output unit 213 varies depending on the logic state of the switch control signal SW.

本発明の実施形態で、OTA211はVOUT+を発生しないこともある。この場合、第2バイアス制御部216は、出力部213トランジスタN1に一定したバイアスを印加することもある。一定した信号/電圧VB3が第2バイアス制御部216により発生して出力部213トランジスタN1に印加されることを除いて、負荷ドライビングシステムの動作は、図3の説明と同一である。信号/電圧は次のような関係を有する:VB1>VOUT−であり、VB2<VB3である。   In an embodiment of the present invention, the OTA 211 may not generate VOUT +. In this case, the second bias controller 216 may apply a constant bias to the output unit 213 transistor N1. Except that a constant signal / voltage VB3 is generated by the second bias control unit 216 and applied to the output unit 213 transistor N1, the operation of the load driving system is the same as the description of FIG. The signal / voltage has the following relationship: VB1> VOUT− and VB2 <VB3.

前述したように図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならばこれより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まるべきである。   As described above, the optimal embodiment has been disclosed in the drawings and specification. Although specific terms are used herein, they are merely used to describe the present invention and are intended to limit the scope of the invention as defined in the meaning and claims. It was not used for Accordingly, those skilled in the art will appreciate that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention should be determined by the technical idea of the claims.

本発明は、集積回路装置及びその駆動方法に関連した技術分野に好適に適用されうる。   The present invention can be suitably applied to technical fields related to an integrated circuit device and a driving method thereof.

従来のソースドライバー回路のブロック図である。It is a block diagram of the conventional source driver circuit. 本発明の実施形態による負荷ドライビングシステムのブロック図である。1 is a block diagram of a load driving system according to an embodiment of the present invention. 本発明の他の実施形態による負荷ドライビングシステムの回路図である。FIG. 3 is a circuit diagram of a load driving system according to another embodiment of the present invention. 図2及び図3に示された本発明の実施形態による負荷ドライビングシステムの動作を説明するための波形図である。FIG. 4 is a waveform diagram for explaining the operation of the load driving system according to the embodiment of the present invention shown in FIGS. 2 and 3.

符号の説明Explanation of symbols

210 増幅器
211 演算トランスコンダクタンス増幅器(OTA)
212 バイアス制御器
213 出力部
215 第1バイアス制御部
216 第2バイアス制御部
230 負荷
P1、N1 トランジスタ
INPUT 入力信号
OUTPUT 出力信号
VB1 第1バイアス信号/電圧
VB2 第2バイアス信号/電圧
SW スイッチ制御信号
VOUT− 第1差動信号
VOUT+ 第2差動信号
210 Amplifier 211 Operational transconductance amplifier (OTA)
212 bias controller 213 output unit 215 first bias control unit 216 second bias control unit 230 load P1, N1 transistor INPUT input signal OUTPUT output signal VB1 first bias signal / voltage VB2 second bias signal / voltage SW switch control signal VOUT − First differential signal VOUT + second differential signal

Claims (17)

出力電圧を発生させる増幅回路と、
制御信号の状態に基づいてその出力からバイアス制御電圧または出力電圧を発生させるバイアス制御回路と、
前記バイアス制御回路の出力から発生する電圧に応答して動作する出力ステージドライバー回路と、を備えることを特徴とする集積回路装置。
An amplifier circuit for generating an output voltage;
A bias control circuit that generates a bias control voltage or output voltage from its output based on the state of the control signal; and
An integrated circuit device comprising: an output stage driver circuit that operates in response to a voltage generated from an output of the bias control circuit.
前記出力ステージドライバー回路は、トーテムポール出力ステージドライバーを備えることを特徴とする請求項1に記載の集積回路装置。   The integrated circuit device according to claim 1, wherein the output stage driver circuit includes a totem pole output stage driver. 前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さいことを特徴とする請求項1に記載の集積回路装置。   The output current generated through the output stage driver circuit in response to the bias control voltage is smaller than the output current generated through the output stage driver circuit in response to the output voltage. Integrated circuit device. 前記制御信号に応答して動作するスイッチと、
前記スイッチを通じて前記出力ステージドライバー回路と連結される負荷をさらに備え、
前記バイアス制御回路は、前記制御信号に応答して前記スイッチが開状態である時、その出力からバイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態でその出力から出力電圧を発生させることを特徴とする請求項1に記載の集積回路装置。
A switch that operates in response to the control signal;
A load coupled to the output stage driver circuit through the switch;
The bias control circuit generates a bias control voltage from the output when the switch is open in response to the control signal, and outputs the output voltage from the output when the switch is closed in response to the control signal. The integrated circuit device according to claim 1, wherein:
第1及び第2出力電圧を発生させる増幅回路と、
制御信号の状態に基づいてその出力から第1バイアス制御電圧または第1出力電圧を発生させる第1バイアス制御回路と、
前記制御信号の状態に基づいてその出力から第2バイアス制御電圧または第2出力電圧を発生させる第2バイアス制御回路と、
前記第1及び第2バイアス制御回路の出力から発生した電圧に応答して動作する出力ステージドライバー回路と、を備えることを特徴とする集積回路装置。
An amplifier circuit for generating first and second output voltages;
A first bias control circuit for generating a first bias control voltage or a first output voltage from its output based on the state of the control signal;
A second bias control circuit for generating a second bias control voltage or a second output voltage from its output based on the state of the control signal;
An integrated circuit device comprising: an output stage driver circuit that operates in response to a voltage generated from outputs of the first and second bias control circuits.
前記第1及び第2バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流は、前記第1及び第2出力電圧に応答して前記出力ステージドライバー回路を通じて発生する出力電流より小さいことを特徴とする請求項5に記載の集積回路装置。   The output current generated through the output stage driver circuit in response to the first and second bias control voltages is smaller than the output current generated through the output stage driver circuit in response to the first and second output voltages. The integrated circuit device according to claim 5. 前記出力ステージドライバー回路は、トーテムポール出力ステージドライバーを備えることを特徴とする請求項6に記載の集積回路装置。   The integrated circuit device according to claim 6, wherein the output stage driver circuit includes a totem pole output stage driver. 前記トーテムポール出力ステージドライバーは、前記第1バイアス制御回路の出力での電圧に応答して動作するPMOSトランジスタと、前記第2バイアス制御回路の出力での電圧に応答して動作するNMOSトランジスタと、を備えることを特徴とする請求項7に記載の集積回路装置。   The totem pole output stage driver includes a PMOS transistor that operates in response to a voltage at the output of the first bias control circuit, an NMOS transistor that operates in response to a voltage at the output of the second bias control circuit, The integrated circuit device according to claim 7, further comprising: 前記第1バイアス制御電圧は、前記第1出力電圧より高く、前記第2バイアス制御電圧は、前記第2出力電圧より低いことを特徴とする請求項8に記載の集積回路装置。   9. The integrated circuit device according to claim 8, wherein the first bias control voltage is higher than the first output voltage, and the second bias control voltage is lower than the second output voltage. 前記制御信号に応答して動作するスイッチと、
前記スイッチを通じて前記出力ステージドライバー回路に連結される負荷をさらに備え、
前記第1及び第2バイアス制御回路各々は、前記制御信号に応答して前記スイッチが開状態である時、それらの出力から前記第1及び第2バイアス制御電圧を発生させ、前記制御信号に応答して前記スイッチが閉状態である時、それらの出力から前記第1及び第2出力電圧を発生させることを特徴とする請求項5に記載の集積回路装置。
A switch that operates in response to the control signal;
A load coupled to the output stage driver circuit through the switch;
Each of the first and second bias control circuits generates the first and second bias control voltages from their outputs and responds to the control signal when the switch is open in response to the control signal. 6. The integrated circuit device according to claim 5, wherein when the switch is in a closed state, the first and second output voltages are generated from their outputs.
集積回路装置を動作させる方法において、
出力電圧を発生させるステップと、
制御信号の状態に基づいてバイアス制御回路の出力からバイアス制御電圧または出力電圧を発生させるステップと、
前記バイアス制御回路の出力から発生した電圧を用いて出力ステージドライバー回路をドライビングするステップと、を含むことを特徴とする方法。
In a method of operating an integrated circuit device,
Generating an output voltage;
Generating a bias control voltage or output voltage from the output of the bias control circuit based on the state of the control signal;
Driving the output stage driver circuit using a voltage generated from the output of the bias control circuit.
前記バイアス制御電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流は、前記出力電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流より小さいことを特徴とする請求項11に記載の方法。   The output current generated through the output stage driver circuit in response to the bias control voltage is smaller than the output current generated through the output stage driver circuit in response to the output voltage. Method. 前記制御信号に応答してスイッチが開状態である時、前記バイアス制御回路の出力から前記バイアス制御電圧を発生させるステップと、
前記制御信号に応答して前記スイッチが閉状態である時、前記バイアス制御回路の出力から前記出力信号を発生させるステップをさらに含むことを特徴とする請求項11に記載の方法。
Generating the bias control voltage from the output of the bias control circuit when a switch is open in response to the control signal;
12. The method of claim 11, further comprising generating the output signal from the output of the bias control circuit when the switch is closed in response to the control signal.
集積回路装置を動作させる方法において、
第1及び第2出力電圧を発生させるステップと、
制御信号の状態に基づいて第1バイアス制御回路の出力から第1バイアス制御電圧または第1出力電圧を発生させるステップと、
前記制御信号の状態に基づいて第2バイアス制御回路の出力から第2バイアス制御電圧または第2出力電圧を発生させるステップと、
前記第1及び第2バイアス制御回路の出力から発生した電圧を用いて出力ステージドライバー回路をドライビングするステップと、を含むことを特徴とする方法。
In a method of operating an integrated circuit device,
Generating first and second output voltages;
Generating a first bias control voltage or a first output voltage from the output of the first bias control circuit based on the state of the control signal;
Generating a second bias control voltage or a second output voltage from the output of the second bias control circuit based on the state of the control signal;
Driving the output stage driver circuit using a voltage generated from the outputs of the first and second bias control circuits.
前記第1及び第2バイアス電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流は、前記第1及び第2出力電圧に応答して前記出力ステージドライバー回路を通じて発生した出力電流より小さいことを特徴とする請求項14に記載の方法。   The output current generated through the output stage driver circuit in response to the first and second bias voltages is smaller than the output current generated through the output stage driver circuit in response to the first and second output voltages. 15. A method according to claim 14, characterized in that 前記第1バイアス制御電圧は、前記第1出力電圧より高く、前記第2バイアス電圧は、前記第2出力電圧より低いことを特徴とする請求項15に記載の方法。   The method of claim 15, wherein the first bias control voltage is higher than the first output voltage and the second bias voltage is lower than the second output voltage. 前記制御信号に応答してスイッチが開状態である時、前記第1及び第2バイアス制御回路の出力から第1及び第2バイアス制御電圧を各々発生させるステップと、
前記制御信号に応答して前記スイッチが閉状態である時、前記第1及び第2バイアス制御回路の出力から前記第1及び第2出力電圧を各々発生させるステップをさらに備えることを特徴とする請求項14に記載の方法。
Generating first and second bias control voltages from the outputs of the first and second bias control circuits, respectively, when a switch is open in response to the control signal;
The method further comprises generating the first and second output voltages from outputs of the first and second bias control circuits, respectively, when the switch is closed in response to the control signal. Item 15. The method according to Item 14.
JP2005365510A 2004-12-17 2005-12-19 Integrated circuit device provided with control circuit to control amplifier output stage and its driving method Pending JP2006191568A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040107996A KR100744112B1 (en) 2004-12-17 2004-12-17 Amplifier and amplification method for reducing current
US11/271,058 US7403072B2 (en) 2004-12-17 2005-11-10 Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same

Publications (1)

Publication Number Publication Date
JP2006191568A true JP2006191568A (en) 2006-07-20

Family

ID=36798211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005365510A Pending JP2006191568A (en) 2004-12-17 2005-12-19 Integrated circuit device provided with control circuit to control amplifier output stage and its driving method

Country Status (1)

Country Link
JP (1) JP2006191568A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134627A (en) * 1991-11-11 1993-05-28 Seiko Epson Corp Driving device for liquid crystal display body
JPH10187100A (en) * 1996-12-26 1998-07-14 Nec Ic Microcomput Syst Ltd Liquid crystal drive circuit, and its control method
JP2002353792A (en) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd Drive circuit and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134627A (en) * 1991-11-11 1993-05-28 Seiko Epson Corp Driving device for liquid crystal display body
JPH10187100A (en) * 1996-12-26 1998-07-14 Nec Ic Microcomput Syst Ltd Liquid crystal drive circuit, and its control method
JP2002353792A (en) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd Drive circuit and display device

Similar Documents

Publication Publication Date Title
US7884671B2 (en) Low power operational amplifier
US7652538B2 (en) Circuits and methods for improving slew rate of differential amplifiers
US7764121B2 (en) Differential amplifier, method for amplifying signals of differential amplifier, and display driving device having differential amplifier
US6727753B2 (en) Operational transconductance amplifier for an output buffer
US6836186B2 (en) AB class amplifier for controlling quiescent current
US7652534B1 (en) Rail-to-rail operational amplifier capable of reducing current consumption
EP1955437B1 (en) Small signal amplifier with large signal output boost stage
JP2006094534A (en) Differential amplifier circuit for improving slew rate, and method therefor
JP5079504B2 (en) Buffer circuit
US7795977B2 (en) Bootstrapped class AB CMOS output stage
US7295042B2 (en) Buffer
US7548114B2 (en) Apparatus for slew rate enhancement of an operational amplifier
US7403072B2 (en) Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same
KR100771859B1 (en) Amplifier having easy current controlling structure
US6781462B2 (en) Power amplifier
US7042256B2 (en) Voice coil motor power amplifier
JP2007116569A (en) Open gain adjustment circuit for operational amplifier
US7030696B2 (en) Differential amplifier and semiconductor device
JP2009060303A (en) Amplifying circuit
JP2006191568A (en) Integrated circuit device provided with control circuit to control amplifier output stage and its driving method
TW200419899A (en) Operational amplifier with self control circuit for realizing high slew rate throughout full operating range
TWI344262B (en)
JP2008009820A (en) Voltage regulator
US20230146284A1 (en) Slew boost amplifier and display driver having the same
JP4961163B2 (en) DC coupled amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120217

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120330