JP2006190042A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2006190042A
JP2006190042A JP2005000895A JP2005000895A JP2006190042A JP 2006190042 A JP2006190042 A JP 2006190042A JP 2005000895 A JP2005000895 A JP 2005000895A JP 2005000895 A JP2005000895 A JP 2005000895A JP 2006190042 A JP2006190042 A JP 2006190042A
Authority
JP
Japan
Prior art keywords
display device
circuit
communication
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005000895A
Other languages
Japanese (ja)
Other versions
JP4665519B2 (en
Inventor
Fumika Miyazaki
郁佳 宮▲崎▼
Takuya Nagai
拓也 永井
Yuji Hori
祐二 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2005000895A priority Critical patent/JP4665519B2/en
Publication of JP2006190042A publication Critical patent/JP2006190042A/en
Application granted granted Critical
Publication of JP4665519B2 publication Critical patent/JP4665519B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a miniaturized display device capable of saving power consumption. <P>SOLUTION: According to a card type display device 10, since current consumption in a signal transmitting circuit 20 is suppressed to save power consumption, a power transmitting coil 18 can be miniaturized. Consequently, the display device can be miniaturized. When the power consumption in the signal transmitting circuit 20 is large, increase in the number of turns of the power transmitting coil 18 is conceivable for obtaining a large driving power. However, this leads to enlargement of the power transmission coil 18, resulting in reduction in convenience of the card type display device 10. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は入力される信号に基づいて文字や画像を表示する表示装置に関し、特に、消費電力を節約することができ、小型化された表示装置に関するものである。   The present invention relates to a display device that displays characters and images based on input signals, and more particularly to a miniaturized display device that can save power consumption.

従来より、電力及びデータ伝送の双方を複数の接点を用いて接触式で行うICカードが知られており、クレジットカードなどに使用されている。さらに、例えば特開平10−91736号公報(特許文献1)に開示されているように、電磁誘導作用を利用して、コイルにより電力及びデータの伝送を非接触で行うものも知られている。また、特開平10−154215号公報(特許文献2)には、カード内に記憶された情報を表示することができる表示パネルをICカードに設け、表示装置としての機能を有するICカードが記載されている。   2. Description of the Related Art Conventionally, an IC card that performs both power and data transmission by a contact type using a plurality of contacts is known and used for a credit card or the like. Furthermore, as disclosed in, for example, Japanese Patent Laid-Open No. 10-91736 (Patent Document 1), there is also known a method in which electric power and data are transmitted in a non-contact manner using a coil by using an electromagnetic induction action. Japanese Laid-Open Patent Publication No. 10-154215 (Patent Document 2) describes an IC card having a display panel capable of displaying information stored in the card and having a function as a display device. ing.

このような表示装置(ICカード)はCPUを内蔵し、表示パネルを駆動するための表示ドライバや、外部機器との間でデータの伝送を行う通信回路などをCPUにより制御する。
特開平10−91736号公報 特開平10−154215号公報
Such a display device (IC card) incorporates a CPU, and a CPU controls a display driver for driving the display panel, a communication circuit for transmitting data to and from an external device, and the like.
JP-A-10-91936 Japanese Patent Laid-Open No. 10-154215

しかしながら、一般的に、表示ドライバを制御するためには、CPUは比較的大きな電圧(例えば、5V)の制御信号を出力する必要がある。これと同程度の電圧の制御信号がCPUから通信回路に入力されると、通信回路に大電流が流れる。そうすると、通信回路における消費電力が大きくなるので、表示装置が電力不足となる可能性があるという問題点があった。   However, in general, in order to control the display driver, the CPU needs to output a control signal having a relatively large voltage (for example, 5 V). When a control signal having a voltage comparable to this is input from the CPU to the communication circuit, a large current flows through the communication circuit. Then, since the power consumption in the communication circuit increases, there is a problem that the display device may run out of power.

このような問題を解決するために、容量の大きい電池を表示装置に設けたり、電力の供給を受けるためのコイルのターン数を増やすことが考えられるが、そのようにすると、コイルの厚さや高電圧対応の部品を用いなければならないことより表示装置が大型化し利便性が損なわれる。   In order to solve such a problem, it is conceivable to provide a battery having a large capacity in the display device or increase the number of turns of the coil for receiving power supply. The use of voltage-compatible components increases the size of the display device and impairs convenience.

さらに、通信回路に大電流が流れると、通信回路を制御するCPUが過電流により破壊されるおそれがあるという問題点があった。   Further, when a large current flows through the communication circuit, there is a problem that the CPU that controls the communication circuit may be destroyed by the overcurrent.

本発明は上述した問題点を解決するためになされたものであり、消費電力を節約することができ、小型化された表示装置を提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a display device that can save power consumption and is miniaturized.

請求項1記載の表示装置は、信号波の受信が可能なデータ処理手段に対して、入力される通信データを送信可能な通信手段と、入力される表示制御信号に基づいて文字や画像を表示する表示手段と、前記通信手段および前記表示手段に対し前記通信データと前記表示制御信号とをそれぞれ出力可能な制御手段とを備えたものにおいて、前記通信手段に入力される前記通信データの電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第1電圧変換手段を有する。   The display device according to claim 1 displays a character or an image based on a communication means capable of transmitting input communication data and a display control signal inputted to a data processing means capable of receiving a signal wave. Display means, and the communication means and the control means capable of outputting the communication data and the display control signal to the display means, respectively, the voltage of the communication data input to the communication means And first voltage conversion means for lowering the voltage of the display control signal input to the display means.

請求項2記載の表示装置は、請求項1記載の表示装置において、前記通信手段は、前記第1電圧変換手段により低電圧化された通信データに基づいて変調された信号波を生成する変調回路と、その変調回路により生成された信号波を前記データ処理手段へ送信するアンテナとを有する。   2. The display device according to claim 2, wherein the communication unit generates a signal wave modulated based on communication data whose voltage is lowered by the first voltage conversion unit. And an antenna for transmitting the signal wave generated by the modulation circuit to the data processing means.

請求項3記載の表示装置は、請求項2記載の表示装置において、前記変調回路は、通信用コイルと、その通信用コイルに並列に接続され前記電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサとを有するものであって、前記アンテナは前記変調回路の通信用コイルで構成され、その変調回路により生成された信号波を電磁誘導により前記データ処理手段へ送信するものである。   The display device according to claim 3 is the display device according to claim 2, wherein the modulation circuit converts the communication coil and communication data connected in parallel to the communication coil and reduced in voltage by the voltage conversion means. An inverting amplification circuit that is driven based on the inverting amplification circuit and that has capacitors connected to the input side and the output side of the inverting amplification circuit, wherein the antenna is a communication coil of the modulation circuit. The signal wave generated by the modulation circuit is transmitted to the data processing means by electromagnetic induction.

請求項4記載の表示装置は、請求項1から3のいずれかに記載の表示装置において、前記第1電圧変換手段は抵抗で構成されている。   According to a fourth aspect of the present invention, in the display device according to any one of the first to third aspects, the first voltage converting means is constituted by a resistor.

請求項5記載の表示装置は、請求項1から3のいずれかに記載の表示装置において、前記第1電圧変換手段はオペアンプで構成されている。   The display device according to a fifth aspect is the display device according to any one of the first to third aspects, wherein the first voltage converting means is constituted by an operational amplifier.

請求項6記載の表示装置は、請求項1から3のいずれかに記載の表示装置において、前記第1電圧変換手段はレギュレータとコンパレータとで構成されている。   A display device according to a sixth aspect is the display device according to any one of the first to third aspects, wherein the first voltage conversion means is constituted by a regulator and a comparator.

請求項7記載の表示装置は、請求項1記載の表示装置において、前記データ処理手段は信号波の送受信が可能に構成され、前記通信手段は、前記データ処理手段から送信された信号波を受信するアンテナと、前記制御手段から入力される電源電圧に基づいて駆動され前記アンテナにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とをさらに有するものであり、前記増幅回路に入力される前記電源電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第2電圧変換手段を有する。   The display device according to claim 7 is the display device according to claim 1, wherein the data processing means is configured to be able to transmit and receive signal waves, and the communication means receives a signal wave transmitted from the data processing means. An antenna that is driven based on a power supply voltage input from the control means and that can amplify a signal wave received by the antenna, and a demodulation circuit that demodulates the signal wave amplified by the amplifier circuit And a second voltage conversion unit configured to lower the power supply voltage input to the amplifier circuit than a voltage of the display control signal input to the display unit.

請求項8記載の表示装置は、請求項7記載の表示装置において、前記第2電圧変換手段はダイオードで構成されている。   The display device according to an eighth aspect of the present invention is the display device according to the seventh aspect, wherein the second voltage converting means is formed of a diode.

請求項9記載の表示装置は、請求項7記載の表示装置において、前記第2電圧変換手段はオペアンプで構成されている。   According to a ninth aspect of the present invention, in the display device according to the seventh aspect, the second voltage conversion means is composed of an operational amplifier.

請求項10記載の表示装置は、請求項7記載の表示装置において、前記第2電圧変換手段はレギュレータで構成されている。   According to a tenth aspect of the present invention, in the display device according to the seventh aspect, the second voltage conversion means is constituted by a regulator.

請求項11記載の表示装置は、請求項7から10のいずれかに記載の表示装置において、前記通信手段は、前記復調回路により復調された信号波を成形する信号波成形回路を有する。   The display device according to an eleventh aspect is the display device according to any one of the seventh to tenth aspects, wherein the communication unit includes a signal wave shaping circuit that shapes the signal wave demodulated by the demodulation circuit.

請求項12記載の表示装置は、請求項11記載の表示装置において、前記信号波成形回路は、前記復調回路により復調された信号波を2値化するコンパレータを有する。   According to a twelfth aspect of the present invention, in the display device according to the eleventh aspect, the signal wave shaping circuit includes a comparator that binarizes the signal wave demodulated by the demodulation circuit.

請求項13記載の表示装置は、請求項1から12のいずれかに記載の表示装置において、給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有する。   A display device according to a thirteenth aspect of the present invention includes the display device according to any one of the first to twelfth aspects, further comprising a power supply circuit that obtains a driving power source for the display device from an electromagnetic induction wave by a power feeding coil.

請求項14記載の表示装置は、請求項1記載の表示装置において、前記データ処理手段は信号波の送受信が可能に構成され、前記通信手段は、電磁誘導により前記データ処理手段との間で信号波の送受信が可能な通信用コイルと、その通信用コイルに並列に接続され前記第1電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサと、前記通信用コイルの一端に接続され、且つ前記制御手段から入力される電源電圧に基づいて駆動され前記通信用コイルにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とを備えるものであり、前記増幅回路に入力される前記電源電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第2電圧変換手段と、前記データ処理手段への信号波の送信時には前記通信用コイルと前記反転増幅回路とを導通させ且つ前記データ処理手段からの信号波の受信時には前記通信用コイルの他端を接地電位とする切替手段とを有する。   The display device according to claim 14 is the display device according to claim 1, wherein the data processing means is configured to be able to transmit and receive signal waves, and the communication means transmits signals to and from the data processing means by electromagnetic induction. A communication coil capable of transmitting and receiving waves, an inverting amplifier circuit that is connected in parallel to the communication coil and driven based on the communication data reduced in voltage by the first voltage converting means, and that inverts and amplifies the input signal; A capacitor connected to the input side and the output side of the inverting amplifier circuit, connected to one end of the communication coil, driven based on a power supply voltage input from the control means, and received by the communication coil An amplification circuit capable of amplifying the signal wave, and a demodulation circuit for demodulating the signal wave amplified by the amplification circuit. A second voltage converting means for making the voltage lower than the voltage of the display control signal input to the display means; and the communication coil and the inverting amplifier circuit are electrically connected when transmitting a signal wave to the data processing means. And switching means for setting the other end of the communication coil to the ground potential when receiving a signal wave from the data processing means.

請求項15記載の表示装置は、請求項14記載の表示装置において、前記制御手段は、前記データ処理手段への信号波の送信時には前記増幅回路が非駆動とされ、前記データ処理手段からの信号波の受信時には前記増幅回路が駆動されるように電源電圧を出力するものである。   The display device according to claim 15 is the display device according to claim 14, wherein the control means is configured such that the amplifier circuit is not driven when a signal wave is transmitted to the data processing means, and the signal from the data processing means is When receiving a wave, a power supply voltage is output so that the amplifier circuit is driven.

請求項16記載の表示装置は、請求項14または15記載の表示装置において、給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有する。   A display device according to a sixteenth aspect is the display device according to the fourteenth or fifteenth aspect, further comprising a power supply circuit that obtains a driving power source for the display device from an electromagnetic induction wave by a feeding coil.

請求項17記載の表示装置は、請求項16記載の表示装置において、前記復調回路は、前記信号波の搬送波と前記電源回路の給電用コイルによる電磁誘導波を除去するローパスフィルタを有する。   According to a seventeenth aspect of the present invention, in the display device according to the sixteenth aspect, the demodulating circuit includes a low-pass filter that removes an electromagnetic wave induced by a carrier wave of the signal wave and a power supply coil of the power supply circuit.

請求項1記載の表示装置によれば、信号波の受信が可能なデータ処理手段に対して、入力される通信データを送信可能な通信手段と、入力される表示制御信号に基づいて文字や画像を表示する表示手段と、前記通信手段および前記表示手段に対し前記通信データと前記表示制御信号とをそれぞれ出力可能な制御手段とを備えたものにおいて、第1電圧変換手段により、前記通信手段に入力される前記通信データは、前記表示手段に入力される表示制御信号の電圧よりも低くされるので、通信手段における消費電流が抑制され、消費電力を節約できるという効果がある。   According to the display device of claim 1, communication means capable of transmitting input communication data to a data processing means capable of receiving signal waves, and characters and images based on the input display control signal. Display means for displaying the communication means, and control means capable of outputting the communication data and the display control signal to the display means, respectively, by the first voltage conversion means to the communication means. Since the input communication data is made lower than the voltage of the display control signal input to the display means, current consumption in the communication means is suppressed, and power consumption can be saved.

請求項2記載の表示装置によれば、請求項1記載の表示装置の奏する効果に加え、前記通信手段は、前記第1電圧変換手段により低電圧化された通信データに基づいて変調された信号波を生成する変調回路と、その変調回路により生成された信号波を前記データ処理手段へ送信するアンテナとを有するので、変調回路における消費電流が抑制され、消費電力を節約できるという効果がある。   According to the display device of claim 2, in addition to the effect of the display device of claim 1, the communication unit is a signal modulated based on the communication data reduced in voltage by the first voltage conversion unit. Since the modulation circuit that generates the wave and the antenna that transmits the signal wave generated by the modulation circuit to the data processing unit are provided, current consumption in the modulation circuit is suppressed, and power consumption can be saved.

請求項3記載の表示装置によれば、請求項2記載の表示装置の奏する効果に加え、前記変調回路は、通信用コイルと、その通信用コイルに並列に接続され前記第1電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサとを有するので、変調回路は通信データを駆動電源として発振し、通信データに基づいて変調された信号波を生成する。そして、変調回路により生成された信号波は、変調回路を構成する通信用コイルを用いて電磁誘導により前記データ処理手段へ送信される。ここで、変調回路は、電圧変換手段により低電圧化された通信データを駆動電源としているので、変調回路における消費電流が抑制され、消費電力を節約できるという効果がある。   According to the display device of the third aspect, in addition to the effect achieved by the display device of the second aspect, the modulation circuit is connected in parallel to the communication coil and the communication coil, and the first voltage conversion means. The modulation circuit includes communication data that is driven based on low-voltage communication data and that inverts and amplifies the input signal, and capacitors that are connected to the input side and output side of the inverting amplifier circuit, respectively. Is generated as a drive power source, and a signal wave modulated based on communication data is generated. And the signal wave produced | generated by the modulation circuit is transmitted to the said data processing means by electromagnetic induction using the coil for communication which comprises a modulation circuit. Here, since the modulation circuit uses the communication data whose voltage has been lowered by the voltage conversion means as the drive power supply, the current consumption in the modulation circuit is suppressed, and the power consumption can be saved.

請求項4記載の表示装置によれば、請求項1から3のいずれかに記載の表示装置の奏する効果に加え、前記第1電圧変換手段は抵抗で構成されているので、電圧の低下により通信データの波形になまりが生じることが抑制され、信号波にエラーが生じることが抑制されるという効果がある。また、簡単な構成で電圧を低下させることができるので、表示装置を小型化することができるという効果がある。   According to the display device of the fourth aspect, in addition to the effect produced by the display device according to any one of the first to third aspects, the first voltage conversion means is constituted by a resistor, so that communication is performed due to a decrease in voltage. There is an effect that curling of the waveform of the data is suppressed and occurrence of an error in the signal wave is suppressed. In addition, since the voltage can be reduced with a simple configuration, the display device can be reduced in size.

請求項5記載の表示装置によれば、請求項1から3のいずれかに記載の表示装置の奏する効果に加え、前記第1電圧変換手段はオペアンプで構成されているので、接続される負荷による影響を受けずに電圧を安定して出力でき、信号の変化による応答スピードを早くすることができるという効果がある。   According to the display device of the fifth aspect, in addition to the effect exhibited by the display device according to any one of the first to third aspects, the first voltage conversion means is constituted by an operational amplifier, and therefore depends on a connected load. There is an effect that the voltage can be output stably without being affected, and the response speed due to the change of the signal can be increased.

請求項6記載の表示装置によれば、請求項1から3のいずれかに記載の表示装置の奏する効果に加え、前記第1電圧変換手段はレギュレータとコンパレータとで構成されているので、接続される負荷による影響を受けずに電圧を安定して出力でき、信号の変化による応答スピードを早くすることができるという効果がある。   According to the display device of the sixth aspect, in addition to the effect produced by the display device according to any one of the first to third aspects, the first voltage conversion means is composed of a regulator and a comparator, and therefore connected. The voltage can be output stably without being affected by the load, and the response speed can be increased by changing the signal.

請求項7記載の表示装置によれば、請求項1記載の表示装置の奏する効果に加え、前記データ処理手段は信号波の送受信が可能に構成され、前記通信手段は、前記データ処理手段から送信された信号波を受信するアンテナと、前記制御手段から入力される電源電圧に基づいて駆動され前記アンテナにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とをさらに有するものであり、第2電圧変換手段により、前記増幅回路に入力される前記電源電圧が、前記表示手段に入力される前記表示制御信号の電圧よりも低くされるので、増幅回路における消費電流が抑制され、消費電力を節約できるという効果がある。また、アンテナにより受信された信号波の電圧が低くても、増幅回路により信号波を増幅し復調することができるという効果がある。   According to the display device of claim 7, in addition to the effect of the display device of claim 1, the data processing means is configured to be able to transmit and receive signal waves, and the communication means transmits from the data processing means. An antenna that receives the received signal wave, an amplification circuit that is driven based on a power supply voltage input from the control means and that can amplify the signal wave received by the antenna, and demodulates the signal wave amplified by the amplification circuit And a demodulating circuit that performs amplifying because the power supply voltage input to the amplifier circuit is made lower than the voltage of the display control signal input to the display means by the second voltage converting means. Current consumption in the circuit is suppressed, and power consumption can be saved. In addition, even if the voltage of the signal wave received by the antenna is low, the signal wave can be amplified and demodulated by the amplifier circuit.

請求項8記載の表示装置によれば、請求項7記載の表示装置の奏する効果に加え、前記第2電圧変換手段はダイオードで構成されているので、制御手段から出力された電源電圧を安定して低下させることができ、増幅回路の出力が安定するという効果がある。   According to the display device of the eighth aspect, in addition to the effect exhibited by the display device of the seventh aspect, the second voltage conversion means is constituted by a diode, so that the power supply voltage output from the control means is stabilized. The output of the amplifier circuit can be stabilized.

請求項9記載の表示装置によれば、請求項7記載の表示装置の奏する効果に加え、前記第2電圧変換手段はオペアンプで構成されているので、安定して電圧を低下させることができ、増幅回路の出力が安定するという効果がある。   According to the display device of claim 9, in addition to the effect of the display device of claim 7, the second voltage conversion means is composed of an operational amplifier, so that the voltage can be reduced stably, There is an effect that the output of the amplifier circuit is stabilized.

請求項10記載の表示装置によれば、請求項7記載の表示装置の奏する効果に加え、前記第2電圧変換手段はレギュレータで構成されているので、安定して電圧を低下させることができ、増幅回路の出力が安定するという効果がある。   According to the display device of the tenth aspect, in addition to the effect exhibited by the display device according to the seventh aspect, since the second voltage conversion means is configured by a regulator, the voltage can be stably reduced. There is an effect that the output of the amplifier circuit is stabilized.

請求項11記載の表示装置によれば、請求項7から10のいずれかに記載の表示装置の奏する効果に加え、前記通信手段は、前記復調回路により復調された信号波を成形する信号波成形回路を有するので、復調された信号波からよりなまりのない信号波を得ることができるという効果がある。   According to the display device of the eleventh aspect, in addition to the effect exhibited by the display device according to any one of the seventh to tenth aspects, the communication means forms a signal wave that shapes the signal wave demodulated by the demodulation circuit. Since the circuit is included, there is an effect that it is possible to obtain a more smooth signal wave from the demodulated signal wave.

請求項12記載の表示装置によれば、請求項11記載の表示装置の奏する効果に加え、前記信号波成形回路は、前記復調回路により復調された信号波を2値化するコンパレータを有するので、簡単な構成でなまりのない信号波を得ることができ、受信した信号が小さい場合においても安定した出力が得られるという効果がある。   According to the display device of claim 12, in addition to the effect produced by the display device of claim 11, the signal wave shaping circuit has a comparator that binarizes the signal wave demodulated by the demodulation circuit. A simple signal wave can be obtained with a simple configuration, and a stable output can be obtained even when the received signal is small.

請求項13記載の表示装置によれば、請求項1から12のいずれかに記載の表示装置の奏する効果に加え、前記通信用コイルとは別に設けられた給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有するので、外部装置に物理的に接続させることなく表示装置に駆動電源を供給することができるという効果がある。また、通信手段における消費電流が抑制され、消費電力が節約されているので、給電用コイルおよび電源回路を小型化することができる。その結果、表示装置を小型化することができるという効果がある。   According to the display device of the thirteenth aspect, in addition to the effect produced by the display device according to any one of the first to twelfth aspects, the display can be performed from an electromagnetic induction wave by a power feeding coil provided separately from the communication coil. Since the power supply circuit for obtaining the drive power of the device is provided, the drive power can be supplied to the display device without being physically connected to the external device. In addition, since current consumption in the communication means is suppressed and power consumption is saved, the power supply coil and the power supply circuit can be reduced in size. As a result, the display device can be reduced in size.

請求項14記載の表示装置によれば、請求項1記載の表示装置の奏する効果に加え、前記データ処理手段は信号波の送受信が可能に構成され、前記通信手段は、電磁誘導により前記データ処理手段との間で信号波の送受信が可能な通信用コイルと、その通信用コイルに並列に接続され前記第1電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサと、前記通信用コイルの一端に接続され、且つ前記制御手段から入力される電源電圧に基づいて駆動され前記通信用コイルにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とを備え、前記データ処理手段への信号波の送信時には、切替手段により、前記コイルと前記反転増幅回路とが導通させられ、且つ前記データ処理手段からの信号波の受信時には、切替手段により、前記コイルの他端が接地電位とされる。よって、データ処理手段への信号波の送信時には、コイルと前記反転増幅回路と前記コンデンサとで構成される回路が、通信データを駆動電源として発振し、通信データに基づいて変調された信号波を生成する。また、生成された信号波は、前記コイルを用いて電磁誘導により前記データ処理手段へ送信される。一方、データ処理手段からの信号波の受信時には、前記コイルの他端は接地電位とされるので、コイルで受信された信号波は増幅回路に出力されて増幅され、その増幅された信号波が復調される。したがって、1つのコイルで、データ処理手段との間における信号波の送受信を行うことができるので、表示装置を小型化することができるという効果がある。さらに、第2電圧変換手段により、前記増幅回路に入力される電源電圧が前記表示手段に入力される表示制御信号の電圧よりも低くされるので、増幅回路は低電圧化された駆動電源に基づいて駆動され、且つ変調回路は第1電圧変換手段により低電圧化された通信データを駆動電源として駆動される。よって、通信手段における消費電流が抑制され、消費電力を節約できるという効果がある。   According to the display device of claim 14, in addition to the effect of the display device of claim 1, the data processing means is configured to be able to transmit and receive signal waves, and the communication means is configured to perform the data processing by electromagnetic induction. A communication coil capable of transmitting / receiving a signal wave to / from the means, and an inversion amplification of the input signal driven in accordance with the communication data connected in parallel to the communication coil and reduced in voltage by the first voltage converting means An inverting amplifier circuit, a capacitor connected to the input side and the output side of the inverting amplifier circuit, connected to one end of the communication coil, and driven based on a power supply voltage input from the control means An amplifier circuit capable of amplifying the signal wave received by the communication coil; and a demodulator circuit for demodulating the signal wave amplified by the amplifier circuit; The time of transmission of, by the switching means, the coil and the inverting amplifier circuit and is caused to conduct, the and upon receipt of a signal wave from said data processing means by the switching means, the other end of the coil at the ground potential. Therefore, when transmitting a signal wave to the data processing means, a circuit composed of a coil, the inverting amplifier circuit, and the capacitor oscillates using communication data as a drive power source, and a signal wave modulated based on the communication data is generated. Generate. The generated signal wave is transmitted to the data processing means by electromagnetic induction using the coil. On the other hand, when receiving the signal wave from the data processing means, the other end of the coil is set to the ground potential, so that the signal wave received by the coil is output to the amplification circuit and amplified, and the amplified signal wave is Demodulated. Accordingly, signal waves can be transmitted / received to / from the data processing means with a single coil, so that the display device can be reduced in size. Furthermore, since the power supply voltage input to the amplifier circuit is made lower by the second voltage conversion means than the voltage of the display control signal input to the display means, the amplifier circuit is based on the drive power supply whose voltage has been lowered. The modulation circuit is driven by using the communication data whose voltage is lowered by the first voltage conversion means as a driving power source. Therefore, current consumption in the communication means is suppressed, and power consumption can be saved.

請求項15記載の表示装置によれば、請求項14記載の表示装置の奏する効果に加え、前記制御手段は、前記データ処理手段への信号波の送信時には前記増幅回路が非駆動とされ、前記データ処理手段からの信号波の受信時には前記増幅回路が駆動されるように電源電圧を出力するので、データ処理手段への信号波の送信時には、コイルから増幅回路へ不要な電流が流れることが抑制される。よって、通信手段における消費電流が抑制され、消費電力を節約することができるという効果がある。また送信時に受信回路から誤った信号が出力され、制御手段が誤動作することを防ぐ効果がある。   According to the display device of claim 15, in addition to the effect of the display device of claim 14, the control means is configured such that the amplifier circuit is not driven when a signal wave is transmitted to the data processing means. When receiving a signal wave from the data processing means, the power supply voltage is output so that the amplifier circuit is driven, so that an unnecessary current is prevented from flowing from the coil to the amplifier circuit when the signal wave is transmitted to the data processing means. Is done. Therefore, current consumption in the communication means is suppressed, and there is an effect that power consumption can be saved. In addition, there is an effect that an erroneous signal is output from the receiving circuit at the time of transmission to prevent the control means from malfunctioning.

請求項16記載の表示装置によれば、請求項14または15に記載の表示装置の奏する効果に加え、前記通信用コイルとは別に設けられた給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有するので、外部装置に物理的に接続させることなく表示装置に電源を供給することができるという効果がある。また、通信手段における消費電流が抑制され、消費電力が節約されているので、給電用コイルおよび電源回路を小型化することができる。その結果、表示装置が小型化されるという効果がある。   According to the display device of the sixteenth aspect, in addition to the effect produced by the display device of the fourteenth or fifteenth aspect, the display device is driven from an electromagnetic induction wave by a feeding coil provided separately from the communication coil. Since the power supply circuit for obtaining the power is provided, there is an effect that the power can be supplied to the display device without being physically connected to the external device. In addition, since current consumption in the communication means is suppressed and power consumption is saved, the power supply coil and the power supply circuit can be reduced in size. As a result, the display device can be reduced in size.

請求項17記載の表示装置によれば、請求項16記載の表示装置の奏する効果に加え、前記復調回路は、前記信号波の搬送波と前記電源回路の給電用コイルによる電磁誘導波を除去するローパスフィルタを有するので、ノイズの原因となる電磁誘導波を除去できるという効果がある。さらに、搬送波を除去するために設けられたローパスフィルタにより除去することから、表示装置が小型化されるという効果がある。   According to the display device according to claim 17, in addition to the effect produced by the display device according to claim 16, the demodulator circuit is a low-pass filter that removes the electromagnetic wave induced by the signal wave carrier and the power supply coil of the power supply circuit. Since the filter is included, there is an effect that an electromagnetic induction wave that causes noise can be removed. Further, since the low-pass filter provided for removing the carrier wave is removed, there is an effect that the display device is reduced in size.

以下、本発明の好ましい実施例について、添付図面を参照して説明する。図1は、本発明のカード型表示装置10を説明する図であり、(a)はカード型表示装置10の平面図であり、(b)は(a)のB−B’視断面図である。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. 1A and 1B are diagrams illustrating a card-type display device 10 according to the present invention. FIG. 1A is a plan view of the card-type display device 10 and FIG. 1B is a cross-sectional view taken along line BB ′ of FIG. is there.

本実施形態のカード型表示装置10はデータ処理装置30(図2参照)との間における、信号波の送受信およびデータ処理装置30からの給電(電力の供給)を、電磁誘導により無線で行ない、データ処理装置から受信した信号波に基づいて画像、文字等を表示するものである。   The card type display device 10 of the present embodiment performs transmission / reception of signal waves and power supply (power supply) from the data processing device 30 to and from the data processing device 30 (see FIG. 2) wirelessly by electromagnetic induction, An image, characters, etc. are displayed based on the signal wave received from the data processing device.

カード型表示装置10は、基板11と、画像、文字等を表示する表示部12と、カード型表示装置10の動作を制御する主な回路群を備えたモジュール部13と、基板11の外周を囲む外枠14とを備える。   The card type display device 10 includes a substrate 11, a display unit 12 that displays images, characters, and the like, a module unit 13 that includes a main circuit group that controls the operation of the card type display device 10, and an outer periphery of the substrate 11. A surrounding outer frame 14.

基板11は、絶縁体層を複数積層した略矩形の多層基板であって、絶縁体層間に内部配線層11aを備えている。基板11において離隔して配置された各回路は、内部配線層11aを介して電気的に接続されている。   The substrate 11 is a substantially rectangular multilayer substrate in which a plurality of insulator layers are laminated, and includes an internal wiring layer 11a between the insulator layers. The circuits that are spaced apart from each other on the substrate 11 are electrically connected via the internal wiring layer 11a.

表示部12は、表示パネル15と、表示パネル15の各表示画素に電圧を供給する駆動回路16a、16b(図2参照)とを備え、表示パネル15に文字や画像を表示する。表示パネル15は、画素電極15aと、共通電極15bと、TFTトランジスタ15d(図3参照)と、表示パネル15の外周を囲む枠体15eと、表示パネル15の表面を構成するガラス基板15fとを備え、画素電極15aと共通電極15bとの間は、帯電粒子Iを有するマイクロカプセル15c(図3参照)が配置された公知の電気泳動表示装置を構成する。なお、表示部12の構成については、図3を参照しつつ後に詳細に説明する。   The display unit 12 includes a display panel 15 and drive circuits 16 a and 16 b (see FIG. 2) that supply voltages to the display pixels of the display panel 15, and displays characters and images on the display panel 15. The display panel 15 includes a pixel electrode 15a, a common electrode 15b, a TFT transistor 15d (see FIG. 3), a frame 15e that surrounds the outer periphery of the display panel 15, and a glass substrate 15f that forms the surface of the display panel 15. And a known electrophoretic display device in which microcapsules 15c (see FIG. 3) having charged particles I are arranged between the pixel electrode 15a and the common electrode 15b. The configuration of the display unit 12 will be described in detail later with reference to FIG.

モジュール部13は、データ処理装置30との間の信号波の送受信を電磁誘導により行うデータ通信コイル17と、データ処理装置30からの給電を電磁誘導により受ける電力伝送コイル18と、回路群が配置される電子部品実装領域19a,19bとを備える。なお、モジュール部13に設けられる各構成については、図2を参照して詳細に説明する。   The module unit 13 includes a data communication coil 17 that transmits and receives signal waves to and from the data processing device 30 by electromagnetic induction, a power transmission coil 18 that receives power from the data processing device 30 by electromagnetic induction, and a circuit group. Electronic component mounting areas 19a and 19b. In addition, each structure provided in the module part 13 is demonstrated in detail with reference to FIG.

図2は、カード型表示装置10およびカード型表示装置10との間で信号の送受信を行うデータ処理装置30の電気的な構成を示すブロック図である。図2に示すように、カード型表示装置10は、表示部12に、表示パネル15と駆動回路16a、16bを備え、モジュール部13に、データ通信コイル17を含む信号伝送回路20と、電力電送コイル18を含む電力伝送回路21と、整流回路22と、表示駆動電源23と、システム制御回路24とを備える。なお、モジュール部13に備えられたこれらの回路を構成する電子部品のうち、データ通信コイル17と電力伝送コイル18とを除く他の電子部品は、電子部品実装領域19a,19bに配置されている。   FIG. 2 is a block diagram illustrating an electrical configuration of the card-type display device 10 and the data processing device 30 that transmits and receives signals to and from the card-type display device 10. As shown in FIG. 2, the card-type display device 10 includes a display panel 15 and drive circuits 16a and 16b in the display unit 12, a signal transmission circuit 20 including a data communication coil 17 in the module unit 13, and power transmission. A power transmission circuit 21 including a coil 18, a rectifier circuit 22, a display drive power supply 23, and a system control circuit 24 are provided. Of the electronic components constituting these circuits provided in the module unit 13, other electronic components excluding the data communication coil 17 and the power transmission coil 18 are arranged in the electronic component mounting regions 19 a and 19 b. .

信号伝送回路20は、データ通信コイル17を介してデータ処理装置30との間の通信、すなわち信号波の送受信および送受信に係る信号の変復調などを行うものである。なお、信号伝送回路20の構成については、図4を参照しつつ後に詳細に説明する。   The signal transmission circuit 20 performs communication with the data processing device 30 via the data communication coil 17, that is, transmission / reception of signal waves and modulation / demodulation of signals related to transmission / reception. The configuration of the signal transmission circuit 20 will be described in detail later with reference to FIG.

電力伝送回路21は、電力伝送コイル18を備えている。後に説明するデータ処理装置30の電力伝送コイル34aに電磁誘導波が発生させられると、電力伝送コイル18がその電磁誘導波を受けて起電力を発生する。電力伝送回路21は、電力伝送コイル18に発生した起電力を取り出すことにより、データ処理装置30からの給電を受けるものである。電力伝送回路21において給電された電力は、カード型表示装置10の駆動電源とされる。   The power transmission circuit 21 includes a power transmission coil 18. When an electromagnetic induction wave is generated in the power transmission coil 34a of the data processing device 30 described later, the power transmission coil 18 receives the electromagnetic induction wave and generates an electromotive force. The power transmission circuit 21 receives power from the data processing device 30 by taking out the electromotive force generated in the power transmission coil 18. The power supplied in the power transmission circuit 21 is used as a drive power source for the card type display device 10.

整流回路22は変圧器と整流器とを備え、電力伝送回路21により給電された交流電源からシステム制御回路24を制御する電圧(例えば5V)の直流電源を取り出すものである。   The rectifier circuit 22 includes a transformer and a rectifier, and extracts a DC power source having a voltage (for example, 5 V) for controlling the system control circuit 24 from the AC power source fed by the power transmission circuit 21.

表示駆動電源23は、システム制御回路24からの矩形波をハイボルテージHVに変圧し、駆動回路16aに50Vの直流電圧を供給し、駆動回路16bに25Vの直流電圧を供給するものである。   The display drive power supply 23 transforms the rectangular wave from the system control circuit 24 into a high voltage HV, supplies a 50V DC voltage to the drive circuit 16a, and supplies a 25V DC voltage to the drive circuit 16b.

システム制御回路24はCPU24aを備え、駆動回路16a,16bと、信号伝送回路20とに接続され、整流回路22から供給される5Vの直流電源により駆動される。CPU24aは、駆動回路16a,16bに表示制御信号を出力することにより表示パネル15の表示を制御し、信号伝送回路20に通信データや電源電圧を供給することにより、信号伝送回路20における通信を制御する。なお、システム制御回路24の構成については、図4を参照しつつ後に詳細に説明する。   The system control circuit 24 includes a CPU 24a, is connected to the drive circuits 16a and 16b, and the signal transmission circuit 20, and is driven by a 5V DC power source supplied from the rectifier circuit 22. The CPU 24a controls display on the display panel 15 by outputting display control signals to the drive circuits 16a and 16b, and controls communication in the signal transmission circuit 20 by supplying communication data and power supply voltage to the signal transmission circuit 20. To do. The configuration of the system control circuit 24 will be described later in detail with reference to FIG.

データ処理装置30は、カード型表示装置10を所定位置に載置することができるように構成された筐体(不図示)と、カード検知回路32と、信号伝送回路33と、電力伝送回路34とを備える。データ処理装置30は、カード型表示装置10の表示パネル15に画像データや各種コマンドをカード型表示装置10に送信し、カード型表示装置10の表示パネル15に画像を表示させるものである。   The data processing device 30 includes a housing (not shown) configured to allow the card-type display device 10 to be placed at a predetermined position, a card detection circuit 32, a signal transmission circuit 33, and a power transmission circuit 34. With. The data processing device 30 transmits image data and various commands to the card-type display device 10 on the display panel 15 of the card-type display device 10 and displays an image on the display panel 15 of the card-type display device 10.

カード検知回路32は、光センサを備え、光センサによりカード型表示装置10が筺体(不図示)の所定位置に載置されたこと及び筺体の所定位置から取り外されたことを検知し、それぞれシステム制御回路35へ通知する。システム制御回路35は、カード型表示装置10が筺体の所定位置に載置されたことに基づいて電力伝送回路34を制御する。   The card detection circuit 32 includes an optical sensor, and detects by the optical sensor that the card type display device 10 is placed at a predetermined position of the casing (not shown) and removed from the predetermined position of the casing. Notify the control circuit 35. The system control circuit 35 controls the power transmission circuit 34 based on the card type display device 10 being placed at a predetermined position of the housing.

信号伝送回路33は、電磁誘導により信号波の送受信が可能なデータ通信コイル33aと、データ通信コイル33aにより受信した信号波を復調する復調回路(不図示)と、データ通信コイル33aにより送信すべきデータを変調する変調回路(不図示)とを有し、データ通信コイル33を介して、カード型表示装置10のデータ通信コイル17との間で、電磁誘導により信号波の送受信を行う。なお、データ通信コイル33aは、カード型表示装置10がデータ処理装置30の筺体の所定位置に載置されたときに、カード型表示装置10のデータ通信コイル17と対向する位置に配置される。   The signal transmission circuit 33 should be transmitted by a data communication coil 33a capable of transmitting and receiving a signal wave by electromagnetic induction, a demodulation circuit (not shown) for demodulating the signal wave received by the data communication coil 33a, and the data communication coil 33a. It has a modulation circuit (not shown) for modulating data, and transmits / receives signal waves to / from the data communication coil 17 of the card type display device 10 via the data communication coil 33 by electromagnetic induction. The data communication coil 33 a is disposed at a position facing the data communication coil 17 of the card type display device 10 when the card type display device 10 is placed at a predetermined position of the housing of the data processing device 30.

電力伝送回路34は、電力伝送コイル34aを有している。電力伝送回路34は、電力伝送コイル34aに電磁誘導波を発生させ、電力伝送コイル18を介して、カード型表示装置10の電力伝送回路21へ給電を行うものである。なお、この電力伝送コイル34aは、カード型表示装置10がデータ処理装置30の筺体の所定位置に載置されたときに、カード型表示装置10の電力伝送コイル18と対向する位置に配置される。   The power transmission circuit 34 has a power transmission coil 34a. The power transmission circuit 34 generates an electromagnetic induction wave in the power transmission coil 34 a and supplies power to the power transmission circuit 21 of the card type display device 10 via the power transmission coil 18. The power transmission coil 34 a is arranged at a position facing the power transmission coil 18 of the card type display device 10 when the card type display device 10 is placed at a predetermined position of the housing of the data processing device 30. .

システム制御回路35は、CPU35aを備え、カード検知回路32と、信号伝送回路33と、電力伝送回路34とに接続される。CPU35aは、システム制御回路35内のROM(不図示)に予め記憶されたプログラムに従って、データ処理装置30の各種処理制御を行う。なお、CPU35aによる信号伝送回路33および電力伝送回路34の処理制御については、図6を参照して後に詳細に説明する。   The system control circuit 35 includes a CPU 35 a and is connected to the card detection circuit 32, the signal transmission circuit 33, and the power transmission circuit 34. The CPU 35a controls various processes of the data processing device 30 according to a program stored in advance in a ROM (not shown) in the system control circuit 35. The processing control of the signal transmission circuit 33 and the power transmission circuit 34 by the CPU 35a will be described in detail later with reference to FIG.

図3を参照して、カード型表示装置10の表示パネル15の構成および表示動作について説明する。なお、説明を容易にするために、表示パネル15の画素構成を10×10ピクセルに簡略化した。画素数を増加させるには、本構成を拡張して適用すればよい。   With reference to FIG. 3, the structure and display operation | movement of the display panel 15 of the card type display apparatus 10 are demonstrated. For ease of explanation, the pixel configuration of the display panel 15 is simplified to 10 × 10 pixels. In order to increase the number of pixels, this configuration may be expanded and applied.

また、図3(a)は、基板11側(図1(b)参照)に設けられる画素電極15aの配置と配線との関係を示す図であり、同図(b)は、ガラス基板15f側(図1(b)参照)に設けられる共通電極15bの配置と配線との関係を示す図である。画素電極15aは10×10ピクセル毎に配置された構成である。   3A is a diagram showing the relationship between the arrangement of the pixel electrodes 15a provided on the substrate 11 side (see FIG. 1B) and the wiring, and FIG. 3B is the glass substrate 15f side. It is a figure which shows the relationship between arrangement | positioning of the common electrode 15b provided in (refer FIG.1 (b)), and wiring. The pixel electrode 15a is arranged for every 10 × 10 pixels.

図3(a)に示すように、画素電極15aには、画素の水平方向1行に共通するソース線S1〜S10が各行に配線され、画素の垂直方向1列に共通するゲート線G1〜G10が各列に配線されている。ソース線S1〜S10とゲート線G1〜G10とは、駆動回路16aによってそれぞれ駆動される。ソース線S1〜S10及びゲート線G1〜G10の内、共にアクティブ状態となっているソース線とゲート線との交点に位置する画素の画素電極15aに電位が与えられる。   As shown in FIG. 3A, source lines S1 to S10 common to one row in the horizontal direction of the pixels are wired to each row in the pixel electrode 15a, and gate lines G1 to G10 common to one column in the vertical direction of the pixels. Are wired in each column. The source lines S1 to S10 and the gate lines G1 to G10 are driven by the drive circuit 16a, respectively. Among the source lines S1 to S10 and the gate lines G1 to G10, a potential is applied to the pixel electrode 15a of the pixel located at the intersection of the source line and the gate line which are both in an active state.

また、図3(b)に示すように、共通電極15bは、光透過性の材料により構成され全画素に共通する電極であり、駆動回路16bによって電位が与えられる。これにより、共通電極15bは全画素に亘って共通の電位(ここでは25V)が与えられる。   As shown in FIG. 3B, the common electrode 15b is an electrode that is made of a light-transmitting material and is common to all pixels, and is supplied with a potential by the drive circuit 16b. As a result, the common electrode 15b is given a common potential (25V in this case) over all the pixels.

図3(c)に示すように、表示パネル15の1画素は、電子インクを構成するマイクロカプセル15cを画素電極15aと共通電極15bとが挟む構成になっている。なお、図3(c)においては、1つの画素に1つのマイクロカプセル15cを含む構成であるが、1つの画素に複数のマイクロカプセル15cを含む構成であってもよい。   As shown in FIG. 3C, one pixel of the display panel 15 is configured such that a microcapsule 15c constituting electronic ink is sandwiched between a pixel electrode 15a and a common electrode 15b. Note that in FIG. 3C, one pixel includes one microcapsule 15c, but one pixel may include a plurality of microcapsules 15c.

画素電極15aは、TFTトランジスタ15dのドレインが接続されている。TFTトランジスタ15dは、各画素に対応するように、マトリックス状に構成されており、ソースが前記ソース線S1〜S10に、ゲートが前記ゲート線G1〜G10にそれぞれ接続されている。   The pixel electrode 15a is connected to the drain of the TFT transistor 15d. The TFT transistor 15d is configured in a matrix so as to correspond to each pixel, and a source is connected to the source lines S1 to S10 and a gate is connected to the gate lines G1 to G10.

図3(c)から理解できるように、ゲート線G1〜G10がアクティブ状態であるTFTトランジスタ15dのドレインに接続される画素電極15aに、ソース線S1〜S10の電位(同図では0Vまたは+50V)が与えられる。共通電極15bに印加される電位は25Vであり、画素電極15aに印加される電位は、白表示の場合には0Vであり、黒表示の場合には+50Vである。すなわち、画素電極15aと共通電極15bとの間の電圧差を25Vとすることにより、マイクロカプセル15c内の帯電粒子Iが画素電極15aまたは共通電極15bのいずれかの側へ泳動する。なお、この電圧差は、表示パネル15の特性に依存するものである。   As can be understood from FIG. 3C, the potentials of the source lines S1 to S10 (0 V or +50 V in the figure) are applied to the pixel electrodes 15a connected to the drains of the TFT transistors 15d in which the gate lines G1 to G10 are active. Is given. The potential applied to the common electrode 15b is 25V, and the potential applied to the pixel electrode 15a is 0V for white display and + 50V for black display. That is, by setting the voltage difference between the pixel electrode 15a and the common electrode 15b to 25V, the charged particles I in the microcapsule 15c migrate to either the pixel electrode 15a or the common electrode 15b. This voltage difference depends on the characteristics of the display panel 15.

図2に戻り表示部12の動作について説明する。データ処理装置30から画像データを受信すると、CPU24aはその画像データに基づいて、駆動回路16a、16bに対し表示制御信号を出力する。表示制御信号が入力された駆動回路16a,16bは、表示制御信号に応じて表示パネル15の駆動すなわちマイクロカプセル15c内における帯電粒子Iの移動を制御し、表示パネル15に文字や画像を表示させる。   Returning to FIG. 2, the operation of the display unit 12 will be described. When the image data is received from the data processing device 30, the CPU 24a outputs a display control signal to the drive circuits 16a and 16b based on the image data. The drive circuits 16a and 16b to which the display control signal is input control the drive of the display panel 15, that is, the movement of the charged particles I in the microcapsule 15c, according to the display control signal, and display characters and images on the display panel 15. .

図4を参照して、信号伝送回路20およびシステム制御回路24の構成についてさらに詳細に説明する。図4は、カード型表示装置10に設けられた信号伝送回路20とシステム制御回路24の回路図である。   The configuration of the signal transmission circuit 20 and the system control circuit 24 will be described in more detail with reference to FIG. FIG. 4 is a circuit diagram of the signal transmission circuit 20 and the system control circuit 24 provided in the card type display device 10.

図4に示すように、信号伝送回路20は、発振回路25と、増幅回路26と、倍電圧整流回路27と、高周波除去回路28と、信号波成形回路29とを備えている。信号伝送回路20は、発振回路25に含まれるデータ通信コイル17の電気的導通状態を適宜切り替えることにより、データ通信コイル17を送信にも受信にも用いることができるように構成されたものである。   As shown in FIG. 4, the signal transmission circuit 20 includes an oscillation circuit 25, an amplification circuit 26, a voltage doubler rectification circuit 27, a high frequency removal circuit 28, and a signal wave shaping circuit 29. The signal transmission circuit 20 is configured so that the data communication coil 17 can be used for both transmission and reception by appropriately switching the electrical conduction state of the data communication coil 17 included in the oscillation circuit 25. .

システム制御回路24は、CPU24aと、電界効果トランジスタQ1,Q2と、抵抗R1,R2と、ダイオード列DA1とを備えている。CPU24aは、システム制御回路24に設けられたROM(図示せず)に予め記憶されたプログラムに従って表示パネル15への画像の表示やデータ処理装置30との間における通信などの各種処理を行うものであり、5Vの信号(電圧)を出力可能に構成される。なお、CPU24aは、発振回路25に対し通信データを出力する端子P1と、増幅回路26に対し電圧を出力する端子P2と、コンパレータCP1に対し閾値とするための電圧を出力する端子Vrefと、信号伝送回路20において復調された信号波が入力される端子RXとを有する。なおCPU24aは、表示部12の駆動回路16a、16bに対し表示制御信号を出力するための他の構成も備えているが、公知の構成であるため説明を省略する。   The system control circuit 24 includes a CPU 24a, field effect transistors Q1, Q2, resistors R1, R2, and a diode array DA1. The CPU 24a performs various processes such as displaying an image on the display panel 15 and communicating with the data processing device 30 according to a program stored in advance in a ROM (not shown) provided in the system control circuit 24. Yes, 5V signal (voltage) can be output. The CPU 24a has a terminal P1 for outputting communication data to the oscillation circuit 25, a terminal P2 for outputting a voltage to the amplifier circuit 26, a terminal Vref for outputting a voltage for setting a threshold for the comparator CP1, and a signal. And a terminal RX to which a signal wave demodulated in the transmission circuit 20 is input. Note that the CPU 24a has another configuration for outputting a display control signal to the drive circuits 16a and 16b of the display unit 12, but the description thereof is omitted because it is a known configuration.

電界効果トランジスタQ1は、CPU24aの端子P1から出力される通信データを反転して出力するためのものであり、P−MOS電界効果トランジスタで構成されている。ゲート端子はCPU24aの端子P1に接続され、ソース端子は+VB(整流回路22から供給される5Vの電源)に接続され、また、ドレイン端子は抵抗R1の一端に接続されている。よって、電界効果トランジスタQ1は、CPU24aの端子P1から出力される通信データ(図5(A)参照)に応じてオンオフが切り替えられ、通信データを反転して出力する(図5(B)参照)。   The field effect transistor Q1 is for inverting and outputting the communication data output from the terminal P1 of the CPU 24a, and is composed of a P-MOS field effect transistor. The gate terminal is connected to the terminal P1 of the CPU 24a, the source terminal is connected to + VB (5V power source supplied from the rectifier circuit 22), and the drain terminal is connected to one end of the resistor R1. Therefore, the field effect transistor Q1 is switched on / off according to communication data (see FIG. 5A) output from the terminal P1 of the CPU 24a, and inverts and outputs the communication data (see FIG. 5B). .

抵抗R1は、例えば1.2kΩの抵抗で構成される。抵抗R1の一端は電界効果トランジスタQ1のドレイン端子に接続され、他端は発振回路25のインバータU2の電源端子に接続されている。抵抗R1は、電界効果トランジスタQ1のドレイン端子から出力される通信データ(図5(B)参照)の電圧を低下させて出力する(図5(C)参照)。   The resistor R1 is composed of, for example, a 1.2 kΩ resistor. One end of the resistor R1 is connected to the drain terminal of the field effect transistor Q1, and the other end is connected to the power supply terminal of the inverter U2 of the oscillation circuit 25. The resistor R1 lowers the voltage of communication data (see FIG. 5B) output from the drain terminal of the field effect transistor Q1 and outputs it (see FIG. 5C).

ここで、通信データとは、カード型表示装置10からデータ処理装置30へ送信しようとする情報をデジタル信号に変換したデータであって、CPU24の端子P1から出力された信号、電界効果トランジスタQ1により反転された信号、抵抗R1により電圧値が低下させられた信号を含むものである。   Here, the communication data is data obtained by converting information to be transmitted from the card-type display device 10 to the data processing device 30 into a digital signal, and is a signal output from the terminal P1 of the CPU 24, by the field effect transistor Q1. It includes an inverted signal and a signal whose voltage value is lowered by the resistor R1.

ダイオード列DA1は、直列に接続された3つのダイオードから構成される。ダイオード列DA1のアノードはCPU24aの端子P2と接続され、カソードは電界効果トランジスタQ2のゲート端子と増幅回路26のインバータU3の電源端子に接続されている。ダイオード列DA1は、CPU24aの端子P2から出力される電圧(図5(E)参照)を低下させて出力する(図5(F)参照)。   The diode array DA1 includes three diodes connected in series. The anode of the diode array DA1 is connected to the terminal P2 of the CPU 24a, and the cathode is connected to the gate terminal of the field effect transistor Q2 and the power supply terminal of the inverter U3 of the amplifier circuit 26. The diode array DA1 reduces and outputs the voltage (see FIG. 5E) output from the terminal P2 of the CPU 24a (see FIG. 5F).

電界効果トランジスタQ2は、発振回路25においてデータ通信コイル17に並列に接続されたインバータU2の入力状態を切り替えるためのものであり、N−MOS電界効果トランジスタで構成される。電界効果トランジスタQ2のゲート端子はダイオード列DA1のカソードに接続され、ドレイン端子は発振回路25のデータ通信コイル17の一端に接続され、ソース端子は接地されている。電界効果トランジスタQ2は、CPU24の端子P2から5Vの電圧が出力されるとオンとされ、データ通信コイル17の一端を接地電位とすることによりデータ通信コイル17に並列に接続されたインバータU2の入力側を接地させる。一方、CPU24の端子P2から5Vの電圧が出力されていないとき、電界効果トランジスタQ2はオフとされ、データ通信コイル17とインバータU2とコンデンサC1,C2とで発振回路を構成する。   The field effect transistor Q2 is for switching the input state of the inverter U2 connected in parallel to the data communication coil 17 in the oscillation circuit 25, and is composed of an N-MOS field effect transistor. The gate terminal of the field effect transistor Q2 is connected to the cathode of the diode array DA1, the drain terminal is connected to one end of the data communication coil 17 of the oscillation circuit 25, and the source terminal is grounded. The field effect transistor Q2 is turned on when a voltage of 5V is output from the terminal P2 of the CPU 24, and the input of the inverter U2 connected in parallel to the data communication coil 17 by setting one end of the data communication coil 17 to the ground potential. Ground the side. On the other hand, when a voltage of 5 V is not output from the terminal P2 of the CPU 24, the field effect transistor Q2 is turned off, and the data communication coil 17, the inverter U2, and the capacitors C1 and C2 constitute an oscillation circuit.

抵抗R2は、電界効果トランジスタQ2のゲート端子とダイオード列DA1との間にたまった電荷を逃がすことで、たまった電荷により電界効果トランジスタQ2が誤ってオンとされることを防止するためのものであり、例えば1MΩの抵抗で構成される。抵抗R2の一端は、ダイオード列DA1のカソードと共に電界効果トランジスタQ2のゲート端子に接続され、他端は接地電位とされる。   The resistor R2 is for preventing the field effect transistor Q2 from being turned on accidentally by the accumulated charge by releasing the charge accumulated between the gate terminal of the field effect transistor Q2 and the diode array DA1. For example, it is composed of a 1 MΩ resistor. One end of the resistor R2 is connected to the gate terminal of the field effect transistor Q2 together with the cathode of the diode array DA1, and the other end is set to the ground potential.

発振回路25は、通信データにより変調された高周波を生成するためのものであり、データ通信コイル17と、インバータU2と、コンデンサC1,C2を備えている。   The oscillation circuit 25 is for generating a high frequency modulated by communication data, and includes a data communication coil 17, an inverter U2, and capacitors C1 and C2.

データ通信コイル17は、例えばターン数が27ターン、インダクタンスが34μHのコイルで構成される。データ通信コイル17の一端には、電界効果トランジスタQ2のドレイン端子と共にインバータU2の入力端子が接続され、他端にはインバータU2の出力端子が接続されている。   The data communication coil 17 is constituted by, for example, a coil having 27 turns and an inductance of 34 μH. One end of the data communication coil 17 is connected to the input terminal of the inverter U2 together with the drain terminal of the field effect transistor Q2, and the other end is connected to the output terminal of the inverter U2.

インバータU2は入力端子から入力される信号を反転し、約3Vの電圧に増幅して出力端子から出力することにより、発振回路25に高周波を生成させるためのものであり、データ通信コイル17に並列に接続されると共に、その電源端子にはシステム制御回路24の抵抗R1の他端が接続されている。インバータU2の入力端子にはデータ通信コイル17の一端と共にコンデンサC1とが接続されており、出力端子にはデータ通信コイル17の他端と共にコンデンサC2が接続されている。   The inverter U2 is for inverting the signal input from the input terminal, amplifying it to a voltage of about 3 V, and outputting it from the output terminal, thereby causing the oscillation circuit 25 to generate a high frequency, and in parallel with the data communication coil 17. And the other end of the resistor R1 of the system control circuit 24 is connected to the power supply terminal. A capacitor C1 is connected to the input terminal of the inverter U2 together with one end of the data communication coil 17, and a capacitor C2 is connected to the output terminal together with the other end of the data communication coil 17.

コンデンサC1,C2は、発振回路25において生成される高周波を所定の周波数とするためのものであり、コンデンサC1は例えば容量が147pFのコイルで構成され、コンデンサC2は例えば容量が45pFのコンデンサで構成される。コンデンサC1の一端はインバータU2の入力端子に接続され、他端は接地される。コンデンサC2の一端はインバータU2の出力端子に接続され、他端は接地される。   The capacitors C1 and C2 are for setting the high frequency generated in the oscillation circuit 25 to a predetermined frequency. The capacitor C1 is composed of a coil having a capacity of 147 pF, for example, and the capacitor C2 is composed of a capacitor having a capacity of 45 pF, for example. Is done. One end of the capacitor C1 is connected to the input terminal of the inverter U2, and the other end is grounded. One end of the capacitor C2 is connected to the output terminal of the inverter U2, and the other end is grounded.

このように構成された発振回路25は、システム制御回路24の抵抗R1から入力される通信データが1(ハイ)であるとき、インバータU2に電圧が供給されるので、オンとされ、データ通信コイル17のインダクタンスとコンデンサC1,C2の容量により決定される所定周波数(例えば4.9MHz)の高周波を発振する。一方、システム制御回路24の抵抗R1から入力される通信データが0(ロウ)であるとき、インバータU2に電圧が供給されないので、オフとされ、発振回路25は高周波を発振しない。よって、発振回路25によれば、入力される通信データ(図5(C)参照)に基づいて、オンオフが切り替えられることにより、その通信データに応じて変調された所定周波数の高周波(図5(D))を生成することができるのである。   The oscillation circuit 25 configured as described above is turned on because the voltage is supplied to the inverter U2 when the communication data input from the resistor R1 of the system control circuit 24 is 1 (high), so that the data communication coil A high frequency of a predetermined frequency (for example, 4.9 MHz) determined by the inductance of 17 and the capacitances of the capacitors C1 and C2 is oscillated. On the other hand, when the communication data input from the resistor R1 of the system control circuit 24 is 0 (low), no voltage is supplied to the inverter U2, so that it is turned off and the oscillation circuit 25 does not oscillate high frequency. Therefore, according to the oscillation circuit 25, on / off switching is performed on the basis of input communication data (see FIG. 5C), so that a high frequency having a predetermined frequency modulated according to the communication data (FIG. 5 ( D)) can be generated.

ここで、カード型表示装置10からデータ処理装置30へ信号波を送信する際における各回路または素子の動作について、図5を参照しながら説明する。なお、カード型表示装置10がデータ処理装置30から信号波を受信する際における動作については、増幅回路26、倍電圧整流回路27、高周波除去回路28、信号波成形回路29の構成と共に後に詳細に説明する。   Here, the operation of each circuit or element when transmitting a signal wave from the card type display device 10 to the data processing device 30 will be described with reference to FIG. The operation when the card-type display device 10 receives a signal wave from the data processing device 30 will be described in detail later together with the configuration of the amplifier circuit 26, the voltage doubler rectifier circuit 27, the high frequency removing circuit 28, and the signal wave shaping circuit 29. explain.

図5は、各回路または素子における信号(電圧)波形の関係を示す図であり、(A)はCPU24aの端子P1の出力信号波形を示す図であり、(B)は電界効果トランジスタQ1のドレイン端子の出力信号波形を示す図であり、(C)は抵抗R1の出力信号波形を示す図であり、(D)はデータ通信コイル17にかかる電圧波形を示す図であり、(E)はCPU24aの端子P2の出力電圧波形を示す図である。   FIG. 5 is a diagram showing the relationship of signal (voltage) waveforms in each circuit or element, (A) is a diagram showing the output signal waveform of the terminal P1 of the CPU 24a, and (B) is the drain of the field effect transistor Q1. It is a figure which shows the output signal waveform of a terminal, (C) is a figure which shows the output signal waveform of resistance R1, (D) is a figure which shows the voltage waveform concerning the data communication coil 17, (E) is CPU24a It is a figure which shows the output voltage waveform of the terminal P2.

まず、図5(A)に示すように、カード型表示装置10からデータ処理装置30へ信号波を送信する際には、CPU24aの端子P1から通信データが出力される。そして、CPU24aの端子P1から通信データが出力されている間は、図5(B)に示すように、CPU24aの端子P2は5Vの電圧を出力しない。したがって、CPU24aの端子P1から通信データが出力されている間、電界効果トランジスタQ2(図4参照)はオフとされているので、データ通信コイル17とインバータU2とが電気的に導通し、データ通信コイル17とインバータU2とコンデンサC1,C2とで発振回路を構成する。   First, as shown in FIG. 5A, when a signal wave is transmitted from the card type display device 10 to the data processing device 30, communication data is output from the terminal P1 of the CPU 24a. Then, while communication data is being output from the terminal P1 of the CPU 24a, as shown in FIG. 5B, the terminal P2 of the CPU 24a does not output a voltage of 5V. Therefore, while the communication data is output from the terminal P1 of the CPU 24a, the field effect transistor Q2 (see FIG. 4) is turned off, so that the data communication coil 17 and the inverter U2 are electrically connected, and data communication is performed. The coil 17, the inverter U2, and the capacitors C1 and C2 constitute an oscillation circuit.

図5(A)に示すようにCPU24aの端子P1から出力された通信データは、図5(B)に示すように電界効果トランジスタQ1において反転して出力される。そして、図5(C)に示すように、その反転された通信データは抵抗R1により電圧が3Vに低下させられて、発振回路25のインバータU2(図4参照)の電源端子に供給される。   As shown in FIG. 5A, the communication data output from the terminal P1 of the CPU 24a is inverted and output in the field effect transistor Q1 as shown in FIG. 5B. As shown in FIG. 5C, the inverted communication data is reduced in voltage to 3 V by the resistor R1 and supplied to the power supply terminal of the inverter U2 (see FIG. 4) of the oscillation circuit 25.

上述のように、発振回路25は、図5(C)に示す通信データに応じてオンオフが切り替えられる。インバータU2に電圧が供給される(すなわち1が電源端子に入力される)と、発振回路25がオンとされ発振し、インバータU2に電圧が供給さない(すなわち0が電源端子に入力される)と、発振回路25がオフとされ発振が停止する。よって、発振回路25を構成するデータ通信コイル17には、図5(D)に示すように、通信データに応じて変調された高周波の電圧が印加される。データ通信コイル17に発生した高周波は、信号波として、電磁誘導によりデータ処理装置30の信号伝送回路33へ送信される。   As described above, the oscillation circuit 25 is switched on and off in accordance with the communication data illustrated in FIG. When a voltage is supplied to the inverter U2 (ie, 1 is input to the power supply terminal), the oscillation circuit 25 is turned on and oscillates, and no voltage is supplied to the inverter U2 (ie, 0 is input to the power supply terminal). Then, the oscillation circuit 25 is turned off and the oscillation is stopped. Therefore, a high frequency voltage modulated in accordance with communication data is applied to the data communication coil 17 constituting the oscillation circuit 25 as shown in FIG. The high frequency generated in the data communication coil 17 is transmitted as a signal wave to the signal transmission circuit 33 of the data processing device 30 by electromagnetic induction.

本実施例のカード型表示装置10によれば、抵抗R1により3Vとされた通信データを駆動電源として発振回路25が駆動されるので、発振回路25における消費電流が抑制され、消費電力を節約できる。   According to the card type display device 10 of the present embodiment, since the oscillation circuit 25 is driven using the communication data set to 3 V by the resistor R1 as a driving power supply, current consumption in the oscillation circuit 25 is suppressed, and power consumption can be saved. .

また、電界効果トランジスタQ1のドレイン端子から出力された通信データは、抵抗R1により電圧が低下させられるので、通信データの波形になまりを生じさせずに電圧を低下させることができ、信号波にエラーが生じることが抑制される。発振回路25において、通信データに基づいて信号波が生成されるので、通信データの波形になまりが生じると、発振回路25において生成される信号波のエラー発生率が高くなるのである。   In addition, since the voltage of communication data output from the drain terminal of the field effect transistor Q1 is lowered by the resistor R1, the voltage can be lowered without causing a round in the waveform of the communication data, and an error may occur in the signal wave. Is suppressed from occurring. Since a signal wave is generated based on communication data in the oscillation circuit 25, if the waveform of the communication data is rounded, the error occurrence rate of the signal wave generated in the oscillation circuit 25 is increased.

図4に戻り増幅回路26、倍電圧整流回路27、高周波除去回路28、信号波成形回路29の構成について説明する。なお、倍電圧整流回路27と高周波除去回路28とが請求項の復調回路に相当するものである。   Returning to FIG. 4, the configuration of the amplifier circuit 26, the voltage doubler rectifier circuit 27, the high frequency removing circuit 28, and the signal wave shaping circuit 29 will be described. The voltage doubler rectifier circuit 27 and the high frequency elimination circuit 28 correspond to the demodulator circuit of the claims.

増幅回路26は、データ通信コイル17により受信された信号波を増幅するためのものであり、コンデンサC7と、インバータU3と、帰還抵抗R5とを備えている。一端が電界効果トランジスタQ2を介して接地電位とされるデータ通信コイル17の他端に、コンデンサC7の一端が接続され、コンデンサC7の他端がインバータU3の入力端子に接続される。インバータU3の入力端子は、コンデンサC7の他端と共に抵抗R5の一端に接続され、インバータU3の出力端子は、抵抗R5の他端および倍電圧整流回路27の入力端に接続される。また、インバータU3の電源端子は、ダイオード列DA1のカソードに接続されている。抵抗R5は、例えば300kΩの抵抗で構成された帰還回路である。なお、コンデンサC7と抵抗R5とは、ハイパスフィルターの役割を有し、例えば500Hz以下の周波数成分をカットしている。   The amplifier circuit 26 is for amplifying the signal wave received by the data communication coil 17, and includes a capacitor C7, an inverter U3, and a feedback resistor R5. One end of the capacitor C7 is connected to the other end of the data communication coil 17 whose one end is grounded via the field effect transistor Q2, and the other end of the capacitor C7 is connected to the input terminal of the inverter U3. The input terminal of the inverter U3 is connected to one end of the resistor R5 together with the other end of the capacitor C7, and the output terminal of the inverter U3 is connected to the other end of the resistor R5 and the input terminal of the voltage doubler rectifier circuit 27. The power supply terminal of the inverter U3 is connected to the cathode of the diode array DA1. The resistor R5 is a feedback circuit composed of, for example, a 300 kΩ resistor. Note that the capacitor C7 and the resistor R5 have a role of a high-pass filter, and cut frequency components of, for example, 500 Hz or less.

このように構成された増幅回路26によれば、データ処理装置30からの信号波の受信時には、図5(E)の右側に示すように、CPU24aの端子P2から電源電圧が出力され、その電源電圧がダイオード列DA1を介してインバータU3の電源端子に供給される。インバータU3に電源電圧が供給されると、増幅回路26はオンとされ、データ通信コイル17により受信された信号波(図5(D)参照)を増幅し、倍電圧整流回路27に出力する(図5(G)参照)。   According to the amplifier circuit 26 configured as described above, when a signal wave is received from the data processing device 30, the power supply voltage is output from the terminal P2 of the CPU 24a as shown on the right side of FIG. The voltage is supplied to the power supply terminal of the inverter U3 via the diode array DA1. When the power supply voltage is supplied to the inverter U3, the amplifier circuit 26 is turned on, and the signal wave (see FIG. 5D) received by the data communication coil 17 is amplified and output to the voltage doubler rectifier circuit 27 ( (See FIG. 5G).

一方、データ処理装置30への信号波の送信時には、図5(E)の左側に示すように、CPU24の端子P2から5Vの電源電圧が出力されないので、インバータU3に電圧が供給されず、増幅回路26はオフとなるので、データ通信コイル17から増幅回路26へは不要な電流が流れ込むことがなく消費電力を節約できる。また、発振回路25において生成された信号波が増幅回路26に流れ込むことにより、その信号波が増幅、復調されてCPU24aの入力端子である端子RXに流れ込みCPU24aを誤作動させてしまうことも抑制できる。   On the other hand, when a signal wave is transmitted to the data processing device 30, as shown on the left side of FIG. 5E, a power supply voltage of 5V is not output from the terminal P2 of the CPU 24, so that no voltage is supplied to the inverter U3 and amplification is performed. Since the circuit 26 is turned off, unnecessary current does not flow from the data communication coil 17 to the amplifier circuit 26, and power consumption can be saved. It is also possible to prevent the signal wave generated in the oscillation circuit 25 from flowing into the amplifier circuit 26 to amplify and demodulate the signal wave and flow into the terminal RX, which is the input terminal of the CPU 24a, and cause the CPU 24a to malfunction. .

倍電圧整流回路27は、その入力端が増幅回路26の出力端であるインバータU3の出力端子に接続され、その出力端が高周波除去回路28の入力端に接続されている。倍電圧整流回路27により、増幅回路26において増幅された信号波(図5(G)参照)は、その直流成分がカットされて整流され、且つ電圧が増幅される。   The voltage doubler rectifier circuit 27 has its input terminal connected to the output terminal of the inverter U3 that is the output terminal of the amplifier circuit 26, and its output terminal connected to the input terminal of the high frequency elimination circuit 28. The voltage wave rectified by the voltage doubler rectifier circuit 27 (see FIG. 5G) is rectified by cutting its DC component, and the voltage is amplified.

高周波除去回路28は、ローパスフィルタを用いており、その入力端が倍電圧整流回路27の出力端に接続され、その出力端が信号波形成回路28の入力端に接続されている。高周波除去回路28により、倍電圧整流回路27において直流がカットされた信号波から高周波成分が除去され、信号波が平滑化される(図5(I))。すなわち、増幅回路26から出力された信号波は、倍電圧整流回路27と高周波除去回路27において復調される。   The high frequency removing circuit 28 uses a low-pass filter, and its input terminal is connected to the output terminal of the voltage doubler rectifier circuit 27, and its output terminal is connected to the input terminal of the signal wave forming circuit 28. The high frequency removal circuit 28 removes the high frequency component from the signal wave from which the direct current is cut in the voltage doubler rectifier circuit 27, and the signal wave is smoothed (FIG. 5 (I)). In other words, the signal wave output from the amplifier circuit 26 is demodulated by the voltage doubler rectifier circuit 27 and the high frequency reject circuit 27.

なお、この高周波除去回路28は、ローパスフィルタによりデータ処理装置30の電力伝送コイル34aにおいて発生する電磁誘導波もカットするように構成することにより、その電磁誘導波が原因となって発生するノイズも除去することができる。例えば、データ処理装置30から受信する信号波が4.9MHzの高周波であり、電力供給コイル18において発生する電磁誘導波が120kHzであり、高周波除去回路28において、復調して取り出そうとする信号波成分が4.8kHzである場合、高周波除去回路28が例えば20kHz以上の高周波をカットするように構成すれば良い。   The high frequency removing circuit 28 is configured to cut the electromagnetic induction wave generated in the power transmission coil 34a of the data processing device 30 by a low-pass filter, so that noise generated due to the electromagnetic induction wave is also generated. Can be removed. For example, the signal wave received from the data processing device 30 is a high frequency of 4.9 MHz, the electromagnetic induction wave generated in the power supply coil 18 is 120 kHz, and the signal wave component to be demodulated and extracted by the high frequency removal circuit 28. Is 4.8 kHz, the high frequency removal circuit 28 may be configured to cut a high frequency of, for example, 20 kHz or more.

信号波成形回路29は、高周波除去回路28により平滑化された信号波の波形を成形するためのものであり、コンパレータCP1を用いている。コンパレータの反転入力端に高周波除去回路29の出力端が接続されており、コンパレータの非反転入力端に入力されるリファレンス電圧(例えば1.25V)よりも大きい場合、出力端から例えば0Vの信号を出力する。一方、反転入力端に入力される信号波が非反転入力端に入力されるリファレンス電圧値以下である場合、出力端からは5Vの信号を出力する。その結果、高周波除去回路28において平滑化された信号波(図5(I)参照)は、信号波形成回路において信号波の波形が成形され、よりなまりのない5Vの信号波としてCPU24aの端子RXへ入力される(図5(J)参照)。   The signal wave shaping circuit 29 is for shaping the waveform of the signal wave smoothed by the high frequency removal circuit 28, and uses the comparator CP1. When the output terminal of the high frequency elimination circuit 29 is connected to the inverting input terminal of the comparator and is larger than the reference voltage (for example, 1.25 V) input to the non-inverting input terminal of the comparator, a signal of 0 V, for example, is output from the output terminal. Output. On the other hand, when the signal wave input to the inverting input terminal is equal to or lower than the reference voltage value input to the non-inverting input terminal, a 5 V signal is output from the output terminal. As a result, the signal wave smoothed in the high frequency removing circuit 28 (see FIG. 5 (I)) is shaped into a signal wave waveform in the signal wave forming circuit, and the terminal RX of the CPU 24a is formed as a 5V signal wave with less rounding. (See FIG. 5J).

図5を参照して、カード型表示装置10がデータ処理装置30から信号波を受信する際における各回路の動作について詳細に説明する。   With reference to FIG. 5, the operation of each circuit when the card-type display device 10 receives a signal wave from the data processing device 30 will be described in detail.

図5(D)はデータ通信コイル17にかかる電圧波形を示す図であり、(E)はCPU24aの端子P2の出力電圧波形を示す図であり、(F)はダイオード列DA1の出力電圧波形を示す図であり、(G)は増幅回路26の出力信号波形を示す図であり、(I)は倍電圧整流回路27と高周波除去回路28後の出力電圧波形を示す図であり、(J)は、信号波成形回路29の出力電圧波形を示す図である。   5D is a diagram showing a voltage waveform applied to the data communication coil 17, FIG. 5E is a diagram showing an output voltage waveform of the terminal P2 of the CPU 24a, and FIG. 5F is a diagram showing an output voltage waveform of the diode array DA1. (G) is a diagram showing an output signal waveform of the amplifier circuit 26, (I) is a diagram showing an output voltage waveform after the voltage doubler rectifier circuit 27 and the high frequency removing circuit 28, and (J) These are figures which show the output voltage waveform of the signal wave shaping circuit 29. FIG.

カード型表示装置10からデータ処理装置30へ信号波を送信するときを除き、CPU24aの端子P2は、図5(E)に示すように5Vの電源電圧を出力し、電界効果トランジスタQ2と増幅回路26とをオンとする。すなわち、データ処理装置30へ信号波を送信するときを除き、カード型表示装置10は、データ処理装置30からの信号波の受信が可能な状態に待機させられる。   Except when transmitting a signal wave from the card type display device 10 to the data processing device 30, the terminal P2 of the CPU 24a outputs a power supply voltage of 5V as shown in FIG. 26 is turned on. That is, except when transmitting a signal wave to the data processing device 30, the card type display device 10 is put on standby in a state where the signal wave from the data processing device 30 can be received.

このような状態において、データ処理装置30が信号波を送信すると、カード型表示装置10のデータ通信コイル17は、図5(D)に示すように、電磁誘導により、例えば、周波数が4.9MHz、振幅が1Vの信号波を受信する。このとき、電界効果トランジスタQ2がオンとされているので、データ通信コイル17は一端が接地電位とされると共にインバータU2の入力端子も接地されと非導通状態とされ、且つ増幅回路26はオンとされているので、データ通信コイル17において受信した信号波は増幅回路26に入力される。   In this state, when the data processing device 30 transmits a signal wave, the data communication coil 17 of the card type display device 10 has a frequency of 4.9 MHz, for example, by electromagnetic induction, as shown in FIG. A signal wave having an amplitude of 1V is received. At this time, since the field effect transistor Q2 is turned on, one end of the data communication coil 17 is set to the ground potential, the input terminal of the inverter U2 is also grounded, and the amplifier circuit 26 is turned on. Therefore, the signal wave received by the data communication coil 17 is input to the amplifier circuit 26.

データ通信コイル17から増幅回路26に入力された振幅が例えば1Vの信号波は、増幅回路26において、図5(G)に示すように、2Vの直流電圧が加えられると共に、振幅が4Vに増幅され、倍電圧整流回路27に出力される。   A signal wave having an amplitude of, for example, 1V input from the data communication coil 17 to the amplifier circuit 26 is applied with a DC voltage of 2V in the amplifier circuit 26 as shown in FIG. And output to the voltage doubler rectifier circuit 27.

倍電圧整流回路27と高周波除去回路28に入力された信号波は、復調され図5(I)に示すように高周波が除去されて平滑化される。   The signal wave input to the voltage doubler rectifier circuit 27 and the high frequency removal circuit 28 is demodulated and smoothed by removing the high frequency as shown in FIG.

倍電圧整流回路27と高周波除去回路28において復調された信号波は、信号波成形回路29に入力されることにより、リファレンス電圧値と比較され、0Vまたは5Vのいずれかに2値化される(図5(J)参照)。よって、なまりのない信号波を出力することができる。なお、信号波成形回路29から出力された信号波は、CPU24aの端子RXに入力される。CPU24aは、端子RXから入力される復調された信号波に応じて所定の動作を行う。   The signal wave demodulated by the voltage doubler rectifier circuit 27 and the high-frequency rejection circuit 28 is input to the signal wave shaping circuit 29, where it is compared with the reference voltage value and binarized to either 0V or 5V ( (See FIG. 5J). Therefore, it is possible to output a signal wave without a round. Note that the signal wave output from the signal wave shaping circuit 29 is input to the terminal RX of the CPU 24a. The CPU 24a performs a predetermined operation according to the demodulated signal wave input from the terminal RX.

本実施例のカード型表示装置10によれば、増幅回路26は、ダイオード列DA1により低電圧化された電源電圧に基づいて駆動されるので、増幅回路26における消費電流が抑制され、消費電力を節約できる。また、増幅回路26により、復調に先立って信号波が増幅されるので、データ通信コイル17により受信された信号波の電圧が低くても、復調することができる。   According to the card type display device 10 of the present embodiment, since the amplifier circuit 26 is driven based on the power supply voltage lowered by the diode array DA1, the current consumption in the amplifier circuit 26 is suppressed, and the power consumption is reduced. Can save. Further, since the signal wave is amplified by the amplifier circuit 26 prior to demodulation, it can be demodulated even if the voltage of the signal wave received by the data communication coil 17 is low.

また、CPU24aの端子P2から出力された電源電圧は、ダイオード列DA1により電圧が低下させられるので、電源電圧を安定して低下させることができる。よって、増幅回路26の出力が安定する。   Further, since the power supply voltage output from the terminal P2 of the CPU 24a is reduced by the diode array DA1, the power supply voltage can be stably reduced. Therefore, the output of the amplifier circuit 26 is stabilized.

また、データ通信コイル17を用いて、データ処理装置30との間における信号波の送受信を行うことができるので、送信用と受信用とにそれぞれコイルを設ける必要がなく、カード型表示装置10を小型化することができる。   In addition, since it is possible to transmit and receive signal waves to and from the data processing device 30 using the data communication coil 17, there is no need to provide coils for transmission and reception, and the card-type display device 10 is provided. It can be downsized.

なお、本実施例のカード型表示装置10は、送信する通信データを電界効果トランジスタQ1により反転し(図5(B)参照)、また、受信した信号波をコンパレータCP1により反転することにより(図5(J)参照)、信号波を反転させてデータ処理装置30との間における送受信を行っていたが、CPU24aおよびデータ処理装置30の構成に応じ、信号波を反転させずに送受信を行うものであってもよい。   The card type display device 10 of the present embodiment inverts communication data to be transmitted by the field effect transistor Q1 (see FIG. 5B), and also inverts the received signal wave by the comparator CP1 (see FIG. 5). 5 (J)), the signal wave is inverted and transmitted / received to / from the data processing device 30. According to the configuration of the CPU 24a and the data processing device 30, the signal wave is transmitted / received without being inverted. It may be.

図6を参照して、データ処理装置30のCPU35aにおいて実行される書込処理について説明する。図6は書込処理を示すフローチャートである。図6に示す書込処理は、システム制御回路35に設けられたROM(不図示)に予め記憶されたプログラムに従って実行される処理であり、データ処理装置30の電源投入後開始される。そして、データ処理装置30の筺体(不図示)の所定位置にカード型表示装置10が載置されると、データ処理装置30が持っているカードIDに関連付けられたデータをカード型表示装置10の表示パネル15に表示させる。   With reference to FIG. 6, the writing process executed in the CPU 35a of the data processing device 30 will be described. FIG. 6 is a flowchart showing the writing process. The writing process shown in FIG. 6 is a process executed according to a program stored in advance in a ROM (not shown) provided in the system control circuit 35, and is started after the data processor 30 is turned on. When the card type display device 10 is placed at a predetermined position of a housing (not shown) of the data processing device 30, the data associated with the card ID possessed by the data processing device 30 is transferred to the card type display device 10. It is displayed on the display panel 15.

まず、データ処理装置30の電源投入後、カード型表示装置10が筺体の所定位置に載置されたことが、カード検知回路32(図1参照)から通知されたか否かを判断する(S1)。   First, after the data processor 30 is powered on, it is determined whether or not the card detection circuit 32 (see FIG. 1) has notified that the card type display device 10 has been placed at a predetermined position of the housing (S1). .

カード型表示装置10が筺体の所定位置に載置されたことがカード検知回路32から通知されると(S1:Yes)、データ処理装置30は、カード型表示装置への電力の供給を開始する(S2)。具体的には、電力伝送回路34により電力伝送コイル34aに電磁誘導波を発生させる。電力伝送コイル34aは、カード型表示装置10がデータ処理装置30の筺体の所定位置に載置されたときに、カード型表示装置10の電力伝送コイル18と対向する位置に配置されているので、電力伝送コイル34aに発生させられた電磁誘導波により、電力伝送コイル18に起電力が発生し、カード型表示装置10の電力伝送回路21へ給電が行われる。なお、カード型表示回路21へ供給された電源は、整流回路22(図1参照)において整流され、カード型表示装置10のCPU24aに供給され、CPU24aを起動する。   When the card detection circuit 32 is notified that the card type display device 10 is placed at a predetermined position of the housing (S1: Yes), the data processing device 30 starts supplying power to the card type display device. (S2). Specifically, an electromagnetic induction wave is generated in the power transmission coil 34 a by the power transmission circuit 34. The power transmission coil 34a is disposed at a position facing the power transmission coil 18 of the card type display device 10 when the card type display device 10 is placed at a predetermined position of the housing of the data processing device 30. An electromotive force is generated in the power transmission coil 18 by the electromagnetic induction wave generated in the power transmission coil 34 a, and power is supplied to the power transmission circuit 21 of the card type display device 10. The power supplied to the card type display circuit 21 is rectified in the rectifier circuit 22 (see FIG. 1), supplied to the CPU 24a of the card type display device 10, and activates the CPU 24a.

次に、カード型表示装置10に記憶された固有のIDを問い合わせる(S4)。具体的には、カード型表示装置10にコマンド(例えば、『ID』)を信号伝送回路33において変調し、信号波としてカード型表示装置10に送信する。カード型表示装置10のデータ通信コイル17により受信された信号波は、信号伝送回路20において復調され、CPU24aの入力端子RX(図4参照)に入力される。   Next, the unique ID stored in the card type display device 10 is inquired (S4). Specifically, a command (for example, “ID”) is modulated to the card type display device 10 by the signal transmission circuit 33 and transmitted to the card type display device 10 as a signal wave. The signal wave received by the data communication coil 17 of the card type display device 10 is demodulated by the signal transmission circuit 20 and input to the input terminal RX (see FIG. 4) of the CPU 24a.

カード型表示装置10のCPU24aは、例えば、コマンド『ID』が入力されると、予め記憶されたプログラムに従って、例えばシステム制御回路24内のROM(不図示)に予め記憶された、自身のもつ固有のIDを信号伝送回路20において変調し、信号波としてデータ処理装置30へ送信する。   For example, when the command “ID” is input, the CPU 24a of the card-type display device 10 has its own characteristic stored in advance in, for example, a ROM (not shown) in the system control circuit 24 in accordance with a program stored in advance. Is modulated by the signal transmission circuit 20 and transmitted to the data processing device 30 as a signal wave.

次に、データ処理装置30のシステム制御回路35は、カード型表示装置10の固有IDを取得するまで待機する(S5)。カード型表示装置10から受信した信号波が信号伝送回路33において復調され、CPU35aに入力されることにより、カード型表示装置10の固有IDが取得されると(S5:Yes)、次に、カード型表示装置10の表示パネルをリフレッシュさせるためのコマンド(例えば、『RFSH』)をカード型表示装置10に送信する(S6)。   Next, the system control circuit 35 of the data processing device 30 waits until acquiring the unique ID of the card type display device 10 (S5). When the signal wave received from the card type display device 10 is demodulated in the signal transmission circuit 33 and input to the CPU 35a, the unique ID of the card type display device 10 is acquired (S5: Yes). A command (for example, “RFSH”) for refreshing the display panel of the type display device 10 is transmitted to the card type display device 10 (S6).

コマンド『RFSH』がカード型表示装置10のCPU24aに入力されると、CPU24aは、システム制御回路24内のROM(不図示)に予め記憶されたプログラムにしたがって、表示部12の駆動回路16a,16bを制御して、マイクロカプセル15cに交互に極性の異なる電圧を印加することにより、マイクロカプセル15cの黒表示と白表示とを複数回、交互に切り替えるリフレッシュを行う。電気泳動式の表示パネル15は、長時間放置することにより、マイクロカプセル15c内の帯電粒子Iが凝集して泳動し難くなっている場合があるからである。カード型表示装置10におけるリフレッシュが完了すると、カード型表示装置10はリフレッシュの完了を表すコマンド(例えば『DONE+RFSE』)を送信する。   When the command “RFSH” is input to the CPU 24 a of the card type display device 10, the CPU 24 a drives the drive circuits 16 a and 16 b of the display unit 12 in accordance with a program stored in advance in a ROM (not shown) in the system control circuit 24. And by applying voltages having different polarities alternately to the microcapsules 15c, refresh is performed to alternately switch the black display and the white display of the microcapsules 15c a plurality of times. This is because when the electrophoretic display panel 15 is left for a long period of time, the charged particles I in the microcapsule 15c may aggregate and become difficult to migrate. When the refresh in the card type display device 10 is completed, the card type display device 10 transmits a command (for example, “DONE + RFSE”) indicating the completion of the refresh.

データ処理装置30のCPU35aは、リフレッシュが完了するまで待機し(S7)、カード型表示装置10からリフレッシュの完了を表すコマンド『DONE+REFS』を受信すると(S7:Yes)、カード型表示装置10の固有のIDをカード型表示装置10の表示パネル15に表示させるためのコマンド(例えば、『WRF+display』)を送信する(S8)。ここで、コマンドにおける『display』とは、表示パネル15の全ての画素について黒表示または白表示のいずれとすべきかを表すデータである。   The CPU 35a of the data processing device 30 waits until the refresh is completed (S7), and receives the command “DONE + REFS” indicating the completion of the refresh from the card type display device 10 (S7: Yes), the uniqueness of the card type display device 10 Is transmitted to the display panel 15 of the card type display device 10 (for example, “WRF + display”) (S8). Here, “display” in the command is data representing whether all the pixels of the display panel 15 should be displayed in black or white.

コマンド『WRF+display』がカード型表示装置10のCPU24aに入力されると、CPU24aは、システム制御回路24内のROM(不図示)に予め記憶されたプログラムにしたがって、表示部12の駆動回路16a,16bに5Vの表示制御信号を出力し、データ『display』に基づいた画像を表示パネル15に表示させる。   When the command “WRF + display” is input to the CPU 24 a of the card type display device 10, the CPU 24 a performs driving circuits 16 a and 16 b of the display unit 12 in accordance with a program stored in advance in a ROM (not shown) in the system control circuit 24. Then, a display control signal of 5V is output to display an image based on the data “display” on the display panel 15.

次に、データ処理装置30のCPU35aは、カード型表示装置10がデータ処理装置30から取り外されるまで待機する(S9)。カード型表示装置10がデータ処理装置30から取り外されたことがカード検知回路32により検知され、CPU35aに通知されると(S9:Yes)、電力伝送回路34によるカード型表示装置10への電力の供給を停止する(S10)。   Next, the CPU 35a of the data processing device 30 stands by until the card type display device 10 is removed from the data processing device 30 (S9). When the card detection circuit 32 detects that the card-type display device 10 has been removed from the data processing device 30 and notifies the CPU 35a (S9: Yes), the power transmission circuit 34 supplies power to the card-type display device 10. Supply is stopped (S10).

本実施例の表示装置10によれば、データ処理装置30から給電されるので、外部装置に物理的に接続させることなくカード型表示装置10に電源を供給することができる。また、信号伝送回路20における消費電流が抑制され、消費電力が節約されているので、電力伝送コイル18を小型化することができ、その結果、表示装置が小型化される。信号伝送回路20における消費電力が大きい場合には、大きな駆動電力を得るために、電力伝送コイル18のターン数を増やすことが考えられるが、そのようにすると、電力伝送コイル18が大型化し、また高電圧対応の大型の部品を用いなければならないことよりカード型表示装置10の利便性が低下してしまうのである。   According to the display device 10 of the present embodiment, power is supplied from the data processing device 30, so that power can be supplied to the card type display device 10 without being physically connected to an external device. In addition, since current consumption in the signal transmission circuit 20 is suppressed and power consumption is saved, the power transmission coil 18 can be reduced in size, and as a result, the display device is reduced in size. When the power consumption in the signal transmission circuit 20 is large, it is conceivable to increase the number of turns of the power transmission coil 18 in order to obtain a large driving power. The convenience of the card-type display device 10 is reduced because large parts that can handle high voltages must be used.

以上、実施例に基づき本発明を説明したが、本発明は上述した実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変更が可能であることは容易に推察できるものである。   The present invention has been described above based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications and changes can be easily made without departing from the spirit of the present invention. Can be inferred.

例えば、本実施例では、CPU24aから出力される通信データの電圧や出力電圧を低下させるものとして抵抗R1やダイオード列DA1が用いられていたが、抵抗R1やダイオード列DA1に代えて、オペアンプが用いられても良く、また、レギュレータとコンパレータとで構成された電圧変換回路が用いられてもよい。   For example, in this embodiment, the resistor R1 and the diode array DA1 are used to reduce the voltage and output voltage of the communication data output from the CPU 24a, but an operational amplifier is used instead of the resistor R1 and the diode array DA1. Alternatively, a voltage conversion circuit including a regulator and a comparator may be used.

また、本実施例では、波形形成回路29がコンパレータCP1で構成されていたが、コンパレータCP1に替えて、複数のバッファ回路や、複数のインバータで構成されていても良い。   In the present embodiment, the waveform forming circuit 29 is configured by the comparator CP1, but may be configured by a plurality of buffer circuits or a plurality of inverters instead of the comparator CP1.

また、本実施例では、カード型表示装置10が電力伝送回路21を備え、外部から駆動電源が供給されるものであったが、例えば太陽電池や蓄電池などを備え、電池から駆動電源を得るものであってもよい。   In the present embodiment, the card type display device 10 includes the power transmission circuit 21 and is supplied with driving power from the outside. For example, the card type display device 10 includes a solar battery or a storage battery and obtains driving power from the battery. It may be.

また、本実施例では、データ通信コイル17により、送信と受信の双方を行なっていたが、データ通信コイル17に代えて、発振回路25を構成する送信用のコイルと、増幅回路26の入力端に接続された受信用のコイルとをそれぞれ独立に設けても良い。   In the present embodiment, both transmission and reception are performed by the data communication coil 17. However, instead of the data communication coil 17, a transmission coil constituting the oscillation circuit 25 and an input terminal of the amplifier circuit 26 are used. And a receiving coil connected to each other may be provided independently.

本発明のカード型表示装置を説明する図であるIt is a figure explaining the card type display device of the present invention. カード型表示装置およびカード型表示装置との間で信号の送受信を行うデータ処理装置の電気的な構成を示すブロック図である。It is a block diagram which shows the electrical structure of the data processing apparatus which transmits / receives a signal between a card type display apparatus and a card type display apparatus. (a)は、画素電極の配置と配線との関係を示す図であり、(b)は、共通電極の配置と配線との関係を示す図である。(a) is a figure which shows the relationship between arrangement | positioning of a pixel electrode, and wiring, (b) is a figure which shows the relationship between arrangement | positioning of a common electrode, and wiring. カード型表示装置に設けられた信号伝送回路とシステム制御回路の回路図およびブロック図である。It is a circuit diagram and a block diagram of a signal transmission circuit and a system control circuit provided in the card type display device. 各回路または素子における信号(電圧)波形の関係を示す図であり、(A)はCPUの端子P1の出力信号波形を示す図であり、(B)は電界効果トランジスタQ1のドレイン端子の出力信号波形を示す図であり、(C)は抵抗R1の出力信号波形を示す図であり、(D)はデータ通信コイル17にかかる電圧波形を示す図であり、(E)はCPUの端子P2の出力電圧波形を示す図であり、(F)はダイオード列DA1の出力電圧波形を示す図であり、(G)は増幅回路の出力信号波形を示す図であり、(I)は倍電圧整流回路と高周波除去回路後の出力電圧波形を示す図であり、(J)は、信号波成形回路の出力電圧波形を示す図である。It is a figure which shows the relationship of the signal (voltage) waveform in each circuit or element, (A) is a figure which shows the output signal waveform of terminal P1 of CPU, (B) is the output signal of the drain terminal of field effect transistor Q1 It is a figure which shows a waveform, (C) is a figure which shows the output signal waveform of resistance R1, (D) is a figure which shows the voltage waveform concerning the data communication coil 17, (E) is the terminal P2 of CPU. It is a figure which shows an output voltage waveform, (F) is a figure which shows the output voltage waveform of diode row | line | column DA1, (G) is a figure which shows the output signal waveform of an amplifier circuit, (I) is a voltage doubler rectifier circuit And (J) is a diagram showing the output voltage waveform of the signal wave shaping circuit. 書込処理を示すフローチャートである。It is a flowchart which shows a writing process.

符号の説明Explanation of symbols

10 カード型表示装置
15 表示パネル(表示手段)
17 データ通信コイル(アンテナ、通信用コイル)
18 電力伝送コイル(給電用コイル)
20 信号伝送回路(通信手段)
24a CPU(制御手段)
26 増幅回路(通信手段の一部)
27 倍電圧整流回路(通信手段の一部、変調回路の一部)
28 高周波除去回路(通信手段の一部、変調回路の一部、ローパスフィルタ)
30 データ処理装置
R1 抵抗(第1電圧変換手段)
DA1 ダイオード列(第2電圧変換手段)
UA2 インバータ(反転増幅回路)
C1,C2 コンデンサ
Q2 電界効果トランジスタ(切替手段)
10 card type display device 15 display panel (display means)
17 Data communication coil (antenna, communication coil)
18 Electric power transmission coil (coil for feeding)
20 Signal transmission circuit (communication means)
24a CPU (control means)
26 Amplifier circuit (part of communication means)
27 Voltage doubler rectifier circuit (part of communication means, part of modulation circuit)
28 High frequency rejection circuit (part of communication means, part of modulation circuit, low-pass filter)
30 Data processor R1 Resistance (first voltage conversion means)
DA1 diode array (second voltage conversion means)
UA2 inverter (inverting amplifier circuit)
C1, C2 Capacitor Q2 Field effect transistor (switching means)

Claims (17)

信号波の受信が可能なデータ処理手段に対して、入力される通信データを送信可能な通信手段と、入力される表示制御信号に基づいて文字や画像を表示する表示手段と、前記通信手段および前記表示手段に対し前記通信データと前記表示制御信号とをそれぞれ出力可能な制御手段とを備えた表示装置において、
前記通信手段に入力される前記通信データの電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第1電圧変換手段を有することを特徴とする表示装置。
Communication means capable of transmitting input communication data to data processing means capable of receiving signal waves, display means for displaying characters and images based on input display control signals, the communication means, In a display device comprising control means capable of outputting the communication data and the display control signal to the display means,
A display device comprising: first voltage conversion means for lowering a voltage of the communication data input to the communication means than a voltage of the display control signal input to the display means.
前記通信手段は、前記第1電圧変換手段により低電圧化された通信データに基づいて変調された信号波を生成する変調回路と、その変調回路により生成された信号波を前記データ処理手段へ送信するアンテナとを有することを特徴とする請求項1記載の表示装置。   The communication means generates a signal wave modulated based on the communication data reduced in voltage by the first voltage conversion means, and transmits the signal wave generated by the modulation circuit to the data processing means. The display device according to claim 1, further comprising an antenna. 前記変調回路は、通信用コイルと、その通信用コイルに並列に接続され前記第1電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサとを有するものであって、
前記アンテナは前記変調回路の通信用コイルで構成され、その変調回路により生成された信号波を電磁誘導により前記データ処理手段へ送信するものであることを特徴とする請求項2記載の表示装置。
The modulation circuit includes a communication coil, an inverting amplification circuit that is connected to the communication coil in parallel and is driven based on communication data that has been reduced in voltage by the first voltage conversion means, and that inverts and amplifies an input signal; A capacitor connected to each of the input side and the output side of the inverting amplifier circuit;
3. The display device according to claim 2, wherein the antenna is constituted by a communication coil of the modulation circuit, and transmits a signal wave generated by the modulation circuit to the data processing means by electromagnetic induction.
前記第1電圧変換手段は抵抗で構成されていることを特徴とする請求項1から3のいずれかに記載の表示装置。   The display device according to claim 1, wherein the first voltage conversion unit includes a resistor. 前記第1電圧変換手段はオペアンプで構成されていることを特徴とする請求項1から3のいずれかに記載の表示装置。   The display device according to claim 1, wherein the first voltage conversion unit includes an operational amplifier. 前記第1電圧変換手段はレギュレータとコンパレータとで構成されていることを特徴とする請求項1から3のいずれかに記載の表示装置。   The display device according to claim 1, wherein the first voltage conversion unit includes a regulator and a comparator. 前記データ処理手段は信号波の送受信が可能に構成され、
前記通信手段は、前記データ処理手段から送信された信号波を受信するアンテナと、前記制御手段から入力される電源電圧に基づいて駆動され前記アンテナにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とをさらに有するものであり、
前記増幅回路に入力される前記電源電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第2電圧変換手段を有することを特徴とする請求項1記載の表示装置。
The data processing means is configured to transmit and receive signal waves,
The communication means includes an antenna that receives a signal wave transmitted from the data processing means, an amplifier circuit that is driven based on a power supply voltage input from the control means and that can amplify the signal wave received by the antenna; A demodulating circuit for demodulating the signal wave amplified by the amplifying circuit;
2. The display device according to claim 1, further comprising second voltage conversion means for making the power supply voltage input to the amplifier circuit lower than the voltage of the display control signal input to the display means.
前記第2電圧変換手段はダイオードで構成されていることを特徴とする請求項7記載の表示装置。   The display device according to claim 7, wherein the second voltage conversion unit includes a diode. 前記第2電圧変換手段はオペアンプで構成されていることを特徴とする請求項7記載の表示装置。   The display device according to claim 7, wherein the second voltage conversion unit includes an operational amplifier. 前記第2電圧変換手段はレギュレータで構成されていることを特徴とする請求項7記載の表示装置。   The display device according to claim 7, wherein the second voltage conversion unit includes a regulator. 前記通信手段は、前記復調回路により復調された信号波を成形する信号波成形回路を有することを特徴とする請求項7から10のいずれかに記載の表示装置。   11. The display device according to claim 7, wherein the communication unit includes a signal wave shaping circuit that shapes the signal wave demodulated by the demodulation circuit. 前記信号波成形回路は、前記復調回路により復調された信号波を2値化するコンパレータを有することを特徴とする請求項11記載の表示装置。   12. The display device according to claim 11, wherein the signal wave shaping circuit includes a comparator that binarizes the signal wave demodulated by the demodulation circuit. 給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有することを特徴とする請求項1から12のいずれかに記載の表示装置。   The display device according to claim 1, further comprising a power supply circuit that obtains a driving power source of the display device from an electromagnetic induction wave by a power feeding coil. 前記データ処理手段は信号波の送受信が可能に構成され、
前記通信手段は、電磁誘導により前記データ処理手段との間で信号波の送受信が可能な通信用コイルと、その通信用コイルに並列に接続され前記第1電圧変換手段により低電圧化された通信データに基づいて駆動され入力信号を反転増幅する反転増幅回路と、その反転増幅回路の入力側と出力側とにそれぞれ接続されたコンデンサと、前記通信用コイルの一端に接続され、且つ前記制御手段から入力される電源電圧に基づいて駆動され前記通信用コイルにより受信した信号波を増幅可能な増幅回路と、その増幅回路により増幅された信号波を復調する復調回路とを備えるものであり、
前記増幅回路に入力される前記電源電圧を、前記表示手段に入力される前記表示制御信号の電圧よりも低くする第2電圧変換手段と、
前記データ処理手段への信号波の送信時には前記通信用コイルと前記反転増幅回路とを導通させ且つ前記データ処理手段からの信号波の受信時には前記通信用コイルの他端を接地電位とする切替手段とを有することを特徴とする請求項1記載の表示装置。
The data processing means is configured to transmit and receive signal waves,
The communication means includes a communication coil capable of transmitting and receiving signal waves to and from the data processing means by electromagnetic induction, and a communication connected in parallel to the communication coil and having a low voltage by the first voltage conversion means. An inverting amplifier circuit driven based on data for inverting and amplifying an input signal, a capacitor connected to each of an input side and an output side of the inverting amplifier circuit, one end of the communication coil, and the control means An amplification circuit that is driven based on a power supply voltage input from the amplifier and can amplify the signal wave received by the communication coil, and a demodulation circuit that demodulates the signal wave amplified by the amplification circuit,
Second voltage conversion means for lowering the power supply voltage input to the amplifier circuit to be lower than the voltage of the display control signal input to the display means;
Switching means for electrically connecting the communication coil and the inverting amplifier circuit when transmitting the signal wave to the data processing means, and setting the other end of the communication coil to the ground potential when receiving the signal wave from the data processing means The display device according to claim 1, further comprising:
前記制御手段は、前記データ処理手段への信号波の送信時には前記増幅回路が非駆動とされ、前記データ処理手段からの信号波の受信時には前記増幅回路が駆動されるように電源電圧を出力するものであることを特徴とする請求項14記載の表示装置。   The control means outputs a power supply voltage so that the amplifier circuit is not driven when the signal wave is transmitted to the data processing means, and the amplifier circuit is driven when the signal wave is received from the data processing means. The display device according to claim 14, wherein the display device is a device. 給電用コイルにより電磁誘導波から前記表示装置の駆動電源を得る電源回路を有することを特徴とする請求項14または15に記載の表示装置。   16. The display device according to claim 14, further comprising a power supply circuit that obtains a driving power source for the display device from an electromagnetic induction wave by a power feeding coil. 前記復調回路は、前記信号波の搬送波と前記電源回路の給電コイルによる電磁誘導波を除去するローパスフィルタを有するものであることを特徴とする請求項16記載の表示装置。
The display device according to claim 16, wherein the demodulation circuit includes a low-pass filter that removes an electromagnetic wave induced by a carrier wave of the signal wave and a power supply coil of the power supply circuit.
JP2005000895A 2005-01-05 2005-01-05 Display device Expired - Fee Related JP4665519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005000895A JP4665519B2 (en) 2005-01-05 2005-01-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000895A JP4665519B2 (en) 2005-01-05 2005-01-05 Display device

Publications (2)

Publication Number Publication Date
JP2006190042A true JP2006190042A (en) 2006-07-20
JP4665519B2 JP4665519B2 (en) 2011-04-06

Family

ID=36797189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000895A Expired - Fee Related JP4665519B2 (en) 2005-01-05 2005-01-05 Display device

Country Status (1)

Country Link
JP (1) JP4665519B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013020059A (en) * 2011-07-11 2013-01-31 Toppan Printing Co Ltd Display system, transmission device and display device
JP2016171744A (en) * 2016-04-12 2016-09-23 凸版印刷株式会社 Display system, transmitter, and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11250210A (en) * 1998-03-04 1999-09-17 Dainippon Printing Co Ltd Ic card
WO2001001339A1 (en) * 1999-06-29 2001-01-04 Hitachi, Ltd. Composite ic card
JP2004192314A (en) * 2002-12-11 2004-07-08 Toppan Printing Co Ltd Ic card with information display means and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11250210A (en) * 1998-03-04 1999-09-17 Dainippon Printing Co Ltd Ic card
WO2001001339A1 (en) * 1999-06-29 2001-01-04 Hitachi, Ltd. Composite ic card
JP2004192314A (en) * 2002-12-11 2004-07-08 Toppan Printing Co Ltd Ic card with information display means and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013020059A (en) * 2011-07-11 2013-01-31 Toppan Printing Co Ltd Display system, transmission device and display device
JP2016171744A (en) * 2016-04-12 2016-09-23 凸版印刷株式会社 Display system, transmitter, and display device

Also Published As

Publication number Publication date
JP4665519B2 (en) 2011-04-06

Similar Documents

Publication Publication Date Title
KR100802485B1 (en) Electronic display system, electronic paper writing device, electronic paper display device and method for manufacturing the same
KR100860169B1 (en) Semiconductor integrated circuit having power circuit built-in, liquid crystal display control device and portable electronic equipment
KR100750732B1 (en) Radio frequency identification tag and method of driving thereof
US9904820B2 (en) Communication device, communication method, integrated circuit, and electronic instrument
TWI455086B (en) Display device
JP2009169327A (en) Power transmission circuit
JP2003216111A (en) Device and system of display
US9118244B2 (en) Power supply apparatus and image forming apparatus including the same
CN101281819B (en) Control unit
JP5252550B2 (en) Non-contact IC card
JP4665519B2 (en) Display device
JP4536353B2 (en) Display device charge recovery method, display device charge recycling circuit, display device drive circuit, and display device
JPH1097601A (en) Information recording medium
US20190386569A1 (en) Dc/dc converter
JP5050818B2 (en) Power supply device, information processing device, and memory display device
JP4536452B2 (en) Semiconductor integrated circuit and method for supplying power supply voltage to semiconductor integrated circuit
CN110199345A (en) Audio device, sound controller and program
JP4649990B2 (en) Communication device
JPH09318927A (en) Liquid crystal display device
CN106355156A (en) Power supply signal generation device, power supply device and passive capacitance type fingerprint identification system
JPH1020274A (en) Liquid crystal display driving circuit and liquid crystal display device
JP2011081750A (en) Portable electronic device
CN206388191U (en) Power supply signal generation device, electric supply installation and passive capacitance type fingerprint identifying system
JP5067613B2 (en) Signal processing apparatus and method, and non-contact IC card device
JP2007114682A (en) Counter electrode voltage generation circuit, power source circuit, electrooptical apparatus, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees