JP2006184463A - Image display device and driving method for same - Google Patents

Image display device and driving method for same Download PDF

Info

Publication number
JP2006184463A
JP2006184463A JP2004376812A JP2004376812A JP2006184463A JP 2006184463 A JP2006184463 A JP 2006184463A JP 2004376812 A JP2004376812 A JP 2004376812A JP 2004376812 A JP2004376812 A JP 2004376812A JP 2006184463 A JP2006184463 A JP 2006184463A
Authority
JP
Japan
Prior art keywords
pixel
lines
scanning lines
correction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004376812A
Other languages
Japanese (ja)
Inventor
Satoshi Yamada
智 山田
Tsutomu Sakamoto
務 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP2004376812A priority Critical patent/JP2006184463A/en
Publication of JP2006184463A publication Critical patent/JP2006184463A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image display device for outputting an image output from a fluorescence face of a display substrate in a stable state without color unevenness and luminance deviation, and a driving method for the same. <P>SOLUTION: In an image processing circuit 4 for supplying an image signal to a display panel 1 of the image display device, a correction circuit 40 comprises; a characteristic arithmetic circuit 40-3 for correcting the image signal on the basis of an input condition (γvalue); a memory 40-2 in which the value to be corrected by the characteristic arithmetic circuit 40-3 is stored; and a memory 40-1 in which a coefficient for correcting the γvalue stored in the memory is stored, and corrects VI characteristics etc. of each pixel for each of arbitrary display pixels by using a correction object (value) which is different for each color component and the correction coefficient or an arithmetic equation for the correction object (value) and suppresses the luminance deviation of each pixel. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、画像表示装置およびその表示駆動方法に係わり、さらに詳しくは、蛍光面を有する表示基板と表示基板の蛍光面に向けて電子を放出する電子源基板とからなる画像表示装置において、表示基板の蛍光面から出力される画像を色ムラや輝度のばらつきのない安定な状態で出力可能な画像表示装置およびその駆動方法に関する。   The present invention relates to an image display device and a display driving method thereof, and more particularly, in an image display device including a display substrate having a phosphor screen and an electron source substrate that emits electrons toward the phosphor screen of the display substrate. The present invention relates to an image display device capable of outputting an image output from a fluorescent screen of a substrate in a stable state without color unevenness or luminance variation, and a driving method thereof.

陰極線管(CRT)に代わる画像表示装置として、電子放出素子(電子源)を平面状、かつマトリクス状に配列し、所定間隔で対向させた平面状の蛍光面(前面基板)に選択的に電子線を照射することにより、蛍光面から任意の色の光を出力させて画像を表示させる画像表示装置が開発されている。この種の画像表示装置は、フィールド・エミッション・ディスプレイと呼ばれている(以下、FEDと称する)。また、FEDのうち、電子源として表面伝導型エミッタを用いた表示装置は、表面伝導型電子放出ディスプレイ(以下、SEDと呼称する)として区分されることもあるが、本願においては、SEDも含む総称として、FEDという用語を用いる。   As an image display device that replaces a cathode ray tube (CRT), electron-emitting devices (electron sources) are arranged in a planar and matrix form, and electrons are selectively applied to a planar fluorescent screen (front substrate) facing each other at a predetermined interval. 2. Description of the Related Art Image display devices that display an image by emitting light of an arbitrary color from a phosphor screen by irradiating a line have been developed. This type of image display apparatus is called a field emission display (hereinafter referred to as FED). In addition, among FEDs, a display device using a surface conduction type emitter as an electron source is sometimes classified as a surface conduction type electron emission display (hereinafter referred to as SED). As a generic term, the term FED is used.

FEDは、上述した電子源側の基板と蛍光面側の基板との隙間を数mm以下に設定することができ、周知のCRTと比較して厚さを薄くすることが可能で、LCD装置のような画像表示装置と比較しても同等か、それ以下の厚さにできる。従って、軽量化の面でも、期待がされる。   The FED can set the gap between the electron source side substrate and the phosphor screen side substrate to several mm or less, and can be made thinner than a known CRT. The thickness can be equal to or less than that of such an image display device. Therefore, it is expected in terms of weight reduction.

また、CRTやプラズマディスプレイと同様の自己発光型であるため、表示画像の輝度も、得やすい特徴がある。   In addition, since it is a self-luminous type similar to a CRT or plasma display, the brightness of the display image is also easy to obtain.

前面基板の内面に設けられる蛍光面には、赤(R)、青(B)、緑(G)の蛍光体が、所定の大きさ、かつ所定の順に配列されている。蛍光面の個々の蛍光体には、それぞれの蛍光体に所定の掃引電圧を与えるアノード電極が接続されている。   On the phosphor screen provided on the inner surface of the front substrate, red (R), blue (B), and green (G) phosphors are arranged in a predetermined size and in a predetermined order. An anode electrode for applying a predetermined sweep voltage to each phosphor is connected to each phosphor on the phosphor screen.

電子源側の基板には、任意の位置のエミッタと対向される蛍光面を発光させるための、予め特定されたエミッタから所定量の電子を放出させるための走査線および信号線がそれぞれ、マトリックス状に接続されている。   The substrate on the electron source side has a matrix of scanning lines and signal lines for emitting a predetermined amount of electrons from a previously specified emitter for emitting a phosphor screen facing an emitter at an arbitrary position. It is connected to the.

上述のFEDは、一般に、表示パネルと、この表示パネルを駆動する駆動ユニットとを備える。表示パネルは、横(水平)方向に伸びる複数の走査線、個々の走査線に交差して縦(垂直)方向に伸びる複数の信号線、並びにそれぞれの走査線および信号線の交差位置に配置される複数の表示画素を含む(例えば、特許文献1参照)。
特開2002−221933号公報
The above-described FED generally includes a display panel and a drive unit that drives the display panel. The display panel is arranged at a plurality of scanning lines extending in the horizontal (horizontal) direction, a plurality of signal lines extending in the vertical (vertical) direction intersecting with each scanning line, and positions where the respective scanning lines and signal lines intersect. A plurality of display pixels (see, for example, Patent Document 1).
JP 2002-221933 A

ところで、近年は、表示パネルの大きさが対角で40インチを超えるような画面の大きなFEDが広くユーザから求められている。   By the way, in recent years, a large FED with a large screen such that the size of the display panel exceeds 40 inches diagonally has been widely demanded by users.

FEDの蛍光面すなわち表示パネルの表示画素の素子特性、特に、個々の表示画素が表示する画像の輝度ムラや、入力信号に対する出力信号の相関を示すγ特性の少なくとも一方が異なる場合、再現(出力)される画像の色(色味)や明るさが不揃いとなる問題がある。   Reproduction (output) when at least one of the element characteristics of the FED phosphor screen, that is, the display pixel of the display panel, particularly the luminance unevenness of the image displayed by each display pixel or the γ characteristic indicating the correlation of the output signal with the input signal is different There is a problem that the color (color tone) and brightness of the image to be set are uneven.

特に、画面全体に、白画像や、R,G,Bのそれぞれが合成された中間色のうちの薄い色を表示する場合などにおいて、上述の色味や明るさの不揃いが目立ちやすい問題がある。   In particular, in the case where a white image or a light color of intermediate colors obtained by combining R, G, and B is displayed on the entire screen, there is a problem that the above-described unevenness in color and brightness is conspicuous.

なお、個々の表示画素に対して独立にγ補正をすることで、上述の色味や明るさの不揃いの問題は、改善されるが、大きなメモリ容量が必要となる問題がある。   Although the above-described problem of unevenness in color and brightness is improved by performing γ correction independently on each display pixel, there is a problem that a large memory capacity is required.

この発明の目的は、蛍光面を有する表示基板と表示基板の蛍光面に向けて電子を放出する電子源基板とからなる画像表示装置において、表示基板の蛍光面から出力される画像を色ムラや輝度のばらつきのない安定な状態で出力させることである。   An object of the present invention is to provide an image display device comprising a display substrate having a fluorescent screen and an electron source substrate that emits electrons toward the fluorescent screen of the display substrate. The output is in a stable state with no variation in luminance.

この発明は、電子線源を保持した第1基板と、前記電子線源から出力された電子線が照射されることで所定の色の光を出力する蛍光体層を保持し、前記第1基板に所定間隔で対向された第2基板と、前記第1基板および前記第2基板を密閉構造とする側壁と、を備える表示パネルの駆動方法において、各色成分ごとに異なる補正対象値と、その補正対象値に対する補正係数または演算式とを用い、任意の表示画素ごとに、各画素のVI特性などを補正し、各画素の輝度バラツキを抑制することを特徴とする画像表示装置の駆動方法である。   The present invention holds a first substrate holding an electron beam source, and a phosphor layer that outputs light of a predetermined color when irradiated with an electron beam output from the electron beam source. And a correction target value different for each color component in a display panel driving method comprising: a second substrate opposed to each other at a predetermined interval; and a sidewall having the first substrate and the second substrate as a sealed structure. A driving method of an image display device, wherein a correction coefficient or an arithmetic expression for a target value is used to correct a VI characteristic of each pixel for each arbitrary display pixel and suppress a luminance variation of each pixel. .

また、この発明は、複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の画素電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記複数の信号線を駆動する信号線ドライバと、各色成分ごとに異なる補正対象値を保持した第1の記憶部と、この第1の記憶部に保持されている補正対象値に対する補正係数または演算式を保持した第2の記憶部と、を有し、前記第1の記憶部に保持されている補正対象値を前記第2の記憶部に記憶されている補正係数または演算式を用いて、任意の表示画素ごとに、各画素のVI特性などを補正し、各画素の輝度バラツキを抑制する補正回路と、を有することを特徴とする画像表示装置を提供するものである。   According to another aspect of the present invention, a plurality of scanning lines, a plurality of signal lines intersecting with the plurality of scanning lines, a plurality of scanning lines and a plurality of signal lines are disposed at intersections of the plurality of scanning lines and the plurality of signal lines, respectively. A plurality of display pixels driven corresponding to pixel voltages between the signal lines, a scanning line driver that sequentially drives the plurality of scanning lines, and a period during which each of the plurality of scanning lines is driven by the scanning line driver A signal line driver that drives the plurality of signal lines, a first storage unit that holds a different correction target value for each color component, and a correction coefficient for the correction target value held in the first storage unit or A second storage unit holding an arithmetic expression, and using the correction coefficient or the arithmetic expression stored in the second storage unit, the correction target value held in the first storage unit , For each display pixel, for each pixel Such as to correct the I characteristic, there is provided an image display device characterized by having a suppressing correction circuit luminance variation of each pixel.

また、この発明は、複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の画素電圧に対応して駆動される複数の表示画素とを備える画像表示装置の駆動方法であって、前記複数の走査線を順次駆動し、前記複数の走査線の各々が駆動される間に複数の信号線を駆動し、前記複数の信号線は、各色成分ごとに異なる補正対象値と、その補正対象値に対する補正係数または演算式とを用いて任意の表示画素ごとに補正された駆動電圧を前記それぞれの画素に画素電圧として供給することを特徴とする駆動方法である。   According to another aspect of the present invention, a plurality of scanning lines, a plurality of signal lines intersecting with the plurality of scanning lines, a plurality of scanning lines and a plurality of signal lines are disposed at intersections of the plurality of scanning lines and the plurality of signal lines, respectively. A driving method of an image display device comprising a plurality of display pixels driven corresponding to pixel voltages between signal lines, wherein the plurality of scanning lines are sequentially driven, and each of the plurality of scanning lines is driven. A plurality of signal lines are driven during the period, and the plurality of signal lines are corrected for each arbitrary display pixel by using different correction target values for each color component and correction coefficients or arithmetic expressions for the correction target values. The driving method is characterized in that the driving voltage is supplied to each of the pixels as a pixel voltage.

本発明によれば、蛍光面を有する表示基板と表示基板の蛍光面に向けて電子を放出する電子源基板とからなる画像表示装置において、表示基板の蛍光面から出力される画像の色(色味)や輝度のばらつきの少ない安定な状態で表示可能な画像表示装置が得られる。   According to the present invention, in an image display device comprising a display substrate having a phosphor screen and an electron source substrate that emits electrons toward the phosphor screen of the display substrate, the color (color) of the image output from the phosphor screen of the display substrate An image display device capable of displaying in a stable state with less variation in taste and brightness is obtained.

以下、図面を参照して、この発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、この発明が適用される平面画像表示装置の回路構成の一例を示す。   FIG. 1 shows an example of a circuit configuration of a flat image display device to which the present invention is applied.

図1に示す画像表示装置は、例えば横1280×縦768の表示画素が形成されたフィールド・エミッション・ディスプレイ(FED)装置である。画像表示装置は、表示パネル1、Xドライバ(信号線駆動回路)2、Yドライバ(走査線駆動回路)3、および映像信号処理回路4を有する。   The image display device shown in FIG. 1 is a field emission display (FED) device in which, for example, horizontal 1280 × vertical 768 display pixels are formed. The image display device includes a display panel 1, an X driver (signal line driving circuit) 2, a Y driver (scanning line driving circuit) 3, and a video signal processing circuit 4.

表示パネル1は、横(水平すなわちY)方向に、概ね平行に設けられた768本の走査線Y(m=768,Y1〜Ym)、走査線Y1〜Ymに、直交する縦(垂直すなわちX)方向に設けられた1280×3本の信号線X(n=1280,X1〜Xn)を有する。   The display panel 1 includes 768 scanning lines Y (m = 768, Y1 to Ym) provided substantially parallel to the horizontal (horizontal or Y) direction, and a vertical (vertical or X) orthogonal to the scanning lines Y1 to Ym. ) × 1280 signal lines X (n = 1280, X1 to Xn) provided in the direction.

それぞれの走査線Y1〜Ymおよび信号線X1〜Xnの交差位置には、m×n(=約276万)個の表示画素PXが設けられている。各表示画素PXは、水平方向において隣接する3個の表示画素PX(R,G,B)を含む。   At the intersections of the scanning lines Y1 to Ym and the signal lines X1 to Xn, m × n (= about 2.76 million) display pixels PX are provided. Each display pixel PX includes three display pixels PX (R, G, B) adjacent in the horizontal direction.

表示パネル1の個々の表示画素PX(R,G,Bのそれぞれ)は、いずれも表面伝導型電子放出素子11および個々の電子放出素子11から放出される電子ビームにより発光する赤(R)、緑(G)、および青(B)の蛍光体12を含む。   Each of the individual display pixels PX (R, G, and B) of the display panel 1 is red (R) that emits light by the surface conduction electron-emitting device 11 and the electron beam emitted from the individual electron-emitting device 11. It includes green (G) and blue (B) phosphors 12.

各走査線Y1〜Ymは、対応する水平ライン(行)の表示画素PXの電子放出素子11に接続され、走査電極として用いられる。各信号線X1〜Xnは、対応する列(垂直方向)の表示画素PXの電子放出素子11に接続され、信号電極として用いられる。   Each scanning line Y1 to Ym is connected to the electron-emitting device 11 of the display pixel PX in the corresponding horizontal line (row) and used as a scanning electrode. Each signal line X1 to Xn is connected to the electron-emitting device 11 of the display pixel PX in the corresponding column (vertical direction) and used as a signal electrode.

信号線駆動回路2、走査線駆動回路3、および映像信号処理回路4は、表示用駆動ユニットとして表示パネル1の周囲に配置され、例えば外部に設けられるタイミングコントローラ(図示せず)から制御信号および画像信号が供給されることで、表示パネル1に画像を表示させる。   The signal line driving circuit 2, the scanning line driving circuit 3, and the video signal processing circuit 4 are arranged around the display panel 1 as a display driving unit. For example, a control signal and a control signal are transmitted from a timing controller (not shown) provided outside. The image is displayed on the display panel 1 by supplying the image signal.

映像信号処理回路4は、外部の信号源から供給され、R,G,B信号を含む映像信号をデジタル形式で処理する。走査線駆動回路3は、走査信号を用いて、走査線Y1〜Ymを順次駆動し、信号線駆動回路2は、走査線Y1〜Ymの各々が走査線駆動回路3によって駆動される間に映像信号処理回路4からの映像信号に対応して、信号線X1〜Xnを駆動する。   The video signal processing circuit 4 is supplied from an external signal source and processes a video signal including R, G, and B signals in a digital format. The scanning line driving circuit 3 sequentially drives the scanning lines Y1 to Ym using the scanning signal, and the signal line driving circuit 2 displays video while each of the scanning lines Y1 to Ym is driven by the scanning line driving circuit 3. In response to the video signal from the signal processing circuit 4, the signal lines X1 to Xn are driven.

映像処理回路4は、各画素のVI特性などを補正し、各画素の輝度バラツキを抑制する補正回路40を含む。   The video processing circuit 4 includes a correction circuit 40 that corrects VI characteristics and the like of each pixel and suppresses luminance variation of each pixel.

Xドライバ(信号線駆動回路)2は、映像処理回路4から供給される1水平ライン分の映像信号を、水平同期信号HDに同期してサンプリングし、保持するラインメモリ20、およびこのラインメモリ20から並列的に出力される1水平ライン分の映像信号にそれぞれ対応する、n個の駆動信号を発生する駆動信号発生部21を含む。   The X driver (signal line drive circuit) 2 samples and holds a video signal for one horizontal line supplied from the video processing circuit 4 in synchronization with the horizontal synchronization signal HD, and the line memory 20 Drive signal generation unit 21 for generating n drive signals respectively corresponding to video signals for one horizontal line output in parallel from.

駆動信号発生部21は、各々対応する画素の映像信号の階調レベルに比例するパルス幅のパルス信号を発生するn個のパルス幅変調回路22、および各々対応するパルス幅変調回路22からのパルス信号のパルス幅に等しい期間だけ駆動用基準電圧端子からの基準電圧Vrefを信号線X1〜Xnに、所定タイミングで出力するn個の出力バッファ(AMP)23を含む。   The drive signal generation unit 21 generates n pulse width modulation circuits 22 that generate pulse signals having a pulse width proportional to the gradation level of the video signal of each corresponding pixel, and pulses from the corresponding pulse width modulation circuits 22. It includes n output buffers (AMP) 23 that output the reference voltage Vref from the drive reference voltage terminal to the signal lines X1 to Xn at a predetermined timing for a period equal to the pulse width of the signal.

パルス幅変調回路22および出力バッファ23は、1信号線Xに対する駆動信号出力部として機能する。すなわち、パルス幅変調回路22から発生されるパルス信号として、例えば基準電圧Vrefが出力され、n個のパルス幅変調回路22に供給される。   The pulse width modulation circuit 22 and the output buffer 23 function as a drive signal output unit for one signal line X. That is, as the pulse signal generated from the pulse width modulation circuit 22, for example, the reference voltage Vref is output and supplied to the n pulse width modulation circuits 22.

Yドライバ(走査線駆動回路)3は、シフトレジスタ31に接続されたm個の出力バッファ(AMP)32を介して、それぞれに対応する走査線Y1〜Ymのそれぞれに、走査信号を供給する。すなわち、全ての走査線Y1,Y2,Y3,…,Ym−1,Ymには、順に、1ラインごとに、走査信号が供給される。   The Y driver (scanning line driving circuit) 3 supplies a scanning signal to each of the corresponding scanning lines Y1 to Ym via m output buffers (AMP) 32 connected to the shift register 31. That is, a scanning signal is supplied to every scanning line Y1, Y2, Y3,..., Ym-1, Ym in order for each line.

従って、任意の走査線に走査信号が供給されている状態で、Xドライバ2の任意のAMP(バッファ)23通じて画像信号(輝度信号)Vfが供給されることで、それぞれのラインが交差する位置の表示画素PXの電子放出素子(電子源すなわちエミッタ)11が選択的にオンされ、対応する画素PXから所定の色の光が出力される。   Accordingly, the image signal (luminance signal) Vf is supplied through the arbitrary AMP (buffer) 23 of the X driver 2 in a state where the scanning signal is supplied to the arbitrary scanning line, so that the respective lines intersect. The electron-emitting device (electron source or emitter) 11 of the display pixel PX at the position is selectively turned on, and light of a predetermined color is output from the corresponding pixel PX.

ところで、今日、ユーザの要求の高い横長の表示パネル1においては、既に説明したように、1280×768もの表示画素PXが存在する(R,G,B単位では、合計数はその3倍である)。このため、個々の表示画素PXにおいて、画素ごとの表示の色および明るさ(輝度)を揃えることは、実質的に困難である。   By the way, in the horizontally long display panel 1 that is demanded by users today, as already described, there are 1280 × 768 display pixels PX (the total number is three times that in R, G, B units). ). For this reason, it is substantially difficult to align the display color and brightness (luminance) for each pixel in each display pixel PX.

このため、映像処理回路4の補正回路40において、Xドライバ2に供給すべき映像信号を、補正する必要がある。   For this reason, it is necessary to correct the video signal to be supplied to the X driver 2 in the correction circuit 40 of the video processing circuit 4.

補正回路40は、図2に示す通り、例えば入力された条件(γ値)に基づいて映像信号を補正する特性演算回路(演算部)40−3、特性演算回路40−3で補正すべきγ値(R,G,Bのそれぞれに、独立)が格納されるメモリ2(第2記憶部すなわち補正対象特性保持部)40−2、メモリ2に記憶されているγ値を補正するための係数が格納されるメモリ1(第1記憶部すなわち補正係数保持部)40−1を有する。   As shown in FIG. 2, the correction circuit 40 has a characteristic calculation circuit (calculation unit) 40-3 that corrects a video signal based on an input condition (γ value), for example, and γ to be corrected by the characteristic calculation circuit 40-3. A coefficient for correcting the γ value stored in the memory 2 (second storage unit, that is, the correction target characteristic holding unit) 40-2 in which values (independent of R, G, and B) are stored Is stored in memory 1 (first storage unit, that is, correction coefficient holding unit) 40-1.

すなわち、補正回路40は、各色成分ごとに異なるγ値(メモリ2に記憶されている)と、そのγ値に対する補正係数または演算式(メモリ1に記憶されている)とを用い、任意の表示画素ごとに、特性を補正する。   In other words, the correction circuit 40 uses a different γ value (stored in the memory 2) for each color component and a correction coefficient or an arithmetic expression (stored in the memory 1) for the γ value to display an arbitrary display. The characteristics are corrected for each pixel.

これにより、画素ごとの色(色味)や明るさ(輝度)の不均一さ(不揃い)は、同じ比率で補正される。このことは、図3に示すように、例えばメモリ44−1,44−2,…,44−nとして用意される複数の補正パターン(定数)の中からメモリ定数選択回路44Sにより好適なメモリ定数を選択する方法に比較して、メモリ容量(個数)を低減可能である。   Thereby, the nonuniformity (unevenness) of the color (color tone) and brightness (luminance) for each pixel is corrected at the same ratio. As shown in FIG. 3, for example, the memory constant selection circuit 44S can select a suitable memory constant from among a plurality of correction patterns (constants) prepared as memories 44-1, 44-2,. The memory capacity (number) can be reduced as compared with the method of selecting.

なお、演算式や補正対象(γ値)を、補正対象の種類および個数に合わせて複数用意することで、異なる特性(パラメータ)についても同様に補正できる。   Note that different characteristics (parameters) can be similarly corrected by preparing a plurality of arithmetic expressions and correction targets (γ values) in accordance with the type and number of correction targets.

図4および図5に、図1に示した画像表示装置に組み込まれる表示パネルの構造の一例を示す。   4 and 5 show an example of the structure of the display panel incorporated in the image display device shown in FIG.

表示パネル1は、電子放出素子(電子源すなわちエミッタ)11を有する電子源側基板(第1基板、以下リアパネルと呼称する)100と、リアパネル100に所定の間隔で対向され、エミッタ11から出力された電子線が照射されることで蛍光を出力する蛍光面(R,G,B蛍光体12)を含む蛍光面側基板(第2基板、以下フェースプレートと呼称する)200とを有する。   The display panel 1 is opposed to an electron source side substrate (first substrate, hereinafter referred to as a rear panel) 100 having an electron emitting element (electron source or emitter) 11 at a predetermined interval and output from the emitter 11. And a phosphor screen side substrate (second substrate, hereinafter referred to as a face plate) 200 including a phosphor screen (R, G, B phosphor 12) that outputs fluorescence when irradiated with an electron beam.

リアパネル100およびフェースプレート200は、図5に示すように、それぞれ、所定面積が与えられた矩形状の背面(電子源側)ガラス基材101と前面(蛍光面側)201とを含み、それぞれの基材101および201の主要な部分すなわち表示領域相当部には、電子源(電子放出素子)と蛍光体(発光素子)とが所定数設けられている。   As shown in FIG. 5, each of the rear panel 100 and the face plate 200 includes a rectangular back surface (electron source side) glass substrate 101 and a front surface (phosphor screen side) 201 each having a predetermined area. A predetermined number of electron sources (electron-emitting devices) and phosphors (light-emitting devices) are provided in the main portions of the base materials 101 and 201, that is, the display region corresponding portions.

両基板100,200は、1〜2mmのギャップ(間隔)で対向され、両基板100,200の周縁部に設けられる側壁301により、相互に接合されている。すなわち、表示パネル1は、2枚の基板100,200と側壁301とにより密閉構造の外囲器401となる。なお、外囲器401の内部は、例えば10−4Pa程度の真空度に維持される。 Both substrates 100 and 200 are opposed to each other with a gap (interval) of 1 to 2 mm, and are joined to each other by a side wall 301 provided at the peripheral edge of both substrates 100 and 200. That is, the display panel 1 becomes an envelope 401 having a sealed structure by the two substrates 100 and 200 and the side wall 301. The inside of the envelope 401 is maintained at a degree of vacuum of about 10 −4 Pa, for example.

リアパネル100およびフェースプレート200のガラス基材相互間には、外囲器401として組み立てられた状態で、それぞれに作用する大気圧に抗するため、板状あるいは柱状に形成された多数のスペーサ501が配置されている。   Between the glass substrates of the rear panel 100 and the face plate 200, a large number of spacers 501 formed in a plate shape or a column shape are provided in order to resist the atmospheric pressure acting on each of them in the assembled state as the envelope 401. Has been placed.

フェースプレート200に用いられるガラス基材201の一方の面、すなわち外囲器401として組み立てた際に内側に面する面には、上述したR,G,Bのそれぞれの蛍光体12が所定の順に配列された蛍光面211が設けられている。なお、蛍光面211には、後段に詳述するが、アノード電極として機能する金属薄膜(メタルバック層)が設けられる。なお、電子源とアノード電極との間に、例えば10〜15kVの掃引電圧が印加される。   On one surface of the glass substrate 201 used for the face plate 200, that is, the surface facing inward when assembled as the envelope 401, the phosphors 12 of R, G, and B described above are arranged in a predetermined order. Arranged phosphor screens 211 are provided. The phosphor screen 211 is provided with a metal thin film (metal back layer) that functions as an anode electrode, as will be described in detail later. A sweep voltage of 10 to 15 kV, for example, is applied between the electron source and the anode electrode.

蛍光面211には、図4および図5に示すように、リアパネル100の個々のエミッタから放射される電子が衝突されることでR,G,Bの光を放出する3種類の蛍光体12−1(R),12−2(G),12−3(B)と、それぞれの蛍光体を区画するマトリックス状に配列された光遮光層(ブラックマスク)221が設けられている。   As shown in FIGS. 4 and 5, the phosphor screen 211 has three types of phosphors 12-that emit R, G, B light when electrons emitted from the individual emitters of the rear panel 100 collide with each other. 1 (R), 12-2 (G), and 12-3 (B), and a light shielding layer (black mask) 221 arranged in a matrix partitioning each phosphor.

各蛍光体12−1,12−2,12−3は、フェースプレート200(ガラス基材201)の長手方向を第1方向(X方向)、X方向(長手方向)と直交する幅方向を第2方向(Y方向)とした場合、例えばY方向に延びたストライプ状に形成されている。なお、各蛍光体12−1〜−3は、前に説明したが、3つを1単位として配列される。   Each phosphor 12-1, 12-2, 12-3 has a longitudinal direction of the face plate 200 (glass substrate 201) in the first direction (X direction) and a width direction orthogonal to the X direction (longitudinal direction). In the case of two directions (Y direction), for example, it is formed in a stripe shape extending in the Y direction. In addition, although each fluorescent substance 12-1 to -3 demonstrated previously, three are arranged as 1 unit.

光遮光層221は、例えばカーボンとバインダ材との混合物であって、その抵抗値が、例えば10〜10[Ω]に設定されている。なお、バインダ材の含有量は、最大で80%に規定されている。 The light shielding layer 221 is, for example, a mixture of carbon and a binder material, and its resistance value is set to, for example, 10 3 to 10 8 [Ω]. The content of the binder material is regulated to 80% at maximum.

光遮光層(ブラックマスク)221は、図4および図5から容易に理解できるとおり、X方向(列方向)とY方向(行方向)のそれぞれに、1280×3列および768行、配列されているとする。例えば、1画素の大きさを0.6mm四方とすると、個々の蛍光体層が帯状に伸びるY方向に関しては、その幅(X方向)に対応する領域の太さは、横線部の太さに比較して、狭い。一例を示すと、縦線部の幅は、R,G,Bからなる1画素間すなわちB(12−3)とR(12−1)との間で20〜100μm、より好ましくは40〜50μmで、残りの部分すなわちR(12−1)とG(12−2)もしくはG(12−2)とB(12−3)との間20〜100μm、より好ましくは20〜30μmである。これに対し、横線部の幅は、150〜450μm、より好ましくは300μmである。   As can be easily understood from FIGS. 4 and 5, the light shielding layer (black mask) 221 is arranged in 1280 × 3 columns and 768 rows in the X direction (column direction) and the Y direction (row direction), respectively. Suppose that For example, if the size of one pixel is 0.6 mm square, with respect to the Y direction in which each phosphor layer extends in a band shape, the thickness of the region corresponding to the width (X direction) is the thickness of the horizontal line portion. Compared with narrow. As an example, the width of the vertical line portion is 20 to 100 μm, more preferably 40 to 50 μm, between one pixel composed of R, G and B, that is, between B (12-3) and R (12-1). Then, the remaining portion, that is, between R (12-1) and G (12-2) or between G (12-2) and B (12-3) is 20 to 100 μm, more preferably 20 to 30 μm. On the other hand, the width | variety of a horizontal line part is 150-450 micrometers, More preferably, it is 300 micrometers.

蛍光面211には、光遮光層221により区画されたそれぞれの蛍光体領域12−1,12−2,12−3を覆う全面に設けられ、表面に凹凸のある蛍光体領域に、以下に説明するように、アノード電極として機能するとともに各蛍光体領域で放出された光をガラス基板201側に反射させるために利用される金属薄層すなわちメタルバック層231が、所定の厚さに形成される。なお、メタルバック層という用語を用いているが、この層は、アノードとして機能することが可能であれば、金属(メタル)に限定されるものではなく、種々の材料を使うことが可能である。また、メタルバック層231が形成されるに先だって、蛍光体領域の全面に、例えば樹脂等の蛍光体粒子を相互に固定することのできる平滑化層が設けられてもよい。   The phosphor screen 211 is provided on the entire surface covering the phosphor regions 12-1, 12-2, and 12-3 partitioned by the light shielding layer 221, and the phosphor region having an uneven surface is described below. As described above, a thin metal layer, that is, a metal back layer 231 that functions as an anode electrode and is used to reflect light emitted from each phosphor region toward the glass substrate 201 is formed to a predetermined thickness. . Although the term metal back layer is used, this layer is not limited to metal (metal) as long as it can function as an anode, and various materials can be used. . In addition, before the metal back layer 231 is formed, a smoothing layer capable of mutually fixing phosphor particles such as a resin may be provided on the entire surface of the phosphor region.

以上説明したように、この発明によれば、映像処理回路において、任意の表示画素における色味(色)や輝度(明るさ)のばらつきは、補正係数と補正されるべきγ値とを用いた特性演算部による演算により、画素ごとに補正される。また、演算式や補正対象を、補正対象の種類および個数に合わせて複数用意することで、異なる特性(パラメータ)についても同様に補正できる。   As described above, according to the present invention, in the video processing circuit, a variation in color (color) or luminance (brightness) in an arbitrary display pixel uses a correction coefficient and a γ value to be corrected. Correction is performed for each pixel by the calculation by the characteristic calculation unit. Further, by preparing a plurality of arithmetic expressions and correction targets in accordance with the type and number of correction targets, different characteristics (parameters) can be similarly corrected.

上述の各実施形態では、駆動信号が電圧振幅駆動方式であってもパルス幅変調駆動方式であってもかまわない。また、両駆動方式を併用する場合にも適用可能である。   In each of the above-described embodiments, the drive signal may be a voltage amplitude drive system or a pulse width modulation drive system. Moreover, it is applicable also when using both drive systems together.

なお、この発明は、前記各実施の形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形もしくは変更が可能である。また、各実施の形態は、可能な限り適宜組み合わせて実施されてもよく、その場合、組み合わせによる効果が得られる。   The present invention is not limited to the above-described embodiments, and various modifications or changes can be made without departing from the scope of the invention when it is implemented. Moreover, each embodiment may be implemented in combination as appropriate as possible, and in that case, the effect of the combination can be obtained.

この発明が適用される画像表示装置の回路構成の一例を示す概略図。Schematic which shows an example of the circuit structure of the image display apparatus with which this invention is applied. 図1に示した画像表示装置の画素の特性を補正する補正回路の一例を示す概略図。Schematic which shows an example of the correction circuit which correct | amends the characteristic of the pixel of the image display apparatus shown in FIG. 図1に示した画像表示装置の画素の特性を補正する補正回路の一例を示す概略図。Schematic which shows an example of the correction circuit which correct | amends the characteristic of the pixel of the image display apparatus shown in FIG. 図1に示した画像表示装置の表示パネルの構造の一例を示す概略図。Schematic which shows an example of the structure of the display panel of the image display apparatus shown in FIG. 図4に示した画像表示装置の表示パネルの構造の一例(断面)を示す概略図。Schematic which shows an example (cross section) of the structure of the display panel of the image display apparatus shown in FIG.

符号の説明Explanation of symbols

1…表示パネル、11…表面伝導型電子放出素子、12…蛍光体、12−1…蛍光体(R)、12−2…蛍光体(G)、12−3…蛍光体(B)、2…信号線駆動回路、3…走査線駆動回路、4…映像信号処理回路、40…補正回路、40−1…補正係数保持部、40−2…補正対象特性保持部、40−3…演算部、44…補正回路、44−1,44−2,…,44−n…メモリ、44S…メモリ定数選択回路、100…リアパネル(電子源側基板,第1基板)、101…第1基板の基材、200…フェースプレート(蛍光面側基板,第2基板)、201…第2基板の基材、211…蛍光面、221…光遮光層(ブラックマスク)、231…メタルバック層(金属薄膜,掃引電圧印加部)、241…ゲッタ(不純物吸着)層、301…側壁、401…密閉構造(外囲器)、501…スペーサ。   DESCRIPTION OF SYMBOLS 1 ... Display panel, 11 ... Surface conduction electron-emitting device, 12 ... Phosphor, 12-1 ... Phosphor (R), 12-2 ... Phosphor (G), 12-3 ... Phosphor (B), 2 ... Signal line driving circuit, 3 ... scanning line driving circuit, 4 ... video signal processing circuit, 40 ... correction circuit, 40-1 ... correction coefficient holding unit, 40-2 ... correction target characteristic holding unit, 40-3 ... calculation unit 44 ... Correction circuit 44-1, 44-2, ..., 44-n ... Memory, 44S ... Memory constant selection circuit, 100 ... Rear panel (electron source side substrate, first substrate), 101 ... Base of first substrate 200: Face plate (phosphor surface side substrate, second substrate), 201: Base material of the second substrate, 211 ... Fluorescent surface, 221 ... Light shielding layer (black mask), 231 ... Metal back layer (metal thin film, Sweep voltage application unit), 241... Getter (impurity adsorption) layer, 301. 01 ... sealing structure (envelope), 501 ... spacer.

Claims (3)

電子線源を保持した第1基板と、前記電子線源から出力された電子線が照射されることで所定の色の光を出力する蛍光体層を保持し、前記第1基板に所定間隔で対向された第2基板と、前記第1基板および前記第2基板を密閉構造とする側壁と、を備える表示パネルの駆動方法において、
各色成分ごとに異なる補正対象値と、その補正対象値に対する補正係数または演算式とを用い、任意の表示画素ごとに、各画素のVI特性などを補正し、各画素の輝度バラツキを抑制することを特徴とする画像表示装置の駆動方法。
A first substrate holding an electron beam source and a phosphor layer that outputs light of a predetermined color by being irradiated with an electron beam output from the electron beam source are held on the first substrate at predetermined intervals. In a method for driving a display panel, comprising: an opposed second substrate; and a sidewall having the first substrate and the second substrate as a sealed structure.
Using different correction target values for each color component and correction coefficients or arithmetic expressions for the correction target values, correcting the VI characteristics and the like of each pixel for each arbitrary display pixel, thereby suppressing the luminance variation of each pixel A driving method of an image display device characterized by the above.
複数の走査線と、
前記複数の走査線に交差する複数の信号線と、
前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の画素電圧に対応して駆動される複数の表示画素と、
前記複数の走査線を順次駆動する走査線ドライバと、
前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記複数の信号線を駆動する信号線ドライバと、
各色成分ごとに異なる補正対象値を保持した第1の記憶部と、この第1の記憶部に保持されている補正対象値に対する補正係数または演算式を保持した第2の記憶部と、を有し、前記第1の記憶部に保持されている補正対象値を前記第2の記憶部に記憶されている補正係数または演算式を用いて、任意の表示画素ごとに、各画素のVI特性などを補正し、各画素の輝度バラツキを抑制する補正回路と、
を有することを特徴とする画像表示装置。
A plurality of scan lines;
A plurality of signal lines intersecting the plurality of scanning lines;
A plurality of display pixels disposed at intersections of the plurality of scanning lines and the plurality of signal lines and driven according to pixel voltages between the pair of scanning lines and the signal lines, respectively;
A scanning line driver for sequentially driving the plurality of scanning lines;
A signal line driver that drives the plurality of signal lines while each of the plurality of scanning lines is driven by the scanning line driver;
A first storage unit that holds a different correction target value for each color component; and a second storage unit that holds a correction coefficient or an arithmetic expression for the correction target value held in the first storage unit. The correction target value held in the first storage unit is used for each arbitrary display pixel by using a correction coefficient or an arithmetic expression stored in the second storage unit. And a correction circuit that suppresses luminance variation of each pixel;
An image display device comprising:
複数の走査線と、
前記複数の走査線に交差する複数の信号線と、
前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の画素電圧に対応して駆動される複数の表示画素とを備える画像表示装置の駆動方法であって、
前記複数の走査線を順次駆動し、前記複数の走査線の各々が駆動される間に複数の信号線を駆動し、前記複数の信号線は、各色成分ごとに異なる補正対象値と、その補正対象値に対する補正係数または演算式とを用いて任意の表示画素ごとに補正された駆動電圧を前記それぞれの画素に画素電圧として供給することを特徴とする駆動方法。
A plurality of scan lines;
A plurality of signal lines intersecting the plurality of scanning lines;
A driving method for an image display device, comprising: a plurality of display pixels disposed at intersections of the plurality of scanning lines and the plurality of signal lines, each driven according to a pixel voltage between the pair of scanning lines and the signal lines. Because
The plurality of scanning lines are sequentially driven, and a plurality of signal lines are driven while each of the plurality of scanning lines is driven. The plurality of signal lines have different correction target values for each color component and their corrections. A driving method, wherein a driving voltage corrected for each arbitrary display pixel using a correction coefficient or an arithmetic expression for a target value is supplied to each of the pixels as a pixel voltage.
JP2004376812A 2004-12-27 2004-12-27 Image display device and driving method for same Pending JP2006184463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004376812A JP2006184463A (en) 2004-12-27 2004-12-27 Image display device and driving method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004376812A JP2006184463A (en) 2004-12-27 2004-12-27 Image display device and driving method for same

Publications (1)

Publication Number Publication Date
JP2006184463A true JP2006184463A (en) 2006-07-13

Family

ID=36737646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376812A Pending JP2006184463A (en) 2004-12-27 2004-12-27 Image display device and driving method for same

Country Status (1)

Country Link
JP (1) JP2006184463A (en)

Similar Documents

Publication Publication Date Title
JP2007199684A (en) Image display apparatus
JP2006309126A (en) Driving apparatus and method for electron emission device
JP2000242214A (en) Field emission type picture display device
US7239078B2 (en) Field emission display and driving method thereof
JP2001331143A (en) Display method and display device
JP2006184463A (en) Image display device and driving method for same
JP2006184462A (en) Image display device and driving method for same
US8248326B2 (en) Image display apparatus and manufacturing method thereof
JP2006184461A (en) Display device and driving method therefor
JP2004240186A (en) Flat panel display device, driving circuit for display, and driving method for display
KR100727304B1 (en) Driving Method of Field Emission display
US7358934B2 (en) Field emission display apparatus with improved white balance
JP2006078590A (en) Planar display device, and drive control method for display device
JP2006023578A (en) Flat panel display device and luminance control method for display device
JP2006126609A (en) Flat-panel display device and its drive control method
JP2006091787A (en) Flat surface display device and method for controlling luminance of display device
US20070236149A1 (en) Image display apparatus
US20060221003A1 (en) Flat-panel video display apparatus and its drive method
JP2006072107A (en) Flat panel display device and luminance control method of display device
JP2006106142A (en) Display device and display method
JP2005134475A (en) Flat panel display device, driving circuit for display, and driving method for display
JP2006023577A (en) Flat panel display device and luminance control method for the flat panel display device
JP4194622B2 (en) Image display device
KR100353951B1 (en) Field Emission Display and Method of Driving the same
JP2006084566A (en) Manufacturing method for display device, manufacturing equipment of display device and flat display