JP2006178640A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
JP2006178640A
JP2006178640A JP2004369608A JP2004369608A JP2006178640A JP 2006178640 A JP2006178640 A JP 2006178640A JP 2004369608 A JP2004369608 A JP 2004369608A JP 2004369608 A JP2004369608 A JP 2004369608A JP 2006178640 A JP2006178640 A JP 2006178640A
Authority
JP
Japan
Prior art keywords
power supply
electronic device
circuit
relay
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004369608A
Other languages
Japanese (ja)
Other versions
JP4565154B2 (en
Inventor
Ikuo Kuribayashi
郁郎 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Sankyo Corp
Original Assignee
Nidec Sankyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Sankyo Corp filed Critical Nidec Sankyo Corp
Priority to JP2004369608A priority Critical patent/JP4565154B2/en
Publication of JP2006178640A publication Critical patent/JP2006178640A/en
Application granted granted Critical
Publication of JP4565154B2 publication Critical patent/JP4565154B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device capable of preventing programs or data loaded into its memory at a factory or the like from being deleted by error before the device is installed in a market. <P>SOLUTION: The electronic device has a storage means (volatile memory 3), a backup power supply (installed on the main board of a card reader 1 or the like), and a power supply circuit 2 that electrically interconnects the storage means and the backup power supply. The power supply circuit 2 is provided with a bypass circuit 22 that transitions into a non-conducting state when supplied with power from an external power supply. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、セキュリティ機能をもつ電子機器装置(例えばカードリーダなど)に関するものであって、特に、メモリ内に格納されたプログラムやデータの消去についてのセキュリティ機能をもつ電子機器装置に関するものである。   The present invention relates to an electronic device having a security function (for example, a card reader), and more particularly to an electronic device having a security function for erasing programs and data stored in a memory.

従来より、いわゆる不正防止機能付きカードリーダなど、セキュリティ機能をもった電子機器装置がある。例えば、特許文献1に記載された不正読み出し防止装置は、筐体が開封されたことが検出されると、EEPROMの記憶内容が自動的に消去される、というものである。また、特許文献2に記載されたカードリーダ装置は、筐体に対して開梱が行われた場合には、自動的にカードリーダ装置本来の動作を不能状態にする、というものである。   2. Description of the Related Art Conventionally, there are electronic device apparatuses having a security function such as a card reader with a so-called fraud prevention function. For example, the unauthorized read prevention device described in Patent Document 1 automatically erases the stored contents of the EEPROM when it is detected that the housing has been opened. In addition, the card reader device described in Patent Document 2 automatically disables the original operation of the card reader device when the case is unpacked.

このような電子機器装置は、何らかの原因で筐体が不正に開梱され、内蔵メモリ(各種RAM)内のプログラムやデータが自動的に消去された場合には、正常な(通常の)動作を行うことができなくなる。そのため、内蔵メモリ内のプログラムやデータが自動的に消去された後、電子機器装置が正常な動作を行うようにするためには、消去されたプログラムやデータに相当するものを再びロード(読み込み)する必要がある。   Such an electronic device device operates normally (normally) when the casing is illegally unpacked for some reason and the program and data in the internal memory (various RAM) are automatically erased. It becomes impossible to do. Therefore, after the program and data in the built-in memory are automatically erased, in order for the electronic device device to perform a normal operation, the program or data corresponding to the erased program or data is reloaded (read). There is a need to.

プログラムやデータの初回のロードについては、例えばカードリーダなどの電子機器装置を銀行のATMに組み込むとき或いは市場に設置するときなどに、メンテナンスマン(サービスマン)によって行われる。そして、仮に、それらのプログラムやデータが上述したように自動的に消去された場合には、メンテナンスマン(サービスマン)が現地に赴き、プログラムやデータをメモリに再度ロードすることによって、電子機器装置が正常に動作するようになる。なお、かかるロードは、インターネット等の電気通信回線を利用してダウンロードする場合もあれば、別のメモリ又はCPUにプログラムやデータを保存しておき、特別な処理でロードする場合もある。   The initial loading of the program and data is performed by a maintenance man (service man) when, for example, an electronic device such as a card reader is incorporated in a bank ATM or installed in the market. If these programs and data are automatically erased as described above, a maintenance man (service man) goes to the site and reloads the programs and data into the memory, so that the electronic device apparatus Will work normally. Such a load may be downloaded using a telecommunication line such as the Internet, or may be loaded by special processing by storing a program or data in another memory or CPU.

しかしながら、このような現地でロードするタイプは、メンテナンスマンがメモリにロードする治具や記憶媒体を携帯して現地に赴く必要があることから、治具や記憶媒体が盗まれる虞がある。また、たとえインターネットでダウンロードするようにしたとしても、ダウンロードデータを不正受信される虞がある。さらに、たとえ別のメモリ又はCPUにプログラムやデータを保存しておき、特別な処理でロードするようにしたとしても、CPUなどの回路を解析される虞がある。   However, such a type to be loaded locally requires that the maintenance man carry the jig or storage medium loaded into the memory and go to the site, so that the jig or storage medium may be stolen. Moreover, even if the download is performed on the Internet, there is a possibility that the download data is illegally received. Furthermore, even if a program or data is stored in another memory or CPU and loaded by special processing, there is a possibility that a circuit such as a CPU is analyzed.

このように、現地でロードするタイプは、セキュリティ面での問題を抱えている。一方で、このセキュリティ面での問題を解消するために、市場に設置するとき又はプログラムやデータが自動的に消去されたときに、現地でロードすることを一切不可能にして、プログラムやデータは工場でのみロードしうるタイプがある。   In this way, the type that is loaded locally has a security problem. On the other hand, in order to solve this security problem, when installing in the market or automatically erasing the program or data, the program or data cannot be loaded at all. There are types that can only be loaded at the factory.

この工場でロードするタイプは、電子機器装置を市場に設置する前に予め工場でプログラムやデータをメモリにロードしておくとともに、電子機器装置を市場に設置した後、プログラムやデータが自動的に消去されたときは、その電子機器装置を工場に持ち帰って、工場においてプログラムやデータをロードする、というタイプのものである。このようにすることで、メモリにロードする治具や記憶媒体を携帯して現地に赴く必要はなく、また、インターネットでダウンロードする必要もなく、上述した様々なセキュリティ面での問題を解消することができる。   In this type of factory load, programs and data are automatically loaded into the memory at the factory before the electronic device is installed in the market. After the electronic device is installed in the market, the program and data are automatically loaded. When the data is erased, the electronic device is brought back to the factory and a program or data is loaded at the factory. By doing so, it is not necessary to carry jigs and storage media loaded into the memory and go to the site, and it is not necessary to download them over the Internet, eliminating the various security problems described above. Can do.

特開2001−84176号公報(段落[0007])JP 2001-84176 A (paragraph [0007]) 特開2001−291050号公報(段落[0010])JP 2001-291050 A (paragraph [0010])

しかしながら、上述した工場でロードするタイプは、工場でプログラムやデータをメモリにロードした後、電子機器装置を市場に設置する前に、ロードしたプログラムやデータを誤操作によって消去してしまう虞がある。   However, the type loaded at the factory described above may cause the loaded program or data to be erased by an erroneous operation after the program or data is loaded into the memory at the factory and before the electronic device is installed on the market.

特に、メンテナンスマンに取扱い方法が浸透していない新製品をATM等の上位装置に組み込む場合には、メモリにロードしたプログラムやデータが誤操作によって消去されてしまう危険性が高く、これを防ぐ有効な対策の開発が期待されている。   In particular, when a new product whose handling method has not penetrated into maintenance personnel is incorporated into a higher-level device such as an ATM, there is a high risk that a program or data loaded in the memory will be erased by an erroneous operation, and this is effective. Development of countermeasures is expected.

一方で、CPU等の制御回路を利用して、誤操作による弊害を防ぐことも考えられるが、回路の複雑化及び製造コスト上昇の観点から、好ましい対策とはいえない。   On the other hand, it may be possible to prevent adverse effects due to erroneous operations by using a control circuit such as a CPU, but this is not a preferable measure from the viewpoint of circuit complexity and an increase in manufacturing cost.

本発明は、このような点に鑑みてなされたものであり、その目的は、工場等でメモリにロードしたプログラムやデータを、市場に設置する前に誤って消去してしまうのを防ぐことが可能な電子機器装置を提供することにある。   The present invention has been made in view of these points, and its purpose is to prevent accidental erasure of a program or data loaded into a memory at a factory or the like before being installed in the market. The object is to provide a possible electronic device.

以上のような課題を解決するために、本発明は、記憶手段と、バックアップ電源と、を有し、両者を電気的に接続する電源供給回路を備える電子機器装置において、その電源供給回路に、外部電源からの電力が供給されると非導通状態に遷移する迂回回路が設けられることを特徴とする。   In order to solve the above-described problems, the present invention includes a storage unit and a backup power source, and in an electronic device device including a power supply circuit that electrically connects both, the power supply circuit includes: A detour circuit that transitions to a non-conductive state when power from an external power supply is supplied is provided.

より具体的には、本発明は、以下のものを提供する。   More specifically, the present invention provides the following.

(1) プログラム又はデータが格納され、電力供給の停止を契機として記憶内容が消去される記憶手段と、前記記憶手段に電力を供給するバックアップ電源と、を有し、前記記憶手段と前記バックアップ電源とを電気的に接続する電源供給回路を備える電子機器装置において、前記電源供給回路は、外部電源からの電力が供給されると非導通状態に遷移する迂回回路を備えることを特徴とする電子機器装置。   (1) A storage unit that stores a program or data and whose stored contents are erased when power supply is stopped, and a backup power source that supplies power to the storage unit, the storage unit and the backup power source In the electronic device device including the power supply circuit that electrically connects the power supply circuit, the power supply circuit includes a bypass circuit that transitions to a non-conductive state when power from an external power supply is supplied. apparatus.

本発明によれば、例えば揮発性メモリなど、プログラム又はデータが格納され、電力供給の停止を契機として記憶内容が消去される記憶手段と、その記憶手段に電力を供給するバックアップ電源と、を有し、記憶手段とバックアップ電源とを電気的に接続する電源供給回路を備える電子機器装置において、その電源供給回路に、例えば上位装置などの外部電源からの電力が供給されると非導通状態に遷移する迂回回路を設けることとしたから、上位装置などの外部電源からの電力が供給されるまでの間、バックアップ電源からの電力の供給は、その迂回回路を通じて行うことができる。   According to the present invention, there is provided a storage unit that stores programs or data, such as a volatile memory, and whose stored contents are erased when power supply is stopped, and a backup power source that supplies power to the storage unit. Then, in an electronic device apparatus having a power supply circuit that electrically connects the storage means and the backup power supply, when the power supply circuit is supplied with power from an external power source such as a host device, the electronic device apparatus transitions to a non-conductive state Since the detour circuit is provided, the power supply from the backup power supply can be performed through the detour circuit until the power from the external power source such as the host device is supplied.

従って、電子機器装置が上位装置に接続される(外部電源からの電力が供給される)までの間、例えば外してはならない治具を外してしまうなど、誤操作によって記憶手段とバックアップ電源とを電気的に繋ぐ線が電気的に切断されたとしても、迂回回路によって記憶手段への電力供給は途絶えることはないので(メモリ消去機能は無効化されているので)、工場等で記憶手段にロードしたプログラム又はデータを消去してしまうのを防ぐことができる。   Therefore, until the electronic device is connected to the host device (power from the external power supply is supplied), the storage means and the backup power supply are electrically connected by mistake, for example, by removing a jig that should not be removed. Even if the connecting line is electrically disconnected, the power supply to the storage means is not interrupted by the detour circuit (because the memory erasing function is disabled), so it was loaded into the storage means at the factory or the like. It is possible to prevent the program or data from being erased.

そして、電子機器装置が上位装置に接続され、迂回回路が非導通状態に遷移すると、例えば電子機器装置を上位装置から取り外すと作動する(オフする)スイッチ等を介して記憶手段への電力供給がなされることになるので(メモリ消去機能は有効化されるので)、仮に、電子機器装置が上位装置から不正に取り外されたときには、記憶手段への電力供給が途絶え、記憶手段にロードしたプログラム又はデータは自動的に消去されることになり、セキュリティを確保することができる。   Then, when the electronic device is connected to the host device and the bypass circuit transitions to a non-conducting state, for example, power is supplied to the storage means via a switch or the like that operates (turns off) when the electronic device is removed from the host device. Therefore, if the electronic device is illegally removed from the host device, the power supply to the storage means is interrupted, and the program loaded in the storage means or Data is automatically deleted, and security can be ensured.

ここで、「迂回回路」は、上位装置などの外部電源からの電力が供給されると非道通状態に遷移するものであれば如何なるものであってもよい。例えば、ヒューズとリレーから構成され、上位装置などの外部電源からの電力が迂回回路に供給されると、リレーを介して自発的にそのヒューズが切断されるような回路としてもよいし、また、ヒューズとICから構成され、上位装置などの外部電源からの電力が迂回回路に供給されると、ICによって所定のタイミングで、その電力がヒューズに供給され、そのヒューズが切断されるような回路としてもよい。   Here, the “detour circuit” may be any circuit as long as it changes to the non-passing state when power from an external power source such as a host device is supplied. For example, it is composed of a fuse and a relay, and when power from an external power source such as a host device is supplied to the bypass circuit, it may be a circuit in which the fuse is spontaneously cut through the relay, A circuit that consists of a fuse and an IC, and when power from an external power source such as a host device is supplied to the bypass circuit, the power is supplied to the fuse at a predetermined timing by the IC and the fuse is cut. Also good.

(2) 前記迂回回路は、外部電源からの電力が励磁電流として供給される第1のリレー及び第2のリレーと、ヒューズと、を備え、前記ヒューズは、前記第1のリレーのブレーク接点を介して前記記憶手段と電気的に接続されるとともに、前記第2のリレーのブレーク接点を介して前記バックアップ電源と電気的に接続され、外部電源からの電力が前記第1のリレーのメーク接点を介して供給されることを特徴とする(1)記載の電子機器装置。   (2) The bypass circuit includes a first relay and a second relay to which electric power from an external power supply is supplied as an exciting current, and a fuse, and the fuse has a break contact of the first relay. And electrically connected to the storage means, and electrically connected to the backup power supply via the break contact of the second relay, and the electric power from the external power supply passes through the make contact of the first relay. (1) The electronic device apparatus according to (1),

本発明によれば、上述した迂回回路に、外部電源からの電力(電流)が励磁電流として供給されると作動する第1のリレー及び第2のリレーと、ヒューズと、を設け、そのヒューズは、第1のリレーのブレーク接点を介して記憶手段と電気的に接続され、第2のリレーのブレーク接点を介してバックアップ電源と電気的に接続される一方で、外部電源からの電力が第1のリレーのメーク接点を介して供給されることとしたから、上位装置などの外部電源からの電力(電流)が供給されると、迂回回路を自動的に非導通状態に遷移させることができ、ひいては電子機器装置が上位装置に接続されるまでの間、工場等で記憶手段にロードしたプログラム又はデータが消去されてしまうのを防ぐことができる。すなわち、本発明は、リレーを有効かつ効果的に利用することで、迂回回路を自動的に非導通状態に遷移させることができ、ひいては電子機器装置が上位装置に接続されるまでの間、工場等で記憶手段にロードしたプログラム又はデータが消去されてしまうのを防ぐことができるのである。   According to the present invention, the above-described bypass circuit is provided with the first relay and the second relay that operate when electric power (current) from an external power supply is supplied as an exciting current, and the fuse. , Electrically connected to the storage means via the break contact of the first relay and electrically connected to the backup power supply via the break contact of the second relay, while the power from the external power supply is the first Because the power is supplied via the make contact of the relay, when the power (current) from the external power source such as the host device is supplied, the detour circuit can be automatically switched to the non-conductive state, As a result, it is possible to prevent the program or data loaded in the storage means at the factory or the like from being erased until the electronic device is connected to the host device. That is, according to the present invention, by using the relay effectively and effectively, the bypass circuit can be automatically switched to the non-conduction state, and as a result, until the electronic device is connected to the host device, Thus, it is possible to prevent the program or data loaded in the storage means from being erased.

また、プログラム又はデータをロードするときの記憶手段に対する電力供給経路と、ヒューズを切断する際の電流が流れる経路と、を切り離すことができるため、記憶手段に、ヒューズを切断する際の電流が流れるのを防ぐことができ、ひいては記憶手段の損傷を防ぐことができる。   Further, since the power supply path to the storage means when loading a program or data can be separated from the path through which the current flows when the fuse is cut, the current when cutting the fuse flows through the storage means. Can be prevented, and as a result, damage to the storage means can be prevented.

さらに、リレーとヒューズという安価な電気要素で迂回回路を構成することができるので、製造コスト削減に寄与することもできる。また、ヒューズを1回切ることによって、迂回回路を非導通状態に遷移させることができるので、信頼性の高い(高価な)リレーを用いなくても、工場等で記憶手段にロードしたプログラム又はデータが消去されてしまうのを防ぐことができる。   Furthermore, since the detour circuit can be configured with inexpensive electrical elements such as relays and fuses, it is possible to contribute to a reduction in manufacturing cost. Also, since the bypass circuit can be changed to a non-conductive state by cutting the fuse once, the program or data loaded in the storage means at the factory or the like without using a reliable (expensive) relay Can be prevented from being erased.

(3) 前記迂回回路は、さらに、電流を一方向に流す整流機能を有する整流ダイオードを備え、前記第2のリレーのブレーク接点は、前記整流ダイオードのカソードと接続されるとともに、前記バックアップ電源は、前記整流ダイオードのアノードと接続されることを特徴とする(1)又は(2)記載の電子機器装置。   (3) The bypass circuit further includes a rectifying diode having a rectifying function for flowing a current in one direction, a break contact of the second relay is connected to a cathode of the rectifying diode, and the backup power supply is The electronic device apparatus according to (1) or (2), wherein the electronic device apparatus is connected to an anode of the rectifier diode.

本発明によれば、上述した迂回回路に、電流を一方向に流す整流機能を有する整流ダイオードが設けられ、第2のリレーのブレーク接点は、整流ダイオードのカソードと接続されるとともに、バックアップ電源は、整流ダイオードのアノードと接続されることしたから、第2のリレーの作動が遅れ、外部電源とバックアップ電源とが電気的に接続された場合であっても、外部電源→バックアップ電源、という経路で電流が流れるのを防ぐことができ、ひいてはバックアップ電源の損傷を防ぐことができる。   According to the present invention, the above-described bypass circuit is provided with a rectifier diode having a rectification function for flowing a current in one direction, the break contact of the second relay is connected to the cathode of the rectifier diode, and the backup power supply is Since the operation of the second relay is delayed due to the connection with the anode of the rectifier diode, even if the external power supply and the backup power supply are electrically connected, the path of the external power supply → the backup power supply is used. Current can be prevented from flowing, and thus damage to the backup power supply can be prevented.

(4) 前記電子機器装置は、さらに、前記バックアップ電源と直列に接続された第1のスイッチと、前記電子機器装置に取り付けられ、前記電源供給回路が実装された回路基板と、前記回路基板の回路実装面を保護するカバーと、を備え、前記第1のスイッチは、前記カバーが前記回路基板から取り外されたときに非導通状態となることを特徴とする(1)から(3)のいずれか記載の電子機器装置。   (4) The electronic device further includes a first switch connected in series with the backup power supply, a circuit board attached to the electronic device and mounted with the power supply circuit, and the circuit board. Any one of (1) to (3), wherein the first switch is in a non-conductive state when the cover is removed from the circuit board. The electronic device apparatus of description.

本発明によれば、上述した電子機器装置に、バックアップ電源と直列に接続された第1のスイッチと、電子機器装置に取り付けられ、電源供給回路が実装された回路基板と、回路基板の回路実装面を保護するカバーと、が設けられ、第1のスイッチが、カバーが回路基板から取り外されたときに非導通状態となることとしたから、カバーを不正に開けて、記憶手段や電子機器装置内部にアクセスしようとすると、第1のスイッチが非導通状態となって記憶手段にロードしたプログラム又はデータが自動的に消去されるので、セキュリティを確保することできる。   According to the present invention, the electronic device described above includes a first switch connected in series with a backup power supply, a circuit board attached to the electronic device and mounted with a power supply circuit, and a circuit mounting of the circuit board. A cover for protecting the surface, and the first switch is brought into a non-conductive state when the cover is removed from the circuit board. When trying to access the inside, the first switch is turned off and the program or data loaded in the storage means is automatically deleted, so that security can be ensured.

(5) 前記電子機器装置は、さらに、前記バックアップ電源と直列に接続されるとともに、前記迂回回路と並列に接続された第2のスイッチを備え、前記第2のスイッチは、前記電子機器装置が上位装置から取り外されたときに非導通状態となることを特徴とする(1)から(4)のいずれか記載の電子機器装置。   (5) The electronic device apparatus further includes a second switch connected in series with the backup power source and connected in parallel with the bypass circuit, and the second switch is connected to the electronic device apparatus. The electronic device apparatus according to any one of (1) to (4), wherein the electronic apparatus apparatus is in a non-conducting state when removed from the host apparatus.

本発明によれば、上述した電子機器装置に、バックアップ電源と直列に接続されるとともに、迂回回路と並列に接続された第2のスイッチが設けられ、その第2のスイッチが、電子機器装置が上位装置から取り外されたときに非導通状態となることとしたから、例えばカードリーダ1を上位装置から取り外して盗もうとした場合には、マイクロスイッチSW2が非導通状態となって記憶手段にロードしたプログラム又はデータが自動的に消去されるので、セキュリティを確保することできる。   According to the present invention, the electronic device described above is provided with the second switch connected in series with the backup power supply and connected in parallel with the bypass circuit, and the second switch is connected to the electronic device. When the card reader 1 is removed from the host device and attempted to be stolen, for example, the micro switch SW2 is turned off and loaded into the storage means. Since the stored program or data is automatically deleted, security can be ensured.

(6) 前記記憶手段に格納されるプログラム又はデータは、前記電子機器装置が外部電源から電力の供給を受ける前に、前記記憶手段に予め格納されることを特徴とする(1)から(5)のいずれか記載の電子機器装置。   (6) The program or data stored in the storage unit is stored in the storage unit in advance before the electronic device is supplied with power from an external power source. (1) to (5) The electronic device device according to any one of the above.

本発明によれば、上述した記憶手段に格納されるプログラム又はデータは、上述した電子機器装置が外部電源から電力の供給を受ける前に、記憶手段に予め格納されることとしたから、メンテナンスマンがメモリにロードする治具や記憶媒体を携帯して上位装置が設置された現地に赴く必要がなく、セキュリティ面の向上を図ることができる。   According to the present invention, the program or data stored in the storage unit described above is stored in the storage unit in advance before the electronic device apparatus receives power from the external power supply. However, it is not necessary to carry a jig or storage medium loaded in the memory and go to the site where the host device is installed, and security can be improved.

本発明に係る電子機器装置は、以上説明したように、揮発性メモリなどの記憶手段とバックアップ電源を電気的に接続する電源供給回路に、外部電源からの電力が供給されると非導通状態に遷移する迂回回路が設けられるものなので、電子機器装置が上位装置に接続されて外部電源からの電力が供給されるまでの間、迂回回路によって記憶手段への電力供給が途絶えるのを防ぐことができ、ひいては工場等で記憶手段にロードしたプログラム又はデータを消去してしまうのを防ぐことができる。   As described above, the electronic device device according to the present invention is in a non-conductive state when power from an external power source is supplied to a power supply circuit that electrically connects a storage unit such as a volatile memory and a backup power source. Since a detour circuit for transition is provided, it is possible to prevent the power supply to the storage means from being interrupted by the detour circuit until the electronic device is connected to the host device and power is supplied from the external power supply. As a result, it is possible to prevent erasing the program or data loaded in the storage means at the factory or the like.

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

[電力供給系統]
図1は、本発明の実施の形態に係るカードリーダ1における揮発性メモリ3に対する電力供給系統の概略を説明するためのブロック図である。なお、本実施形態では、本発明に係る電子機器装置の一例として、カードリーダ1を採用している。また、図1では、CPUやROMなどが実装されたカードリーダ1のメイン基板は省略する。
[Power supply system]
FIG. 1 is a block diagram for explaining an outline of a power supply system for a volatile memory 3 in a card reader 1 according to an embodiment of the present invention. In the present embodiment, the card reader 1 is employed as an example of the electronic device apparatus according to the present invention. In FIG. 1, the main substrate of the card reader 1 on which a CPU, a ROM, and the like are mounted is omitted.

図1において、本発明の実施の形態に係るカードリーダ1における揮発性メモリ3に対する電力供給系統は、カードリーダ1で用いられるプログラム又はデータを格納する揮発性メモリ3と、バックアップ電源4と、このバックアップ電源4からの電力を揮発性メモリ3に供給する電源供給回路2と、からなる。   1, the power supply system for the volatile memory 3 in the card reader 1 according to the embodiment of the present invention includes a volatile memory 3 for storing a program or data used in the card reader 1, a backup power supply 4, And a power supply circuit 2 that supplies power from the backup power supply 4 to the volatile memory 3.

揮発性メモリ3は、バックアップ電源4からの電力供給を受けて、プログラム又はデータを格納しうるものであれば如何なるものであってもよく、例えば、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)などが挙げられる。   The volatile memory 3 may be any memory as long as it can receive a power supply from the backup power supply 4 and store a program or data. For example, a DRAM (Dynamic Random Access Memory) or an SRAM (Static Random). Access Memory).

電源供給回路2は、主に、第1のスイッチ21と、迂回回路22と、第2のスイッチ23と、からなる。第1のスイッチ21は、電源供給回路2が実装された回路基板の回路実装面を保護するカバー(図示せず)が、カードリーダ1から(不正に)取り外されたとき、非導通状態となる(オンからオフになる)スイッチである。なお、第1のスイッチ21は、カードリーダ1が製造され、カバーが取り付けられた段階で、導通状態(オン)となっている。   The power supply circuit 2 mainly includes a first switch 21, a bypass circuit 22, and a second switch 23. The first switch 21 becomes non-conductive when a cover (not shown) that protects the circuit mounting surface of the circuit board on which the power supply circuit 2 is mounted is (illegally) removed from the card reader 1. This is a switch (from on to off). The first switch 21 is in a conductive state (ON) when the card reader 1 is manufactured and the cover is attached.

第2のスイッチ23は、カードリーダ1が、例えばATMなどの上位装置から取り外されたときに、非導通状態となる(オンからオフになる)スイッチである。なお、第2のスイッチ23は、カードリーダ1が製造され、カバーが取り付けられる段階では導通状態となっておらず、例えばATMなどの上位装置に組み込まれるときに導通状態(オン)となるものである。   The second switch 23 is a switch that is turned off (turned from on to off) when the card reader 1 is removed from a host device such as an ATM. The second switch 23 is not in a conductive state when the card reader 1 is manufactured and a cover is attached, and is in a conductive state (ON) when incorporated in a host device such as an ATM. is there.

迂回回路22は、励磁電流が供給されたときに作動する複数のリレーや、カードリーダ1が上位装置に接続されたときに切断されるヒューズなどを有している。なお、このヒューズは、例えば、上位装置の12V電源から1A弱の電流が供給されたときに(溶解して)切断される。   The bypass circuit 22 includes a plurality of relays that operate when an excitation current is supplied, a fuse that is cut when the card reader 1 is connected to a host device, and the like. For example, this fuse is blown (dissolved) when a current of less than 1 A is supplied from the 12 V power supply of the host device.

以上説明したような電力供給系統において、バックアップ電源4から揮発性メモリ3に対して電力を供給する流れについて、図2を用いて説明する。図2は、本発明の実施の形態に係るカードリーダ1における揮発性メモリ3に対し、バックアップ電源4から電力を供給する流れを説明するためのブロック図である。なお、図2では、図1の各ブロックと同じ要素については、同符号で示す。   In the power supply system described above, the flow of supplying power from the backup power supply 4 to the volatile memory 3 will be described with reference to FIG. FIG. 2 is a block diagram for explaining a flow of supplying power from the backup power supply 4 to the volatile memory 3 in the card reader 1 according to the embodiment of the present invention. In FIG. 2, the same elements as those in FIG. 1 are denoted by the same reference numerals.

図2において、工場においてカードリーダ1が製造され、上述したカバーが取り付けられると、第1のスイッチ21が導通状態となる。そして、工場において揮発性メモリ3に対してバックアップ電源4からの電力を供給するときは、第2のスイッチ23は導通状態となっていないので、図2(a)の太線矢印に示すような経路で電力が供給される。すなわち、バックアップ電源4→第1のスイッチ21→迂回回路22→揮発性メモリ3という経路である。   In FIG. 2, when the card reader 1 is manufactured in a factory and the above-described cover is attached, the first switch 21 becomes conductive. When supplying power from the backup power supply 4 to the volatile memory 3 in the factory, the second switch 23 is not in a conductive state, and therefore, a route as indicated by a thick arrow in FIG. Power is supplied. That is, the path is backup power supply 4 → first switch 21 → bypass circuit 22 → volatile memory 3.

揮発性メモリ3に対する電力供給が完了すると、プログラム又はデータの書き込みが行われる。より具体的には、カードリーダ1のメイン基板に実装されたCPU(図示せず)は、揮発性メモリ3にアクセスし、必要なプログラム又はデータを書き込む。   When power supply to the volatile memory 3 is completed, a program or data is written. More specifically, a CPU (not shown) mounted on the main board of the card reader 1 accesses the volatile memory 3 and writes a necessary program or data.

揮発性メモリ3に対する書き込みが完了すると、カードリーダ1は、工場からATM等の上位装置が設置された場所まで運ばれる(出荷される)。そして、カードリーダ1が上位装置に組み込まれたときに、第2のスイッチ23が導通状態(オン)になるとともに、カードリーダ1は上位装置と電気的に接続される。   When the writing to the volatile memory 3 is completed, the card reader 1 is transported (shipped) from the factory to a place where a host device such as ATM is installed. When the card reader 1 is incorporated into the host device, the second switch 23 is turned on (on), and the card reader 1 is electrically connected to the host device.

カードリーダ1が上位装置に電気的に接続され、上位装置の12V電源から1A弱の電流が迂回回路22に供給されると、迂回回路22内のヒューズが切断され、揮発性メモリ3に対する電力供給経路が、図2(b)の太線矢印に示すような経路に切り替わる。そして、図2(b)の太線矢印に示すような経路で電力が供給されている場合において、例えばカードリーダ1が上位装置から不正に取り外されたときには、第2のスイッチ23が非導通状態となり(オンからオフになり)、揮発性メモリ3への電力供給が途絶え、揮発性メモリ3にロードされたプログラム又はデータが自動的に消去される。   When the card reader 1 is electrically connected to the host device and a current of less than 1 A is supplied from the 12 V power source of the host device to the bypass circuit 22, the fuse in the bypass circuit 22 is cut and power is supplied to the volatile memory 3. The route is switched to a route as indicated by a thick arrow in FIG. Then, in the case where power is supplied through the path shown by the thick arrow in FIG. 2B, for example, when the card reader 1 is illegally removed from the host device, the second switch 23 becomes non-conductive. (From on to off), the power supply to the volatile memory 3 is interrupted, and the program or data loaded in the volatile memory 3 is automatically erased.

ここで、揮発性メモリ3に対するプログラム又はデータの書き込みが完了してから、カードリーダ1が出荷され、ATM等の上位装置に電気的に接続されるまでの間、第2のスイッチ23は無効化されている。そのため、第2のスイッチ23の誤操作によって、揮発性メモリ3にロードされたプログラムやデータが消えてしまうことはない。   Here, the second switch 23 is disabled after the writing of the program or data to the volatile memory 3 is completed and before the card reader 1 is shipped and electrically connected to a host device such as ATM. Has been. Therefore, the program and data loaded in the volatile memory 3 will not be erased by an erroneous operation of the second switch 23.

すなわち、仮に、工場においてプログラム又はデータを書き込む段階から、治具等によって第2のスイッチ23を導通状態とし、その第2のスイッチ23を介して揮発性メモリ3に電力を供給するようにした場合(最初から図2(b)の太線矢印に示すような経路で電力を供給するようにした場合)には、誤操作によって第2のスイッチ23がオフされると、揮発性メモリ3への電力供給が途絶えてしまい、カードリーダ1を上位装置に接続する前に揮発性メモリ3にロードされたプログラムやデータが消えてしまう。一方で、本実施形態に係るカードリーダ1によれば、カードリーダ1が上位装置に電気的に接続されるまでの間、迂回回路22を介して揮発性メモリ3に電力を供給するようにしており、第2のスイッチ23が導通状態になっても非導通状態になっても揮発性メモリ3への電力供給が途絶えないので、第2のスイッチ23の誤操作によって揮発性メモリ3にロードされたプログラムやデータが消えてしまうことはない。従って、工場等で揮発性メモリ3にロードしたプログラムやデータを、市場に設置する前に誤って消去してしまうのを防ぐことができる。   That is, if the second switch 23 is turned on with a jig or the like from the stage of writing a program or data at the factory, and power is supplied to the volatile memory 3 through the second switch 23. In the case where power is supplied from the beginning through the path shown by the thick arrow in FIG. 2B, when the second switch 23 is turned off by an erroneous operation, power is supplied to the volatile memory 3. As a result, the program and data loaded in the volatile memory 3 before the card reader 1 is connected to the host device are erased. On the other hand, according to the card reader 1 according to the present embodiment, power is supplied to the volatile memory 3 via the bypass circuit 22 until the card reader 1 is electrically connected to the host device. Since the power supply to the volatile memory 3 is not interrupted even when the second switch 23 is turned on or off, the second switch 23 is loaded into the volatile memory 3 due to an erroneous operation of the second switch 23. Programs and data are never lost. Therefore, it is possible to prevent the program or data loaded in the volatile memory 3 at a factory or the like from being accidentally erased before being installed in the market.

図3は、本発明の実施の形態に係るカードリーダ1における揮発性メモリ3に対する電力供給系統の電気的構成を示す回路図である。   FIG. 3 is a circuit diagram showing an electrical configuration of a power supply system for the volatile memory 3 in the card reader 1 according to the embodiment of the present invention.

図3において、本発明の実施の形態に係るカードリーダ1における揮発性メモリ3に対する電力供給系統は、カードリーダ1のメイン基板等に設置されたバックアップ電源(図示せず)と接続されるインターフェース5と、カードリーダ1で用いられるプログラムやデータを格納する揮発性メモリ3と、インターフェース5を介して供給されるバックアップ電源からの電力を、揮発性メモリ3に対して供給する電源供給回路2と、を有している。また、カードリーダ1は、カードリーダ1のメイン基板等に設置された12V電源(図示せず)と接続されるインターフェース6も有しており、このインターフェース6を介して供給される12V電源からの電力は、後述するヒューズFに供給されるようになっている。   3, the power supply system for the volatile memory 3 in the card reader 1 according to the embodiment of the present invention is an interface 5 connected to a backup power source (not shown) installed on the main board or the like of the card reader 1. A volatile memory 3 that stores programs and data used by the card reader 1, a power supply circuit 2 that supplies power from the backup power source supplied via the interface 5 to the volatile memory 3, have. The card reader 1 also has an interface 6 connected to a 12V power supply (not shown) installed on the main board or the like of the card reader 1. From the 12V power supply supplied via the interface 6 Electric power is supplied to a fuse F described later.

電源供給回路2は、マイクロスイッチSW1と、マイクロスイッチSW2と、迂回回路22と、から構成される。なお、マイクロスイッチSW1は、電源供給回路2が実装された回路基板の回路実装面を保護するカバー(図示せず)が、カードリーダ1から取り外されたとき、非導通状態となるものであって、図1に示す第1のスイッチ21に相当する。また、マイクロスイッチSW2は、カードリーダ1が、例えばATMなどの上位装置から取り外されたときに、非導通状態となるものであって、図1に示す第2のスイッチ23に相当する。   The power supply circuit 2 includes a micro switch SW1, a micro switch SW2, and a bypass circuit 22. The microswitch SW1 is in a non-conductive state when a cover (not shown) that protects the circuit mounting surface of the circuit board on which the power supply circuit 2 is mounted is removed from the card reader 1. This corresponds to the first switch 21 shown in FIG. The microswitch SW2 is in a non-conductive state when the card reader 1 is removed from a host device such as an ATM, and corresponds to the second switch 23 shown in FIG.

迂回回路22とマイクロスイッチSW2とは、互いに並列に接続され、かかる並列回路に対してマイクロスイッチSW1が直列に接続されている。このような構成とすることで、カードリーダ1がATM等の上位装置に電気的に接続されるまでは、マイクロスイッチSW2が誤操作によって導通状態になっても非導通状態になっても、バックアップ電源からの電力を、迂回回路22を通じて揮発性メモリ3に供給することができ、ひいては誤操作によって揮発性メモリ3にロードされたプログラム又はデータが消去されるのを防ぐことができる。   The bypass circuit 22 and the micro switch SW2 are connected in parallel to each other, and the micro switch SW1 is connected in series to the parallel circuit. With this configuration, until the card reader 1 is electrically connected to a higher-level device such as an ATM, the backup power supply can be used regardless of whether the microswitch SW2 is turned on or off due to an erroneous operation. Can be supplied to the volatile memory 3 through the bypass circuit 22, and thus the program or data loaded in the volatile memory 3 due to an erroneous operation can be prevented from being erased.

また、カードリーダ1がATM等の上位装置に電気的に接続された後は、互いに直列に接続されたマイクロスイッチSW1とマイクロスイッチSW2とを介して揮発性メモリ3に電力が供給される。従って、例えばカバーを不正に開けてメモリやカードリーダ1の内部にアクセスしようとした場合には、マイクロスイッチSW1が非導通状態となることによって、また、例えばカードリーダ1を上位装置から取り外して盗もうとした場合には、マイクロスイッチSW2が非導通状態となることによって、揮発性メモリ3に格納されたプログラム又はデータが自動的に消去され、セキュリティが保たれることになる。   In addition, after the card reader 1 is electrically connected to a host device such as ATM, power is supplied to the volatile memory 3 via the microswitch SW1 and the microswitch SW2 connected in series. Therefore, for example, if the cover is opened illegally to access the memory or the inside of the card reader 1, the micro switch SW1 becomes non-conductive, and for example, the card reader 1 is removed from the host device and stolen. In other cases, the microswitch SW2 is turned off, so that the program or data stored in the volatile memory 3 is automatically erased, and security is maintained.

迂回回路22は、励磁電流が供給されるとメーク接点及びブレーク接点が動作する第1のリレーRL1及び第2のリレーRL2と、12V電源からインターフェース6を介して電流(例えば最大1Aの電流)が流れると(溶解して)切断されるヒューズFと、電流を一方向に流す整流機能を有する整流ダイオードDと、からなる。なお、ヒューズFは、抵抗線を溶断するタイプのものであってもよいし、抵抗線の発熱により低溶融合金を溶解するタイプのものであってもよい。特に、抵抗線を溶断するタイプのものを用いることによって、迂回回路22を安価に製造することができる。   The detour circuit 22 receives a current (for example, a current of up to 1 A) from the first relay RL1 and the second relay RL2 in which the make contact and the break contact operate when an excitation current is supplied, and the interface 6 from the 12V power supply. It consists of a fuse F that is cut (melted) when it flows, and a rectifier diode D that has a rectifying function to flow current in one direction. The fuse F may be of a type that melts the resistance wire, or may be of a type that melts the low melting alloy by the heat generated by the resistance wire. In particular, the bypass circuit 22 can be manufactured at low cost by using a type that melts the resistance wire.

この迂回回路22の回路動作について、図4〜図7を用いて以下に詳述する。   The circuit operation of the bypass circuit 22 will be described in detail below with reference to FIGS.

[回路動作]
図4は、本発明の実施の形態に係るカードリーダ1が工場等で製造され、市場に設置されるまでの回路動作の概要を示すフローチャートである。なお、ここでの回路動作は、特に、迂回回路22の回路動作に着目して説明する。
[Circuit operation]
FIG. 4 is a flowchart showing an outline of circuit operation until the card reader 1 according to the embodiment of the present invention is manufactured in a factory or the like and installed in the market. The circuit operation here will be described by paying particular attention to the circuit operation of the bypass circuit 22.

図4において、まず、工場においてカードリーダ1が製造され、電源供給回路2が実装された回路基板の回路実装面を保護するカバーが取り付けられると、マイクロスイッチSW1が導通状態となる(ステップS1)。   In FIG. 4, first, when the card reader 1 is manufactured in a factory and a cover for protecting the circuit mounting surface of the circuit board on which the power supply circuit 2 is mounted is attached, the microswitch SW1 becomes conductive (step S1). .

次いで、揮発性メモリ3に対してバックアップ電源からの電力の供給が行われる(ステップS2)。より具体的には、図5を用いて説明する。   Next, power is supplied from the backup power source to the volatile memory 3 (step S2). More specifically, a description will be given with reference to FIG.

図5は、図3に示す電気的構成において、図4のステップS2の処理(電力供給)が実行されている様子を説明するための回路図である。バックアップ電源からの電流の流れを、太線矢印を用いて表す。なお、図5において2個の端子「A」は、電気的に接続されていることを表す。また、図5では、図3に示す回路要素と同じものについては、同符号で示すものとする。   FIG. 5 is a circuit diagram for explaining that the process (power supply) in step S2 of FIG. 4 is executed in the electrical configuration shown in FIG. The current flow from the backup power supply is represented by a thick arrow. In FIG. 5, two terminals “A” indicate that they are electrically connected. In FIG. 5, the same components as those shown in FIG. 3 are denoted by the same reference numerals.

図5において、バックアップ電源(例えば5V)からの電流は、インターフェース5の所定端子→マイクロスイッチSW1→整流ダイオードD→第2のリレーRL2の7ピン→第2のリレーRL2の6ピン→ヒューズF→第1のリレーRL1の3ピン→第1のリレーRL1の2ピン→揮発性メモリ3、という順に流れる。   In FIG. 5, the current from the backup power source (for example, 5V) is as follows: predetermined terminal of interface 5 → micro switch SW1 → rectifier diode D → 7 pin of second relay RL2 → 6 pin of second relay RL2 → fuse F → It flows in the order of 3 pins of the first relay RL 1 → 2 pins of the first relay RL 1 → volatile memory 3.

このようにして、揮発性メモリ3に電力供給が行われた後、インターフェース6と電気的に接続され、カードリーダ1のメイン基板に実装されたCPU(図示せず)によって、揮発性メモリ3に必要なプログラム又はデータの書き込みが行われる。その後、工場からATM等の上位装置が設置された場所まで運ばれることとなるが、このとき、マイクロスイッチSW2は無効化されている。すなわち、マイクロスイッチSW2が導通状態になっても非導通状態になっても揮発性メモリ3への電力供給が途絶えない。従って、工場等で揮発性メモリ3にロードしたプログラムやデータを、市場に設置する前に誤って消去してしまうのを防ぐことができる。   After power is supplied to the volatile memory 3 in this way, the volatile memory 3 is electrically connected to the interface 6 and is connected to the volatile memory 3 by a CPU (not shown) mounted on the main board of the card reader 1. A necessary program or data is written. After that, it is transported from the factory to the place where the host device such as ATM is installed. At this time, the micro switch SW2 is invalidated. That is, the power supply to the volatile memory 3 is not interrupted even when the microswitch SW2 is turned on or off. Therefore, it is possible to prevent the program or data loaded in the volatile memory 3 at a factory or the like from being accidentally erased before being installed in the market.

次いで、ATM等の上位装置が設置された場所において、カードリーダ1を上位装置に取り付けると、マイクロスイッチSW2が導通状態となる(ステップS3)。そして、カードリーダ1を上位装置と電気的に接続すると(ステップS4)、迂回回路22のヒューズFに電流が流れることになる。より具体的には、図6を用いて説明する。   Next, when the card reader 1 is attached to the host device at a place where a host device such as ATM is installed, the microswitch SW2 is turned on (step S3). When the card reader 1 is electrically connected to the host device (step S4), a current flows through the fuse F of the bypass circuit 22. More specifically, a description will be given with reference to FIG.

図6は、図3に示す電気的構成において、図4のステップS4の処理(上位装置に接続)が実行されている様子を説明するための回路図である。上位装置の電源からの電流の流れを、太線矢印を用いて表す。なお、図6において2個の端子「B」は、電気的に接続されていることを表す。また、図6では、図3に示す回路要素と同じものについては、同符号で示すものとする。   FIG. 6 is a circuit diagram for explaining a state in which the process of step S4 in FIG. 4 (connected to the host device) is executed in the electrical configuration shown in FIG. The flow of current from the power supply of the host device is represented by a thick line arrow. In FIG. 6, two terminals “B” represent that they are electrically connected. In FIG. 6, the same components as those shown in FIG. 3 are denoted by the same reference numerals.

図6において、インターフェース6の所定端子より、上位装置の電源からの電力(電流)が、励磁電流として第1のリレーRL1のリレーコイルに流れることによって、第1のリレーRL1が作動して3ピンと4ピンが短絡される。これと同時に、第1のリレーRL1の5ピンと6ピンも短絡される。そうすると、上位装置の電源からの電力(電流)は、励磁電流として第2のリレーRL2のリレーコイルにも流れ、第2のリレーRL2が作動して5ピンと6ピンが短絡される。その結果、上位装置の電源(例えば12V)からの電流は、インターフェース6の所定端子→第1のリレーRL1の4ピン→第1のリレーRL1の3ピン→ヒューズF→第2のリレーRL2の6ピン→第2のリレーRL2の5ピン→PG、という順に流れる。   In FIG. 6, the power (current) from the power supply of the host device flows from the predetermined terminal of the interface 6 as the exciting current to the relay coil of the first relay RL1, so that the first relay RL1 is activated and the pin 3 Pin 4 is shorted. At the same time, pins 5 and 6 of the first relay RL1 are also short-circuited. Then, the power (current) from the power supply of the host device also flows as an exciting current to the relay coil of the second relay RL2, and the second relay RL2 is activated to short-circuit the 5th pin and the 6th pin. As a result, the current from the power supply (for example, 12V) of the host device is obtained from the predetermined terminal of the interface 6 → the 4th pin of the first relay RL1 → the 3rd pin of the first relay RL1 → the fuse F → the 6th of the second relay RL2. It flows in the order of pin → 5 pin of second relay RL2 → PG.

なお、第2のリレーの7ピンとマイクロスイッチSW1との間には、整流ダイオードDが存在しており、仮に、第1のリレーRL1が作動するタイミングと、第2のリレーRL2が作動するタイミングと、の間にタイムラグが生じ、上位装置の電源からの電流が、第2のリレーの6ピンと7ピンを介して流れようとしたとしても、流れることはない。従って、上位装置からの電源→バックアップ電源、という経路で1A弱の電流が流れるの(逆流)を防ぐことができ、ひいてはバックアップ電源の損傷を防ぐことができる。   Note that a rectifier diode D exists between the 7th pin of the second relay and the microswitch SW1, and it is assumed that the timing at which the first relay RL1 operates and the timing at which the second relay RL2 operates. , A time lag occurs, and the current from the power supply of the host device does not flow even if it tries to flow through pins 6 and 7 of the second relay. Therefore, it is possible to prevent a current of less than 1 A from flowing through the path from the power supply from the host device to the backup power supply (reverse flow), and thus to prevent damage to the backup power supply.

次いで、上位装置の電源(例えば12V)からの電流(例えば1A弱)がヒューズFに流れると、このヒューズFは、溶解して切断される(ステップS5)。そうすると、揮発性メモリ3に対する電力供給経路が、マイクロスイッチSW2を通過するものに切り替わることになる。より具体的には、図7を用いて説明する。   Next, when a current (for example, less than 1 A) from the power supply (for example, 12 V) of the host device flows into the fuse F, the fuse F is melted and cut (step S5). Then, the power supply path for the volatile memory 3 is switched to one that passes through the micro switch SW2. More specifically, a description will be given with reference to FIG.

図7は、図3に示す電気的構成において、図4のステップS5の処理(ヒューズF切断)が実行された後の様子を説明するための回路図である。バックアップ電源からの電流の流れを、太線矢印を用いて表す。なお、図7において2個の端子「A」は、電気的に接続されていることを表す。また、図7では、図3に示す回路要素と同じものについては、同符号で示すものとする。   FIG. 7 is a circuit diagram for explaining a state after the process of step S5 of FIG. 4 (fuse F cutting) is performed in the electrical configuration shown in FIG. The current flow from the backup power supply is represented by a thick arrow. In FIG. 7, two terminals “A” represent that they are electrically connected. In FIG. 7, the same circuit elements as those shown in FIG. 3 are denoted by the same reference numerals.

図7において、ステップS5の処理によってヒューズFが切断されると、迂回回路22は非導通状態になるため、第1のリレーRL1及び第2のリレーRL2への励磁電流の供給が途絶え、両者は作動しなくなる。そうすると、第1のリレーRL1及び第2のリレーRL2のリレー接点は、図6に示すものから図5に示すものに戻ることとなる。しかしながら、迂回回路22は、ヒューズFの切断により非導通状態となっているため(図6中、×印で示す)、揮発性メモリ3に対する電力供給経路は、マイクロスイッチSW2を通過するものに切り替わることになる。その結果、バックアップ電源(例えば5V)からの電流は、インターフェース5の所定端子→マイクロスイッチSW1→マイクロスイッチSW2→揮発性メモリ3、という順に流れる。   In FIG. 7, when the fuse F is cut by the process of step S5, the bypass circuit 22 is in a non-conductive state, so that the supply of excitation current to the first relay RL1 and the second relay RL2 is interrupted. It will not work. If it does so, the relay contact of 1st relay RL1 and 2nd relay RL2 will return to what is shown in FIG. 5 from what is shown in FIG. However, since the bypass circuit 22 is in a non-conductive state by cutting the fuse F (indicated by x in FIG. 6), the power supply path to the volatile memory 3 is switched to that passing through the microswitch SW2. It will be. As a result, the current from the backup power source (for example, 5V) flows in the order of a predetermined terminal of the interface 5 → microswitch SW1 → microswitch SW2 → volatile memory 3.

このようにして、電力供給経路の切り替えが行われた後、カードリーダ1の回路動作は終了する。これ以後、例えばカバーを不正に開けてメモリやカードリーダ1の内部にアクセスしようとした場合、又は、例えばカードリーダ1を上位装置から取り外して盗もうとした場合には、マイクロスイッチSW1又はマイクロスイッチSW2が非導通状態となることによって、揮発性メモリ3に対する電力供給が途絶え、揮発性メモリ3に格納されたプログラム又はデータが自動的に消去され、セキュリティが保たれることになる。   In this way, after the power supply path is switched, the circuit operation of the card reader 1 ends. Thereafter, for example, when the cover is illegally opened to try to access the memory or the inside of the card reader 1, or when the card reader 1 is removed from the host device and stolen, for example, the micro switch SW1 or the micro switch When SW2 becomes non-conductive, power supply to the volatile memory 3 is interrupted, and the program or data stored in the volatile memory 3 is automatically erased, and security is maintained.

[変形例]
図8は、本発明の他の実施の形態に係るカードリーダ1の迂回回路22の電気的構成を示すブロック図である。
[Modification]
FIG. 8 is a block diagram showing an electrical configuration of the detour circuit 22 of the card reader 1 according to another embodiment of the present invention.

上述した本発明の実施の形態に係るカードリーダ1では、上位装置の電源からの電流によってヒューズFを適切に切断するために、第1のリレーRL1及び第2のリレーRL2を用いることとしたが、本発明はこれに限られず、例えば、図8に示すように、IC(トランジスタを含む)等を用いることも可能である。例えば、上位装置の電源からの電流が迂回回路22に供給されて、所定のタイムラグを経て、ヒューズFに電流を流す、といったようなことが可能になり、ヒューズFを切断するタイミングをコントロールすることができる。   In the card reader 1 according to the embodiment of the present invention described above, the first relay RL1 and the second relay RL2 are used in order to appropriately cut the fuse F by the current from the power supply of the host device. The present invention is not limited to this. For example, as shown in FIG. 8, an IC (including a transistor) or the like can be used. For example, the current from the power supply of the host device is supplied to the bypass circuit 22 and the current flows through the fuse F after a predetermined time lag, and the timing for cutting the fuse F is controlled. Can do.

本発明に係る電子機器装置は、工場等でメモリにロードしたプログラムやデータを、市場に設置する前に誤って消去してしまうのを防ぐことが可能なものとして有用である。   The electronic device device according to the present invention is useful as a device that can prevent a program or data loaded in a memory at a factory or the like from being accidentally erased before being installed in the market.

、本発明の実施の形態に係るカードリーダにおける揮発性メモリに対する電力供給系統の概略を説明するためのブロック図である。FIG. 2 is a block diagram for explaining an outline of a power supply system for a volatile memory in the card reader according to the embodiment of the present invention. 本発明の実施の形態に係るカードリーダにおける揮発性メモリに対し、バックアップ電源から電力を供給する流れを説明するためのブロック図である。It is a block diagram for demonstrating the flow which supplies electric power from a backup power supply with respect to the volatile memory in the card reader which concerns on embodiment of this invention. 本発明の実施の形態に係るカードリーダにおける揮発性メモリに対する電力供給系統の電気的構成を示す回路図である。It is a circuit diagram which shows the electric constitution of the electric power supply system with respect to the volatile memory in the card reader which concerns on embodiment of this invention. 本発明の実施の形態に係るカードリーダが工場等で製造され、市場に設置されるまでの回路動作の概要を示すフローチャートである。It is a flowchart which shows the outline | summary of the circuit operation | movement until the card reader which concerns on embodiment of this invention is manufactured in a factory etc. and installed in a market. 図3に示す電気的構成において、図4のステップS2の処理(電力供給)が実行されている様子を説明するための回路図である。FIG. 5 is a circuit diagram for explaining a state in which the process (power supply) in step S2 of FIG. 4 is executed in the electrical configuration shown in FIG. 図3に示す電気的構成において、図4のステップS4の処理(上位装置に接続)が実行されている様子を説明するための回路図である。FIG. 4 is a circuit diagram for explaining a state in which the process of step S4 in FIG. 4 (connected to a host device) is executed in the electrical configuration shown in FIG. 図3に示す電気的構成において、図4のステップS5の処理(ヒューズF切断)が実行された後の様子を説明するための回路図である。FIG. 4 is a circuit diagram for explaining a state after the process of step S5 of FIG. 4 (fuse F cutting) is executed in the electrical configuration shown in FIG. 本発明の他の実施の形態に係るカードリーダの迂回回路の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of the detour circuit of the card reader which concerns on other embodiment of this invention.

符号の説明Explanation of symbols

1 カードリーダ
2 電源供給回路
3 揮発性メモリ
4 バックアップ電源
21 第1のスイッチ
22 迂回回路
23 第2のスイッチ
DESCRIPTION OF SYMBOLS 1 Card reader 2 Power supply circuit 3 Volatile memory 4 Backup power supply 21 1st switch 22 Detour circuit 23 2nd switch

Claims (6)

プログラム又はデータが格納され、電力供給の停止を契機として記憶内容が消去される記憶手段と、
前記記憶手段に電力を供給するバックアップ電源と、を有し、
前記記憶手段と前記バックアップ電源とを電気的に接続する電源供給回路を備える電子機器装置において、
前記電源供給回路は、外部電源からの電力が供給されると非導通状態に遷移する迂回回路を備えることを特徴とする電子機器装置。
Storage means for storing a program or data and erasing the stored content when power supply is stopped;
A backup power supply for supplying power to the storage means,
In an electronic device apparatus comprising a power supply circuit that electrically connects the storage means and the backup power source,
The electronic device apparatus, wherein the power supply circuit includes a bypass circuit that transitions to a non-conduction state when power from an external power supply is supplied.
前記迂回回路は、外部電源からの電力が励磁電流として供給される第1のリレー及び第2のリレーと、ヒューズと、を備え、
前記ヒューズは、前記第1のリレーのブレーク接点を介して前記記憶手段と電気的に接続されるとともに、前記第2のリレーのブレーク接点を介して前記バックアップ電源と電気的に接続され、
外部電源からの電力が前記第1のリレーのメーク接点を介して供給されることを特徴とする請求項1記載の電子機器装置。
The bypass circuit includes a first relay and a second relay to which power from an external power source is supplied as an exciting current, and a fuse.
The fuse is electrically connected to the storage means via a break contact of the first relay, and electrically connected to the backup power source via a break contact of the second relay,
2. The electronic device apparatus according to claim 1, wherein electric power from an external power source is supplied through a make contact of the first relay.
前記迂回回路は、さらに、電流を一方向に流す整流機能を有する整流ダイオードを備え、
前記第2のリレーのブレーク接点は、前記整流ダイオードのカソードと接続されるとともに、
前記バックアップ電源は、前記整流ダイオードのアノードと接続されることを特徴とする請求項1又は2記載の電子機器装置。
The bypass circuit further includes a rectifying diode having a rectifying function of flowing a current in one direction,
The break contact of the second relay is connected to the cathode of the rectifier diode,
The electronic device apparatus according to claim 1, wherein the backup power source is connected to an anode of the rectifier diode.
前記電子機器装置は、さらに、前記バックアップ電源と直列に接続された第1のスイッチと、
前記電子機器装置に取り付けられ、前記電源供給回路が実装された回路基板と、
前記回路基板の回路実装面を保護するカバーと、を備え、
前記第1のスイッチは、前記カバーが前記回路基板から取り外されたときに非導通状態となることを特徴とする請求項1から3のいずれか記載の電子機器装置。
The electronic apparatus device further includes a first switch connected in series with the backup power source,
A circuit board mounted on the electronic device device and mounted with the power supply circuit;
A cover for protecting the circuit mounting surface of the circuit board,
4. The electronic device apparatus according to claim 1, wherein the first switch is turned off when the cover is removed from the circuit board. 5.
前記電子機器装置は、さらに、前記バックアップ電源と直列に接続されるとともに、前記迂回回路と並列に接続された第2のスイッチを備え、
前記第2のスイッチは、前記電子機器装置が上位装置から取り外されたときに非導通状態となることを特徴とする請求項1から4のいずれか記載の電子機器装置。
The electronic device apparatus further includes a second switch connected in series with the backup power source and connected in parallel with the bypass circuit,
5. The electronic device apparatus according to claim 1, wherein the second switch is in a non-conductive state when the electronic device apparatus is removed from a host device.
前記記憶手段に格納されるプログラム又はデータは、前記電子機器装置が外部電源から電力の供給を受ける前に、前記記憶手段に予め格納されることを特徴とする請求項1から5のいずれか記載の電子機器装置。
6. The program or data stored in the storage unit is stored in the storage unit in advance before the electronic device is supplied with electric power from an external power source. Electronic device equipment.
JP2004369608A 2004-12-21 2004-12-21 Electronic equipment Expired - Fee Related JP4565154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004369608A JP4565154B2 (en) 2004-12-21 2004-12-21 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369608A JP4565154B2 (en) 2004-12-21 2004-12-21 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2006178640A true JP2006178640A (en) 2006-07-06
JP4565154B2 JP4565154B2 (en) 2010-10-20

Family

ID=36732711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369608A Expired - Fee Related JP4565154B2 (en) 2004-12-21 2004-12-21 Electronic equipment

Country Status (1)

Country Link
JP (1) JP4565154B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133695A1 (en) * 2008-04-30 2009-11-05 日本電産サンキョー株式会社 Method for detecting the improper removal of electronic equipment
JP2020011629A (en) * 2018-07-19 2020-01-23 いすゞ自動車株式会社 Power supply device and vehicle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318689A (en) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd Reader/writer with security protection function
JPH0695973A (en) * 1992-09-17 1994-04-08 Ricoh Co Ltd Facsimile equipment
JPH06131268A (en) * 1992-10-16 1994-05-13 Toshiba Corp Processor
JP2003047170A (en) * 2001-07-31 2003-02-14 Rhythm Watch Co Ltd Power supply circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318689A (en) * 1991-04-18 1992-11-10 Matsushita Electric Ind Co Ltd Reader/writer with security protection function
JPH0695973A (en) * 1992-09-17 1994-04-08 Ricoh Co Ltd Facsimile equipment
JPH06131268A (en) * 1992-10-16 1994-05-13 Toshiba Corp Processor
JP2003047170A (en) * 2001-07-31 2003-02-14 Rhythm Watch Co Ltd Power supply circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133695A1 (en) * 2008-04-30 2009-11-05 日本電産サンキョー株式会社 Method for detecting the improper removal of electronic equipment
US8397103B2 (en) 2008-04-30 2013-03-12 Nidec Sankyo Corporation Method for detecting the improper removal of electronic equipment
JP2020011629A (en) * 2018-07-19 2020-01-23 いすゞ自動車株式会社 Power supply device and vehicle
JP7139747B2 (en) 2018-07-19 2022-09-21 いすゞ自動車株式会社 power supply and vehicle

Also Published As

Publication number Publication date
JP4565154B2 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
US8375253B2 (en) Detection of a fault by long disturbance
JP2006514357A (en) Torrent resistant packaging and approach
CA2277905C (en) Non-contact type ic card
MXPA01012839A (en) Device for processing data and corresponding method.
CN101178760B (en) Method and system for securing personal computing devices from unauthorized data copying and removal
JP4565154B2 (en) Electronic equipment
CN111400136A (en) Server-dedicated GPU fault protection device, method, equipment and medium
JP4941144B2 (en) Communication control device
JPH1166246A (en) Detecting device for incomplete mounting of connector
JPH10208491A (en) Semiconductor device and its application system
US7463527B2 (en) Method and apparatus for collecting data related to the status of an electrical power system
US20070239959A1 (en) Device for testing the Structural Coverage of a Software Program and a Method Implementing the Device
JP2010134856A (en) Nonvolatile storage medium writing circuit, nonvolatile storage medium writing method, and program
JP2007175373A (en) Method for detecting opening/closing of lid in electronic apparatus, and lid fixing mechanism in electronic apparatus
US8452989B1 (en) Providing security to an electronic device
KR20080110890A (en) Security storage of electronic keys within volatile memories
WO1994020938A1 (en) Fire alarm receiver and fire alarm system
US6765826B2 (en) Write protection control for electronic assemblies
CN111612934B (en) Shell unsealing recording device and system for recording whether shell is detached from circuit substrate
JP4013833B2 (en) Power supply control system
US4734883A (en) Magnetic bubble memory purge and verification system
Gupta Complying with the Latest Standards
JP2006202090A (en) Memory module with radio function
JP2003132687A (en) Write-in method for flash rom
CN2724083Y (en) Renewal card while power cut-off

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees