JP2006165393A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2006165393A JP2006165393A JP2004357081A JP2004357081A JP2006165393A JP 2006165393 A JP2006165393 A JP 2006165393A JP 2004357081 A JP2004357081 A JP 2004357081A JP 2004357081 A JP2004357081 A JP 2004357081A JP 2006165393 A JP2006165393 A JP 2006165393A
- Authority
- JP
- Japan
- Prior art keywords
- post
- hole
- resin layer
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
この発明は、WL−CSP(ウエハレベルチップスケールパッケージ:Wafer Level-Chip Scale Package)の半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device of WL-CSP (Wafer Level-Chip Scale Package) and a manufacturing method thereof.
最近、半導体装置の小型化、高機能化および高性能化を可能にするWL−CSPの実用化が進んでいる。WL−CSPでは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップのサイズがパッケージサイズとなる。
WL−CSPの半導体装置は、図5に示すように、半導体チップ101の表面がパッシベーション膜102で覆われている。このパッシベーション膜102には、半導体チップ101の表面に形成された内部配線の一部を電極パッド103として露出させるためのパッド開口104が形成されている。また、パッシベーション膜102上には、ポリイミド層105が積層されている。さらに、ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介して電極パッド103に接続されている。そして、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層108が積層され、再配線106は、その封止樹脂層108を貫通する円柱状のポスト109を介して、封止樹脂層108の表面に配設された半田ボール110に接続されている。WL−CSPの半導体装置は、半田ボール110が実装基板上のパッドに接続されることによって、実装基板への実装(実装基板に対する電気的および機械的な接続)が達成される。
Recently, practical application of WL-CSP that enables miniaturization, high functionality, and high performance of semiconductor devices has been advanced. In the WL-CSP, the packaging process is completed in a wafer state, and the size of each chip cut out by dicing becomes the package size.
In the WL-CSP semiconductor device, the surface of the
このような半導体装置の製造工程では、まず、複数の半導体チップが作り込まれたウエハが用意される。ウエハの表面は、パッシベーション膜102によって被覆されている。次いで、パッシベーション膜102上に、ポリイミド層105および再配線106が形成される。さらに、再配線106上の所定位置に、めっきなどの手法によってポスト109が形成された後、パッシベーション膜102上に、封止樹脂層108の材料であるエポキシ樹脂がポスト109を埋没させるように供給される。そして、そのエポキシ樹脂の硬化後に、エポキシ樹脂の表面がグラインダで研削されて、ポスト109の表面(先端面)がエポキシ樹脂から露出される。
In the manufacturing process of such a semiconductor device, first, a wafer in which a plurality of semiconductor chips are formed is prepared. The surface of the wafer is covered with a
ところが、ポスト109を形成する銅などの金属材料は、延性を有しているため、グラインダによるエポキシ樹脂の研削時に、そのグラインダにつられて、図5に仮想線で示すように、ポスト109の先端部が、封止樹脂層108(エポキシ樹脂)の表面上に延びて拡がる(だれる)。このようなポスト109のだれは、たとえば、複数のポスト109間での短絡などの問題を生じるおそれがある。
However, since the metal material such as copper forming the
そこで、グラインダによるエポキシ樹脂の研削後には、封止樹脂層108の表面にアンモニア系のエッチング液が供給されて、封止樹脂層108の表面に延びて拡がった金属材料を除去するためのエッチング処理が行われる。このエッチング処理の後、ポスト109の先端面(表面)に半田ボール110が形成される。そして、ウエハ内の各半導体チップ間に設定されたダイシングラインに沿って、パッシベーション膜102および封止樹脂層108とともにウエハが切断(ダイシング)されることにより、図5に示すWL−CSPの半導体装置が得られる。
しかるに、エッチング処理後は、図5に示すように、ポスト109の先端面の位置が封止樹脂層108の表面の位置よりも一段低くなり、ポスト109の先端面は、封止樹脂層108のポスト109と接触する側面(ポスト109を貫通させる貫通孔の内面)に対して直角をなす平坦面となる。そのため、ポスト109の先端面上に形成される半田ボール110は、ポスト109の軸線方向に沿って切断したときの断面において、ポスト109側の端部(基端部)が、ポスト109の先端面および封止樹脂層108の側面に接する直角な角部111を有する形状となる。このような角部111には応力が集中しやすく、その応力によって、半田ボール110にクラックが入るなどの損傷を生じるおそれがあった。
However, after the etching process, as shown in FIG. 5, the position of the tip surface of the
そこで、この発明の目的は、ポスト上の外部接続端子の応力集中による損傷を防止することができる半導体装置およびその製造方法を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of preventing damage due to stress concentration of external connection terminals on a post and a method for manufacturing the same.
前記の目的を達成するための請求項1記載の発明は、WL−CSPの半導体装置であって、半導体チップ(1)と、この半導体チップの表面上に積層され、前記半導体チップの表面と直交する方向に貫通して形成された貫通孔(51)を有する封止樹脂層(5)と、前記貫通孔内において、少なくとも先端部と前記貫通孔の内面(511)との間に隙間を空けて設けられた金属製のポスト(6)と、このポストの先端部上に配置され、前記封止樹脂層の表面から突出する外部接続端子(7)とを含むことを特徴とする半導体装置である。
The invention according to
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、ポストの先端部と封止樹脂層に形成された貫通孔の内面との間に隙間が形成されているので、外部接続端子の基端部は、ポストの先端面および貫通孔の内面に接するような角部を有しない。そのため、外部接続端子の基端部への応力集中を防止することができ、応力集中による外部接続端子の損傷を防止することができる。
In addition, the alphanumeric characters in parentheses represent corresponding components in the embodiments described later. The same applies hereinafter.
According to this configuration, since the gap is formed between the front end portion of the post and the inner surface of the through hole formed in the sealing resin layer, the base end portion of the external connection terminal is connected to the front end surface of the post and the through hole. There are no corners that contact the inner surface of the hole. Therefore, stress concentration on the base end portion of the external connection terminal can be prevented, and damage to the external connection terminal due to stress concentration can be prevented.
また、請求項2記載の発明は、前記外部接続端子は、前記ポスト側の基端部が、前記ポストの先端部の表面に沿って、前記ポストの先端部と前記貫通孔の内面との間の隙間に入り込んでいることを特徴とする請求項1記載の半導体装置である。
この構成によれば、外部接続端子の基端部は、ポストの先端部の表面に沿って、ポストの先端部と貫通孔の内面との間の隙間に入り込み、角部を有していないので、外部接続端子の基端部への応力集中を一層防止することができ、応力集中による外部接続端子の損傷を効果的に防止することができる。
According to a second aspect of the present invention, in the external connection terminal, the base end portion on the post side is between the tip end portion of the post and the inner surface of the through hole along the surface of the tip end portion of the post. The semiconductor device according to
According to this configuration, the proximal end portion of the external connection terminal enters the gap between the distal end portion of the post and the inner surface of the through hole along the surface of the distal end portion of the post, and has no corner portion. Further, stress concentration on the base end portion of the external connection terminal can be further prevented, and damage to the external connection terminal due to stress concentration can be effectively prevented.
また、請求項3記載の発明は、前記ポストは、前記封止樹脂層の表面とほぼ平行な平坦状の先端面(61)と、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜する傾斜側面(62)と、前記貫通孔の貫通方向に沿った断面形状が略円弧状を有し、前記先端面と前記傾斜側面とを連続する連続面(63)とを備えていることを特徴とする請求項1または2に記載の半導体装置である。
According to a third aspect of the present invention, the post has a flat front end surface (61) substantially parallel to the surface of the sealing resin layer and a larger gap toward the front end side with respect to the inner surface of the through hole. Inclined side surface (62) which inclines like this, and the cross-sectional shape along the penetration direction of the said through-hole has a substantially circular arc shape, The continuous surface (63) which continues the said front end surface and the said inclined side surface is provided. The semiconductor device according to
この構成によれば、外部接続端子の基端部を、断面略円弧状の連続面に沿って、その連続面と貫通孔の内面との間の隙間に確実に入り込ませることができ、さらには傾斜側面と貫通孔の内面との間の隙間にまで入り込ませることもできる。
また、請求項4記載の発明は、前記ポストは、前記封止樹脂層の表面とほぼ平行な平坦状の先端面(61)と、前記貫通孔の内面に対して先端側ほど大きな隙間を生じるように傾斜する傾斜側面(62)と、前記貫通孔の内面に対して前記傾斜側面よりも大きな角度で傾斜し、前記先端面と前記傾斜側面とを連続する連続面(64)とを備えていることを特徴とする請求項1または2に記載の半導体装置である。
According to this configuration, the base end portion of the external connection terminal can surely enter the gap between the continuous surface and the inner surface of the through hole along the continuous surface having a substantially arc-shaped cross section. It is also possible to enter the gap between the inclined side surface and the inner surface of the through hole.
According to a fourth aspect of the present invention, the post has a flat front end surface (61) substantially parallel to the surface of the sealing resin layer and a larger gap toward the front end side with respect to the inner surface of the through hole. And a continuous surface (64) that is inclined at a larger angle than the inclined side surface with respect to the inner surface of the through hole and that continues the tip surface and the inclined side surface. The semiconductor device according to
この構成によれば、外部接続端子の基端部を、傾斜側面よりも大きな角度で傾斜する連続面に沿って、その連続面と貫通孔の内面との間の隙間に確実に入り込ませることができ、さらには傾斜側面と貫通孔の内面との間の隙間にまで入り込ませることもできる。
また、請求項5記載の発明は、WL−CSPの半導体装置を製造する方法であって、複数の半導体チップ(1)が作り込まれたウエハ(W)の表面上に、金属製のポスト(6)を形成するポスト形成工程と、前記ウエハの表面上に、前記ポストを埋没させるように封止樹脂層(5)を形成する封止樹脂層形成工程と、前記封止樹脂層の表面を研削して、前記ポストの先端面を前記封止樹脂層から露出させる研削工程と、この研削工程の後、前記封止樹脂層の表面上に硫酸過水系のエッチング液を供給して、前記ポストの一部をエッチングするエッチング工程とを含むことを特徴とする半導体装置の製造方法である。
According to this configuration, the base end portion of the external connection terminal can surely enter the gap between the continuous surface and the inner surface of the through hole along the continuous surface inclined at a larger angle than the inclined side surface. It is also possible to enter the gap between the inclined side surface and the inner surface of the through hole.
The invention according to
この方法により、請求項1ないし4に記載の半導体装置を製造することができる。
また、硫酸過水系のエッチング液を用いることによって、封止樹脂層上にレジストパターンなどを形成することなく、ポストを、そのポストの先端部と封止樹脂層においてポストを貫通する貫通孔の内面との間に隙間が生じるような形状にエッチングすることができる。そのため、封止樹脂層上に適当なレジストパターンを形成した後、その封止樹脂層上にアンモニア系のエッチング液を供給することによってポストを形成する手法に比べて、より簡単にポストを形成することができる。
By this method, the semiconductor device according to
Further, by using a sulfuric acid / hydrogen peroxide-based etching solution, without forming a resist pattern or the like on the sealing resin layer, the post can be connected to the tip of the post and the inner surface of the through hole that penetrates the post in the sealing resin layer. Can be etched into a shape in which a gap is formed between the two. Therefore, after forming an appropriate resist pattern on the sealing resin layer, the post is formed more easily than a method of forming a post by supplying an ammonia-based etching solution onto the sealing resin layer. be able to.
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、WL−CSPの半導体装置であり、半導体チップ1と、この半導体チップ1の表面(機能素子が形成されている側の面)を被覆するパッシベーション膜(表面保護膜)2と、このパッシベーション膜2上に積層された応力緩和層3と、この応力緩和層3上に形成された再配線4と、この再配線4上に積層された封止樹脂層5と、この封止樹脂層5を貫通して設けられたポスト6と、このポスト6の先端部上に配置された外部接続端子としての金属ボール7とを備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to an embodiment of the present invention. This semiconductor device is a WL-CSP semiconductor device, and includes a
半導体チップ1は、たとえば、平面視略矩形状に形成されている。
パッシベーション膜2は、酸化シリコンまたは窒化シリコンからなり、半導体チップ1の表面全域を被覆するように形成されている。このパッシベーション膜2には、半導体チップ1の表面に形成されたアルミニウムなどの金属からなる内部配線の一部を、電極パッド8として露出させるためのパッド開口21が形成されている。
The
The
応力緩和層3は、たとえば、ポリイミドからなり、パッシベーション膜の表面全域を被覆するように形成されている。この応力緩和層3は、半導体装置に応力が加わったときに、その応力を吸収して緩和する機能を有している。また、応力緩和層3には、電極パッド8と対向する位置にコンタクト孔31が貫通して形成されている。
再配線4は、たとえば、銅などの金属材料を用いて形成され、応力緩和層3の表面に沿って延びている。この再配線4は、応力緩和層3のコンタクト孔31を介して、電極パッド8に接続されている。
The
The
封止樹脂層5は、たとえば、エポキシ樹脂からなり、パッシベーション膜2、応力緩和層3および再配線4の表面を覆うように形成されている。この封止樹脂層5には、再配線4上において、たとえば、円筒状の内面511を有する貫通孔51が、半導体チップ1の表面と直交する方向に貫通して形成されている。また、封止樹脂層5は、表面が平坦面に形成されるとともに、その側面が半導体チップ1の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ1のサイズと等しい略直方体形状を有している。
The sealing
ポスト6は、たとえば、銅などの金属からなり、封止樹脂層5の貫通孔51内において、封止樹脂層5の表面よりも一段低く、少なくとも先端部と貫通孔51の内面511との間に隙間を生じるような形状に形成されている。具体的には、図2に示すように、ポスト6は、封止樹脂層5の表面とほぼ平行な平坦状の先端面61と、貫通孔51の内面511に対して先端側(再配線4側と反対側)ほど大きな隙間を生じるように傾斜する傾斜側面62と、貫通孔51の貫通方向(半導体チップ1の表面と直交する方向)に沿った断面形状が略円弧状を有し、先端面61と傾斜側面62とを連続する連続面63とを有する形状に形成されている。これにより、ポスト6の連続面63と貫通孔51の内面511との間には、ポスト6の傾斜側面62と貫通孔51の内面511との間の隙間よりも大きな隙間が形成され、ポスト6の傾斜側面62と貫通孔51の内面511との間の隙間は、再配線4に近づくにつれて徐々に間隔が狭まっている。
The
金属ボール7は、たとえば、半田などの金属材料を用いてボール状に形成されており、ポスト6を介して再配線4と電気的に接続されている。したがって、この金属ボール7が実装基板上のパッドに接続されることによって、この半導体装置の実装基板への実装(実装基板に対する電気的および機械的な接続)が達成される。また、金属ボール7の基端部は、その中央部が、ポスト6の先端面61に接合されるとともに、中央部の周囲の周縁部が、ポスト6の連続面63に沿って、その連続面63と貫通孔51の内面511との間の隙間に入り込み、さらには傾斜側面62と貫通孔51の内面との間の隙間にまで入り込んでいる。
The
このような構成によれば、ポスト6の先端部と封止樹脂層5に形成された貫通孔51の内面511との間に隙間が形成されているので、金属ボール7の基端部は、ポスト6の先端面61および貫通孔51の内面511に接するような角部を有しない。そのため、金属ボール7の基端部への応力集中を防止することができ、応力集中による金属ボール7の損傷を防止することができる。
According to such a configuration, since a gap is formed between the front end portion of the
また、この実施形態では、金属ボール7の基端部が、断面略円弧状の連続面63に沿って、その連続面63と貫通孔51の内面511との間の隙間に入り込み、さらには傾斜側面62と貫通孔51の内面との間の隙間にまで入り込んでおり、角部を有していないので、外部接続端子の基端部への応力集中を一層防止することができ、応力集中による外部接続端子の損傷を効果的に防止することができる。
Further, in this embodiment, the base end portion of the
図3は、この半導体装置の製造工程を工程順に示す断面図である。まず、図3(a)に示すように、複数の半導体チップ1が作り込まれたウエハWの表面を被覆するパッシベーション膜2にパッド開口21を形成した後、さらに、そのパッシベーション膜2上に応力緩和層3、再配線4およびポスト6を形成する。
次に、図3(b)に示すように、パッシベーション膜2上に、封止樹脂層5の材料である樹脂(たとえば、エポキシ樹脂)がポスト6を埋没させるように供給される。そして、その樹脂の硬化後に、樹脂(封止樹脂層5)の表面がグラインダで研削されて、図3(c)に示すように、ポスト6の表面(先端面)が封止樹脂層5から露出される。このとき、ポスト6を形成する金属材料が、その延性のために、グラインダにつられて、封止樹脂層5の表面における貫通孔51の周囲にだれる。
FIG. 3 is a cross-sectional view showing the manufacturing process of this semiconductor device in the order of steps. First, as shown in FIG. 3A, after a
Next, as shown in FIG. 3B, a resin (for example, epoxy resin) that is a material of the sealing
そこで、樹脂研削後、そのようなポスト6のだれた部分を除去するために、封止樹脂層5の表面に硫酸過水系のエッチング液(硫酸および過酸化水素水を含むエッチング液)が供給される。この硫酸過水系のエッチング液によって、ポスト6は、図3(d)に示すように、その先端面が封止樹脂層5の表面よりも一段低い位置に先端面61を有し、少なくとも先端部と貫通孔51の内面511との間に隙間を生じるような形状にエッチングされる。
Therefore, after removing the resin, a sulfuric acid / hydrogen peroxide-based etching solution (an etching solution containing sulfuric acid and hydrogen peroxide solution) is supplied to the surface of the sealing
このような形状(具体的には、図2を参照して説明した形状)のポスト6は、封止樹脂層5上に適当なレジストパターンを形成した後、その封止樹脂層5上にアンモニア系のエッチング液を供給することによっても形成することができるが、硫酸過水系のエッチング液を用いることによって、レジストパターンの形成工程を省略することができ、より簡単にポスト6を形成することができる。
The
エッチング処理の後、図3(e)に示すように、ポスト6の先端面に金属ボール7が形成される。そして、ウエハW内の各半導体チップ1間に設定されたダイシングラインに沿って、パッシベーション膜2および封止樹脂層5とともにウエハWが切断(ダイシング)されることにより、図1に示す構成の半導体装置が得られる。
図4は、ポスト6の他の形状を示す断面図である。この図4において、図2に示された各部に対応する部分には、図2の場合と同一の参照符号を付して示す。
After the etching process, a
FIG. 4 is a cross-sectional view showing another shape of the
この図4に示すポスト6は、先端面61と傾斜側面62とを連続する連続面64が、貫通孔51の内面511に対して傾斜側面62よりも大きな角度で傾斜しており、その先端部の形状が円錐台形状に形成されている。このような形状によっても、金属ボール7の基端部を、連続面64に沿って、その連続面64と貫通孔51の内面511との間の隙間に確実に入り込ませることができ、さらには傾斜側面62と貫通孔51の内面511との間の隙間にまで入り込ませることもできる。
In the
以上、この発明の2つの実施形態を説明したが、この発明はさらに他の形態で実施することもできる。たとえば、ポスト6は、封止樹脂層5の貫通孔51内において、封止樹脂層5の表面よりも一段低く、少なくとも先端部と貫通孔51の内面511との間に隙間を生じるような形状に形成されていれば、図2および図4に示す形状とは異なる形状に形成されていてもよい。
While the two embodiments of the present invention have been described above, the present invention can also be implemented in other forms. For example, the
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of the matters described in the claims.
1 半導体チップ
2 パッシベーション膜
5 封止樹脂層
6 ポスト
7 金属ボール
51 貫通孔
61 先端面
62 傾斜側面
63 連続面
64 連続面
511 内面
W ウエハ
DESCRIPTION OF
Claims (5)
半導体チップと、
この半導体チップの表面上に積層され、前記半導体チップの表面と直交する方向に貫通して形成された貫通孔を有する封止樹脂層と、
前記貫通孔内において、少なくとも先端部と前記貫通孔の内面との間に隙間を空けて設けられた金属製のポストと、
このポストの先端部上に配置され、前記封止樹脂層の表面から突出する外部接続端子とを含むことを特徴とする半導体装置。 A WL-CSP semiconductor device,
A semiconductor chip;
A sealing resin layer having a through hole laminated on the surface of the semiconductor chip and formed in a direction perpendicular to the surface of the semiconductor chip;
In the through hole, at least a metal post provided with a gap between the tip and the inner surface of the through hole,
A semiconductor device comprising: an external connection terminal disposed on a front end portion of the post and protruding from the surface of the sealing resin layer.
複数の半導体チップが作り込まれたウエハの表面上に、金属製のポストを形成するポスト形成工程と、
前記ウエハの表面上に、前記ポストを埋没させるように封止樹脂層を形成する封止樹脂層形成工程と、
前記封止樹脂層の表面を研削して、前記ポストの先端面を前記封止樹脂層から露出させる研削工程と、
この研削工程の後、前記封止樹脂層の表面上に硫酸過水系のエッチング液を供給して、前記ポストの一部をエッチングするエッチング工程とを含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a WL-CSP semiconductor device,
A post forming step of forming a metal post on the surface of a wafer on which a plurality of semiconductor chips are formed;
A sealing resin layer forming step of forming a sealing resin layer on the surface of the wafer so as to bury the post;
Grinding the surface of the sealing resin layer to expose the front end surface of the post from the sealing resin layer;
A method of manufacturing a semiconductor device comprising: an etching step of etching a part of the post by supplying a sulfuric acid / hydrogen peroxide-based etching solution onto the surface of the sealing resin layer after the grinding step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357081A JP4972280B2 (en) | 2004-12-09 | 2004-12-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357081A JP4972280B2 (en) | 2004-12-09 | 2004-12-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165393A true JP2006165393A (en) | 2006-06-22 |
JP4972280B2 JP4972280B2 (en) | 2012-07-11 |
Family
ID=36667048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357081A Active JP4972280B2 (en) | 2004-12-09 | 2004-12-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4972280B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045162A (en) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | Semiconductor device, method of manufacturing semiconductor device, and camera module |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151587A (en) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | Semiconductor integrated circuit package, its manufacture, and its mounting method |
JP2000174050A (en) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | Semiconductor chip and manufacture thereof |
JP2000353766A (en) * | 1999-04-06 | 2000-12-19 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JP2001168128A (en) * | 1999-12-09 | 2001-06-22 | Casio Comput Co Ltd | Method for fabricating semiconductor device |
JP2001244287A (en) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
JP2002141438A (en) * | 2000-01-14 | 2002-05-17 | I Ming Chen | Method for mounting semiconductor chip on board and semiconductor device suited to be mounted on board |
JP2003234430A (en) * | 2002-02-07 | 2003-08-22 | Casio Micronics Co Ltd | Semiconductor device and its manufacturing method |
JP2004006486A (en) * | 2002-05-31 | 2004-01-08 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004273592A (en) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | Semiconductor device and its fabricating process |
-
2004
- 2004-12-09 JP JP2004357081A patent/JP4972280B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151587A (en) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | Semiconductor integrated circuit package, its manufacture, and its mounting method |
JP2000174050A (en) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | Semiconductor chip and manufacture thereof |
JP2000353766A (en) * | 1999-04-06 | 2000-12-19 | Oki Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JP2001168128A (en) * | 1999-12-09 | 2001-06-22 | Casio Comput Co Ltd | Method for fabricating semiconductor device |
JP2002141438A (en) * | 2000-01-14 | 2002-05-17 | I Ming Chen | Method for mounting semiconductor chip on board and semiconductor device suited to be mounted on board |
JP2001244287A (en) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
JP2003234430A (en) * | 2002-02-07 | 2003-08-22 | Casio Micronics Co Ltd | Semiconductor device and its manufacturing method |
JP2004006486A (en) * | 2002-05-31 | 2004-01-08 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2004273592A (en) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | Semiconductor device and its fabricating process |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045162A (en) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | Semiconductor device, method of manufacturing semiconductor device, and camera module |
Also Published As
Publication number | Publication date |
---|---|
JP4972280B2 (en) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566232B1 (en) | Method of fabricating semiconductor device | |
JP4995551B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20090114436A1 (en) | Substrate structure | |
JP2004327855A (en) | Semiconductor device and its manufacturing method | |
JP2005252078A (en) | Semiconductor device and its manufacturing method | |
JP5279180B2 (en) | Semiconductor device | |
JP2011086773A (en) | Semiconductor device, circuit board, and electronic apparatus | |
JP2005166692A (en) | Semiconductor device and manufacturing method therefor | |
US20060024949A1 (en) | Method of manufacturing semiconductor device | |
US7511320B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2006294976A (en) | Semiconductor device and its manufacturing method | |
JP2002231854A (en) | Semiconductor device and its manufacturing method | |
JP5337404B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR100787892B1 (en) | Semiconductor package and methods of manufacturing the same | |
US8450844B2 (en) | Semiconductor package and method of manufacturing the same | |
JP2005026582A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP2008244383A (en) | Semiconductor device and its manufacturing method | |
JP2002222824A (en) | Semiconductor device and its manufacturing method | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JP4972280B2 (en) | Semiconductor device | |
US9437457B2 (en) | Chip package having a patterned conducting plate and method for forming the same | |
JP2005183868A (en) | Semiconductor device and its packaging structure | |
KR100605767B1 (en) | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus | |
US8853859B2 (en) | Passivation for wafer level—chip-scale package devices | |
US11581289B2 (en) | Multi-chip package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4972280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |