JP2006165223A - Substrate treatment method and equipment - Google Patents
Substrate treatment method and equipment Download PDFInfo
- Publication number
- JP2006165223A JP2006165223A JP2004353690A JP2004353690A JP2006165223A JP 2006165223 A JP2006165223 A JP 2006165223A JP 2004353690 A JP2004353690 A JP 2004353690A JP 2004353690 A JP2004353690 A JP 2004353690A JP 2006165223 A JP2006165223 A JP 2006165223A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- deflection
- processing
- amount
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、基板上に処理を施すための方法及び装置に関するものであり、例えば、アモルファスシリコンを用いた光起電力素子を大量生産する真空処理方法及び真空処理方法に関するものである。 The present invention relates to a method and an apparatus for performing processing on a substrate, for example, a vacuum processing method and a vacuum processing method for mass-producing photovoltaic elements using amorphous silicon.
従来、太陽電池等の光電変換素子の作製には真空処理装置が一般的に広く用いられており、特に太陽電池の作製方法としては、次の技術が知られている。 Conventionally, a vacuum processing apparatus has been widely used for producing photoelectric conversion elements such as solar cells, and the following techniques are known as methods for producing solar cells.
例えば、非単結晶半導体膜等を用いた太陽電池の作製には、一般的には、プラズマCVD法が広く用いられており、実用化されている。しかしながら、太陽電池においては、光電変換効率が十分に高く、特性安定に優れたものであり、且つ大量生産し得るものであることが基本的に要求される。そのためには、非単結晶半導体膜等を用いた太陽電池の作製においては、電気的、光学的、光導電的あるいは、機械的特性及び繰り返し使用での疲労特性あるいは使用環境特性の向上を図るとともに、大面積化、膜厚及び膜質の均一化を図りながら、しかも高速成膜によって再現性のある量産化を図らなければならず、これらのことが、今後改善すべき問題点として指摘されている。 For example, in general, a plasma CVD method is widely used and practically used for manufacturing a solar cell using a non-single-crystal semiconductor film or the like. However, solar cells are basically required to have sufficiently high photoelectric conversion efficiency, excellent characteristics stability, and capable of mass production. To that end, in the production of solar cells using non-single crystal semiconductor films, etc., the electrical, optical, photoconductive or mechanical characteristics, and the fatigue characteristics in repeated use or the environmental characteristics of use are improved. In addition, it is necessary to achieve mass production with high reproducibility by high-speed film formation while achieving large area, uniform film thickness and film quality, and these are pointed out as problems to be improved in the future. .
太陽電池を用いる発電方式にあっては、単位モジュールを直列または並列に接続し、ユニット化して所望の電流、電圧を得る形式が採用されることが多く、各モジュールにおいては断線やショートが生起しないことが要求される。加えて、各モジュール間の出力電圧や出力電流のバラツキのないことが重要である。こうしたことから、少なくとも単位モジュールを作製する段階でその最大の特性決定要素である半導体層そのものの特性均一性が確保されていることが要求される。そして、モジュール設計を易しくし、且つモジュール組み立て工程を簡略化できるようにする観点から、大面積にわたって特性均一性の優れた半導体堆積膜が提供されることが太陽電池の量産性を高め、生産コストの大幅な低減を達成せしめるについて要求される。 In the power generation method using solar cells, the unit modules are connected in series or in parallel to form a unit to obtain the desired current and voltage, and no disconnection or short circuit occurs in each module. Is required. In addition, it is important that there is no variation in output voltage or output current between modules. For this reason, it is required that the characteristic uniformity of the semiconductor layer itself, which is the largest characteristic determining element, is secured at least at the stage of manufacturing the unit module. From the viewpoint of facilitating module design and simplifying the module assembly process, the provision of a semiconductor deposited film with excellent characteristic uniformity over a large area increases the mass productivity of solar cells and increases the production cost. Is required to achieve a significant reduction in
太陽電池については、その重要構成要素たる半導体層は、いわゆるpn接合、pin接合等の半導体接合がなされている。a−Si等の薄膜半導体を用いる場合、ホスフィン(PH3)、ジボラン(B2H6)等のドーパントとなる元素を含む原料ガスであるシラン(SiH4)等を混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られ、所望の基体上にこれらの半導体膜を順次積層作製することによって容易に前述の半導体接合が達成できることが知られている。そしてこのことから、非単結晶半導体系の太陽電池を作製するについて、その各々の半導体層作製用の独立した成膜室を設け、該成膜室にて各々の半導体層の作製を行なう方法が提案されている。 As for the solar cell, the semiconductor layer, which is an important constituent element, has a semiconductor junction such as a so-called pn junction or pin junction. When a thin film semiconductor such as a-Si is used, glow discharge decomposition is performed by mixing silane (SiH 4 ), which is a source gas containing an element serving as a dopant such as phosphine (PH 3 ), diborane (B 2 H 6 ), or the like. Thus, it is known that a semiconductor film having a desired conductivity type can be obtained, and that the above-described semiconductor junction can be easily achieved by sequentially laminating these semiconductor films on a desired substrate. From this, for the production of a non-single-crystal semiconductor solar cell, there is a method of providing an independent film formation chamber for manufacturing each semiconductor layer and manufacturing each semiconductor layer in the film formation chamber. Proposed.
例えば特許文献1には、ロール・ツー・ロール(Roll to Roll)方式を採用した連続プラズマCVD装置が開示されている。この装置によれば、複数のグロー放電領域を設け、所望の幅の十分に長い可撓性の基体を、該基体が前記各グロー放電領域において必要とされる導電型の半導体層を堆積しつつ、前記基体をその長手方向に連続的に搬送せしめることによって、半導体接合を有するデバイスを連続作製することができるとされている。 For example, Patent Document 1 discloses a continuous plasma CVD apparatus that employs a roll-to-roll method. According to this apparatus, a plurality of glow discharge regions are provided, a flexible substrate having a sufficiently long desired width is deposited, and the substrate deposits a conductive type semiconductor layer required in each of the glow discharge regions. It is said that a device having a semiconductor junction can be continuously manufactured by continuously transporting the substrate in the longitudinal direction.
しかしながら、上述したロール・ツー・ロール方式および従来の真空処理装置における堆積膜の形成方法には、以下のような問題点があった。 However, the above-described roll-to-roll method and the conventional method for forming a deposited film in a vacuum processing apparatus have the following problems.
第一に、堆積室内において基板にたわみが生じ、堆積室内での成膜ガスの流れ方が不均一になり、堆積過程における重要因子である活性種等の生成に大きな差を生じるという問題点が残されている。つまりは、大面積にわたり均一な膜堆積を行なうという目的に対して、欠点として残されていた。特に、マイクロクリスタルの様に、その生成過程が非常に微妙な膜においては、上記の様な成膜ガスの流速差は致命的な問題となっていた。 First, there is a problem that the substrate is bent in the deposition chamber, the flow of the film forming gas in the deposition chamber becomes non-uniform, and there is a big difference in the generation of active species that are important factors in the deposition process. It is left. In other words, it has been left as a defect for the purpose of uniform film deposition over a large area. In particular, in the case of a film with a very delicate production process such as a microcrystal, the flow rate difference of the film forming gas as described above has been a fatal problem.
第二に、マイクロクリスタル膜の様に、成膜条件(放電パワー大、希釈ガス流量大等)の極めて厳しい膜の堆積においては、基板形状の変形から、プラズマ内に異常放電を誘発し、放電空間全域にわたって製品の不良を生じさせるという問題点があった。 Secondly, when depositing a film with extremely severe film formation conditions (high discharge power, high dilution gas flow rate, etc.) like a microcrystal film, abnormal discharge is induced in the plasma due to deformation of the substrate shape. There was a problem of causing defective products over the entire space.
こうしたことから、特にロール・ツー・ロール方式による堆積膜の形成方法は、半導体デバイスの量産に適する方法ではあるものの、前述したように、太陽電池を大量に普及させるためには、さらなる光電変換効率、特性安定性や特性均一性の向上、装置稼働率の向上、及び製造コストの低減が望まれる。 For this reason, the method for forming a deposited film by the roll-to-roll method is particularly suitable for mass production of semiconductor devices. However, as described above, in order to popularize solar cells in large quantities, further photoelectric conversion efficiency Therefore, improvement of characteristic stability and characteristic uniformity, improvement of apparatus operation rate, and reduction of manufacturing cost are desired.
また、光電変換効率や特性安定性の向上のためには、各単位モジュールごとの光電変換効率は高いほど良く、特性劣化率は低いほど好ましい。さらには、単位モジュールを直列または並列に接続し、ユニット化した際には、ユニットを構成する各単位モジュールの内の最小の電流または電圧特性の単位モジュールが律速してユニットの特性が決まるため、各単位モジュールの平均特性を向上させるだけでなく、特性バラツキも小さくすることが非常に重要となる。そのために単位モジュールを作製する段階でその最大の特性決定要素である半導体層そのものの特性均一性を確保することが望まれている。 Moreover, in order to improve photoelectric conversion efficiency and characteristic stability, the higher the photoelectric conversion efficiency for each unit module, the better, and the lower the characteristic deterioration rate, the better. Furthermore, when unit modules are connected in series or in parallel and unitized, the unit module of the minimum current or voltage characteristics of each unit module constituting the unit is rate-determined, and the unit characteristics are determined. It is very important not only to improve the average characteristic of each unit module but also to reduce the characteristic variation. Therefore, it is desired to ensure the uniformity of the characteristics of the semiconductor layer itself, which is the largest characteristic determining factor at the stage of manufacturing the unit module.
そこで本発明は、上述したような基板上に成膜等の処理を行う際の様々な問題点を解消し、処理空間内での均一な基板処理が可能な方法および装置の実現を目的とするものである。 SUMMARY OF THE INVENTION Accordingly, the present invention aims to solve the various problems associated with processing such as film formation on a substrate as described above, and to realize a method and apparatus capable of uniform substrate processing in a processing space. Is.
本発明者は、処理空間における基板のたわみの原因について鋭意検討を行なった結果、基板(特に熱膨張係数の大きいもの)において、各処理工程および搬送工程中における温度変化が大きく影響していることを知見した。具体的には、基板の処理工程、あるいは搬送工程中に基板内の温度変化や温度の不均一が生じると基板の場所によって熱膨張(収縮)量に不均一性が生じ、その結果基板全体にたわみが生じることが判明し、処理工程に多大な悪影響を与えるという結論に達した。 As a result of intensive studies on the cause of the deflection of the substrate in the processing space, the inventors have found that the substrate (especially those having a large thermal expansion coefficient) are greatly affected by temperature changes during each processing step and the transfer step. I found out. Specifically, if the temperature change or temperature non-uniformity occurs in the substrate processing process or transport process, the thermal expansion (shrinkage) amount varies depending on the location of the substrate, and as a result, the entire substrate It has been found that deflection occurs and a conclusion is reached that the process is greatly adversely affected.
本発明は、上記の知見に基づいて成されたものあり、処理空間内に基板を搬入して基板表面の処理を行なう基板処理方法において、処理空間に搬入される基板のたわみ量に基づいて、該基板のたわみ量を制御した後に該基板を処理空間内に搬入することを特徴とするものである。
上記本発明の基板処理方法は、
「基板表面の処理がプラズマCVD法による処理であること」、
「基板表面の処理が、該基板と対向して配置された電極に電力を印加することにより基板処理する方法であり、該電極と基板との距離が1mm乃至70mmの範囲であること」、
「基体表面の処理がスパッタリング法による処理であること」、
「前記基板のたわみ量を制御する手段が熱源を用いたものであること」、
「前記基板のたわみ量をセンサーにより検知し、この検知したたわみ量に基づいて、基板のたわみ量を制御すること」、
「処理空間内での基板のたわみ量と処理時間との関係を予測し、該予測した基板のたわみ量に基づいて、該基板のたわみ量を制御した後に該基板を処理空間内に搬入すること」、
「前記基板が、帯状の長尺基板であること」、
「前記基板のたわみ量を0.5mm乃至4.0mmの範囲に制御すること」、
をその好ましい態様として含むものである。
The present invention has been made based on the above knowledge, and in a substrate processing method for carrying a substrate surface into a processing space and processing the substrate surface, based on the amount of deflection of the substrate carried into the processing space, The substrate is carried into the processing space after the deflection amount of the substrate is controlled.
The substrate processing method of the present invention is as follows.
"Processing of the substrate surface is a plasma CVD process",
“The treatment of the substrate surface is a method of treating the substrate by applying power to the electrode disposed opposite to the substrate, and the distance between the electrode and the substrate is in the range of 1 mm to 70 mm.”
“Processing of the substrate surface is a sputtering process”
"The means for controlling the amount of deflection of the substrate is one using a heat source",
“Detecting the amount of deflection of the substrate with a sensor, and controlling the amount of deflection of the substrate based on the detected amount of deflection”,
“Predicting the relationship between the amount of deflection of the substrate in the processing space and the processing time, and controlling the amount of deflection of the substrate based on the predicted amount of deflection of the substrate, and then loading the substrate into the processing space. "
"The substrate is a strip-shaped long substrate",
“Controlling the amount of deflection of the substrate to a range of 0.5 mm to 4.0 mm”,
Is included as a preferred embodiment thereof.
また、本発明は、処理空間内に基板を搬入して基板表面の処理を行なう基板処理装置において、処理空間に搬入される基板のたわみ量を検出する手段と、該基板のたわみ量を制御する手段を有することを特徴とするものである。
上記本発明の基板処理装置は、
「前記処理空間内に、前記基板と対向して電極を配置する手段を有し、該電極と基板との距離が1mm乃至70mmの範囲であること」、
「前記基板のたわみ量を制御する手段が熱源を用いたものであること」、
「前記検出した基板のたわみ量を記憶する手段を有すること」、
をその好ましい態様として含むものである。
According to the present invention, in a substrate processing apparatus for processing a substrate surface by loading a substrate into the processing space, means for detecting a deflection amount of the substrate carried into the processing space, and controlling the deflection amount of the substrate. It has the means.
The substrate processing apparatus of the present invention described above,
“Having means for disposing an electrode facing the substrate in the processing space, and the distance between the electrode and the substrate is in a range of 1 mm to 70 mm.”
"The means for controlling the amount of deflection of the substrate is one using a heat source",
“Having means for storing the detected amount of deflection of the substrate”;
Is included as a preferred embodiment thereof.
本発明によれば、処理空間内での基板形状の変形を押え、基板処理工程中、特に基板中央部と端部での形状の不均一に起因する処理ムラ・特性ムラを押えることができ、処理空間内で均一な基板処理が可能であり、特に太陽電池等のデバイス特性の均一性および再現性の高い生産設備を実現できる。
また、本発明によれば、太陽電池等の製造に際し、成膜条件の厳しいマイクロクリスタルi型半導体層を基板上に成膜する場合においても、デバイス自体に致命的な欠陥を与える異常放電を誘発すること無しに基板処理を行うことができ、装置の稼働率の向上、更には歩留まりの改善につながり、生産コストの低減を図ることが可能な生産設備を実現できる。
According to the present invention, it is possible to suppress the deformation of the substrate shape in the processing space, and to suppress the processing unevenness / characteristic unevenness caused by the unevenness of the shape at the center and end portions of the substrate, particularly during the substrate processing step. Uniform substrate processing is possible within the processing space, and in particular, production equipment with high uniformity and reproducibility of device characteristics such as solar cells can be realized.
In addition, according to the present invention, when a microcrystal i-type semiconductor layer having a severe film forming condition is formed on a substrate in manufacturing a solar cell or the like, an abnormal discharge that causes a fatal defect to the device itself is induced. Substrate processing can be performed without the need to perform the manufacturing process, leading to an improvement in the operating rate of the apparatus and an improvement in yield, and a production facility capable of reducing production costs.
本発明の実施形態例を以下に説明する。
図1は本発明の基板処理装置の一例である真空処理装置を示す模式図である。この真空処理装置(プラズマCVD装置)100は、主として、外部容器102、処理室103、ガスマニホールド104、電極105、排気流路107、Oリング108、基板のたわみ量を制御するためのヒーターユニット109、基板変位センサー110、高周波電源111、基板搬送ユニット112、基板101を保持する基板ホルダー113、処理用ガス導入バルブ114、処理室壁用加熱ヒーター115、基板用加熱ヒーターユニット116、シャッタ117、基板温度制御用熱電対118、処理室壁温度制御用熱電対119、基板変位センサー用の透過窓120から構成されている。
Embodiment examples of the present invention will be described below.
FIG. 1 is a schematic view showing a vacuum processing apparatus as an example of the substrate processing apparatus of the present invention. This vacuum processing apparatus (plasma CVD apparatus) 100 mainly includes an
基板変位センサー110は、処理室103に搬入される前の基板101のたわみ量を検出するものである。また、ヒーターユニット109は、面状に配置された多数のヒーターからなり、基板変位センサー110によって検出された基板のたわみ量(たわみ量の分布)に基づいて任意の領域を選択して電力を供給できるように構成されている。
The
図1に示した真空処理装置を用いて基板101上に成膜を行う際には、基板101を処理室103に搬送する前に、例えば処理室内での成膜温度近くまで基板を加熱した状態で基板変位センサー110により基板のたわみ量を検出する。そして、この検出結果に基づいてヒーターユニット109の任意の領域に電力を供給し基板のたわみ量を制御した後、基板を処理室103内に導入して成膜を行う。このように事前に基板のたわみ量を制御することにより、処理室内での基板形状の変形を押えることができる。
When a film is formed on the
なお、処理室内での基板のたわみ量と処理時間との関係が過去のデータベースから予測可能な場合には、上記のような基板変位センサー110による基板のたわみ量の検出を行うことなく、ヒーターユニット109によって基板のたわみ量を制御することが可能である。
In addition, when the relationship between the amount of deflection of the substrate in the processing chamber and the processing time can be predicted from the past database, the heater unit is not detected by the
図3は、本発明の基板処理装置の別の例であるロール・ツー・ロール方式を採用した連続プラズマCVD装置の模式図である。この連続プラズマCVD装置300は、帯状基板301の送り出し容器302及び巻き取り容器303、n型半導体層成膜容器304、i型半導体層成膜容器305、H2プラズマ処理容器306、p型半導体層成膜容器307をガスゲート315を介して接続した装置から構成されている。308は帯状基板301の送り出し用ボビン、309は帯状基板301の巻き取り用ボビンであり、図中の矢印B方向に帯状基板301が搬送される。但し、この帯状基板301は逆転させて搬送することもできる。また送り出し容器302、巻き取り容器303の中に、帯状基板301の表面保護用に用いられるあい紙巻き取り、及び送り込み手段を配置してもよい。前記あい紙の材質としては、耐熱性樹脂であるポリミド系、テフロン(登録商標)系及びグラスウール等が好適に用いられる。310、311は帯状基板301の張力調整及び位置出しを兼ねた搬送用ローラーである。313はコンダクタンス調整用のスロットルバルブ、312は排気管であり、排気ポンプ(不図示)に接続されている。
FIG. 3 is a schematic view of a continuous plasma CVD apparatus that employs a roll-to-roll method, which is another example of the substrate processing apparatus of the present invention. The continuous
各成膜容器304、305、306、307の中においては、帯状基板301を挟んで処理室321とヒーターユニットが対向して配置されている。処理室321内には、RF電源314に接続された電極318が帯状基板301に対向して配置されている。各処理室内でのガスの主流方向を矢印Aで示す。また、上記ヒーターユニットは、多数の赤外線ランプヒーター319と、これら赤外線ランプヒーターからの輻射熱を効率よく帯状基板301に集中させるためのランプハウス320がそれぞれ設けられている。また、帯状基板301の温度を監視するための熱電対317が設置されている。322は処理室用ヒーター、323はガス導入管である。
In each of the
また、各成膜容器304、305、306、307の中において、処理室321の上流側には、帯状基板301を挟んで基板変位センサー324と基板のたわみ量を制御するためのヒーターユニット326が対向して配置されている。325は基板変形用モニター熱電対である。
Further, in each of the
基板変位センサー324は、処理室321に搬入される前の帯状基板301のたわみ量を検出するものである。ヒーターユニット326は、面状に配置された多数のヒーターからなる。また、基板変位センサー324とヒーターユニット326は不図示の基板変形用加熱温度制御装置に接続されている。基板変位センサー324によって検出された基板のたわみ量は、基板変形用加熱温度制御装置の記憶手段に記憶され、この値に基づいて、ヒーターユニット326の任意の領域を選択して電力を供給する。
The
図3に示した連続プラズマCVD装置を用いて帯状基板301に処理を行う際には、処理室321の上流側で基板変位センサー324により帯状基板301のたわみ量を検出する。そして、この検出結果に基づいてヒーターユニット326の任意の領域に電力を供給し帯状基板のたわみ量を制御する。このように事前に帯状基板のたわみ量を制御することにより、処理室内での基板形状の変形を押えることができ、連続して移動する帯状基板上に、高品質で優れた均一性を有し、欠陥の少ない光起電力素子を作製することができる。
When the strip-shaped
本発明は、基板と対向して近接配置された電極に電力を印加することによって基板処理する場合に特に効果的である。即ち、電極と基板との距離が近いほど基板のたわみの影響が大きくなり、処理ムラ・特性ムラが大きくなるため、事前に基板のたわみ量を制御して処理室内での基板形状の変形を押えることによる効果が大きい。具体的には電極と基板との距離が1mm乃至70mmの範囲である場合に、本発明は特に好適に用いることができる。 The present invention is particularly effective when a substrate is processed by applying electric power to an electrode disposed in close proximity to the substrate. In other words, the closer the distance between the electrode and the substrate, the greater the influence of the substrate deflection, and the greater the processing unevenness / characteristic unevenness. Therefore, the amount of substrate deflection can be controlled in advance to suppress the deformation of the substrate shape in the processing chamber. The effect is great. Specifically, the present invention can be particularly suitably used when the distance between the electrode and the substrate is in the range of 1 mm to 70 mm.
また、本発明においては、処理方法や上記電極と基板との距離等にもよるが、基板のたわみ量を0.5mm乃至4.0mmの範囲に制御することが好ましい。このたわみ量が0.5mm未満の場合には、元々、処理ムラ・特性ムラが問題となることは稀であり、また、0.5mm未満に制御することは不可能ではないが、装置コストの増大を招き易い。一方、たわみ量が4.0mmを超える場合には、処理ムラ・特性ムラを十分に押さえることができない。 Further, in the present invention, although it depends on the processing method, the distance between the electrode and the substrate, etc., it is preferable to control the deflection amount of the substrate in the range of 0.5 mm to 4.0 mm. When the amount of deflection is less than 0.5 mm, it is rare that processing unevenness / characteristic unevenness is originally a problem, and it is not impossible to control to less than 0.5 mm. It tends to increase. On the other hand, when the amount of deflection exceeds 4.0 mm, the processing unevenness and the characteristic unevenness cannot be sufficiently suppressed.
次に、本発明を好適に用いることができる太陽電池の具体的構成を以下に説明する。図2は、太陽電池の典型的な一構成例を示す模式図である。図2に示す太陽電池201は、導電性基板202、下部電極203、n型半導体層204、i型半導体層205、p型半導体層206、透明電極207、集電電極208、取り出し電極209から構成され、光が透明電極207を介して入射することが前提となっている。以下では、この太陽電池の構成要素を説明する。
Next, a specific configuration of a solar cell that can suitably use the present invention will be described below. FIG. 2 is a schematic diagram showing a typical configuration example of a solar cell. A
(基板)
基板202の構成材料としては、半導体層作製時に必要とされる温度において変形、ゆがみが少なく、所望の強度を有するものが好ましく、具体的にはステンレススチール、アルミニウム、及びその合金、鉄及びその合金、銅及びその合金等の金属薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜、またはSiO2、Si3N2、Al2O3、AlN3等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーティング処理を行ったもの。また、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂シート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体の表面に金属単体または合金、及び透明導電性酸化物(TCO)等を鍍金、蒸着、スッパッタ、塗布等の方法で導電性処理を行ったものが挙げられる。
(substrate)
The constituent material of the
また、前記基板を帯状にして用いる場合の厚さとしては、前記基板搬送手段による搬送時に維持される強度を発揮する範囲内であれば、コスト、収納スペース等を考慮して可能なかぎり薄い方が好ましい。具体的には、好ましくは0.01mm乃至5mm、より好ましくは0.02mm乃至2mm、最適には、0.05mm乃至1mmであることが望ましいが、金属等の薄板を用いる場合、厚さを比較的薄くしても所望の強度が得られ易い。 In addition, the thickness when the substrate is used in the form of a strip is as thin as possible in consideration of cost, storage space, etc., as long as it is within the range where the strength maintained at the time of transport by the substrate transport means is exhibited. Is preferred. Specifically, the thickness is preferably 0.01 mm to 5 mm, more preferably 0.02 mm to 2 mm, and most preferably 0.05 mm to 1 mm. However, when using a thin plate such as a metal, the thickness is compared. Even if the thickness is reduced, a desired strength can be easily obtained.
帯状基板の幅については、特に制限されることはなく、半導体層製作手段、あるいはその容器等のサイズによって決定される。また、帯状基板の長さについては、特に制限されることはなく、ロール状に巻き取られる程度の長さであっても良く、長尺のものを溶接等によって更に長尺化したものであってもよい。また、該導電性帯状基板の表面性としてはいわゆる平滑面であっても、微小の凹凸面があっても良い。微小の凹凸面とする場合には、球状、円錐状、角錘状等であって且つその最大高さ(Rmax)は好ましくは50nm〜500nmとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。 The width of the belt-like substrate is not particularly limited, and is determined by the size of the semiconductor layer manufacturing means or its container. Further, the length of the belt-like substrate is not particularly limited, and may be a length that can be wound up in a roll shape, which is obtained by further elongating a long one by welding or the like. May be. Further, the surface property of the conductive strip substrate may be a so-called smooth surface or a minute uneven surface. In the case of a minute uneven surface, it is spherical, conical, pyramidal, etc., and its maximum height (Rmax) is preferably 50 nm to 500 nm, so that light reflection on the surface becomes irregular reflection. The optical path length of the reflected light at the surface is increased.
(電極)
太陽電池においては、当該デバイスの構成形態により適宜の電極が選択使用される。それらの電極としては、下部電極、上部電極(透明電極)、集電電極を挙げることができる(ただし、ここでいう上部電極とは光入射側に設けられているものを指し、下部電極とは半導体層を挟んで上部電極に対向して設けられたものを指すものとする。)。
(electrode)
In the solar cell, an appropriate electrode is selectively used depending on the configuration form of the device. Examples of those electrodes include a lower electrode, an upper electrode (transparent electrode), and a current collecting electrode (however, the upper electrode referred to here means one provided on the light incident side, and the lower electrode is It shall refer to that provided opposite to the upper electrode with the semiconductor layer in between.)
太陽電池に好適に用いられる下部電極の構成材料としては、Ag,Au,Pt,Ni,Cr,Al,Ti,Zn,Mo,W等の金属またはこれらの合金が挙げられる。下部電極は、これらの金属を使用し、真空蒸着、電子ビーム蒸着、スパッタリング等の成膜手段により形成できる。その際形成される金属薄膜は太陽電池の出力に対して抵抗成分とならぬように配慮されねばならず、シート抵抗値として好ましくは50Ω以下より好ましくは10Ω以下であることが望ましい。 As a constituent material of the lower electrode suitably used for the solar cell, metals such as Ag, Au, Pt, Ni, Cr, Al, Ti, Zn, Mo, and W or alloys thereof can be cited. The lower electrode can be formed by a film forming means such as vacuum evaporation, electron beam evaporation, or sputtering using these metals. The metal thin film formed at that time must be considered not to be a resistance component with respect to the output of the solar cell, and the sheet resistance value is preferably 50Ω or less, more preferably 10Ω or less.
下部電極203とn型半導体層204(あるいはp型半導体層)との間に、図中には示されていないが、ZnO等の短絡防止及び電極金属の緩衝のための緩衝層をもうけてもよい。該緩衝層の効果としては下部電極203を構成する金属元素がn型半導体層(あるいはp型半導体層)の中へ拡散するのを防止するのみならず、若干の抵抗値をもたせることで半導体層を挟んで設けられた下部電極203と上部(透明)電極207との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を太陽電池内に閉じ込める等の効果を挙げることができる。
Although not shown in the drawing between the
該緩衝層の構成材料として好適に用いられるものとして、フッ化マグネシウムベースの材料、インジウム、スズ、カドミウム、亜鉛、アンチモン、シリコン、クロム、銀、銅、アルミニウムの酸化物、窒化物及び炭化物あるいはこれらの混合物の中から選ばれる材料が挙げられる。とりわけ、フッ化マグネシウム、酸化亜鉛は形成が容易であり、且つ緩衝層としての適度な抵抗値と光透過率を有するため望ましい。 Suitable materials for constituting the buffer layer include magnesium fluoride-based materials, indium, tin, cadmium, zinc, antimony, silicon, chromium, silver, copper, aluminum oxides, nitrides and carbides, or these The material chosen from the mixture of these is mentioned. In particular, magnesium fluoride and zinc oxide are preferable because they are easy to form and have an appropriate resistance value and light transmittance as a buffer layer.
透明電極207としては、太陽や白色蛍光灯等からの光を半導体層内に効率よく吸収させるために光の透過率が70%以上であることが望ましく、80%以上であることが更に望ましい。このような特性を備えた材料としてSnO2,In2O3,ZnO,CdO,Cd2SnO4,ITO(In2O3+SnO2)等の金属酸化物や、Au,Al,Cu等の金属を極めて薄く半透明状に成膜した金属薄膜等が挙げられる。透明電極は、図2に示されるような構成の太陽電池においては、p型半導体層206(あるいはn型半導体層)の上に積層される。これらの作製方法としては、抵抗加熱蒸着法、スパッタリング法、スプレー法等を用いることができ、所望に応じて適宜選択される。
The
集電電極208は、透明電極207のシート抵抗値を低減させる目的で透明電極207上に設けられる。図2に示すような構成の太陽電池においては、半導体層形成後に該透明電極を形成するため、該透明電極の形成時の基板温度をあまり高くすることができず、該透明電極のシート抵抗値が比較的高いものにならざるを得ないので、該集電電極208を形成することが特に好ましい。
The collecting
集電電極の構成材料としては、Ag,Cr,Ni,Al,Au,Ti,Pt,Cu,Mo,W等の金属の単体またはこれらの合金あるいはカーボンが挙げられる。また、これらの金属あるいはカーボンの長所(低抵抗、半導体層への拡散が少ない、堅牢である、印刷等により電極形成が容易、等)を組み合わせて用いることができる。また、半導体層への光入射光量が十分に確保されるよう、その形状は太陽電池の受光面に対して一様に広がり、且つ受光面積に対してその面積は好ましくは15%以下、より好ましくは10%以下であることが望ましい。また、シート抵抗値としては、好ましくは50Ω以下、より好ましくは10Ωであることが望ましい。 As a constituent material of the current collecting electrode, simple metals such as Ag, Cr, Ni, Al, Au, Ti, Pt, Cu, Mo, and W, alloys thereof, or carbon can be cited. In addition, the advantages of these metals or carbon (low resistance, low diffusion to the semiconductor layer, robustness, easy electrode formation by printing, etc.) can be used in combination. Further, in order to ensure a sufficient amount of light incident on the semiconductor layer, the shape is uniformly spread with respect to the light receiving surface of the solar cell, and the area is preferably 15% or less, more preferably with respect to the light receiving area. Is preferably 10% or less. Further, the sheet resistance value is preferably 50Ω or less, more preferably 10Ω.
(半導体層)
太陽電池において好適に用いられるi型半導体層を構成する半導体材料として、a−Si:H,a−Si:F,a−Si:H:F,a−SiC:H,a−SiC:F,a−SiC:H:F,a−SiGe:H,a−SiGe:F,a−SiGe:H:F,多結晶質Si:H,多結晶質Si:F,多結晶質Si:H:F等いわゆるIV族及びIV族合金系半導体材料が挙げられる。また、該i型半導体層に含まれる水素原子量は、好ましくは20原子%以下、より好ましくは10原子%以下である。
(Semiconductor layer)
As a semiconductor material constituting an i-type semiconductor layer suitably used in a solar cell, a-Si: H, a-Si: F, a-Si: H: F, a-SiC: H, a-SiC: F, a-SiC: H: F, a-SiGe: H, a-SiGe: F, a-SiGe: H: F, polycrystalline Si: H, polycrystalline Si: F, polycrystalline Si: H: F And so-called group IV and group IV alloy semiconductor materials. The amount of hydrogen atoms contained in the i-type semiconductor layer is preferably 20 atomic percent or less, more preferably 10 atomic percent or less.
太陽電池において好適に用いられるp型あるいはn型半導体層を構成する半導体材料は、前述したi型半導体層を構成する半導体材料に価電子制御剤をドーピングすることによって得られるが、該pあるいはn型半導体層を構成する半導体材料中に結晶層を含んでいる方が、光の利用率およびキャリア密度を高めることができるので好ましい。また、前記p型あるいはn型半導体層中に含まれる水素濃度は、5原子%以下であることが好ましく、1原子%以下であることが更に好ましい。 The semiconductor material constituting the p-type or n-type semiconductor layer suitably used in the solar cell can be obtained by doping the semiconductor material constituting the i-type semiconductor layer with a valence electron controlling agent. It is preferable to include a crystal layer in the semiconductor material constituting the type semiconductor layer because the utilization factor of light and the carrier density can be increased. Further, the hydrogen concentration contained in the p-type or n-type semiconductor layer is preferably 5 atomic% or less, and more preferably 1 atomic% or less.
これらの半導体層を形成する際に用いられる半導体層形成用原料ガスとしては、上述した各種半導体層の構成元素の単体、水素化物、ハロゲン化物、有機金属化合物等で、成膜空間に気体状態で導入できるものが好適に使用される。もちろん、これらの原料ガスは1種のみならず、2種以上混合して使用することもできる。また、これらの原料ガスはHe,Ne,Ar,Kr,Xe,Rn等の希ガス、およびH2,HF,HCl等の希釈ガスと混合して導入されてもよい。 The semiconductor layer forming source gas used when forming these semiconductor layers is a simple substance of the constituent elements of the various semiconductor layers described above, a hydride, a halide, an organometallic compound, etc. Those that can be introduced are preferably used. Of course, these source gases can be used not only in one kind but also in a mixture of two or more kinds. These source gases may be introduced in a mixture with a rare gas such as He, Ne, Ar, Kr, Xe, or Rn and a diluent gas such as H 2 , HF, or HCl.
以下、本発明の具体的実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。 Specific examples of the present invention will be described below, but the present invention is not limited to these examples.
〔実施例1〕
図1に示した真空処理装置を用いて、非晶質シリコン半導体膜を30cm角の硝子基板上に形成した。
[Example 1]
An amorphous silicon semiconductor film was formed on a 30 cm square glass substrate using the vacuum processing apparatus shown in FIG.
基板に関しては、装置の稼動率を向上させるために予め処理室搬入前に予備加熱をおこなった。加熱方法は、基板変位センサー110により基板のたわみ量を確認しながらヒーターユニット109に電力を供給し、処理室内での膜堆積に最適な温度である200℃に調節した。その際、基板中央部での基板のたわみ量が2mmであったので、基板の周辺部のみが220℃になるように、ヒーターユニット109の外周部のみに電力を供給した。この結果、基板のたわみ量は1mm以下となった。
Regarding the substrate, in order to improve the operation rate of the apparatus, preheating was performed in advance before the processing chamber was carried in. As the heating method, electric power was supplied to the
その後、基板を処理室103内に導入し、堆積膜形成用原料ガスはSiH4とH2を使用した。圧力は200Paに設定し、高周波電源(27MHz)111から高周波電力を電極105に印加し放電を生起させた。放電安定後、シャッタ117を開にし、上記30cm角硝子基板上に非晶質シリコン膜を2μm堆積させた。堆積後シャッタ117を閉にし基板の入れ替えを行った。この1試行あたりに要した堆積膜形成時間は90分であった。
Thereafter, the substrate was introduced into the
この試行を連続100回繰り返し、任意に抽出した5枚のサンプルをそれぞれ、ガス導入側と排気口側の2枚に分割し、膜厚を調べた。また、上部電極としてCr/Agをそれぞれ0.05μm、1μmの膜厚で、くし形状に蒸着し、半導体層の基本特性として、光伝導率と暗伝導率について調べた。その結果、それぞれの調査項目において、基板端部のサンプルと基板中央部のサンプルとの最大差は、2.5%以内であり、サンプル間においても3%以内に収まっていた。 This trial was repeated 100 times in succession, and arbitrarily extracted five samples were divided into two on the gas introduction side and the exhaust port side, and the film thickness was examined. Moreover, Cr / Ag was vapor-deposited in the shape of a comb with a film thickness of 0.05 μm and 1 μm, respectively, as the upper electrode, and the photoconductivity and dark conductivity were examined as basic characteristics of the semiconductor layer. As a result, in each survey item, the maximum difference between the sample at the edge of the substrate and the sample at the center of the substrate was within 2.5%, and was within 3% between samples.
〔比較例1〕
比較のため、予備加熱の温度を200℃とし、基板中央部でのたわみ量が2mmのまま基板を処理室に搬入する以外は、実施例1と同様にして比較実験を行なった。実施例1と同じ調査項目について検討を行なった結果、基板端部のサンプルと基板中央部のサンプルとの最大差は、11%であり、サンプル間においても5%であった。
[Comparative Example 1]
For comparison, a comparative experiment was performed in the same manner as in Example 1 except that the preheating temperature was 200 ° C. and the substrate was carried into the processing chamber while the deflection amount at the center of the substrate was 2 mm. As a result of examining the same investigation items as in Example 1, the maximum difference between the sample at the substrate end and the sample at the center of the substrate was 11%, and 5% between the samples.
〔実施例2〕
図3に示した連続プラズマCVD装置を用いて、図2に示したような太陽電池を連続的に作製した。以下、手順に従って説明する。
[Example 2]
Using the continuous plasma CVD apparatus shown in FIG. 3, solar cells as shown in FIG. 2 were continuously produced. Hereinafter, it demonstrates according to a procedure.
基板送り出し室302に、十分脱脂、洗浄を行い、下部電極として、スパッタリング法により、Al薄膜を100nm、ZnO薄膜を1μm蒸着してあるSUS430BA製帯状基板301(幅300mm×長さ900m×厚さ0.2mm)の巻きつけられたボビン308をセットし、該帯状基板301を、n型半導体層成膜容器304、i型半導体層成膜容器305、H2プラズマ処理容器306、p型半導体層成膜容器307をガスゲート315を介して基板巻き取り室303まで通し、たるみのない程度に張力調整を行った。
The
各容器302、303、304、305、306、307を真空ポンプ(不図示)で1.33×10-1Pa以下まで真空引きした。
Each
(成膜前の加熱処理)
ガスゲート315にゲートガス導入管316よりゲートガスとしてH2を各々500atm・cc/min流し各成膜容器302、303、304、305、306、307にガス導入管(不図示)よりHeを各々500atm・cc/min導入し、各成膜容器の内圧が133Paになるようスロットルバルブ313の開度を調節して、排気管312を通して、各成膜容器ごとに真空ポンプ(不図示)で排気した。その後、赤外線ランプヒーター319および処理室用ヒーター322により、帯状基板301ならびに処理室321の壁面を400℃に加熱し、4時間この状態で放置した。
(Heat treatment before film formation)
As a gate gas, H 2 is supplied to the
その後、各容器302、303、304、305、306、307を真空ポンプ(不図示)で1.33Pa以下まで真空引きした。 Then, each container 302,303,304,305,306,307 was evacuated with the vacuum pump (not shown) to 1.33 Pa or less.
(成膜時のゲートガス導入)
各ガスゲート315にゲートガス導入管316よりゲートガスとしてH2を1000atm・cc/min導入する。
(Gate gas introduction during film formation)
H 2 is introduced into each
(n型半導体層成膜準備)
基板変形用モニター熱電対325の温度指示値が250℃になる様、不図示の基板変形用加熱温度制御装置を設定し、ヒーターユニット326により帯状基板301を加熱する。熱電対317の温度指示値が270℃になる様、不図示の温度制御装置を設定し、赤外線ランプヒーター319により帯状基板301を加熱する。ガス導入管323より、SiH4ガスを50atm・cc/min、PH3/H2(1%)ガスを300atm・cc/min、H2ガスを1200atm・cc/min導入する。n型半導体層成膜容器304の処理室321の圧力が100Paになるようにスロットルバルブ313の開度を調節して、排気管312を通して、不図示の真空ポンプで排気した。RF電源314の出力値が100Wになる様に設定し、電極318を通じて処理室321内に放電を生起させる。
(Preparation of n-type semiconductor layer deposition)
A substrate deformation heating temperature control device (not shown) is set so that the temperature indication value of the substrate
(i型半導体層成膜準備)
n型半導体層成膜準備同様に、帯状基板温度が360℃になる様、設定する。ガス導入管323より、SiH4ガスを500atm・cc/min、GeF4ガスを500atm・cc/min、H2ガスを8000atm・cc/min導入する。i型半導体層成膜容器305の処理室321の圧力が300Paになるようにスロットルバルブ313の開度を調節して、排気管312を通して、不図示の真空ポンプで排気した。RF電源314の出力値が5000Wになる様に設定し、電極318を通じて処理室321内に放電を生起させる。
(Preparation for i-type semiconductor layer deposition)
Similarly to the preparation for forming the n-type semiconductor layer, the temperature is set so that the belt-like substrate temperature becomes 360 ° C. From the
(p型半導体層成膜準備)
n型半導体層成膜準備、i型半導体層成膜準備同様に、帯状基板温度が250℃になる様、設定する。ガス導入管323より、SiH4ガスを10atm・cc/min、B2H6/H2(1%希釈)ガスを1000atm・cc/min、H2ガスを6000atm・cc/min導入する。p型半導体層成膜容器307の処理室321の圧力が50Paになるようにスロットルバルブ313の開度を調節して、排気管312を通して、不図示の真空ポンプで排気した。RF電源314の出力値が3000Wになる様に設定し、電極318を通じて処理室321内に放電を生起させる。
(Preparation for p-type semiconductor layer deposition)
Similar to the preparation for the n-type semiconductor layer film formation and the i-type semiconductor layer film formation, the band-shaped substrate temperature is set to 250 ° C. SiH 4 gas is introduced at 10 atm · cc / min, B 2 H 6 / H 2 (1% diluted) gas is introduced at 1000 atm · cc / min, and H 2 gas is introduced at 6000 atm · cc / min from the
(H2プラズマ処理準備)
基板変形用モニター熱電対325の温度指示値が120℃になる様、不図示の基板変形用加熱温度制御装置を設定し、ヒーターユニット326により帯状基板301を加熱する。熱電対317の温度指示値が120℃になる様、不図示の温度制御装置を設定し、赤外線ランプヒーター319により帯状基板301を加熱する。ガス導入管323より、H2ガスを1000atm・cc/min導入する。H2プラズマ処理容器306の処理室321の圧力が665Paになるようにスロットルバルブ313の開度を調節して、排気管312を通して、不図示の真空ポンプで排気した。RF電源314の出力値が3000Wになる様に設定し、電極318を通じて処理室321に放電を生起させる。
(Preparation for H 2 plasma treatment)
A substrate deformation heating temperature control device (not shown) is set so that the temperature indication value of the substrate
次に、帯状基板301を図中の矢印Bの方向に2000mm/minの速度で搬送させたところ、n型半導体層成膜容器304の基板変位センサー324により処理室最遠方での最大たわみ量が基板中央部で1〜3mm程度モニターされたので、処理室最近傍でのたわみ量が0.5mm以下になるようにヒーターユニット326を電力制御し、帯状基板301をn型半導体層成膜用処理室に連続搬入できるようにした。その際にモニターしていた基板変形用モニター熱電対325の表示値は230〜300℃の範囲であった。
Next, when the belt-
同様に、i型半導体層成膜容器305の基板変位センサー324により処理室最遠方での最大たわみ量が基板中央部で2〜5mm程度モニターされたので、処理室最近傍でのたわみ量が1.0mm以下になるようにヒーターユニット326を電力制御し、帯状基板301をi型半導体層成膜用処理室に連続搬入できるようにした。その際にモニターしていた基板変形用モニター熱電対325の表示値は300〜400℃の範囲であった。
Similarly, since the maximum deflection amount at the farthest processing chamber is monitored by the
同様に、p型半導体層成膜容器307の基板変位センサー324により処理室最遠方での最大たわみ量が基板中央部で2〜4mm程度モニターされたので、処理室最近傍でのたわみ量が2.0mm以下になるようにヒーターユニット326を電力制御し、帯状基板301をp型半導体層成膜用処理室に連続搬入できるようにした。その際にモニターしていた基板変形用モニター熱電対325の表示値は100〜200℃の範囲であった。
Similarly, since the maximum deflection amount at the farthest processing chamber is monitored by the
同様に、H2プラズマ処理容器306の基板変位センサー324により処理室最遠方での最大たわみ量が基板中央部で1〜4mm程度モニターされたので、処理室最近傍でのたわみ量が3.0mm以下になるようにヒーターユニット326を電力制御し、帯状基板301をH2プラズマ処理用処理室に連続搬入できるようにした。その際にモニターしていた基板変形用モニター熱電対325の表示値は100〜130℃の範囲であった。
Similarly, since the maximum deflection amount at the farthest processing chamber is monitored by the
上記に従いn型半導体層成膜処理、i型半導体層成膜処理、H2プラズマ処理、p型半導体層成膜処理を連続して行った。これらの処理条件を表1に纏めて示す。 In accordance with the above, an n-type semiconductor layer film formation process, an i-type semiconductor layer film formation process, an H 2 plasma process, and a p-type semiconductor layer film formation process were successively performed. These processing conditions are summarized in Table 1.
前記帯状基板の1ロール分を搬送させた後、全てのプラズマ、全てのガス供給、全てのランプヒーターの通電、帯状基板の搬送を停止した。次に、各成膜ガスラインをHeガスによりパージした後成膜容器リーク用のN2ガスを各処理容器内に導入し(導入用部材は不図示)1000Paで各処理容器が十分に冷却されるまで放置した後、大気圧に戻し、巻き取り用ボビンに巻き取られた前記帯状基板を取り出した。 After one roll of the strip substrate was transported, all plasma, all gas supply, all lamp heater energization, and transport of the strip substrate were stopped. Next, after purging each film forming gas line with He gas, N 2 gas for film forming container leakage is introduced into each processing container (the introduction member is not shown), and each processing container is sufficiently cooled at 1000 Pa. Then, it was returned to atmospheric pressure, and the belt-like substrate wound around the winding bobbin was taken out.
次に、前記帯状基板のp型半導体層上に透明電極として、ITO(In2O3+SnO2)を真空蒸着にて150nm蒸着し、さらに集電電極として、Alを真空蒸着にて3μm蒸着し、図2に示す太陽電池(試料No.2)を作製した。 Next, ITO (In 2 O 3 + SnO 2 ) is deposited as a transparent electrode by 150 nm on the p-type semiconductor layer of the band-shaped substrate by vacuum deposition, and Al is further deposited as a collecting electrode by 3 μm by vacuum deposition. A solar cell (sample No. 2) shown in FIG.
〔比較例2〕
本例では、各処理容器において基板のたわみを補正すること無く、処理室に搬入する直前で基板への加熱を従来どおりの処理室での基板処理温度と同等に予備加熱する以外は実施例2と同様にして1ロールの帯状基板上に太陽電池(比較試料No.2)を作製した。
[Comparative Example 2]
In this example, Example 2 is performed except that the substrate is heated to the same temperature as the substrate processing temperature in the conventional processing chamber immediately before being carried into the processing chamber without correcting the deflection of the substrate in each processing container. In the same manner as above, a solar cell (Comparative Sample No. 2) was produced on a roll substrate of 1 roll.
1ロール内において、試料No.2、比較試料No.2のそれぞれにおいて100mおきにサンプルを切り出し、試料No.2−1、2−2、2−3、2−4、2−5、2−6、2−7および2−8とし、同様に比較試料No.2−1、2−2、2−3、2−4、2−5、2−6、2−7および2−8とした。 Within one roll, sample no. 2, comparative sample No. Samples were cut out every 100 m in each of No. 2 and Sample No. 2-1, 2-2, 2-3, 2-4, 2-5, 2-6, 2-7, and 2-8. 2-1, 2-2, 2-3, 2-4, 2-5, 2-6, 2-7 and 2-8.
まず実施例2で得られた太陽電池(試料No.2)及び比較例2で得られた太陽電池(比較試料No.2)のそれぞれについて、光電変換効率η={単位面積あたりの最大発電電力(mW/cm2)/単位面積あたりの入射光強度(mW/cm2)}の評価を行った。 First, for each of the solar cell obtained in Example 2 (Sample No. 2) and the solar cell obtained in Comparative Example 2 (Comparative Sample No. 2), photoelectric conversion efficiency η = {maximum generated power per unit area (MW / cm 2 ) / incident light intensity per unit area (mW / cm 2 )} was evaluated.
実施例2の試料No.2および比較例2の比較試料No.2の太陽電池を、AM−1.5(100mW/cm2)光照射下に置き、図2の取り出し電極209に直流電圧を印加し、電流電圧特性を測定し、開放電圧、フィルファクター及び光電変換効率ηを評価したところ、成膜初期である試料No.2−1と比較試料No.2−1においては、比較試料No.2−1の太陽電池に対して試料No.2−1の太陽電池は、開放電圧の値が1.09倍、フィルファクターの値が1.15倍、光電変換効率ηが平均して1.22倍、優れていた。試料No.2−2〜7の特性値の平均値と比較試料No.2−2〜7の特性値の平均値を比較したところ、試料No.2−2〜7の太陽電池の方が、開放電圧の値が1.11倍、フィルファクターの値が1.20倍、光電変換効率ηが平均して1.23倍、優れていた。また、成膜後半部である比較試料No.2−8においてはほとんどセルとしての特性を呈していなかった。
Sample No. 2 of Example 2 2 and Comparative Sample No. 2 of Comparative Example 2 2 is placed under AM-1.5 (100 mW / cm 2 ) light irradiation, DC voltage is applied to the
また、実施例2で作製した太陽電池(試料No.2−1)および比較例2で作製した太陽電池(比較試料No.2−1)の各々をポリフッ化ビニリデン(VDF)からなる保護フィルムで真空封止し、実使用条件下(屋外に設置、両電極に50オームの固定抵抗を接続)に1年間置いた後、再び光電変換効率の評価を行い、光照射に起因する劣化率(劣化により損なわれた光電変換効率の値を初期の光電変換効率で割ったもの)を調べた。その結果、本発明により半導体層を形成した太陽電池(試料No.2−1)の劣化率は、従来の方法により半導体層を形成した太陽電池(比較試料No.2−1)の劣化率に対する比で15%と低く抑えられていた。 Moreover, each of the solar cell (sample No. 2-1) produced in Example 2 and the solar cell (comparative sample No. 2-1) produced in Comparative Example 2 is a protective film made of polyvinylidene fluoride (VDF). After vacuum sealing and placing in actual use conditions (installed outdoors, 50 ohm fixed resistor connected to both electrodes) for 1 year, photoelectric conversion efficiency was evaluated again, deterioration rate due to light irradiation (deterioration) Obtained by dividing the value of the photoelectric conversion efficiency impaired by the initial photoelectric conversion efficiency). As a result, the deterioration rate of the solar cell (sample No. 2-1) in which the semiconductor layer is formed according to the present invention is relative to the deterioration rate of the solar cell (comparative sample No. 2-1) in which the semiconductor layer is formed by the conventional method. The ratio was as low as 15%.
以上のことから、本発明により作製した太陽電池は、光電変換効率が飛躍的に向上し、且つ実使用条件下における信頼性が大幅に向上することがわかった。 From the above, it was found that the solar cell produced according to the present invention has dramatically improved photoelectric conversion efficiency and greatly improved reliability under actual use conditions.
〔実施例3〕
本例では、実施例2が下部電極の表面上に1組のpin接合を設けたのに代えて、3組のpin接合を積層して用いた。このように、3組のpin接合を積層した場合には、トリプル型太陽電池と呼ばれる。ここでは、光入射側のpin接合部にはH2プラズマ処理を行わない他の点は、実施例2と同様にした。
Example 3
In this example, in place of the example 2 provided with one set of pin junctions on the surface of the lower electrode, three sets of pin junctions were stacked and used. Thus, when three sets of pin junctions are stacked, it is called a triple solar cell. Here, the other points where the H 2 plasma treatment is not performed on the light incident side pin junction are the same as those in the second embodiment.
上記のトリプル型太陽電池を作製する場合、図3に示した連続プラズマCVD装置のp型半導体層成膜容器307と巻き取り容器303の間に、新たに、n型半導体層成膜容器、i型半導体層成膜容器、H2プラズマ処理容器、p型半導体層成膜容器、n型半導体層成膜容器、i型半導体層成膜容器、p型半導体層成膜容器とを各ガスゲートを介して接続して増設した装置を用いた。
In the case of manufacturing the triple solar cell, a new n-type semiconductor layer deposition container, i, is newly provided between the p-type semiconductor
第1及び第2のpin接合はa−SiGe:H、第3のpin接合はa−Si:Hでそれぞれi型半導体層を形成している。これらの処理条件を表2に纏めて示す。なお、積層順は、表2の上欄より下欄の順である。 The first and second pin junctions are a-SiGe: H, and the third pin junction is a-Si: H to form an i-type semiconductor layer. These processing conditions are summarized in Table 2. The stacking order is the order from the upper column to the lower column in Table 2.
続いて、連続モジュール化装置(不図示)を用いて、作製した太陽電池を大きさが36cm×22cmの多数の太陽電池モジュールに加工した。加工した太陽電池モジュールについて、AM1.5でエネルギー密度100mW/cm2の疑似太陽光を用いて特性評価を行ったところ、13.5%以上の光電変換効率が得られ、また、各太陽電池モジュール間の特性のバラツキも5%以内に収まった。また、加工した太陽電池モジュールの中から2個を抜き取り、連続300回の繰り返し曲げ試験を行ったところ、試験後においても特性が劣化することはなく、堆積膜の剥離等の現象も認められなかった。さらに、上述したAM1.5でエネルギー密度100mW/cm2の疑似太陽光を連続1000時間照射した後でも、光電変換効率は初期値に対して7.5%以内に収まっていた。この太陽電池モジュールを接続することにより、出力3.5kWの電力供給システムを構成することができた。 Then, using the continuous modularization apparatus (not shown), the produced solar cell was processed into a large number of solar cell modules having a size of 36 cm × 22 cm. When the characteristics of the processed solar cell module were evaluated using pseudo-sunlight with an energy density of 100 mW / cm 2 at AM 1.5, a photoelectric conversion efficiency of 13.5% or more was obtained, and each solar cell module The variation in the characteristics was within 5%. In addition, two of the processed solar cell modules were extracted and subjected to repeated bending tests for 300 times. As a result, the characteristics did not deteriorate even after the test, and no phenomenon such as peeling of the deposited film was observed. It was. Furthermore, even after irradiating pseudo-sunlight having an energy density of 100 mW / cm 2 with the above AM1.5 for 1000 hours, the photoelectric conversion efficiency was within 7.5% of the initial value. By connecting this solar cell module, a power supply system with an output of 3.5 kW could be configured.
〔実施例4〕
本実施例では図4に示す本発明の真空処理装置を用いて、反射増加層用のZnOを50cm角のSUS基板上にスパッタにより形成した。なお、スパッタ用ガスとしてはArを使用し、ターゲットにはZnOのターゲットを用いた。
Example 4
In this example, ZnO for the reflection enhancement layer was formed on a 50 cm square SUS substrate by sputtering using the vacuum processing apparatus of the present invention shown in FIG. Note that Ar was used as the sputtering gas, and a ZnO target was used as the target.
図4に示す真空処理装置400は、主として、外部容器402、処理室403、ガスマニホールド404、ターゲット405、排気流路407、Oリング408、基板のたわみ量を制御するためのヒーターユニット409、基板変位センサー410、直流電源411、基板搬送ユニット412、基板401を保持する基板ホルダー413、処理用ガス導入バルブ414、マグネット415、基板加熱用ヒーターユニット416、シャッタ417、基板温度制御用熱電対418、処理室壁温度制御用熱電対419、基板変位センサー用の透過窓420から構成されている。
4 mainly includes an
基板変位センサー410は、処理室403に搬入される前の基板401のたわみ量を検出するものである。また、ヒーターユニット409は、面状に配置された多数のヒーターからなり、基板変位センサー410によって検出された基板のたわみ量(たわみ量の分布)に基づいて任意の領域を選択して電力を供給できるように構成されている。
The
まず基板に関しては、装置の稼動率を向上させるために予め処理室搬入前に予備加熱をおこなった。加熱方法は、基板変位センサー410により基板のたわみ量を確認しながらヒーターユニット409に電力を供給し、処理室内での膜堆積に最適な温度である150℃に調節した。その際、基板中央部での基板のたわみ量が5mmであったので、基板の周辺部のみが180℃になるように、ヒーターユニット409の外周部のみに電力を供給した。この結果、基板のたわみ量は3mm以下となった。
First, with respect to the substrate, in order to improve the operation rate of the apparatus, preheating was performed in advance before carrying in the processing chamber. As for the heating method, electric power was supplied to the
その後、基板を処理室403内に導入し、圧力は10Paに設定し、直流電源411から直流電力を電極であるZnOターゲット405に印加し放電を生起させた。放電安定後、シャッタ417を開にし、上記50cm角SUS基板上にZnO膜を2.5μm堆積させた。堆積後シャッタ417を閉にし基板の入れ替えを行った。この1試行あたりに要した膜堆積形成時間は30分であった。
After that, the substrate was introduced into the
この試行を連続300回繰り返し、任意に抽出した20枚のサンプルをそれぞれ、基板の中央部および端部の9枚に分割し、膜厚及び、反射増加膜層の基本特性として、反射率とシート抵抗について調べた。その結果、それぞれの調査項目において、基板の中央部および端部側のサンプルとの最大差は、3%以内であり、サンプル間においても1%以内に収まっていた。 This trial was repeated 300 times, and 20 samples extracted arbitrarily were divided into 9 pieces at the center and end of the substrate, respectively, and the basic characteristics of the film thickness and the reflection increasing film layer were reflectivity and sheet. The resistance was examined. As a result, in each investigation item, the maximum difference from the samples on the center and end sides of the substrate was within 3%, and was within 1% between samples.
〔比較例3〕
比較のため、予備加熱の温度を150℃とし、基板中央部でのたわみ量が5mmのまま基板を処理室に搬入する以外は、実施例4と同様にしてSUS基板上にZnO膜を堆積させ、比較実験を行なった。実施例4と同じ調査項目について検討を行なった結果、基板端部のサンプルと基板中央部のサンプルとの最大差は、12%であり、サンプル間においても4%であった。
[Comparative Example 3]
For comparison, a ZnO film is deposited on the SUS substrate in the same manner as in Example 4 except that the preheating temperature is 150 ° C. and the substrate is carried into the processing chamber while the deflection at the center of the substrate is 5 mm. A comparative experiment was conducted. As a result of examining the same investigation items as in Example 4, the maximum difference between the sample at the substrate end and the sample at the center of the substrate was 12%, and 4% between samples.
〔実施例5〕
図1に示した真空処理装置を用いて、マイクロクリスタルシリコン半導体膜を50cm角のSUS基板上に形成した。
Example 5
A microcrystal silicon semiconductor film was formed on a 50 cm square SUS substrate using the vacuum processing apparatus shown in FIG.
基板に関しては、装置の稼動率を向上させるために予め処理室搬入前に予備加熱をおこなった。加熱方法は、基板変位センサー110により基板のたわみ量を確認しながらヒーターユニット109に電力を供給し、処理室内での膜堆積に最適な温度である300℃に調節した。その際、基板中央部での基板のたわみ量が6mmであったので、基板の周辺部のみが250℃になるように、ヒーターユニット109の外周部のみに電力を供給した。この結果、基板のたわみ量は4mm以下となった。
Regarding the substrate, in order to improve the operation rate of the apparatus, preheating was performed in advance before the processing chamber was carried in. As the heating method, electric power was supplied to the
その後、基板を処理室103内に導入し、電極105と基板との距離は5mmになるように設定した。堆積膜形成用原料ガスはSiH4とH2を使用した。圧力は300Paに設定し、高周波電源(80MHz)111から高周波電力8000Wを電極105に印加し放電を生起させた。放電安定後、シャッタ117を開にし、上記50cm角SUS基板上にマイクロクリスタルシリコン膜を2μm堆積させた。堆積後シャッタ117を閉にし基板の入れ替えを行った。この1試行あたりに要した堆積膜形成時間は200分であった。
Thereafter, the substrate was introduced into the
この試行を連続100回繰り返し、任意に抽出した5枚のサンプルをそれぞれ、処理用ガス導入側2枚と中央部側の1枚の計3分割にし、膜厚を調べた。また、上部電極としてCr/Agをそれぞれ0.05μm、1μmの膜厚で、くし形状に蒸着し、半導体層の基本特性として、光伝導率と暗伝導率について調べた。その結果、それぞれの調査項目において、処理用ガス導入口側のサンプルと中央部側のサンプルとの最大差は、3%以内であり、試行番号の異なるサンプル間においても4%以内に収まっていた。 This trial was repeated 100 times in succession, and the five samples arbitrarily extracted were divided into a total of three, two on the processing gas introduction side and one on the center side, and the film thickness was examined. Moreover, Cr / Ag was vapor-deposited in the shape of a comb with a film thickness of 0.05 μm and 1 μm, respectively, as the upper electrode, and the photoconductivity and dark conductivity were examined as basic characteristics of the semiconductor layer. As a result, in each survey item, the maximum difference between the sample on the processing gas inlet side and the sample on the central side was within 3%, and was within 4% among samples with different trial numbers. .
100 真空処理装置
101 基板
102 外部容器
103 処理室
104 ガスマニホールド
105 電極
106 ガス導入口
107 排気流路
108 Oリング
109 基板のたわみ量を制御するためのヒーターユニット
110 基板変位センサー
111 高周波電源
112 基板搬送ユニット
113 基板ホルダー
114 処理用ガス導入バルブ
115 処理室壁用加熱ヒーター
116 基板用加熱ヒーターユニット
117 シャッタ
118 基板温度制御用熱電対
119 処理室壁温度制御用熱電対
120 透過窓
201 太陽電池
202 導電性基板
203 下部電極
204 n型半導体層
205 i型半導体層
206 p型半導体層
207 透明電極
208 集電電極
209 取り出し電極
300 連続プラズマCVD装置
301 帯状基板
302 送り出し容器
303 巻き取り容器
304 n型半導体層成膜容器
305 i型半導体層成膜容器
306 H2プラズマ処理容器
307 p型半導体層成膜容器
308 送り出し用ボビン
309 巻き取り用ボビン
310、311 搬送用ローラー
312 排気管
313 スロットルバルブ
314 高周波電源
315 ガスゲート
316 ゲートガス導入管
317 熱電対
318 電極
319 赤外線ランプヒーター
320 ランプハウス
321 処理室
322 処理室用ヒーター
323 ガス導入管
324 基板変位センサー
325 基板変形用モニター熱電対
326 ヒーターユニット
400 真空処理装置
401 基板
402 外部容器
403 処理室
404 ガスマニホールド
405 電極(ターゲット)
406 ガス導入口
407 排気流路
408 Oリング
409 基板のたわみ量を制御するためのヒーターユニット
410 基板変位センサー
411 直流電源
412 基板搬送ユニット
413 基板ホルダー
414 処理用ガス導入バルブ
415 マグネット
416 基板加熱用ヒーター
417 シャッタ
418 基板温度制御用熱電対
419 処理室壁温度制御用熱電対
420 透過窓
DESCRIPTION OF SYMBOLS 100 Vacuum processing apparatus 101 Substrate 102 External container 103 Processing chamber 104 Gas manifold 105 Electrode 106 Gas introduction port 107 Exhaust flow path 108 O-ring 109 Heater unit 110 for controlling the deflection amount of a substrate 110 Substrate displacement sensor 111 High frequency power supply 112 Substrate conveyance Unit 113 Substrate holder 114 Processing gas introduction valve 115 Heater for processing chamber wall 116 Heating unit for substrate 117 Shutter 118 Thermocouple for controlling substrate temperature 119 Thermocouple for controlling temperature of processing chamber 120 Transmission window 201 Solar cell 202 Conductivity Substrate 203 Lower electrode 204 n-type semiconductor layer 205 i-type semiconductor layer 206 p-type semiconductor layer 207 Transparent electrode 208 Current collecting electrode 209 Extraction electrode 300 Continuous plasma CVD apparatus 301 Strip substrate 302 Delivery container 303 Winding Container 304 n-type semiconductor layer deposition container 305 i-type semiconductor layer deposition container 306 H 2 plasma processing container 307 p-type semiconductor layer deposition container 308 delivery bobbin 309 take-up bobbin 310, 311 transport roller 312 exhaust pipe 313 Throttle valve 314 High frequency power supply 315 Gas gate 316 Gate gas introduction tube 317 Thermocouple 318 Electrode 319 Infrared lamp heater 320 Lamp house 321 Processing chamber 322 Processing chamber heater 323 Gas introduction tube 324 Substrate displacement sensor 325 Substrate deformation monitor thermocouple 326 Heater unit 400 Vacuum processing apparatus 401 Substrate 402 External container 403 Processing chamber 404 Gas manifold 405 Electrode (target)
406
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353690A JP2006165223A (en) | 2004-12-07 | 2004-12-07 | Substrate treatment method and equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353690A JP2006165223A (en) | 2004-12-07 | 2004-12-07 | Substrate treatment method and equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165223A true JP2006165223A (en) | 2006-06-22 |
Family
ID=36666898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004353690A Withdrawn JP2006165223A (en) | 2004-12-07 | 2004-12-07 | Substrate treatment method and equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165223A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115203A (en) * | 2011-11-28 | 2013-06-10 | Sumco Corp | Method of manufacturing semiconductor wafer, and semiconductor manufacturing device |
-
2004
- 2004-12-07 JP JP2004353690A patent/JP2006165223A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115203A (en) * | 2011-11-28 | 2013-06-10 | Sumco Corp | Method of manufacturing semiconductor wafer, and semiconductor manufacturing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2714247B2 (en) | Method and apparatus for continuously forming large-area functional deposited film by microwave plasma CVD | |
US5714010A (en) | Process for continuously forming a large area functional deposited film by a microwave PCVD method and an apparatus suitable for practicing the same | |
US6858087B2 (en) | Vacuum-processing method using a movable cooling plate during processing | |
JPH09246581A (en) | Photovoltaic element | |
KR19980064243A (en) | Non-single-crystal semiconductor thin film forming apparatus, its formation method and manufacturing method of photovoltaic device | |
US6495392B2 (en) | Process for producing a semiconductor device | |
US6261862B1 (en) | Process for producing photovoltaic element | |
JP4691131B2 (en) | Sputter deposition method, electronic device manufacturing method, sputtering apparatus | |
US6413794B1 (en) | Method of forming photovoltaic element | |
JP3025179B2 (en) | Method for forming photoelectric conversion element | |
US20080216748A1 (en) | Method and apparatus for forming deposited film | |
JP2001288571A (en) | System and method for vacuum treatment | |
JP3006701B2 (en) | Thin-film semiconductor solar cells | |
JP2006165223A (en) | Substrate treatment method and equipment | |
JP3624120B2 (en) | Photovoltaic element manufacturing method and photovoltaic element manufacturing apparatus | |
JP3542480B2 (en) | Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method | |
JP2000349314A (en) | Manufacture of photovoltaic element | |
JP2001329372A (en) | Vacuum treatment system | |
JP3255903B2 (en) | Method and apparatus for forming deposited film | |
JP3181121B2 (en) | Deposition film formation method | |
JP3068963B2 (en) | Deposition film production equipment | |
JP2000192245A (en) | Formation of deposition film by microwave plasma cvd method | |
JP2000101115A (en) | Manufacture of photovoltaic device | |
JP3554314B2 (en) | Deposition film formation method | |
US20040007181A1 (en) | Deposited-film formation process and formation system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |