JP2006164163A - Unauthorized rom use prevention device - Google Patents
Unauthorized rom use prevention device Download PDFInfo
- Publication number
- JP2006164163A JP2006164163A JP2004358407A JP2004358407A JP2006164163A JP 2006164163 A JP2006164163 A JP 2006164163A JP 2004358407 A JP2004358407 A JP 2004358407A JP 2004358407 A JP2004358407 A JP 2004358407A JP 2006164163 A JP2006164163 A JP 2006164163A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- address
- conversion
- unauthorized use
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ROMデータの不正使用を防止するために、設定された方式で逆変換されたROMデータを変換することにより使用可能な状態に復号するROM不正使用防止装置に関する。 The present invention relates to a ROM improper use prevention apparatus that decodes ROM data that has been inversely converted by a set method to decode it into a usable state in order to prevent unauthorized use of ROM data.
一般に、コンピュータを動作させるためのプログラムの記憶媒体としてROMが多く使われている。このROMに記憶されたプログラムはROMライター等によって容易にコピーして使用することが可能であり、その容易性から不正コピーが横行しているのが実情である。これらの不正コピーを防止するため、下記の特許文献1および2に記載されている技術がある。
In general, a ROM is often used as a storage medium for a program for operating a computer. The program stored in the ROM can be easily copied and used by a ROM writer or the like, and the fact is that illegal copying is rampant because of its ease. In order to prevent these illegal copies, there are techniques described in
この特許文献1および2に記載の技術は、ROMデータを出力するときに行う変換の逆変換を施したデータをあらかじめROMに記録しておき、アドレス領域ごとに所定の変換を行って出力することで正常なデータを読み出すことができるというものである。
しかし、これらはコピー防止機能を含むLSIによりROMを製造することで不正コピーを防止していたため汎用ROMには適用することができず、使用範囲が限られるという問題があった。 However, these methods have been problematic in that they cannot be applied to general-purpose ROMs because the unauthorized copying is prevented by manufacturing the ROM using an LSI including a copy protection function, and the range of use is limited.
本発明は上記事情に鑑みてなされたものであり、汎用ROMの不正コピー使用を防止するために用いられるROM不正使用防止装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a ROM unauthorized use prevention device used for preventing unauthorized use of a general-purpose ROM.
上記目的を達成するための本発明のROM不正使用防止装置は、アドレス領域ごとにあらかじめ設定された変換方法および変換回数で逆変換されたデータが記録されたROMデータの不正使用を防止する装置であって、読み出し元から要求されたROMデータのアドレスをROMに送信するとともに、このアドレスに基づいてアドレス領域を判定しこのアドレス領域に対応する変換方法および変換回数を特定するデータ変換回数特定手段と、ROMへアドレスを送信したことに応答してROMから得られたROMデータを、データ変換回数特定手段で特定した変換方法および変換回数で変換して復号し、読み出し元に送信するデータ復号手段とを備えることを特徴とする。 In order to achieve the above object, a ROM improper use prevention apparatus according to the present invention is an apparatus for preventing illegal use of ROM data in which data converted by a conversion method and the number of conversions set in advance for each address area is recorded. And a data conversion number specifying means for transmitting the address of the ROM data requested from the reading source to the ROM, determining an address area based on the address, and specifying a conversion method and a conversion number corresponding to the address area; ROM data obtained from the ROM in response to the transmission of the address to the ROM is converted by the conversion method specified by the data conversion count specifying means and the conversion count and decoded, and data decoding means for transmitting to the reading source It is characterized by providing.
本発明のROM不正使用防止装置は、汎用ROMと、汎用CPU等のマイクロプロセッサとの間に設けるため、コピー防止機能が搭載されていない汎用ROMに対しても不正使用を防止することができる。 Since the ROM unauthorized use prevention apparatus of the present invention is provided between a general-purpose ROM and a microprocessor such as a general-purpose CPU, unauthorized use can be prevented even for a general-purpose ROM not equipped with a copy prevention function.
〈ROM不正使用防止装置1の構成〉
本発明の第一実施形態を、図1〜図5を用いて説明する。
<Configuration of ROM Unauthorized
A first embodiment of the present invention will be described with reference to FIGS.
図1は本実施形態によるROM不正使用防止装置1の動作を示すブロック図である。本実施形態のROM不正使用防止装置1は、読み出し元の汎用のマイクロプロセッサであるCPU2と、あらかじめ設定された変換方法および変換回数で逆演算されることにより得られたデータが書き込まれているROM3とに接続されている。この変換方法は逆演算により一義的にデータが算出されることが可能であればよく、変換回数はアドレス領域ごとに設定される。
FIG. 1 is a block diagram showing the operation of the ROM unauthorized
ROM不正使用防止装置1は、CPU2からROM3のデータの取得を要求する要求アドレス信号を受信してROM3に送信し、要求アドレス信号を送信したことに応答してROM3から得られたROMデータ信号を変換して使用可能な状態に復号してCPU2に送信する。
The ROM unauthorized
本実施形態によるROM不正使用防止装置1は、アドレスデコード部11と、基準アドレス信号記憶部12と、データ変換回数特定部13と、3個のデータ変換部14、15、16と、データ選択部17とを備える。
The ROM unauthorized
アドレスデコード部11は、CPU2から送信されるアドレス信号を受信してデコードし、このアドレスがROM3のアドレス領域を分割する基準アドレス値を特定するための特定アドレスの場合は基準アドレス信号記憶部12へ、ROMデータの取得を要求するための要求アドレスの場合はデータ変換回数特定部13およびROM3へ送信する。
The
基準アドレス信号記憶部12には、あらかじめ設定された複数の特定アドレスに、アドレス信号として使用可能なビット数を有するアドレスデータ信号が入力されている。この複数の特定アドレスから、アドレスデコード部11にてデコードされた特定アドレスが検出されたときは、検出された特定アドレスに入力されているアドレスデータ信号を基準アドレス信号としてレジスタに記憶する。基準アドレス信号記憶部12は、記憶した基準アドレス信号をデータ変換回数特定部13に送信する。
The reference address
データ変換回数特定部13は、基準アドレス信号記憶部12から受信した複数の基準アドレス信号を基にROMのアドレス領域を分割する。さらに、分割された領域ごとに、ROM3から取得するROMデータ信号の変換回数を設定する。そして、要求アドレス信号をアドレスデコード部11から受信したときは、この要求アドレス信号が該当するアドレス領域を判定し、それにより変換回数を特定し、データ選択部17に送信する。
The data conversion
データ変換部14、15、および16は、ROM3から取得したROMデータ信号を、あらかじめ設定された変換方法に従って変換する。
The
データ選択部17は、ROM3で呼び出されそのまま変換されていないROMデータ信号と、データ変換部16で1回変換されたROMデータ信号と、データ変換部16および17で2回変換されたROMデータ信号と、データ変換部16、17および18で3回変換されたROMデータ信号とを受信し、それらの中からデータ変換回数特定部13で特定された変換回数分変換されたROMデータ信号を選択し、CPU2に送信する。
The data selection unit 17 is a ROM data signal that is called by the ROM 3 and is not converted as it is, a ROM data signal that is converted once by the
〈第一実施形態による動作〉
以下、本発明の第一実施形態の動作について図2および図3を用いて説明する。図2は本実施形態の動作を示すシーケンス図であり、図3は基準アドレスの設定例を示す説明図である。
<Operation according to the first embodiment>
The operation of the first embodiment of the present invention will be described below with reference to FIGS. FIG. 2 is a sequence diagram showing the operation of this embodiment, and FIG. 3 is an explanatory diagram showing an example of setting a reference address.
まず、使用者の操作によりROM3のアドレス領域を分割する基準アドレス値を特定するための特定アドレス6759信号が、CPU2からROM不正使用防止装置1に送信される(S1)。
First, a
ROM不正使用防止装置1のアドレスデコード部11で特定アドレス6759信号が受信され(S2)、デコードされて基準アドレス信号記憶部12に送信される(S3)。基準アドレス信号記憶部12では、あらかじめ設定されている複数の特定アドレスから、アドレスデコード部11でデコードされたアドレス6759が検出され、この特定アドレス6759に入力されているアドレスデータ信号8192が要求アドレス信号と比較するための基準アドレス信号としてレジスタXに記憶される(S4)。
The
同様にして、CPU2から送信された特定アドレス7311信号がROM不正使用防止装置1のアドレスデコード部11でデコードされ、基準アドレス信号記憶部12の特定アドレス7311に入力されているアドレスデータ16384信号が基準アドレスとしてレジスタYに記憶される。
Similarly, the specific address 7311 signal transmitted from the CPU 2 is decoded by the
基準アドレス信号が基準アドレス信号記憶部12に記憶されている前提で、CPU2からROM3へデータの取得を要求するための要求アドレス信号がROM不正使用防止装置1に送信される(S5)。ROM不正使用防止装置1のアドレスデコード部11で受信された要求アドレス信号は、デコードされてROM3に送信されるとともにデータ変換回数特定部13に送信される(S6、S7)。
On the assumption that the reference address signal is stored in the reference address
データ変換回数特定部13で要求アドレス信号が受信されると、基準アドレス信号記憶部12から基準アドレス信号が取得され、それを基にROM3のアドレス領域が分割され、分割されたアドレス領域ごとにデータ変換回数が設定される(S8)。
When the request address signal is received by the data conversion
データ変換回数の設定について説明する。図4は基準アドレス信号からデータの変換回数を設定するアドレス領域判定部の動作の一実施形態を示すフローチャートである。 The setting of the number of data conversions will be described. FIG. 4 is a flowchart showing an embodiment of the operation of the address area determination unit for setting the number of data conversions from the reference address signal.
まず、基準アドレス信号記憶部12で取得されたレジスタXの値およびレジスタYの値が0であるかどうか判別される(S21)。どちらも0ではない(S21の「YES」)場合、領域判定処理が行われる(S22)。要求アドレスをAとすると、A値<X値のときは変換なし(S23)、X値≦A値≦Y値のときは変換1回(S24)、A値≧Y値のときは変換2回(S25)に設定される。(ROM3には、あらかじめA値<X値のときはそのまま、X値≦A値≦Y値のときは1回、A値≧Y値のときは2回の逆演算を施したデータが書き込まれている。)X、Yのいずれかが0であった場合はエラーとなる(S26)。
First, it is determined whether or not the value of the register X and the value of the register Y acquired by the reference address
図2のステップS7でROM不正使用防止装置1のアドレスデコード部11からROM3にデコードされた要求アドレスが送信されたことに応答して、ROM3から該当するROMデータ信号が送信され(S9、S10)、ROM不正使用防止装置1でROMデータ信号が取得される(S11)。ROM不正使用防止装置1では、受信したままのROMデータ信号と、データ変換部14で変換が行われた1回変換済みのROMデータ信号と、さらにデータ変換部15で変換が行われた2回変換済みのROMデータ信号と、さらにデータ変換部16で変換が行われた3回変換済みのROMデータ信号とがデータ選択部17に送信される(S12)。
In response to the transmission of the request address decoded to the ROM 3 from the
本実施形態におけるデータ変換部14、15、および16における変換方法の一実施形態を図5を用いて説明する。
An embodiment of a conversion method in the
変換前のデータをa0〜a7の8ビットで表し、変換後のデータをb0〜b7の8ビットで表す。この変換方法は、任意のビットを入れ替えることと、任意のビットの論理否定とを組み合わせることで行われる。図5ではa0→b1、a1→b2・・・に順次入れ替えられ、a7は論理否定により反転されたビットがb0に入れ替えられる。 Data before conversion is represented by 8 bits a0 to a7, and data after conversion is represented by 8 bits b0 to b7. This conversion method is performed by combining arbitrary bits and logical negation of arbitrary bits. In FIG. 5, a0 → b1, a1 → b2,... Are sequentially replaced, and a7 is replaced with a bit inverted by logical negation to b0.
この変換方法では、任意に入力される8ビットに対して出力される8ビットが一義的に決定されるため、その逆演算は容易に算出される。よって、ROM3にはあらかじめ所定の回数逆演算により変換されたデータが保存される。 In this conversion method, 8 bits to be output are uniquely determined with respect to 8 bits that are arbitrarily input, and thus the inverse operation is easily calculated. Accordingly, the ROM 3 stores data converted in advance by a predetermined number of inverse operations.
データ選択部17では、受信されたそれぞれのROMデータ信号の中から、データ変換回数特定部13にて判定された変換回数分だけ変換されたROMデータ信号が選択され(S13)、CPU2に送信される(S14)。CPU2では、このアドレス領域ごとの変換により復号されたデータを受信することによってROMデータを正常に使用することが可能になる(S15)。
The data selection unit 17 selects a ROM data signal converted by the number of conversions determined by the data conversion
本実施形態によれば、ROM不正使用防止装置1を使用する際、アドレス領域を設定するための特定のアドレス値が固定であってもその固定のアドレス値は第三者には容易に類推することはできず、不正に使用されることを防止することができる。
According to the present embodiment, when the ROM unauthorized
〈第二実施形態による動作〉
図6は第二実施形態による変換方法である。変換前のデータをc0〜c7の8ビットで表し、変換後のデータをd0〜d7の8ビットで表す。変換方法2は、任意のビットを入れ替えることと、排他的論理和とを組み合わせることと、ガロア体GF(28)の根αを利用することにより行われる。図6では、c0→d1、c1→d2・・・に順次入れ替えられ、c7はd0に入れ替えられるとともにc1、c2、c3との排他的論理和が求められ、d2、d3、d4に入れ替えられる。さらにd0〜d7の8ビットをガロア体GF(28)の解αとして乗算して変換される。この変換が算出される変換回数分行われてもよく、2回目以降で乗算が利用されることにより行われてもよい。これらはハードウェア量によりあらかじめデータ変換演算を決定しておくことができる。
<Operation according to the second embodiment>
FIG. 6 shows a conversion method according to the second embodiment. Data before conversion is represented by 8 bits c0 to c7, and data after conversion is represented by 8 bits d0 to d7. The conversion method 2 is performed by exchanging arbitrary bits, combining exclusive OR, and using the root α of the Galois field GF (2 8 ). In FIG. 6, c0 → d1, c1 → d2,... Are sequentially replaced, c7 is replaced with d0, and an exclusive OR with c1, c2, and c3 is obtained and replaced with d2, d3, and d4. Further, conversion is performed by multiplying 8 bits of d0 to d7 as a solution α of the Galois field GF (2 8 ). This conversion may be performed as many times as the number of conversions to be calculated, or may be performed by using multiplication after the second time. These data conversion operations can be determined in advance according to the amount of hardware.
この第二実施形態による変換方法でも、任意に入力される8ビットに対して出力される8ビットが一義的に決定されるため、その逆演算の算出が可能である。よって、ROM3にはあらかじめ所定の回数逆演算により変換されたデータを保存することができる。これにより、第一実施形態と同様の効果を得ることができる。 Even in the conversion method according to the second embodiment, 8 bits to be output are uniquely determined with respect to 8 bits that are arbitrarily input, so that the inverse operation can be calculated. Therefore, the ROM 3 can store data converted in advance by a predetermined number of inverse operations. Thereby, the effect similar to 1st embodiment can be acquired.
〈その他の実施形態〉
基準アドレス信号と要求アドレス信号とのビット数は異なってもよく、例えばレジスタXまたはYの値が16ビットで、要求アドレス信号が8ビットの場合は、基準アドレス信号XまたはYは8ビット毎に0であるかどうかを判断することが可能である。
<Other embodiments>
The number of bits of the reference address signal and the request address signal may be different. For example, when the value of the register X or Y is 16 bits and the request address signal is 8 bits, the reference address signal X or Y is every 8 bits. It is possible to determine whether it is zero.
また、ROM3を販売用に大量に製造する場合、特定アドレス信号に対応するアドレスデータ信号をセット毎に変更することが可能である。その場合、使用者の操作によりCPU2からROM不正使用防止1の基準アドレス信号記憶部12にリセット信号が送信され、記憶されていたアドレスデータが消去されることにより新たなアドレスデータ信号を入力し記憶させることができる。アドレスデータ信号をセット毎に変更することにより、特定のセットのアドレスデータ信号が第三者に判明しても他のセットではそのアドレスデータ信号を正常に使用することができず、ROMデータの不正使用は不可能である。
Further, when the ROM 3 is manufactured in large quantities for sale, the address data signal corresponding to the specific address signal can be changed for each set. In this case, a reset signal is transmitted from the CPU 2 to the reference address
また、同一セットの製造についても、製造年月日等により設定する特定アドレス信号を変更することが可能である。 Also, for the same set of manufacture, it is possible to change the specific address signal set by the date of manufacture.
さらに、特定アドレス信号に対応するデータの任意の2ビットを利用し、それぞれの領域でのデータ変換回数、変換内容、および変換方式等を選択するように設定することも可能であり、より確実に不正使用を防止することができる。 Furthermore, it is possible to set to select the number of data conversion, conversion contents, conversion method, etc. in each area using any 2 bits of data corresponding to the specific address signal, and more reliably Unauthorized use can be prevented.
1 ROM不正使用防止装置
2 CPU
3 ROM
11 アドレスデコード部
12 基準アドレス信号記憶部
13 データ変換回数特定部
14、15、16 データ変換部
17 データ選択部
1 ROM unauthorized use prevention device 2 CPU
3 ROM
DESCRIPTION OF
Claims (1)
読み出し元から要求された前記ROMデータのアドレスを前記ROMに送信するとともに、このアドレスに基づいてアドレス領域を判定しこのアドレス領域に対応する変換方法および変換回数を特定するデータ変換回数特定手段と、
前記ROMへアドレスを送信したことに応答して前記ROMから得られた前記ROMデータを、前記データ変換回数特定手段で特定した前記変換方法および変換回数で変換して復号し、前記読み出し元に送信するデータ復号手段と、
を備えることを特徴とするROM不正使用防止装置。
A device for preventing unauthorized use of ROM data in which data converted by the conversion method and the number of conversions set in advance for each address area is recorded,
A data conversion number specifying means for transmitting an address of the ROM data requested from a reading source to the ROM, determining an address area based on the address, and specifying a conversion method and a conversion number corresponding to the address area;
The ROM data obtained from the ROM in response to the transmission of the address to the ROM is converted and decoded by the conversion method and the conversion count specified by the data conversion count specifying means, and transmitted to the reading source. Data decoding means for
A device for preventing unauthorized use of ROM, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004358407A JP2006164163A (en) | 2004-12-10 | 2004-12-10 | Unauthorized rom use prevention device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004358407A JP2006164163A (en) | 2004-12-10 | 2004-12-10 | Unauthorized rom use prevention device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006164163A true JP2006164163A (en) | 2006-06-22 |
Family
ID=36666084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004358407A Pending JP2006164163A (en) | 2004-12-10 | 2004-12-10 | Unauthorized rom use prevention device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006164163A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011200368A (en) * | 2010-03-25 | 2011-10-13 | Daito Giken:Kk | Game machine |
-
2004
- 2004-12-10 JP JP2004358407A patent/JP2006164163A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011200368A (en) * | 2010-03-25 | 2011-10-13 | Daito Giken:Kk | Game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4551802B2 (en) | Processor, memory, computer system, and data transfer method | |
JP2006195867A (en) | Bus arbitration method and semiconductor device | |
US20160328285A1 (en) | Error vector readout from a memory device | |
JP4574994B2 (en) | Microcomputer with external memory | |
JP2016535868A (en) | Ink cartridge chip and ink cartridge using the chip | |
JP6090489B1 (en) | Error detection device, storage device, and error correction method | |
JP2006164163A (en) | Unauthorized rom use prevention device | |
JP2008011202A (en) | Film grain processing circuit | |
JP2007052769A (en) | Framework for converting memory card interface | |
JP2012507927A (en) | Bit inversion in communication interface | |
JP3464738B2 (en) | ROM with copy protection function | |
JP6673021B2 (en) | Memory and information processing device | |
CN111178010B (en) | Method and system for displaying digital signature, data editing method and terminal | |
JP2007257628A (en) | Method for error correction and error detection for reading out stored information data and storage control unit therefor | |
JP2004362077A (en) | Data conversion system | |
US20070150641A1 (en) | Bus Address Selecting Circuit and Bus Address Selecting Method | |
CN113067581B (en) | Decoding system, decoding method, electronic device, and storage medium | |
JP2006217318A (en) | Data communication system | |
JP2904236B2 (en) | Huffman code decoder | |
KR20080049376A (en) | System for automatically verifying codec and method thereof | |
JPH11232092A (en) | Controller for microprocessor | |
JPS61239341A (en) | Memory busy checking system | |
JP2020173880A (en) | Control device, and method of detection | |
JP2008048268A (en) | Data processing apparatus and data transfer system | |
JP2005303489A (en) | Communication apparatus and method |